KR20020001566A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20020001566A
KR20020001566A KR1020010035743A KR20010035743A KR20020001566A KR 20020001566 A KR20020001566 A KR 20020001566A KR 1020010035743 A KR1020010035743 A KR 1020010035743A KR 20010035743 A KR20010035743 A KR 20010035743A KR 20020001566 A KR20020001566 A KR 20020001566A
Authority
KR
South Korea
Prior art keywords
tft
gate
gate signal
signal lines
display device
Prior art date
Application number
KR1020010035743A
Other languages
English (en)
Other versions
KR100806234B1 (ko
Inventor
이누카이카즈타카
Original Assignee
야마자끼 순페이
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마자끼 순페이, 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 야마자끼 순페이
Publication of KR20020001566A publication Critical patent/KR20020001566A/ko
Application granted granted Critical
Publication of KR100806234B1 publication Critical patent/KR100806234B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Abstract

많은 색조를 갖는 생생한 칼라표시를 가능하게 하는 액티브매트릭스형 표시장치가 제공된다. 이 표시장치는 제 1 절환TFT, 제 2 절환TFT, 소거TFT, EL구동TFT를 포함하고, EL구동TFT의 구동을 제 1 절환TFT, 제 2 절환TFT, 소거TFT에 의해 제어하고, EL소자의 발광을 EL구동TFT에 의해 제어하게 구성되어 있다.

Description

표시장치{Display device}
본 발명은 기판상에 전계발광소자(이하, EL소자라 칭함)를 형성하여 구성되는 전자표시장치에 관한 것으로, 특히 반도체소자(반도체박막을 사용하는 소자)들을 사용하는 전계발광표시장치(이하, EL표시장치라 칭함)에 관한 것이다. 또한, 본 발명은 표시부에 EL표시장치를 사용하는 표시장치에 관한 것이다.
최근들어, 기판상에 박막트랜지스터(이하, TFT라 칭함)들을 형성하는 기술은 크게 발전하여 왔으며, 액티브매트릭스형 전자표시장치에의 그러한 기술의 적용 또한 크게 발전되고 있다. 특히, 다결정규소막을 사용하는 TFT는 비정질규소막을 사용하는 기존의 TFT보다 높은 전계효과이동도(이하, 단순히 이동도라고도 칭함)를 가지며, 이에 따라 고속동작이 가능하여 화소들을 그 화소들이 형성되어 있는 기판상에 형성한 구동회로를 이용하여 제어하는 것이 가능하다. 기존의 경우, 화소의 제어는 기판의 외부에 제공되는 구동회로에 의해 행하게 되어 있다.
액티브맥트릭스형 전자표시장치와 같은 장치의 경우 일 기판상에는 다양한 종류의 회로들 및 소자들이 형성되어 있기 때문에 제조비용의 감소, 전자표시장치의 소형화, 생산성의 개선, 수율의 개선과 같은 여러 이점들이 제공된다.
또한, 발광소자로서 EL소자를 구비하는 액티브매트릭스형 EL표시장치에 대한 연구도 활발히 진행되고 있다. EL표시장치는 또한 유기 EL표시장치(OELD) 또는 유기발광다이오드(OLED)로도 지칭된다.
EL표시장치는 액정표시장치와는 다른 발광형태를 가지고 있다. EL소자는 전계가 인가되면 발광을 야기하는 유기화합물을 함유하는 층(이하, EL층이라 칭함)을한쌍의 전극(양극과 음극)사이에 배치시키게 구성되어 있다. 통상적으로, EL층은 적층구조를 가지고 있다. 전형적인 적층구조로는 Eastman Kodak Company의 Tang 등등이 제시한 "포지티브 정공운반층/발광층/전자운반층"을 들 수 있다. 이 구조는 발광효율이 매우 높으며, 따라서 현재 연구 및 개발하에 있는 거의 모든 EL표시장치에 적용된다.
또 다른 적층구조로는 양극상에 "포지티브 정공주입층/포지티브 정공운반층/발광층/전자운반층"의 순서로 또는"포지티브 정공주입층/포지티브 정공운반층/발광층/전자운반층/전자주입층"의 순서로 적층된 구조를 들 수 있다. 또한, 상기 발광층에는 형광안료 또는 그와 유사한 물질을 도핑하는 것도 가능하다.
본 명세서에 있어서, 음극과 양극사이에 배치되는 모든 층들은 총괄하여 EL층으로 지칭한다. 따라서, 상기한 포지티브 정공주입층, 포지티브 정공운반층, 발광층, 전자운반층, 전자주입층들은 모두 EL층에 포함된다.
상기와 같은 구조를 갖는 EL층에 상기한 한쌍의 전극이 소정의 전압을 인가하면 발광층에서 캐리어들이 재결합하여 광을 발광하게 된다. 여기서, EL소자가 광을 발광하는 동작은 "EL소자가 구동"하는 것으로서 언급한다. 또한 양극, EL층, 음극으로 형성되는 발광소자는 EL소자로서 언급한다.
EL층으로부터 발광하는 광은 입자가 단일항여기상태로부터 접지상태로 복귀할 때 발광하는 광(형광)과, 입자가 삼중항여기상태로부터 접지상태로 복귀할 때 발광하는 광(인광)으로 분류할 수 있다. 본 발명에서는 이 두 종류의 발광 중 어느 하나, 또는 그 다른 하나, 또는 둘 모두를 사용할 수 있다.
EL표시장치를 구동하는 방법에는 아날로그 구동방법(이하, 아날로그 구동이라 칭함)을 포함한다. 이하, 아날로그구동형 EL표시장치를 도 26 및 도 27을 참조하여 설명한다.
도 26에는 아날로그구동형 EL표시장치의 화소부(1800)의 구조가 도시되어 있다. 각 화소 절환용 TFT(1801)들의 게이트전극들에는 게이트신호선구동회로로부터 게이트신호가 입력되는 게이트신호선(G1) 내지 (Gy)들이 접속되어 있다. 각 화소 절환용 TFT(1801)의 소소영역과 드레인영역 중 하나는 아나로그 비디오신호가 입력되는 소스신호선(데이타신호선으로도 지칭)(S1, ..., 또는 Sx)에 접속되고, 다른 하나는 각 화소 EL구동TFT(1804)의 게이트전극과 각 화소의 캐패시터(1808)에 접속되어 있다.
각 화소 EL구동TFT(1804)의 소스영역은 전원선(V1, ..., 또는 Vx)에 접속되고, 각 화소 EL구동TFT(1804)의 드레인영역은 EL소자(1806)에 접속되어 있다. 전원선(V1) 내지 (Vx)의 전위는 전원전위로 칭한다. 또한, 전원선(V1) 내지 (Vx)에는 각 회소의 캐패시터(1808)에 접속되어 있다.
EL소자(1806)는 양극, 음극, 그리고 그 양극과 음극사이에 배치되는 EL층을 가지고 있다. EL소자(1806)의 양극이 EL구동용의 TFT(1804)의 드레인영역에 접속되어 있는 경우, 그 EL소자(1806)의 양극은 화소전극이 되며, EL소자(1806)의 음극은 대향전극이 된다. 역으로, EL소자(1806)의 음극이 EL구동용의 TFT(1804)의 드레인영역에 접속되어 있는 경우, 그 EL소자(1806)의 양극은 대향전극이 되며, EL소자(1806)의 음극은 화소전극이 된다.
여기서, 대향전극의 전위는 대향전위로서 칭하며, 대향전극에 대향전위를 인가하는 전원은 대향전원이라 칭한다. 화소전극의 전위와 대향전극의 전위간의 차는 EL구동전압으로서, 이 EL구동전압은 EL층에 인가된다.
도 27는 도 26에 도시된 EL포시장치가 아날로그방식으로 구동되는 경우에 대한 타이밍도를 나타낸다. 일 게이트신호선이 선택되는 시점으로부터 다음 게이트신호선이 선택되는 시점까지의 기간이 일 선기간(L)이고, 일 영상이 표시되는 시점으로부터 다음 영상이 표시되는 시점까지의 기간이 일 프레임기간(F)이다. 도 26에 도시된 EL표시장치와 관련해서는 게이트신호선의 개수가 y이기 때문에 일 프레임기간에는 y개의 선기간(L1) 내지 (Ly)이 주어진다.
본 명세서에 있어서, 하나의 게이트신호선이 선택된다는 것은 그 게이트신호선에 게이트전극들이 접속되어 있는 모든 TFT들이 온(ON)상태에 있다는 것을 의미하는 것이다.
해상도가 높아질수록, 일 프레임기간내의 선기간들의 개수가 증가하며, 따라서 구동회로도 보다 높은 주파수로 구동해야 한다.
먼저, 전원선(V1) 내지 (Vx)들은 소정의 전원전위로 유지된다. 또한, 대향전극들의 전위인 대향전위도 소정의 전위를 갖는데, 이 때 EL소자가 발광할 수 있게 다른 전원전위를 갖는다.
제 1 선기간(L1)에서는 게이트신호선구동회로로부터 게이트신호선(G1)으로 입력되는 게이트신호에 따라 그 게이트신호선(G1)이 선택된다.
그 후, 소스신호선(S1) 내지 (Sx)에 아날로그비디오신호가 입력된다. 게이트신호선(G1)에 접속된 모든 절환용 TFT(1801)들이 ON상태에 있기 때문에, 소스신호선(S1) 내지 (Sx)에 입력된 아날로그 비디오신호는 절환용 TFT(1801)들을 통해 EL구동TFT(1804)의 게이트전극들에 입력된다.
EL구동TFT(1804)의 채널형성영역을 통해 흐르는 전류량은 EL구동TFT(1804)의 게이트전극들에 입력되는 신호의 전위(전압)의 크기에 의해 제어된다. 따라서, EL소자(1806)의 화소전극들에 인가되는 전위는 EL구동TFT(1804)들의 게이트전극들에 입력되는 아날로그비디오신호의 전위의 크기에 의해 결정된다. EL소자(1806)들은 아날로그비디오신호의 전위에 대한 제어하에서 발광하게 된다.
상기 동작은 반복적으로 이루어진다. 아날로그비디오신호가 모든 소스신호선(S1) 내지 (Sx)에 입력되면 제 1 선기간(L1)이 종료된다. 여기서, 소스신호선(S1) 내지 (Sx)에 대한 아날로그비디오신호의 입력기간과 수평 재추적(retrace)선 기간이 일 선기간이 될 수도 있다는 점을 주지해야 한다.
이 후, 제 2 선기간(L2)에서는 게이트신호에 의해 게이트신호선(G2)가 선택된다. 제 1 선기간(L1)의 경우와 마찬가지로 후속적으로 소스신호선(S1) 내지 (Sx)에 아날로그비디오신호가 입력된다.
모든 게이트신호선(G1) 내지 (Gy)에 게이트신호가 입력되면 모든 선기간(L1) 내지 (Ly)이 종료된다. 모든 선기간(L1) 내지 (Ly)이 종료되면, 일 프레임기간이 종료된다. 일 프레임기간중에 모든 화소들이 표시동작을 수행하여 일 영상을 형성한다. 여기서 주지해야 할 점은 모든 선기간(L1) 내지 (Ly)과 수직재추적선기간의 합이 일 프레임기간이 될 수도 있다는 점이다.
상술한 바와 같이, EL소자(1806)에 의해 방출되는 광량은 아날로그 비디오신호에 따라 제어된다. 발광량의 제어에 따라 계조표시가 수행된다. 이 방법은 소스신호선들에 입력되는 아날로그 비디오신호의 전위를 변화시켜 계조표시를 수행하는 소위 아날로그 구동방법이다.
이하, 상기 아날로그 구동방법에서 EL구동TFT들의 게이트전압에 의해 EL소자들에 공급되는 전류량을 제어하는 방법을 도 28을 참조하여 구체적으로 설명한다.
도 28A는 EL구동TFT의 트랜지스터특성을 나타내는 그래프이다. 부호(2801)는 IDS-VGS특성곡선(또는 IDS-VGS곡선)을 나타내는 것으로, 여기서 IDS는 드레인전류을 나타내고, VGS는 게이트전극과 소스영역간의 전압(게이트전압)을 나타낸다. 이 그래프를 이용하면 임의의 게이트전압에 대한 전류량을 알 수 있다.
아날로그구동방법에서 계조표시를 수행할 경우, 상기한 IDS-VGS특성곡선의 점선(2802)로 표시된 영역이 EL소자를 구동하는데 사용된다. 도 28B는 상기 점선(2802)로 둘러 싸인 영역에 대한 확대도이다.
도 28B에서, 대각선으로 표시된 영역은 표화영역으로서 지칭된다. 특히, 이 영역에서 게이트전압은 ｜VGS- VTH｜ < ｜VDS｜를 만족한다. 여기서, VTH는 임계전압이다. 이 영역에서, 드레인전류는 게이트전압이 변화함에 따라 지수적으로 변화한다. 이 영역은 게이트전압에 의한 전류제어를 행하는데 사용된다.
절환용 TFT가 점등되면 화소에 입력된 아날로그비디오신호는 EL구동TFT의 게이트전압이 된다. 여기서, 도 28A에 도시된 IDS-VGS특성곡선에 따라 소정의 게이트전압에 대한 드레인전류가 1 대 1의 비로 결정된다. 특히, EL구동TFT의 게이트전극에 입력되는 아날로그 비디오신호의 전압에 따라 드레인영역의 전위가 결정된다. 소정의 드레인전류가 EL소자를 통해 흐르게 되고, 그 전류량에 대응하는 양만큼 EL소자가 발광하게 된다.
상술한 바와 같이, EL소자로부터 방출되는 광량은 비디오신호에 의해 제어되며, 발광량의 제어에 따라 계조표시가 수행된다.
그러나, 상술한 아날로그 구동방법은 TFT들의 특성 변화에 쉽게 영향을 받는다는 점에서 결점을 가지고 있다. 각 화소의 EL구동용의 TFT들에 동일한 게이트전압이 인가되는 경우라도 EL구동TFT들의 IDS-VGS특성DP 변화가 있다면 동일한 드레인전류가 출력될 수 없다. 또한, 도 28A를 참조하면 명백한 바와 같이 게이트전압의 변화에 따라 드레인전류가 지수적으로 변화하게 되어 있는 포화영역이 사용되기 때문에, IDS-VGS특성의 약간의 변화에 의해서도 비록 동일한 게이트전압이 인가되는 경우라도 출력 전류량의 상당한 변화가 야기될 수 있다. 이 경우, IDS-VGS특성의 약간의 변화에도 비록 동일한 전압이 인가되는 경우라도 인접화소들간에 EL소자들로부터 방출되는 광량에 상당한 차이가 발생하게 된다.
이와 같이, 아날로그구동은 기존의 액티브매트릭스형 EL표시장치에 의한 계조표시에 대한 장애가 되는 EL구동 TFT들의 특성변화에 아주 민감하다.
본 발명은 상기 문제점을 감안하여 창안된 것으로서, 본 발명의 목적은 많은 색조를 갖는 생생한 칼라 표시를 가능하게 하는 액티브매트릭스형 EL표시장치를 제공하는 것이다. 본 발명의 다른 목적은 상기한 바와 같은 액티브매트릭스형 EL표시장치를 표시부로서 구비하는 고성능 표시장치(전자장치)를 제공하는 것이다.
본 발명의 발명자는 드레인전류가 게이트전압의 변화에 따라 지수적으로 변화하기 때문에 IDS-VGS특성 변화에 의해 쉽게 영향을 받는 포화영역을 사용함에 따라 수행되는 계조표시에 기인하여 아날로그구동에 관련된 문제점이 발생하는 것으로 생각하였다.
특히, IDS-VGS특성 변화가 존재하는 경우에는 포화영역에서 드레인전류가 게이트전압의 변화에 따라 지수적으로 변화하기 때문에 동일한 게이트전압이 인가되더라도 다른 전류(드레인전류)가 출력되게 된다. 그 결과, 요구되는 계조를 얻을 수 없다는 문제점이 있다.
따라서, 본 발명의 발명자는 EL소자들로부터 방출되는 광량에 대한 제어를 포화영역을 이용하는 전류제어를 통해서가 아니라, 주로 EL소자들이 발광하는 기간에 대한 제어를 통해 행하게 하는 방법을 제안하고 있다. 본 발명에 따르면, EL소자들로부터 방출되는 광량은 계조표시를 수행할 시간에 의해 제어된다. EL소자들의 발광시간을 제어하여 계조표시를 행하는 이러한 구동방법은 시분할 구동방법(이하, 디지털구동으로서 언급함)으로서 지칭된다. 또한, 이러한 시분할 구동방법에 의해 수행되는 계조표시는 시분할계조표시로서 지칭된다.
본 발명에 따르면 상술한 구성에 따라 비록 어느 정도의 IDS-VGS특성 변화가 존재하는 경우라도 동일한 전압의 신호가 입력됨에도 불구하고 인접 화소들간에 EL소자로부터 방출되는 광량에 상당한 차이가 발생하는 사태를 방지할 수 있다.
도 1은 본 발명에 따른 EL표시장치의 회로구성을 도시하는 블록도.
도 2는 본 발명에 따른 EL표시장치의 화소부의 회로도,
도 3은 본 발명에 따른 EL표시장치의 화소의 회로도,
도 4는 본 발명에 따른 EL표시장치의 구동방법을 도시하는 도면,
도 5는 본 발명에 따른 구동방법에서의 선택신호의 타이밍도,
도 6은 본 발명에 따른 EL표시장치의 구동방법을 도시하는 도면,
도 7은 본 발명에 따른 EL표시장치의 구동방법을 도시하는 도면,
도 8은 본 발명에 따른 EL표시장치의 구동방법을 도시하는 도면,
도 9는 본 발명에 따른 EL표시장치의 회소들의 평면도,
도 10은 본 발명에 따른 EL표시장치의 구동회로의 구성을 도시하는 블록도,
도 11은 본 발명에 따른 EL표시장치의 제조공정을 도시하는 도면,
도 12는 본 발명에 따른 EL표시장치의 제조공정을 도시하는 도면,
도 13은 본 발명에 따른 EL표시장치의 제조공정을 도시하는 도면,
도 14는 도 11은 본 발명에 따른 EL표시장치의 상세단면도,
도 15는 본 발명에 따른 EL표시장치의 평면도 및 단면도,
도 16은 본 발명에 따른 EL표시장치의 소스신호선구동회로의 회로도,
도 17은 본 발명에 따른 EL표시장치의 소스신호선구동회로의 래치의 평면도,
도 18은 본 발명에 따른 EL표시장치의 게이트신호선구동회로의 회로도,
도 19는 EL소자와 EL구동TFT간의 접속구조 및 EL소자와 EL구동TFT의 전압-전류특성을 도시하는 도면,
도 20은EL소자와 EL구동TFT의 전압-전류특성을 도시하는 도면,
도 21은 EL구동TFT의 게이트전압과 드레인전류간의 관계를 도시하는 도면,
도 22는 본 발명에 따른 표시장치의 블록도,
도 23은 본 발명에 따른 표시장치의 구동회로를 갖는 표시장치의 평면도,
도 24는 본 발명에 따른 EL표시장치를 사용하는 전자장치를 도시하는 도면,
도 25는 본 발명에 따른 EL표시장치를 사용하는 전자장치를 도시하는 도면,
도 26은 종래의 EL표시장치의 화소부의 회로도,
도 27은 종래의 EL표시장치의 구동방법을 도시하는 타이밍도,
도 28은 TFT의 IDS-VGS특성을 나타내는 도면.
도면의 주요부분에 대한 부호의 설명
101: 화소부 102: 소스신호선구동회로 103: 게이트신호선구동회로
105: 제 1 절환TFT 106: 제 2 절환TFT 107: 소거TFT
108: EL구동TFT 109: 캐패시터 110: EL소자
이하, 본 발명에 따른 EL표시장치의 구조 및 구동방법에 관해 설명한다. 여기서는 n-비트 디지털비디오신호에 따라 2n개의 색조를 표시하는 경우에 대해 설명한다.
도 1에는 본 발명에 따른 EL표시장치의 블록도가 예시되어 있다. 도 1에 도시된 EL표시장치는 기판상에 형성된 TFT들로 구성되어 있는 화소부(101)와, 그 화소부(101)의 주변부에 배치된 소스신호선구동회로(102)와, 게이트선구동회로(103)를 구비하고 있다. 여기서 주지할 점은 비록 본 실시예의 EL표시장치가 하나의 소스신호선구동회로와 하나의 게이트신호선구동회로를 가지고 있으나, 본 발명은 이에 국한되지 않고 두 개 이상의 소스신호선구동회로와 두 개이상의 게이트신호선구동회로를 구비하는 것도 가능하다는 점이다.
소스신호선구동회로(102)에는 소스용 클럭신호(S-CLK)와 소스용 시동펄스신호(S-SP)가 입력된다. 소스신호선구동회로(102)는 소스용 클럭신호(S-CLK)와 소스용 시동펄스신호(S-SP)에 의해 구동된다.
게이트신호선구동회로(103)에는 게이트용 클럭신호(G-CLK)와 게이트용 시동펄스신호(G-SP)가 입력된다. 게이트신호선구동회로(103)는 게이트용 클럭신호(G-CLK)와 게이트용 시동펄스신호(G-SP)에 의해 구동된다.
본 발명에 있어서, 상기 소스신호선구동회로(102)와 게이트신호선구동회로(103)들은 상기 화소부(101)가 형성되어 잇는 기판상에 제공하거나, 아니면 다른 실시예로서 IC칩상에 제공하여 FPC 또는 TAB를 통해 화소부(101)에 접속되게 하는 것도 가능하다.
도 2는 화소부(101)의 확대도로서, 이에 도시된 바와 같이 화소부(101)에는 소스신호선(S1) 내지 (Sx)과, 전원선(V1) 내지 (Vx)과, 게이트신호선(G0), (G1) 내지 (Gy), (G(y+1))들이 제공된다.
화소(104)는 소스신호선(S1) 내지 (Sx)들 중 하나, 전원선(V1) 내지 (Vx)들 중 하나, 그리고 게이트신호선(G1) 내지 (Gy)들 중 하나를 갖는 영역이다. 화소부(101)에는 다수의 화소(104)들이 매트릭스형태로 배열되어 있다.
여기서 주지할 점은 비록 도 2의 경우 게이트신호선(G0),(G1)사이에는 화소가 형성되어 있지 않으나 본발명은 이에 국한되지 않고, 게이트신호선(G0),(G1)사이에 더미화소들을 형성하는 것도 가능하다는 점이다.
도 3은 화소(104)의 회로도이다. 부호(105),(106),(107),(108),(109),(110)들은 제 1 절환TFT, 제 2 절환TFT, 소거TFT, EL구동TFT, 캐패시터, EL소자를 각기 나타낸다. 도 3에 도시된 화소(j, i)는 소스신호선(Sj)(j는 1 내지 x의 임의 수), 전원선(Vj), 그리고 게이트신호선(Gi)(i는 1 내지 y의 임의 수)를 가지고 있다.
제 1 절환TFT(105)의 게이트전극은 게이트신호선(Gi)에 접속되어 있다. 제 2 절환TFT(106)의 게이트전극은 화소(j, i)의 다음에 위치하는 화소(j, i+1)의 게이트신호선(G(i+1))에 접속되어 있다. 여기서 주지할 점은 비록 본 실시예는 상기와 같은 구조를 가지고 있으나, 제 2 절환TFT(106)의 게이트전극을 게이트신호선(Gi)에 접속하고, 제 1 절환TFT(105)의 게이트전극을 화소(j, i)의 다음에 위치하는 화소(j, i+1)의 게이트신호선(G(i+1))에 접속하는 것도 가능하다는 점이다.
제 1 절환TFT(105)의 소스영역 또는 드레인영역과 제 2 절환TFT(106)의 소스영역 또는 드레인영역은 직렬로 접속되어 있다. 제 1 절환TFT(105)의 소스영역 또는 드레인영역에 접속되지 않은 제 2 절환TFT(106)의 소스영역 또는 드레인영역은 소스신호선(Sj)에 접속되어 있다. 또한, 제 2 절환TFT(106)의 소스영역 또는 드레인영역에 접속되지 않은 제 1 절환TFT(105)의 소스영역 또는 드레인영역은 EL구동TFT(108)의 게이트전극에 접속되어 있다.
소거TFT(107)의 게이트전극은 도 3 에 도시된 화소(j, i)의 다음에 위치하는 화소(j, i-1)의 게이트신호선(G(i-1))에 접속되어 있다. 소거TFT(107)의 소스영역과 드레인영역 중 하나는 전원선(Vj)에 접속되고, 다른 하나는 EL구동TFT(108)의 게이트전극에 접속되어 있다.
캐패시터(109)는 EL구동TFT(108)의 게이트전극과 전원선(Vj)에 접속되게 제공된다. 상기 캐패시터(109)는 절환용 TFT(107)가 비선택상태(OFF 상태)에 있을 때 EL구동TFT(108)의 게이트전압을 유지시키는 목적을 위해 제공된다. 여기서 주지할 점은 비록 캐패시터(109)가 본 실시예의 구조에 제공되나 본 발명은 이에 국한되지 않고, 그러한 캐패시터(109)를 생략하는 것도 가능하다는 점이다.
EL구동TFT(108)의 소스영역은 전원선(Vj)에 접속되며, EL구동TFT(108)의 드레인영역은 EL소자(110)에 접속되어 있다.
여기서 주지할 점은 일 선에서 서로 인접하는 두 개의 화소에 전원선을 공통으로 사용하는 것도 가능하다는 점이다. 다시 말하자면 두 개의 회소에 대한 EL구동TFT들의 소스영역들을 하나의 공통전원선에 접속하게끔 구성하는 것도 가능하다.
EL소자(110)는 양극, 음극, 그리고 그 양극과 음극사이에 배치되는 EL층으로 구성된다. 상기 양극이 EL구동TFT(108)의 드레인영역에 접속되는 경우, 상기 양극은 화소전극이 되며, 반면에 음극은 대향전극이 된다. 역으로, 상기 음극이 EL구동TFT(108)의 드레인영역에 접속되는 경우, 상기 음극은 화소전극이 되며, 반면에 양극은 대향전극이 된다.
EL소자(110)의 대향전극은 화소부(101)가 형성되어 있는 기판의 외측에 제공된 대향전원(도시 안됨)에 접속되어, 그 EL소자(110)의 대향전극에는 일정한 대향전위가 항상 인가된다. 전원선(V1) 내지 (Vx)들은 화소부(101)이 형성되어 있는 기판의 외측에 제공된 전원(도시 안됨)에 접속되어, 그 전원선(V1) 내지 (Vx)에는 일정한 전원전위가 항상 인가된다. 전원전위가 화소전극에 인가될 때 EL소자(110)가 발광할 수 있게끔 대향전위와 전원전위간의 차는 항상 유지된다.
전형적인 기존의 EL표시장치와 관련하여 화소부의 면적당 발광량이 200 cd/m2인 경우 화소부의 면적당 필요전류는 수 mA/cm2이 된다. 따라서, 화소부의 크기가 커짐에 따라 IC 또는 그와 유사한 소자에 제공되는 전원에 의해 전원선에 인가되는 전위를 스위치에 의해 제어하는 것이 더욱 어렵게 된다. 본 발명에 따르면 전원전위와 대향전위가 항상 일정하게 유지되고, IC에 제공되는 전원으로부터 인가되는 전위를 스위치를 사용하여 제어할 필요가 없기 때문에 본 발명은 대형 화면크기의 패널을 구현하는데 유용하다.
제 1 절환TFT(105), 제 2 절환TFT(106), 소거TFT(107), EL구동TFT(108)로는 n채널형 TFT와 p채널형 TFT를 모두 사용할 수 있다. 그러나, 제 1 절환TFT(105), 제 2 절환TFT(106), 소거TFT(107)들은 동일한 극성을 가질 필요가 있다. 또한, EL소자(110)의 양극이 화소전극이고, 그 EL소자(110)의 음극이 대향전극인 경우에는 EL구동TFT(108)는 p채널형 TFT로 구성하는 것이 바람직하다. 역으로, EL소자(110)의 양극이 대향전극이고, 그 EL소자(110)의 음극이 화소전극인 경우에는 EL구동TFT(108)는 n채널형 TFT로 구성하는 것이 바람직하다.
또한, 제 1 절환TFT(105), 제 2 절환TFT(106), 소거TFT(107), EL구동TFT(108)들은 단일게이트구조를 가질 수 있을 뿐만 아니라, 2중게이트구조 또는 3중게이트구조와 같은 다중게이트구조를 가질 수 있다.
이 후, 도 1 내지 도 3에 도시된 본발명의 EL표시장치를 구동하기 위한 방법을 도 4에 도시된 타이밍도를 참조하여 설명한다. 도 4에 있어서, 수평축은 시간을 나타나며, 수직축은 선택된 게이트신호선의 위치를 나타낸다.
먼저, 기록기간(Ta1)중에는 게이트신호선구동회로(103)로부터 게이트신호선(G0)에 입력되는 기록용 선택신호(제 1 선택신호)에 따라 상기 게이트신호선(G0)이 선택된다. 이 후, 게이트신호선(G0)에 게이트전극이 접속되어 있는제 1 선내의 화소들의 소거TFT(107)들이 점등된다. 소거TFT(107)들이 점등되면 EL구동TFT(108)의 게이트전극과 소스영역들이 서로 전기접속된다. 이에 따라, EL구동TFT(108)들의 게이트전압(게이트전극과 소스영역간의 전위차)이 0으로 되고, 이에 따라 제 1 선내의 화소들의 EL구동TFT(108)들이 OFF상태로 된다.
그 뒤에, 게이트신호선(G0)이 기록용 선택신호에 따라 선택된 상태에 있게 되면 게이트신호선(G1)에 입력된 기록용 선택신호에 따라 게이트신호선(G1)이 선택된다. 이 후, 게이트신호선(G1)에 게이트전극들이 접속되어 있는 제 1 선내의 화소들의 제 1 절환TFT(105)들과, 게이트신호선(G1)에 게이트전극들이 접속되어 있는 제 2 선내의 화소들의 소거TFT(107)들이 점등된다.
게이트신호선(G1)이 기록용 선택신호에 따라 선택된 상태에 있는 되면 게이트신호선(G0)의 선택이 해제되고 이와 동시에 게이트신호선(G2)이 선택된다. 이 후, 게이트신호선(G2)에 게이트전극들이 접속되어 있는 제 1 선내의 화소들의 제 2 절환TFT(106)들과, 게이트신호선(G2)에 게이트전극들이 접속되어 있는 제 2 선내의 화소들의 제 1 절환TFT(105)들과, 게이트신호선(G2)에 게이트전극들이 접속되어 있는 제 3 선내의 화소들의 소거TFT(107)들이 점등된다.
따라서, 기록용 선택신호에 따라 게이트신호선(G0),(G1)을 동시에 선택하면 제 1 선내의 화소들의 제 1 절환TFT(105)들과 제 2 절환TFT(106)들이 동시에 점등된다.
제 1 절환TFT(105)들과 제 2 절환TFT(106)들이 동시에 ON상태로 되면, 소스신호선구동회로(102)로부터 소스신호선(S1) 내지 (Sx)으로 디지털비디오신호의 제1 비트가 입력된다. 상기 디지털비디오신호의 제 1 비트는 제 1 TFT(105)들과 제 2 절환TFT(106)들을 통해 제 1 선내의 화소들의 EL구동TFT(108)들의 게이트전극에 입력된다. 여기서, EL구동TFT(108)의 게이트전극에 디지털비디오신호가 입력되는 것은 "화소로의 디지털비디오신호의 입력"으로서 언급한다.
디지털비디오신호는 "0" 또는 "1"의 정보를 갖는다. "0"의 디지털비디오신호와 "1"의 디지털비디오신호 중 하나는 고레벨의 전압을 갖는 신호이고, 다른 하나는 저레벨의 전압을 갖는 신호이다.
본 실시예에 있어서 디지털비디오신호가 "0"의 정보를 갖는 경우에는 EL구동TFT(108)는 OFF상태에 있게 되고, 이에 따라 EL소자(110)의 화소전극에는 전원전위가 인가되지 않는다. 그 결과, "0"의 디지털비디오신호가 입력되는 화소의 EL소자(110)은 발광하지 않게 된다.
역으로, 디지털비디오신호가 "1"의 정보를 갖는 경우에는 EL구동TFT(108)는 ON상태에 있게 되고, 이에 따라 EL소자(110)의 화소전극에 전원전위가 인가된다. 그 결과, "0"의 디지털비디오신호가 입력되는 화소의 EL소자(110)는 발광하게 된다.
이와 같이 본 실시예에 있어서는 디지털비디오신호가 "0"의 정보를 갖는 경우에는 EL구동TFT(108)는 OFF상태에 있고, 디지털비디오신호가 "1"의 정보를 갖는 경우에는 EL구동TFT(108)는 ON상태에 있게 된다. 그러나, 본 발명은 이에 국한되지 않고 디지털비디오신호가 "0"의 정보를 갖는 경우 EL구동TFT(108)를 ON상태에 있게 하고, 디지털비디오신호가 "1"의 정보를 갖는 경우 EL구동TFT(108)를 OFF상태에 있게 하는 것도 가능하다.
이러한 방식으로 제 1 선내의 화소들에 대한 디지털비디오신호의 입력과 동시에 EL소자(110)들이 제 1 선내의 화소들이 표시동작을 수행할 수 있게 발광을 행하거나 발광을 행하지 않는다. 화소가 표시동작을 행하는 기간은 표시기간(Tr)으로서 지칭된다. 특히, 화소들로의 디지털비디오신호의 제 1 비트의 입력과 동시에 시작되는 표시기간은 "Tr1"로서 지칭된다. 각 선의 표시기간이 시작되는 타이밍들은 서로 시간차를 가지고 있다.
게이트신호선(G2)이 기록용 선택신호에 따라 선택된 상태에 있게 되면, 게이트신호선(G1)의 선택이 해제되고 이와 동시에 게이트신호선(G3)이 선택된다. 이 후, 게이트신호선(G3)에 게이트전극들이 접속되어 있는 제 2 선내의 화소들의 제 1 절환TFT(105)들과, 게이트신호선(G3)에 게이트전극들이 접속되어 있는 제 3 선내의 화소들의 제 2 절환TFT(106)들과, 게이트신호선(G3)에 게이트전극들이 접속되어 있는 제 4 선내의 화소들의 소거TFT(107)들이 점등된다.
따라서, 제 2 선내의 화소들의 제 1 절환TFT(105)들과 제 2 절환TFT(106)들이 동시에 점등된다. 제 1 절환TFT(105)들과 제 2 절환TFT(106)들이 동시에 ON상태로 되면, 소스신호선구동회로(102)로부터 소스신호선(S1) 내지 (Sx)으로 디지털비디오신호의 제 1 비트가 입력된다. 상기 디지털비디오신호의 제 1 비트는 제 1 TFT(105)들과 제 2 절환TFT(106)들을 통해 제 2 선내의 화소들의 EL구동TFT(108)들의 게이트전극에 입력된다.
이 후, 모든 화소에 디지털비디오신호의 제 1 비트를 입력하도록 모든 게이트신호선들이 기록용 선택신호에 따라 순차로 선택되게 된다. 디지털비디오신호의 제 1 비트가 모든 화소에 입력될 때까지의 기간이 기록기간(Ta1)이다.
이러한 방식으로 일 기록기간중에는 두 개의 게이트신호가 기록용 선택신호에 따라 동시에 선택되게 된다.
한편, 디지털비디오신호의 제 1 비트가 모든 화소에 입력되기 전에, 즉 기록기간(Ta1)이 종료되기에 앞서, 화소들로의 디지털비디오신호의 제 1 비트의 입력과 병행하여 게이트신호선구동회로(103)로부터 게이트신호선(G0)으로 입력되는 소거용 선택신호(제 2 선택신호)에 따라 게이트신호선(G0)가 선택된다.
상기 소거용 선택신호에 따라 게이트신호선(G0)이 선택되면 그 게이트신호선(G0)에 게이트전극이 접속되어 있는 제 1 선내의 화소들의 소거TFT(107)들이 점등된다. 따라서, 상기 소거TFT(107)들을 통해 전원공급선(V1) 내지 (Vx)의 전원전위가 EL구동TFT(108)의 게이트전극들에 인가되게 된다. 전원전위가 EL구동TFT(108)의 게이트전극들에 인가되면 기록용 선택신호에 따라 게이트신호선(G1),(G2)들이 선택된 이 후 EL구동TFT(108)들의 게이트전극들에 의해 유지되던 디지털비디오신호의 제 1 비트가 소거되게 된다. 이에 따라 전원전위가 EL소자(110)의 화소전극에 인가되지 않게 되고, 제 1 선내의 화소들의 모든 EL소자(110)들이 더 이상 발광을 하지 않게 되며, 제 1 선내의 화소들이 표시동작을 행하지 않게 된다.
화소가 표시동작을 행하지 않는 기간은 비표시기간(Td)으로서 지칭된다. 제 1 선내의 화소들과 관련하여 소거용 선택신호에 따라 게이트신호선(G0)이 선택됨과동시에 표시기간(Tr1)이 종료하고, 비표시기간(Td1)이 시작되게 된다. 표시기간들의 경우와 유사하게 각 선의 비표시기간이 시작되는 타이밍들은 서로 시간차를 가지고 있다.
이 후, 게이트신호선(G0)이 소거용 선택신호에 의해 선택해제상태로 되고, 게이트신호선(G1)이 선택되게 된다. 게이트신호선(G1)이 선택되면 게이트신호선(G1)에 게이트전극들이 접속되어 있는 제 2 선내의 소거TFT(107)들이 점등된다. 그리하여, 제 2 선내의 화소들과 관련하여 비표시기간(Td)이 개시되고, 제 2 선내의 화소들은 더 이상 표시동작을 행하지 않게 된다.
이 후, 모든 게이트신호선들이 소거용 선택신호에 따라 순차로 선택되게 된다. 디지털비디오신호의 제 1 비트를 소거하도록 소거용 선택신호에 따라 모든 게이트신호선들이 선택될 때까지의 기간이 소거기간(Te1)이다.
이러한 방식으로 일 기록기간중에는 소거용 선택신호에 따라 단지 하나의 게이트신호선만이 항상 선택되고, 따라서 2개 이상의 게이트신호선들이 소거용 선택신호에 의해 동시에 선택되는 경우는 없다.
한편, 모든 화소에 의해 유지되던 디지털비디오신호의 제 1 비트가 소거되기에 앞서, 즉 소거기간(Te1)이 종료되기에 앞서, 화소들에 유지되는 디지털비디오신호의 제 1 비트의 소거와 병행하여 기록용 선택신호에 따라 게이트신호선(G0)이 다시 선택된다. 이 후, 디지털비디오신호의 제 2 비트가 제 1 선내의 화소들로 입력된다. 그 결과, 제 1 선내의 화소들이 표시동작을 다시 행하게 되고, 이에 따라 제 1 선내의 화소들과 관련하여 비표시기간(Td1)이 종료하고, 표시기간(Tr2)가 시작된다.
이와 유사하게, 모든 화소에 디지털비디오신호의 제 2 비트를 입력하도록 모든 게이트신호선들이 기록용 선택신호에 따라 순차로 선택되게 된다. 디지털비디오신호의 제 2 비트가 모든 화소에 입력될 때까지의 기간이 기록기간(Ta2)이다.
한편, 디지털비디오신호의 제 2 비트가 모든 화소에 입력되기 전에, 즉 기록기간(Ta2)이 종료되기에 앞서, 화소들로의 디지털비디오신호의 제 2 비트의 입력과 병행하여 소거용 선택신호에 따라 게이트신호선(G0)이 선택된다. 이에 따라, 제 1 선내의 화소들의 모든 EL소자(110)들은 더 이상 발광하지 않게 되고, 제 1 선내의 화소들은 표시동작을 행하지 않게 된다. 따라서, 제 1 선내의 화소들과 관련하여 표시기간(Tr2)이 종료하고, 비표시기간(Td2)이 시작된다.
이 후, 모든 화소들로부터 디지털비디오신호의 제 2 비트를 소거하도록 모든 게이트신호선들이 소거용 선택신호에 따라 순차로 선택되게 된다. 디지털비디오신호의 제 2 비트가 모든 화소들로부터 소거될 때까지의 기간이 소거기간(Te2)이다.
상기한 동작은 디지털비디오신호의 m번째 비트가 화소들에 입력될 때 까지 반복된다. 그 기간중에 표시기간(Tr)과 비표시기간(Td)이 반복적으로 나타난다. 표시기간(Tr1)은 기록기간(Ta1)이 시작되는 시점으로부터 소거기간(Te1)이 시작되는 시점까지의 기간이다. 비표시기간(Td1)은 소거기간(Te1)이 시작되는 시점으로부터 다음 기록기간(이 경우에는 Ta2)이 시작되는 시점까지의 기간이다. 표시기간(Tr1) 및 비표시기간(Td1)과 유사하게, 표시기간(Tr2, Tr3, ...., Tr(m-1))과 비표시기간(Td2, Td3, ...., Td(m-1))들도 기록기간(Ta1, Ta2, ...., Tam)과소거기간(Te1, Te2, ...., Te(m-1))에 의해 각기 정해진다.
설명을 간략화시킬 수 있도록 도 4에는 일례로 "m = n -2"인 경우를 예시하였다. 그러나, 본 발명이 그러한 예로 국한되는 것은 아니다. 본 발명의 경우, "m"은 1 내지 n의 수들에서 임의로 선택할 수 있다.
이 후, 기록기간(Tam[n-2])이 시작된다(이 후, "m = n -2"인 경우를 대괄호로 묶어 표시한다). 디지털비디오신호의 m[n-2]번째 비트가 제 1 선내의 화소들에 입력되고, 제 1 선내의 화소들과 관련하여 표시기간(Trm[n-2])이 시작되어, 제 1 선내의 화소들이 표시동작을 행하게 된다. 상기 디지털비디오신호의 m[n-2]번째 비트는 다음 기록기간이 시작될 때까지 화소들내에 유지된다.
이 후, 기록기간(Ta(m+1)[n-1])이 시작되고, 화소들에 유지되던 디지털비디오신호의 m[n-2]번째 비트가 소거된다. 대신, 디지털비디오신호의 (m+1)[n-1]번째 비트가 제 1 선내의 화소들에 입력되고, 제 1 선내의 화소들과 관련하여 표시기간(Tr(m+1)[n-1])이 시작되어, 제 1 선내의 화소들이 표시동작을 행하게 된다. 상기 디지털비디오신호의 (m+1)[n-1]번째 비트는 다음 기록기간이 시작될 때까지 화소들내에 유지된다.
상기 동작은 디지털비디오신호의 n번째 비트가 화소들에 입력될 때까지 반복된다. 표시기간(Trm[n-2], ..., Trn)은 각각 기록기간(Tam[n-2], ..., Tan)이 시작되는 시점으로부터 다음 기록기간이 시작되는 시점까지의 기간이다.
모든 표시기간(Tr1) 내지 (Trn)이 종료하면 하나의 영상이 표시될 수 있다. 본 발명에 있어서, 하나의 영상이 표시되는 동안의 기간은 일 프레임기간(F)으로서지칭된다.
일 프레임기간이 종료하면 기록용 선택신호에 따라 게이트신호선(G0)이 다시 선택된다. 게이트신호선(G1),(G2)이 동시에 선택되면 디지털비디오신호의 제 1 비트가 화소들에 입력되고, 제 1 선내의 화소들과 관련하여 표시기간(Tr1)이 다시 시작된다. 이 후, 상기의 동작이 반복된다.
도 5는 도 1 내지 3에 도시된 바와 같이 구성된 EL표시장치의 게이트신호선에 입력될 기록용 선택신호와 게이트신호선구동회로(103)에 입력될 게이트용 클럭신호(G-CLK)의 타이밍도를 나타낸다.
도 5A는 기록기간동안의 타이밍도로서, "Sa(i-1)" 내지 "Sa(i+1)"은 게이트신호선(G(i-1)) 내지 (G(i+1))에 입력될 기록용 선택신호를 각각 나타낸다. 도 5B는 소거기간동안의 타이밍도로서, "Se(i-1)" 내지 "Se(i+1)"은 게이트신호선(G(i-1)) 내지 (G(i+1))에 입력될 소거용 선택신호를 각각 나타낸다.
도 5에 도시된 타이밍도들은 제 1 절환TFT(105), 제 2 절환TFT(106), 소거TFT(107)들이 모두 n채널형 TFT들인 경우에 관련된다. 제 1 절환TFT(105), 제 2 절환TFT(106), 소거TFT(107)들이 모두 p채널형 TFT들인 경우, 기록용 선택신호들의 전위와 소거용 선택신호들의 전위는 기준전위로서 접지전위를 갖는 도 5에 도시된 타이밍도들에서의 각 신호의 전위에 대해 위상이 반전되어 있다.
기록기간에서 기록용 선택신호에 따라 하나의 게이트신호선이 선택되는 기간은 기록선택기간(La)으로서 지칭된다. 도 5A에 도시된 경우, 기록선택기간중에 기록용 선택신호의 전위는 고레벨이다. 소거기간에서 소거용 선택신호에 따라 하나의 게이트신호선이 선택되는 기간은 소거선택기간(Le)으로서 지칭된다. 도 5B에 도시된 경우, 소거선택기간중에 소거용의 선택신호의 전위는 고레벨이다.
기록선택기간(La)는 소거선택기간(Le)의 2배에 해당한다. 인접 게이트신호선들의 기록선택기간(La)의 반부(half)는 서로 중복한다. 또한, 인접게이트신호선들의 소거선택기간(Le)들은 서로 중복하지 않으며, 일 게이트신호선에 대한 소거선택기간(Le)이 종료하면 다음 게이트신호선에 대한 소거선택기간(Le)이 시작된다.
여기서 주지할 점은 기록선택기간(La)의 길이와 소거선택기간(Le)의 길이가 게이트용 시작펄스신호(G-SP)에 의해 제어된다는 점이다.
도 5에 도시된 타이밍도에 있어서, 기록선택기간(La)의 길이는 게이트용 클럭신호(G-CLK)의 2 사이클에 대응하며, 소거선택기간(Le)의 길이는 게이트용 클럭신호(G-CLK)의 1 사이클에 대응한다. 그러나, 본 발명은 이에 국한되지 않는다. 여기서, 요구되는 것은 기록선택기간(La)이 소거선택기간(Le)의 2배에 해당해야 한다는 것이다.
본 발명에 있어서 EL표시장치는 초당 60개이상의 프레임기간을 갖는 것이 바람직하다. 만일 초당 표시되는 영상의 개수가 60개 미만으로 되면 영상의 깜박임이 두르러지게 보이게 될 수 있다.
또한, 본 발명에서는 모든 기록기간들의 길이의 합이 일 프레임기간보다 짧을 필요가 있다. 또한, 표시기간들의 길이는 Tr1 : Tr2 : Tr3 : ... : Tr(n-1) : Trn = 20: 21: 22: ... : 2(n-2): 2(n-1)을 만족해야 한다. 이러한 표시기간들을조합하면 2n개의 색조들 중 요구되는 색조들을 표시할 수 있다.
일 프레임기간내에서 EL소자가 발광하는 표시기간들의 길이의 합에 의해 상기 프레임 기간내에서 화소에 의해 표시되는 색조가 결정된다. 일례로, n = 8 인 경우 모든 표시기간들 중에 화소가 발광할 때의 휘도는 100%로서 나타내며, 1%의 휘도는 Tr1과 Tr2에서 화소가 발광하게 함으로써 구현되고, 60%의 휘도는 Tr3, Tr5, Tr8에서 화소가 발광하게 함으로써 구현될 수 있다.
여기서 중요한 점은 디지탈비디오신호의 m번째 비트가 화소에 기록되는 기록기간(Tam)이 표시기간(Trm)보다 짧다는 점이다. 따라서, 비트수(m)의 값은 기록기간(Tam)이 표시기간(Trm)보다 짧게 되게끔 1 내지 n 중에서 선택해야만 한다.
표시기간(Tr1) 내지 (Trn)은 다른 순서로 나타날 수도 있다. 일례로, 일 프레임기간에서 표시기간이 Tr1, Tr3, Tr5, Tr2, ...의 순서로 나타나는 것도 가능하다. 그러나, 표시기간(Tr1) 내지 (Trn)이 서로 중복하지 않게끔 순서를 정하는 것이 바람직하다. 또한, 소거기간(Te1) 내지 (Ten)이 서로 중복하지 않게끔 순서를 정하는 것이 더욱 바람직하다.
본 발명에 따르면 상기의 구조에 의해 비록 TFT들간에 IDS-VGS특성에 어느 정도의 변화가 있더라도 EL구동TFT들에 동일한 게이트전압이 인가 될 때 출력되는 전류량의 변화는 억제될 수 있다. 따라서, 동일한 전압신호가 입력되더라도 IDS-VGS특성 변화로 인해 인접 화소들과 관련하여 EL소자로부터 방출되는 광량에 상당한 차이가 발생하게 되는 사태를 방지할 수 있다.
또한, 본 발명에 따르면 EL구동TFT들로서 2개의 EL구동TFT들을 병렬로 제공하는 것이 좋다. 이 경우에는 EL구동TFT들의 활성층을 통해 전류에 의해 발생되는 열을 효과적으로 방출하는 것이 가능하고, 이에 따라 EL구동TFT들의 열화를 억제할 수 있다. 또한, 임계치 및 이동도와 같은 EL구동TFT들의 특성의 변화로 인한 드레인전류의 변화도 억제할 수 있다.
또한, 본 발명에 따르면 표시동작이 수행되지 않는 비발광기간을 제공할 수 있다. 종래의 아날로그구동방법의 경우에는 만일 모든 화소가 백색을 표시하는 영상이 EL표시장치에 표시되면 EL소자들은 항상 발광을 하게 되는데, 이는 EL층의 열화를 가속화시키는 원인이 된다. 본 발명에 따르면 비발광기간이 제공될 수 있기 때문에 EL층의 열화를 어느 정도 억제시킬 수 있다.
여기서 주지할 점은 본 발명에 따르면 표시기간과 기록기간이 서로 부분적으로 중복된다는 점이다. 다시 말하자면, 기록기간중이라도 화소가 표시동작을 행할 수 있다. 따라서, 일 프레임기간내에서의 모든 표시기간들의 길이의 합의 비(듀티 사이클)는 기록기간들의 길이들로만 결정되는 것은 아니다.
여기서 주지할 점은 비록 본 실시예의 경우 캐패시터들이 EL구동TFT들의 게이트전극들에 인가되는 전압을 유지시키는 목적으로 제공될 수 있게 구성되어 있으나, 이러한 캐패시터를 생략할 수 있다는 점이다. EL구동TFT가 게이트절연막을 통해 게이트전극과 중복하도록 제공된 LDD영역을 가지는 경우, 일반적으로 게이트 캐패시턴스로서 지칭되는 기생캐패시턴스가 중복영역에 형성된다. 이 게이트 캐패시턴스는 EL구동TFT의 게이트전극에 인가되는 전압을 유지하기 위한 캐패시터로서 적극적으로 사용할 수 있을 것이다.
게이트 캐패시턴스의 값이 게이트전극과 LDD영역이 서로 중복하게 되는 면적에 따라 변화하기 때문에, 그 값은 중복영역에 포함되는 LDD영역의 길이로 결정된다.
상술한 본 발명에 따른 구조의 적용은 EL표시장치로 국한되지 않으며, 그 구조는 전기광학소자들을 사용하는 다른 장치들에도 적용가능함은 물론이다. 또한, 수십 μsec이하의 반응시간으로, 고속으로 반응할 수 있는 액정이 개발된다면 상기 구조는 액정표시장치에도 적용가능하다.
이하, 본 발명의 실시예들을 설명한다.
(실시예 1)
본 실시예에서는 본 발명에 따른 EL표시장치에서 6-비트 디지털비디오신호에 따라 26개의 색조를 표시하는 경우를 도 6을 참조하여 설명한다. 여기서 주지할 점은 본 실시예의 EL표시장치가 도 1 내지 도 3에 예시된 구조를 갖는다는 점이다.
먼저, 기록기간(Ta1)중에 게이트신호선구동회로(103)로부터 게이트신호선(G0)에 입력되는 기록용 선택신호에 따라 상기 게이트신호선(G0)이 선택된다. 이 후, 게이트신호선(G0)에 게이트전극이 접속되어 있는 제 1 선내의 화소들의 소거TFT(107)들이 점등된다. 소거TFT(107)들이 점등되면 EL구동TFT(108)의 게이트전극과 소스영역들이 서로 전기접속된다. 이에 따라, EL구동TFT(108)들의 게이트전압(게이트전극과 소스영역간의 전위차)이 0으로 되고, 이에 따라 제 1 선내의 화소들의 EL구동TFT(108)들이 OFF상태로 된다.
그 뒤에, 게이트신호선(G0)이 기록용 선택신호에 따라 선택된 상태에 있게 되면 게이트신호선(G1)에 입력된 기록용 선택신호에 따라 게이트신호선(G1)이 선택된다. 이 후, 게이트신호선(G1)에 게이트전극들이 접속되어 있는 제 1 선내의 화소들의 제 1 절환TFT(105)들과, 게이트신호선(G1)에 게이트전극들이 접속되어 있는 제 2 선내의 화소들의 소거TFT(107)들이 점등된다.
게이트신호선(G1)이 기록용 선택신호에 따라 선택된 상태에 있게 되면 게이트신호선(G0)의 선택이 해제되고 이와 동시에 게이트신호선(G2)이 선택된다. 이 후, 게이트신호선(G2)에 게이트전극들이 접속되어 있는 제 1 선내의 화소들의 제 2 절환TFT(106)들과, 게이트신호선(G2)에 게이트전극들이 접속되어 있는 제 2 선내의 화소들의 제 1 절환TFT(105)들과, 게이트신호선(G2)에 게이트전극들이 접속되어 있는 제 3 선내의 화소들의 소거TFT(107)들이 점등된다.
따라서, 기록용 선택신호에 따라 게이트신호선(G0),(G1)을 동시에 선택하면 제 1 선내의 화소들의 제 1 절환TFT(105)들과 제 2 절환TFT(106)들이 동시에 점등된다.
제 1 절환TFT(105)들과 제 2 절환TFT(106)들이 동시에 ON상태로 되면, 소스신호선구동회로(102)로부터 소스신호선(S1) 내지 (Sx)으로 디지털비디오신호의 제 1 비트가 입력된다. 상기 디지털비디오신호의 제 1 비트는 제 1 TFT(105)들과 제 2 절환TFT(106)들을 통해 제 1 선내의 화소들의 EL구동TFT(108)들의 게이트전극에 입력된다. 여기서, EL구동TFT(108)의 게이트전극에 디지털비디오신호가 입력되는것은 "화소로의 디지털비디오신호의 입력"으로서 언급한다.
디지털비디오신호는 "0" 또는 "1"의 정보를 갖는다. "0"의 디지털비디오신호와 "1"의 디지털비디오신호 중 하나는 고레벨의 전압을 갖는 신호이고, 다른 하나는 저레벨의 전압을 갖는 신호이다.
본 실시예에 있어서 디지털비디오신호가 "0"의 정보를 갖는 경우에는 EL구동TFT(108)는 OFF상태에 있게 되고, 이에 따라 EL소자(110)의 화소전극에는 전원전위가 인가되지 않는다. 그 결과, "0"의 디지털비디오신호가 입력되는 화소의 EL소자(110)는 발광하지 않게 된다.
역으로, 디지털비디오신호가 "1"의 정보를 갖는 경우에는 EL구동TFT(108)는 ON상태에 있게 되고, 이에 따라 EL소자(110)의 화소전극에 전원전위가 인가된다. 그 결과, "1"의 디지털비디오신호가 입력되는 화소의 EL소자(110)는 발광하게 된다.
본 실시예에 있어서 디지털비디오신호가 "0"의 정보를 갖는 경우에는 EL구동TFT(108)는 OFF상태에 있고, 디지털비디오신호가 "1"의 정보를 갖는 경우에는 EL구동TFT(108)는 ON상태에 있게 된다. 그러나, 본 발명은 이에 국한되지 않고 디지털비디오신호가 "0"의 정보를 갖는 경우 EL구동TFT(108)를 ON상태에 있게 하고, 디지털비디오신호가 "1"의 정보를 갖는 경우 EL구동TFT(108)를 OFF상태에 있게 하는 것도 가능하다.
이러한 방식으로 제 1 선내의 화소들에 대한 디지털비디오신호의 입력과 동시에 EL소자(110)들이 표시기간(Tr1)이 시작될 수 있게 발광을 행하거나 발광을 행하지 않는다. 각 선의 표시기간이 시작되는 타이밍들은 서로 시간차를 가지고 있다.
게이트신호선(G2)이 기록용 선택신호에 따라 선택된 상태에 있게 되면 게이트신호선(G1)의 선택이 해제되고 이와 동시에 게이트신호선(G3)이 선택된다. 이 후, 게이트신호선(G3)에 게이트전극들이 접속되어 있는 제 2 선내의 화소들의 제 1 절환TFT(105)들과, 게이트신호선(G3)에 게이트전극들이 접속되어 있는 제 3 선내의 화소들의 제 2 절환TFT(106)들과, 게이트신호선(G3)에 게이트전극들이 접속되어 있는 제 4 선내의 화소들의 소거TFT(107)들이 점등된다.
따라서, 제 2 선내의 화소들의 제 1 절환TFT(105)들과 제 2 절환TFT(106)들이 동시에 점등된다. 제 1 절환TFT(105)들과 제 2 절환TFT(106)들이 동시에 ON상태로 되면, 소스신호선구동회로(102)로부터 소스신호선(S1) 내지 (Sx)으로 디지털비디오신호의 제 1 비트가 입력된다. 상기 디지털비디오신호의 제 1 비트는 제 1 TFT(105)들과 제 2 절환TFT(106)들을 통해 제 2 선내의 화소들의 EL구동TFT(108)들의 게이트전극에 입력된다.
이 후, 모든 화소에 디지털비디오신호의 제 1 비트를 입력하도록 모든 게이트신호선들이 기록용 선택신호에 따라 순차로 선택되게 된다. 디지털비디오신호의 제 1 비트가 모든 화소에 입력될 때까지의 기간이 기록기간(Ta1)이다.
이러한 방식으로 일 기록기간중에는 두 개의 게이트신호가 기록용 선택신호에 따라 동시에 선택되게 된다.
한편, 디지털비디오신호의 제 1 비트가 모든 화소에 입력되기 전에, 즉 기록기간(Ta1)이 종료되기에 앞서, 화소들로의 디지털비디오신호의 제 1 비트의 입력과 병행하여 게이트신호선구동회로(103)로부터 게이트신호선(G0)으로 입력되는 소거용 선택신호에 따라 게이트신호선(G0)이 선택된다.
상기 소거용 선택신호에 따라 게이트신호선(G0)이 선택되면 그 게이트신호선(G0)에 게이트전극이 접속되어 있는 제 1 선내의 화소들의 소거TFT(107)들이 점등된다. 따라서, 상기 소거TFT(107)들을 통해 전원공급선(V1) 내지 (Vx)의 전원전위가 EL구동TFT(108)의 게이트전극들에 인가되게 된다. 전원전위가 EL구동TFT(108)의 게이트전극들에 인가되면 기록용 선택신호에 따라 게이트신호선(G1),(G2)들이 선택된 이 후 EL구동TFT(108)들의 게이트전극들에 의해 유지되던 디지털비디오신호의 제 1 비트가 소거되게 된다. 이에 따라 전원전위가 EL소자(110)의 화소전극에 인가되지 않게 되고, 제 1 선내의 화소들의 모든 EL소자(110)들이 더 이상 발광을 하지 않게 되며, 제 1 선내의 화소들이 표시동작을 행하지 않게 된다.
화소가 표시동작을 행하지 않는 기간은 비표시기간(Td)으로 지칭된다. 제 1 선내의 화소들과 관련하여 소거용 선택신호에 따라 게이트신호선(G0)이 선택됨과 동시에 표시기간(Tr1)이 종료하고, 비표시기간(Td1)이 시작되게 된다. 표시기간들의 경우와 유사하게 각 선의 비표시기간이 시작되는 타이밍들은 서로 시간차를 가지고 있다.
이 후, 게이트신호선(G0)이 소거용 선택신호에 의해 선택해제상태로 되고, 게이트신호선(G1)이 선택되게 된다. 게이트신호선(G1)이 선택되면게이트신호선(G1)에 게이트전극들이 접속되어 있는 제 2 선내의 소거TFT(107)들이 점등된다. 그리하여, 제 2 선내의 화소들과 관련하여 비표시기간(Td)이 개시되고, 제 2 선내의 화소들은 더 이상 표시동작을 행하지 않게 된다.
이 후, 모든 게이트신호선들이 소거용 선택신호에 따라 순차로 선택되게 된다. 디지털비디오신호의 제 1 비트를 소거하도록 소거용 선택신호에 따라 모든 게이트신호선들이 선택될 때까지의 기간이 소거기간(Te1)이다.
이러한 방식으로 일 기록기간중에는 소거용 선택신호에 따라 단지 하나의 게이트신호선만이 항상 선택되고, 따라서 2개 이상의 게이트신호선들이 소거용 선택신호에 의해 동시에 선택되는 경우는 없다.
한편, 모든 화소에 유지되던 디지털비디오신호의 제 1 비트가 소거되기에 앞서, 즉 소거기간(Te1)이 종료되기에 앞서, 화소들에 유지되는 디지털비디오신호의 제 1 비트의 소거와 병행하여 기록용 선택신호에 따라 게이트신호선(G0)이 다시 선택된다. 이 후, 디지털비디오신호의 제 2 비트가 제 1 선내의 화소들로 입력된다. 그 결과, 제 1 선내의 화소들이 표시동작을 다시 행하게 되고, 이에 따라 제 1 선내의 화소들과 관련하여 비표시기간(Td1)이 종료하고, 표시기간(Tr2)이 시작된다.
이와 유사하게, 모든 화소에 디지털비디오신호의 제 2 비트를 입력하도록 모든 게이트신호선들이 기록용 선택신호에 따라 순차로 선택되게 된다. 디지털비디오신호의 제 2 비트가 모든 화소에 입력될 때까지의 기간이 기록기간(Ta2)이다.
한편, 디지털비디오신호의 제 2 비트가 모든 화소에 입력되기 전에, 즉 기록기간(Ta2)이 종료되기에 앞서, 화소들로의 디지털비디오신호의 제 2 비트의 입력과병행하여 소거용 선택신호에 따라 게이트신호선(G0)이 선택된다. 이에 따라, 제 1 선내의 화소들의 모든 EL소자(110)들은 더 이상 발광하지 않게 되고, 제 1 선내의 화소들은 표시동작을 행하지 않게 된다. 따라서, 제 1 선내의 화소들과 관련하여 표시기간(Tr2)이 종료하고, 비표시기간(Td2)이 시작된다.
이 후, 모든 화소들로부터 디지털비디오신호의 제 2 비트를 소거하도록 모든 게이트신호선들이 소거용 선택신호에 따라 순차로 선택되게 된다. 디지털비디오신호의 제 2 비트가 모든 화소들로부터 소거될 때까지의 기간이 소거기간(Te2)이다.
상기한 동작은 디지털비디오신호의 5번째 비트가 화소들에 입력될 때 까지 반복된다. 그 기간중에 표시기간(Tr)과 비표시기간(Td)이 반복적으로 나타난다. 표시기간(Tr1)은 기록기간(Ta1)이 시작되는 시점으로부터 소거기간(Te1)이 시작되는 시점까지의 기간이다. 비표시기간(Td1)은 소거기간(Te1)이 시작되는 시점으로부터 다음 기록기간(본 실시예의 경우에는 Ta2)이 시작되는 시점까지의 기간이다. 표시기간(Tr1) 및 비표시기간(Td1)과 유사하게, 표시기간(Tr2, Tr3, Tr4)과 비표시기간(Td2, Td3, Td4)들도 기록기간(Ta1, Ta2, ...., Ta5)과 소거기간(Te1, Te2, ...., Te4)에 의해 각기 정해진다.
이 후, 기록기간(Ta5)이 시작된다. 디지털비디오신호의 5번째 비트가 제 1 선내의 화소들에 입력되고, 제 1 선내의 화소들과 관련하여 표시기간(Tr5)이 시작되어, 제 1 선내의 화소들이 표시동작을 행하게 된다. 상기 디지털비디오신호의 5번째 비트는 다음 기록기간이 시작될 때까지 화소들내에 유지된다.
이 후, 기록기간(Ta6)이 시작되고, 화소들에 유지되던 디지털비디오신호의 5번째 비트가 소거된다. 대신, 디지털비디오신호의 6번째 비트가 제 1 선내의 화소들에 입력되고, 제 1 선내의 화소들과 관련하여 표시기간(Tr6)이 시작되어, 제 1 선내의 화소들이 표시동작을 행하게 된다. 상기 디지털비디오신호의 6번째 비트는 다음 기록기간이 시작될 때까지 화소들내에 유지된다.
다음 프레임기간의 제 1 기록기간(Ta1)이 시작되면 표시기간(Tr6)이 종료하고, 이와 동시에 이전 프레임기간이 종료한다. 모든 표시기간(Tr1) 내지 (Tr6)이 종료하면 하나의 영상을 표시할 수 있다. 이 후, 상기의 동작이 반복된다.
표시기간(Tr5)은 기록기간(Ta5)이 시작되는 시점으로부터 다음 기록기간(Ta6)이 시작되는 시점까지의 기간이다. 표시기간(Tr6)은 기록기간(Ta6)이 시작되는 시점으로부터 다음 프레임기간의 기록기간(Ta1)이 시작되는 시점까지의 기간이다.
표시기간들의 길이(Tr)는 Tr1 : Tr2 : ... : Tr5 : Tr6 = 20: 21: ... : 24: 25을 만족하도록 설정된다. 이러한 표시기간들을 조합하면 26개의 색조들 중 요구되는 색조들을 표시할 수 있다.
일 프레임기간내에서 EL소자가 발광하는 표시기간들의 길이의 합에 의해 상기 프레임 기간내에서 화소에 의해 표시되는 색조가 결정된다. 만일 모든 표시기간들 중에 화소가 발광할 때의 휘도가 100%라면, Tr1과 Tr2에서 화소가 발광하게 함으로써 5%의 휘도를 얻을 수 있고, Tr3과 Tr5에서 화소가 발광하게 함으로써 32%의 휘도를 얻을 수 있다.
본 실시예의 경우 중요한 점은 디지탈비디오신호의 5번째 비트가 화소에 기록되는 기록기간(Ta5)이 표시기간(Tr5)보다 짧다는 점이다.
또한, 표시기간(Tr1) 내지 (Tr6)의 순서는 기록기간의 출현순서와 소거기간의 출현순서를 변화시킴으로써 변화시킬 수 있다. 일례로, 일 프레임기간에서 표시기간을 Tr1, Tr3, Tr5, Tr2, ...의 순서로 나타내는 것도 가능하다. 그러나, 표시기간(Tr1) 내지 (Tr6)이 서로 중복하지 않게끔 순서를 정하는 것이 바람직하다. 또한, 소거기간(Te1) 내지 (Te6)이 서로 중복하지 않게끔 순서를 정하는 것이 더욱 바람직하다.
본 발명에 따르면 상기의 구조에 의해 비록 TFT들간에 IDS-VGS특성에 어느 정도의 변화가 있더라도 동일한 게이트전압이 인가 될 때 출력되는 전류량의 변화를 억제시킬 수 있다. 따라서, 동일한 전압신호가 입력되더라도 IDS-VGS특성 변화로 인해 인접 화소들과 관련하여 EL소자로부터 방출되는 광량에 상당한 차이가 발생하게 되는 상태를 방지할 수 있다.
또한, 본 발명에 따르면 표시동작이 수행되지 않는 비발광기간을 제공할 수 있다. 종래의 아날로그 구동방법의 경우에는 만일 모든 화소가 백색을 표시하는 영상이 EL표시장치에 표시되면 EL소자들은 항상 발광을 하게 되는데, 이는 EL층의 열화를 가속화시키는 원인이 된다. 본 발명에 따르면 비발광기간을 제공할 수 있기 때문에 EL층의 열화를 어느 정도 억제시킬 수 있다.
(실시예 2)
본 실시예에서는 6-비트 디지털비디오신호에 적용되는 본발명의 구동방법에서의 표시기간(Tr1) 내지 (Tr6)의 출현순서에 관해 설명한다.
도 7은 본 실시예의 구동방법에 대한 타이밍도이다. 실시예 1에서는 특정 구동방법에 관해 설명하였고, 따라서 본 실시예에서는 그에 대한 설명은 생략한다. 본 실시예의 구동방법에서는 일 프레임기간에서 최장의 비표시기간(본 실시예에서는 Td1)이 일 프레임기간의 마지막에서 제공된다. 이러한 구조에 의해 비표시기간(Td1)과 다음 프레임기간의 제 1 표시기간(본 실시예에서는 Tr4)사이에 퍼즈(pause)가 존재하는 것을 눈으로 감지하게 된다. 이에 따라, 중간색조(halftone) 표시가 행해질 때 이전 프레임기간들의 인접 발광표시기간들로 인해 야기되는 표시불균일성을 눈으로 인식하기가 보다 쉽지 않게 된다.
여기서 주지할 점은 본 실시예의 경우 비록 6-비트 디지털비디오신호의 경우를 설명하였으나 본 발명이 이에 국한되지는 않는다는 점이다. 본 발명은 디지털비디오신호의 비트수에 의해 제한됨이 없이 실시가능하다.
(실시예 3)
본 실시예에서는 본 발명에 따른 EL표시장치에서 4-비트 디지털비디오신호에 따라 24개의 색조를 표시하는 경우를 도 8을 참조하여 설명한다. 여기서 주지할 점은 본 실시예의 EL표시장치가 도 1 내지 도 3에 예시된 구조를 갖는다는 점이다.
먼저, 기록기간(Ta1)중에 게이트신호선구동회로(103)로부터 게이트신호선(G0)에 입력되는 기록용 선택신호에 따라 상기 게이트신호선(G0)이 선택된다. 이 후, 게이트신호선(G0)에 게이트전극이 접속되어 있는 제 1 선내의 화소들의 소거TFT(107)들이 점등된다. 소거TFT(107)들이 점등되면 EL구동TFT(108)의 게이트전극과 소스영역들이 서로 전기접속된다. 이에 따라, EL구동TFT(108)들의 게이트전압(게이트전극과 소스영역간의 전위차)이 0으로 되고, 이에 따라 제 1 선내의 화소들의 EL구동TFT(108)들이 OFF상태로 된다.
그 뒤에, 게이트신호선(G0)이 기록용 선택신호에 따라 선택된 상태에 있게 되면 게이트신호선(G1)에 입력된 기록용 선택신호에 따라 게이트신호선(G1)이 선택된다. 이 후, 게이트신호선(G1)에 게이트전극들이 접속되어 있는 제 1 선내의 화소들의 제 1 절환TFT(105)들과, 게이트신호선(G1)에 게이트전극들이 접속되어 있는 제 2 선내의 화소들의 소거TFT(107)들이 점등된다.
그 후, 게이트신호선(G1)이 기록용 선택신호에 따라 선택된 상태에 있게 되면 게이트신호선(G0)의 선택이 해제되고 이와 동시에 게이트신호선(G2)이 선택된다. 이 후, 게이트신호선(G2)에 게이트전극들이 접속되어 있는 제 1 선내의 화소들의 제 2 절환TFT(106)들과, 게이트신호선(G2)에 게이트전극들이 접속되어 있는 제 2 선내의 화소들의 제 1 절환TFT(105)들과, 게이트신호선(G2)에 게이트전극들이 접속되어 있는 제 3 선내의 화소들의 소거TFT(107)들이 점등된다.
따라서, 기록용 선택신호에 따라 게이트신호선(G0),(G1)을 동시에 선택하면 제 1 선내의 화소들의 제 1 절환TFT(105)들과 제 2 절환TFT(106)들이 동시에 점등된다.
제 1 절환TFT(105)들과 제 2 절환TFT(106)들이 동시에 ON상태로 되면, 소스신호선구동회로(102)로부터 소스신호선(S1) 내지 (Sx)으로 디지털비디오신호의 제 1 비트가 입력된다. 상기 디지털비디오신호의 제 1 비트는 제 1 TFT(105)들과 제 2 절환TFT(106)들을 통해 제 1 선내의 화소들의 EL구동TFT(108)들의 게이트전극에 입력된다. 여기서, EL구동TFT(108)의 게이트전극에 디지털비디오신호가 입력되는 것은 "화소로의 디지털비디오신호의 입력"으로서 언급한다.
디지털비디오신호는 "0" 또는 "1"의 정보를 갖는다. "0"의 디지털비디오신호와 "1"의 디지털비디오신호 중 하나는 고레벨의 전압을 갖는 신호이고, 다른 하나는 저레벨의 전압을 갖는 신호이다.
본 실시예에 있어서 디지털비디오신호가 "0"의 정보를 갖는 경우에는 EL구동TFT(108)는 OFF상태에 있게 되고, 이에 따라 EL소자(110)의 화소전극에는 전원전위가 인가되지 않는다. 그 결과, "0"의 디지털비디오신호가 입력되는 화소의 EL소자(110)은 발광하지 않게 된다.
역으로, 디지털비디오신호가 "1"의 정보를 갖는 경우에는 EL구동TFT(108)는 ON상태에 있게 되고, 이에 따라 EL소자(110)의 화소전극에 전원전위가 인가된다. 그 결과, "1"의 디지털비디오신호가 입력되는 화소의 EL소자(110)은 발광하게 된다.
본 실시예에 있어서 디지털비디오신호가 "0"의 정보를 갖는 경우에는 EL구동TFT(108)는 OFF상태에 있고, 디지털비디오신호가 "1"의 정보를 갖는 경우에는 EL구동TFT(108)는 ON상태에 있게 된다. 그러나, 본 발명은 이에 국한되지 않고 디지털비디오신호가 "0"의 정보를 갖는 경우 EL구동TFT(108)를 ON상태에 있게 하고, 디지털비디오신호가 "1"의 정보를 갖는 경우 EL구동TFT(108)를 OFF상태에 있게 하는 것도 가능하다.
이러한 방식으로 제 1 선내의 화소들에 대한 디지털비디오신호의 입력과 동시에 EL소자(110)들이 표시기간(Tr1)이 시작될 수 있게 발광을 행하거나 발광을 행하지 않는다. 각 선의 표시기간이 시작되는 타이밍들은 서로 시간차를 가지고 있다.
게이트신호선(G2)이 기록용 선택신호에 따라 선택된 상태에 있는 되면 게이트신호선(G1)의 선택이 해제되고 이와 동시에 게이트신호선(G3)이 선택된다. 이 후, 게이트신호선(G3)에 게이트전극들이 접속되어 있는 제 3 선내의 화소들의 제 2 절환TFT(106)들과, 게이트신호선(G3)에 게이트전극들이 접속되어 있는 제 2 선내의 화소들의 제 1 절환TFT(105)들과, 게이트신호선(G3)에 게이트전극들이 접속되어 있는 제 4 선내의 화소들의 소거TFT(107)들이 점등된다.
따라서, 제 2 선내의 화소들의 제 1 절환TFT(105)들과 제 2 절환TFT(106)들이 동시에 점등된다. 제 1 절환TFT(105)들과 제 2 절환TFT(106)들이 동시에 ON상태로 되면, 소스신호선구동회로(102)로부터 소스신호선(S1) 내지 (Sx)으로 디지털비디오신호의 제 1 비트가 입력된다. 상기 디지털비디오신호의 제 1 비트는 제 1 TFT(105)들과 제 2 절환TFT(106)들을 통해 제 2 선내의 화소들의 EL구동TFT(108)들의 게이트전극에 입력된다.
이 후, 모든 화소에 디지털비디오신호의 제 1 비트를 입력하도록 모든 게이트신호선들이 기록용 선택신호에 따라 순차로 선택되게 된다. 디지털비디오신호의제 1 비트가 모든 화소에 입력될 때까지의 기간이 기록기간(Ta1)이다.
이러한 방식으로 일 기록기간중에는 두 개의 게이트신호가 기록용 선택신호에 따라 동시에 선택되게 된다.
한편, 디지털비디오신호의 제 1 비트가 모든 화소에 입력되기 전에, 즉 기록기간(Ta1)이 종료되기에 앞서, 화소들로의 디지털비디오신호의 제 1 비트의 입력과 병행하여 게이트신호선구동회로(103)으로부터 게이트신호선(G0)으로 입력되는 소거용 선택신호에 따라 게이트신호선(G0)이 선택된다.
상기 소거용 선택신호에 따라 게이트신호선(G0)이 선택되면 그 게이트신호선(G0)에 게이트전극이 접속되어 있는 제 1 선내의 화소들의 소거TFT(109)들이 점등된다. 따라서, 상기 소거TFT(109)들을 통해 전원공급선(V1) 내지 (Vx)의 전원전위가 EL구동TFT(108)의 게이트전극들에 인가되게 된다. 전원전위가 EL구동TFT(108)의 게이트전극들에 인가되면 기록용 선택신호에 따라 게이트신호선(G1),(G2)들이 선택된 이 후 EL구동TFT(108)들의 게이트전극들에 의해 유지되던 디지털비디오신호의 제 1 비트가 소거되게 된다. 이에 따라 전원전위가 EL소자(110)의 화소전극에 인가되지 않게 되고, 제 1 선내의 화소들의 모든 EL소자(110)들이 더 이상 발광을 하지 않게 되며, 제 1 선내의 화소들이 표시동작을 행하지 않게 된다.
화소가 표시동작을 행하지 않는 기간은 비표시기간(Td)으로서 지칭된다. 제 1 선내의 화소들과 관련하여 소거용 선택신호에 따라 게이트신호선(G0)이 선택됨과 동시에 표시기간(Tr1)이 종료하고, 비표시기간(Td1)이 시작되게 된다. 표시기간들의 경우와 유사하게 각 선의 비표시기간이 시작되는 타이밍들은 서로 시간차를 가지고 있다.
이 후, 게이트신호선(G0)이 소거용 선택신호에 의해 선택해제상태로 되고, 게이트신호선(G1)이 선택되게 된다. 게이트신호선(G1)이 선택되면 게이트신호선(G1)에 게이트전극들이 접속되어 있는 제 2 선내의 소거TFT(107)들이 점등된다. 그리하여, 제 2 선내의 화소들과 관련하여 비표시기간(Td)이 개시되고, 제 2 선내의 화소들은 더 이상 표시동작을 행하지 않게 된다.
이 후, 모든 게이트신호선들이 소거용 선택신호에 따라 순차로 선택되게 된다. 디지털비디오신호의 제 1 비트를 소거하도록 소거용 선택신호에 따라 모든 게이트신호선들이 선택될 때까지의 기간이 소거기간(Te1)이다.
이러한 방식으로 일 기록기간중에는 소거용 선택신호에 따라 단지 하나의 게이트신호선만이 항상 선택되고, 따라서 2개 이상의 게이트신호선들이 소거용 선택신호에 의해 동시에 선택되는 경우는 없다.
한편, 모든 화소에 유지되던 디지털비디오신호의 제 1 비트가 소거되기에 앞서, 즉 소거기간(Te1)이 종료되기에 앞서, 화소들에 유지되는 디지털비디오신호의 제 1 비트의 소거와 병행하여 기록용 선택신호에 따라 게이트신호선(G0)이 다시 선택된다. 이 후, 디지털비디오신호의 제 2 비트가 제 1 선내의 화소들로 입력된다. 그 결과, 제 1 선내의 화소들이 표시동작을 다시 행하게 되고, 이에 따라 제 1 선내의 화소들과 관련하여 비표시기간(Td1)이 종료되고, 표시기간(Tr2)이 시작된다.
이와 유사하게, 모든 화소에 디지털비디오신호의 제 2 비트를 입력하도록 모든 게이트신호선들이 기록용 선택신호에 따라 순차로 선택되게 된다. 디지털비디오신호의 제 2 비트가 모든 화소에 입력될 때까지의 기간이 기록기간(Ta2)이다.
한편, 디지털비디오신호의 제 2 비트가 모든 화소에 입력되기 전에, 즉 기록기간(Ta2)이 종료되기에 앞서, 화소들로의 디지털비디오신호의 제 2 비트의 입력과 병행하여 소거용 선택신호에 따라 게이트신호선(G0)이 선택된다. 이에 따라, 제 1 선내의 화소들의 모든 EL소자(110)들은 더 이상 발광하지 않게 되고, 제 1 선내의 화소들은 표시동작을 행하지 않게 된다. 따라서, 제 1 선내의 화소들과 관련하여 표시기간(Tr2)이 종료되고, 비표시기간(Td2)이 시작된다.
이 후, 모든 화소들로부터 디지털비디오신호의 제 2 비트를 소거하도록 모든 게이트신호선들이 소거용 선택신호에 따라 순차로 선택되게 된다. 디지털비디오신호의 제 2 비트가 모든 화소들로부터 소거될 때까지의 기간이 소거기간(Te2)이다.
이 후, 기록기간(Ta3)이 시작된다. 디지털비디오신호의 3번째 비트가 제 1 선내의 화소들에 입력되고, 제 1 선내의 화소들과 관련하여 표시기간(Tr3)이 시작되어, 제 1 선내의 화소들이 표시동작을 행하게 된다. 상기 디지털비디오신호의 3번째 비트는 다음 기록기간이 시작될 때까지 화소들내에 유지된다.
이 후, 기록기간(Ta4)이 시작되고, 화소들에 유지되던 디지털비디오신호의 3번째 비트가 소거된다. 대신, 디지털비디오신호의 4번째 비트가 제 1 선내의 화소들에 입력되고, 제 1 선내의 화소들과 관련하여 표시기간(Tr4)이 시작되어, 제 1 선내의 화소들이 표시동작을 행하게 된다. 상기 디지털비디오신호의 4번째 비트는 다음 디지털비디오신호가 입력될 때까지 화소들내에 유지된다.
다음 프레임기간의 제 1 기록기간(Ta1)이 시작되면 표시기간(Tr4)이 종료하고, 이와 동시에 이전 프레임기간이 종료한다. 모든 표시기간(Tr1) 내지 (Tr4)이 종료하면 하나의 영상을 표시할 수 있다. 이 후, 상기의 동작이 반복된다.
표시기간(Tr3)은 기록기간(Ta3)이 시작되는 시점으로부터 다음 기록기간(Ta4)이 시작되는 시점까지의 기간이다. 표시기간(Tr4)은 기록기간(Ta4)이 시작되는 시점으로부터 다음 프레임기간의 기록기간(Ta1)이 시작되는 시점까지의 기간이다.
표시기간들의 길이는 Tr1 : Tr2 : Tr3 : Tr4 = 20: 21: 22: 23을 만족하도록 설정된다. 이러한 표시기간들을 조합하면 24개의 색조들 중 요구되는 색조들을 표시할 수 있다.
일 프레임기간내에서 EL소자가 발광하는 표시기간들의 길이의 합에 의해 상기 프레임 기간내에서 화소에 의해 표시되는 색조가 결정된다. 만일 모든 표시기간들 중에 화소가 발광할 때의 휘도가 100%라면, Tr1과 Tr2에서 화소가 발광하게 함으로써 20%의 휘도를 얻을 수 있고, Tr3에서만 화소가 발광하게 함으로써 27%의 휘도를 얻을 수 있다.
본 실시예의 경우 중요한 점은 디지탈비디오신호의 3번째 비트가 화소에 기록되는 기록기간(Ta3)이 표시기간(Tr3)보다 짧다는 점이다.
또한, 표시기간(Tr1) 내지 (Tr4)의 출현순서는 변화시킬 수 있다. 일례로, 일 프레임기간에서 표시기간을 Tr1, Tr3, Tr4, Tr2의 순서로 나타내는 것도 가능하다. 그러나, 소거기간(Te1) 내지 (Te4)이 서로 중복하지 않게끔 순서를 정하는 것이 더욱 바람직하다. 또한, 표시기간(Tr1) 내지 (Tr4)이 서로 중복하지 않게끔 순서를 정하는 것이 더욱 바람직하다.
본 발명에 따르면 상기의 구조에 의해 비록 TFT들간에 IDS-VGS특성에 어느 정도의 변화가 있더라도 동일한 게이트전압이 인가 될 때 출력되는 전류량의 변화를 억제시킬 수 있다. 따라서, 동일한 전압신호가 입력되더라도 IDS-VGS특성 변화로 인해 인접 화소들과 관련하여 EL소자로부터 방출되는 광량에 상당한 차이가 발생하게 되는 상태를 방지할 수 있다.
또한, 본 발명에 따르면 표시동작이 수행되지 않는 비발광기간을 제공할 수 있다. 종래의 아날로그구동방법의 경우에는 만일 모든 화소가 백색을 표시하는 영상이 EL표시장치에 표시되면 EL소자들은 항상 발광을 하게 되는데, 이는 EL층의 열화를 가속화시키는 원인이 된다. 본 발명에 따르면 비발광기간을 제공할 수 있기 때문에 EL층의 열화를 어느 정도 억제시킬 수 있다.
여기서 주지할 점은 본 실시예가 실시예 2와 조합으로 실시될 수 있다는 점이다.
(실시예 4)
본 실시예에서는 도 3에 도시된 본 발명에 따른 EL표시장치의 평면도(도 9)를 설명한다. 도 3과 도 9에 있어서 동일 부호는 동일 부품을 나타낸다.
도 9에서, 화소(104)는 하나의 소스신호선(Sj)(j는 1 내지 x의 임의 수)과,하나의 전원선(Vj)(j는 1 내지 x의 임의 수)과, 하나의 게이트신호선(Gi)(i는 1 내지 y의 임의 수)이 존재하는 영역이다. 상기 화소(104)는 제 1 절환TFT(105)와, 제 2 절환TFT(106)와, 소거TFT(107)와, EL구동TFT(108)를 구비하고 있다.
절환용의 제 1 및 제 2 TFT(105),(106)들은 공통활성층(906)을 가지고 있다. 제 1 절환TFT(105)는 그의 게이트전극으로서 게이트신호선(Gi)의 일부를 사용하며, 반면에 제 2 절환TFT(106)는 그의 게이트전극으로서 게이트신호선(G(i+1))의 일부를 사용한다.
제 2 절환TFT(106)의 소스영역과 드레인영역 중 하나는 소스신호선(Sj)에 접속되어 있다. 제 1 절환TFT(105)의 소스영역과 드레인영역 중 하나는 접속배선(901)을 통해 게이트배선(905)에 접속되어 있다.
게이트배선(905)은 소거TFT(107)의 소스영역과 드레인영역 중 하나에 접속배선(902)를 통해 접속되어 있다. 소거TFT(107)는 활성층(908)을 가지고 있다. 게이트 배선에(905)에 접속되지 않은 소거TFT(107)의 소스영역과 드레인영역 중 다른 하나는 전원선(Vj)에 접속되어 있다.
EL구동TFT(108)는 활성층(907)을 가지고 있다. EL구동TFT(108)은 그의 게이트전극으로서 게이트배선(905)의 일부를 사용한다. EL구동TFT(108)의 소스영역은 전원선(Vj)에 접속되어 있고, 반면에 EL구동TFT(108)의 드레인영역은 EL소자의 화소전극(903)에 접속되어 있다.
접속배선(901)은 소스신호선(Sj)에 입력되는 신호의 전위에 따라 소스배선 또는 드레인배선으로서 지칭된다. 접속배선(902)은 전원선(Vj)의 전원전위에 따라소스배선 또는 드레인배선으로서 지칭된다.
용량배선(904)는 반도체막으로 형성된다. 캐패시터(109)는 전원선(Vj)에 전기접속되는 용량배선(904)과, 게이트절연막과 동일한 층인 절연막(도시 안됨)과, 게이트배선(905)사이에 형성된다. 또한, 게이트배선(905), 제 1 층간절연막과 동일한 층(도시 안됨), 전원선(Vj)을 캐패시터로서 사용할 수도 있다.
비록 도면에는 도시하지 않았으나 화소전극(903)에는 유기수지막을 식각하여 개구가 형성된 뱅크(bank)가 형성된다. 또한, 도면에 도시하지는 않았으나 화소전극(903)상에는 EL층과 대향전극들이 이 순서로 적층되어 있다. 화소전극(903)과 EL층은 뱅크의 개구에서 서로 접촉하고 있다. EL층은 대향전극과 화소전극(903)사이에 배치되어 그 대향전극과 화소전극(903)과 접촉하는 부분에서만 광을 방출한다.
본 발명에 따른 EL표시장치의 화소부의 평면도는 도 9에 도시된 구조로만 한정되는 것은 아니다.
본 실시예는 실시예 1 내지 실시예 3과 조합하여 실시할 수 있음은 물론이다.
(실시예 5)
본 실시예에서는 도 1에 도시된 본 발명에 따른 EL표시장치의 구동회로의 상세 구조를 도 10을 참조하여 설명한다.
소스신호선구동회로(102)는 기본적으로 시프트레지스터(102a), 래치(A)(제 1 래치(102b), 래치(B)(102c)를 구비하고 있다.
소스신호선구동회로(102)에서는 시프트레지스터(102a)에 소스용 클럭신호(S-CLK)와 소스용 시작펄스(S-SP)가 입력된다. 소스용 클럭신호(S-CLK)와 소스용 시작펄스(S-SP)에 따라 시프트레지스터(102a)는 타이밍신호들을 순차로 발생하며 그 타이밍신호들을 래치(A)(102b)에 입력시킨다.
도 10에는 비록 도시되지는 않았으나, 시프트레지스터(102a)로부터 출력되는 타이밍신호들은 버퍼 또는 그와 유사한 소자(도시 안됨)에 의해 버퍼링된 후 후속 단의 회로인 래치(A)(102b)에 입력되게 하는 것도 가능하다. 타이밍신호들이 공급되는 배선에는 많은 회로들 또는 소자들이 접속되어 있기 때문에, 이 배선들은 큰 부하용량(기생 캐패시턴스)을 갖게 된다. 버퍼 또는 그와 유사한 소자는 상기한 바와 같은 큰 부하용량에 의해 야기되는 타이밍신호들의 "블런트(blunt)" 상승 및 하강에지들을 방지하기 위한 목적으로 제공된다.
래치(A)(102b)는 n-비트 디지털비디오신호를 처리하기 위한 다수의 단을 가지고 있다. 타이밍신호가 래치(A)(102b)에 입력되면, 그 래치(A)(102b)는 소스신호선구동회로(102)의 외부로부터 입력되는 디지털비디오신호의 n개의 비트들을 순차로 취하여 유지한다.
래치(A)(102b)가 디지털비디오신호를 취하면 그 디지털비디오신호의 비트들은 래치(A)(102b)의 다수의 래치단에 순차로 입력될 수 있을 것이다. 그러나, 본 발명은 이러한 구조로 국한되는 것은 아니다. 래치(A)(102b)의 다수의 래치단들은 디지털비디오신호가 동시에 입력되는 다수의 군으로 분할될 수도 있는데, 이는 소위 분할구동으로 불리운다. 상기 군의 개수는 분할수로 지칭된다. 일례로, 상기다수의 래치단들이 4개의 군으로 분할되면 분할구동은 4분할방식으로 수행된다.
래치(A)(102b)의 모든 래치단에서 디지털비디오신호가 기록되는 기간은 선 기간으로 지칭된다. 다시 말하자면 최좌측단의 래치에서 디지털비디오신호의 기록이 시작되는 시점으로부터 최우측단의 래치에서 디지털비디오신호의 기록이 종료하는 시점까지의 기간이 선 기간이다. 실제로, 최좌측단의 래치에서 디지털비디오신호의 기록이 시작되는 시점으로부터 최우측단의 래치에서 디지털비디오신호의 기록이 종료하는 시점까지의 기간과 수평재추적 선 기간의 합이 선 기간이 되는 경우가 있다.
일 선 기간이 종료하면 래치신호는 래치(B)(102c)에 공급된다. 이 때, 래치(A)(102b)에 의해 기록되고 유지되는 디지털비디오신호의 모든 비트들은 래치(B)(102c)에 동시에 전달되고, 그 래치(B)(102c)의 모든 래치단에 의해 기록, 유지된다.
래치(A)(102b)가 디지털비디오신호를 래치(B)(102c)에 전달하면, 시프트레지스터(102a)로부터의 타이밍신호에 따라 소스신호선구동회로(102)의 외부로부터 입력되는 디지털비디오신호가 래치(A)(102b)에 순차로 기록된다.
일 선 기간의 이 제 2 사이클중에 래치(B)(102c)에 의해 기록, 유지되는 디지털비디오신호는 소스신호선에 입력된다.
한편, 게이트신호선구동회로(103)는 시프트레지스터(103a)와 버퍼(103b)을 구비하고 있다. 여건에 따라, 게이트신호선구동회로(103)는 상기한 시프트레지스터(103a)와 버퍼(103b)외에 레벨시프트를 구비할 수도 있다.
게이트신호선구동회로(103)에서는 시프트레지스터(103a)로부터 타이밍신호가 버퍼(103b)에 공급되고 대응 게이트신호선에 공급된다. 일례로, 게이트신호선(Gi)(i는 1 내지 y의 임의 수)은 (i-1)번째 선내의 화소들의 절환용 제 2 TFT(106)들의 게이트전극들과, i번째 선의 화소들의 절환용 제 1 TFT(105)의 게이트전극들과, (i+1)번째 선의 화소들의 소거TFT(107)들의 게이트전극들에 접속되어 있다. 따라서, 일 게이트신호선에 접속된 모든 TFT들은 동시에 점등해야만 한다. 따라서, 버퍼로서는 고전류의 통과를 허용할 수 있는 것이 사용된다.
본 실시예는 실시예 1 내지 4와 조합하여 실시할 수 있다.
(실시예 6)
실시예 6에서는 본 발명의 EL표시장치의 화소부에 제공되는 TFT들을 제조하는 방법에 대해 설명한다.
먼저, 도 11A에 도시된 바와 같이 대표적으로 코닝사의 #7059 유리 또는 #1737 유리인 바륨보로실리케이트 유리 또는 알루미노보로실리케이트 유리와 같은 유리재로 된 기판(5001)상에 산화규소막, 질화규소막, 또는 산화질화규소막과 같은 절연막으로 된 기저막(5002)을 형성한다. 일례로, 기저막(5002)은 플라즈마 CVD 방법을 이용하여 SiH4, HN3, N2O로부터 10 내지 200 nm(바람직하게는 50 내지 100 nm)의 두께로 형성한 산화질화규소막(5002a)과, 유사한 방법으로 SiH4와 N2O로부터 50 내지 200 nm(바람직하게는 100 내지 150 nm)의 두께로 형성한 수산화 산화질화규소막(5002b)을 적층하여 형성한다. 실시예 6의 경우, 상기 기저막(5002)은 이층구조로 도시되어 있으나, 상기한 절연막들 중 하나로 된 단층구조의 절연막 또는 2개이상의 층으로 구성된 다층구조의 절연막을 적용하는 것도 가능하다.
부호(5003) 내지 부호(5006)는 섬형 반도체층으로서, 이 섬형 반도체층(5003) 내지 (5006)은 레이저결정화방법 또는 공지의 열결정화방법을 이용하여 비정질구조를 갖는 반도체막을 결정화시킴으로써 얻어지는 결정성 반도체막으로 구성된다. 상기 섬형 반도체층(5003) 내지 (5006)들은 25 내지 80 nm (바람직하게는 30 내지 60 nm의 두께를 갖는다. 상기 결정성 반도체막의 재료에는 제한이 없으나, 규소 또는 규소게르마늄합금(SiGe)과 같은 반도체재료를 사용하는 것이 바람직하다.
레이저 결정화방법에 의해 결정성 반도체막을 형성하는 경우에는 펄스발진형 또는 연속방출형 엑시머레이저, YAG레이지 또는 YVO4레이저를 사용할 수 있다. 이러한 형태의 레이저를 사용하는 경우에는 레이저발진기로부터 방사되는 레이저광을 광학계에 의해 선형비임으로 집광한 상태에서 반도체막에 조사하는 방법을 사용하는 것이 적합하다. 결정화 조건은 작업자가 적절히 선택할 수 있을 것이다. 그러나, 엑시머레이저를 사용하는 경우 펄스발진주파수는 300Hz로 설정하고, 레이저에너지밀도는 100 내지 400 mJ/cm2(전형적으로는 200 내지 300 mJ/cm2)로 설정한다. 또한, YAG레이저를 사용하는 경우에는 제 2 고조파를 사용하고, 펄스발진주파수를 30 내지 300 kHz로 설정하고, 레이저에너지밀도를 300 내지 600 mJ/cm2(전형적으로,350 내지 500 mJ/cm2)로 설정하는 것이 바람직하다. 이러한 조건하에서는 100 내지 1,000 ㎛, 일례로 400 ㎛의 폭을 갖는 선형 구조로 집광된 레이저광이 기판의 표면전체에 조사되고, 이때의 선형 레이저광의 중복비는 50 내지 90%로 설정된다.
그 다음에는 상기 섬형 반도체층(5004) 내지 (5006)을 덮는 게이트절연막(5007)을 형성한다. 이 게이트절연막(5007)은 플라즈마 CVD법 또는 스퍼터링법을 이용하여 규소를 함유하는 절연막을 40 내지 150 nm의 두께로 형성함으로써 구성된다. 실시예 6의 경우, 상기 게이트절연막(5007)은 120 nm의 두께를 갖는 산화질화규소막으로 구성된다. 물론, 상기 게이트절연막은 이러한 산화질화규소막으로 한정되지 않고, 규소를 함유하는 다른 절연막을 단층구조 또는 적층구조로 하여 사용할 수도 있다. 일례로, 산화규소막을 사용하는 경우에는 TEOS(테트라에틸 오르토실리케이트)와 O2의 혼합물을 40 Pa의 반응압력과 300 내지 400℃의 기판온도에서 플라즈마 CVD방법에 의해 플라즈마 혼합하고, 고주파수(13.56 MHz)에서 그리고 0.5 내지 0.8 W/cm2의 전력밀도를 사용하여 방전을 행하여 상기 막을 형성한다. 이와 같이 하여 형성한 산화규소막을 400 내지 500℃에서 어니일링시키면 게이트절연막의 우수한 특성을 얻을 수 있다.
이 후, 게이트절연막(5007)상에 게이트전극들을 형성시키기 위해 제 1 도전막(5008)과 제 2 도전막(5009)을 형성한다. 실시예 6의 경우, 제 1 도전막(5008)은 50 내지 100 nm의 두께를 갖는 Ta막으로 형성되며, 제 2 도전막(5009)은 100 내지 300 nm의 두께를 갖는 W막으로 형성된다.
상기 Ta막은 Ta타겟을 사용한 상태에서 Ar을 스퍼터링시켜 형성한다. 이 경우, 스퍼터링 중에 Ar에 적당량의 Xe 또는 Kr을 첨가하는 경우에는 Ta막의 내부응력을 경감시킬 수 있고, 이에 따라 막의 박리를 방지할 수 있다. α-상 Ta막의 고유저항은 약 20 μΩcm이므로, 이 막은 게이트전극으로 사용할 수 있다. 그러나, β-상 Ta막의 비저항은 약 180 μΩcm이고, 따라서 이 막은 게이트전극으로 사용하기에 적합지 않다. α-상 Ta에 가까운 결정구조를 갖는 질화탄탈륨을 Ta베이스로서 약 10 내지 50 nm의 두께로 형성하면 α-상 Ta막을 쉽게 형성할 수 있다.
상기 W막은 W타겟을 사용하여 스퍼터링을 행하여 형성한다. 이 외에도 W막은 텅스텐 헥사플루오라이드(WF6)를 사용하여 열 CVD법에 의해 형성할 수 있다. 어느 방법을 사용하던지간에 게이트전극으로 사용하기 위해서는 막이 낮은 저항을 가질 필요가 있으며, W막의 비저항은 20 μΩcm이하로 설정하는 것이 바람직하다. W막의 결정립도를 크게하면 W막의 비저항을 낮추는 것이 가능하다. 그러나, W막내에 산소와 같은 불순물원소가 다량 존재할 경우에는 결정화가 억제되어 저항이 높아지게 된다. 따라서, 스퍼터링시 99.9999%의 순도를 갖는 W타겟을 사용한다. 또한, W막의 형성 중에 가스상의 내부로부터 불순물의 혼합이 이루어지지 않도록 충분히 주의를 기울이면 9 내지 20 μΩcm의 비저항을 실현할 수 있다.
여기서 주지할 점은 실시예 6의 경우 비록 제 1 도전막(5008)과 제 2 도전막(5009)으로 Ta막과 W막을 각기 사용하였지만 상기 도전막들의 물질에 대한 제한은 없다는 점이다. 제 1 도전막(5008)과 제 2 도전막(5009)들은 Ta, W, Ti,Mo, Al, Cu로 구성되는 군에서 선택한 원소, 또는 상기 원소를 주성분으로 함유하는 합금물질 또는 상기 원소들의 화합물로 형성할 수도 있다. 또한, 대표적으로 인과 같은 불순물이 도핑된 다결정성 실리콘막인 반도체막을 사용할 수도 있다. 실시예 6에서 사용한 것 이외의 다른 조합의 바람직한 예로는 제 1 도전막(5008)은 질화탄탈륨(TaN)으로 형성하고 제 2 도전막(5009)은 W로 형성하여서 되는 조합, 제 1 도전막(5008)은 질화탄탈륨(TaN)으로 형성하고 제 2 도전막(5009)은 Al로 형성하여서 되는 조합, 제 1 도전막(5008)은 질화탄탈륨(TaN)으로 형성하고 제 2 도전막(5009)은 Cu로 형성하여서 되는 조합을 들 수 있다(도 11A참조).
이 후, 레지스트로 마스크(5010)을 형성하여 전극들과 배선들을 형성하기 위한 일차식각공정을 행한다. 실시예 6의 경우에는 유도결합플라즈마(ICP: Inductively Coupled Plasma) 식각방법을 사용하고, 식각가스로서 CF4및 Cl2의 혼합물을 사용하고, 1 Pa에서 코일형 전극에 500 W RF(13.56 MHz)의 전력을 인가하여 플라즈마를 발생시킨다. 또한, 기판측(시료 단계)에는 100 W RF(13.56 MHz)의 전력을 입력하여, 부(negative)의 자기 바이어스전압을 효과적으로 인가한다. CF4와 Cl2가 혼합되면, W막과 Ta막은 대체로 동일한 정도로 식각된다.
상술한 식각조건하에서 적당한 레지스트 마스크의 형태의 사용에 따라 제 1 도전막과 제 2 도전막의 가장자리부분들이 기판측에 인가되는 바이어스 전압 효과로 인해 테이퍼형태를 갖게 된다. 테이퍼부분의 각도는 15 내지 45°로 설정된다. 게이트절연막상에 잔유물을 남김이 없이 식각을 이룰 수 있도록 에칭시간은 10 내지 20% 정도의 비율로 증가시키는 것이 바람직하다. W막에 대한 산화질화규소막의 선택도는 2 내지 4(전형적으로는 3)이고, 이에 따라 산화질화규소막의 노출면은 과도식각법에 의해 약 20 내지 50 nm의 깊이로 식각되게 된다. 그리하여, 일차식각공정에 의해 제 1 도전막과 제 2 도전막으로부터 일차형태의 도전층(5012) 내지 (5016)(제 1 도전층(5012a) 내지 (5016a) 및 제 2 도전층(5012b) 내지 (5016b))들이 형성된다. 일차형태의 도전층(5012) 내지 (5016)이 덮히지 않은 영역에 해당하는 게이트절연막(5007)의 부분들은 약 20 내지 50 nm의 깊이로 식각되고, 이에 따라 두께감소영역들이 형성된다.
이 후, n형 도전성을 부여하기 위한 불순물원소를 주입하기 위해 일차 도핑처리를 행한다. 이 도핑은 이온도핑 또는 이온주입에 의해 이루어질 수 있다. 이온도핑방법을 사용할때의 조건으로서 도즈량은 1 x 1013내지 5 x 1014atoms/cm2으로 하고, 가속전압은 60 내지 100 keV로 한다. n형 도전성을 부여하는 불순물원소로는 15족에 속하는 원소, 대표적으로 인(P) 또는 비소(As)를 사용할 수 있다. 여기서는, 인(P)을 사용한다. 이 경우, 도전층(5012) 내지 (5015)은 상기 n형 도전성을 부여하는 불순물원소에 대한 마스크로서 작용하며, 제 1 불순물영역(5019) 내지 (5025)들이 자기정합방식으로 형성된다. 상기 제 1 불순물영역(5019) 내지 (5025)에는 n형 도전성을 부여하는 불순물원소가 1 x 1020내지 1 x 1021atoms/cm3의 농도로 주입된다(도 11B 참조).
이 후, 도 11C에 도시된 바와 같이 레지스트마스트를 제거하지 않은 상태에서 이차식각공정을 행한다. 이에 있어서는 식각가스로서 CF4, Cl2, O2의 혼합물을 사용하여 W막을 선택적으로 식각한다. 이러한 이차식각공정에 이차형태의 도전층(5027) 내지 (5031)(제 1 도전층(5027a) 내지 (5031a) 및 제 2 도전층(5027b) 내지 (5031b))들이 형성된다. 이 때, 이차 형태의 도전층(5027) 내지 (5031)이 덮히지 않은 영역들은 약 20 내지 50 nm의 깊이로 식각되고, 이에 따라 두께감소영역들이 형성된다.
CF4와 Cl2의 혼합가스에 의한 W막 또는 Ta막의 식각반응은 발생되는 라디칼 또는 이온종들과 반응생성물의 증기압에 기인하는 것으로 추정된다. W와 Ta의 불화물 및 염화물의 증가압을 비교할 때 W의 불화물들 중 WF6은 증기압이 아주 높고, 반면 WCl5, TaF5, TaCl5들은 유사한 정도의 증기압을 가지고 있다. 따라서, CF4와 Cl2의 혼합가스에 의해서는 W막과 Ta막이 모두 식각된다. 그러나, 상기 혼합가스에 적당량의 O2를 첨가하는 경우에는 CF4와 O2가 서로 반응하여 CO와 F를 형성시키고, 다량의 F 라디칼 또는 F 이온들을 생성시킨다. 그 결과, 불화물의 높은 증기압을 나타내는 W막의 식각속도가 증가하게 된다. 한편, F를 증가시키더라도 Ta의 식각속도는 거의 증가하지 않는다. 이에 반해 Ta는 W에 비해 쉽게 산화되기 때문에 O2의 첨가로 인해 Ta의 표면은 쉽게 산화된다. Ta의 산화물은 불소 또는 염소와 반응하지 않기 때문에 Ta막의 식각속도는 더욱 감소한다. 따라서, W막과 Ta막의 식각속도를 서로 다르게 하는 것이 가능하고, 이에 따라 W막의 식각속도를 Ta막의 식각속도보다 높게 하는 것이 가능하다.
이 후, 이차도핑처리를 도 12A에 도시된 바와 같이 행한다. 이 경우, 도즈량은 상기 일차도핑처리시보다 적게 하고, 가속전압을 높게 한 상태에서 n형 도전성을 부여하는 불순물원소를 도핑시킨다. 일례로, 가속전압은 70 내지 120 keV로 하고, 도즈량을 1 x 1013atoms/cm2로 하여 도핑처리를 행함에 따라 도 11B에 도시된 섬형 반도체층들에 형성된 제 1 불순물영역내부에 새로운 불순물영역들을 형성한다. 상기 도핑은 제 1 도전층(5027a) 내지 (5030a)의 아래 영역에 불순물원소를 주입하도록 이차형태의 도전층(5027) 내지 (5030)을 마스크로 사용하여 행한다. 이에 따라, 제 3 불순물영역(5033) 내지 (5036)이 형성된다. 제 3 불순물영역(5033) 내지 (5036)에 주입되는 인(P)의 농도에는 제 1 도전층(5027a) 내지 (5030a)의 테이퍼부의 막두께에 따라 점차적인 농도구배가 제공된다. 또한, 제 1 도전층(5027a) 내지 (5030a)의 테이퍼부와 중복하는 반도체층에서는 제 1 도전층(5027a) 내지 (5030a)의 테이퍼부의 단부로부터 내측으로 불순물농도가 다소 감소하나, 그 농도는 대체로 동일한 수준을 유지한다.
도 12(B)에 도시된 바와 같이 CHF6의 식각가스를 사용하는 반응성이온식각공정(RIE 공정)에 의해 3차식각공정을 행한다. 이 3차식각공정에 따라 제 1 도전층(5027a) 내지 (5031a)들의 테이퍼부들이 부분적으로 식각되고, 제 1 도전층들이 반도체층과 중복하게 되는 영역이 감소하게 된다. 이에 따라, 3차형태의 도전층(5038) 내지 (5042)(제 1 도전층(5038a)내지 (5042a) 및 제 2 도전층 (5038b)내지 (5042b))들이 형성된다. 이 때, 3차형태의 도전층(5038) 내지 (5042)에 의해 덮히지 않는 게이트절연막(5007)의 영역들은 에칭에 따라 약 20 내지 50 nm까지 두께가 감소하게 된다.
3차식각공정에 의해 제 3 불순물영역(5033) 내지 (5036)에는 제 1 도전층(5038a) 내지 (5041a)과 중복되는 제 3 불순물영역(5033a) 내지 (5036a)과, 상기 제 1 불순물영역들과 제 3 불순물영역들 사이에 위치하는 제 2 불순물영역(5033b) 내지 (5036b)들이 형성된다.
이 후, 도 12C에 도시된 바와 같이 p-채널형 TFT들을 형성하는 섬형 반도체층(5006)에 제 1 도전형과 반대의 도전형을 갖는 제 4 불순물영역(5049) 내지 (5054)을 형성한다. 상기 3차형태의 도전층(5041b)는 불순물원소에 대한 마스크로서 사용되며, 불순물영역들은 자기정합방식으로 형성된다. 이 때, n채널형 TFT들을 형성하는 섬형 반도체층(5004),(5005)과 배선부(5042)의 전체 표면은 레지스트마스크(5200)들로 덮힌다. 이러한 상태에서 불순물영역(5049) 내지 (5054)에 인을 각기 다른 농도로 주입한다. 그러나, 상기 영역들은 디보란(B2H6)을 사용하여 이온도핑을 행하여 형성하고, 불순물농도는 모든 영역에서 2 x 1020내지 2 x 1021atoms/cm3로 되게 한다.
지금까지의 공정에 따라 상기한 불순물영역들이 각 섬형 반도체층들에 형성되게 된다. 섬형 반도체층과 중복되는 3차형태의 도전층(5038) 내지 (5041)들은 게이트전극으로서 작용하게 된다. 또한 도전층(5042)은 섬형의 소스신호선으로서작용하게 된다.
이 후, 레지스트마스크(5200)를 제거한 상태에서 도전형태를 제어할 목적으로 각 섬형 반도체층에 주입된 불순물원소를 활성화시키는 공정을 행한다. 이 공정은 퍼니스 어니일링 오븐(furnace annealing oven)을 사용하는 열 어니일링방법에 의해 행한다. 이 외에, 레이저 어니일링방법 또는 급속 열 어니일링방법(RTA: Rapid Thermal Annealing)을 적용할 수도 있다. 상기 열 어니일링방법은 400 내지 700℃, 전형적으로는 500 내지 600℃의 온도에서 그리고 1 ppm이하, 바람직하게는 0.1 ppm이하의 산소농도를 갖는 질소분위기에서 행한다. 본 실시예에서는 500℃에서 4시간동안 열처리를 행한다. 그러나, 3차 형태의 도전층(5038) 내지 (5042)용으로 사용하는 배선물질이 열에 약한 경우에는 상기 배선 등등을 보호할 수 있도록 층간절연막(주성분으로서 규소를 함유하는)을 형성한 후 활성화를 행하는 것이 바람직하다.
또한, 3 내지 100%의 수소를 함유하는 분위기에서 그리고 300 내지 450℃의 온도에서 1 내지 12시간동안 열처리를 하여 상기 섬형 반도체층들을 수소화시키는 공정을 행한다. 이 공정은 열적으로 여기된 수소를 이용하여 반도체층의 댕글링본드를 종식시키는 공정이다. 다른 수소화수단으로서 플라즈마 수소화(플라즈마에 의해 여기된 수소를 이용)를 행할 수도 있을 것이다.
이 후, 도 13A에 도시된 바와 같이 산화질화규소막을 이용하여 제 1 층간절연막(5055)을 100 내지 200 nm의 두께로 형성하고, 그 상부에 유기절연물질을 사용하여 제 2 층간절연막(5056)을 형성한다. 그 뒤에, 상기 제 1 층간절연막(5055),제 2 층간절연막(5056), 그리고 게이트절연막(5007)에 콘택홀들을 형성한다. 각 배선(5059) 내지 (5062),(5064)(접속배선 및 신호선 포함)을 패터닝시킨 후, 패터닝에 의해 접속배선(5062)과 접촉하는 화소전극을 형성한다.
상기 제 2 층간 절연막(5056)으로는 유기수지로된 막을 사용하고, 이러한 유기수지로는 폴리이미드, 폴리아미드, 아크릴수지, BCB(벤조시클로부텐) 등을 사용할 수 있다. 특히, 제 2 층간절연막(5076)은 평탄화의 목적이 있기 때문에 평탄도가 우수한 아크릴수지를 사용하는 것이 바람직하다. 본 실시예 6의 경우에는 아크릴수지막을 상기 TFT들에 의해 형성된 단차부들을 적절히 평탄화시킬 수 있는 두께로 형성한다. 상기 두께는 1 내지 5 ㎛로 하는 것이 바람직하다(가장 바람직하게는 2 내지 4 ㎛).
상기 콘택홀들의 형성은 건식식각 또는 습식식각을 이용하여 행한다. n형 불순물영역(5019),(5020),(5021),(5023), 배선(5042)까지 연장되는 콘택홀, 전원선(도시 안됨)까지 연장되는 콘택홀, 게이트전극들까지 연장되는 콘택홀(도시 안됨)을 각각 형성한다.
또한, 배선(5059) 내지 (5062), (5064)(접속선 및 신호선 포함)으로서 3층구조의 적층막을 사용하고, 이 적층막을 형성하기 위해 100 nm의 두께를 갖는 Ti막과, 300 nm의 두께를 갖는 Ti함유 알루미늄막과, 150 nm의 두께를 갖는 Ti막을 차례로 스퍼터링시켜 연속적으로 형성한 후, 소정의 형태로 패터닝시킨다. 물론, 다른 도전막을 사용할 수도 있다.
또한, 실시예 6에 있어서는 화소전극(5063)으로서 110 nm의 두께를 갖는 ITO막을 형성한 후 패터닝시킨다. 상기 화소전극(5063)을 접속배선(5062)과 중복시켜 그와 접촉시킴으로써 콘택을 형성한다. 또한, 2 내지 20%의 산화아연(ZnO)을 산화인듐과 혼합하여서 형성한 투명한 도전막을 사용할 수도 있다. 이 화소전극(5063)은 EL 소자의 양극으로서 작용하게 된다(도 13A).
이 후, 도 13B에 도시된 바와 같이 규소함유 절연막(실시예 6의 경우에는 산화규소막)을 500 nm의 두께로 형성하고, 화소전극(5063)에 대응하는 위치에 개구를 형성하여, 제 3 층간절연막(5065)을 형성한다. 상기 개구의 형성시 습식식각방법을 이용하면 테이퍼형의 측벽들을 쉽게 형성할 수 있다. 상기 개구의 측벽들이 충분히 평탄하게 되면 단차로 인한 EL 층의 열화가 주목할만한 문제로 된다.
이 후, EL 층(5066)과 음극(MgAg 전극)(5067)들을 대기에 노출시키지 않는 상태로 증기증착을 행하여 연속적으로 형성한다. 여기서 주지할 점은 EL 층의 두께를 80 내지 200 nm(전형적으로 100 내지 120 nm)으로 설정하는 것이 바람직하고, 음극(5067)의 두께는 180 내지 300 nm(전형적으로 200 내지 250 nm)으로 설정하는 것이 바람직하다는 점이다.
상기 EL 층과 음극은 적색, 녹색, 청색에 각기 대응하는 화소들과 관련하여 순차적으로 형성된다. 그러나, EL층은 용해에 대한 저항성이 약하기 때문에 포토리토그라피기술을 사용하지 않고 각 색별로 개별적으로 형성하여야 한다. 이러한 이유때문에 금속 마스크를 이용하여 원하는 화소들 이외의 부분들을 마스킹시킨 상태에서 EL 층과 음극을 요구되는 부분에만 선택적으로 형성한다.
다시 말하자면, 적색에 대응하는 화소들을 제외한 화소 전체를 덮는 마스크를 먼저 셋팅하고, 이 마스크를 이용하여 적색광을 발광하는 EL 층을 선택적으로 형성한다. 그 뒤에, 녹색에 대응하는 화소들을 제외한 화소 전체를 덮는 마스크를 셋팅하고, 이 마스크를 이용하여 녹색광을 발광하는 EL 층을 선택적으로 형성한다. 이어서, 상기와 유사한 방식으로 청색에 대응하는 화소들을 제외한 화소 전체를 덮는 마스크를 먼저 셋팅하고, 이 마스크를 이용하여 청색광을 발광하는 EL 층을 선택적으로 형성한다. 여기서 주지할 점은 상기의 경우 각 경우마다 다른 마스크를 사용하는 것으로 설명하였으나, 모든 경우에 대해 동일한 마스크를 사용하는 것도 가능하다는 점이다.
상기 경우에는 RGB에 각기 대응하는 3종류의 EL 소자들을 형성하는 방법이 사용되었으나, 다른 방법들을 사용하는 것도 가능하다. 이러한 방법들로는 백색을 발광하는 EL 소자와 색 필터를 조합하는 방법, 청색 또는 청녹색을 발광하는 EL 소자와 형광체(형광색변환층: CCM)를 조합하는 방법, 그리고 음극(반대전극)용으로 투명전극을 사용하고 그 투명전극에 RGB에 대응하는 EL 소자를 중복시키는 방법을 들 수 있다.
상기 EL 층(5066)용으로는 공지의 물질을 사용할 수 있다. 공지의 물질로는 구동전압을 고려할 때 유기물질을 사용하는 것이 바람직하다. 일례로, 정공주입층, 정공전달층, 발광층, 및 전자주입층들로 구성되는 4층 구조를 EL층으로 사용할 수도 있을 것이다.
이 후, 동일게이트신호선에 게이트전극들이 접속되어 있는 절환용 TFT들을 갖는 화소들(동일 선상의 화소들)상에 금속마스크를 이용하여 음극(5067)을 형성한다. 실시예 6의 경우에는 비록 음극(5067)으로서 MgAg를 사용하나 본 발명이 이에 국한되는 것은 아니다. 음극(5067)용으로 다른 공지의 물질을 사용하는 것도 가능하다.
최종적으로, 질화규소막으로 구성된 부동태막(5068)을 300 nm의 두께로 형성한다. 상기 보호막(5068)은 실제로 EL층(5066)을 습기 등등으로부터 보호하는 역할을 하는 것으로서, 이에 따라 EL층의 신뢰성이 더욱 증대될 수 있다.
이와 같이 하여, 도 13B에 도시된 구조를 갖는 EL표시장치의 형성이 완료된다. 여기서 주지할 점은 실시예 6에 따른 EL표시장치의 제조공정에서는 소스신호선을 게이트전극을 형성하는데 사용한 Ta 또는 W로 형성하고, 게이트신호선을 배선들을 형성하는데 사용한 Al로 형성한다는 점이다. 그러나, 다른 물질을 사용하는 것도 가능하다.
n채널형 TFT(5101)는 소거TFT이고, n채널형 TFT(5102)는 제 1 절환TFT이고, n채널형 TFT(5103)은 제 2 절환TFT이다. 또한, p채널형 TFT(5104)는 EL구동TFT이다. 제 2 절환TFT(5103)에 형성된 n형 불순물영역(5023)은 접속배선(5061)을 통해 EL구동TFT(5104)의 게이트전극(5041)에 접속된다.
또한, 주지할 점으로는 실시예 6에 따른 EL표시장치는 화소부뿐만아니라 구동회로부에도 가장 적합한 구조를 갖는 TFT를 제공함에 따라 아주 우수한 신뢰성과 향상된 동작특성을 얻을 수 있다는 점을 들 수 있다. 또한, 결정화공정에서 Ni와 같은 금속성 촉매를 첨가하여 결정도를 증대시키는 것도 가능하다. 그 결과, 소스신호선 구동회로의 구동주파수를 10 MHz이상으로 만들 수 있다.
우선적으로, 동작속도를 저하시킴이 없이 상기 구동회로부를 형성하는 CMOS회로의 n채널형 TFT로서 핫캐리어주입을 감소시킬 수 있는 구조를 갖는 TFT를 사용한다. 여기서 주지할 점은 본 명세서에서 언급되는 구동회로가 시프트레지스터, 버퍼, 레벨시프터, 라인시퀀스 구동기의 래치, 포인트시퀀스 구동기의 전달게이트 등등을 포함한다는 점이다.
실시예 6의 경우, 상기 n채널형 TFT의 활성층은 소스영역과, 드레인영역과, 게이트전극과의 사이에 게이트절연막이 배치된 상태로 상기 게이트전극과 중복되는 LDD영역(Lov영역)과, 상기 게이트전극과의 사이에 게이트절연막이 배치된 상태에서 상기 게이트전극과 중복되지 않는 LDD영역(Loff영역)과, 채널형성영역을 포함한다.
또한, 상기 p채널형 TFT의 경우에는 상기한 핫캐리어주입으로 인한 열화를 걱정할 필요가 없고, LDD영역을 특별히 제공할 필요는 없다. 물론 상기 n채널형 TFT에서와 마찬가지로 핫캐리어에 대한 조치수단으로 LDD영역을 형성할 수도 있을 것이다.
여기서 주지해야 할 점은 실제의 경우 만일 도 13B의 구조의 완성 후에는 높은 기밀도를 가지며 탈가스성이 낮은 보호막(적층막 또는 적외선경화 수지막) 또는 투명한 밀봉물질을 사용하여 대기에 노출되지 않은 상태로 패키징(밀봉)을 행하는 것이 바람직하다는 점이다. 이 때, 만일 밀봉재의 내부에 불활성 분위기를 조성하거나 흡습물질(일례로, 산화바륨)을 내재시키는 경우에는 EL 소자의 신뢰성이 증대된다.
또한, 패키징공정에 의해 기밀도가 증대되면 기판상에 형성되어 있는 소자들또는 회로들로부터 연장되는 단자와 외부신호단자를 연결시키기 위한 커넥터(가요성 인쇄회로: FPC)를 부착하여 제품을 완성한다. 본 명세서에서 선적할 수 있는 상태로 완성된 제품은 EL모듈로서 지칭된다.
또한, 실시예 6에 도시된 공정에 따르면 EL모듈의 제조에 필요한 포토마스크의 개수를 제한할 수 있다. 그 결과, 제조공정을 단축시킬 수 있고, 그 결과 제조비의 감소와 생산성의 개선을 이룰 수 있다.
실시예 6은 실시예 1 내지 실시예 5와 조합하여 실시하는 것이 가능하다.
(실시예 7)
도 13과는 다른 도 14에 도시된 예를 이용하는 실시예 7에서는 본 발명의 EL표시장치의 단면구조를 개략적으로 설명한다. 도 13에서는 제 1 및 제 2 절환TFT들과, 소거TFT와, EL구동TFT들이 상부게이트TFT들인 예를 도시하고 있으나, 실시예 7에서는 상기 TFT들용으로 하부게이트TFT들을 사용하는 예를 설명한다.
도 13에 있어서, 부호(811)는 기판을 나타내며, 부호(812)는 베이스(이하, 기저막으로 지칭)가 되는 절연막을 나타낸다. 기판(811)으로서는 전형적으로 유리기판, 석영기판, 유리세라믹기판, 또는 결정성유리기판인 투광기판을 사용할 수 있다. 그러나, 상기 기판은 제조공정중에 가장 높은 공정온도에 견딜 수 있어야만 한다.
또한 기저막(821)은 특히 유동성 이온을 함유하는 기판 또는 도전성을 갖는 기판을 사용하는 경우 효과적이나, 석영기판상에는 형성할 필요는 없다. 기저막(812)으로서는 규소를 함유하는 절연막을 사용하는 것이 좋다. 여기서, "규소함유절연막"이란 용어는 특히 산화규소막, 산화질화막, 산소 또는 질소를 규소에 대해 소정의 비율로 함유하는 산화질화규슈막(SiOxNy: x, y는 임의의 정수)와 같은 절연막을 나타낸다.
부호(8201)는 제 1 절환TFT, 부호(8202)는 제 2 절환TFT, 부호(8203)는 EL구동TFT, 부호(8204)는 소거TFT로서, 각 TFT들은 n채널형 TFT와 p채널형 TFT모두에 의해 형성된다.
EL소자(8206)DML 발광방향이 기판(811)의 하측면(TFT들과 EL층이 형성되어 있지 않은 표면)쪽으로 향하는 경우에는 절환TFT와 EL구동TFT는 상기의 구조를 갖는 것이 바람직하다. 그러나, 본 발명이 이러한 구조로 국한되는 것은 아니다. 제 1 및 제 2 절환TFT(8201),(8202), EL구동TFT(8203), 소거TFT(8204)는 n채널형 TFT 또는 p채널형 TFT 중 어느 것도 될 수 있다.
제 1 절환TFT(8201)는 불순물영역(813),(816)과, LDD영역(815a),(815b), 채널형성영역(817a), 게이트전극(819a), 게이트절연막(818), 제 1 층간절연막(820)을 구비한다. 불순물영역(813)은 접속배선(821)을 통해 소스신호선(도면에는 도시 안됨)에 접속되어 있다.
제 2 절환TFT(8202)는 불순물영역(816),(814)과, LDD영역(815c),(815d), 채널형성영역(817b), 게이트전극(819b), 게이트절연막(818), 제 1 층간절연막(820)을 구비한다. 제 1 절환TFT(8201)와 제 2 절환TFT(8202)는 불순물영역(816)을 공통으로 갖는다. 또한, 불순물영역(814)은 접속배선(822)을 통해 EL구동TFT(8203)의 게이트전극(830)에 접속되어 있다.
여기서 주지할 점은 게이트절연막(818) 또는 제 1 층간절연막(820)들이 기판상의 모든 TFT들간에 공통이 되거나, 아니면 회로 또는 소자에 따라 각기 다르게 될 수 있다는 점이다.
또한, 도 13에 도시된 제 1 및 제 2 절환TFT(8201),(8202)들은 공통활성층을 가지나, 본 발명이 이에 국한되는 것은 아니다. 제 1 및 제 2 절환TFT(8201),(8202)들은 서로 분리되어 있는 활성층들을 각기 가지고 있다.
또한, LDD영역(815a) 내지 (815d)들은 게이트절연막(818)을 통해 게이트전극(819a),(819b)과 중복하지 않게 형성된다. 이러한 형태의 구조는 오프전류를 감소시키는 데 매우 효과적이다. 또한, LDD영역(815a) 내지 (815d)의 길이(폭)는 0.5 내지 3.5 ㎛로, 전형적으로는 2.0 내지 2.5 ㎛로 설정하는 것이 좋다.
이 후, EL구동용 TFT(8203)를 형성하는데, 이 EL구동용 TFT(8203)는 소스영역(826), 드레인영역(827), 채널형성영역(805)을 포함하는 활성층과, 게이트절연막(818)과, 게이트전극(830) 및 제 1 층간절연막(820)과, 소스배선(831)과, 드레인배선(832)을 갖는다. 소스영역(826)은 소스배선(831)을 통해 전원선(도면에는 도시 안됨)에 접속된다. 또한 드레인영역(827)은 드레인배선(832)을 통해 화소전극(849)에 접속된다.
EL구동TFT(8203)는 EL소자(8206)에 주입되는 전류량을 제어하기위한 소자로서, 비교적 많은 양의 전류가 흐르게 된다. 따라서, EL구동TFT(8203)의 채널폭(W)은 제 1 및 제 2 절환TFT(8201),(8202)의 채널폭보다 크게 설계하는 것이 바람직하다. 또한, 채널길이(L)는 EL구동TFT(8203)내에서 과도한 양의 전류가 흐르지 않게 하게끔 보다 길게 하는 것이 바람직하다. 화소당 0.5 내지 2 ㎂(보다 바람직하게는 1 내지 1.5 ㎂)를 갖는 것이 바람직하다.
또한, EL구동TFT(8203)의 활성층(특히, 채널형성영역)의 두께를 보다 두껍게 하면(바람직하게는 50 내지 100 nm, 특히 바람직하게는 60 내지 80 nm), 큰 전류량으로 인한 TFT의 열화를 억제할 수 있다. 역으로, 절환TFT(8201)의 경우 활성층(특히, 채널형성영역)의 막두께를 보다 얇게(바람직하게는 20 내지 50 nm, 특히 바람직하게는 25 내지 40 nm) 하는 것이 오프전류를 작게 하는 견지에서 효과적이다.
소거TFT(8204)는 불순물영역(835),(836), LDD영역(837a),(837b), 채널형성영역(838)을 포함하는 활성층과, 게이트절연막(818)과, 게이트전극(839)과, 제 1 층간절연막(820)과, 접속배선(846),(844)를 구비하도록 형성된다. LDD영역(837a),(837b)들은 게이트절연막(818)을 통해 게이트전극(839)과 중복된다.
불순물영역(835),(836)들 중 하나는 접속배선(846),(844)를 통해 전원선(도면에는 도시안됨)에 접속되고, 다른 하나는 접속배선(846),(844)를 통해 EL구동TFT(8203)의 게이트전극(830)에 접속된다.
부호(826) 내지 (865)들은 채널형성영역(817a),(817b),(805),(838)을 형성하기 위한 마스크이다.
채널형성영역과 LDD영역사이에 오프셋영역(채널형성영역과 동일한 요소들을 갖는 반도체층으로 구성되는 영역으로 게이트전압이 인가되지 않음)을 형성하여 오프전류를 감소시키는 이점을 제공케 하는 것이 바람직하다. 실시예 7에서는 단일게이트구조를 사용하는 경우를 예시하고 있으나 본 발명은 다중게이트구조를 가질 수도 있다. 다중게이트구조는 오프전류를 감소시키는데 매우 효과적이다. 만일 제 1 및 제 2 절환TFT(8201),(8202), 소거TFT(8204)의 오프전류가 충분히 낮아지면 EL구동TFT(8203)의 게이트전극에 접속된 캐패시터에 필요한 최소 캐패시턴스를 그만큼 감소시킬 수 있다. 다시 말하자면 캐패시터에 의해 점유되는 면적을 감소시킬 수 있다. 따라서 절환TFT에 다중게이트구조를 제공하는 것이 EL소자의 유효발광면적을 증가시키는데 효과적이다.
제 1 및 제 2 절환TFT(8201),(8202), 소거TFT(8204), EL구동TFT(8203)로는 n채널형 TFT와 p채널형 TFT를 모두 사용할 수 있다. 그러나, 제 1 및 제 2 절환TFT(8201),(8202)와 소거TFT(8204)들은 동일한 극성을 가질 필요가 있다.
부호(847)는 제 1 부동태막으로서, 이 막의 두께는 10 nm 내지 1 ㎛(바람직하게는 200 내지 500 nm)으로 설정하는 것이 좋다. 상기 부동태막의 물질로는 규소를 함유하는 절연막(특히, 산화된 질화규소막 또는 질화규소막을 사용하는 것이 바람직함)을 사용할 수 있다. 부동태막(847)은 알칼리성 금속과 습기으로부터 TFT들을 보호하는 역할을 한다. TFT(특히 EL구동TFT)상에 최종적으로 형성되는 EL층에는 나트륨과 같은 알칼리성 금속이 함유된다. 다시 말하자면 제 1 부동태막(847)은 TFT내로 알칼리성 금속(유동성 이온)이 침투하지 않게 하도록 보호층으로서 작용한다.
또한, 부호(848)는 TFT들로 인해 단차의 평탄화를 행하기 위한 평탄화막으로서 작용하는 제 2 층간절연막을 나타낸다. 이 제 2 층간절연막으로서는 유기수지막이 바람직하고, 폴리이미드, 폴리아미드, 아크릴수지, 또는 BCB(벤조시클로부텐) 을 사용할 수 있다. 이러한 유기수지막은 우수한 품질이 평탄면을 용이하게 형성하는 이점과 낮은 비유전상수를 갖는 이점이 있다. EL층은 불균일성에 아주 민감하고, 따라서 제 2 층간절연막(848)에 의해 TFT 단차를 대부분 흡수케 하는 것이 바람직하다. 또한, 게이트신호선 또는 소스신호선과 EL소자의 음극사이에 형성되는 기생 캐패시턴스를 감소시킬 수 있도록 낮은 비유전상수물질을 두껍게 형성하는 것이 바람직하다. 따라서, 상기 두께는 0.5 내지 5 ㎛(보다 바람직하게는 1.5 내지 2.5 ㎛)가 바람직하다.
또한, 부호(849)는 투명도전막에 의해 형성되는 화소전극(EL소자의 양극)을 나타낸다. 이 화소전극(849)은 제 2 층간절연막(848), 제 2 부동태막(847)에 콘택홀(개구)을 형성한 후 EL구동TFT(8203)의 드레인배선(832)에 접속될 수 있게 형성한다.
화소전극(849)상에는 산화규소막, 산화질화규소막 또는 유기수지막을 이용하여 0.3 내지 1 ㎛의 두께로 제 3 층간절연막(850)을 형성한다. 이 제 3 층간절연막(850)은 뱅크로서 작용한다. 화소전극(849)의 위에서 상기 제 3 층간절연막(850)에는 식각에 의해 개구부가 형성되고, 이 개구부의 가장자리도 테이퍼형태를 갖도록 식각된다. 테이퍼각은 10 내지 60°(바람직하게는 30 내지 50°)로 설정하는 것이 좋다. 특히, EL구동TFT(8203)의 드레인배선(832)과 화소전극(849)이 서로 접속되는 부분에 제 3 층간절연막(850)을 형성하면 콘택홀부에서 형성되는 화소전극(849)의 단차로 인한 EL층(851)의 발광불규칙성을 방지할수 있다.
제 3 층간절연막(850)에는 EL층(851)이 형성된다. EL층(851)으로는 단층구조 또는 적층구조를 사용할 수 있으나, 적층구조의 경우가 보다 우소한 발광효율을 갖는다. 일반적으로, 화소전극상에는 정공주입층, 정공운반층, 발광층, 전자운반층이 이 순서대로 형성되나, 정공운반층, 발광층, 전자운반층을 갖는 구조 또는 정공주입층, 정공운반층, 발광층, 전자운반층, 전자주입층을 갖는 구조을 사용하는 것도 가능하다. 본 발명에서는 모든 공지의 구조를 사용할 수 있으며, EL층에 형광안료와 같은 물질의 도핑도 실시할 수 있다.
도 14의 구조는 R, G, B에 대응하는 3가지 형태의 EL소자들을 형성하는 경우에 대한 예이다. 비록 도 14에는 단지 하나의 화소만이 도시되어 있으나 동일 구조를 갖는 화소들이 적색, 녹색, 청색에 각기 대응하여 형성되어 칼라 표시를 행할 수 있다. 본 발명은 발광방법과 무관하게 실시하는 것이 가능하다.
EL층상에는 EL소자의 음극(852)이 형성된다. 음극(852)로서는 마그네슘(Mg), 리튬(Li), 또는 칼슘(Ca)과 같은 저 일계수물질을 함유하는 재료가 사용된다. MgAg(Mg와 Ag를 Mg:Ag=10:1의 혼합비로 혼합하여 제조한 물질)로 형성되는 전극을 사용하는 것이 바람직하다. 또한 다른 예로서는 MgAgAl전극, LiAl전극, LiFAl전극을 들 수 있다.
EL층(851)을 형성한 후 대기에의 노출없이 연속적으로 음극(852)을 형성하는 것이 바람직한데, 그 이유는 EL소자의 발광효율이 음극(852)과 EL층(851)간의 계면상태에 의해 크게 영향을 받기 때문이다. 본 명세서 전반에 걸쳐 화소전극(양극),EL층, 음극에 의해 형성되는 발광소자를 EL소자(8206)로 지칭하는 것이다.
EL층(851)과 음극(852)으로 이루어지는 적층체는 각 화소마다 별도로 형성해야 하나, EL층(851)은 습기에 매우 취약하고, 그 결과 통상의 포토리토그라피기술을 사용할 수 없다. 따라서, 금속마스크와 같은 물리적 마스크재료를 사용하는 것이 바람직하고, 진공증착법, 스퍼터링법, 또는 플라즈마 CVD법과 같은 기체상 방법에 의해 층들을 선택적으로 형성하는 것이 바람직하다.
EL층을 선택적으로 형성하는 방법으로서는 잉크젯인쇄방법, 스크린인쇄방법 도는 스핀코팅방법과 같은 방법을 사용하는 것이 가능하다. 그러나, 현제 이러한 방법을 이용하여 음극을 연속적으로 형성하는 것은 불가능하며, 따러서 상술한 바와 같은 다른 방법들을 사용하는 것이 바람직하다.
또한, 부호(853)는 외부의 습기로부터 음극(852)을 보호하는 보호전극을 나타낸다. 또한, 이 보호전극(853)은 각 화소의 음극(852)들을 접속시키기 위한 전극이다. 보호전극(853)으로서는 알루미늄(Al), 구리(Cu), 은(Ag)을 함유하는 저저항물질을 사용하는 것이 바람직하다. 또한, 보호전극(853)은 EL층(851)에 의해 발생하는 열량을 경감시키는 열 방사효율을 가지는 것으로 예상할 수 있다 또한, EL층(851)과 음극(852)의 형성 후 대기에의 노출없이 보호전극(853)을 형성하는 것이 효과적이다.
부호(854)는 제 2 부동태막으로서, 이 부동태막은 이 막의 두께는 10 nm 내지 1 ㎛(바람직하게는 200 내지 500 nm)으로 설정하는 것이 좋다. 제 2 부동태막(854)을 형성하는 목적은 주로 습기로부터 EL층(851)을 보호하는 것이나,제 2 부동태막(854)에 열방사효과를 부여하는 것도 효과적이다. 상술한 바와 같이 EL층(851)은 열에 취약하고, 따라서 가능한 한 낮은 온도(바람직하게는 실온내지 120℃의 온도범위에서)에서 막형성을 행하는 것이 바람직하다. 그러므로, 바람직한 막형성방법으로는 플라즈마 CVD법, 스퍼터링법, 진공증착법, 이온도금법, 및 용해코팅법(스핀코팅법)을 고려할 수 있다.
본 발명은 도 14에 도시된 EL표시장치의 구조로 한정되지 않으며, 도 14에 도시된 구조는 단지 본 발명을 실시하기 위한 하나의 적합한 실시예일 뿐이다.
실시예 7은 실시예 1 내지 실시예 5와 조합하여 실시하는 것이 가능하다.
(실시예 8)
본 발명을 이용하여 EL표시장치를 제조하는 예를 설명한다. 도 15A는 본 발명의 EL표시장치의 평면도이고, 도 15B는 단면도이다.
도 15A 및 도 15B에 있어서, 부호(4001)는 기판, 부호(4002)는 화소부, 부호(4003)는 소스신호선구동회로, 부호(4004)는 게이트신호선구동회로를 나타낸다. 상기 구동회로들의 각각은 가요성인쇄회로(FPC)(4006)까지 연장되는 배선(4005)를 거쳐 외부설비에 접속된다.
화소부(4002), 소스신호선구동회로(4003), 게이트신호선구동회로(4004)를 에워싸도록 제 1 밀봉재(4101), 커버재(4102), 충전재(4103), 제 2 밀봉재(4104)가 형성된다.
도 15B는 도 15A의 선 A-A'를 따라 취한 단면도이다. 기판(4001)상의 소스신호선구동회로(4003)에 포함되는 구동TFT(4201)(여기서는 하나의 n채널형 TFT와하나의 p채널형 TFT가 도시 되어 있음)와, 화소부(4102)에 포함되는 EL구동TFT(4202)(EL소자에서 흐르는 전류를 제어하기 위한 TFT)가 형성된다.
실시예 8의 구동TFT(4201)에는 공지의 방법에 의해 제조한 p채널형 TFT 또는 n채널형 TFT가 사용되며, EL구동용TFT(4202)에는 공지의 방법에 의해 제조한 p채널형 TFT가 사용된다. 또한, 화소부(4002)에는 EL구동용TFT(4202)의 게이트에 접속된 캐패시터가 형성된다.
구동TFT(4201)과 EL구동TFT(4202)상에는 수지물질을 사용하여 층간절연막(평탄화막)(4301)이 형성되고, 그 층간절연막상에는 EL구동TFT(4202)의 드레인영역에 전기 접속되는 화소전극(양극)(4302)가 형성된다. 화소전극(4302)으로서는 높은 일계수를 갖는 투명도전막이 사용된다. 이 투명도전막으로서는 산화인듐과 산화주석의 화합물, 산화인듐과 산화아연의 화합물, 산화아연, 산화주석, 산화인듐을 사용할 수 있다. 또한 상기한 투명도전막에는 갈륨을 도핑시킬 수도 있다.
화소전극(4302)상에는 절연막(4303)이 형성되고, 화소전극(4302)의 위에서 절연막(4303)에는 개구부가 형성된다. 이 개구부에서 화소전극(4302)상에는 EL층(4304)이 형성된다. EL층(4304)용으로는 공지의 유기EL물질 및 공지의 무기물질들을 사용할 수 있다. 또한, 유기EL물질들로서는 저분자량(단량체)물질 및 고분자량(중합체)물질이 존재하고, 이 모두가 사용가능하다.
EL층(4304)을 형성하는 방법으로서는 공지의 증발기술 또는 공지의 도표기술을 사용할 수 있다. 또한, EL층의 구조는 적층구조 또는 단층구조가 될 수 있고, 정공주입층들, 정공운반층들, 발광층들, 전자운반층들, 및 전자주입층들이 자유롭게 조합될 수 있다.
EL층(4304)상에는 광차폐특성을 갖는 도전막(전형적으로, 주성분으로서 알류미늄, 구리 또는 은을 함유하는 도전막 또는 그러한 도전막과 또 다른 도전막의 적층막)으로 구성되는 음극(4305)이 형성된다. 또한, 음극(4305)과 EL소자(4304)간의 계면에 존재하는 습기 및 산소는 가능한 한 많이 제거하는 것이 바람직하다. 따라서, 진공하에서 두 막을 연속적으로 형성하는 방법 또는 EL층(4304)은 질소 또는 아르곤가스분위기에서 형성하고 그에 이에 산소 또는 습기에의 노출없이 음극(4305)를 형성하는 방법을 사용하는 것이 필요하다. 다중챔버방법(클러스터툴방법)을 이용하는 막형성장치를 사용하여 실시예 8의 상기한 막형성을 행하는 것이 가능하다.
이 후, 부호(4306)로 도시된 영역에서 배선(4005)에 음극(4305)를 전기접속한다. 배선(4005)은 음극(4305)에 소정의 전압을 인가하기 위한 배선으로, 이 배선(4005)은 비등방성 도전막(4307)을 통해 FPC(4006)에 전기접속된다.
그리하여, 화소전극(양극)(4302), EL층(4304), 음극(4305)으로 구성되는 EL소자가 형성된다. EL소자는 제 1 밀봉재(4101)에 의해 에워싸여지며, 제 1 밀봉재(4101)에 의해 기판(4001)에 접합되는 커버재(4102)에 의해 에워싸여지며, 충전재(4103)에 의해 밀봉된다. 또한, 커버재(4102)로서는 유리재, 금속재(전형적으로 스테인레스강재), 세라믹재, 및 플라스틱재가 사용될 수 있다. 상기 플라스틱재로는 유리섬유강화플라스틱(FRP)판, 폴리비닐 플루오라이드(PVF)막, 마일러막, 폴리에스테르막, 아크릴수지막을 사용할 수 있다. 또한, 알루미늄박막이 PVF막 또는 마일러막에 의해 협지되어 있는 구조를 갖는 시트도 사용가능하다.
EL소자로부터의 광조사방향이 커버재쪽인 경우 커버재는 투명할 필요가 있다. 이 경우에는 유리판, 플라스틱판, 폴리에스테르막, 아크릴수지막과 같은 투명재를 사용한다.
또한, 충전재(4103)로서는 자외선경화수지 또는 열경화수지를 사용할 수 있다. 폴리비닐 클로라이드(PVC), 아크릴수지, 폴리이미드, 에폭시수지, 규소수지, 폴리비닐부티랄(PVB), 및 에틸렌비닐 아세터이트(EVA)를 사용할 수 있다. 충전재(4103)의 내면상에 건조제(바람직하게는 산화바륨) 또는 산소포착효과를 갖는 산화방지제를 사용하면 EL소자의 열화를 억제할 수 있다.
또한, 충전재(4103)내에 스패이서들을 포함시키는 것도 가능하다. 스패이서들을 산화바륨으로 형성하면 스패이서 자체에 습기흡착성을 부여하는 것이 가능하다. 또한, 스페이서를 형성시킬 시 그 스페이서들로부터의 압력을 경감시키기 위한 버퍼층으로서 음극(4305)상에 수지막을 형성시키는 것이 효과적이다.
배선(4005)은 비등방성 도전막(4307)을 통해 FPC(4006)에 전기접속된다. 배선(4005)은 화소부(4002), 소스신호선구동회로(4003), 게이트신호선구동회로(4004)로부터 전달된 신호를 FPC(4006)에 전송하고, 그 배선은 FPC(4006)에 의해 외부설비에 전기접속된다.
또한, 제 2 밀봉재(4104)는 제 1 밀봉재(4101)의 노출부들과 FPC(4006)의 부분을 덮도록 형성되고, 그 결과 EL소자를 대기로부터 왼전히 차폐시키는 구조가 형성된다. 이 구조에 따라 EL표시장치는 도 15B에 도시된 단면구조를 갖는다. 실시예 8은 실시예 1 내지 실시예 7과 조합하여 실시하는 것도 가능하다.
(실시예 9)
실시예 9에서는 도 10에 도시된 소스신호선구동회로(102)의 상세구조를 설명한다.
도 16에 도시된 바와 같이 시프트레지스터(102a), 래치(A)(102b), 래치(B)(102c)가 설치된다. 실시예 9의 경우, 일련의 래치(A)(102b)와 일련의 래치(B)(102c)는 4개의 소스신호선(St) 내지 (S(t+3))에 대응한다. 본 실시예에서는 비록 제공되지는 않았으나, 설계자는 신호의 전압증폭폭을 변화시키기 위한 레벨 시프트를 적절히 제공하는 것이 가능하다. 시프트레지스터(102a)에는 도면에 도시된 배선들을 통해 소스용 클럭신호(S-CLK), 그 소스용 클럭신호(S-CLK)에 대한 반전극성을 갖는 반전소스용 클럭신호(S-CLKb), 소스용 시작펄스신호(S-SP), 소스용 구동방향스위칭신호(S-SL/R)가 입력된다. 래치(A)(102b)에는 도면에 도시된 배선을 통해 외부에서 입력되는 디지털비디오신호가 입력된다. 래치(B)(102c)에는 도면에 도시된 배선들을 통해 래치신호(S_LAT)와 그 래치신호(S_LAT)에 대해 반전극성을 갖는 신호(S_LATb)가 입력된다. 래치(A)(102b)의 구체적인 구조에 관해서는 소스선(St)(여기서, t는 1 내지 (x-3)의 임의 수)에 대응하는 래치(A)(102b)의 부분(801)이 예시된다. 래치(A)(102b)의 부분(801)은 두 개의 클럭형 인버터와 두 개의 인버터를 포함한다.
도 17에는 래치(A)(102b)의 부분(801)의 평면도가 도시된다. 부호(931a),(931b)들은 각각 래치(A)(102b)의 부분(801)에 포함되는 인버터들 중하나를 형성하는 TFT들의 활성층들을 나타낸다. 부호(936)는 상기 인버터들 중 하나를 형성하는 TFT 들에 대한 공통게이트전극이다. 부호(932a),(932b)는 각각 래치(A)(102b)의 부분(801)에 포함되는 인버터들 중 다른 하나를 형성하는 TFT들의 활성층들을 나타낸다. 부호(937a),(937b)는 활성층(932a),(932b)에 제공되는 게이트전극들을 각기 나타낸다. 또한, 게이트전극(937a),(937b)들은 서로 전기접속되어 있다.
부호(933a),(933b)는 래치(A)(102b)의 부분(801)에 포함되는 클럭형 인버터들 중 하나를 형성하는 TFT들의 활성층을 각기 나타낸다. 활성층(933a)에는 이중게이트구조를 제공하도록 게이트전극(938a),(938b)들이 제공된다. 동일한 방식으로, 활성층(933b)에는 이중게이트구조를 제공하도록 게이트전극(938b),(939)들이 제공된다.
부호(934a),(934b)는 래치(A)(102b)의 부분(801)에 포함되는 클럭형 인버터들 중 다른 하나를 형성하는 TFT들의 활성층을 각기 나타낸다. 활성층(934a)에는 이중게이트구조를 제공하도록 게이트전극(939),(940)들이 제공된다. 동일한 방식으로, 활성층(934b)에는 이중게이트구조를 제공하도록 게이트전극(940),(941)들이 제공된다.
실시예 9는 실시예 1 내지 실시예 8과 조합으로 실시하는 것이 가능하다.
(실시예 10)
본 실시예에서는 도 10에 도시된 게이트신호선구동회로(103)의 상세구조를 설명한다.
도 18에 도시된 바와 같이 시프트레지스터(103a)와 버퍼(103b)가 배치되어 있다. 본 실시예의 경우, 버퍼(103b)는 하나의 게이트신호선당 3개의 인버터들을 갖도록 구성되어 있다. 그러나, 인버터들의 개수는 그 것으로 한정되지는 않는다. 또한, 비록 본 실시예에서는 신호의 전압진폭을 변화시키기 위한 레벨시프트가 제공되지 않으나 회로설계자는 이러한 레벨시프트를 적절히 제공할 수도 있을 것이다.
시프트레지스터(103a)에는 도면에 도시된 배선들을 통해 게이트용 클럭신호(G-CLK), 그 게이트용 클럭신호(G-CLK)에 대한 반전극성을 갖는 반전게이트용 클럭신호(G-CLKb), 게이트용 시작펄스신호(G-SP), 게이트용 구동방향스위칭신호(G-SL/R)가 입력된다.
본 실시예의 구조는 실시예 1 내지 실시예 9와 조합하여 실시할 수 있다.
(실시예 11)
본 발명에 따른 EL표시장치에 있어서, EL소자의 EL층으로서 사용되는 물질은 유기 EL물질로 국한되지 않고, 무기 EL물질도 사용가능하다. 그러나, 현재 입수가능한 유기 EL물질들은 매우 높은 구동전압을 가지고 있기 때문에 그러한 구동전압을 지탱할 수 있는 저항특성을 갖는 TFT들을 사용하여야만 한다.
또는 미래에 감소된 구동전압을 갖는 무기 EL물질이 개발된다면 그에 본 발명을 적용할 수 있을 것이다.
본 실시예의 구조는 실시예 1 내지 실시예 10과 조합하여 실시할 수 있다.
(실시예 12)
본 발명에서, EL층으로서 사용하는 유기물질은 저분자량유기물질 또는 중합체(고분자)유기물질 중 어느 것도 될 수 있다. 저분자량유기물질로서는 Alq3(트리스-8-퀴노릴라이트-알루미늄), TPD(트리페닐아민 유도체) 등등이 공지되어 있다. 중합체형 유기물질로서는 π-협동 중합체물질을 들 수 있다. 전형적으로, PPV(폴리페닐렌비닐렌), PVK(폴리비닐카보졸), 폴리카보네이트 등등을 들 수 있다.
중합체(고분자)유기물질은 스핀코팅방법(용해적용법으로서도 지칭됨), 침지방법, 디스펜스(dispense)방법, 인쇄방법, 잉크젯방법 등등과 같은 단순한 박막형성방법을 사용하여 형성할 수 있다. 중합체유기물질은 저분자량유기물질과 비교하여 높은 열저항을 갖는다.
또한, 본 발명에 따른 EL표시장치의 EL소자에 병합되는 EL층은 전자운반층과 포지티브 정공운반층을 가지고 있고, 그 전자운반층과 포지티브 정공운반층은 일례로 비정질 Si 또는 비정질 Si1-xCx또는 그와 유사한 것으로 형성되는 비정질 반도체와 같은 무기물질로 구성될 수 있을 것이다.
비정질반도체에는 다량의 트랩레벨이 존재하고, 이와 동시에 그 비정질반도체는 다른 층들과 접촉하는 계면에서 다량의 계면레벨들을 형성한다. 그 결과, EL소자는 낮은 전압에서 발광을 할 수 있으며, 이와 동시에 높은 휘도를 제공하기 위한 시도가 이루어질 수 있다.
반면에, 유기 EL층에는 도판트(불순물)를 주입하여 그 유기 EL층의 발광색을 변화시키는 것도 가능하다. 이러한 도판트로는 DCM1, 나일 레드(nile red), 러브렌(rubren), 코우마린(coumarin) 6, TPB, 퀴나켈리돈(quinaquelidon)을 들 수 있다.
본 실시예의 구조는 실시예 1 내지 실시예 11과 조합하여 실시 할 수 있다.
(실시예 13)
본 실시예에서는 본 발명에 따른 EL표시장치의 구동방법을 사용할 시 EL구동TFT가 구동되는 영역의 바람직한 전압-전류특성을 도 19 내지 도 20을 참조하여 설명한다.
EL소자에서, 만일 그 EL소자에 인가되는 전압이 약간이라도 변화하면 EL소자를 통해 흐르는 전류는 그에 따라 지수적으로 변화하게 된다. 다른 견지에서 보면 비록 EL소자를 통해 흐르는 전류가 변화할지라도 EL소자에 인가되는 전압은 그다지 변화하지 않는다고 말할 수 있다. 그러나 EL소자의 휘도는 EL소자를 통해 흐르는 전류에 대체로 비례하여 증가하게 된다. 따라서, EL소자의 휘도를 그 EL소자를 통해 흐르는 전류의 제어를 통해 제어하는 방법은 EL소자의 휘도를 그 EL소자에 인가되는 전압의 제어를 통해 제어하는 방법에 비해 TFT의 특성에 의해 영향을 적게 받고, 따라서 이 방법을 사용하면 EL소자의 휘도를 보다 쉽게 제어 할 수 있다.
도 19에 있어서, 도 19A는 도 3에 도시된 본 발명의 EL표시장치의 화소의 EL구동TFT(108) 및 EL소자(110)의 구성요소들만을 도시하고 있다.
도 19B는 도 19A에 도시된 EL구동TFT(108) 및 EL소자(110)의 전압-전류특성을 도시하고 있다. 도 19B에 도시된 EL구동TFT(108)의 전압-전류특성의 그래프는 EL구동TFT(108)의 드레인영역을 통해 흐르는 전류에 대한 소스영역과 드레인영역간의 전압(VDS)를 나타낸다. 도 19B에는 EL구동TFT(108)의 게이트전극과 소스영역간의 전압(VGS)에 차이를 갖는 다수의 그래프가 도시되어 있다.
도 19A에 도시된 바와 같이, EL소자(110)의 화소전극과 대향전극(111)간의 전압은 "VEL"로서 표시되고, 전원선에 접속된 단자(3601)과 EL소자(110)의 대향전극(111)간의 전압은 "VT"로서 표시되어 있다. VT의 값은 전원서의 전위에 의해 결정된다. 또한, EL구동TFT(108)의 소스영역과 드레인영역간의 전압은 "VDS"로 표시되며, EL구동TFT(108)의 게이트전극에 접속된 배선(3602)과 EL구동TFT(108)의 게이트전극의 소소영역간의 전압, 즉 EL구동TFT(108)의 게이트전극과 소스영역간의 전압은 "VGS"로 표시된다.
EL구동TFT(108)는 n채널형 TFT 또는 p채널형 TFT일 수 있다.
또한, EL구동TFT(108)와 EL소자(110)는 직렬로 접속되어 있다. 따라서, EL구동TFT(108)을 통해 흐르는 전류량과 EL소자(110)를 통해 흐르는 전류량은 동일하다. 따라서, 도 19A에 도시된 EL구동TFT(108)와 EL소자(110)들은 EL구동TFT(108)의 전압-전류특성을 나타내는 그래프와 EL소자(110)의 전압-전류특성을 나타내는 그래프간의 교점(동작점)에서 구동된다. 도 19B에 있어서, "VEL"은 대향전극(111)의 전위와 동작점에서의 전위간의 전압을 나타낸다. "VDS"는 EL구동TFT(108)의 단자(3601)에서의 전위와 동작점에서의 전위간의 전압을 나타낸다. 따라서, "VT"는"VEL"과 "VDS"의 합과 같게 된다.
여기서, "VGS"가 변화하는 경우에 대해 시험을 하면, 도 19B를 참조하면 알 수 있는 바와 같이 EL구동TFT(108)의 "｜VGS- VTH｜"가 증가하면, 즉 "｜VGS｜"가 증가하면 EL구동TFT(108)를 통해 흐르는 전류량이 증가하게 된다. 여기서, "VTH"는 EL구동TFT(108)의 임계전압이다. 따라서, 도 19B를 참조하면 알 수 있는 바와 같이 "｜VGS｜"가 증가함에 따라 동작점에서 EL소자(110)를 통해 흐르는 전류량도 증가하게 된다. EL소자(110)의 휘도는 그 EL소자(110)를 통해 흐르는 전류량에 비례하여 높아지게 된다.
"｜VGS｜"가 증가함에 따라 EL소자(110)을 통해 흐르는 전류량이 증가하게 되면, 그 전류량에 따라 "VEL" 값도 증가하게 된다. "VT"가 전원선의 전위에 의해 결정되기 때문에 "VEL" 값이 증가하면 "VDS"가 감소하게 된다.
또한, 도 19B에 도시된 바와 같이, EL구동TFT(108)의 전압-전류특성은 "VGS"와 "VDS"의 값들에 의해 두 개의 영역으로 분할될 수 있다. "｜VGS- VTH｜ < ｜VDS｜"인 영역은 포화영역이고, "｜VGS- VTH｜ > ｜VDS｜"인 영역은 선형영역이다.
포화영역에서는 다음의 식이 성립한다.
IDS= β(VGS- VTH)2/2 .................................. (1)
여기서, "IDS"는 EL구동TFT(108)의 채널형성영역을 통해 흐르는 전류량, β = μC0W/L, "μ"는 EL구동TFT(108)의 이동도, "C0"는 면적당 게이트 캐패시턴스, "W/L"은 채널형성영역의 채널길이(L)에 대한 채널폭(W)의 비를 나타낸다.
선형영역에서는 다음의 식이 성립한다.
IDS= β{(VGS- VTH)VDS-VDS 2/2} ................ (2)
식(1)을 참조하면 알 수 있는 바와 같이, 포화영역에서는 전류량은 "VDS"에 따라 거의 변화하지 않고 단지 "VGS"에 의해서만 결정된다.
한편, 식(2)을 참조하면 알 수 있는 바와 같이, 선형영역에서는 전류량은 "VDS"와 "VGS"에 의해 결정된다. "｜VGS｜"가 증가함에 따라 EL구동TFT(108)는 선형영역에서 동작을 시작한다. 또한, 이에 따라 "VEL"도 점차로 증가하고, 그 결과 "VDS"가 감소하게 된다. 선형영역에서는 "VDS"가 감소함에 따라 전류량이 감소하게 된다. 따라서, "｜VGS｜"가 증가하면 전류량을 증가시키기가 어렵게 된다. "｜VGS｜= ∞"이면 전류량은 "IMAX"로 된다. 즉, "｜VGS｜"가 어떻게든 증가하더라도 흐르는 전류는 "IMAX"를 초과할 수는 없다. 여기서 "IMAX"는 "VEL= VT"일 때 EL소자(110)를 통해 흐르는 전류량을 나타낸다.
이러한 방식으로 "｜VGS｜"를 제어하면 동작점을 포화영역으로부터 선형영역으로 이동시킬 수 있다.
어쨋던 모든 화소의 모든 EL구동TFT(108)들이 이상적으로 동일한 특성을 갖게 하는 것이 바람직하다. 그러나, 실제로 EL구동TFT(108)들간에 임계전압(VTH)과 이동도(μ)에 차이가 나는 경우가 종종 있다. EL구동TFT(108)들간에 임계전압(VTH)과 이동도(μ)에 차이가 나는 경우에는 "VGS"가 동일할 지라도 식(1)과 식(2)을 참조하면 알 수 있는 바와 같이 EL구동TFT(108)들간에 채널형성영역을 통해 흐르는 전류량에 차이가 있게 된다.
도 20은 임계전압(VTH)과 이동도(μ)에 시프트가 있는 경우의 EL구동TFT(108)의 전류-전압특성을 나타낸다. 실선(3701)은 이상적인 전류-전압특성을 나타내고, 실선(3702),(3703)은 임계전압(VTH)과 이동도(μ)가 이상치와 다른 경우의 EL구동TFT(108)의 전류-전압특성을 나타낸다. 포화영역에서 전류-전압특성 그래프(3702),(3703)의 각각이 이상적인 전류-전압특성 그래프(3701)로부터 동일한 전류량(ΔI1)만큼 시프트되고, 전류-전압특성 그래프(3702)의 동작점(3705)이 포화영역에 있고, 전류-전압특성 그래프(3703)의 동작점(3706)이 선형영역에 있다고 가정하자. 이 경우, 이상적인 전류-전압특성 그래프(3701)의 동작점(3704)으로부터 동작점(3705),(3706)에서의 전류량의 시프트가 각기 "ΔI2", "ΔI3"이면, "ΔI3"는 "ΔI2"보다 작다.
따라서, 본 발명에 따른 디지탈구동방법을 사용하는 경우 선형영역에 동작점들이 존재하게 EL구동TFT들과 EL소자들을 구동시킴으로써 EL구동TFT들의 특성의시프트로 인해 야기되는 EL소자의 휘도의 불균일성을 억제하는 계조표시가 이루어질 수 있다.
종래의 아날로그 구동과 관련하여서는 전류량을 단지 "｜VGS｜"에 의해서만 제어할 수 있는 포화영역에 동작점들이 존재하게끔 EL구동TFT들과 EL소자들을 구동시키는 것이 바람직하다.
상기한 동작분석의 요약으로서 도 21은 전류량에 대한 EL구동TFT의 게이트전압(｜VGS｜)의 그래프가 도시되어 있다. "｜VGS｜"가 증가하여 최종적으로 EL구동TFT의 임계전압의 절대값(｜VTH｜)보다 커지게 되면, EL구동TFT는 그를 통해 전류가 흐르는 도전상태로 된다. 이 때의 "｜VGS｜" 는 "발광시작전압"으로서 지칭된다. "｜VGS｜"가 계속 증가하면 "｜VGS- VTH｜ = ｜VDS｜"로 되는 값(이 값을 "A"로 표시)에 도달하고, 그래프는 포화영역(3801)으로부터 선형영역(3802)로 이동하게 된다. 이 상태에서 "｜VGS｜"가 계속 증가하고 전류량도 그에 따라 증가하면, 전류량은 최종적으로 "｜VGS｜= ∞"인 포화상태에 이르게 된다.
도 21을 참조하면 알 수 있는 바와 같이, "｜VGS｜≤ ｜VTH｜"인 영역에서는 거의 전류가 흐르지 않는다. "｜VTH｜≤｜VGS｜≤ A"인 영역이 포화영역으로서, 이 영역에서 전류량은 "｜VGS｜"에 따라 변화한다. "A ≤｜VGS｜"인 영역이 선형영역으로서, 이 영역에서 EL소자를 통해 흐르는 전류량은 "｜VGS｜"와 "｜VDS｜"에 따라 변화한다.
본 발명에 따른 디지털구동에 있어서는 "｜VGS｜≤ ｜VTH｜"인 영역과 "A ≤｜VGS｜"인 선형영역을 사용하는 것이 바람직하다.
본 실시예는 실시예 1 내지 실시예 12와 조합하여 실시할 수 있다.
(실시예 14)
본 발명에서는 발광을 위해 3중항 여기에 의한 인광을 이용하는 EL물질을 사용함에 따라 외부발광양자효율을 현저히 개선시킬 수 있다. 그 결과, EL 소자의 전력소비를 감소시킬 수 있고, EL 소자의 수명을 연장시킬 수 있으며, EL 소자를 경량화시킬 수 있다.
다음의 설명은 3중항 여기를 이용하여 외부발광양자효율을 개선시키는 기술에 대한 보고에 관한 것이다(T. Tsutsui, C. Adachi, S. Saito, Photochemical processes in Organized Molecular Systems, ed. K. Honda, (Elsevier Sci. Pub., Tokyo, 1991) p. 437).
상기의 논문에서 보고된 EL 물질(코우마린(coumarin) 안료)의 분자식은 다음과 같다.
(M.A. Baldo, D.F.O' Brien, Y. You, A. Shoustikov, S. Sibley, M.E. Thompson, S.R. Forrest, Nature 395 (1998) p.151)
상기 논문에 보고된 EL 물질(Pt 복합체)의 분자식은 다음과 같다.
(M.A. Baldo, S. Lamansky, P.E. Burrows, M.E. Thompson, S.R. Forrest, Appl. Phys. Lett., 75 (1999) p.4) (T.Tsutsui, M.-J. Yang, M. Yahiro, K. Nakamura, T. Watanabe, T. Tsuji, Y. Fukuda, T. Wakimoto, S. Mayaguchi, Jpn, Appln. Phys., 38(12B)(1999)L1502.)
상기 논문에 보고된 EL 물질(Ir 복합체)의 분자식은 다음과 같다.
상술한 바와 같이, 3중항 여기에 의한 인광을 실제로 적용할 수 있다면 단일 여기에 의한 형광을 이용하는 경우와 비교할 때 3 내지 4배의 외부발광양자효율을 얻을 수 있다.
본 실시예에 따른 구조는 실시예 1 내지 실시예 13들의 구조들중 임의의 구조들을 조합하여 임의로 실시할 수 있다.
(실시예 15)
본 실시예에서는 실제로 선적가능한 제품을 완성하도록 본 발명에 따른 표시패널에 FPC 또는 TAB와 같은 커넥터를 연결하는 경우를 설명한다.
도 22에 있어서, 화소부(1801)에는 다수의 화소가 제공된다. 화소부(1801)와 그 화소부(1801)의 배선을 외부에 접속시키기 위한 커넥터를 구비하는 모듈을 표시패널(1806)로 지칭한다.
부호(1802),(1803)는 소스신호선구동회로, 게이트신호선구동회로를 각기 나타낸다. 소스신호선구동회로(들)((1802)의 개수 및게이트신호선구동회로(들)(1803)의 개수는 임의적이다.
소스신호선구동회로(1802), 게이트신호선구동회로(1803), 화소부(1801), 그 화소부(1801)와 구동회로의 배선들을 외부에 접속시키기 위한 커넥터로 구성되는 구동회로를 갖는 모듈을 구동회로를 갖는 표시패널(1807)로서 지칭한다. 구동회로를 갖는 이 표시패널(1807)은 구동회로가 제공되는 표시패널(1806)이다.
구동회로를 갖는 표시패널(1807)과 관련해서는 두 가지 경우, 즉, 구동회로와 화소부(1801)를 서로 다른 기판상에 제공하여 FPC 또는 TAB와 같은 커넥터를 통해 서로 접속시키는 경우와, 구동회로와 화소부(1801)를 동일 기판상에 제공하는 경우가 있다. 전자는 외장형 구동회로를 갖는 표시패널로서 지칭되며, 후자는 일체형 구동회로를 갖는 표시패널로서 지칭된다.
도 23A는 외장형 구동회로를 갖는 표시패널의 평면도이다. 화소부(1801)는 기판(1810)상에 제공된다. 화소부(1801)의 배선들은 FPC(1811)를 통해 외장설비용의 기판(1814)에 모두 제공되는 소스신호선구동회로(1802)와 게이트신호선구동회로(1803)에 접속된다. 소스신호선구동회로(1802), 게이트신호선구동회로(1803), 화소부(1801)의 배선들은 외부 접속용의 FPC(1811)를 통해 외부와 접속된다.
비록 도 23A에서는 화소부(1801)를 갖는 기판(1810)이 외장설비용의 기판(1814)상에 제공되는 것으로 설명하였으나, 본 발명이 이에 국한되는 것은 아니다. 기판(1810)을 외장설비용의 기판(1814)상에 제공할 필요는 없다.
도 23B는 일체형 구동회로를 갖는 표시패널의 평면도이다. 화소부(1801), 소스신호선구동회로(1802), 게이트신호선구동회로(1803)들은 모두 기판(1810)상에 제공된다. 화소부(1801)의 배선, 소스신호선구동회로(1802)의 배선, 게이트신호선구동회로(1803)의 배선들은 외부접속용의 FPC(1812)에 의해 외부와 접속된다.
도 23에 있어서 소스신호선구동회로(1802)의 개수와 게이트신호선구동회로(1803)의 개수는 도시된 바와 같이 한정되지 않고 설계자가 적절히 선택할 수 있다.
도 22에 있어서, 제어기(1804)는 구동회로를 구동하는 기능과 화소부(1801)가 영상을 표시하게 하는 기능을 갖는다. 일례로, 제어기(1804)는 소스신호선구동회로(1802)에 외부로부터 입력된 영상정보를 갖는 신호를 입력하는 기능과, 구동회로를 구동시키기 위한 신호(일례로 클럭신호(CLK) 또는 시작펄스신호(SP))를 발생시키기 위한 기능 구동회로와 화소부(1801)에 전압 또는 전류를 공급하기 위한 전원으로서의 기능을 가지고 있다.
구동회로(소스신호선구동회로(1802)와 게이트신호선구동회로(1803)), 화소부(1801), 제어기(1804), 화소부(1801)의 배선, 구동회로의 배선, 제어기(1804)의 배선을 외부에 접속시키기 위한 커넥터를 갖는 모듈을 제어기와 구동회로를 갖는 표시패널(1808)로서 지칭한다. 제어기와 구동회로를 갖는 표시패널(1808)은 구동회로와 제어기(1804)가 제공되어 있는 표시패널(1806)이다.
제어기(1804)의 구동은 마이크로컴퓨터(1805)에 의해 제어된다. 마이크로컴퓨터(1805), 구동회로, 화소부(1801), 제어기(1804), 화소부(1801)의 배선, 구동회로의 배선, 제어기(1804)의 배선을 외부에 접속시키기 위한 커넥터를 갖는 모듈을 마이크로컴퓨터, 제어기 및 구동회로를 갖는 표시패널(1809)로서 지칭한다. 마이크로컴퓨터, 제어기 및 구동회로를 갖는 표시패널(1809)은 구동회로, 제어기(1804), 마이크로컴퓨터(1805)가 제공되어 있는 표시패널(1806)이다.
실제로 제품은 표시패널(1806), 구동회로를 갖는 표시패널(1807), 제어기와 구동회로를 갖는 표시패널(1808), 또는 마이크로컴퓨터, 제어기 및 구동회로를 갖는 표시패널(1809)의 형태로 선적된다. 표시패널(1806), 구동회로를 갖는 표시패널(1807), 제어기와 구동회로를 갖는 표시패널(1808), 또는 마이크로컴퓨터, 제어기 및 구동회로를 갖는 표시패널(1809) 중 어느 것이나 모듈(표시장치)로서 지칭된다. 본 발명에 따른 EL표시장치는 상기한 표시장치들 중 하나다.
(실시예 16)
본 발명의 표시장치에 적용되는 EL 표시장치는 자기발광형으로서, 이에 따라 밝은 장소에서도 우수한 가시성을 나타내며, 또한 넓은 시야각을 가짐에 따라 다양한 전자장치의 표시부로서 사용할 수 있다. 일례로, 대형 스크린상에서 TV프로그램 등을 볼 수 있도록 본 발명에 따른 표시장치를 30인치이상(전형적으로 40인치이상)의 대각선크기를 갖는 EL 표시장치의 표시부로서 사용가능하다.
상기 EL 표시장치는 퍼스날 컴퓨터용의 표시장치, TV 방송프로그램의 수신용 표시장치, 광고표시용 표시장치와 같이 정보표시를 위해 사용되는 모든 종류의 표시장치를 포함한다. 또한, 본 발명의 표시장치는 기타의 다양한 전자장치들의 표시부로서 사용가능하다.
이러한 전자장치의 예로는 비디오 카메라, 디지탈 카메라, 고글형 표시장치(헤드장착형 표시장치), 차량용 네비게이션 시스템, 음향재생시스템(카오디오 스테레오, 오디오 콤포넌트 시스템), 노트북형 퍼스날 컴퓨터, 게임장치, 휴대형정보단말기(이동형 컴퓨터, 휴대전화, 휴대형 게임기, 또는 전자책), 기록매체가 구비된 이미지재생장치(특히, 디지탈 다목적 디스크 재생기(DVD)와 같은 기록매체의 이미지를 표시하는 표시부를 구비하여 기록매체의 재생을 수행하는 장치)를 들 수 있다. 특히, 휴대용 정보 단말기의 경우에는 대각선 방향에서 보기 쉽다는 경향 때문에 종종 넓은 시야각이 매우 중요하게 취급된다. 따라서, OLED 표시장치를 사용하는 것이 바람직하다. 도 24와 도 25에는 상기한 전자장치들의 특정 예들이 도시되어 있다.
도 24A에는 케이싱(3301), 지지 스탠드(3302) 및 표시부(3303)를 갖는 EL 표시 장치가 도시되어 있다. 본 발명은 표시부(3303)로서 사용할 수 있다. 본 발명에 따른 표시장치는 표시부(3303)로서 사용할 수 있다.
도 24B에는 비디오 카메라가 도시되어 있는데, 이 비디오 카메라는 주 몸체(3311), 표시부(3312), 음향 입력부(3313), 동작스위치(3314), 배터리(3315) 및 이미지 수신부(3316) 등등을 갖는다. 본 발명의 표시장치는 표시부(3312)로서 사용할 수 있다.
도 24C에는 헤드장착형 EL 표시장치의 일부(우측부)가 도시되어 있는데, 이 헤드장착형 EL 표시장치는 주 몸체(3321), 신호케이블(3322), 헤드장착밴드 (3323), 화면부(3324), 광학시스템(3325), 표시부(3326) 등을 가지고 있다. 본 발명의 표시장치는 표시부(3326)로서 사용할 수 있다.
도 24D에는 기록 매체를 갖춘 이미지 재생장치(특히, DVD 재생 장치)가 도시되어 있는데, 이 이미지 재생장치는 주 몸체(3331), 기록매체(일례로, DVD)(3332), 동작스위치(3333), 제 1 표시부(3334) 및 제 2 표시부(3335)를 갖는다. 제 1 표시부(3334)는 주로 이미지 정보를 표시하는 데 사용되고, 제 2 표시부(3335)는 주로 문자 정보를 표시하는 데 사용된다. 본 발명의 표시장치는 제 1 표시부(3334) 및 제 2 표시부(3335)로서 사용할 수 있다. 가정용 게임기와 같은 장치도 기록 매체를 갖춘 상기 이미지 재생 장치에 포함될 수 있다.
도 24E에는 고글형 표시장치(헤드장착형 표시장치)가 도시되어 있는데, 이 고글형 표시장치는 주 몸체(3341), 표시부(3342), 그리고 아암부(3343)를 가지고 있다. 본 발명의 전자장치 및 그 구동방법은 표시부(3342)에 적용가능하다.
도 24F에는 퍼스날 컴퓨터가 도시되어 있는데, 이 퍼스날 컴퓨터는 주 몸체(3351), 케이싱(3352), 표시부(3353), 그리고 키보드(3354) 등을 가지고 있다. 본 발명의 표시장치는 표시부(3353)로서 사용 가능하다.
만일 미래에 유기 EL 물질의 휘도 증가가 가능해진다면 렌즈 등으로 출력 이미지 정보를 갖는 빛을 확대하고 투영하는 전면형 또는 배면형 프로젝터에도 본 발명을 적용할 수 있게 될 것이다.
또한, 상기한 전자 장치들은 종종 인터넷 및 CATV (케이블 TV 시스템)와 같은 전자 통신 회로를 통해 전달된 정보를 표시하며, 특히 동영상을 표시하는 상황이 현재 계속 증가 추세에 있다. 상기한 자기 발광 장치들은 EL 물질의 빠른 반응 속도때문에 동영상을 표시하는 데 적합하다.
이 외에도, EL 표시장치의 발광부는 전력을 소비하기 때문에, 가능한 한 작은 발광부를 형성하면서 정보를 표시하는 것이 바람직하다. 따라서, 휴대용 정보 단말기, 특히, 휴대 전화 또는 음향 재생장치와 같이 주로 문자 정보용의 표시부에 EL표시장치를 사용할 경우에는 비발광부를 배경으로 셋팅하고, 발광부로 문자 정보를 형성할 수 있게 EL표시장치를 구동하는 것이 바람직하다.
도 25A에는 휴대 전화기가 도시되어 있는데, 이 휴대 전화기는 주 몸체(3401), 음향 출력부(3402), 음향 입력부(3403), 표시부(3404),동작스위치(3405) 및 안테나(3406)를 가지고 있다. 본 발명의 표시장치는 표시부(3404)로서 사용할 수 있다. 흑색 배경에 백색 문자를 표시하는 방식을 이용하면 표시부(3404)로 인한 휴대 전화기의 전력 소비를 줄일 수 있다.
도 25B에는 음향재생장치, 구체적으로 카 오디오 장치가 도시되어 있는데, 이 음향재생장치는 주 몸체(3411), 표시부(3412) 및 동작스위치(3413), (3414)를 가지고 있다. 본 발명의 표시장치는 표시부(3412)로서 사용할 수 있다. 또한, 이 실시예에서는 실장형의 카 오디오 장치를 예시하였으나, 휴대형 오디오 재생장치 또는 가정형 오디오 재생장치에도 적용가능하다. 흑색 배경에 백색 문자를 표시하는 방식을 이용하면 표시부(3414)에 의한 전력 소비를 줄일 수 있는데, 이는 휴대용 음향 재생 장치에 적용할 경우 특히 효과적이다.
도 25C에는 디지털 카메라가 예시되어 있는데, 이 디지털 카메라는 주몸체(3501), 제 1 표시부(3502), 뷰파인더부(3503), 동작스위치(3504), 제 2 표시부(3505), 밧데리(3506)를 포함한다. 본 발명의 표시패널은 제 1 표시부(3502)와 제 2 표시부(3505)용으로 사용할 수 있다. 또한, 제 2 표시부(3505)가 동작패널용으로 사용되는 경우에는 흑색바탕에 백색 문자를 표시케 함으로써 전력소비를 줄일 수 있다.
본 실시예에 도시된 휴대형 전자장치들의 경우, 외부광을 감지하도록 센서부가 제공되어 전력소비를 줄일수 있는 방법으로서 어두운 지역에서 사용할 때는 표시장치의 휘도를 낮추는 기능을 한다.
상술한 바와 같이, 본 발명은 모든 분야의 폭 넓은 종류의 전자장치에 다양하게 적용 가능하다. 본 실시예의 전자장치들은 실시예 1 내지 실시예 15에 도시된 구성 중 임의의 것을 사용하는 것이 가능하다.
본 발명에 따르면 상술한 구조에 의해 비록 어느 정도의 IDS-VGS특성 변화가 존재하는 경우라도 동일한 게이트전압이 인가될 때 출력되는 전류량의 변화를 억제할 수 있고, 이에 따라 동일한 전압의 신호가 입력됨에도 불구하고 IDS-VGS특성 변화로 인해 인접 화소들간에 EL소자로부터 방출되는 광량에 상당한 차이가 발생하는 상태를 방지할 수 있다.
또한, 본 발명에 따르면 표시동작이 이루어지지 않는 비발광기간을 제공할 수 있다. 종래의 아날로그구동방법의 경우에는 만일 모든 화소가 백색을 표시하는 영상이 EL표시장치에 표시되면 EL소자들은 항상 발광을 하게 되는데, 이는 EL층의 열화를 가속화시키는 원인이 된다. 본 발명에 따르면 비발광기간이 제공될 수 있기 때문에 EL층의 열화를 어느 정도 억제시킬 수 있다.

Claims (82)

  1. 표시 장치에 있어서,
    다수의 게이트신호선들과,
    상기 다수의 게이트신호선들 중 하나 이상의 게이트신호선에 의해 각기 제어되는 다수의 화소들을 포함하고,
    상기 다수의 화소들의 각각은 제 1 절환TFT, 제 2 절환TFT, 소거TFT, EL구동 TFT, 및 EL소자를 포함하고,
    상기 소거TFT의 절환은 상기 다수의 게이트신호선들 중 k번째 게이트신호선(여기서, k는 자연수)에 인가되는 전압에 의해 제어되고,
    상기 제 1 절환TFT의 절환은 상기 다수의 게이트신호선들 중 k+1번째 게이트신호선(여기서, k는 자연수)에 인가되는 전압에 의해 제어되고,
    상기 제 2 절환TFT의 절환은 상기 다수의 게이트신호선들 중 k+2번째 게이트신호선(여기서, k는 자연수)에 인가되는 전압에 의해 제어되고,
    상기 제 1 절환TFT와 제 2 절환TFT가 모두 ON상태에 있을 때 상기 EL구동TFT의 게이트전극에 디지털비디오신호가 입력되고,
    상기 EL구동TFT의 절환은 상기 디지털비디오신호에 의해 제어되고,
    상기 소거TFT가 점등되면 상기 EL구동TFT가 소등되고,
    상기 EL소자는 상기 EL구동TFT가 ON상태에 있을 때 발광하며 상기 EL구동TFT가 OFF상태에 있을때는 발광하지 않는 것을 특징으로 하는 표시장치.
  2. 표시 장치에 있어서,
    다수의 소스신호선들과,
    상기 다수의 소스신호선들과 교차하는 다수의 게이트신호선들과,
    상기 다수의 소스신호선의 상기 다수의 게이트신호선을 따라 연장되는 다수의 전원선들과,
    매트릭스형태로 배치된 다수의 화소들을 포함하고,
    상기 다수의 화소들의 각각은 제 1 절환TFT, 제 2 절환TFT, 소거TFT, EL구동 TFT, 및 EL소자를 포함하고,
    상기 소거TFT의 게이트전극은 상기 다수의 게이트신호선들 중 k번째 게이트신호선(여기서, k는 자연수)에 접속되고,
    상기 제 1 절환TFT의 게이트전극은 상기 다수의 게이트신호선들 중 k+1번째 게이트신호선(여기서, k는 자연수)에 접속되고,
    상기 제 2 절환TFT의 게이트전극은 상기 다수의 게이트신호선들 중 k+2번째 게이트신호선(여기서, k는 자연수)에 접속되고,
    상기 제 2 절환TFT의 소스영역과 드레인영역 중 하나는 상기 다수의 소스신호선들 중 하나에 접속되고, 다른 하나는 상기 제 1 절환TFT의 소스영역 또는 드레인영역에 접속되고,
    상기 제 2 절환TFT의 상기 소스영역 또는 드레인영역에 접속되지 않은 상기 제 1 절환TFT의 상기 소스영역 또는 드레인여역은 EL구동TFT의 게이트전극에 접속되고,
    상기 소거TFT의 소스영역과 드레인영역 중 하나는 상기 다수의 전원선들 중 하나에 접속되고, 다른 하나는 상기 EL구동TFT의 상기 게이트전극에 접속되고,
    상기 EL구동TFT의 소스영역은 상기 다수의 전원선들 중 하나에 접속되고, 상기 EL구동TFT의 드레인영역은 상기 EL소자에 접속되는 것을 특징으로 하는 표시장치.
  3. 표시 장치에 있어서,
    다수의 소스신호선들과,
    상기 다수의 소스신호선들과 교차하는 다수의 게이트신호선들과,
    상기 다수의 소스신호선의 상기 다수의 게이트신호선을 따라 연장되는 다수의 전원선들과,
    매트릭스형태로 배치된 다수의 화소들을 포함하고,
    상기 다수의 화소들의 각각은 제 1 절환TFT, 제 2 절환TFT, 소거TFT, EL구동 TFT, 및 EL소자를 포함하고,
    상기 소거TFT의 게이트전극은 상기 다수의 게이트신호선들 중 k번째 게이트신호선(여기서, k는 자연수)에 접속되고,
    상기 제 1 절환TFT의 게이트전극은 상기 다수의 게이트신호선들 중 k+2번째 게이트신호선(여기서, k는 자연수)에 접속되고,
    상기 제 2 절환TFT의 게이트전극은 상기 다수의 게이트신호선들 중 k+1번째게이트신호선(여기서, k는 자연수)에 접속되고,
    상기 제 2 절환TFT의 소스영역과 드레인영역 중 하나는 상기 다수의 소스신호선들 중 하나에 접속되고, 다른 하나는 상기 제 1 절환TFT의 소스영역 또는 드레인영역에 접속되고,
    상기 제 2 절환TFT의 상기 소스영역 또는 드레인영역에 접속되지 않은 상기 제 1 절환TFT의 상기 소스영역 또는 드레인영역은 EL구동TFT의 게이트전극에 접속되고,
    상기 소거TFT의 소스영역과 드레인영역 중 하나는 상기 다수의 전원선들 중 하나에 접속되고, 다른 하나는 상기 EL구동TFT의 상기 게이트전극에 접속되고,
    상기 EL구동TFT의 소스영역은 상기 다수의 전원선들 중 하나에 접속되고, 상기 EL구동TFT의 드레인영역은 상기 EL소자에 접속되는 것을 특징으로 하는 표시장치.
  4. 표시 장치에 있어서,
    다수의 소스신호선들과,
    상기 다수의 소스신호선들과 교차하는 다수의 게이트신호선들과,
    상기 다수의 소스신호선의 상기 다수의 게이트신호선을 따라 연장되는 다수의 전원선들과,
    매트릭스형태로 배치된 다수의 화소들을 포함하고,
    상기 다수의 화소들의 각각은 제 1 절환TFT, 제 2 절환TFT, 소거TFT, EL구동TFT, 및 EL소자를 포함하고,
    상기 EL소자는 양극, 음극, 그리고 상기 양극과 음극사이에 제공되는 EL층을 포함하고,
    상기 소거TFT의 게이트전극은 상기 다수의 게이트신호선들 중 k번째 게이트신호선(여기서, k는 자연수)에 접속되고,
    상기 제 1 절환TFT의 게이트전극은 상기 다수의 게이트신호선들 중 k+1번째 게이트신호선(여기서, k는 자연수)에 접속되고,
    상기 제 2 절환TFT의 게이트전극은 상기 다수의 게이트신호선들 중 k+2번째 게이트신호선(여기서, k는 자연수)에 접속되고,
    상기 제 2 절환TFT의 소스영역과 드레인영역 중 하나는 상기 다수의 소스신호선들 중 하나에 접속되고, 다른 하나는 상기 제 1 절환TFT의 소스영역 또는 드레인영역에 접속되고,
    상기 제 2 절환TFT의 상기 소스영역 또는 드레인영역에 접속되지 않은 상기 제 1 절환TFT의 상기 소스영역 또는 드레인영역은 EL구동TFT의 게이트전극에 접속되고,
    상기 소거TFT의 소스영역과 드레인영역 중 하나는 상기 다수의 전원선들 중 하나에 접속되고, 다른 하나는 상기 EL구동TFT의 상기 게이트전극에 접속되고,
    상기 EL구동TFT의 소스영역은 상기 다수의 전원선들 중 하나에 접속되고, 상기 EL구동TFT의 드레인영역은 상기 EL소자에 접속되고,
    상기 EL구동TFT는 p채널형 TFT인 것을 특징으로 하는 표시장치.
  5. 표시 장치에 있어서,
    다수의 소스신호선들과,
    상기 다수의 소스신호선들과 교차하는 다수의 게이트신호선들과,
    상기 다수의 소스신호선의 상기 다수의 게이트신호선을 따라 연장되는 다수의 전원선들과,
    매트릭스형태로 배치된 다수의 화소들을 포함하고,
    상기 다수의 화소들의 각각은 제 1 절환TFT, 제 2 절환TFT, 소거TFT, EL구동 TFT, 및 EL소자를 포함하고,
    상기 EL소자는 양극, 음극, 그리고 상기 양극과 음극사이에 제공되는 EL층을 포함하고,
    상기 소거TFT의 게이트전극은 상기 다수의 게이트신호선들 중 k번째 게이트신호선(여기서, k는 자연수)에 접속되고,
    상기 제 1 절환TFT의 게이트전극은 상기 다수의 게이트신호선들 중 k+1번째 게이트신호선(여기서, k는 자연수)에 접속되고,
    상기 제 2 절환TFT의 게이트전극은 상기 다수의 게이트신호선들 중 k+2번째 게이트신호선(여기서, k는 자연수)에 접속되고,
    상기 제 2 절환TFT의 소스영역과 드레인영역 중 하나는 상기 다수의 소스신호선들 중 하나에 접속되고, 다른 하나는 상기 제 1 절환TFT의 소스영역 또는 드레인영역에 접속되고,
    상기 제 2 절환TFT의 상기 소스영역 또는 드레인영역에 접속되지 않은 상기 제 1 절환TFT의 상기 소스영역 또는 드레인영역은 EL구동TFT의 게이트전극에 접속되고,
    상기 소거TFT의 소스영역과 드레인영역 중 하나는 상기 다수의 전원선들 중 하나에 접속되고, 다른 하나는 상기 EL구동TFT의 상기 게이트전극에 접속되고,
    상기 EL구동TFT의 소스영역은 상기 다수의 전원선들 중 하나에 접속되고, 상기 EL구동TFT의 드레인영역은 상기 EL소자에 접속되고,
    상기 EL구동TFT는 n채널형 TFT인 것을 특징으로 하는 표시장치.
  6. 제 4 항에 있어서, 상기 EL층은 저분자 유기물질 또는 중합체 유기물질로 형성되는 것을 특징으로 하는 표시장치.
  7. 제 5 항에 있어서, 상기 EL층은 저분자 유기물질 또는 중합체 유기물질로 형성되는 것을 특징으로 하는 표시장치.
  8. 제 6 항에 있어서, 상기 저분자 유기물질은 Alq3(트리스-8-퀴노릴라이트-알루미늄) 또는 TPD(트리페닐아민 유도체)로 형성되는 것을 특징으로 하는 표시장치.
  9. 제 7 항에 있어서, 상기 저분자 유기물질은 Alq3(트리스-8-퀴노릴라이트-알루미늄) 또는 TPD(트리페닐아민 유도체)로 형성되는 것을 특징으로 하는 표시장치.
  10. 제 6 항에 있어서, 상기 중합체 유기물질은 PPV(폴리페닐렌비닐렌), PVK(폴리비닐카보졸), 또는 폴리카보네이트로 형성되는 것을 특징으로 하는 표시장치.
  11. 제 7 항에 있어서, 상기 중합체 유기물질은 PPV(폴리페닐렌비닐렌), PVK(폴리비닐카보졸), 또는 폴리카보네이트로 형성되는 것을 특징으로 하는 표시장치.
  12. 제 4 항에 있어서, 상기 양극 또는 음극은 상기 EL구동TFT의 상기 드레인영역에 직접적으로 또는 하나 이상의 배선을 통해 접속되고,
    상기 양극 또는 음극이 상기 EL구동TFT의 드레인영역에 또는 상기 하나 이상의 배선에 접속되는 영역에 뱅크가 형성되는 것을 특징으로 하는 표시장치.
  13. 제 5 항에 있어서, 상기 양극 또는 음극은 상기 EL구동TFT의 상기 드레인영역에 직접적으로 또는 하나 이상의 배선을 통해 접속되고,
    상기 양극 또는 음극이 상기 EL구동TFT의 드레인영역에 또는 상기 하나 이상의 배선에 접속되는 영역에 뱅크가 형성되는 것을 특징으로 하는 표시장치.
  14. 제 9 항에 있어서, 상기 뱅크는 광차단성을 갖는 것을 특징으로 하는 표시장치.
  15. 표시 장치에 있어서,
    다수의 소스신호선들과,
    상기 다수의 소스신호선들과 교차하는 다수의 게이트신호선들과,
    상기 다수의 소스신호선의 상기 다수의 게이트신호선을 따라 연장되는 다수의 전원선들과,
    매트릭스형태로 배치된 다수의 화소들을 포함하고,
    상기 다수의 화소들의 각각은 제 1 절환TFT, 제 2 절환TFT, 소거TFT, EL구동 TFT, 및 EL소자를 포함하고,
    상기 소거TFT의 게이트전극은 상기 다수의 게이트신호선들 중 k번째 게이트신호선(여기서, k는 자연수)에 접속되고,
    상기 제 1 절환TFT의 게이트전극은 상기 다수의 게이트신호선들 중 k+1번째 게이트신호선(여기서, k는 자연수)에 접속되고,
    상기 제 2 절환TFT의 게이트전극은 상기 다수의 게이트신호선들 중 k+2번째 게이트신호선(여기서, k는 자연수)에 접속되고,
    상기 제 2 절환TFT의 소스영역과 드레인영역 중 하나는 상기 다수의 소스신호선들 중 하나에 접속되고, 다른 하나는 상기 제 1 절환TFT의 소스영역 또는 드레인영역에 접속되고,
    상기 제 2 절환TFT의 상기 소스영역 또는 드레인영역에 접속되지 않은 상기 제 1 절환TFT의 상기 소스영역 또는 드레인영역은 EL구동TFT의 게이트전극에 접속되고,
    상기 소거TFT의 소스영역과 드레인영역 중 하나는 상기 다수의 전원선들 중 하나에 접속되고, 다른 하나는 상기 EL구동TFT의 상기 게이트전극에 접속되고,
    상기 EL구동TFT의 소스영역은 상기 다수의 전원선들 중 하나에 접속되고, 상기 EL구동TFT의 드레인영역은 상기 EL소자에 접속되고,
    일 프레임기간에는 다수의 기록기간(Ta)과 다수의 소거기간(Te)이 제공되고,
    상기 다수의 게이트신호선들은 상기 다수의 기록기간(Ta)동안 상기 다수의 게이트신호선들에 순차로 입력되는 제 1 선택신호에 따라 순차적으로 선택되고,
    상기 다수의 게이트신호선들은 상기 다수의 소거기간(Te)동안 상기 다수의 게이트신호선들에 순차로 입력되는 제 2 선택신호에 따라 순차적으로 선택되고,
    상기 제 1 선택신호에 따라 상기 다수의 게이트신호선들 중 하나의 게이트신호선이 선택되는 기간과 인접 게이트신호선이 선택되는 기간이 서로 중복되고,
    상기 제 2 선택신호에 따라 상기 다수의 게이트신호선들 중 하나의 게이트신호선이 선택되는 기간과 인접 게이트신호선이 선택되는 기간은 서로 중복되지 않고,
    상기 제 1 선택신호에 따라 상기 다수의 게이트신호선들 중 임의의 게이트신호선이 선택되는 기간은 상기 제 2 선택신호에 따라 상기 다수의 게이트신호선이 선택되는 기간의 두배에 해당하는 것을 특징으로 하는 표시장치.
  16. 표시 장치에 있어서,
    다수의 소스신호선들과,
    상기 다수의 소스신호선들과 교차하는 다수의 게이트신호선들과,
    상기 다수의 소스신호선의 상기 다수의 게이트신호선을 따라 연장되는 다수의 전원선들과,
    매트릭스형태로 배치된 다수의 화소들을 포함하고,
    상기 다수의 화소들의 각각은 제 1 절환TFT, 제 2 절환TFT, 소거TFT, EL구동 TFT, 및 EL소자를 포함하고,
    상기 소거TFT의 게이트전극은 상기 다수의 게이트신호선들 중 k번째 게이트신호선(여기서, k는 자연수)에 접속되고,
    상기 제 1 절환TFT의 게이트전극은 상기 다수의 게이트신호선들 중 k+1번째 게이트신호선(여기서, k는 자연수)에 접속되고,
    상기 제 2 절환TFT의 게이트전극은 상기 다수의 게이트신호선들 중 k+2번째 게이트신호선(여기서, k는 자연수)에 접속되고,
    상기 제 2 절환TFT의 소스영역과 드레인영역 중 하나는 상기 다수의 소스신호선들 중 하나에 접속되고, 다른 하나는 상기 제 1 절환TFT의 소스영역 또는 드레인영역에 접속되고,
    상기 제 2 절환TFT의 상기 소스영역 또는 드레인영역에 접속되지 않은 상기 제 1 절환TFT의 상기 소스영역 또는 드레인영역은 EL구동TFT의 게이트전극에 접속되고,
    상기 소거TFT의 소스영역과 드레인영역 중 하나는 상기 다수의 전원선들 중하나에 접속되고, 다른 하나는 상기 EL구동TFT의 상기 게이트전극에 접속되고,
    상기 EL구동TFT의 소스영역은 상기 다수의 전원선들 중 하나에 접속되고, 상기 EL구동TFT의 드레인영역은 상기 EL소자에 접속되고,
    일 프레임기간에는 다수의 기록기간(Ta)과 다수의 소거기간(Te)이 제공되고,
    상기 다수의 게이트신호선들은 상기 다수의 기록기간(Ta)동안 상기 다수의 게이트신호선들에 순차로 입력되는 제 1 선택신호에 따라 순차적으로 선택되고,
    상기 다수의 게이트신호선들은 상기 다수의 소거기간(Te)동안 상기 다수의 게이트신호선들에 순차로 입력되는 제 2 선택신호에 따라 순차적으로 선택되고,
    상기 제 1 선택신호에 따라 상기 다수의 게이트신호선들 중 하나의 게이트신호선이 선택되는 기간과 인접 게이트신호선이 선택되는 기간이 서로 중복되고,
    상기 제 2 선택신호에 따라 상기 다수의 게이트신호선들 중 하나의 게이트신호선이 선택되는 기간과 인접 게이트신호선이 선택되는 기간은 서로 중복되지 않고,
    상기 다수의 게이트신호선들이 상기 제 1 선택신호에 따라 선택되는 기간동안 상기 다수의 소스신호선들에 디지털비디오신호가 입력되고,
    상기 제 1 선택신호에 따라 상기 다수의 게이트신호선들 중 임의의 게이트신호선이 선택되는 기간은 상기 제 2 선택신호에 따라 상기 다수의 게이트신호선이 선택되는 기간의 두배에 해당하는 것을 특징으로 하는 표시장치.
  17. 표시 장치에 있어서,
    다수의 소스신호선들과,
    상기 다수의 소스신호선들과 교차하는 다수의 게이트신호선들과,
    상기 다수의 소스신호선의 상기 다수의 게이트신호선을 따라 연장되는 다수의 전원선들과,
    매트릭스형태로 배치된 다수의 화소들을 포함하고,
    상기 다수의 화소들의 각각은 제 1 절환TFT, 제 2 절환TFT, 소거TFT, EL구동 TFT, 및 EL소자를 포함하고,
    상기 소거TFT의 게이트전극은 상기 다수의 게이트신호선들 중 k번째 게이트신호선(여기서, k는 자연수)에 접속되고,
    상기 제 1 절환TFT의 게이트전극은 상기 다수의 게이트신호선들 중 k+1번째 게이트신호선(여기서, k는 자연수)에 접속되고,
    상기 제 2 절환TFT의 게이트전극은 상기 다수의 게이트신호선들 중 k+2번째 게이트신호선(여기서, k는 자연수)에 접속되고,
    상기 제 2 절환TFT의 소스영역과 드레인영역 중 하나는 상기 다수의 소스신호선들 중 하나에 접속되고, 다른 하나는 상기 제 1 절환TFT의 소스영역 또는 드레인영역에 접속되고,
    상기 제 2 절환TFT의 상기 소스영역 또는 드레인영역에 접속되지 않은 상기 제 1 절환TFT의 상기 소스영역 또는 드레인영역은 EL구동TFT의 게이트전극에 접속되고,
    상기 소거TFT의 소스영역과 드레인영역 중 하나는 상기 다수의 전원선들 중하나에 접속되고, 다른 하나는 상기 EL구동TFT의 상기 게이트전극에 접속되고,
    상기 EL구동TFT의 소스영역은 상기 다수의 전원선들 중 하나에 접속되고, 상기 EL구동TFT의 드레인영역은 상기 EL소자에 접속되고,
    일 프레임기간에는 n개의 기록기간(Ta1, Ta2, ..., Tan)과 m-1개의 소거기간(Te1, Te2, ..., Te(m-1))(여기서, m은 2 내지 n의 임의 수)이 제공되고,
    상기 기록기간(Ta1, Ta2, ..., Tan)동안 상기 EL구동TFT들의 상기 게이트전극들에 디지털비디오신호가 입력되고,
    상기 EL구동TFT들의 상기 게이트전극들에 입력된 상기 디지털비디오신호는 상기 소거기간(Te1, Te2, ..., Te(m-1))중에 소거되며,
    상기 기록기간(Ta1, Ta2, ..., Tan)들의 시작점으로부터 그 기록기간(Ta1, Ta2, ..., Tan)에 후속으로 나타나는 기록기간들 또는 소거기간들의 시작점까지의 기간들이 각각 표시기간(Tr1, Tr2, ..., Tr(m-1))들이고,
    상기 소거기간(Te1, Te2, ..., Te(m-1))들의 시작점으로부터 그 소거기간(Te1, Te2, ..., Te(m-1))에 후속으로 나타나는 기록기간들의 시작점까지의 기간들이 각각 비표시기간(Td1, Td2, ..., Td(m-1))들이고,
    상기 디지털비디오신호에 따라 상기 EL소자들이 발광하는지의 여부가 결정되고,
    상기 표시기간(Tr1, Tr2, ..., Trn)들의 길이의 비는 20: 21: ... : 2(n-1)로 표시되는 것을 특징으로 하는 표시장치.
  18. 표시 장치에 있어서,
    다수의 소스신호선들과,
    상기 다수의 소스신호선들과 교차하는 다수의 게이트신호선들과,
    상기 다수의 소스신호선의 상기 다수의 게이트신호선을 따라 연장되는 다수의 전원선들과,
    매트릭스형태로 배치된 다수의 화소들을 포함하고,
    상기 다수의 화소들의 각각은 제 1 절환TFT, 제 2 절환TFT, 소거TFT, EL구동 TFT, 및 EL소자를 포함하고,
    상기 소거TFT의 게이트전극은 상기 다수의 게이트신호선들 중 k번째 게이트신호선(여기서, k는 자연수)에 접속되고,
    상기 제 1 절환TFT의 게이트전극은 상기 다수의 게이트신호선들 중 k+1번째 게이트신호선(여기서, k는 자연수)에 접속되고,
    상기 제 2 절환TFT의 게이트전극은 상기 다수의 게이트신호선들 중 k+2번째 게이트신호선(여기서, k는 자연수)에 접속되고,
    상기 제 2 절환TFT의 소스영역과 드레인영역 중 하나는 상기 다수의 소스신호선들 중 하나에 접속되고, 다른 하나는 상기 제 1 절환TFT의 소스영역 또는 드레인영역에 접속되고,
    상기 제 2 절환TFT의 상기 소스영역 또는 드레인영역에 접속되지 않은 상기 제 1 절환TFT의 상기 소스영역 또는 드레인영역은 EL구동TFT의 게이트전극에 접속되고,
    상기 소거TFT의 소스영역과 드레인영역 중 하나는 상기 다수의 전원선들 중 하나에 접속되고, 다른 하나는 상기 EL구동TFT의 상기 게이트전극에 접속되고,
    상기 EL구동TFT의 소스영역은 상기 다수의 전원선들 중 하나에 접속되고, 상기 EL구동TFT의 드레인영역은 상기 EL소자에 접속되고,
    일 프레임기간에는 n개의 기록기간(Ta1, Ta2, ..., Tan)과 m-1개의 소거기간(Te1, Te2, ..., Te(m-1))(여기서, m은 2 내지 n의 임의 수)이 제공되고,
    상기 기록기간(Ta1, Ta2, ..., Tan)동안 상기 EL구동TFT들의 상기 게이트전극들에 디지털비디오신호가 입력되고,
    상기 EL구동TFT들의 상기 게이트전극들에 입력된 상기 디지털비디오신호는 상기 소거기간(Te1, Te2, ..., Te(m-1))중에 소거되며,
    상기 기록기간(Ta1, Ta2, ..., Tan)들의 시작점으로부터 그 기록기간(Ta1, Ta2, ..., Tan)에 후속으로 나타나는 기록기간들 또는 소거기간들의 시작점까지의 기간들이 각각 표시기간(Tr1, Tr2, ..., Tr(m-1))들이고,
    상기 소거기간(Te1, Te2, ..., Te(m-1))들의 시작점으로부터 그 소거기간(Te1, Te2, ..., Te(m-1))에 후속으로 나타나는 기록기간들의 시작점까지의 기간들이 각각 비표시기간(Td1, Td2, ..., Td(m-1))들이고,
    상기 디지털비디오신호에 따라 상기 EL소자들이 발광하는지의 여부가 결정되고,
    상기 표시기간(Tr1, Tr2, ..., Trn)들의 길이의 비는 20: 21: ... : 2(n-1)로 표시되고,
    상기 다수의 게이트신호선들은 상기 기록기간(Ta1, Ta2, ..., Tan)동안 상기 다수의 게이트신호선들에 순차로 입력되는 제 1 선택신호에 따라 순차적으로 선택되고,
    상기 다수의 게이트신호선들은 상기 소거기간(Te1, Te2, ..., Te(m-1))동안 상기 다수의 게이트신호선들에 순차로 입력되는 제 2 선택신호에 따라 순차적으로 선택되고,
    상기 제 1 선택신호에 따라 상기 다수의 게이트신호선들 중 하나의 게이트신호선이 선택되는 기간과 인접 게이트신호선이 선택되는 기간이 서로 중복되고,
    상기 제 2 선택신호에 따라 상기 다수의 게이트신호선들 중 하나의 게이트신호선이 선택되는 기간과 인접 게이트신호선이 선택되는 기간은 서로 중복되지 않고,
    상기 제 1 선택신호에 따라 상기 다수의 게이트신호선들 중 임의의 게이트신호선이 선택되는 기간은 상기 제 2 선택신호에 따라 상기 다수의 게이트신호선이 선택되는 기간의 두배에 해당하는 것을 특징으로 하는 표시장치.
  19. 제 17 항에 있어서, 상기 표시기간(Tr1, Tr2, ..., Trn)은 무작위 순서로 출현되는 것을 특징으로 하는 표시장치.
  20. 제 18 항에 있어서, 상기 표시기간(Tr1, Tr2, ..., Trn)은 무작위 순서로 출현되는 것을 특징으로 하는 표시장치.
  21. 제 17 항에 있어서, 상기 비표시기간(Td1, Td2, ..., Tdn)들 중 최장의 비표시기간은 일 프레임기간 중 최종으로 출현하는 것을 특징으로 하는 표시장치.
  22. 제 18 항에 있어서, 상기 비표시기간(Td1, Td2, ..., Tdn)들 중 최장의 비표시기간은 일 프레임기간 중 최종으로 출현하는 것을 특징으로 하는 표시장치.
  23. 제 15 항에 있어서, 상기 다수의 기록기간(Ta)들은 서로 중복되지 않는 것을 특징으로 하는 표시장치.
  24. 제 16 항에 있어서, 상기 다수의 기록기간(Ta)들은 서로 중복되지 않는 것을 특징으로 하는 표시장치.
  25. 제 17 항에 있어서, 상기 기록기간(Ta1, Ta2, ..., Tan)들은 서로 중복되지 않는 것을 특징으로 하는 표시장치.
  26. 제 18 항에 있어서, 상기 기록기간(Ta1, Ta2, ..., Tan)들은 서로 중복되지않는 것을 특징으로 하는 표시장치.
  27. 제 15 항에 있어서, 상기 다수의 소거기간(Te)들은 서로 중복되지 않는 것을 특징으로 하는 표시장치.
  28. 제 16 항에 있어서, 상기 다수의 소거기간(Te)들은 서로 중복되지 않는 것을 특징으로 하는 표시장치.
  29. 제 17 항에 있어서, 상기 다수의 소거기간(Te)들은 서로 중복되지 않는 것을 특징으로 하는 표시장치.
  30. 제 18 항에 있어서, 상기 다수의 소거기간(Te1, Te2, ..., Te(m-1))들은 서로 중복되지 않는 것을 특징으로 하는 표시장치.
  31. 제 2 항에 있어서,
    상기 EL구동TFT의 상기 게이트전극에 접속되는 게이트배선과,
    상기 다수의 전원선들 중 하나에 접속되는 용량배선을 추가로 포함하고,
    상기 게이트배선과 상기 용량배선사이에는 상기 제 1 절환TFT, 상기 제 2 절환TFT, 상기 소거TFT, 상기 EL구동TFT의 게이트절연막이 제공되는 것을 특징으로 하는 표시장치.
  32. 제 3 항에 있어서,
    상기 EL구동TFT의 상기 게이트전극에 접속되는 게이트배선과,
    상기 다수의 전원선들 중 하나에 접속되는 용량배선을 추가로 포함하고,
    상기 게이트배선과 상기 용량배선사이에는 상기 제 1 절환TFT, 상기 제 2 절환TFT, 상기 소거TFT, 상기 EL구동TFT의 게이트절연막이 제공되는 것을 특징으로 하는 표시장치.
  33. 제 4 항에 있어서,
    상기 EL구동TFT의 상기 게이트전극에 접속되는 게이트배선과,
    상기 다수의 전원선들 중 하나에 접속되는 용량배선을 추가로 포함하고,
    상기 게이트배선과 상기 용량배선사이에는 상기 제 1 절환TFT, 상기 제 2 절환TFT, 상기 소거TFT, 상기 EL구동TFT의 게이트절연막이 제공되는 것을 특징으로 하는 표시장치.
  34. 제 5 항에 있어서,
    상기 EL구동TFT의 상기 게이트전극에 접속되는 게이트배선과,
    상기 다수의 전원선들 중 하나에 접속되는 용량배선을 추가로 포함하고,
    상기 게이트배선과 상기 용량배선사이에는 상기 제 1 절환TFT, 상기 제 2 절환TFT, 상기 소거TFT, 상기 EL구동TFT의 게이트절연막이 제공되는 것을 특징으로하는 표시장치.
  35. 제 15 항에 있어서,
    상기 EL구동TFT의 상기 게이트전극에 접속되는 게이트배선과,
    상기 다수의 전원선들 중 하나에 접속되는 용량배선을 추가로 포함하고,
    상기 게이트배선과 상기 용량배선사이에는 상기 제 1 절환TFT, 상기 제 2 절환TFT, 상기 소거TFT, 상기 EL구동TFT의 게이트절연막이 제공되는 것을 특징으로 하는 표시장치.
  36. 제 16 항에 있어서,
    상기 EL구동TFT의 상기 게이트전극에 접속되는 게이트배선과,
    상기 다수의 전원선들 중 하나에 접속되는 용량배선을 추가로 포함하고,
    상기 게이트배선과 상기 용량배선사이에는 상기 제 1 절환TFT, 상기 제 2 절환TFT, 상기 소거TFT, 상기 EL구동TFT의 게이트절연막이 제공되는 것을 특징으로 하는 표시장치.
  37. 제 17 항에 있어서,
    상기 EL구동TFT의 상기 게이트전극에 접속되는 게이트배선과,
    상기 다수의 전원선들 중 하나에 접속되는 용량배선을 추가로 포함하고,
    상기 게이트배선과 상기 용량배선사이에는 상기 제 1 절환TFT, 상기 제 2 절환TFT, 상기 소거TFT, 상기 EL구동TFT의 게이트절연막이 제공되는 것을 특징으로 하는 표시장치.
  38. 제 18 항에 있어서,
    상기 EL구동TFT의 상기 게이트전극에 접속되는 게이트배선과,
    상기 다수의 전원선들 중 하나에 접속되는 용량배선을 추가로 포함하고,
    상기 게이트배선과 상기 용량배선사이에는 상기 제 1 절환TFT, 상기 제 2 절환TFT, 상기 소거TFT, 상기 EL구동TFT의 게이트절연막이 제공되는 것을 특징으로 하는 표시장치.
  39. 제 2 항에 있어서,
    상기 다수의 게이트신호선들의 설치방향을 따라 배치되는 상기 다수의 화소들 중 두 개의 화소들이 그 사이에 상기 다수의 전원선들 중 하나를 협지한 상태로 서로 인접하게 위치하며, 상기 두 화소들의 상기 EL구동TFT들의 각 소스영역들이 상기 다수의 전원선들 중 상기 하나의 전원선에 접속되는 것을 특징으로 하는 표시장치.
  40. 제 3 항에 있어서,
    상기 다수의 게이트신호선들의 설치방향을 따라 배치되는 상기 다수의 화소들 중 두 개의 화소들이 그 사이에 상기 다수의 전원선들 중 하나를 협지한 상태로서로 인접하게 위치하며, 상기 두 화소들의 상기 EL구동TFT들의 각 소스영역들이 상기 다수의 전원선들 중 상기 하나의 전원선에 접속되는 것을 특징으로 하는 표시장치.
  41. 제 4 항에 있어서,
    상기 다수의 게이트신호선들의 설치방향을 따라 배치되는 상기 다수의 화소들 중 두 개의 화소들이 그 사이에 상기 다수의 전원선들 중 하나를 협지한 상태로 서로 인접하게 위치하며, 상기 두 화소들의 상기 EL구동TFT들의 각 소스영역들이 상기 다수의 전원선들 중 상기 하나의 전원선에 접속되는 것을 특징으로 하는 표시장치.
  42. 제 5 항에 있어서,
    상기 다수의 게이트신호선들의 설치방향을 따라 배치되는 상기 다수의 화소들 중 두 개의 화소들이 그 사이에 상기 다수의 전원선들 중 하나를 협지한 상태로 서로 인접하게 위치하며, 상기 두 화소들의 상기 EL구동TFT들의 각 소스영역들이 상기 다수의 전원선들 중 상기 하나의 전원선에 접속되는 것을 특징으로 하는 표시장치.
  43. 제 15 항에 있어서,
    상기 다수의 게이트신호선들의 설치방향을 따라 배치되는 상기 다수의 화소들 중 두 개의 화소들이 그 사이에 상기 다수의 전원선들 중 하나를 협지한 상태로 서로 인접하게 위치하며, 상기 두 화소들의 상기 EL구동TFT들의 각 소스영역들이 상기 다수의 전원선들 중 상기 하나의 전원선에 접속되는 것을 특징으로 하는 표시장치.
  44. 제 16 항에 있어서,
    상기 다수의 게이트신호선들의 설치방향을 따라 배치되는 상기 다수의 화소들 중 두 개의 화소들이 그 사이에 상기 다수의 전원선들 중 하나를 협지한 상태로 서로 인접하게 위치하며, 상기 두 화소들의 상기 EL구동TFT들의 각 소스영역들이 상기 다수의 전원선들 중 상기 하나의 전원선에 접속되는 것을 특징으로 하는 표시장치.
  45. 제 17 항에 있어서,
    상기 다수의 게이트신호선들의 설치방향을 따라 배치되는 상기 다수의 화소들 중 두 개의 화소들이 그 사이에 상기 다수의 전원선들 중 하나를 협지한 상태로 서로 인접하게 위치하며, 상기 두 화소들의 상기 EL구동TFT들의 각 소스영역들이 상기 다수의 전원선들 중 상기 하나의 전원선에 접속되는 것을 특징으로 하는 표시장치.
  46. 제 18 항에 있어서,
    상기 다수의 게이트신호선들의 설치방향을 따라 배치되는 상기 다수의 화소들 중 두 개의 화소들이 그 사이에 상기 다수의 전원선들 중 하나를 협지한 상태로 서로 인접하게 위치하며, 상기 두 화소들의 상기 EL구동TFT들의 각 소스영역들이 상기 다수의 전원선들 중 상기 하나의 전원선에 접속되는 것을 특징으로 하는 표시장치.
  47. 제 1 항에 있어서, 상기 제 1 절환TFT, 상기 제 2 절환TFT, 상기 소거TFT는 n채널형 TFT인 것을 특징으로 하는 표시장치.
  48. 제 2 항에 있어서, 상기 제 1 절환TFT, 상기 제 2 절환TFT, 상기 소거TFT는 n채널형 TFT인 것을 특징으로 하는 표시장치.
  49. 제 3 항에 있어서, 상기 제 1 절환TFT, 상기 제 2 절환TFT, 상기 소거TFT는 n채널형 TFT인 것을 특징으로 하는 표시장치.
  50. 제 4 항에 있어서, 상기 제 1 절환TFT, 상기 제 2 절환TFT, 상기 소거TFT는 n채널형 TFT인 것을 특징으로 하는 표시장치.
  51. 제 5 항에 있어서, 상기 제 1 절환TFT, 상기 제 2 절환TFT, 상기 소거TFT는 n채널형 TFT인 것을 특징으로 하는 표시장치.
  52. 제 15 항에 있어서, 상기 제 1 절환TFT, 상기 제 2 절환TFT, 상기 소거TFT는 n채널형 TFT인 것을 특징으로 하는 표시장치.
  53. 제 16 항에 있어서, 상기 제 1 절환TFT, 상기 제 2 절환TFT, 상기 소거TFT는 n채널형 TFT인 것을 특징으로 하는 표시장치.
  54. 제 17 항에 있어서, 상기 제 1 절환TFT, 상기 제 2 절환TFT, 상기 소거TFT는 n채널형 TFT인 것을 특징으로 하는 표시장치.
  55. 제 18 항에 있어서, 상기 제 1 절환TFT, 상기 제 2 절환TFT, 상기 소거TFT는 n채널형 TFT인 것을 특징으로 하는 표시장치.
  56. 제 1 항에 있어서, 상기 제 1 절환TFT, 상기 제 2 절환TFT, 상기 소거TFT는 p채널형 TFT인 것을 특징으로 하는 표시장치.
  57. 제 2 항에 있어서, 상기 제 1 절환TFT, 상기 제 2 절환TFT, 상기 소거TFT는 p채널형 TFT인 것을 특징으로 하는 표시장치.
  58. 제 3 항에 있어서, 상기 제 1 절환TFT, 상기 제 2 절환TFT, 상기 소거TFT는p채널형 TFT인 것을 특징으로 하는 표시장치.
  59. 제 4 항에 있어서, 상기 제 1 절환TFT, 상기 제 2 절환TFT, 상기 소거TFT는 p채널형 TFT인 것을 특징으로 하는 표시장치.
  60. 제 5 항에 있어서, 상기 제 1 절환TFT, 상기 제 2 절환TFT, 상기 소거TFT는 p채널형 TFT인 것을 특징으로 하는 표시장치.
  61. 제 15 항에 있어서, 상기 제 1 절환TFT, 상기 제 2 절환TFT, 상기 소거TFT는 p채널형 TFT인 것을 특징으로 하는 표시장치.
  62. 제 16 항에 있어서, 상기 제 1 절환TFT, 상기 제 2 절환TFT, 상기 소거TFT는 p채널형 TFT인 것을 특징으로 하는 표시장치.
  63. 제 17 항에 있어서, 상기 제 1 절환TFT, 상기 제 2 절환TFT, 상기 소거TFT는 p채널형 TFT인 것을 특징으로 하는 표시장치.
  64. 제 18 항에 있어서, 상기 제 1 절환TFT, 상기 제 2 절환TFT, 상기 소거TFT는 p채널형 TFT인 것을 특징으로 하는 표시장치.
  65. 제 1 항에 있어서, 상기 EL구동TFT는 선형영역에서 구동되는 것을 특징으로 하는 표시장치.
  66. 제 2 항에 있어서, 상기 EL구동TFT는 선형영역에서 구동되는 것을 특징으로 하는 표시장치.
  67. 제 3 항에 있어서, 상기 EL구동TFT는 선형영역에서 구동되는 것을 특징으로 하는 표시장치.
  68. 제 4 항에 있어서, 상기 EL구동TFT는 선형영역에서 구동되는 것을 특징으로 하는 표시장치.
  69. 제 5 항에 있어서, 상기 EL구동TFT는 선형영역에서 구동되는 것을 특징으로 하는 표시장치.
  70. 제 15 항에 있어서, 상기 EL구동TFT는 선형영역에서 구동되는 것을 특징으로 하는 표시장치.
  71. 제 16 항에 있어서, 상기 EL구동TFT는 선형영역에서 구동되는 것을 특징으로 하는 표시장치.
  72. 제 17 항에 있어서, 상기 EL구동TFT는 선형영역에서 구동되는 것을 특징으로 하는 표시장치.
  73. 제 18 항에 있어서, 상기 EL구동TFT는 선형영역에서 구동되는 것을 특징으로 하는 표시장치.
  74. 제 1 항에 있어서, 상기 표시장치는 컴퓨터, 비디오카메라, DVD재생기로 구성되는 군에서 선택되는 장치인 것을 특징으로 하는 표시장치.
  75. 제 2 항에 있어서, 상기 표시장치는 컴퓨터, 비디오카메라, DVD재생기로 구성되는 군에서 선택되는 장치인 것을 특징으로 하는 표시장치.
  76. 제 3 항에 있어서, 상기 표시장치는 컴퓨터, 비디오카메라, DVD재생기로 구성되는 군에서 선택되는 장치인 것을 특징으로 하는 표시장치.
  77. 제 4 항에 있어서, 상기 표시장치는 컴퓨터, 비디오카메라, DVD재생기로 구성되는 군에서 선택되는 장치인 것을 특징으로 하는 표시장치.
  78. 제 5 항에 있어서, 상기 표시장치는 컴퓨터, 비디오카메라, DVD재생기로 구성되는 군에서 선택되는 장치인 것을 특징으로 하는 표시장치.
  79. 제 15 항에 있어서, 상기 표시장치는 컴퓨터, 비디오카메라, DVD재생기로 구성되는 군에서 선택되는 장치인 것을 특징으로 하는 표시장치.
  80. 제 16 항에 있어서, 상기 표시장치는 컴퓨터, 비디오카메라, DVD재생기로 구성되는 군에서 선택되는 장치인 것을 특징으로 하는 표시장치.
  81. 제 17 항에 있어서, 상기 표시장치는 컴퓨터, 비디오카메라, DVD재생기로 구성되는 군에서 선택되는 장치인 것을 특징으로 하는 표시장치.
  82. 제 18 항에 있어서, 상기 표시장치는 컴퓨터, 비디오카메라, DVD재생기로 구성되는 군에서 선택되는 장치인 것을 특징으로 하는 표시장치.
KR1020010035743A 2000-06-22 2001-06-22 표시장치 KR100806234B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-188518 2000-06-22
JP2000188518 2000-06-22

Publications (2)

Publication Number Publication Date
KR20020001566A true KR20020001566A (ko) 2002-01-09
KR100806234B1 KR100806234B1 (ko) 2008-02-22

Family

ID=18688295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010035743A KR100806234B1 (ko) 2000-06-22 2001-06-22 표시장치

Country Status (8)

Country Link
US (1) US7053890B2 (ko)
EP (1) EP1178462A3 (ko)
JP (1) JP4831889B2 (ko)
KR (1) KR100806234B1 (ko)
CN (1) CN1271725C (ko)
MY (1) MY138735A (ko)
SG (1) SG115382A1 (ko)
TW (2) TW522454B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100512050B1 (ko) * 2001-12-06 2005-08-31 세이코 엡슨 가부시키가이샤 전기 광학 장치 및 전자 기기
KR100922065B1 (ko) * 2008-06-11 2009-10-19 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR100965161B1 (ko) * 2003-06-12 2010-06-24 삼성전자주식회사 유기전계발광 구동회로와, 이를 갖는 표시패널 및 표시장치
KR20160100007A (ko) * 2015-02-13 2016-08-23 삼성디스플레이 주식회사 표시 장치

Families Citing this family (191)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100637433B1 (ko) * 2004-05-24 2006-10-20 삼성에스디아이 주식회사 발광 표시 장치
TW587239B (en) * 1999-11-30 2004-05-11 Semiconductor Energy Lab Electric device
US6847341B2 (en) * 2000-04-19 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving the same
US6611108B2 (en) * 2000-04-26 2003-08-26 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method thereof
TW531901B (en) * 2000-04-27 2003-05-11 Semiconductor Energy Lab Light emitting device
US6690034B2 (en) 2000-07-31 2004-02-10 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
TW550530B (en) * 2000-10-27 2003-09-01 Semiconductor Energy Lab Display device and method of driving the same
US7030847B2 (en) 2000-11-07 2006-04-18 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
US7071911B2 (en) * 2000-12-21 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method thereof and electric equipment using the light emitting device
US7569849B2 (en) * 2001-02-16 2009-08-04 Ignis Innovation Inc. Pixel driver circuit and pixel circuit having the pixel driver circuit
EP1488454B1 (en) * 2001-02-16 2013-01-16 Ignis Innovation Inc. Pixel driver circuit for an organic light emitting diode
US6661180B2 (en) 2001-03-22 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method for the same and electronic apparatus
US7682249B2 (en) * 2001-05-04 2010-03-23 Igt Light emitting interface displays for a gaming machine
US8633878B2 (en) * 2001-06-21 2014-01-21 Japan Display Inc. Image display
KR100572428B1 (ko) 2001-09-07 2006-04-18 마츠시타 덴끼 산교 가부시키가이샤 Ｅｌ 표시 패널, 그 구동 방법 및 ｅｌ 표시 장치
EP1434193A4 (en) 2001-09-07 2009-03-25 Panasonic Corp EL DISPLAY, EL DISPLAY CONTROL UNIT AND PICTURE DISPLAY
US11302253B2 (en) * 2001-09-07 2022-04-12 Joled Inc. El display apparatus
US8002624B2 (en) * 2001-09-27 2011-08-23 Igt Gaming machine reel having a flexible dynamic display
US8342938B2 (en) * 2001-09-27 2013-01-01 Igt Gaming machine reel having a rotatable dynamic display
JP4149168B2 (ja) 2001-11-09 2008-09-10 株式会社半導体エネルギー研究所 発光装置
KR100940342B1 (ko) 2001-11-13 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동방법
CN1293421C (zh) * 2001-12-27 2007-01-03 Lg.菲利浦Lcd株式会社 电致发光显示面板及用于操作它的方法
US7038377B2 (en) * 2002-01-16 2006-05-02 Seiko Epson Corporation Display device with a narrow frame
CN101673508B (zh) * 2002-01-18 2013-01-09 株式会社半导体能源研究所 发光器件
US7042162B2 (en) * 2002-02-28 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7023141B2 (en) * 2002-03-01 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and drive method thereof
EP1343206B1 (en) * 2002-03-07 2016-10-26 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus, electronic apparatus, illuminating device and method of fabricating the light emitting apparatus
JP5169737B2 (ja) * 2002-04-18 2013-03-27 セイコーエプソン株式会社 電気光学装置及び電子機器
JP3986051B2 (ja) 2002-04-30 2007-10-03 株式会社半導体エネルギー研究所 発光装置、電子機器
TWI345211B (en) * 2002-05-17 2011-07-11 Semiconductor Energy Lab Display apparatus and driving method thereof
JP4588300B2 (ja) * 2002-06-05 2010-11-24 株式会社半導体エネルギー研究所 半導体装置、電子機器
US7592980B2 (en) 2002-06-05 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7628701B2 (en) * 2002-06-24 2009-12-08 Igt System for interfacing a user and a casino gaming machine
TWI286236B (en) * 2002-09-17 2007-09-01 Adv Lcd Tech Dev Ct Co Ltd Memory circuit, display circuit, and display device
CN1708778B (zh) 2002-10-31 2012-05-02 株式会社半导体能源研究所 显示设备及其控制方法
JP2004157250A (ja) * 2002-11-05 2004-06-03 Hitachi Ltd 表示装置
CN1742518B (zh) 2003-01-29 2010-09-29 株式会社半导体能源研究所 发光装置
JP2004233526A (ja) 2003-01-29 2004-08-19 Mitsubishi Electric Corp 液晶表示装置
CA2419704A1 (en) 2003-02-24 2004-08-24 Ignis Innovation Inc. Method of manufacturing a pixel with organic light-emitting diode
JP4166783B2 (ja) 2003-03-26 2008-10-15 株式会社半導体エネルギー研究所 発光装置及び素子基板
WO2004086487A1 (ja) 2003-03-26 2004-10-07 Semiconductor Energy Laboratory Co. Ltd. 半導体装置およびその作製方法
US7532184B2 (en) * 2003-04-17 2009-05-12 Samsung Mobile Display Co., Ltd. Flat panel display with improved white balance
JP4484451B2 (ja) * 2003-05-16 2010-06-16 奇美電子股▲ふん▼有限公司 画像表示装置
US8552933B2 (en) * 2003-06-30 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method of the same
JP4608999B2 (ja) * 2003-08-29 2011-01-12 セイコーエプソン株式会社 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法
JP4636195B2 (ja) * 2003-08-29 2011-02-23 セイコーエプソン株式会社 電気光学装置及び電子機器
JP3987824B2 (ja) * 2003-09-12 2007-10-10 勝華科技股▲ふん▼有限公司 アクティブマトリックス有機ｅｌディスプレイの駆動回路と駆動方法
US7914378B2 (en) * 2003-09-15 2011-03-29 Igt Gaming apparatus having a configurable control panel
US7775881B2 (en) * 2003-09-15 2010-08-17 Igt Gaming apparatus having a configurable control panel
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
KR100607513B1 (ko) * 2003-11-25 2006-08-02 엘지.필립스 엘시디 주식회사 일렉트로-루미네센스 표시장치 및 그 구동방법
TWI255150B (en) * 2003-12-22 2006-05-11 Lg Philips Lcd Co Ltd Organic electroluminescent device and method of fabricating the same
US8545326B2 (en) * 2004-01-12 2013-10-01 Igt Casino display methods and devices
US8016670B2 (en) * 2004-01-12 2011-09-13 Igt Virtual glass for a gaming machine
US8388432B2 (en) * 2004-01-12 2013-03-05 Igt Bi-stable downloadable reel strips
KR100684712B1 (ko) 2004-03-09 2007-02-20 삼성에스디아이 주식회사 발광 표시 장치
KR101080351B1 (ko) * 2004-06-22 2011-11-04 삼성전자주식회사 표시 장치 및 그 구동 방법
CA2472671A1 (en) 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
US7753751B2 (en) 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
WO2006038174A2 (en) * 2004-10-01 2006-04-13 Chen-Jean Chou Light emitting device display and drive method thereof
US8148895B2 (en) 2004-10-01 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
KR100612392B1 (ko) * 2004-10-13 2006-08-16 삼성에스디아이 주식회사 발광 표시 장치 및 발광 표시 패널
US8344410B2 (en) 2004-10-14 2013-01-01 Daktronics, Inc. Flexible pixel element and signal distribution means
US7893948B1 (en) 2004-10-14 2011-02-22 Daktronics, Inc. Flexible pixel hardware and method
US7868903B2 (en) 2004-10-14 2011-01-11 Daktronics, Inc. Flexible pixel element fabrication and sealing method
US8001455B2 (en) * 2004-10-14 2011-08-16 Daktronics, Inc. Translation table
KR100688801B1 (ko) 2004-11-22 2007-03-02 삼성에스디아이 주식회사 델타 화소회로 및 발광 표시장치
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
US10013907B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US9280933B2 (en) 2004-12-15 2016-03-08 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US10012678B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
WO2006063448A1 (en) 2004-12-15 2006-06-22 Ignis Innovation Inc. Method and system for programming, calibrating and driving a light emitting device display
US9171500B2 (en) 2011-05-20 2015-10-27 Ignis Innovation Inc. System and methods for extraction of parasitic parameters in AMOLED displays
US9799246B2 (en) 2011-05-20 2017-10-24 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US8576217B2 (en) 2011-05-20 2013-11-05 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9275579B2 (en) 2004-12-15 2016-03-01 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US20140111567A1 (en) 2005-04-12 2014-04-24 Ignis Innovation Inc. System and method for compensation of non-uniformities in light emitting device displays
CA2495726A1 (en) 2005-01-28 2006-07-28 Ignis Innovation Inc. Locally referenced voltage programmed pixel for amoled displays
CA2496642A1 (en) 2005-02-10 2006-08-10 Ignis Innovation Inc. Fast settling time driving method for organic light-emitting diode (oled) displays based on current programming
KR101152120B1 (ko) * 2005-03-16 2012-06-15 삼성전자주식회사 표시 장치 및 그 구동 방법
US7595778B2 (en) * 2005-04-15 2009-09-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device using the same
CN102663977B (zh) 2005-06-08 2015-11-18 伊格尼斯创新有限公司 用于驱动发光器件显示器的方法和系统
CA2518276A1 (en) 2005-09-13 2007-03-13 Ignis Innovation Inc. Compensation technique for luminance degradation in electro-luminance devices
JP5245195B2 (ja) * 2005-11-14 2013-07-24 ソニー株式会社 画素回路
JP5114841B2 (ja) * 2005-11-30 2013-01-09 セイコーエプソン株式会社 発光装置および電子機器
JP4939045B2 (ja) 2005-11-30 2012-05-23 セイコーエプソン株式会社 発光装置および電子機器
JP2007148215A (ja) * 2005-11-30 2007-06-14 Seiko Epson Corp 発光装置および電子機器
JP4661557B2 (ja) 2005-11-30 2011-03-30 セイコーエプソン株式会社 発光装置および電子機器
TWI301729B (en) * 2005-12-02 2008-10-01 Au Optronics Corp Dual emission display
EP2458579B1 (en) 2006-01-09 2017-09-20 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
US9489891B2 (en) 2006-01-09 2016-11-08 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
US9269322B2 (en) 2006-01-09 2016-02-23 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
TW200746022A (en) 2006-04-19 2007-12-16 Ignis Innovation Inc Stable driving scheme for active matrix displays
FR2900492B1 (fr) * 2006-04-28 2008-10-31 Thales Sa Ecran electroluminescent organique
TWI416234B (zh) * 2006-05-25 2013-11-21 Hannstar Display Corp 一種液晶顯示器
JP2007316454A (ja) 2006-05-29 2007-12-06 Sony Corp 画像表示装置
CA2556961A1 (en) 2006-08-15 2008-02-15 Ignis Innovation Inc. Oled compensation technique based on oled capacitance
TWI442368B (zh) * 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
JP4870215B2 (ja) * 2007-10-31 2012-02-08 シャープ株式会社 表示装置
CA2660598A1 (en) 2008-04-18 2009-06-22 Ignis Innovation Inc. System and driving method for light emitting device display
CA2637343A1 (en) 2008-07-29 2010-01-29 Ignis Innovation Inc. Improving the display source driver
JP5151802B2 (ja) * 2008-08-25 2013-02-27 カシオ計算機株式会社 発光装置及びその製造方法
KR101518742B1 (ko) * 2008-09-19 2015-05-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US9370075B2 (en) 2008-12-09 2016-06-14 Ignis Innovation Inc. System and method for fast compensation programming of pixels in a display
JP5099069B2 (ja) * 2009-04-24 2012-12-12 ソニー株式会社 画素回路及び画素回路の駆動方法、並びに、表示装置及び表示装置の駆動方法
CA2669367A1 (en) 2009-06-16 2010-12-16 Ignis Innovation Inc Compensation technique for color shift in displays
CA2688870A1 (en) 2009-11-30 2011-05-30 Ignis Innovation Inc. Methode and techniques for improving display uniformity
US9311859B2 (en) 2009-11-30 2016-04-12 Ignis Innovation Inc. Resetting cycle for aging compensation in AMOLED displays
US10319307B2 (en) 2009-06-16 2019-06-11 Ignis Innovation Inc. Display system with compensation techniques and/or shared level resources
US9384698B2 (en) 2009-11-30 2016-07-05 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
US8633873B2 (en) 2009-11-12 2014-01-21 Ignis Innovation Inc. Stable fast programming scheme for displays
US10996258B2 (en) 2009-11-30 2021-05-04 Ignis Innovation Inc. Defect detection and correction of pixel circuits for AMOLED displays
US8803417B2 (en) 2009-12-01 2014-08-12 Ignis Innovation Inc. High resolution pixel architecture
CA2687631A1 (en) * 2009-12-06 2011-06-06 Ignis Innovation Inc Low power driving scheme for display applications
TWI409760B (zh) * 2009-12-17 2013-09-21 Au Optronics Corp 具畫素資料自我保持機能之有機發光顯示裝置
US20140313111A1 (en) 2010-02-04 2014-10-23 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10176736B2 (en) 2010-02-04 2019-01-08 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
CA2692097A1 (en) 2010-02-04 2011-08-04 Ignis Innovation Inc. Extracting correlation curves for light emitting device
US9881532B2 (en) 2010-02-04 2018-01-30 Ignis Innovation Inc. System and method for extracting correlation curves for an organic light emitting device
US10163401B2 (en) 2010-02-04 2018-12-25 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10089921B2 (en) 2010-02-04 2018-10-02 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
KR101048985B1 (ko) 2010-02-09 2011-07-12 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101048919B1 (ko) 2010-02-17 2011-07-12 삼성모바일디스플레이주식회사 유기전계발광 표시장치
CA2696778A1 (en) * 2010-03-17 2011-09-17 Ignis Innovation Inc. Lifetime, uniformity, parameter extraction methods
WO2011161910A1 (ja) * 2010-06-22 2011-12-29 パナソニック株式会社 発光表示装置及びその製造方法
KR101681687B1 (ko) * 2010-08-10 2016-12-02 삼성디스플레이 주식회사 유기 전계발광 표시 장치 및 그의 구동 방법
US8907991B2 (en) 2010-12-02 2014-12-09 Ignis Innovation Inc. System and methods for thermal compensation in AMOLED displays
CN103688302B (zh) 2011-05-17 2016-06-29 伊格尼斯创新公司 用于显示系统的使用动态功率控制的系统和方法
US20140368491A1 (en) 2013-03-08 2014-12-18 Ignis Innovation Inc. Pixel circuits for amoled displays
US9351368B2 (en) 2013-03-08 2016-05-24 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9606607B2 (en) 2011-05-17 2017-03-28 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
US9886899B2 (en) 2011-05-17 2018-02-06 Ignis Innovation Inc. Pixel Circuits for AMOLED displays
US9530349B2 (en) 2011-05-20 2016-12-27 Ignis Innovations Inc. Charged-based compensation and parameter extraction in AMOLED displays
US9466240B2 (en) 2011-05-26 2016-10-11 Ignis Innovation Inc. Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed
WO2012164475A2 (en) 2011-05-27 2012-12-06 Ignis Innovation Inc. Systems and methods for aging compensation in amoled displays
EP2715711A4 (en) 2011-05-28 2014-12-24 Ignis Innovation Inc SYSTEM AND METHOD FOR FAST COMPENSATION PROGRAMMING OF PIXELS ON A DISPLAY
US8901579B2 (en) 2011-08-03 2014-12-02 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing
US9070775B2 (en) 2011-08-03 2015-06-30 Ignis Innovations Inc. Thin film transistor
JP6050054B2 (ja) 2011-09-09 2016-12-21 株式会社半導体エネルギー研究所 半導体装置
JP2013093565A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 半導体装置
US9324268B2 (en) 2013-03-15 2016-04-26 Ignis Innovation Inc. Amoled displays with multiple readout circuits
US9385169B2 (en) 2011-11-29 2016-07-05 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US8937632B2 (en) 2012-02-03 2015-01-20 Ignis Innovation Inc. Driving system for active-matrix displays
US8902135B2 (en) * 2012-02-04 2014-12-02 Integrated Digital Technologies, Inc. Pixel structure of organic electroluminescence device
US10043794B2 (en) 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9747834B2 (en) 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
US8922544B2 (en) 2012-05-23 2014-12-30 Ignis Innovation Inc. Display systems with compensation for line propagation delay
JP5686122B2 (ja) * 2012-08-24 2015-03-18 セイコーエプソン株式会社 電気光学装置および電子機器
CN104041186A (zh) * 2012-10-16 2014-09-10 深圳市柔宇科技有限公司 一种oled显示屏及其制造方法
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9830857B2 (en) 2013-01-14 2017-11-28 Ignis Innovation Inc. Cleaning common unwanted signals from pixel measurements in emissive displays
WO2014108879A1 (en) 2013-01-14 2014-07-17 Ignis Innovation Inc. Driving scheme for emissive displays providing compensation for driving transistor variations
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
CA2894717A1 (en) 2015-06-19 2016-12-19 Ignis Innovation Inc. Optoelectronic device characterization in array with shared sense line
EP3043338A1 (en) 2013-03-14 2016-07-13 Ignis Innovation Inc. Re-interpolation with edge detection for extracting an aging pattern for amoled displays
WO2014140992A1 (en) 2013-03-15 2014-09-18 Ignis Innovation Inc. Dynamic adjustment of touch resolutions on an amoled display
JP5849981B2 (ja) * 2013-03-25 2016-02-03 ソニー株式会社 表示装置および電子機器
WO2014174427A1 (en) 2013-04-22 2014-10-30 Ignis Innovation Inc. Inspection system for oled display panels
CN107452314B (zh) 2013-08-12 2021-08-24 伊格尼斯创新公司 用于要被显示器显示的图像的补偿图像数据的方法和装置
US9761170B2 (en) 2013-12-06 2017-09-12 Ignis Innovation Inc. Correction for localized phenomena in an image array
US9741282B2 (en) 2013-12-06 2017-08-22 Ignis Innovation Inc. OLED display system and method
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
US10997901B2 (en) 2014-02-28 2021-05-04 Ignis Innovation Inc. Display system
US10176752B2 (en) 2014-03-24 2019-01-08 Ignis Innovation Inc. Integrated gate driver
US10192479B2 (en) 2014-04-08 2019-01-29 Ignis Innovation Inc. Display system using system level resources to calculate compensation parameters for a display module in a portable device
CA2872563A1 (en) 2014-11-28 2016-05-28 Ignis Innovation Inc. High pixel density array architecture
CA2873476A1 (en) 2014-12-08 2016-06-08 Ignis Innovation Inc. Smart-pixel display architecture
KR102328841B1 (ko) 2014-12-24 2021-11-19 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치와 그 구동 방법
CA2879462A1 (en) 2015-01-23 2016-07-23 Ignis Innovation Inc. Compensation for color variation in emissive devices
CA2886862A1 (en) 2015-04-01 2016-10-01 Ignis Innovation Inc. Adjusting display brightness for avoiding overheating and/or accelerated aging
CA2889870A1 (en) 2015-05-04 2016-11-04 Ignis Innovation Inc. Optical feedback system
CA2892714A1 (en) 2015-05-27 2016-11-27 Ignis Innovation Inc Memory bandwidth reduction in compensation system
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2900170A1 (en) 2015-08-07 2017-02-07 Gholamreza Chaji Calibration of pixel based on improved reference values
CA2908285A1 (en) 2015-10-14 2017-04-14 Ignis Innovation Inc. Driver with multiple color pixel structure
CA2909813A1 (en) 2015-10-26 2017-04-26 Ignis Innovation Inc High ppi pattern orientation
CN105609532B (zh) * 2015-12-21 2019-11-22 上海天马有机发光显示技术有限公司 阵列基板及其制作方法、显示面板
DE102017222059A1 (de) 2016-12-06 2018-06-07 Ignis Innovation Inc. Pixelschaltungen zur Minderung von Hysterese
KR20180078018A (ko) * 2016-12-29 2018-07-09 엘지디스플레이 주식회사 전계 발광 표시 장치 및 그 제조 방법
US10714018B2 (en) 2017-05-17 2020-07-14 Ignis Innovation Inc. System and method for loading image correction data for displays
US11025899B2 (en) 2017-08-11 2021-06-01 Ignis Innovation Inc. Optical correction systems and methods for correcting non-uniformity of emissive display devices
TWI648720B (zh) 2017-10-25 2019-01-21 元太科技工業股份有限公司 顯示裝置
US10971078B2 (en) 2018-02-12 2021-04-06 Ignis Innovation Inc. Pixel measurement through data line
CN111369936A (zh) * 2020-04-10 2020-07-03 深圳市华星光电半导体显示技术有限公司 发光驱动电路及其驱动方法、显示面板
KR20210156985A (ko) 2020-06-19 2021-12-28 삼성전자주식회사 일 함수 층들을 갖는 반도체 소자들
KR20210158607A (ko) 2020-06-24 2021-12-31 삼성전자주식회사 캡핑층을 포함하는 반도체 소자
KR20210158615A (ko) 2020-06-24 2021-12-31 삼성전자주식회사 게이트 라인을 포함하는 집적회로 소자

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4356429A (en) * 1980-07-17 1982-10-26 Eastman Kodak Company Organic electroluminescent cell
JPS57109994A (en) * 1980-12-26 1982-07-08 Citizen Watch Co Ltd Display panel
US4539507A (en) * 1983-03-25 1985-09-03 Eastman Kodak Company Organic electroluminescent devices having improved power conversion efficiencies
US4885211A (en) * 1987-02-11 1989-12-05 Eastman Kodak Company Electroluminescent device with improved cathode
US4720432A (en) * 1987-02-11 1988-01-19 Eastman Kodak Company Electroluminescent device with organic luminescent medium
US4769292A (en) * 1987-03-02 1988-09-06 Eastman Kodak Company Electroluminescent device with modified thin film luminescent zone
GB8909011D0 (en) 1989-04-20 1989-06-07 Friend Richard H Electroluminescent devices
US4950950A (en) * 1989-05-18 1990-08-21 Eastman Kodak Company Electroluminescent device with silazane-containing luminescent zone
US5059861A (en) * 1990-07-26 1991-10-22 Eastman Kodak Company Organic electroluminescent device with stabilizing cathode capping layer
US5073446A (en) * 1990-07-26 1991-12-17 Eastman Kodak Company Organic electroluminescent device with stabilizing fused metal particle cathode
US5047687A (en) * 1990-07-26 1991-09-10 Eastman Kodak Company Organic electroluminescent device with stabilized cathode
US5151629A (en) * 1991-08-01 1992-09-29 Eastman Kodak Company Blue emitting internal junction organic electroluminescent device (I)
US5294869A (en) * 1991-12-30 1994-03-15 Eastman Kodak Company Organic electroluminescent multicolor image display device
US5294870A (en) * 1991-12-30 1994-03-15 Eastman Kodak Company Organic electroluminescent multicolor image display device
JP3091300B2 (ja) * 1992-03-19 2000-09-25 富士通株式会社 アクティブマトリクス型液晶表示装置及びその駆動回路
JPH06317807A (ja) * 1993-05-06 1994-11-15 Sharp Corp マトリクス表示装置およびその駆動方法
US5943032A (en) * 1993-11-17 1999-08-24 Fujitsu Limited Method and apparatus for controlling the gray scale of plasma display device
JP2689916B2 (ja) * 1994-08-09 1997-12-10 日本電気株式会社 アクティブマトリクス型電流制御型発光素子の駆動回路
JP3254335B2 (ja) 1994-09-08 2002-02-04 出光興産株式会社 有機ｅｌ素子の封止方法および有機ｅｌ素子
EP0781075B1 (en) 1994-09-08 2001-12-05 Idemitsu Kosan Company Limited Method for sealing organic el element and organic el element
JP3471928B2 (ja) * 1994-10-07 2003-12-02 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置の駆動方法
EP0717445B1 (en) 1994-12-14 2009-06-24 Eastman Kodak Company An electroluminescent device having an organic electroluminescent layer
JP3406772B2 (ja) * 1996-03-28 2003-05-12 株式会社東芝 アクティブマトリクス型液晶表示装置
US6069600A (en) * 1996-03-28 2000-05-30 Kabushiki Kaisha Toshiba Active matrix type liquid crystal display
JP3468986B2 (ja) * 1996-04-16 2003-11-25 株式会社半導体エネルギー研究所 アクティブマトリクス回路および表示装置
US5864665A (en) * 1996-08-20 1999-01-26 International Business Machines Corporation Auditing login activity in a distributed computing environment
KR100226548B1 (ko) 1996-12-24 1999-10-15 김영환 웨이퍼 습식 처리 장치
US5875296A (en) * 1997-01-28 1999-02-23 International Business Machines Corporation Distributed file system web server user authentication with cookies
JP4114216B2 (ja) * 1997-05-29 2008-07-09 カシオ計算機株式会社 表示装置及びその駆動方法
US5973311A (en) * 1997-02-12 1999-10-26 Imation Corp Pixel array with high and low resolution mode
US5952789A (en) * 1997-04-14 1999-09-14 Sarnoff Corporation Active matrix organic light emitting diode (amoled) display pixel structure and data load/illuminate circuit therefor
JP3633761B2 (ja) * 1997-04-30 2005-03-30 パイオニア株式会社 プラズマディスプレイパネルの駆動装置
JPH10312173A (ja) * 1997-05-09 1998-11-24 Pioneer Electron Corp 画像表示装置
US6229508B1 (en) * 1997-09-29 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JP3629939B2 (ja) * 1998-03-18 2005-03-16 セイコーエプソン株式会社 トランジスタ回路、表示パネル及び電子機器
JPH11272235A (ja) * 1998-03-26 1999-10-08 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置の駆動回路
JPH11338786A (ja) 1998-05-29 1999-12-10 Pfu Ltd 主記憶アドレスバス診断方法およびその診断装置並びに記録媒体
US6384804B1 (en) * 1998-11-25 2002-05-07 Lucent Techonologies Inc. Display comprising organic smart pixels
JP3686769B2 (ja) * 1999-01-29 2005-08-24 日本電気株式会社 有機ｅｌ素子駆動装置と駆動方法
JP3353731B2 (ja) 1999-02-16 2002-12-03 日本電気株式会社 有機エレクトロルミネッセンス素子駆動装置
JP3259774B2 (ja) * 1999-06-09 2002-02-25 日本電気株式会社 画像表示方法および装置
JP4092857B2 (ja) 1999-06-17 2008-05-28 ソニー株式会社 画像表示装置
JP2001042822A (ja) 1999-08-03 2001-02-16 Pioneer Electronic Corp アクティブマトリクス型表示装置
JP2001147659A (ja) * 1999-11-18 2001-05-29 Sony Corp 表示装置
TW525122B (en) 1999-11-29 2003-03-21 Semiconductor Energy Lab Electronic device
TW480727B (en) * 2000-01-11 2002-03-21 Semiconductor Energy Laboratro Semiconductor display device
TW521237B (en) * 2000-04-18 2003-02-21 Semiconductor Energy Lab Light emitting device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100512050B1 (ko) * 2001-12-06 2005-08-31 세이코 엡슨 가부시키가이샤 전기 광학 장치 및 전자 기기
KR100965161B1 (ko) * 2003-06-12 2010-06-24 삼성전자주식회사 유기전계발광 구동회로와, 이를 갖는 표시패널 및 표시장치
KR100922065B1 (ko) * 2008-06-11 2009-10-19 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
US8242983B2 (en) 2008-06-11 2012-08-14 Samsung Mobile Display Co., Ltd. Pixel and organic light emitting display device using the same
KR20160100007A (ko) * 2015-02-13 2016-08-23 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
EP1178462A3 (en) 2009-06-10
US7053890B2 (en) 2006-05-30
US20020000576A1 (en) 2002-01-03
KR100806234B1 (ko) 2008-02-22
CN1271725C (zh) 2006-08-23
EP1178462A2 (en) 2002-02-06
JP2002082651A (ja) 2002-03-22
TW522454B (en) 2003-03-01
JP4831889B2 (ja) 2011-12-07
MY138735A (en) 2009-07-31
SG115382A1 (en) 2005-10-28
CN1330414A (zh) 2002-01-09
TW503565B (en) 2002-09-21

Similar Documents

Publication Publication Date Title
KR100806234B1 (ko) 표시장치
KR100773823B1 (ko) 발광장치
US6995520B2 (en) Active matrix light-emitting device and a driving method thereof
US6809482B2 (en) Light emitting device and method of driving the same
US6989805B2 (en) Light emitting device
JP4364727B2 (ja) 発光装置の駆動方法
EP1227467B1 (en) Light emitting device with current control
EP1227466B1 (en) Light emitting device
US7623098B2 (en) Display device
JP4155389B2 (ja) 発光装置、その駆動方法及び電子機器
JP4152603B2 (ja) 発光装置
US20040144978A2 (en) Organic light emitting device with constant luminance
JP2011100140A (ja) 発光装置
JP2011154376A (ja) 半導体装置、表示装置及び電子機器
KR20010082546A (ko) 전자장치
KR20070110242A (ko) 반도체장치, 음향재생장치 및 표시장치
JP2002032057A (ja) 発光装置及びその駆動方法
JP4101863B2 (ja) 発光装置、半導体装置及び電子機器
JP4869491B2 (ja) 発光装置
JP5639988B2 (ja) 発光装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140120

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee