JP5099069B2 - 画素回路及び画素回路の駆動方法、並びに、表示装置及び表示装置の駆動方法 - Google Patents

Description

本発明は、画素毎に配した発光素子を電流駆動する画素回路に関する。より詳しくは、各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって有機ＥＬ素子などの発光素子に流れる電流量を制御する、いわゆるアクティブマトリクス型の表示装置に適用する画素回路に関する。

画像表示装置、例えば、液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって、画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり、有機ＥＬ素子は自発光素子である。そのため、有機ＥＬディスプレイは、液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）は、それに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。

有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として、単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型、且つ、高精細のディスプレイの実現が難しいなどの問題があるため、現在は、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。

特開２００３−２５５８５６ 特開２００３−２７１０９５ 特開２００４−１３３２４０ 特開２００４−０２９７９１ 特開２００４−０９３６８２

従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくとも、サンプリングトランジスタと、画素容量と、ドライブトランジスタと、発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して、信号線から供給された映像信号をサンプリングする。画素容量は、サンプリングされた映像信号に応じた入力電圧を保持する。ドライブトランジスタは、画素容量に保持された入力電圧に応じて、所定の発光期間に出力電流を供給する。尚、一般に、出力電流は、ドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して、依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により、映像信号に応じた輝度で発光する。

ドライブトランジスタは、画素容量に保持された入力電圧に応じてソース／ドレイン間に出力電流が流れ、発光素子にこの電流が流れる。一般に、発光素子の発光輝度は電流量に比例している。更に、ドライブトランジスタの出力電流は、ゲート／ソース間電圧、即ち、画素容量に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲート／ソース間に印加される入力電圧を映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。

ここで、ドライブトランジスタの動作特性は、以下の式１で表わされる。
Ｉ _ds ＝（１／２）μ（Ｗ／Ｌ）Ｃ _ox （Ｖ _gs −Ｖ _th ）²・・・式１
このトランジスタ特性式１において、Ｉ _ds は、ソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Ｖ _gs は、ソースを基準としてゲートに印加されるゲート／ソース間電圧を表わしており、画素回路では上述した入力電圧である。Ｖ _th は、トランジスタの閾電圧である。又、μはトランジスタのチャネル領域を構成する半導体薄膜の移動度を表わしている。その他、Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃ _ox はゲート絶縁膜の容量を表わしている。このトランジスタ特性式１から明らかな様に、薄膜トランジスタは、飽和領域で動作する時、ゲート／ソース間電圧Ｖ _gs が閾電圧Ｖ _th を超えて大きくなると、オン状態となってドレイン電流Ｉ _ds が流れる。原理的に見ると、上記のトランジスタ特性式１が示す様に、ゲート／ソース間電圧Ｖ _gs が一定であれば、常に同じ量のドレイン電流Ｉ _ds が発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。

しかしながら、実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。特に、閾電圧Ｖ _th は一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式１から明らかな様に、各ドライブトランジスタの閾電圧Ｖ _th がばらつくと、ゲート／ソース間電圧Ｖ _gs が一定であっても、ドレイン電流Ｉ _ds にばらつきが生じ、画素毎に輝度がばらついてしまうため、画面のユニフォーミティを損なう。従来から、ドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば、前記の特許文献３に開示がある。

しかしながら、閾電圧のばらつきをキャンセルする機能（閾電圧補正機能）を組み込んだ従来の画素回路は、構成が複雑であり、画素の微細化もしくは高精細化の障害になっていた。また、従来の閾電圧補正機能を組み込んだ画素回路は、効率的でなく、回路設計の複雑化を招いていた。加えて、従来の閾電圧補正機能を備えた画素回路は、構成素子数が比較的多いため、歩留まりの低下を招いていた。

上述した従来の技術の課題に鑑み、本発明は、閾電圧補正機能を備えた画素回路の効率化及び簡素化を図り、以て、表示装置の高精細化及び歩留まりの改善を達成することを目的とする。かかる目的を達成するために、以下の手段を講じた。即ち、本発明は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくとも、サンプリングトランジスタと、画素容量と、ドライブトランジスタと、発光素子とを含み、前記サンプリングトランジスタは、該走査線に割り当てられた水平走査期間に該走査線から供給される制御信号に応じ導通して、該信号線から供給された映像信号を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、前記ドライブトランジスタは、所定の発光期間中、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域の閾電圧に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画素回路において、出力電流の該閾電圧に対する依存性を打ち消すために、水平走査期間の一部で動作し、該ドライブトランジスタの閾電圧を検出して、該画素容量に書き込んでおく補正手段を備えることを特徴とする。

好ましくは、前記補正手段は、水平走査期間に該サンプリングトランジスタが導通して該画素容量の一端が該信号線により一定電位に保持された状態で動作し、該画素容量の他端から該一定電位に対する電位差が該閾電圧になるまで該画素容量を充電する。又、前記補正手段は、水平走査期間の前半で該ドライブトランジスタの閾電圧を検出して該画素容量に書き込む一方、前記サンプリングトランジスタは、該水平走査期間の後半で該信号線から供給される映像信号を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号に該書き込まれた閾電圧を足し込んだ入力電圧を該ドライブトランジスタのゲートとソース間に印加し、以て、出力電流の該閾電圧に対する依存性を打ち消す。又、前記補正手段は、水平走査期間よりも前に導通して、該画素容量の両端の電位差が該閾電圧を超えるように設定する第１のスイッチングトランジスタと、該水平走査期間に導通して、該画素容量の両端の電位差が該閾電圧になるまで該画素容量を充電する第２のスイッチングトランジスタとを含む。又、前記第１のスイッチングトランジスタは、該走査線よりも前に位置する他の走査線に割り当てられた前の水平走査期間に該他の走査線から供給される制御信号に応じて導通し、以て、該画素容量の両端の電位差が該閾電圧を超えるように設定する。又、前記第１のスイッチングトランジスタは、該走査線の直前に位置する他の走査線に割り当てられた直前の水平走査期間に該他の走査線から供給される制御信号に応じて導通し、以て、該画素容量の両端の電位差が該閾電圧を超えるように設定する。又、前記サンプリングトランジスタは、水平走査期間内で該信号線が映像信号の電位になる信号供給期間に、該信号線から供給された映像信号を該画素容量にサンプリングする一方、前記補正手段は、水平走査期間内で該信号線が一定電位になる信号固定期間に、該ドライブトランジスタの閾電圧を検出して、該画素容量に書き込む。又、前記補正手段は、他の走査線に割り当てられる水平走査期間内の信号固定期間でも動作し、各信号固定期間で時分割的に該画素容量を該閾電圧まで充電する。又、前記信号固定期間は、各走査線に順次割り当てられる各水平走査期間を互いに区切る水平ブランキング期間であり、前記補正手段は、各水平ブランキング期間で時分割的に該画素容量を該閾電圧まで充電する。又、前記補正手段が各信号固定期間で該画素容量を充電したら、該信号線が一定電位から映像信号の電位に切り替わる前に該サンプリングトランジスタを閉じて該画素容量を該信号線から電気的に切り離す。又、前記ドライブトランジスタは、その出力電流がチャネル領域の閾電圧に加えキャリア移動度に対しても依存性を有し、前記補正手段は、該出力電流のキャリア移動度に対する依存性を打ち消すために、該水平走査期間の一部で動作し、該映像信号がサンプリングされている状態で該ドライブトランジスタから出力電流を取り出し、これを該画素容量に負帰還して、該入力電圧を補正する。

本発明は又、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくとも、サンプリングトランジスタと、画素容量と、ドライブトランジスタと、発光素子とを含み、前記サンプリングトランジスタは、該走査線に割り当てられた水平走査期間に該走査線から供給される制御信号に応じ導通して、該信号線から供給された映像信号を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、前記ドライブトランジスタは、所定の発光期間中、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域の閾電圧に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画素回路において、出力電流の該閾電圧に対する依存性を打ち消すために、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込んでおく補正手段を備えており、前記補正手段は、第１のスイッチングトランジスタと第２のスイッチングトランジスタとを含み、前記第１のスイッチングトランジスタは、該走査線よりも前に位置する他の走査線に割り当てられた前の水平走査期間に該他の走査線から供給される制御信号に応じて導通し、以て、該画素容量の両端の電位差が閾電圧を超えるように設定し、前記第２のスイッチングトランジスタは、該水平走査期間に導通して、該画素容量の両端の電位差が該閾電圧になるまで該画素容量を充電することを特徴とする。

好ましくは、前記第１のスイッチングトランジスタは、該走査線の直前に位置する他の走査線に割り当てられた直前の水平走査期間に該他の走査線から供給される制御信号に応じて導通し、以て、該画素容量の両端の電位差が該閾電圧を超えるように設定する。

本発明は、更に、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくとも、サンプリングトランジスタと、画素容量と、ドライブトランジスタと、発光素子とを含み、前記サンプリングトランジスタは、該走査線に割り当てられた水平走査期間に該走査線から供給される制御信号に応じ導通して、該信号線から供給された映像信号を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、前記ドライブトランジスタは、所定の発光期間中、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域の閾電圧に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画素回路において、出力電流の該閾電圧に対する依存性を打ち消すために、あらかじめ該映像信号のサンプリングに先立って、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込んでおく補正手段を備えており、前記補正手段は、複数の走査線に割り当てられた複数の水平走査期間内で動作し、時分割的に該画素容量を該閾電圧まで充電することを特徴とする。

好ましくは、前記サンプリングトランジスタは、該走査線に割り当てられた該水平走査期間内で該信号線が映像信号の電位になる信号供給期間に、該信号線から供給された映像信号を該画素容量にサンプリングする一方、前記補正手段は、複数の走査線に割り当てられた各水平走査期間内で該信号線が一定電位になる各信号固定期間に、該ドライブトランジスタの閾電圧を検出して、時分割的に該画素容量を該閾電圧まで充電する。又、前記信号固定期間は、各走査線に順次割り当てられる各水平走査期間を互いに区切る水平ブランキング期間であり、前記補正手段は、各水平ブランキング期間で時分割的に該画素容量を該閾電圧まで充電する。又、前記補正手段が各信号固定期間で該画素容量を充電したら、該信号線が一定電位から映像信号の電位に切り替わる前に該サンプリングトランジスタを閉じて、該画素容量を該信号線から電気的に切り離す。

本発明にかかる画素回路は、発光素子に供給する出力電流の閾電圧に対する依存性を打ち消すために、補正手段を備えている。特徴事項として、この補正手段は、水平走査期間の一部で動作し、予めドライブトランジスタの閾電圧を検出して画素容量に書き込んでおく。画素容量に対する映像信号のサンプリングを行う水平走査期間の一部を利用して、閾電圧の補正動作を実行するため、補正手段の構成を簡素化できる。具体的には、本発明にかかる補正手段は、水平走査期間よりも前に導通して画素容量を予めリセットする第１のスイッチングトランジスタと、水平走査期間に導通して、リセットされた画素容量に閾電圧を充電する第２のスイッチングトランジスタとで構成できる。従って、本発明の画素回路は、この補正手段を構成する第１及び第２のスイッチングトランジスタと、映像信号をサンプリングするサンプリングトランジスタと、発光素子を駆動するドライブトランジスタとで構成できる。本発明の画素回路は、この様に、合計４個のトランジスタで構成でき、素子数を削減可能である。これに伴い、電源ラインやゲートライン数を削減でき、配線クロスオーバーを減少させることで、歩留まりを改善することが出来る。同時に、パネルの高精細化も可能になる。

また、本発明によれば、上述した第１のスイッチングトランジスタは、当該画素に割り当てられた当該走査線よりも前に位置する他の走査線を、制御用のゲートラインに利用している。具体的には、本発明の補正手段を構成する第１のスイッチングトランジスタは、当該走査線よりも前に位置する他の走査線に割り当てられた前の水平走査期間に、この他の走査線から供給される制御信号に応じて導通し、以て、画素容量のリセットを行っている。この様に、補正手段を構成する第１のスイッチングトランジスタのゲートラインとして、前の行に属する走査線を利用することで、トータルのゲートライン数を削減し、これにより配線クロスオーバーを減少させることで歩留まりの改善につながる。同時に、パネルの高精細化も可能になる。

更に、本発明によれば、画素回路に組み込まれる補正手段が、複数の走査線に割り当てられた複数の水平走査期間内で動作し、時分割的に画素容量を閾電圧まで充電する。この様に、閾電圧補正動作を複数の水平走査期間に分散し、複数回に分割することで、１水平走査期間当りの閾電圧補正時間を短く設定できる。その分、１水平走査期間における映像信号のサンプリング時間を充分に確保可能である。従って、高精細で高周波駆動のパネルにおいても、充分に信号電位を画素容量に書き込むことが出来る。よって、一層表示パネルの高精細化や高周波数での駆動を可能としている。

本発明にかかる表示装置を示すブロック図である。 図１に示した表示装置に含まれる画素回路の第１実施形態を示す回路図である。 図２に示した表示装置に含まれる画素回路を取り出した模式図である。 図３に示した画素回路の動作説明に供するタイミングチャートである。 図３に示した画素回路の動作説明に供する模式図である。 同じく動作説明に供するグラフである。 同じく動作説明に供する模式図である。 図７に示した画素回路に含まれるドライブトランジスタの動作特性を示すグラフである。 本発明にかかる画素回路の第２実施形態を示すタイミングチャートである。 本発明にかかる表示装置を示すブロック図である。 図１０に示した表示装置に含まれる画素回路の第３実施形態を示す回路図である。 図１１に示した表示装置に含まれる画素回路を取り出した模式図である。 図１２に示した画素回路の動作説明に供するタイミングチャートである。 参考例にかかる表示装置を示すブロック図である。 図１４に示した表示装置に含まれる画素回路を取り出した模式図である。 図１５に示した画素回路の動作説明に供するタイミングチャートである。

以下、図面を参照して、本発明の実施例を詳細に説明する。まず最初に、図１を参照して、閾電圧（Ｖ _th ）補正機能を備えたアクティブマトリクス表示装置の全体構成を説明する。図示する様に、アクティブマトリクス表示装置は、主要部となる画素アレイ１と周辺の回路部とで構成されている。周辺の回路部は、水平セレクタ３、ライトスキャナ４、ドライブスキャナ５、補正用スキャナ７などを含んでいる。画素アレイ１は、行状の走査線ＷＳと、列状の信号線ＳＬと、両者の交差する部分にマトリクス状に配列した画素Ｒ，Ｇ，Ｂとで構成されている。カラー表示を可能とするため、ＲＧＢの三原色画素を用意しているが、本発明はこれに限られるものではない。各画素Ｒ，Ｇ，Ｂは夫々画素回路２で構成されている。信号線ＳＬは水平セレクタ３によって駆動される。水平セレクタ３は、信号部を構成し、信号線ＳＬに映像信号を供給する。走査線ＷＳはライトスキャナ４によって走査される。尚、走査線ＷＳと平行に、別の走査線ＤＳ及びＡＺも配線されている。走査線ＤＳはドライブスキャナ５によって走査される。走査線ＡＺは補正用スキャナ７によって走査される。ライトスキャナ４、ドライブスキャナ５及び補正用スキャナ７はスキャナ部を構成しており、１水平走査期間毎に画素の行を順次走査する。各画素回路２は、走査線ＷＳによって選択された時、信号線ＳＬから映像信号をサンプリングする。更に、走査線ＤＳによって選択された時、サンプリングされた映像信号に応じて画素回路２内に含まれている発光素子を駆動する。加えて、画素回路２は走査線ＡＺによって走査された時、あらかじめ決められた補正動作を行なう。

上述した画素アレイ１は、通常、ガラスなどの絶縁基板上に形成されており、フラットパネルとなっている。各画素回路２を構成するトランジスタは、アモルファスシリコン薄膜トランジスタ（ＴＦＴ）又は低温ポリシリコンＴＦＴで形成されている。アモルファスシリコンＴＦＴの場合、スキャナ部は、パネルとは別のＴＡＢなどで構成され、フレキシブルケーブルにてフラットパネルに接続される。低温ポリシリコンＴＦＴの場合、信号部及びスキャナ部も同じ低温ポリシリコンＴＦＴで形成できるので、フラットパネル上に画素アレイ部と信号部とスキャナ部を一体的に形成できる。

図２は、図１に示した表示装置に組み込まれる画素回路２の第１実施形態を示す回路図である。画素回路２は、４個の薄膜トランジスタＴｒ ₁ ，Ｔｒ ₃ ，Ｔｒ ₄ ，Ｔｒ _d と、１個の容量素子（画素容量）Ｃ _s と、１個の発光素子ＥＬとで構成されている。トランジスタＴｒ ₁ ，Ｔｒ ₃ ，Ｔｒ _d は、Ｎチャネル型のポリシリコンＴＦＴである。トランジスタＴｒ ₄ のみＰチャネル型のポリシリコンＴＦＴである。１個の画素容量Ｃ _s は、本画素回路２の画素容量を構成している。発光素子ＥＬは、例えば、アノード及びカソードを備えたダイオード型の有機ＥＬ素子である。但し、本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。

画素回路２の中心となるドライブトランジスタＴｒ _d は、そのゲートＧが画素容量Ｃ _s の一端に接続され、そのソースＳが同じく画素容量Ｃ _s の他端に接続されている。ドライブトランジスタＴｒ _d のドレインは、第２のスイッチングトランジスタＴｒ ₄ を介して、電源Ｖ _cc に接続されている。このスイッチングトランジスタＴｒ ₄ のゲートは走査線ＤＳに接続されている。発光素子ＥＬのアノードは、ドライブトランジスタＴｒ _d のソースＳに接続されており、カソードは接地されている。この接地電位はＶ _cath で表される場合がある。また、ドライブトランジスタＴｒ _d のソースＳと所定の基準電位Ｖ _ss との間に、第１のスイッチングトランジスタＴｒ ₃ が介在している。このトランジスタＴｒ ₃ のゲートは走査線ＡＺに接続されている。一方、サンプリングトランジスタＴｒ ₁ は、信号線ＳＬとドライブトランジスタＴｒ _d のゲートＧとの間に接続されている。サンプリングトランジスタＴｒ ₁ のゲートは走査線ＷＳに接続されている。

かかる構成において、サンプリングトランジスタＴｒ ₁ は、走査線ＷＳに割り当てられた水平走査期間（１Ｈ）に走査線ＷＳから供給される制御信号ＷＳに応じ導通して、信号線ＳＬから供給された映像信号Ｖ _sig を画素容量Ｃ _s にサンプリングする。画素容量Ｃ _s は、サンプリングされた映像信号Ｖ _sig に応じて、ドライブトランジスタＴｒ _d のゲートＧとソースＳ間に入力電圧Ｖ _gs を印加する。ドライブトランジスタＴｒ _d は、所定の発光期間中、入力電圧Ｖ _gs に応じた出力電流Ｉ _ds を、発光素子ＥＬに供給する。この出力電流Ｉ _ds は、ドライブトランジスタＴｒ _d のチャネル領域の閾電圧Ｖ _th に対して、依存性を有する。発光素子ＥＬは、ドライブトランジスタＴｒ _d から供給された出力電流Ｉ _ds により、映像信号Ｖ _sig に応じた輝度で発光する。

本発明の特徴事項として、画素回路２は、第１のスイッチングトランジスタＴｒ ₃ と第２のスイッチングトランジスタＴｒ ₄ とで構成される補正手段を備えている。この補正手段は、出力電流Ｉ _ds の閾電圧Ｖ _th に対する依存性を打ち消すために、水平走査期間（１Ｈ）の一部で動作し、ドライブトランジスタＴｒ _d の閾電圧Ｖ _th を検出して、画素容量Ｃ _s に書き込んでおく。この補正手段は、水平走査期間（１Ｈ）にサンプリングトランジスタＴｒ ₁ が導通して画素容量Ｃ _s の一端が信号線ＳＬにより一定電位Ｖ _ss0 に保持された状態で動作し、画素容量Ｃ _s の他端から一定電位Ｖ _ss0 に対する電位差が閾電圧Ｖ _th になるまで、画素容量Ｃ _s を充電する。この補正手段は、水平走査期間（１Ｈ）の前半で、ドライブトランジスタＴｒ _d の閾電圧Ｖ _th を検出して、画素容量Ｃ _s に書き込む一方、サンプリングトランジスタＴｒ ₁ は、水平走査期間（１Ｈ）の後半で信号線ＳＬから供給される映像信号Ｖ _sig を、画素容量Ｃ _s にサンプリングする。画素容量Ｃ _s は、サンプリングされた映像信号Ｖ _sig に予め書き込まれた閾電圧Ｖ _th を足し込んだ入力電圧Ｖ _gs を、ドライブトランジスタＴｒ _d のゲートＧとソースＳ間に印加し、以て、出力電流Ｉ _ds の閾電圧Ｖ _th に対する依存性を打ち消す。この補正手段は、水平走査期間（１Ｈ）よりも前に導通して画素容量Ｃ _s の両端の電位差が閾電圧Ｖ _th を超える様に設定（リセット）する第１のスイッチングトランジスタＴｒ ₃ と、水平走査期間（１Ｈ）に導通して、画素容量Ｃ _s の両端の電位差が閾電圧Ｖ _th になるまで画素容量Ｃ _s を充電する第２のスイッチングトランジスタＴｒ ₄ とを含む。サンプリングトランジスタＴｒ ₁ は、水平走査期間（１Ｈ）内で信号線ＳＬが映像信号Ｖ _sig の電位になる信号供給期間に、信号線ＳＬから供給された映像信号Ｖ _sig を画素容量Ｃ _s にサンプリングする一方、補正手段は水平走査期間（１Ｈ）内で信号線ＳＬが一定電位Ｖ _ss0 になる信号固定期間に、ドライブトランジスタＴｒ _d の閾電圧Ｖ _th を検出して、画素容量Ｃ _s に書き込む。

本実施形態では、ドライブトランジスタＴｒ _d は、その出力電流Ｉ _ds がチャネル領域の閾電圧Ｖ _th に加えキャリア移動度μに対しても依存性を有する。これに対処するため、本発明の補正手段は、出力電流Ｉ _ds のキャリア移動度μに対する依存性を打ち消すべく水平走査期間（１Ｈ）の一部で動作し、映像信号Ｖ _sig がサンプリングされている状態でドライブトランジスタＴｒ _d から出力電流Ｉ _ds を取り出し、これを画素容量Ｃ _s に負帰還して入力電圧Ｖ _gs を補正する。

図３は、図２に示した表示装置から画素回路２の部分を取り出した模式図である。理解を容易にするため、サンプリングトランジスタＴｒ ₁ によってサンプリングされる映像信号Ｖ _sig や、ドライブトランジスタＴｒ _d の入力電圧Ｖ _gs 及び出力電流Ｉ _ds 、更には、発光素子ＥＬが有する容量成分Ｃ _oled などを書き加えてある。また、各トランジスタのゲートに接続される走査線ＷＳ、ＤＳ、ＡＺも書き込んである。この画素回路２は、水平走査期間内にＶ _th 補正動作と映像信号書き込み動作を行う。これにより、画素回路２は４個のトランジスタＴｒ ₁ ，Ｔｒ ₃ ，Ｔｒ ₄ ，Ｔｒ _d と１個の画素容量Ｃ _s と１個の発光素子ＥＬとで構成可能である。従来のＶ _th 補正機能を組み込んだ画素回路に比べ、少なくともトランジスタを１個削減可能である。これにより、電源ラインを１本とゲートライン（走査線）を少なくとも１本ずつ削減することができ、パネルの歩留まりの改善につながる。また、画素回路のレイアウトを簡素化することで、高精細化も可能である。

図４は、図２及び図３に示した画素回路のタイミングチャートである。図４を参照して、図２及び図３に示した画素回路の動作を、具体的、且つ、詳細に説明する。図４は、時間軸Ｔに沿って、各走査線ＷＳ，ＡＺ及びＤＳに印加される制御信号の波形を表してある。表記を簡略化するため、制御信号も対応する走査線の符号と同じ符号で示してある。合わせて、信号線に印加される映像信号Ｖ _sig の波形も時間軸Ｔに沿って示してある。図示する様に、この映像信号Ｖ _sig は、各水平走査期間Ｈの前半で一定電位Ｖ _ss0 となり、後半で信号電位となる。トランジスタＴｒ ₁ 及びＴｒ ₃ はＮチャネル型なので、走査線ＷＳ，ＡＺがそれぞれハイレベルのときオンし、ローレベルのときオフする。一方、トランジスタＴｒ ₄ はＰチャネル型なので、走査線ＤＳがハイレベルのときオフし、ローレベルのときオンする。尚、このタイミングチャートは、各制御信号ＷＳ，ＡＺ，ＤＳの波形や映像信号Ｖ _sig の波形と共に、ドライブトランジスタＴｒ _d のゲートＧの電位変化及びソースＳの電位変化も表してある。

図４のタイミングチャートでは、タイミングＴ１〜Ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、一行分の画素に印加される各制御信号ＷＳ，ＡＺ，ＤＳの波形を表している。

当該フィールドが始まる前のタイミングＴ０で、全ての制御信号ＷＳ，ＡＺ，ＤＳがローレベルにある。従って、Ｎチャネル型のトランジスタＴｒ ₁ 及びＴｒ ₃ はオフ状態にある一方、Ｐチャネル型のトランジスタＴｒ ₄ のみオン状態である。従って、ドライブトランジスタＴｒ _d は、オン状態のトランジスタＴｒ ₄ を介して電源Ｖ _cc に接続されているので、所定の入力電圧Ｖ _gs に応じて出力電流Ｉ _ds を発光素子ＥＬに供給している。従って、タイミングＴ０で発光素子ＥＬは発光している。このとき、ドライブトランジスタＴｒ _d に印加される入力電圧Ｖ _gs は、ゲート電位と（Ｇ）ソース電位（Ｓ）の差で表される。

当該フィールドが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切り替わる。これにより、トランジスタＴｒ ₄ がオフし、ドライブトランジスタＴｒ _d は電源Ｖ _cc から切り離されるので、発光が停止し非発光期間に入る。タイミングＴ１に入ると、トランジスタＴｒ ₁ ，Ｔｒ ₃ ，Ｔｒ ₄ がオフ状態になる。

続いて、タイミングＴ２になると、制御信号ＡＺがローレベルからハイレベルに立ち上がり、スイッチングトランジスタＴｒ ₃ がオンになる。これにより、画素容量Ｃ _s の他端及びドライブトランジスタＴｒ _d のソースＳに基準電位Ｖ _ss を書き込む。このとき、ドライブトランジスタＴｒ _d のゲート電位はハイインピーダンスなので、ソース電位（Ｓ）の降下に追随して、ゲート電位（Ｇ）も低下する。

この後、制御信号ＡＺがローレベルに戻ってスイッチングトランジスタＴｒ ₃ がオフした後、タイミングＴａで制御信号ＷＳがハイレベルになり、サンプリングトランジスタＴｒ ₁ が導通する。このとき、信号線に現れる電位は、所定の一定電位Ｖ _ss0 に設定されている。ここで、Ｖ _ss0 −Ｖ _ss ＞Ｖ _th を満たすように、Ｖ _ss0 及びＶ _ss が設定されている。Ｖ _ss0 −Ｖ _ss は、ドライブトランジスタＴｒ _d の入力電圧Ｖ _gs となっている。ここでは、Ｖ _gs ＞Ｖ _th とすることで、その後のＶ _th 補正動作の準備を行っている。換言すると、タイミングＴａで画素容量Ｃ _s の両端はＶ _th を超える電圧に設定され、Ｖ _th 補正動作に先立って、画素容量Ｃ _s にリセットがかけられる。また、発光素子ＥＬの閾電圧をＶ _thEL とすると、Ｖ _thEL ＞Ｖ _ss と設定することで、発光素子ＥＬに逆バイアスを印加する。これは、その後のＶ _th 補正動作を正常に行うために必要である。

続いて、タイミングＴ３で制御信号ＤＳをローレベルに切り替え、スイッチングトランジスタＴｒ ₄ をオンして、Ｖ _th 補正を実行する。このとき、信号線の電位は、Ｖ _th 補正を正確に行うため、依然として一定電位Ｖ _ss0 に保持されている。スイッチングトランジスタＴｒ ₄ がオンすることで、ドライブトランジスタＴｒ _d が電源Ｖ _cc に接続され、出力電流Ｉ _ds が流れる。これに伴い画素容量Ｃ _s は充電されていき、その他端に接続されたソース電位（Ｓ）が上昇していく。一方、画素容量Ｃ _s の一端の電位（ゲート電位Ｇ）は、Ｖ _ss0 に固定されている。従って、画素容量Ｃ _s の充電に伴いソース電位（Ｓ）が上昇して行き、入力電圧Ｖ _gs が丁度Ｖ _th に達したところで、ドライブトランジスタＴｒ _d がカットオフする。ドライブトランジスタＴｒ _d がカットオフすると、そのソース電位（Ｓ）は、タイミングチャートに示したように、Ｖ _ss0 −Ｖ _th になる。

この後、タイミングＴ４で制御信号ＤＳをハイレベルに戻し、スイッチングトランジスタＴｒ ₄ をオフすることで、Ｖ _th 補正動作は終了する。この補正動作により、画素容量Ｃ _s に閾電圧Ｖ _th 相当の電圧が書き込まれる。

この様に、タイミングＴ３〜Ｔ４でＶ _th 補正を行った後、１水平走査期間（１Ｈ）の半分が経過し、信号線の電位がＶ _ss0 からＶ _sig に変化する。これにより、映像信号Ｖ _sig が画素容量Ｃ _s に書き込まれる。発光素子ＥＬの等価容量Ｃ _oled に比べて、画素容量Ｃ _s は充分に小さい。この結果、映像信号Ｖ _sig のほとんど大部分が、画素容量Ｃ _s に書き込まれる。従って、ドライブトランジスタＴｒ _d のゲートＧとソースＳ間の電圧Ｖ _gs は、先に検出保持されたＶ _th と今回サンプリングされたＶ _sig を加えたレベル、（Ｖ _sig ＋Ｖ _th ）となる。ゲート／ソース間電圧Ｖ _gs は、図４のタイミングチャートに示すように、Ｖ _sig ＋Ｖ _th となる。かかる映像信号Ｖ _sig のサンプリングは、制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。即ち、タイミングＴ５〜Ｔ７が、サンプリング期間に相当する。

この様に、本発明では、Ｖ _th 補正期間Ｔ３−Ｔ４とサンプリング期間Ｔ５−Ｔ７が、１水平走査期間（１Ｈ）に含まれる。１Ｈの間、サンプリング用の制御信号ＷＳはハイレベルにある。本発明では、サンプリングトランジスタＴｒ ₁ がオンした状態でＶ _th 補正及びＶ _sig 書き込みを行っている。これにより、画素回路２の構成を簡素化している。

本実施形態では、上述したＶ _th 補正に加え、移動度μの補正も同時に行っている。但し、本発明はこれに限られるものではなく、移動度μ補正を行わない単純なＶ _th 補正動作のみの画素回路にも適用可能であることは言うまでもない。また、本実施形態の画素回路２は、ドライブトランジスタＴｒ _d 以外のトランジスタは、Ｎチャネル型とＰチャネル型が混在しているが、本発明はこれに限られるものではなく、Ｎチャネル型トランジスタのみまたはＰチャネル型トランジスタのみで構成することも可能である。

移動度μの補正はタイミングＴ６〜Ｔ７で行われる。以下、この点につき、詳細に説明する。サンプリング期間の終了するタイミングＴ７より前のタイミングＴ６で、制御信号ＤＳがローレベルとなり、スイッチングトランジスタＴｒ ₄ がオンする。これにより、ドライブトランジスタＴｒ _d が電源Ｖ _cc に接続されるので、画素回路は非発光期間から発光期間に進む。この様に、サンプリングトランジスタＴｒ ₁ がまだオン状態で、且つ、スイッチングトランジスタＴｒ ₄ がオン状態に入った期間Ｔ６−Ｔ７で、ドライブトランジスタＴｒ _d の移動度補正を行う。即ち、本実施形態では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間Ｔ６−Ｔ７で移動度補正を行っている。尚、この移動度補正を行う発光期間の先頭では、発光素子ＥＬは、実際には逆バイアス状態にあるので、発光する事はない。この移動度補正期間Ｔ６−Ｔ７では、ドライブトランジスタＴｒ _d のゲートＧが映像信号Ｖ _sig のレベルに固定された状態で、ドライブトランジスタＴｒ _d にドレイン電流Ｉ _ds が流れる。ここで、Ｖ _ss0 −Ｖ _th ＜Ｖ _thEL と設定しておく事で、発光素子ＥＬは逆バイアス状態におかれるため、ダイオード特性ではなく単純な容量特性を示すようになる。よって、ドライブトランジスタＴｒ _d に流れる電流Ｉ _ds は、画素容量Ｃ _s と発光素子ＥＬの等価容量Ｃ _oled の両者を結合した容量Ｃ＝Ｃ _s ＋Ｃ _oled に書き込まれていく。これにより、ドライブトランジスタＴｒ _d のソース電位（Ｓ）は上昇していく。図４のタイミングチャートでは、この上昇分をΔＶで表してある。この上昇分ΔＶは、結局、画素容量Ｃ _s に保持されたゲート／ソース間電圧Ｖ _gs から差し引かれる事になるので、負帰還をかけた事になる。この様に、ドライブトランジスタＴｒ _d の出力電流Ｉ _ds を同じくドライブトランジスタＴｒ _d の入力電圧Ｖ _gs に負帰還する事で、移動度μを補正する事が可能である。尚、負帰還量ΔＶは、移動度補正期間Ｔ６−Ｔ７の時間幅ｔを調整する事で最適化可能である。

タイミングＴ７では制御信号ＷＳがローレベルとなり、サンプリングトランジスタＴｒ ₁ がオフする。この結果、ドライブトランジスタＴｒ _d のゲートＧは信号線ＳＬから切り離される。映像信号Ｖ _sig の印加が解除されるので、ドライブトランジスタＴｒ _d のゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。その間、画素容量Ｃ _s に保持されたゲート／ソース間電圧Ｖ _gs は、（Ｖ _sig −ΔＶ＋Ｖ _th ）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉ _ds の流入により、発光素子ＥＬは実際に発光を開始する。この時のドレイン電流Ｉ _ds 対ゲート／ソース間電圧Ｖ _gs の関係は、先のトランジスタ特性式１のＶ _gs にＶ _sig −ΔＶ＋Ｖ _th を代入する事で、以下の式２のように与えられる。
Ｉ _ds ＝ｋμ（Ｖ _gs −Ｖ _th ）²＝ｋμ（Ｖ _sig −ΔＶ）²・・・式２
上記式２において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃ _ox である。この特性式２からＶ _th の項がキャンセルされており、発光素子ＥＬに供給される出力電流Ｉ _ds は、ドライブトランジスタＴｒ _d の閾電圧Ｖ _th に依存しない事が分かる。基本的に、ドレイン電流Ｉ _ds は映像信号Ｖ _sig の電圧によって決まる。換言すると、発光素子ＥＬは、映像信号Ｖ _sig に応じた輝度で発光する事になる。その際、Ｖ _sig から負帰還量ΔＶが減じられている。この負帰還量ΔＶは、特性式２の係数部に位置する移動度μの効果を打ち消すように働く。従って、ドレイン電流Ｉ _ds は実質的に映像信号Ｖ _sig のみに依存する事になる。

最後に、タイミングＴ８に至ると制御信号ＤＳがハイレベルとなって、スイッチングトランジスタＴｒ ₄ がオフし、発光が終了すると共に、当該フィールドが終わる。この後、次のフィールドに移って、再び、Ｖ _th 補正動作、移動度補正動作及び発光動作が、繰り返される事になる。

図５は、移動度補正期間Ｔ６−Ｔ７における画素回路２の状態を示す回路図である。図示するように、移動度補正期間Ｔ６−Ｔ７では、サンプリングトランジスタＴｒ ₁ 及びスイッチングトランジスタＴｒ ₄ がオンしている一方、残りのスイッチングトランジスタＴｒ ₃ がオフしている。この状態で、ドライブトランジスタＴｒ ₄ のソース電位（Ｓ）は、Ｖ _ss0 −Ｖ _th である。このソース電位Ｓは発光素子ＥＬのアノード電位でもある。前述したように、Ｖ _ss0 −Ｖ _th ＜Ｖ _thEL と設定しておく事で、発光素子ＥＬは逆バイアス状態におかれ、ダイオード特性ではなく単純な容量特性を示す事になる。よって、ドライブトランジスタＴｒ _d に流れる電流Ｉ _ds は、画素容量Ｃ _s と発光素子ＥＬの等価容量Ｃ _oled との合成容量Ｃ＝Ｃ _s ＋Ｃ _oled に流れ込む事になる。換言すると、ドレイン電流Ｉ _ds の一部が画素容量Ｃ _s に負帰還され、移動度の補正が行われる。

図６は、上述したトランジスタ特性式２をグラフ化したものであり、縦軸にＩ _ds を取り横軸にＶ _sig を取ってある。このグラフの下方に特性式２も合わせて示してある。図６のグラフは、画素１と画素２を比較した状態で特性カーブを描いてある。画素１のドライブトランジスタの移動度μは相対的に大きい。逆に、画素２に含まれるドライブトランジスタの移動度μは相対的に小さい。この様に、ドライブトランジスタをポリシリコン薄膜トランジスタなどで構成した場合、画素間で移動度μがばらつく事は避けられない。例えば、両画素１，２に同レベルの映像信号Ｖ _sig を書き込んだ場合、何ら移動度の補正を行わないと、移動度μの大きい画素１に流れる出力電流Ｉ _ds1 ’は、移動度μの小さい画素２に流れる出力電流Ｉ _ds2 ’に比べて大きな差が生じてしまう。この様に、移動度μのばらつきに起因して出力電流Ｉ _ds の間に大きな差が生じるので、画面のユニフォーミティを損なう事になる。

そこで、本発明では、出力電流を入力電圧側に負帰還させる事で移動度のばらつきをキャンセルしている。トランジスタ特性式から明らかなように、移動度が大きいとドレイン電流Ｉ _ds が大きくなる。従って、負帰還量ΔＶは移動度が大きいほど大きくなる。図６のグラフに示すように、移動度μの大きな画素１の負帰還量ΔＶ１は、移動度の小さな画素２の負帰還量ΔＶ２に比べて大きい。従って、移動度μが大きいほど負帰還が大きくかかる事となって、ばらつきを抑制する事が可能である。図示するように、移動度μの大きな画素１でΔＶ１の補正をかけると、出力電流はＩ _ds1 ’からＩ _ds1 まで大きく下降する。一方、移動度μの小さな画素２の負帰還量ΔＶ２は小さいので、出力電流Ｉ _ds2 ’はＩ _ds2 までそれ程大きく下降しない。結果的に、Ｉ _ds1 とＩ _ds2 は略等しくなり、移動度のばらつきがキャンセルされる。この移動度のばらつきのキャンセルは、黒レベルから白レベルまでＶ _sig の全範囲で行われるので、画面のユニフォーミティは極めて高くなる。以上をまとめると、移動度の異なる画素１と２があった場合、移動度の大きい画素１の負帰還量ΔＶ１は移動度の小さい画素２の負帰還量ΔＶ２に対して大きくなる。つまり、移動度が大きいほどΔＶが大きくなり、Ｉ _ds の減少値は大きくなる。これにより、移動度の異なる画素の電流値は均一化され、移動度のばらつきを補正する事ができる。

以下、参考のため、図７を参照して、上述した移動度補正の数値解析を行う。図７に示すように、トランジスタＴｒ ₁ 及びＴｒ ₄ がオンした状態で、ドライブトランジスタＴｒ _d のソース電位を変数Ｖに取って解析を行う。ドライブトランジスタＴｒ _d のソース電位（Ｓ）をＶとすると、ドライブトランジスタＴｒ _d を流れるドレイン電流Ｉ _ds は、以下の式３に示す通りである。

また、ドレイン電流Ｉ _ds と容量Ｃ（＝Ｃ _s ＋Ｃ _oled ）の関係により、以下の式４に示す様に、Ｉ _ds ＝ｄＱ／ｄｔ＝ＣｄＶ／ｄｔが成り立つ。

式４に式３を代入して、両辺を積分する。ここで、ソース電位Ｖの初期状態は、−Ｖ _th であり、移動度補正時間（Ｔ６−Ｔ７）をｔとする。この微分方程式を解くと、移動度補正時間ｔに対する画素電流が、以下の数式５のように与えられる。

図８は、式５をグラフ化した図であり、縦軸に出力電流Ｉ _ds を取り、横軸に映像信号Ｖ _sig を取ってある。パラメータとして、移動度補正期間ｔ＝０ｕｓ、２．５ｕｓ及び５ｕｓの場合を設定している。更に、移動度μもパラメータとして、比較的大きい場合１．２μと比較的小さい場合０．８μをパラメータにとってある。ｔ＝０ｕｓとして実質的に移動度補正をかけない場合に比べ、ｔ＝２．５ｕｓでは移動度ばらつきに対する補正が充分にかかっていることがわかる。移動度補正なしではＩ _ds に４０％のばらつきがあったものが、移動度補正をかけると１０％以下に抑えられる。但し、ｔ＝５ｕｓとして補正期間を長くすると、逆に、移動度μの違いによる出力電流Ｉ _ds のばらつきが大きくなってしまう。この様に、適切な移動度補正を掛けるために、ｔは最適な値に設定する必要がある。図８に示したグラフの場合、最適値はｔ＝２．５ｕｓの近辺である。

次に、本発明にかかる画素回路の第２実施形態を説明する。上述した第１実施形態では、図４のタイミングチャートに示したように、１水平走査期間（１Ｈ）内で、Ｖ _th 補正とＶ _sig 書き込みを行っている。これにより、回路素子数を削減している。しかしながら、第１実施形態の画素回路では、パネルの画素数が増えて高精細化したり、高画質化のためにフィールド周波数を上げたりした場合、水平走査期間（１Ｈ）が短くなるため、充分にＶ _th 補正をかけることが出来ない可能性がある。逆に、Ｖ _th 補正期間をある程度確保すると、Ｖ _sig 書き込み時間が圧迫されるため、充分に映像信号を画素容量に書き込めないことも有り得る。本第２実施形態は第１実施形態を改良したもので、パネルの高精細化や高画質化に対応可能となっている。第２実施形態の画素回路構成は、基本的に、図２に示した第１実施形態の画素回路構成と同じである。但し、動作シーケンスが異なっており、図９のタイミングチャートを参照して、詳細に説明する。尚、理解を容易にするため、第１実施形態の動作を示すタイミングチャート図４と対応する部分には、対応する参照符号を用いてある。

図９を参照すれば明らかな様に、本実施形態では、Ｖ _th 補正期間を複数回に分割している。これにより、一回毎のＶ _th 補正期間は短くとも、複数回行うことで、充分に長いＶ _th 補正期間を確保することが出来る。これにより、回路素子数を削減した上に、更に、パネルの高精細化及び高周波数化にも対応することが出来る。各々のＶ _th 補正期間は数μｓと非常に短いものであっても、複数回にわたる補正量を合計することで、充分にＶ _th ばらつきを補正可能である。

以下、図９のタイミングチャートに則り、第２実施形態の動作を詳細に説明する。まず、タイミングＴ１で制御信号ＤＳをハイレベルにし、スイッチングトランジスタＴｒ ₄ をオフする。その後、タイミングＴ２で制御信号ＡＺをハイレベルにし、スイッチングトランジスタＴｒ ₃ をオンする。これにより、ドライブトランジスタＴｒ _d のソース電位（Ｓ）に基準電位Ｖ _ss を書き込む。このとき、ゲート電位（Ｇ）はハイインピーダンスなので、ソース電位（Ｓ）の降下に追随して、ゲート電位（Ｇ）も下がる。

この後、各水平走査期間を区切る水平ブランキング期間で、Ｖ _th 補正を時分割的に行う。尚、各水平ブランキング期間では、信号線の電位が一定電位Ｖ _ss0 に設定されている。第１のＶ _th 補正期間では、制御信号ＷＳがハイレベルになり、サンプリングトランジスタがオンする。このとき、前述したように、信号線の電位はＶ _ss0 に設定しておく。ここで、Ｖ _ss0 −Ｖ _ss ＝Ｖ _gs ＞Ｖ _th を満たしており、Ｖ _gs ＞Ｖ _th とすることで、その後のＶ _th 補正の準備を行う。また、発光素子ＥＬの閾電圧をＶ _thEL とすると、Ｖ _thEL ＞Ｖ _ss と設定することで、発光素子ＥＬに逆バイアスを印加する。これは、その後のＶ _th 補正動作及び移動度補正動作を正常に行うために必要である。

次に、サンプリングトランジスタをオン状態にしたまま、タイミングＴ３１で制御信号ＤＳをローレベルに切り替え、スイッチングトランジスタＴｒ ₄ をオンする。これにより、１回目のＶ _th 補正が実行される。このとき、信号線の電位は、Ｖ _th 補正を正確に行うために、一定電位Ｖ _ss0 に保持しておく。ドライブトランジスタＴｒ _d は、スイッチングトランジスタＴｒ ₄ がオンすることで、カットオフに向かって出力電流Ｉ _ds が流れる。その後、タイミングＴ４１で制御信号ＤＳをハイレベルに戻し、スイッチングトランジスタＴｒ ₄ をオフして、１回目のＶ _th 補正を終了する。この後、信号線の電位が変わらない内に制御信号ＷＳをローレベルに戻して、サンプリングトランジスタをオフすることが望ましい。但し、その様にしなくとも、動作上問題はない。

本実施形態では、一回のＶ _th 補正期間は、例えば、水平ブランキング期間内に収まる程度に設定している。そのため、一回のＶ _th 補正動作ではドライブトランジスタＴｒ _d はカットオフせず、そのソース電位（Ｓ）は、途中の動作点にて保持される。

次の水平ブランキング期間が来て信号線の電位が再びＶ _ss0 になったとき、２回目のＶ _th 補正動作を行う。即ち、ＷＳをハイレベルに切り替えサンプリングトランジスタＴｒ ₁ を導通させると共に、制御信号ＤＳをローレベルに切り替えてスイッチングトランジスタＴｒ ₄ を導通させ、以て、２回目のＶ _th 補正動作を行う。この２回目のＶ _th 補正期間が、Ｔ３２−Ｔ４２で表されている。この一連のＶ _th 補正動作をドライブトランジスタがカットオフするまで複数回行うことで、Ｖ _th 補正を完了させる。

図９のタイミングチャートに示した例では、当該走査線ＷＳに割り当てられた水平走査期間（１Ｈ）の先頭に位置する水平ブランキング期間で３回目のＶ _th 補正を行った後、映像信号Ｖ _sig を画素容量に書き込み、更に、その後、移動度μの補正を行っている。３回目のＶ _th 補正期間は、Ｔ３３−Ｔ４３で表されている。この３回目のＶ _th 補正が完了すると、ゲート電位（Ｇ）とソース電位（Ｓ）との間の差が、丁度Ｖ _th に設定される。

以上のように、本実施形態では、画素回路２に組み込まれた補正手段は、複数の走査線に割り当てられた複数の水平走査期間内で動作し、時分割的に画素容量Ｃ _s を閾電圧Ｖ _th まで充電する。サンプリングトランジスタは、当該走査線ＷＳに割り当てられた当該水平走査期間（１Ｈ）内で信号線ＳＬが映像信号の電位Ｖ _sig になる信号供給期間に、信号線ＳＬから供給された映像信号を画素容量Ｃ _s にサンプリングする一方、補正手段は、複数の走査線ＷＳに割り当てられた各水平走査期間内で信号線ＳＬが一定電位Ｖ _ss0 になる信号固定期間に、ドライブトランジスタＴｒ _d の閾電圧Ｖ _th を検出して時分割的に画素容量Ｃ _s を閾電圧Ｖ _th まで充電する。この信号固定期間は、各走査線ＷＳに順次割り当てられる各水平走査期間を互いに区切る水平ブランキング期間である。補正手段は、各水平ブランキング期間で、時分割的に、画素容量Ｃ _s を閾電圧Ｖ _th まで充電する。かかる補正手段が各信号固定期間で画素容量Ｃ _s を充電したら、信号線ＳＬが一定電位Ｖ _ss0 から映像信号の電位Ｖ _sig に切り替わる前に、サンプリングトランジスタＴｒ ₁ を閉じて画素容量Ｃ _s を信号線ＳＬから電気的に切り離しておくことが好ましい。

図１０は、本発明の第３実施形態にかかる表示装置を示す模式的なブロック図である。理解を容易にするため、図１に示した第１実施形態にかかる表示装置と対応する部分には、対応する参照番号を付してある。異なる点は、第１実施形態が３本の走査線（ゲートライン）ＷＳ，ＤＳ，ＡＺを含んでいたのに対し、この第３実施形態は、画素アレイ１の走査線をＷＳ，ＤＳの２本とし、更なるゲートラインの削減を図っていることである。具体的には、走査線ＡＺを削減し、この代わりに、前段の走査線ＷＳを当段の走査線ＡＺの代わりとして利用していることである。これにより、ゲートラインを１本削減できると共に、補正用スキャナも不要になる。

図１１は、図１０に示した表示装置の画素アレイに含まれる画素回路の前段分１個、当段分１個の計２個を、模式的に表したものである。個々の画素回路２の構成は、基本的に、図２に示した第１実施形態と類似しており、対応する部分には、対応する参照番号を付してある。各画素回路２は、サンプリングトランジスタＴｒ ₁ 、ドライブトランジスタＴｒ _d 、第１のスイッチングトランジスタＴｒ ₃ ，第２のスイッチングトランジスタＴｒ ₄ 、画素容量Ｃ _s 、発光素子ＥＬで構成されている。異なる点は、第１のスイッチングトランジスタＴｒ ₃ のゲートに、前段の走査線ＷＳが接続されていることである。但し、最初の段の画素回路２では前段の走査線ＷＳがないので、別途供給する必要がある。

図１２は、図１１に示した画素アレイから、１個分の画素回路を取り出した模式図である。理解を容易にするため、サンプリングトランジスタＴｒ ₁ によってサンプリングされる映像信号Ｖ _sig や、ドライブトランジスタＴｒ _d の入力電圧Ｖ _gs 及び出力電流Ｉ _ds 、更には、発光素子ＥＬが有する容量成分Ｃ _oled などを書き加えてある。また、サンプリングトランジスタＴｒ ₁ のゲートに接続する当該段の走査線をＷＳ _n で表し、第１のスイッチングトランジスタＴｒ ₃ のゲートに接続する前段の走査線をＷＳ _n-1 で表し、第２のスイッチングトランジスタＴｒ ₄ のゲートに接続する走査線をＤＳで表してある。

図１３は、図１２に示した画素回路の動作を示すタイミングチャートである。理解を容易にするため、図４に示した第１実施形態のタイミングチャートと対応する部分には、対応する参照符号を用いてある。このタイミングチャートは、時間軸Ｔに沿って、各走査線ＷＳ _n ，ＷＳ _n-1 ，ＤＳに印加される制御信号の波形を表してある。表記を簡略化するため、制御信号も対応する走査線の符号と同じ符号で表してある。尚、このタイミングチャートは、各制御信号ＷＳ _n ，ＷＳ _n-1 ，ＤＳの波形と共に、ドライブトランジスタＴｒ _d のゲートＧの電位変化及びソースＳの電位変化と、信号線に印加される映像信号Ｖ _sig の波形も表してある。図示する様に、映像信号Ｖ _sig は、各水平走査期間の前半で一定電位Ｖ _ss0 に固定され、後半で信号電位になる。タイミングＴ１で制御信号ＤＳがハイレベルとなり、スイッチングトランジスタＴｒ ₄ がオフして、画素回路は非発光状態に入る。タイミングＴ２で前段の制御信号ＷＳ _n-1 がハイレベルになり、スイッチングトランジスタＴｒ ₃ がオンする。これにより、画素容量Ｃ _s がリセットされ、Ｖ _gs ＞Ｖ _th が設定される。即ち、Ｖ _th 補正の準備動作が行われる。タイミングＴａで当段の制御信号ＷＳ _n がハイレベルに立ち上がり、サンプリングトランジスタＴｒ ₁ が導通する。続いて、タイミングＴ３で制御信号ＤＳがローレベルとなり、第２のスイッチングトランジスタＴｒ ₄ がオンする。これにより、画素容量Ｃ _s の一端を一定電位Ｖ _ss0 に固定した状態で画素容量Ｃ _s の充電を行って、Ｖ _th を書き込む。即ち、Ｖ _th 補正動作を行う。続いて、タイミングＴ５で映像信号Ｖ _sig を画素容量Ｃ _s に書き込む。更に、タイミングＴ６で移動度μの補正動作を行い、発光状態に入る。

以上説明したように、本第３実施形態は、出力電流Ｉ _ds の閾電圧Ｖ _th に対する依存性を打ち消すために、ドライブトランジスタＴｒ _d の閾電圧Ｖ _th を検出して画素容量Ｃ _s に書き込んでおく補正手段を備えている。この補正手段は、第１のスイッチングトランジスタＴｒ ₃ と第２のスイッチングトランジスタＴｒ ₄ とを含む。第１のスイッチングトランジスタＴｒ ₃ は、自段の走査線ＷＳ _n よりも前に位置する他の走査線ＷＳ _n-1 に割り当てられた前の水平走査期間に、他の走査線ＷＳ _n-1 から供給される制御信号ＷＳ _n-1 に応じて導通し、以て、画素容量Ｃ _s の両端の電位差が閾電圧Ｖ _th を超えるように設定する。第２のスイッチングトランジスタＴｒ ₄ は、当段に割り当てられた水平走査期間（１Ｈ）に導通して、画素容量Ｃ _s の両端の電位差（Ｖ _gs ）が閾電圧Ｖ _th になるまで、画素容量Ｃ _s を充電する。図１３に示した実施形態では、前段の走査線として、当段の走査線ＷＳ _n の直前に位置する走査線ＷＳ _n-1 を用いている。場合によっては、これに代えて、更に、その前の走査線ＷＳ _n-2 やもっと前の走査線を第１のスイッチングトランジスタＴｒ ₃ のゲートラインに用いることが出来る。この様に、本実施形態は走査線ＷＳを２つの画素間で共有化することで、更に、１本のゲートラインを削減することができ、パネルの歩留まりの改善につながると共に、レイアウトの簡素化によりパネルの高精細化も可能にしている。

図１４は、画素回路の参考例を示すブロック図である。理解を容易にするため、図２に示した第１実施形態と対応する部分には、対応する参照番号を付してある。異なる点は、本参考例が水平走査期間よりも前にＶ _th 補正動作を行っていることである。このため、Ｖ _th 補正準備用に、スイッチングトランジスタＴｒ ₃ の他に、更にもう１個スイッチングトランジスタＴｒ ₂ が必要になる。一方のトランジスタＴｒ ₃ は画素容量Ｃ _s のソース側端子をリセットする一方、追加のトランジスタＴｒ ₂ は画素容量Ｃ _s のゲート側端子をリセットしている。追加のスイッチングトランジスタＴｒ ₂ を駆動するため、追加の走査線ＡＺ１や追加の補正用スキャナ７１が必要になる。本発明では、画素容量Ｃ _s のゲート側端子のセッティングを水平走査期間内で行うことにより、トランジスタＴｒ ₂ を不要にしている。トランジスタＴｒ ₂ はゲートＧに電源電圧Ｖ _ss1 を書き込んでいる。これに対し、本発明では信号線ＳＬから供給される固定電位Ｖ _ss0 を水平走査期間中に書き込んでいる。

以下、図１４に示した参考例の動作を説明する。このアクティブマトリクス表示装置は、主要部となる画素アレイ１と、周辺の回路部とで構成されている。周辺の回路部は、水平セレクタ３、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１、第二補正用スキャナ７２などを含んでいる。画素アレイ１は、行状の走査線ＷＳと、列状の信号線ＳＬと、両者の交差する部分にマトリクス状に配列した画素回路２とで構成されている。図では、理解を容易にするため、１個の画素回路２のみを拡大表示してある。信号線ＳＬは水平セレクタ３によって駆動される。水平セレクタ３は、信号部を構成し、信号線ＳＬに映像信号を供給する。走査線ＷＳはライトスキャナ４によって走査される。尚、走査線ＷＳと平行に、別の走査線ＤＳ，ＡＺ１及びＡＺ２も配線されている。走査線ＤＳはドライブスキャナ５によって走査される。走査線ＡＺ１は第一補正用スキャナ７１によって走査される。走査線ＡＺ２は第二補正用スキャナ７２によって走査される。ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１及び第二補正用スキャナ７２はスキャナ部を構成しており、１水平走査期間ごとに、画素の行を順次走査する。各画素回路２は、走査線ＷＳによって選択されたとき、信号線ＳＬから映像信号をサンプリングする。更に、走査線ＤＳによって選択されたとき、サンプリングされた映像信号に応じて画素回路２内に含まれている発光素子ＥＬを駆動する。加えて、画素回路２は、走査線ＡＺ１，ＡＺ２によって走査された時、予め決められた補正動作を行う。

画素回路２は、５個の薄膜トランジスタＴｒ ₁ 〜Ｔｒ ₄ 及びＴｒ _d と、１個の容量素子（画素容量）Ｃ _s と、１個の発光素子ＥＬとで構成されている。トランジスタＴｒ ₁ 〜Ｔｒ ₃ とＴｒ _d は、Ｎチャネル型のポリシリコンＴＦＴである。トランジスタＴｒ ₄ のみＰチャネル型のポリシリコンＴＦＴである。１個の画素容量Ｃ _s は本画素回路２の容量部を構成している。発光素子ＥＬは、例えば、アノード及びカソードを備えたダイオード型の有機ＥＬ素子である。

画素回路２の中心となるドライブトランジスタＴｒ _d は、そのゲートＧが画素容量Ｃ _s の一端に接続され、そのソースＳが同じく画素容量Ｃ _s の他端に接続されている。また、ドライブトランジスタＴｒ _d のゲートＧは、スイッチングトランジスタＴｒ ₂ を介して、別の基準電位Ｖ _ss1 に接続されている。ドライブトランジスタＴｒ _d のドレインは、スイッチングトランジスタＴｒ ₄ を介して、電源Ｖ _cc に接続されている。このスイッチングトランジスタＴｒ ₂ のゲートは走査線ＡＺ１に接続されている。スイッチングトランジスタＴｒ ₄ のゲートは走査線ＤＳに接続されている。発光素子ＥＬのアノードはドライブトランジスタＴｒ _d のソースＳに接続されており、カソードは接地されている。この接地電位はＶ _cath で表される場合がある。また、ドライブトランジスタＴｒ _d のソースＳと所定の基準電位Ｖ _ss2 との間に、スイッチングトランジスタＴｒ ₃ が介在している。このトランジスタＴｒ ₃ のゲートは走査線ＡＺ２に接続している。一方、サンプリングトランジスタＴｒ ₁ は、信号線ＳＬとドライブトランジスタＴｒ _d のゲートＧとの間に接続されている。サンプリングトランジスタＴｒ ₁ のゲートは走査線ＷＳに接続されている。

かかる構成において、サンプリングトランジスタＴｒ ₁ は、所定のサンプリング期間に走査線ＷＳから供給される制御信号ＷＳに応じ導通して、信号線ＳＬから供給された映像信号Ｖ _sig を画素容量Ｃ _s にサンプリングする。画素容量Ｃ _s は、サンプリングされた映像信号Ｖ _sig に応じてドライブトランジスタのゲートＧとソースＳ間に入力電圧Ｖ _gs を印加する。ドライブトランジスタＴｒ _d は、所定の発光期間中入力電圧Ｖ _gs に応じた出力電流Ｉ _ds を発光素子ＥＬに供給する。尚、この出力電流（ドレイン電流）Ｉ _ds は、ドライブトランジスタＴｒ _d のチャネル領域のキャリア移動度μ及び閾電圧Ｖ _th に対して依存性を有する。発光素子ＥＬは、ドライブトランジスタＴｒ _d から供給された出力電流Ｉ _ds により、映像信号Ｖ _sig に応じた輝度で発光する。

画素回路２はスイッチングトランジスタＴｒ ₂ 〜Ｔｒ ₄ で構成される補正手段を備えており、出力電流Ｉ _ds のキャリア移動度μに対する依存性を打ち消すために、予め発光期間の先頭で画素容量Ｃ _s に保持された入力電圧Ｖ _gs を補正する。具体的には、この補正手段（Ｔｒ ₂ 〜Ｔｒ ₄ ）は、走査線ＷＳ及びＤＳから供給される制御信号ＷＳ，ＤＳに応じてサンプリング期間の一部で動作し、映像信号Ｖ _sig がサンプリングされている状態で、ドライブトランジスタＴｒ _d から出力電流Ｉ _ds を取り出し、これを画素容量Ｃ _s に負帰還して入力電圧Ｖ _gs を補正する。更に、この補正手段（Ｔｒ ₂ 〜Ｔｒ ₄ ）は、出力電流Ｉ _ds の閾電圧Ｖ _th に対する依存性を打ち消すために、予めサンプリング期間に先立ってドライブトランジスタＴｒ _d の閾電圧Ｖ _th を検出し、且つ、検出された閾電圧Ｖ _th を入力電圧Ｖ _gs に足し込む様にしている。

ドライブトランジスタＴｒ _d は、Ｎチャネル型トランジスタでドレインが電源Ｖ _cc 側に接続される一方、ソースＳが発光素子ＥＬ側に接続されている。この場合、前述した補正手段は、サンプリング期間の後部分に重なる発光期間の先頭部分でドライブトランジスタＴｒ _d から出力電流Ｉ _ds を取り出して、画素容量Ｃ _s 側に負帰還する。その際、本補正手段は、発光期間の先頭部分でドライブトランジスタＴｒ _d のソースＳ側から取り出した出力電流Ｉ _ds が、発光素子ＥＬの有する容量に流れ込むようにしている。具体的には、発光素子ＥＬは、アノード及びカソードを備えたダイオード型の発光素子からなり、アノード側がドライブトランジスタＴｒ _d のソースＳに接続されている一方、カソード側が接地されている。この構成で、本補正手段（Ｔｒ ₂ 〜Ｔｒ ₄ ）は、予め発光素子ＥＬのアノード／カソード間を逆バイアス状態にセットしておき、ドライブトランジスタＴｒ _d のソースＳ側から取り出した出力電流Ｉ _ds が発光素子ＥＬに流れ込む時、このダイオード型の発光素子ＥＬを容量性素子として機能させている。尚、本補正手段は、サンプリング期間内でドライブトランジスタＴｒ _d から出力電流Ｉ _ds を取り出す時間幅ｔを調整可能であり、これにより、画素容量Ｃ _s に対する出力電流Ｉ _ds の負帰還量を最適化している。

図１５は、図１４に示した表示装置から画素回路の部分を取り出した模式図である。理解を容易にするため、サンプリングトランジスタＴｒ ₁ によってサンプリングされる映像信号Ｖ _sig や、ドライブトランジスタＴｒ _d の入力電圧Ｖ _gs 及び出力電流Ｉ _ds 、更には、発光素子ＥＬが有する容量成分Ｃ _oled などを書き加えてある。以下、図１５に基づいて、本画素回路２の基本的な動作を説明する。

図１６は、図１５に示した画素回路のタイミングチャートである。図１６を参照して、図１５に示した画素回路の動作を、より具体的、且つ、詳細に説明する。図１６は、時間軸Ｔに沿って、各走査線ＷＳ，ＡＺ１，ＡＺ２及びＤＳに印加される制御信号の波形を表してある。表記を簡略化するため、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタＴｒ ₁ ，Ｔｒ ₂ ，Ｔｒ ₃ はＮチャネル型なので、走査線ＷＳ，ＡＺ１，ＡＺ２がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方、トランジスタＴｒ ₄ はＰチャネル型なので、走査線ＤＳがハイレベルの時オフし、ローレベルの時オンする。尚、このタイミングチャートは、各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形と共に、ドライブトランジスタＴｒ _d のゲートＧの電位変化及びソースＳの電位変化も表してある。

図１６のタイミングチャートでは、タイミングＴ１〜Ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、１行分の画素に印加される各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形を表してある。

当該フィールドが始まる前のタイミングＴ０で、全ての制御線号ＷＳ，ＡＺ１，ＡＺ２，ＤＳがローレベルにある。従って、Ｎチャネル型のトランジスタＴｒ ₁ ，Ｔｒ ₂ ，Ｔｒ ₃ はオフ状態にある一方、Ｐチャネル型のトランジスタＴｒ ₄ のみオン状態である。従って、ドライブトランジスタＴｒ _d は、オン状態のトランジスタＴｒ ₄ を介して、電源Ｖ _cc に接続されているので、所定の入力電圧Ｖ _gs に応じて出力電流Ｉ _ds を発光素子ＥＬに供給している。従って、タイミングＴ０で発光素子ＥＬは発光している。この時、ドライブトランジスタＴｒ _d に印加される入力電圧Ｖ _gs は、ゲート電位（Ｇ）とソース電位（Ｓ）の差で表される。

当該フィールドが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切り替わる。これにより、トランジスタＴｒ ₄ がオフし、ドライブトランジスタＴｒ _d は電源Ｖ _cc から切り離されるので、発光が停止し非発光期間に入る。従って、タイミングＴ１に入ると、全てのトランジスタＴｒ ₁ 〜Ｔｒ ₄ がオフ状態になる。

続いて、タイミングＴ２に進むと、制御信号ＡＺ１及びＡＺ２がハイレベルになるので、スイッチングトランジスタＴｒ ₂ 及びＴｒ ₃ がオンする。この結果、ドライブトランジスタＴｒ _d のゲートＧが基準電位Ｖ _ss1 に接続され、ソースＳが基準電位Ｖ _ss2 に接続される。ここで、Ｖ _ss1 −Ｖ _ss2 ＞Ｖ _th を満たしており、Ｖ _ss1 −Ｖ _ss2 ＝Ｖ _gs ＞Ｖ _th とする事で、その後のタイミングＴ３で行われるＶ _th 補正の準備を行う。換言すると、期間Ｔ２−Ｔ３は、ドライブトランジスタＴｒ _d のリセット期間に相当する。また、発光素子ＥＬの閾電圧をＶ _thEL とすると、Ｖ _thEL ＞Ｖ _ss2 に設定されている。これにより、発光素子ＥＬにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うＶ _th 補正動作及び移動度補正動作を正常に行うために必要である。

タイミングＴ３では制御信号ＡＺ２をローレベルにし、且つ、直後に制御信号ＤＳもローレベルにしている。これにより、トランジスタＴｒ ₃ がオフする一方、トランジスタＴｒ ₄ がオンする。この結果、ドレイン電流Ｉ _ds が画素容量Ｃ _s に流れ込み、Ｖ _th 補正動作を開始する。この時、ドライブトランジスタＴｒ _d のゲートＧはＶ _ss1 に保持されており、ドライブトランジスタＴｒ _d がカットオフするまで電流Ｉ _ds が流れる。カットオフすると、ドライブトランジスタＴｒ _d のソース電位（Ｓ）は、Ｖ _ss1 −Ｖ _th となる。ドレイン電流がカットオフした後のタイミングＴ４で制御信号ＤＳを再びハイレベルに戻し、スイッチングトランジスタＴｒ ₄ をオフする。更に、制御信号ＡＺ１もローレベルに戻し、スイッチングトランジスタＴｒ ₂ もオフする。この結果、画素容量Ｃ _s にＶ _th が保持固定される。この様に、タイミングＴ３−Ｔ４はドライブトランジスタＴｒ _d の閾電圧Ｖ _th を検出する期間である。ここでは、この検出期間Ｔ３−Ｔ４を、Ｖ _th 補正期間と呼んでいる。

この様に、Ｖ _th 補正を行った後、タイミングＴ５で制御信号ＷＳをハイレベルに切り替え、サンプリングトランジスタＴｒ ₁ をオンして映像信号Ｖ _sig を画素容量Ｃ _s に書き込む。発光素子ＥＬの等価容量Ｃ _oled に比べて、画素容量Ｃ _s は充分に小さい。この結果、映像信号Ｖ _sig のほとんど大部分が、画素容量Ｃ _s に書き込まれる。正確には、Ｖ _ss1 に対するＶ _sig の差分Ｖ _sig −Ｖ _ss1 が、画素容量Ｃ _s に書き込まれる。従って、ドライブトランジスタＴｒ _d のゲートＧとソースＳ間の電圧Ｖ _gs は、先に検出保持されたＶ _th と今回サンプリングされたＶ _sig −Ｖ _ss1 を加えたレベル、（Ｖ _sig −Ｖ _ss1 ＋Ｖ _th ）となる。以降、説明簡易化のため、Ｖ _ss1 ＝０ボルトとすると、ゲート／ソース間電圧Ｖ _gs は、図７のタイミングチャートに示すように、Ｖ _sig ＋Ｖ _th となる。かかる映像信号Ｖ _sig のサンプリングは、制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。即ち、タイミングＴ５−Ｔ７がサンプリング期間に相当する。

サンプリング期間の終了するタイミングＴ７より前のタイミングＴ６で、制御信号ＤＳがローレベルとなり、スイッチングトランジスタＴｒ ₄ がオンする。これにより、ドライブトランジスタＴｒ _d が電源Ｖ _cc に接続されるので、画素回路は非発光期間から発光期間に進む。この様に、サンプリングトランジスタＴｒ ₁ がまだオン状態で、且つ、スイッチングトランジスタＴｒ ₄ がオン状態に入った期間Ｔ６−Ｔ７で、ドライブトランジスタＴｒ _d の移動度補正を行う。即ち、本実施形態では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間Ｔ６−Ｔ７で移動度補正を行っている。尚、この移動度補正を行う発光期間の先頭では、発光素子ＥＬは、実際には逆バイアス状態にあるので、発光する事はない。この移動度補正期間Ｔ６−Ｔ７では、ドライブトランジスタＴｒ _d のゲートＧが映像信号Ｖ _sig のレベルに固定された状態で、ドライブトランジスタＴｒ _d にドレイン電流Ｉ _ds が流れる。ここで、Ｖ _ss1 −Ｖ _th ＜Ｖ _thEL と設定しておく事で、発光素子ＥＬは逆バイアス状態におかれるため、ダイオード特性ではなく単純な容量特性を示すようになる。よって、ドライブトランジスタＴｒ _d に流れる電流Ｉ _ds は、画素容量Ｃ _s と発光素子ＥＬの等価容量Ｃ _oled の両者を結合した容量Ｃ＝Ｃ _s ＋Ｃ _oled に書き込まれていく。これにより、ドライブトランジスタＴｒ _d のソース電位（Ｓ）は上昇していく。図１６のタイミングチャートでは、この上昇分をΔＶで表してある。この上昇分ΔＶは、結局、画素容量Ｃ _s に保持されたゲート／ソース間電圧Ｖ _gs から差し引かれる事になるので、負帰還をかけた事になる。この様に、ドライブトランジスタＴｒ _d の出力電流Ｉ _ds を同じくドライブトランジスタＴｒ _d の入力電圧Ｖ _gs に負帰還する事で、移動度μを補正する事が可能である。尚、負帰還量ΔＶは移動度補正期間Ｔ６−Ｔ７の時間幅ｔを調整する事で最適化可能である。

タイミングＴ７では制御信号ＷＳがローレベルとなり、サンプリングトランジスタＴｒ ₁ がオフする。この結果、ドライブトランジスタＴｒ _d のゲートＧは信号線ＳＬから切り離される。映像信号Ｖ _sig の印加が解除されるので、ドライブトランジスタＴｒ _d のゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。その間、画素容量Ｃ _s に保持されたゲート／ソース間電圧Ｖ _gs は、（Ｖ _sig −ΔＶ＋Ｖ _th ）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉ _ds の流入により、発光素子ＥＬは実際に発光を開始する。この時のドレイン電流Ｉ _ds 対ゲート／ソース間電圧Ｖ _gs の関係は、先のトランジスタ特性式１のＶ _gs にＶ _sig −ΔＶ＋Ｖ _th を代入する事で、以下の式２のように与えられる。
Ｉ _ds ＝ｋμ（Ｖ _gs −Ｖ _th ）²＝ｋμ（Ｖ _sig −ΔＶ）²・・・式２
上記式２において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃ _ox である。この特性式２からＶ _th の項がキャンセルされており、発光素子ＥＬに供給される出力電流Ｉ _ds は、ドライブトランジスタＴｒ _d の閾電圧Ｖ _th に依存しない事が分かる。基本的に、ドレイン電流Ｉ _ds は映像信号Ｖ _sig の電圧によって決まる。換言すると、発光素子ＥＬは、映像信号Ｖ _sig に応じた輝度で発光する事になる。その際、Ｖ _sig から負帰還量ΔＶが減じられている。この負帰還量ΔＶは、特性式２の係数部に位置する移動度μの効果を打ち消すように働く。従って、ドレイン電流Ｉ _ds は実質的に映像信号Ｖ _sig のみに依存する事になる。

最後に、タイミングＴ８に至ると制御信号ＤＳがハイレベルとなって、スイッチングトランジスタＴｒ ₄ がオフし、発光が終了すると共に、当該フィールドが終わる。この後、次のフィールドに移って、再び、Ｖ _th 補正動作、移動度補正動作及び発光動作が、繰り返される事になる。

１・・・画素アレイ、２・・・画素回路、３・・・水平セレクタ、４・・・ライトスキャナ、５・・・ドライブスキャナ、７・・・補正用スキャナ、Ｔｒ ₁ ・・・サンプリングトランジスタ、Ｔｒ ₃ ・・・スイッチングトランジスタ、Ｔｒ ₄ ・・・スイッチングトランジスタ、Ｔｒ _d ・・・ドライブトランジスタ、ＥＬ・・・発光素子、Ｃ _s ・・・容量素子（画素容量）

Claims (8)

1. 少なくとも、サンプリングトランジスタと、ドライブトランジスタと、画素容量と、発光素子とを含み、
   サンプリングトランジスタにあっては、ゲートは走査線に接続されており、ソース及びドレインの一方は信号線に接続されており、ソース及びドレインの他方はドライブトランジスタのゲートに接続されており、
   ドライブトランジスタにあっては、ソース及びドレインの一方は発光素子の一端に接続されており、
   画素容量は、ドライブトランジスタのゲートとソース及びドレインの一方との間に接続されている画素回路であって、
   ドライブトランジスタのソース及びドレインの他方が電源から切り離された後、基準電位との差がドライブトランジスタの閾電圧より大きい一定電位がドライブトランジスタのゲートに供給され、且つ、ドライブトランジスタのソース及びドレインの一方に基準電位が供給され、
   その後、該一定電位がドライブトランジスタのゲートに複数回供給されると共に、ソース及びドレインの他方が電源に接続されたドライブトランジスタを介して電流を流すことによって、ドライブトランジスタのソース及びドレインの一方の電位を該一定電位に近づけ、
   次いで、サンプリングトランジスタを介して信号線から信号電位がドライブトランジスタのゲートに供給される画素回路。
2. 信号線から信号電位がドライブトランジスタのゲートに供給されている間に、ソース及びドレインの他方が電源に接続されたドライブトランジスタを介して流れる電流によって、ドライブトランジスタのソース及びドレインの一方の電位を該信号電位に近づける請求項１に記載の画素回路。
3. 行状に配された走査線、列状に配された信号線、及び、行列状に配された画素回路を備えており、
   画素回路は、少なくとも、サンプリングトランジスタと、ドライブトランジスタと、画素容量と、発光素子とを含み、
   サンプリングトランジスタにあっては、ゲートは走査線に接続されており、ソース及びドレインの一方は信号線に接続されており、ソース及びドレインの他方はドライブトランジスタのゲートに接続されており、
   ドライブトランジスタにあっては、ソース及びドレインの一方は発光素子の一端に接続されており、
   画素容量は、ドライブトランジスタのゲートとソース及びドレインの一方との間に接続されている表示装置であって、
   ドライブトランジスタのソース及びドレインの他方が電源から切り離された後、基準電位との差がドライブトランジスタの閾電圧より大きい一定電位がドライブトランジスタのゲートに供給され、且つ、ドライブトランジスタのソース及びドレインの一方に基準電位が供給され、
   その後、該一定電位がドライブトランジスタのゲートに複数回供給されると共に、ソース及びドレインの他方が電源に接続されたドライブトランジスタを介して電流を流すことによって、ドライブトランジスタのソース及びドレインの一方の電位を該一定電位に近づけ、
   次いで、サンプリングトランジスタを介して信号線から信号電位がドライブトランジスタのゲートに供給される表示装置。
4. 信号線から信号電位がドライブトランジスタのゲートに供給されている間に、ソース及びドレインの他方が電源に接続されたドライブトランジスタを介して流れる電流によって、ドライブトランジスタのソース及びドレインの一方の電位を該信号電位に近づける請求項３に記載の表示装置。
5. 少なくとも、サンプリングトランジスタと、ドライブトランジスタと、画素容量と、発光素子とを含み、
   サンプリングトランジスタにあっては、ゲートは走査線に接続されており、ソース及びドレインの一方は信号線に接続されており、ソース及びドレインの他方はドライブトランジスタのゲートに接続されており、
   ドライブトランジスタにあっては、ソース及びドレインの一方は発光素子の一端に接続されており、
   画素容量は、ドライブトランジスタのゲートとソース及びドレインの一方との間に接続されている画素回路の駆動方法であって、
   ドライブトランジスタのソース及びドレインの他方を電源から切り離した後、基準電位との差がドライブトランジスタの閾電圧より大きい一定電位をドライブトランジスタのゲートに供給し、且つ、ドライブトランジスタのソース及びドレインの一方に基準電位を供給し、
   その後、該一定電位をドライブトランジスタのゲートに複数回供給すると共に、ソース及びドレインの他方が電源に接続されたドライブトランジスタを介して電流を流すことによって、ドライブトランジスタのソース及びドレインの一方の電位を該一定電位に近づけ、
   次いで、サンプリングトランジスタを介して信号線から信号電位をドライブトランジスタのゲートに供給する画素回路の駆動方法。
6. 信号線から信号電位をドライブトランジスタのゲートに供給している間に、ソース及びドレインの他方が電源に接続されたドライブトランジスタを介して流れる電流によって、ドライブトランジスタのソース及びドレインの一方の電位を該信号電位に近づける請求項５に記載の画素回路の駆動方法。
7. 行状に配された走査線、列状に配された信号線、及び、行列状に配された画素回路を備えており、
   画素回路は、少なくとも、サンプリングトランジスタと、ドライブトランジスタと、画素容量と、発光素子とを含み、
   サンプリングトランジスタにあっては、ゲートは走査線に接続されており、ソース及びドレインの一方は信号線に接続されており、ソース及びドレインの他方はドライブトランジスタのゲートに接続されており、
   ドライブトランジスタにあっては、ソース及びドレインの一方は発光素子の一端に接続されており、
   画素容量は、ドライブトランジスタのゲートとソース及びドレインの一方との間に接続されている表示装置の駆動方法であって、
   ドライブトランジスタのソース及びドレインの他方を電源から切り離した後、基準電位との差がドライブトランジスタの閾電圧より大きい一定電位をドライブトランジスタのゲートに供給し、且つ、ドライブトランジスタのソース及びドレインの一方に基準電位を供給し、
   その後、該一定電位をドライブトランジスタのゲートに複数回供給すると共に、ソース及びドレインの他方が電源に接続されたドライブトランジスタを介して電流を流すことによって、ドライブトランジスタのソース及びドレインの一方の電位を該一定電位に近づけ、
   次いで、サンプリングトランジスタを介して信号線から信号電位をドライブトランジスタのゲートに供給する表示装置の駆動方法。
8. 信号線から信号電位をドライブトランジスタのゲートに供給している間に、ソース及びドレインの他方が電源に接続されたドライブトランジスタを介して流れる電流によって、ドライブトランジスタのソース及びドレインの一方の電位を該信号電位に近づける請求項７に記載の表示装置の駆動方法。

Images