KR101264386B1 - 화소회로 및 표시장치 - Google Patents

화소회로 및 표시장치 Download PDF

Info

Publication number
KR101264386B1
KR101264386B1 KR1020060097705A KR20060097705A KR101264386B1 KR 101264386 B1 KR101264386 B1 KR 101264386B1 KR 1020060097705 A KR1020060097705 A KR 1020060097705A KR 20060097705 A KR20060097705 A KR 20060097705A KR 101264386 B1 KR101264386 B1 KR 101264386B1
Authority
KR
South Korea
Prior art keywords
pixel
light emitting
drive transistor
capacitance
emitting element
Prior art date
Application number
KR1020060097705A
Other languages
English (en)
Other versions
KR20070038915A (ko
Inventor
준이치 야마시타
가츠히데 우치노
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20070038915A publication Critical patent/KR20070038915A/ko
Application granted granted Critical
Publication of KR101264386B1 publication Critical patent/KR101264386B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Abstract

발광소자를 포함하는 화소회로에서 드라이브 트랜지스터의 이동도(移動度)에 대한 보정동작의 마진을 넓힌다.
화소회로(2)는, 드라이브 트랜지스터(Trd)의 출력전류의 캐리어 이동도에 대한 의존성을 취소하기 위하여, 화소용량(Cs)으로 샘플링되는 입력전압(Vgs)을 보정하는 보정수단으로서 트랜지스터(Tr2, Tr3)를 갖추고 있다. 이 보정수단은 주사선(AZ1, AZ2)으로부터 공급되는 제어신호에 따라 동작하고, 드라이브 트랜지스터(Trd)로부터 출력전류를 인출하여, 이것을 발광소자(EL)가 가지는 용량(Coled) 및 화소용량(Cs)에 유입하도록 하여 입력전압(Vgs)을 보정한다. 발광소자 용량(Coled)에 더해지는 추가용량(Csub)을 갖추고 있고, 드라이브 트랜지스터(Trd)의 출력전류의 일부를 추가용량(Csub)에도 흘리고, 그것에 의해 보정수단의 동작에 시간적인 여유를 준다.

Description

화소회로 및 표시장치{Pixel circuit and display apparatus}
도 1은, 본 발명에 관계되는 표시장치의 기본 구성을 나타내는 블록도이다.
도 2는, 본 발명에 관계되는 표시장치의 제 1실시형태를 나타내는 회로도이다.
도 3은, 제 1실시형태에 포함되는 화소의 모식적인 평면도이다.
도 4는, 도 2에 나타낸 표시장치에 포함되는 화소회로를 인출한 모식도이다.
도 5는, 도 4에 나타낸 화소회로의 동작 설명에 제공하는 타이밍 차트이다.
도 6은, 도 4에 나타낸 화소회로의 동작 설명에 제공하는 모식도이다.
도 7은, 마찬가지로 동작 설명에 제공하는 그래프이다.
도 8은, 마찬가지로 동작 설명에 제공하는 모식도이다.
도 9는, 도 4에 나타낸 화소회로에 포함되는 드라이브 트랜지스터의 동작 특성을 나타내는 그래프이다.
도 10은 도 2에 나타낸 제 1실시형태의 변형예를 나타내는 회로도이다.
도 11은, 본 발명에 관계되는 표시장치의 제 2실시형태를 나타내는 블록도이다.
도 12는, 도 11에 나타낸 표시장치에 포함되는 화소회로의 동작 설명에 제공하는 타이밍 차트이다.
도 13은, 마찬가지로 동작 설명에 제공하는 화소회로도이다.
도 14는, 본 발명에 관계되는 표시장치의 제 3실시형태를 나타내는 모식적인 평면도이다.
도 15는, 본 발명에 관계되는 표시장치의 제 4실시형태를 나타내는 모식적인 평면도이다.
도 16은, 도 15에 나타낸 제 4실시형태의 회로 구성을 나타내는 블록도이다.
도 17은, 도 16에 나타낸 실시예의 변형예를 나타내는 회로도이다.
<도면의 주요부분에 대한 부호의 설명>
1 : 화소 어레이, 2 : 화소회로,
3 : 수평 실렉터(selector), 4 : 라이트(write) 스캐너,
5 : 드라이브 스캐너, 7 : 보정용 스캐너,
Tr1 : 샘플링 트랜지스터, Trd : 드라이브 트랜지스터,
EL : 발광소자, Cs : 화소용량,
Csub : 추가용량, Coled : 발광소자 용량
본 발명은, 화소마다 배치한 발광소자를 전류구동하는 화소회로에 관한 것이다. 또 이 화소회로가 매트릭스모양(행열모양)으로 배열된 표시장치이고, 특히 각 화소회로내에 설치한 절연 게이트형 전계효과 트랜지스터에 의해서, 유기(有 機)EL 등의 발광소자에 통전하는 전류량을 제어하는, 이른바 액티브 매트릭스형의 표시장치에 관한 것이다.
화상 표시장치, 예를 들면 액정 디스플레이 등에서는, 다수의 액정 화소를 매트릭스모양으로 늘어놓아 표시해야 할 화상 정보에 따라 화소마다 입사광의 투과 강도 또는 반사 강도를 제어함으로써 화상을 표시한다. 이것은, 유기EL 소자를 화소에 이용한 유기EL 디스플레이 등에 있어서도 같지만, 액정 화소와 달리 유기EL 소자는 자발광 소자이다. 그 때문에, 유기EL 디스플레이는 액정 디스플레이에 비해 화상의 시인성이 높고, 백라이트가 불필요하고, 응답 속도가 높은 등의 이점을 가진다. 또, 각 발광소자의 휘도 레벨(계조(階調))은 거기에 흐르는 전류치에 의해 제어 가능하고, 이른바 전류제어형이라고 하는 점에서 액정 디스플레이 등의 전압제어형과는 크게 다르다.
유기EL 디스플레이에 있어서는, 액정 디스플레이와 같이, 그 구동 방식으로서 단순 매트릭스 방식과 액티브 매트릭스 방식이 있다. 전자는 구조가 단순한 것의, 대형이면서 고정밀의 디스플레이의 실현이 어려운 등의 문제가 있기 때문에, 현재는 액티브 매트릭스 방식의 개발이 활발히 행해지고 있다. 이 방식은, 각 화소회로 내부의 발광소자에 흐르는 전류를, 화소회로 내부에 설치한 능동 소자(일반적으로는 박막 트랜지스터, TFT)에 의해 제어하는 것이고, 이하의 특허문헌에 기재가 있다.
[특허문헌 1] 특개 2003－255856
[특허문헌 2] 특개 2003－271095
[특허문헌 3] 특개 2004－133240
[특허문헌 4] 특개 2004－029791
[특허문헌 5] 특개 2004－093682
[특허문헌 6] 특개평 10－214042
종래의 화소회로는, 제어신호를 공급하는 행모양의 주사선과 영상신호를 공급하는 열모양의 신호선이 교차하는 부분에 배치되고, 적어도 샘플링 트랜지스터와 화소용량과 드라이브 트랜지스터와 발광소자를 포함한다. 샘플링 트랜지스터는, 주사선으로부터 공급되는 제어신호에 따라 도통하여 신호선으로부터 공급된 영상신호를 샘플링한다. 화소용량은, 샘플링된 영상신호에 따른 입력전압을 보관 유지한다. 드라이브 트랜지스터는, 화소용량에 보관 유지된 입력전압에 따라 소정의 발광 기간에 출력전류를 공급한다. 또한 일반적으로, 출력전류는 드라이브 트랜지스터의 채널 영역의 캐리어 이동도(移動度) 및 임계전압에 대하여 의존성을 가진다. 발광소자는, 드라이브 트랜지스터로부터 공급된 출력전류에 의해 영상신호에 따른 휘도로 발광한다.
드라이브 트랜지스터는, 화소용량에 보관 유지된 입력전압을 게이트에 받아 소스／드레인간에 출력전류를 흘려, 발광소자에 통전한다. 일반적으로 발광소자의 발광 휘도는 통전량에 비례하고 있다. 더욱 드라이브 트랜지스터의 출력전류 공급량은 게이트 전압 즉 화소용량에 기입된 입력전압에 의해 제어된다. 종래의 화소회로는, 드라이브 트랜지스터의 게이트에 인가되는 입력전압을 입력 영상신호 에 따라 변화시키는 것으로, 발광소자에 공급하는 전류량을 제어하고 있다.
여기서 드라이브 트랜지스터의 동작 특성은 이하의 식 1로 표현된다.
Ids=(1／2)μ(W／L)Cox(Vgs－Vth)2 ‥‥ 식 1
이 트랜지스터 특성식 1에 있어서, Ids는 소스／드레인간에 흐르는 드레인 전류를 나타내고 있고, 화소회로에서는 발광소자에 공급되는 출력전류이다. Vgs는 소스를 기준으로서 게이트에 인가되는 게이트 전압을 나타내고 있고, 화소회로에서는 상술한 입력전압이다. Vth는 트랜지스터의 임계전압이다. 또 μ는 트랜지스터의 채널을 구성하는 반도체 박막의 이동도를 나타내고 있다. 그 외 W는 채널폭을 나타내고, L은 채널 길이를 나타내고, Cox는 게이트 용량을 나타내고 있다. 이 트랜지스터 특성식 1로부터 분명한 바와 같이, 박막 트랜지스터는 포화 영역에서 동작할 때, 게이트 전압(Vgs)이 임계전압(Vth)을 초과하면, 온 상태가 되어 드레인 전류(Ids)가 흐른다. 원리적으로 보면 상기의 트랜지스터 특성식 1이 나타내는 바와 같이, 게이트 전압(Vgs)이 일정하면 항상 같은 양의 드레인 전류(Ids)가 발광소자에 공급된다. 따라서 화면을 구성하는 각 화소에 모두 동일한 레벨의 영상신호를 공급하면, 모든 화소가 동일 휘도로 발광하여, 화면의 균일성(uniformity)이 얻어질 것이다.
그렇지만 실제로는, 폴리 실리콘 등의 반도체 박막으로 구성된 박막 트랜지스터(TFT)는, 개개의 디바이스 특성에 흐트러짐이 있다. 특히, 임계전압(Vth)은 일정한 것은 아니고, 각 화소마다 흐트러짐이 있다. 상술의 트랜지스터 특성식 1로부터 분명한 바와 같이, 각 드라이브 트랜지스터의 임계전압(Vth)이 흐트러지면, 게이트 전압(Vgs)이 일정해도, 드레인 전류(Ids)에 흐트러짐이 생기고, 화소마다 휘도가 흐트러져 버리기 때문에, 화면의 균일성을 손상한다. 종래부터 드라이브 트랜지스터의 임계전압의 흐트러짐을 소멸시키는 기능을 짜 넣은 화소회로가 개발되고 있어, 예를 들면 상기의 특허문헌 3에 개시되어 있다.
임계전압의 흐트러짐을 소멸시키는 기능을 가지는 화소회로는, 어느 정도 화면의 균일성을 개선하는 것이 가능하다. 그렇지만, 폴리 실리콘 박막 트랜지스터의 특성은, 임계전압 뿐만이 아니라 이동도(μ)도 소자마다 흐트러짐이 있다. 상술의 트랜지스터 특성식 1로부터 분명한 바와 같이, 이동도(μ)가 흐트러지면, 게이트 전압(Vgs)이 일정해도 드레인 전류(Ids)에 흐트러짐이 발생된다. 이 결과 발광 휘도가 화소마다 변화하기 때문에 화면의 균일성이 손상되는 문제가 있다.
상술한 종래의 기술의 과제를 감안하여, 본 발명은 이동도의 영향을 없애고, 그것에 의해 드라이브 트랜지스터가 공급하는 드레인 전류(출력전류)의 흐트러짐을 보상 가능한 화소회로 및 표시장치를 제공하는 것을 목적으로 한다. 특히, 이동도의 영향을 없애기 위하여 필요한 보정동작의 마진을 확보하고, 그것에 의해 화소회로 및 표시장치의 동작을 안정화 하는 것을 목적으로 한다. 관계되는 목적을 달성하기 위하여 이하의 수단을 강구하였다. 즉 본 발명은, 제어신호를 공급하는 행모양의 주사선과 영상신호를 공급하는 열모양의 신호선이 교차하는 부분에 배 치되고, 적어도 샘플링 트랜지스터와, 이것에 접속하는 화소용량과, 이것에 접속하는 드라이브 트랜지스터와, 이것에 접속하는 발광소자를 포함하고, 상기 샘플링 트랜지스터는, 주사선으로부터 공급되는 제어신호에 따라 도통하여 신호선으로부터 공급된 영상신호를 이 화소용량으로 샘플링하고, 상기 화소용량은, 이 샘플링된 영상신호에 따라 이 드라이브 트랜지스터의 게이트에 입력전압을 인가하고, 상기 드라이브 트랜지스터는, 이 입력전압에 따른 출력전류를 이 발광소자에 공급하고, 이 출력전류는 이 드라이브 트랜지스터의 채널 영역의 캐리어 이동도에 대하여 의존성을 가지고, 상기 발광소자는, 이 드라이브 트랜지스터로부터 공급된 출력전류에 의해 이 영상신호에 따른 휘도로 발광하는 화소회로에 있어서, 이 출력전류의 캐리어 이동도에 대한 의존성을 취소하기 위하여, 이 화소용량에 샘플링되는 이 입력전압을 보정하는 보정수단을 갖추고 있고, 상기 보정수단은 주사선으로부터 공급되는 제어신호에 따라 동작하여, 이 드라이브 트랜지스터로부터 출력전류를 인출하고, 이것을 이 발광소자가 가지는 용량 및 이 화소용량에 유입하도록 하여 이 입력전압을 보정하고, 이 발광소자의 용량에 더해지는 추가용량을 갖추고 있고, 이 드라이브 트랜지스터로부터 인출된 출력전류의 일부를 이 추가용량에도 흘려, 그것에 의해 이 보정수단의 동작에 시간적인 여유를 주는 것을 특징으로 한다.
바람직하게는, 상기 샘플링 트랜지스터, 드라이브 트랜지스터 및 보정수단은, 절연기판상에 형성된 박막 트랜지스터로 구성되고, 상기 화소용량과 추가용량은, 이 절연기판상에 형성된 박막 용량 소자로 구성된다. 또 상기 드라이브 트랜지스터는, 그 출력전류가 채널 영역의 캐리어 이동도에 가하여 임계전압에 대해서도 의존성을 가지고, 상기 보정수단은, 이 출력전류의 임계전압에 대한 의존성을 취소하기 위하여, 미리 이 드라이브 트랜지스터의 임계전압을 검출하고, 동시에 이 검출된 임계전압을 이 입력전압에 채워 넣도록 하고 있다. 또 상기 발광소자는 양극 및 음극을 갖춘 다이오드형의 발광소자로 구성되고, 양극측이 이 드라이브 트랜지스터의 소스에 접속하는 한편 음극측이 접지되어 있고, 상기 추가용량은, 한쪽의 단자가 이 발광소자의 양극에 접속하고, 다른 쪽의 단자가 소정의 고정전위에 접속되어 있다. 상기 추가용량의 다른 쪽의 단자가 접속하는 소정의 고정전위는, 이 발광소자의 음극 측이 되는 접지전위, 화소회로의 정측 전원전위 또는 부측 전원전위로부터 선택할 수 있다. 또 각 화소회로는, 적색 발광소자, 녹색 발광소자 또는 청색 발광소자의 어느 한 소자를 구비하고 있으며, 각 화소회로에 형성된 상기 추가용량은, 각 색 발광소자마다 다른 용량치를 가지고, 그것에 의해 각 화소회로에 형성된 각 보정수단의 동작에 요하는 시간을 균일화한다. 또 각 화소회로에 형성된 추가용량의 용량치에 부족이 있을 경우, 인접하는 화소회로에 형성된 추가용량을 이용하여 이 부족을 보충하도록 하고 있다. 한 모양에서는 상기 보정수단은, 이 영상신호가 이 화소용량으로 샘플링되고 있는 상태에서 이 드라이브 트랜지스터로부터 출력전류를 인출하고, 이것을 이 화소용량에 부귀환하여 이 입력전압을 보정한다.
또 본 발명은, 화소 어레이부와 스캐너부와 신호부를 포함하고, 상기 화소 어레이부는, 행모양에 배치된 주사선과 열모양에 배치된 신호선과 양자가 교차하는 부분에 배치된 행열모양의 화소로 구성되고, 상기 신호부는, 이 신호선에 영상신호 를 공급하고, 상기 스캐너부는, 이 주사선에 제어신호를 공급하여 차례차례 행마다 화소를 주사하고, 각 화소는, 적어도 샘플링 트랜지스터와, 이것에 접속하는 화소용량과, 이것에 접속하는 드라이브 트랜지스터와, 이것에 접속하는 발광소자를 포함하고, 상기 샘플링 트랜지스터는, 주사선으로부터 공급되는 제어신호에 따라 도통하고 신호선으로부터 공급된 영상신호를 이 화소용량에 샘플링하고, 상기 화소용량은, 이 샘플링된 영상신호에 따라 이 드라이브 트랜지스터의 게이트에 입력전압을 인가하고, 상기 드라이브 트랜지스터는, 이 입력전압에 따른 출력전류를 이 발광소자에 공급하고, 이 출력전류는 이 드라이브 트랜지스터의 채널 영역의 캐리어 이동도에 대하여 의존성을 가지고, 상기 발광소자는, 이 드라이브 트랜지스터로부터 공급된 출력전류에 의해 이 영상신호에 따른 휘도로 발광하는 표시장치에 있어서, 각 화소는, 이 출력전류의 캐리어 이동도에 대한 의존성을 취소하기 위하여, 이 화소용량에 샘플링되는 이 입력전압을 보정하는 보정수단을 갖추고 있고, 상기 보정수단은 주사선으로부터 공급되는 제어신호에 따라 동작하고, 이 드라이브 트랜지스터로부터 출력전류를 인출하고, 이것을 이 발광소자가 가지는 용량 및 이 화소용량에 유입하도록 하여 이 입력전압을 보정하고, 이 발광소자의 용량에 더해지는 추가용량을 갖추고 있고, 이 드라이브 트랜지스터로부터 인출된 출력전류의 일부를 이 추가용량에도 흘려, 그것에 의해 이 보정수단의 동작에 시간적인 여유를 주는 것을 특징으로 한다.
바람직하게는, 상기 샘플링 트랜지스터, 드라이브 트랜지스터 및 보정수단은, 절연기판상에 형성된 박막 트랜지스터로 구성되고, 상기 화소용량과 추가용량 은, 이 절연기판상에 형성된 박막 용량 소자로 구성된다. 또 상기 드라이브 트랜지스터는, 그 출력전류가 채널 영역의 캐리어 이동도에 가하여 임계전압에 대해서도 의존성을 가지고, 상기 보정수단은, 이 출력전류의 임계전압에 대한 의존성을 취소하기 위하여, 미리 이 드라이브 트랜지스터의 임계전압을 검출하고, 동시에 이 검출된 임계전압을 이 입력전압에 채워 넣도록 하고 있다. 또 상기 발광소자는 양극 및 음극을 갖춘 다이오드형의 발광소자로 구성되고, 양극측이 이 드라이브 트랜지스터의 소스에 접속하는 한편 음극측이 접지되어 있고, 상기 추가용량은, 한쪽의 단자가 이 발광소자의 양극에 접속하고, 다른 쪽의 단자가 소정의 고정전위에 접속되어 있다. 상기 추가용량의 다른 쪽의 단자가 접속하는 소정의 고정전위는, 이 발광소자의 음극 측이 되는 접지전위, 이 화소 어레이부의 정측 전원전위 또는 부측 전원전위로부터 선택할 수 있다. 또 각 화소는, 적색 발광소자, 녹색 발광소자 또는 청색 발광소자의 어느쪽인가를 갖추고 있고, 각 화소에 형성된 상기 추가용량은, 각 색 발광소자마다 다른 용량치를 가지고, 그것에 의해 각 화소에 형성된 각 보정수단의 동작에 요하는 시간을 균일화한다. 또 각 화소에 형성된 추가용량의 용량치에 부족이 있을 경우, 인접하는 화소에 형성된 추가용량을 이용하여 이 부족을 보충하도록 하고 있다. 한 모양에서는 상기 보정수단은, 이 영상신호가 이 화소용량으로 샘플링되고 있는 상태에서 이 드라이브 트랜지스터로부터 출력전류를 인출하고, 이것을 이 화소용량에 부귀환하여 이 입력전압을 보정한다.
이하 도면을 참조하여 본 발명의 실시의 형태를 상세히 설명한다. 도 1은, 본 발명에 관계되는 표시장치의 기본 구성을 나타내는 모식적인 블록도이다. 도시하는 바와 같이, 액티브 매트릭스 표시장치는 주요부가 되는 화소 어레이(1)와 주변의 회로부로 구성되어 있다. 주변의 회로부는 수평 실렉터(selector)(3), 라이트(write) 스캐너(4), 드라이브 스캐너(5), 보정용 스캐너(7) 등을 포함하고 있다. 화소 어레이(1)는 행모양의 주사선(WS)과 열모양의 신호선(SL)과 양자의 교차하는 부분에 매트릭스모양으로 배열한 화소(R, G, B)로 구성되어 있다. 칼라 표시를 가능하게 하기 위하여, RGB의 삼원색 화소를 준비하고 있지만, 본 발명은 이것으로 한정되는 것은 아니다. 각 화소 R, G, B는 각각 화소회로(2)로 구성되어 있다. 신호선(SL)은 수평 실렉터(3)에 의해 구동된다. 수평 실렉터(3)는 신호부를 구성하고, 신호선(SL)에 영상신호를 공급한다. 주사선(WS)은 라이트 스캐너(4)에 의해 주사된다. 또한, 주사선(WS)과 평행으로 다른 주사선(DS 및 AZ)도 배선되어 있다. 주사선(DS)은 드라이브 스캐너(5)에 의해 주사된다. 주사선(AZ)은 보정용 스캐너(7)에 의해 주사된다. 라이트 스캐너(4), 드라이브 스캐너(5) 및 보정용 스캐너(7)는 스캐너부를 구성하고 있고, 1 수평 기간마다 화소의 행을 차례차례 주사한다. 각 화소회로(2)는 주사선(WS)에 의해 선택되었을 때 신호선(SL)으로부터 영상신호를 샘플링 한다. 더욱이 주사선(DS)에 의해 선택되었을 때, 샘플링된 영상신호에 따라 화소회로(2)내에 포함되어 있는 발광소자를 구동한다. 더하여 화소회로(2)는 주사선(AZ)에 의해서 주사되었을 때, 미리 정해진 보정동작을 행한다.
상술한 화소 어레이(1)는 통상 유리 등의 절연기판상에 형성되어 있고, 플랫 패널로 되어 있다. 각 화소회로(2)는 아몰퍼스(amorphous) 실리콘 박막 트랜지 스터(TFT) 또는 저온 폴리 실리콘 TFT로 형성되어 있다. 아몰퍼스(amorphous) 실리콘 TFT의 경우, 스캐너부는 패널과는 다른 TAB 등으로 구성되어, 플렉서블 케이블로 플랫 패널에 접속된다. 저온 폴리 실리콘 TFT의 경우, 신호부 및 스캐너부도 같은 저온 폴리 실리콘 TFT로 형성할 수 있으므로, 플랫 패널상에 화소 어레이부와 신호부와 스캐너부를 일체적으로 형성할 수 있다.
도 2는, 본 발명에 관계되는 표시장치의 제 1실시형태를 나타내는 회로도이다. 도시하는 바와 같이, 액티브 매트릭스 표시장치는 주요부가 되는 화소 어레이(1)와 주변의 회로부로 구성되어 있다. 주변의 회로부는 수평 실렉터(3), 라이트 스캐너(4), 드라이브 스캐너(5), 제 1보정용 스캐너(71), 제 2보정용 스캐너(72) 등을 포함하고 있다. 화소 어레이(1)는 행모양의 주사선(WS)과 열모양의 신호선(SL)과 양자의 교차하는 부분에 매트릭스 모양으로 배열한 화소회로(2)로 구성되어 있다. 도면에서는 이해를 용이하게 하기 위하여, 1개의 화소회로(2)만을 확대 표시하고 있다. 신호선(SL)은 수평 실렉터(3)에 의해 구동된다. 수평 실렉터(3)는 신호부를 구성하고, 신호선(SL)에 영상신호를 공급한다. 주사선(WS)은 라이트 스캐너(4)에 의해 주사된다. 또한, 주사선(WS)과 평행으로 다른 주사선(DS, AZ1 및 AZ2)도 배선되어 있다. 주사선(DS)은 드라이브 스캐너(5)에 의해 주사된다. 주사선(AZ1)은 제 1보정용 스캐너(71)에 의해 주사된다. 주사선(AZ2)은 제 2보정용 스캐너(72)에 의해 주사된다. 라이트 스캐너(4), 드라이브 스캐너(5), 제 1보정용 스캐너(71) 및 제 2보정용 스캐너(72)는 스캐너부를 구성하고 있고, 1 수평 기간마다 화소의 행을 차례차례 주사한다. 각 화소회로(2)는 주사선(WS)에 의해 선택되었을 때 신호선(SL)으로부터 영상신호를 샘플링한다. 더욱이 주사선(DS)에 의해 선택되었을 때, 샘플링된 영상신호에 따라 화소회로(2)내에 포함되어 있는 발광소자(EL)를 구동한다. 더하여 화소회로(2)는 주사선(AZ1, AZ2)에 의해서 주사되었을 때, 미리 정해진 보정동작을 행한다.
화소회로(2)는, 5개의 박막 트랜지스터(Tr1~Tr4 및 Trd)와 2개의 용량 소자(Cs, Csub)와 1개의 발광소자(EL)로 구성되어 있다. 한쪽의 용량 소자(Cs)는 화소용량이다. 다른 쪽의 용량 소자(Csub)는 본 발명에 따라 특별히 설치된 추가용량이다. 또한, 도 2에서는 이해를 용이하게 하기 위하여 발광소자(EL)의 용량 성분을 용량 소자(Coled)로서 나타내고 있다. 트랜지스터(Tr1~Tr3와 Trd)는 N채널형의 폴리 실리콘 TFT이다. 트랜지스터(Tr4)만 P채널형의 폴리 실리콘 TFT이다. 상술한 바와 같이 용량 소자(Cs)는 본 화소회로(2)의 화소용량을 구성하고 있다. 발광소자(EL)는 예를 들면 양극 및 음극을 갖춘 다이오드형의 유기EL 소자이다. 단 본 발명은 이것으로 한정되는 것은 아니고, 발광소자는 일반적으로 전류구동으로 발광하는 모든 디바이스를 포함한다.
화소회로(2)의 중심이 되는 드라이브 트랜지스터(Trd)는 그 게이트 (G)가 화소용량(Cs)의 일단에 접속되고, 그 소스(S)가 같이 화소용량(Cs)의 타단에 접속되어 있다. 또 드라이브 트랜지스터(Trd)의 게이트(G)는 스위칭 트랜지스터(Tr2)를 통하여 기준 전위(Vss1)에 접속되어 있다. 드라이브 트랜지스터(Trd)의 드레인은 스위칭 트랜지스터(Tr4)를 통하여 전원전위(Vcc)에 접속되어 있다. 이 스위칭 트랜지스터(Tr2)의 게이트는 주사선(AZ1)에 접속되어 있다. 스위칭 트랜지 스터(Tr4)의 게이트는 주사선(DS)에 접속해 있다. 발광소자(EL)의 양극은 드라이브 트랜지스터(Trd)의 소스(S)에 접속하고, 음극은 접지되어 있다. 이 접지전위는 Vcath로 나타내지는 경우가 있다. 또, 드라이브 트랜지스터(Trd)의 소스(S)와 소정의 기준 전위(Vss2)의 사이에 스위칭 트랜지스터(Tr3)가 개재하고 있다. 이 트랜지스터(Tr3)의 게이트는 주사선(AZ2)에 접속해 있다. 한편 샘플링 트랜지스터(Tr1)는 신호선(SL)과 드라이브 트랜지스터(Trd)의 게이트(G)의 사이에 접속되어 있다. 샘플링 트랜지스터(Tr1)의 게이트는 주사선(WS)에 접속해 있다. 추가용량(Csub)은 한쪽의 단자가 발광소자(EL)의 양극에 접속하는 한편, 다른 쪽의 단자가 접지되어 있다. 따라서 본 실시형태에서는, 추가용량(Csub)이 발광소자의 용량 성분(Coled)과 병렬로 접속되어 있다.
이러한 구성에 있어서, 샘플링 트랜지스터(Tr1)는, 주사선(WS)으로부터 공급되는 제어신호(WS)에 따라 도통하여 신호선(SL)으로부터 공급된 영상신호(Vsig)를 화소용량(Cs)으로 샘플링한다. 화소용량(Cs)은, 샘플링된 영상신호(Vsig)에 따라 드라이브 트랜지스터(Trd)의 게이트(G)에 입력전압(Vgs)을 인가한다. 드라이브 트랜지스터(Trd)는, 입력전압(Vgs)에 따른 출력전류(Ids)를 발광소자(EL)에 공급한다. 또한 이 출력전류(드레인 전류)(Ids)는 드라이브 트랜지스터(Trd)의 채널 영역의 캐리어 이동도(μ)에 대하여 의존성을 가진다. 발광소자(EL)는, 드라이브 트랜지스터(Trd)로부터 공급된 출력전류(Ids)에 의해 영상신호(Vsig)에 따른 휘도로 발광한다.
본 발명의 특징 사항으로서, 화소회로(2)는 스위칭 트랜지스터(Tr2~Tr4)로 구성되는 보정수단을 갖추고 있고, 출력전류(Ids)의 캐리어 이동도(μ)에 대한 의존성을 취소하기 위하여, 화소용량(Cs)으로 샘플링되는 입력전압(Vgs)을 보정한다. 구체적으로는 이 보정수단(Tr2~Tr4)은, 주사선(AZ1, AZ2) 등으로부터 공급되는 제어신호(AZ1, AZ2) 등에 따라 동작하고, 드라이브 트랜지스터(Trd)로부터 출력전류(Ids)를 인출하여, 이것을 발광소자(EL)가 가지는 용량(Coled) 및 화소용량(Cs)에 유입하도록 하여 입력전압(Vgs)을 보정한다. 그때 본 화소회로(2)는 발광소자(EL)의 용량(Coled)에 더해지는 추가용량(Csub)를 갖추고 있고, 드라이브 트랜지스터(Trd)로부터 인출된 출력전류(Ids)의 일부를 추가용량(Csub)에도 흘려, 그것에 의해 보정수단(Tr2~Tr4)의 동작에 시간적인 여유를 주고 있다. 보정수단(Tr2~Tr4)은, 영상신호(Vsig)가 화소용량(Cs)으로 샘플링되고 있는 상태에서 드라이브 트랜지스터(Trd)로부터 출력전류(Ids)를 인출하고, 이것을 화소용량(Cs)에 부귀환하여 입력전압(Vgs)을 보정하고 있다.
본 실시형태의 경우, 드라이브 트랜지스터(Trd)는, 그 출력전류(Ids)가 채널 영역의 캐리어 이동도(μ)에 더하여 임계전압(Vth)에 대해서도 의존성을 가진다. 보정수단(Tr2 ~Tr4)은, 출력전류(Ids)의 임계전압(Vth)에 대한 의존성을 취소하기 위하여, 미리 드라이브 트랜지스터(Trd)의 임계전압(Vth)을 검출하고, 동시에 검출된 임계전압(Vth)을 입력전압(Vgs)에 채워 넣도록 하고 있다.
도 3은, 각 화소회로(2)를 구성하는 박막 트랜지스터(TFT), 화소용량(Cs) 및 추가용량(Csub)의 레이아웃을 나타내는 모식적인 평면도이다. 도 3a는 추가용량(Csub)을 형성하지 않을 경우를 나타내고 있고, 도 3b는 본 발명에 따라서 추가 용량(Csub)을 형성했을 경우를 나타내고 있다. 샘플링 트랜지스터(Tr1), 드라이브 트랜지스터(Trd) 및 보정수단(Tr2~Tr4)은, 절연기판상에 형성된 박막 트랜지스터(TFTs)로 구성되고, 화소용량(CS)과 추가용량(Csub)은 같이 절연기판상에 형성된 박막 용량 소자로 구성된다. 도시의 예에서는, 추가용량(Csub)의 한쪽의 단자는 양극 접점을 통하여 화소용량(Cs)에 접속하는 한편, 다른 쪽의 단자는 소정의 고정전위에 접속되어 있다. 이 고정전위는, 발광소자(EL)의 음극 측이 되는 접지전위(Vcath), 화소회로(2)의 정측 전원전위(Vcc) 또는 부측 전원전위(Vss) 등에서 선택된다. 도 2에 나타낸 실시형태에서는 추가용량(Csub)의 다른 쪽의 단자는 접지전위에 접속되어 있다. 또한 도 3에 나타낸 화소회로(2)는 적층 구조로 되어 있고, 하층에 TFTs, Cs, Csub 등이 형성되어 있다. 상층에 발광소자(EL)가 접속되어 있다. 이해를 용이하게 하기 위하여, 도 3에서는 상층의 발광소자(EL)가 빠져 있다. 실제로는, 발광소자(EL)는 양극 접점을 통하여 화소회로(2) 측에 접속하게 된다.
도 4는, 도 2에 나타낸 표시장치로부터 화소회로(2)의 부분을 인출한 모식도이다. 이해를 용이하게 하기 위하여 샘플링 트랜지스터(Tr1)에 의해 샘플링되는 영상신호(Vsig)나, 드라이브 트랜지스터(Trd)의 입력전압(Vgs) 및 출력전류(Ids), 또는 발광소자(EL)가 가지는 용량 성분(Coled)이나 추가용량(Csub) 등을 추가 기입하고 있다. 이하 도 4에 의거하여, 본 화소회로(2)의 기본적인 동작을 설명한다.
도 5는, 도 4에 나타낸 화소회로의 타이밍 차트이다. 도 5를 참조하여, 도 4에 나타낸 화소회로의 동작을 보다 구체적이고도 상세히 설명한다. 도 5는, 시간축(T)에 따라서 각 주사선(WS, AZ1, AZ2 및 DS)에 인가되는 제어신호의 파형을 나타내고 있다. 표기를 간략화하기 위하여, 제어신호도 대응하는 주사선의 부호와 같은 부호로 나타내고 있다. 트랜지스터(Tr1, Tr2, Tr3)는 N채널형이므로, 주사선(WS, AZ1, AZ2)이 각각 하이 레벨일때 온하고, 로우 레벨일때 오프한다. 한편 트랜지스터(Tr4)는 P채널형이므로, 주사선(DS)이 하이 레벨일때 오프하고, 로우 레벨일때 온한다. 또한 이 타이밍 차트는, 각 제어신호(WS, AZ1, AZ2, DS)의 파형과 함께, 드라이브 트랜지스터(Trd)의 게이트(G)의 전위 변화 및 소스(S)의 전위 변화도 나타내고 있다.
도 5의 타이밍 차트에서는 타이밍(T1~T8)까지를 1 필드(1f)로 하고 있다. 1 필드의 사이에 화소 어레이의 각 행이 1회 차례차례 주사된다. 타이밍 차트는, 1행분의 화소에 인가되는 각 제어신호(WS, AZ1, AZ2, DS)의 파형을 나타내고 있다.
해당 필드가 시작되기 전의 타이밍(T0)에서, 모든 제어선호(WS, AZ1, AZ2 , DS)가 로우 레벨에 있다. 따라서 N채널형의 트랜지스터(Tr1, Tr2, Tr3)는 오프 상태에 있는 한편, P채널형의 트랜지스터(Tr4)만 온 상태이다. 따라서 드라이브 트랜지스터(Trd)는 온 상태의 트랜지스터(Tr4)를 통하여 전원(Vcc)에 접속하고 있으므로, 소정의 입력전압(Vgs)에 따라 출력전류(Ids)를 발광소자(EL)에 공급하고 있다. 따라서 타이밍(T0)에서 발광소자(EL)는 발광하고 있다. 이 때 드라이브 트랜지스터(Trd)에 인가되는 입력전압(Vgs)은, 게이트 전위(G)와 소스 전위(S) 의 차로 나타내진다.
해당 필드가 시작되는 타이밍(T1)에서, 제어신호(DS)가 로우 레벨에서 하이 레벨로 교체된다. 이것에 의해 트랜지스터(Tr4)가 오프하고, 드라이브 트랜지스터(Trd)는 전원(Vcc)으로부터 분리되므로, 발광이 정지하고 비발광 기간에 들어간다. 따라서 타이밍(T1)에 들어가면, 모든 트랜지스터(Tr1~Tr4)가 오프 상태로 된다.
계속해서 타이밍(T2)으로 진행하면, 제어신호(AZ1 및 AZ2)가 하이 레벨로 되므로, 스위칭 트랜지스터(Tr2 및 Tr3)가 온한다. 이 결과, 드라이브 트랜지스터(Trd)의 게이트(G)가 기준 전위(Vss1)에 접속하고, 소스(S)가 기준 전위(Vss2)에 접속된다. 여기서 Vss1－Vss2＞Vth를 만족시키고 있고, Vss1－Vss2=Vgs＞Vth라고 하는 것으로, 그 후 타이밍(T3)에서 행해지는 Vth 보정의 준비를 행한다. 환언하면 기간(T2-T3)은, 드라이브 트랜지스터(Trd)의 리셋 기간에 상당한다. 또, 발광소자(EL)의 임계전압을 VthEL이라고 하면, VthEL＞Vss2로 설정되어 있다. 이것에 의해, 발광소자(EL)에는 마이너스 바이어스가 인가되어, 이른바 역바이어스 상태로 된다. 이 역바이어스 상태는, 후에 행하는 Vth 보정동작 및 이동도 보정동작을 정상적으로 행하기 위하여 필요하다.
타이밍(T3)에서는 제어신호(AZ2)를 로우 레벨로 하고 또한 직후 제어신호(DS)도 로우 레벨로 하고 있다. 이것에 의해 트랜지스터(Tr3)가 오프하는 한편 트랜지스터(Tr4)가 온한다. 이 결과 드레인 전류(Ids)가 화소용량(Cs)에 유입하고, Vth 보정동작을 개시한다. 이 때 드라이브 트랜지스터(Trd)의 게이트(G)는 Vss1로 유지되어 있고, 드라이브 트랜지스터(Trd)가 컷오프하기까지 전류(Ids)가 흐른다. 컷오프하면 드라이브 트랜지스터(Trd)의 소스 전위(S)는 Vss1－Vth로 된다. 드레인 전류가 컷오프한 후의 타이밍(T4)에서 제어신호(DS)를 다시 하이 레벨로 되돌려, 스위칭 트랜지스터(Tr4)를 오프한다. 더욱이 제어신호(AZ1)도 로우 레벨로 돌아가며, 스위칭 트랜지스터(Tr2)도 오프한다. 이 결과, 화소용량(Cs)에 Vth가 유지 고정된다. 이와 같이 타이밍(T3-T4)은 드라이브 트랜지스터(Trd)의 임계전압(Vth)을 검출하는 기간이다. 여기에서는, 이 검출기간(T3-T4)을 Vth 보정기간이라고 부르고 있다.
이와 같이 Vth 보정을 행한 후 타이밍(T5)에서 제어신호(WS)를 하이 레벨로 바꾸고, 샘플링 트랜지스터(Tr1)를 온하여 영상신호(Vsig)를 화소용량(Cs)에 기입한다. 발광소자(EL)의 등가 용량(Coled)에 비교하여 화소용량(Cs)은 충분히 작다. 이 결과, 영상신호(Vsig)의 거의 대부분이 화소용량(Cs)에 기입된다. 정확하게는, Vss1에 대한다. Vsig의 차분(Vsig－Vss1)이 화소용량(Cs)에 기입된다. 따라서 드라이브 트랜지스터(Trd)의 게이트(G)와 소스(S)간의 전압(Vgs)은, 먼저 검출 유지된 Vth와 이번 샘플링된 Vsig－Vss1을 더한 레벨(Vsig－Vss1＋Vth)로 된다. 이후 설명 간이화를 위하여 Vss1=0V라고 하면, 게이트／소스간 전압(Vgs)은 도 5의 타이밍 차트에 나타내는 바와 같이 Vsig＋Vth가 된다. 이러한 영상신호(Vsig)의 샘플링은 제어신호(WS)가 로우 레벨로 되돌아오는 타이밍(T7)까지 행해진다. 즉 타이밍(T5-T7)이 샘플링 기간에 상당한다.
샘플링 기간의 종료하는 타이밍(T7)보다 전의 타이밍(T6)에서 제어신호(DS) 가 로우 레벨로 되어 스위칭 트랜지스터(Tr4)가 온한다. 이것에 의해 드라이브 트랜지스터(Trd)가 전원(Vcc)에 접속되므로, 화소회로는 비발광 기간에서 발광 기간으로 진행한다. 이와 같이 샘플링 트랜지스터(Tr1)가 아직 온 상태에서 또한 스위칭 트랜지스터(Tr4)가 온 상태로 들어간 기간(T6-T7)에서, 드라이브 트랜지스터(Trd)의 이동도 보정을 행한다. 즉 본 실시형태에서는, 샘플링 기간의 후부분과 발광 기간의 선두부분이 겹치는 기간(T6-T7)에서 이동도 보정을 행하고 있다. 또한, 이 이동도 보정을 행하는 발광 기간의 선두에서는, 발광소자(EL)는 실제로는 역바이어스 상태에 있으므로 발광하는 일은 없다. 이 이동도 보정기간(T6-T7)에서는, 드라이브 트랜지스터(Trd)의 게이트(G)가 영상신호(Vsig)의 레벨로 고정된 상태에서, 드라이브 트랜지스터(Trd)에 드레인 전류(Ids)가 흐른다. 여기서 Vss1－Vth＜VthEL이라고 설정해 놓는 것으로, 발광소자(EL)는 역바이어스 상태에 놓여지기 때문에, 다이오드 특성은 아니고 단순한 용량 특성을 나타내도록 된다. 그래서 드라이브 트랜지스터(Trd)에 흐르는 전류(Ids)는 화소용량(CS)과 발광소자(EL)의 등가 용량(Coled)과 추가용량(Csub)의 3자를 결합한 용량(C=Cs＋Coled＋Csub)으로 기입되어 간다. 이것에 의해 드라이브 트랜지스터(Trd)의 소스 전위(S)는 상승해 간다. 도 5의 타이밍 차트에서는 이 상승분을 ΔV로 나타내고 있다. 이 상승분 ΔV는 결국 화소용량(Cs)에 보관 유지된 게이트／소스간 전압(Vgs)에서 공제되는 것이 되므로, 부귀환을 건 것으로 된다. 이와 같이 드라이브 트랜지스터(Trd)의 출력전류(Ids)를 같이 드라이브 트랜지스터(Trd)의 입력전압(Vgs)에 부귀환하는 것으로, 이동도(μ)를 보정하는 것이 가능하다. 또한 부 귀환량 ΔV는 이동도 보정기간(T6-T7)의 시간폭(t)을 조정하는 것으로 최적화 가능하다.
타이밍(T7)에서는 제어신호(WS)가 로우 레벨로 되어 샘플링 트랜지스터(Tr1)가 오프한다. 이 결과 드라이브 트랜지스터(Trd)의 게이트(G)는 신호선(SL)에서 분리된다. 영상신호(Vsig)의 인가가 해제되므로, 드라이브 트랜지스터(Trd)의 게이트 전위(G)는 상승 가능하게 되고, 소스 전위(S)와 함께 상승해 간다. 그 사이 화소용량(Cs)에 보관 유지된 게이트／소스간 전압(Vgs)은 (Vsig－ΔV＋Vth)의 값을 유지한다. 소스 전위(S)의 상승에 따라, 발광소자(EL)의 역바이어스 상태는 해소되므로, 출력전류(Ids)의 유입에 의해 발광소자(EL)는 실제로 발광을 개시한다. 이 때의 드레인 전류(Ids) 대 게이트 전압(Vgs)의 관계는, 앞의 트랜지스터 특성식 1의 Vgs에 Vsig－ΔV＋Vth를 대입하는 것으로, 이하의 식 2와 같이 주어진다.
Ids=kμ(Vgs－Vth)2=kμ(Vsig－ΔV)2 ‥‥ 식 2
상기 식 2에 있어서, k=(1／2)(W／L)Cox이다. 이 특성식 2로부터 Vth의 항이 취소되어 있고, 발광소자(EL)에 공급되는 출력전류(Ids)는 드라이브 트랜지스터(Trd)의 임계전압(Vth)에 의존하지 않는 것을 알 수 있다. 기본적으로 드레인 전류(Ids)는 영상신호의 신호 전압(Vsig)에 의해 정해진다. 환언하면, 발광소자(EL)는 영상신호(Vsig)에 따른 휘도로 발광하는 것으로 된다. 그때 Vsig는 귀환량 ΔV로 보정되고 있다. 이 보정량 ΔV는 꼭 특성식 2의 계수부에 위치하는 이동도(μ)의 효과를 부정하도록 작용한다. 따라서, 드레인 전류(Ids)는 실질적으로 영상신호(Vsig)에만 의존하는 것으로 된다.
최후의 타이밍(T8)에 이르면 제어신호(DS)가 하이 레벨로 되어 스위칭 트랜지스터(Tr4)가 오프하고, 발광이 종료하는 동시에 당해 필드가 끝난다. 이 후차의 필드로 옮겨 재차 Vth 보정동작, 이동도 보정동작 및 발광 동작이 반복되는 것으로 된다.
도 6은, 이동도 보정기간(T6-T7)에 있어서의 화소회로(2)의 상태를 나타내는 회로도이다. 도시하는 바와 같이, 이동도 보정기간(T6-T7)에서는, 샘플링 트랜지스터(Tr1) 및 스위칭 트랜지스터(Tr4)가 온하고 있는 한편, 나머지의 스위칭 트랜지스터(Tr2 및 Tr3)가 오프하고 있다. 이 상태에서 드라이브 트랜지스터(Tr4)의 소스 전위(S)는 Vss1－Vth이다. 이 소스 전위(S)는 발광소자(EL)의 양극 전위이기도 하다. 상술한 바와 같이 Vss1－Vth＜VthEL이라고 설정해 놓는 것으로, 발광소자(EL)는 역바이어스 상태로 놓아지고, 다이오드 특성은 아니고 단순한 용량 특성을 나타내는 것으로 된다. 그래서 드라이브 트랜지스터(Trd)에 흐르는 전류(Ids)는 화소용량(CS)과 발광소자(EL)의 등가 용량(Coled)과 추가용량(Csub)의 합성 용량(C=Cs＋Coled＋Csub)에 유입하게 된다. 환언하면, 드레인 전류(Ids)의 일부가 화소용량(Cs)에 부귀환되어, 이동도의 보정이 행해진다
도 7은 상술한 트랜지스터 특성식 2를 그래프화한 것이며, 세로축에 Ids를 잡고 횡축에 Vsig를 잡고 있다. 이 그래프의 아래쪽에 특성식 2도 맞추어 나타내고 있다. 도 7의 그래프는, 화소 1과 화소 2를 비교한 상태에서 특성 커브를 그리고 있다. 화소 1의 드라이브 트랜지스터의 이동도(μ)는 상대적으로 크다. 반대로 화소 2에 포함되는 드라이브 트랜지스터의 이동도(μ)는 상대적으로 작다. 이와 같이 드라이브 트랜지스터를 폴리 실리콘 박막 트랜지스터 등으로 구성했을 경우, 화소간에서 이동도(μ)가 흐트러지는 것은 피할 수 없다. 예를 들면 양화소 1, 2에 동레벨의 영상신호(Vsig)를 기입했을 경우, 아무런 이동도의 보정을 행하지 않으면, 이동도(μ)가 큰 화소 1에 흐르는 출력전류(Ids1′)는, 이동도(μ)가 작은 화소 2에 흐르는 출력전류(Ids2′)과 비교하면 큰 차이가 발생하게 된다. 이와 같이 이동도(μ)의 흐트러짐에 기인하여 출력전류(Ids)의 사이에 큰 차가 발생하므로, 화면의 균일성을 손상하는 것으로 된다.
그래서 본 발명에서는 출력전류를 입력전압 측에 부귀환시키는 것으로 이동도의 흐트러짐을 소멸시키고 있다. 트랜지스터 특성식으로부터 분명한 바와 같이, 이동도가 크면 드레인 전류(Ids)가 커진다. 따라서 부귀환량 ΔV는 이동도가 큰 만큼 커진다. 도 7의 그래프에 나타내는 바와 같이, 이동도(μ)가 큰 화소 1의 부귀환량 ΔV1은 이동도가 작은 화소 2의 부귀환량 ΔV2에 비교하여 크다. 따라서, 이동도(μ)가 큰 만큼 부귀환이 크게 걸리게 되므로, 흐트러짐을 억제하는 것이 가능하다. 도시하는 바와 같이, 이동도(μ)가 큰 화소 1로 ΔV1의 보정을 걸면, 출력전류는 Ids1′부터 Ids1까지 크게 하강한다. 한편 이동도(μ)가 작은 화소 2의 보정량 ΔV2는 작기 때문에, 출력전류(Ids2′)는 Ids2까지 그 정도 크게 하강하지 않는다. 결과적으로, Ids1과 Ids2는 거의 같아져, 이동도의 흐트러짐이 소멸된다. 이 이동도의 흐트러짐의 소멸은 흑 레벨부터 백 레벨까지 Vsig의 전범위에서 행해지므로, 화면의 균일성은 극히 높아진다. 이상을 정리하면, 이동도가 다른 화소 1과 2가 있었을 경우, 이동도가 큰 화소 1의 보정량 ΔV1은 이동도가 작은 화소 2의 보정량 ΔV2에 대하여 작아진다. 즉 이동도가 큰 만큼 ΔV가 크고 Ids의 감소치는 커진다. 이것에 의해 이동도가 다른 화소 전류치는 균일화되어, 이동도의 흐트러짐을 보정할 수 있다.
이하 도 8을 참조하여, 상술한 이동도 보정의 수치 해석을 행한다. 도 8에 나타내는 바와 같이, 트랜지스터(Tr1 및 Tr4)가 온으로 한 상태에서, 드라이브 트랜지스터(Trd)의 소스 전위를 변수(V)로 잡고 해석을 행한다. 드라이브 트랜지스터(Trd)의 소스 전위(S)를 V라고 하면, 드라이브 트랜지스터(Trd)를 흐르는 드레인 전류(Ids)는 이하의 식 3에 표시된 바와 같다.
[수 1]
Figure 112006072578234-pat00001
‥‥ 식 3
또 드레인 전류(IdS)와 용량(C(=Cs＋Coled＋Csub))의 관계에 의해, 이하의 식 4에 나타내는 바와 같이 Ids=dQ／dt=CdV／dt가 성립한다.
[수 2]
Figure 112006072578234-pat00002
‥‥ 식 4
Figure 112006072578234-pat00003
Figure 112006072578234-pat00004
Figure 112006072578234-pat00005
식 4에 식 3을 대입하여 양변 적분한다. 여기서, 소스 전압(V) 초기상태는 -Vth이며, 이동도 흐트러짐 보정시간(T6­T7)을 t로 한다. 이 미분 방정식을 풀면, 이동도 보정시간(t)에 대한 화소전류가 이하의 수식 5와 같이 주어진다.
[수 3]
Figure 112006072578234-pat00006
‥‥ 식 5
도 9는, 식 5를 그래프화한 도면이며, 세로축에 출력전류(Ids)를 잡고, 횡축에 영상신호(Vsig)를 잡고 있다. 파라미터로서 이동도 보정기간(t=0us, 2.5us 및 5us)의 경우를 설정하고 있다. 더욱이 이동도(μ)도 파라미터로서 비교적 큰 경우(1.2μ)와 비교적 작은 경우(0.8μ)를 파라미터로 잡고 있다. 더하여, C는 Cs＋Coled만으로 Csub는 0으로 하고 있다. t=0us로 해서 실질적으로 이동도 보정을 실시하지 않는 경우와 비교하면, t=2.5us에서는 이동도 흐트러짐에 대한 보정이 충분히 걸려 있는 것을 알 수 있다. 이동도 보정 없이는 Ids에 40％의 흐트러짐이 있던 것이, 이동도 보정을 하면 10％ 이하로 억제된다. 단 t=5us로 해서 보정기간을 길게 하면 역으로 이동도(μ)의 차이에 의한 출력전류(Ids)의 흐트러짐이 커져 버린다. 이와 같이, 적절한 이동도 보정을 하기 위하여, t는 최적인 값으로 설정할 필요가 있다. 도 9에 나타낸 그래프의 경우, 최적치는 t=2.5us의 부근이다. 그렇지만, 트랜지스터의 게이트에 인가되는 제어신호(게이트 펄스)의 지연 등을 생각하면, t=2.5us는 반드시 타당한 것은 아니고, 트랜지스터의 동작 특성으로부터 생각하면, t는 보다 긴 편이 좋다. 여기서 상술의 식 5를 보면, t는 t／C로서 식 중에 포함되어 있는 것을 알 수 있다. 따라서, 식 5의 우변에 영향을 주지 않고 t를 크게 하기 위해서는, t／C의 값을 일정하게 유지하면서, C의 값을 크게 하면 좋게 된다. 이 때문에, 본 발명에서는 용량(C)을 구성하는 화소용량(Cs)과 발광소자 용량(Coled)에 더하여 추가용량(Csub)을 화소회로 중에 도입하고 있다. 이 Csub를 더함으로 총 용량(C)의 값이 커지고, 그 만큼 t도 연장할 수 있어, 화소회로에 포함되는 보정수단의 시간적인 동작 마진을 넓히는 것이 가능하게 된다.
이상 설명한 바와 같이, 이동도 보정기간에 있어서는, 도 5의 타이밍 차트에 나타낸 바와 같이, 게이트 전위를 고정한 상태에서 드라이브 트랜지스터(Trd)에 출력전류(Ids)를 흘려, 화소용량(Cs)이나 발광소자 용량(Coled)에 전하를 기입한다. 그 출력전류(Ids)의 값은 식 5에 나타낸 대로이며, Vth의 항을 포함하지 않으므로 Vth의 영향을 받지 않고 이동도의 보정을 행할 수 있다. 즉, 식 5의 우변의 분모에 이동도(μ)를 포함하는 항을 가지고 있어, 이동도(μ)가 클 경우는 출력전류(Ids)가 작아지고, 역으로 이동도(μ)가 작을 경우는 출력전류(Ids)가 커짐으로, 이동도 흐트러짐의 보정이 행해진다.
식 5의 이동도 보정항에서는 t／C를 포함하고 있다. t는 상술한 바와 같이 이동도 보정 시간이며, C는 화소용량(Cs)이나 발광소자 용량(Coled) 등의 합성 용량으로 구성된다. 여기서 이동도 보정 시간(t)과 출력전류를 흐트러짐의 관계는 도 9의 그래프에 나타낸 바와 같다. 상술한 바와 같이, 이동도 보정 시간(t)은 너무 짧아도, 너무 길어도 보정 효과가 불충분하게 되는 것을 알 수 있다. 도 9의 그래프에서는 예를 들면 t=2.5us가 거의 최적 레벨이다. 한편으로 게이트 펄스의 지연 등을 생각하면 t=2.5us는 너무 짧은 경우가 많고, 이동도 보정 시간(t)을 정확하게 컨트롤하는 것은 사실상 곤란하다.
그래서 본 발명에서는, 상술의 이동도 보정 조정을 용이하게 하기 위하여, 이동도 보정에 이용되는 용량(C)을 증가시키고 있다. 용량(C)을 증가시키기 위해서는, 발광소자 용량(Coled) 또는 화소용량(Cs)을 크게 하든가, 혹은 추가용량(Csub)을 배치하는 것을 고려할 수 있다. 여기서 발광소자 용량(Coled)은, 화소 사이즈와 화소 개구율에 더하여 발광소자를 구성하는 유기EL 재료 등의 기본 특성에 의해 결정되고, 단순하게 증가시키는 것은 용이하지는 않다. 또 화소용량(Cs)을 증가시켜 버리면, 신호 전압 기입시에 양극 전위의 상승이 커진다. 구체적으로는, 양극 전위의 상승분은 Cs／(Cs＋Coled)× ΔV에서 결정된다. 따라서 Coled／(Cs＋Coled)로 나타내지는 입력 신호 전압 게인이 저하해 버린다. 이 입력전압 게인의 저하를 보충하기 위해서는 영상신호의 진폭 레벨을 크게 해야 되므로, 그 만큼 드라이버 측에 부담이 걸린다. 그래서 본 발명에서는, 용량(C)을 증가시키기 위하여, TFT가 집적 형성되고 있는 절연기판상에 추가용량(Csub)을 형성하여, 이것을 Coled와 병렬로 접속한다. 이것에 의해, 입력 게인 (Coled＋Csub)／(Cs＋Coled＋Csub)를 올리면서, 총 용량(C)의 값을 크게 할 수 있고, 최적한 이동도 보정 시간(t)을 길게 설정할 수 있도록 되어, 이동도 보정 시간 설정의 마진을 올릴 수 있다. 또한 제 1실시형태의 화소회로에서는 드라이브 트랜지스터(Trd)를 N채널형으로 하고, 이것 이외의 스위칭 트랜지스터는 N채널형과 P채널형을 혼재하여 이용하고 있지만, 각 트랜지스터의 특성은 N채널로도 P채널로도 상관없다.
도 10은, 도 2에 나타낸 제 1실시형태의 변형예를 나타내는 회로도이다. 제 1실시형태의 경우, 추가용량(Csub)의 한쪽의 단자는 발광소자(EL)의 양극에 접속하고, 다른 쪽의 단자는 발광소자(EL)의 음극측과 같은 접지전위(Vcath)에 접속되고 있다. 이것에 대해 본 변형예는 추가용량(Csub)의 한쪽의 단자가 전원전위(Vcc)에 접속되고 있다. 이와 같이 본 발명은 추가용량(Csub)의 다른 쪽의 단 자가 고정전위에 접속되어 있으면 좋다. 이 고정전위는, 발광소자(EL)의 음극 측으로 되는 접지전위(Vcath), 화소회로(2)의 정측 전원전위(Vcc) 또는 부측 전원전위로부터 적당히 선택할 수 있다. 경우에 따라서는, 추가용량(Csub)을 화소용량(CS)과 병렬로 작성해도, 총 용량(C)을 증가할 수 있다. 그렇지만 이 경우는 상술한 바와 같이 화소용량(CS)과 추가용량(Csub)을 병렬로 접속함으로 입력 신호의 게인이 저하해 버린다. 따라서 화소용량(CS)과 병렬로 추가용량(Csub) 을 접속하지 않는 편이 바람직하다.
도 11은, 본 발명에 관계되는 표시장치의 제2 실시형태를 나타내는 블록도이다. 이해를 용이하게 하기 위하여 도 2에 나타낸 제 1실시형태와 대응하는 부분에는 대응하는 참조번호를 사용하고 있다. 본 표시장치는, 화소 어레이(1)와 이것을 둘러싸는 주변의 회로로 구성되어 있다. 주변 회로는, 수평 실렉터(3)와 라이트 스캐너(4)와 드라이브 스캐너(5)와 제 1보정용 스캐너(71)와 제 2보정용 스캐너(72)를 포함한다. 화소 어레이(1)는 매트릭스모양으로 배열한 화소회로(2)로 구성되어 있다. 도면에서는 이해를 용이하게 하기 위하여 1개의 화소회로(2)만을 나타내 있다. 화소회로(2)는 6개의 트랜지스터(Tr1, Trd, Tr3~Tr6)와, 3개의 용량 소자(Cs1, Cs2, Csub)와 1개의 발광소자(EL)로 구성되어 있다. 트랜지스터는 모두 N채널형이다. 본 화소회로(2)의 주요부가 되는 드라이브 트랜지스터(Trd)는, 그 게이트(G)가 각 용량 소자(Cs1, Cs2)의 일단에 접속되어 있다. 한쪽의 용량 소자(Cs1)는 본 화소회로(2)의 출력측과 입력측을 잇는 결합 용량이다. 다른 쪽의 용량 소자(Cs2)는 결합 용량(Cs1)을 통하여 영상신호가 기입되는 화소용량이다. 드라이브 트랜지스터(Trd)의 소스(S)는 화소용량(Cs2)의 타단에 접속하는 동시에, 발광소자(EL)에 접속되어 있다. 발광소자(EL)는 다이오드형의 디바이스이며, 그 양극이 드라이브 트랜지스터(Trd)의 소스(S)에 접속하는 한편, 음극(K)이 접지전위(Vcath)에 접속되어 있다. 용량 소자(Csub)는 본 발명에 따라서 추가한 추가용량이며, 드라이브 트랜지스터(Trd)의 소스(S)와 접지전위(Vcath)의 사이에 접속되어 있다. 또 드라이브 트랜지스터(Trd)의 소스(S)와 소정의 기준 전위(Vss2)의 사이에 스위칭 트랜지스터(Tr3)가 개재해 있다. 이 트랜지스터(Tr3)의 게이트는 주사선(AZ2)에 접속해 있다. 드라이브 트랜지스터(Trd)의 드레인은 스위칭 트랜지스터(Tr4)를 통하여 전원(Vcc)에 접속되어 있다. 스위칭 트랜지스터(Tr4)의 게이트는 주사선(DS)에 접속해 있다. 더하여 드라이브 트랜지스터(Trd)의 게이트(G)와 드레인의 사이에 스위칭 트랜지스터(Tr5)가 개재해 있다. 이 트랜지스터(Tr5)의 게이트는 주사선(AZ1)에 접속해 있다. 한편 입력측의 샘플링 트랜지스터(Tr1)는 신호선(SL)과 결합 용량(Cs1)의 타단과의 사이에 접속되어 있다. 샘플링 트랜지스터(Tr1)의 게이트는 주사선(WS)에 접속되어 있다. 결합 용량(Cs1)의 타단과 소정의 기준 전위(Vss1)와의 사이에 트랜지스터(Tr6)가 개재해 있다. 이 트랜지스터(Tr6)의 게이트는 주사선(AZ1)에 접속해 있다.
도 12는, 도 11에 나타낸 화소회로의 동작 설명에 제공하는 타이밍 차트이다. 시간축(T)에 따라서 제어신호(WS, DS, AZ1, AZ2)의 파형을 나타내는 동시에, 드라이브 트랜지스터(Trd)의 게이트 전위(G) 및 소스 전위(S)의 변화도 나타내 고 있다. 당해 필드가 개시하는 타이밍(T1)에서는, 제어신호(WS, AZ1, AZ2)가 로우 레벨로, 제어신호(DS)만이 하이레벨이다. 따라서, 타이밍(T1)에서는 스위칭 트랜지스터(Tr4)만이 온 상태에 있고, 나머지의 트랜지스터(Tr1, Tr3, Tr5, Tr6)는 오프 상태에 있다. 이 때 드라이브 트랜지스터(Trd)는 온 상태에 있는 스위칭 트랜지스터(Tr4)를 통하여 전원(Vcc)에 접속되어 있으므로, 소정의 드레인 전류(Ids)가 발광소자(EL)에 흐르기 때문에, 발광 상태로 되어 있다.
타이밍(T2)이 되면 제어신호(AZ1와 AZ2)가 하이 레벨로 되고, 스위칭 트랜지스터(Tr5, Tr6)가 온한다. 드라이브 트랜지스터(Trd)의 게이트(G)는 트랜지스터(Tr5)를 통하여 전원(Vcc) 측에 접속하므로, 게이트 전위(G)는 급격하게 상승한다.
이후 타이밍(T3)에서 제어신호(DS)가 로우 레벨로 되고, 트랜지스터(Tr4)가 오프한다. 드라이브 트랜지스터(Trd)에 대한 전원 공급이 차단되므로, 드레인 전류(Ids)는 감쇠해 간다. 이것에 의해 소스 전위(S) 및 게이트 전위(G)는 함께 하강하지만, 꼭 양자의 전위차가 Vth로 되었다 해도 전류가 흐르지 않게 된다. 이때의 Vth가 화소용량(Cs2)에 보관 유지된다. 화소용량(Cs2)에 보관 유지된 Vth는 드라이브 트랜지스터(Trd)의 임계전압의 소멸에 이용된다. 또, 스위칭 트랜지스터(Tr3)는 온하고 있고, 드라이브 트랜지스터(Tr2)의 소스(S)는 트랜지스터(Tr3)를 통하여 기준 전위(Vss2)에 접속된다. 이 Vss2는 발광소자(EL)의 임계전압보다도 낮게 설정되어 있고, 발광소자(EL)는 역바이어스 상태로 놓여진다.
이후 타이밍(T4)이 되었을 때 제어신호(AZ1)가 로우 레벨로 되고, 트랜지스 터(Tr5, Tr6)가 오프하고, Cs2에 기입된 Vth가 고정된다. 타이밍 T2부터 T4까지 Vth 보정기간(T2-T4)이라고 부른다. 또한 Vth 보정기간에서는 Tr6이 온하고 있기 때문에, 결합 용량(Cs1)의 타단은 소정의 기준 전위(Vss1)로 보관 유지된다.
타이밍(T5)이 되면 제어신호(WS 및 AZ2)가 하이 레벨로 되고, 샘플링 트랜지스터(Tr1)가 온한다. 이 결과, 드라이브 트랜지스터(Trd)의 게이트(G)는 결합 용량(Cs1) 및 온한 샘플링 트랜지스터(Tr1)를 통하여 신호선(SL)에 접속된다. 이 결과 영상신호가 결합 용량(Cs1)을 통하여 드라이브 트랜지스터(Trd)의 게이트(G)에 커플링되어, 그 전위가 상승한다. 도 13의 타이밍 차트에서는 영상신호의 커플링분과 Vth를 합친 전압을 Vin으로 나타내고 있다. 화소용량(Cs2)에 이 Vin이 보관 유지된 것으로 된다. 이후 타이밍(T7)에서 제어신호(WS)가 로우 레벨로 되돌아와, 화소용량(Cs2)에 기입된 전위가 유지 고정된다. 이와 같이 하여 영상신호가 결합 용량(Cs1)을 통하여 화소용량(Cs2)에 기입되는 기간을 샘플링 기간(T5-T7)으로 부른다. 이 샘플링 기간(T5-T7)은 통상 1 수평 기간(1H)에 상당한다.
본 실시형태에서는, 샘플링 기간이 종료하는 타이밍(T7)의 전의 타이밍(T6)에서, 제어신호(DS)가 하이 레벨로 되는 한편 제어신호(AZ2)가 로우 레벨로 된다. 이 결과 드라이브 트랜지스터(Trd)의 소스(S)가 Vss2에서 분리되는 한편 드레인 측에서 소스(S)측으로 향하여 전류가 흐른다. 한편 샘플링 트랜지스터(Tr1)는 계속해서 온 상태이므로 드라이브 트랜지스터(Trd)의 게이트 전위(G)는 영상신호 측에 보관 유지되고 있다. 이와 같은 상태에서 드라이브 트랜지스터(Trd)에 출력 전류가 흐르므로, 화소용량(Cs2) 및 역바이어스 상태에 있는 발광소자(EL)의 등가 용량을 충전하게 된다. 이것에 의해 드라이브 트랜지스터(Trd)의 소스 전위(S)는 ΔV만 상승하여, 그 만큼 Cs2에 보관 유지되고 있던 전압(Vin)이 감소한다. 환언하면, 기간(T6-T7)의 사이에서 소스(S)측의 출력전류가 게이트(G)측의 입력전압에 부귀환된다. 이 부귀환량이 ΔV로 나타내진다. 이 부귀환 동작에 의해, 드라이브 트랜지스터(Trd)의 이동도 보정이 행해진다.
이후 타이밍(T7)에서 제어신호(WS)가 로우 레벨로 되고, 영상신호의 인가가 해제되면, 이른바 부트스트랩 동작이 행해져 게이트 전위(G) 및 소스 전위(S)는 양자의 차(Vin－ΔV)를 유지한 채로 상승한다. 소스 전위(S)의 상승에 따라 발광소자(EL)의 역바이어스 상태는 해소되므로, 출력전류(Ids)가 발광소자(EL)에 유입하고, 영상신호에 따른 휘도로 발광이 행해진다. 이후 타이밍(T8)에서 당해 필드(1f)가 끝나면 다음의 필드로 나아간다. 다음의 필드에서도, Vth 보정, 신호 기입, 이동도 보정의 각 동작을 행한다.
도 13은, 도 12에 나타낸 이동도 보정기간(T6-T7)에 있어서의 화소회로(2)의 상태를 나타내고 있다. 이 화소회로(2)도 스위칭 트랜지스터(Tr3, Tr4, Tr5) 등에서 구성되는 보정수단을 갖추고 있다. 이 보정수단은 출력전류(Ids)의 캐리어 이동도(μ)에 대한 의존성을 취소하기 위하여, 미리 발광 기간(T6-T8)의 전 또는 선두에서 화소용량(Cs2)에 보관 유지된 입력전압(Vin)(Vgs)을 보정한다. 이 보정수단은 주사선(WS 및 DS)으로부터 공급되는 제어신호(WS, DS)에 따라 샘플링 기간(T5-T7)의 일부에서 동작하여, 영상신호(Vsig)가 샘플링되고 있는 상태에서 드라 이브 트랜지스터(Trd)로부터 출력전류(Ids)를 인출하여, 이것을 화소용량(Cs2)에 부귀환하여 입력전압(Vgs)을 보정한다. 더하여 이 보정수단(Tr3, Tr4, Tr5)은, 출력전류(Ids)의 임계전압(Vth)에 대한 의존성을 취소하기 위하여, 미리 샘플링 기간(T5-T7)에 앞서는 기간(T2-T4)에서 드라이브 트랜지스터(Trd)의 임계전압(Vth)을 검출하고, 동시에 검출된 임계전압(Vth)을 입력전압(Vgs)에 채워 넣도록 하고 있다.
본 실시형태에 있어서도, 드라이브 트랜지스터(Trd)는 N채널형 트랜지스터로 드레인이 전원(Vcc) 측에 접속하는 한편 소스(S)가 발광소자(EL)측에 접속해 있다. 이 구성에 있어서 본 보정수단은, 샘플링 기간(T5-T7)의 후부분에 겹치는 발광 기간(T6-T8)의 선두 부분(T6-T7)에서 드라이브 트랜지스터(Trd)로부터 출력전류(Ids)를 인출하고, 화소용량(Cs2) 측에 부귀환한다. 그때 본 보정수단은, 발광 기간의 선두 부분(T6-T7)에서 드라이브 트랜지스터(Trd)의 소스(S)측으로부터 인출한 출력전류(Ids)가, 발광소자(EL)가 가지는 등가 용량(Coled)와 추가용량(Csub)에 유입하도록 하고 있다. 발광소자(EL)는 양극 및 음극을 갖춘 다이오드형의 발광소자로 구성되고, 양극측이 드라이브 트랜지스터(Trd)의 소스(S)에 접속하는 한편 음극측이 Vcath에 접지되어 있다. 본 보정수단은 상술한 바와 같이 미리 발광소자(EL)의 양극／음극간을 역바이어스 상태로 세트해 놓고, 드라이브 트랜지스터(Trd)의 소스(S)측에서 인출한 출력전류(Ids)가 발광소자(EL)에 유입할 때, 다이오드형의 발광소자(EL)를 용량성 소자(Coled)로서 기능하게 하고 있다. 그 때 발광소자 용량(Coled)에 추가용량(Csub)을 접속하고 있다. 이것에 의해 출력전 류(Ids)를 흘리는 시간을 연장화할 수 있고, 결과로서 이동도 보정수단의 시간적인 동작 마진을 확대할 수 있다.
도 14는, 본 발명에 관계되는 표시장치의 제3 실시형태를 나타내는 모식적인 평면도이다. 도 14는 1 세트 분의 적색 화소, 녹색 화소 및 청색 화소의 모식적인 평면도이다. RGB 각 색의 화소회로(2)는, 각각 적색 발광소자, 녹색 발광소자 및 청색 발광소자를 갖추고 있다. 각 화소회로(2)에 형성된 추가용량(Csub)은, 각 색 발광소자마다 다른 용량치를 가지고, 그것에 의해 RGB 각 화소회로에 형성된 각 보정수단의 동작에 요하는 시간을 균일화하고 있다.
일반적으로 RGB 각 색의 발광소자를 만들기 위하여, 예를 들면 유기EL 재료를 이용한 발광소자에서는 유기EL을 RGB마다 나누어 바르는 프로세스가 이용된다. RGB마다 유기EL 재료나 막후가 다르므로, RGB 마다의 발광소자 용량(Coled)은 같은 것은 아니다. 또 백색의 유기EL 발광소자를 이용하여 이것을 RGB 각 색의 필터로 착색할 경우도, RGB 각 화소에서 개구율이 다를 경우, 발광소자 용량(Coled)은 그대로 RGB에 의해서 다른 값을 가진다. 이것에 의해 아무런 대책을 세우지 않을 경우, 이동도 보정시에 이용하는 용량(C)도 RGB에서 다른 값으로 되어 버린다. 따라서 상술한 식 5에 의해서 정해지는 최적인 이동도 보정 시간(t)도 RGB 각 화소에 의해서 차이가 생겨 버린다. 따라서 아무런 대책을 세우지 않으면, RGB 모든 화소에 있어서 이동도 보정 시간을 최적으로 조정하는 것은 곤란하다.
그래서 본 실시형태에서는 RGB 화소간에서 최적 이동도 보정 시간을 공통으로 하기 위하여, 추가용량(Csub)의 값을 RGB마다 다른 값으로 설계하고 있다. 발광소자 용량(Coled)는, 화소 사이즈와 화소 개구율이나 발광재료의 기본 특성에 의해 결정되기 때문에, RGB 각 화소에서 Coled를 동일하게 조정하는 것은 사실상 곤란하다. 그 때문에 아무런 대책을 세우지지 않으면, 이동도 보정에 이용하는 용량(C)도 RGB마다 달라, 결과적으로 최적인 이동도 보정 시간도 RGB 화소에서 다른 값으로 되어 버린다. 그래서 본 발명에서는, RGB 화소에 추가하는 Csub 용량치를 다른 값으로 하고 있다.
이동도 보정에 필요한 드레인 전류가, 다른 화소간에서 동일이고도 이동도 보정 시간에 의존하지 않도록 하기 위해서는, 다른 2개의 화소에서 이하의 식 6의 조건을 만족시킬 필요가 있다.
[수 4]
Figure 112006072578234-pat00007
‥‥ 식 6
Figure 112006072578234-pat00008
식 6에서 한쪽의 화소의 파라미터와 다른 쪽의 화소의 파라미터를 구별하기 위하여, 기호′를 붙이고 있다. 한쪽의 화소에 흐르는 출력전류(Ids)와 영상신호(Vsig)의 관계는 이하의 식 7에 의해서 나타내진다. 이 식 7은 상술한 식 5와 완전히 동일하다.
[수 5]
Figure 112006072578234-pat00009
‥‥ 식 7
한편 드라이브 트랜지스터의 사이즈(k′), 입력 영상신호의 레벨(Vsig′) 및 용량(C′)이 다른 화소에 흐르는 드레인 전류(Ids′)는 이하의 식 8에 의해서 나타내진다.
[수 6]
Figure 112006072578234-pat00010
‥‥ 식 8
여기서 Ids=Ids′가 되기 위해서는, 이하의 식 9가 성립하면 좋다.
[수 7]
Figure 112006072578234-pat00011
‥‥ 식 9
식 9의 양변을 풀어 정리하면, 이하의 식 10이 얻어진다.
[수 8]
Figure 112006072578234-pat00012
‥‥ 식 10
여기서 식 10으로 나타내진 조건이 보정 시간(t)에 의존하지 않기 위해서는, 이하의 관계를 만족시킬 필요가 있다.
[수 9]
Figure 112006072578234-pat00013
이것들을 정리하면, 상술한 식 6이 얻어진다. 즉 C와 C′는 다른 Vsig나 k에 대하여 식 6의 조건을 만족시키면, 보정 시간(t)을 공통으로 하는 것이 가능하다.
상술한 식 6에 있어서 입력 영상신호(Vsig)의 다이내믹 레인지와 드라이브 트랜지스터(Trd)의 사이즈 팩터(k)가 어느쪽도 RGB 화소에서 동일하게 하면, RGB 화소간에 보정 시간(t)을 공통으로 하기 위해서는 RGB 화소 각각에 형성되는 용량(C)를 동일하게 할 필요가 있다. 여기서 C=Cs＋Coled＋Csub이다. Coled는 RGB로 값이 다르다. 또 Cs 값은 부트스트랩 게인이 있으므로 RGB 화소마다 크게 변경하는 것은 할 수 없다. 기본적으로는 공통으로 설정할 필요가 있다. 그래서 본 실시형태에서는 RGB에서 값이 다른 Csub를 작성하여, Coled와 병렬로 접속하고 있다. 이때 이동도 보정에 이용하는 용량치(C)는, C=Cs＋Coled＋Csub이다. 용량(C)을 RGB에서 동일하게 하기 위하여, 추가용량(Csub)의 값을 RGB 화소로 조절한다. 이와 같이 함으로 식 6이 성립하고, 따라서 이동도 보정 시간(t)을 RGB 화소간에서 공통으로 할 수 있다. 또 드라이브 트랜지스터(Trd)의 사이즈 팩 터(k)나 입력 영상신호(Vsig)의 다이내믹 레인지가 화소마다 다를 경우도, 식 6을 만족시키도록 추가용량(Csub)을 RGB마다 조정함으로, 이동도 보정에 최적인 시간(t)을 RGB 화소로 동일하게 설정할 수 있다.
RGB 화소간에서 화이트 밸런스의 조정이 필요한 경우, 상술한 식 6은 이하의 식 11과 같이 변형할 수 있다.
[수 10]
Figure 112006072578234-pat00014
‥‥ 식 11
Figure 112006072578234-pat00015
화이트 밸런스 조정이 필요한 경우 RGB 화소마다 출력전류가 α배 다르다고 가정한다. 따라서 Ids′=αIds가 되기 위해서는, 이하의 식 12가 성립할 필요가 있다.
[수 11]
Figure 112006072578234-pat00016
‥‥ 식 12
식 12의 양변을 풀고, 이 조건이 보정 시간(t)에 의존하지 않기 위해서는 이하의 식 13을 만족시킬 필요가 있다.
[수 12]
Figure 112006072578234-pat00017
‥‥ 식 13
식 13을 정리하면 상기의 식 11이 얻어진다. 즉 식 11의 C 및 C′는, 다른 Vsig나 k에 대하여 식 11의 조건을 만족시킴으로써, 이동도 보정 시간(t)을 모든 화소에 걸쳐서 공통으로 하는 것이 가능하다.
도 15는, 본 발명에 관계되는 표시장치의 제 4실시형태를 나타내는 모식적인 평면도이다. 기본적으로는 도 14에서 나타낸 제 3실시형태와 유사하고, 대응하는 부분에는 대응하는 참조번호를 붙여 이해를 용이하게 하고 있다. 본 실시형태에서는, RGB 각 화소회로에 형성된 추가용량(Csub)의 용량치에 부족이 있을 경우, 인접하는 화소회로에 형성된 추가용량(Csub)을 이용하여 부족을 보충하도록 하고 있다. 도시의 예에서는, 적색(R) 화소에 형성해야 할 추가용량(Csub)의 용량치가 부족하기 때문에, 근처의 녹색(G) 화소에 형성된 추가용량(Csub)의 일부를 R화소측의 추가용량(Csub)에 이용하고 있다. 따라서 G화소는 R화소용의 Csub 용량과 자신의 G화소용 Csub 용량의 양자를 포함하고 있게 된다. 이것에 대해 청색(B) 화소는 자신의 화소 영역에 형성된 Csub 용량만으로 충분하다.
예를 들면 화이트 밸런스를 취하기 위하여 RGB 화소간에서 출력전류의 레벨 설정이 다른 경우, 이동도 보정 시간(t)을 공통으로 하기 위해서는 상술한 식 11의 조건을 만족시킬 필요가 있다. 즉 C와 C′의 차이가 화이트 밸런스 조정을 위해 커지고 이 분 Csub의 값을 더욱 크게 취할 필요가 발생한다. 상술한 바와 같이 Csub는 절연기판에 작성한 박막 용량 소자로 구성된다. 각 화소에는 박막 트랜지스터(TFT)나 다른 용량 소자(Cs), 배선 등이 있고, 추가 용량(Csub)의 점유 면적은 한정되어 버린다. 이 때문에 Csub의 필요치가 1 화소를 잡아 얻는 최대 용량치보다도 클 경우는, 아무런 대책을 세우지 않으면 최적인 이동도 보정 시간(t)을 동일하게 하는 것이 불가능하게 되어 버린다. 그래서 본 실시형태에서는 Csub가 불충분한 화소(여기에서는 R화소)는, 그 인접 화소(도시의 예에서는 G화소)로부터 Csub의 할당을 받아, 필요한 값으로 설정하고 있다. 이와 같이 인접 화소로부터 Csub를 할당함으로 화이트 밸런스가 다른 화소나 RGB에서 유기EL 재료의 특성이 크게 다른 화소에 있어서도, 최적인 이동도 보정 시간(t)을 RGB간에서 균일하게 할 수 있고, 높은 균일성을 얻는 것이 가능하다.
도 16은, 도 15에 나타낸 R화소의 회로 구성을 나타내는 블록도이다. 도시하는 바와 같이 적색(R)의 화소회로(2)는, 자신의 추가용량(Csub)에 더하여, 인접하는 화소에 형성된 추가용량(Csub′)도 이용함으로, 총 용량(C=Cs＋Coled＋Csub＋Csub′)을 확보하고 있다.
도 17은, 도 16에 나타낸 실시형태의 변형예를 나타내는 회로도이다. 이해를 용이하게 하기 위하여 도 16에 나타낸 회로와 대응하는 부분에는 대응하는 참조 번호를 붙이고 있다. 다른 점은, 도 16에 나타낸 앞의 예에서는 Csub 및 Csub′의 다른 쪽의 단자가 발광소자(EL)의 음극측과 같은 접지전위에 접속되어 있는데 대해, 본 변형예에서는 Csub 및 Csub′의 다른 쪽의 단자가 전원전위(Vcc)에 접속되어 있는 것이다.
본 발명에 의하면, 화소회로 및 이것을 집적 형성한 표시장치는, 예를 들면 전압 구동 방식으로 임계전압 및 이동도의 흐트러짐을 보정 가능한 보정수단을 갖추고 있다. 보정수단을 포함한 화소회로는 복수의 박막 트랜지스터(TFT) 등으로 구성되어 있고, 유리 등의 절연기판상에 집적 형성되어 있다. 본 발명에서는 이 절연기판에 박막 용량 소자로 추가의 용량을 형성하고 있다. 이 추가용량은 발광소자의 용량 성분과 병렬로 접속하고 있다. 이러한 구성에 의해, 이동도 보정에 이용하는 총 용량을 크게 취할 수 있다. 이 결과 이동도의 흐트러짐 보정에 요하는 동작시간을 길게 설정하는 것이 가능하다. 즉 이동도 보정기간의 설정 마진을 올리는 것이 가능해지고, 이것에 의해 각 화소회로의 보정동작의 안정화를 달성할 수 있다.
칼라 표시장치의 경우, 각 화소회로는 적색 발광소자, 녹색 발광소자 또는 청색 발광소자의 어느쪽인가를 갖추고 있다. 일반적으로, 발광소자는 색마다 발광 면적이나 발광재료가 달라, 이것에 따라 용량 성분이 색마다 다르다. 이 경우, 추가용량을 각 발광소자 마다 바꿈으로, 이동도 보정기간을 각색화소로 동일하게 설정하는 것이 가능하다. 모든 화소로 이동도 보정동작에 요하는 시간을 공통으로 할 수 있으므로, 화소 어레이의 동작 제어가 용이하게 된다.
적색(R) 화소, 녹색(G) 화소 및 청색(B) 화소간에서 화이트 밸런스를 잡는 경우나, RGB 화소간에서 발광소자의 특성이 크게 다를 경우, RGB 화소간에서 필요 하게 되는 추가용량의 크기에 현저한 차가 발생하는 경우가 있다. 이때에는, RBG 화소간에서 추가용량의 할부에 궁리를 하는 것도 가능하다. 구체적으로는, 어느 색의 화소회로에 형성된 추가용량의 용량치에 부족이 있을 경우, 인접하는 다른 색의 화소회로에 형성된 추가용량을 이용하여 그 부족을 보충할 수 있다. 이것에 의해, RGB 화소회로를 포함한 표시장치의 이동도 보정기간을 각색화소로 공통으로 설정할 수 있다.

Claims (16)

  1. 제어신호를 공급하는 행모양(行狀)의 주사선과 영상신호를 공급하는 열모양(列狀)의 신호선이 교차하는 부분에 배치되고,
    적어도 샘플링 트랜지스터와, 이것에 접속하는 화소(畵素)용량과, 이것에 접속하는 드라이브 트랜지스터와, 이것에 접속하는 발광소자를 포함하고,
    상기 샘플링 트랜지스터는 주사선으로부터 공급되는 제어신호에 따라 도통하여 신호선으로부터 공급된 영상신호를 상기 화소용량으로 샘플링하고,
    상기 화소용량은 상기 샘플링된 영상신호에 따라 상기 드라이브 트랜지스터의 게이트에 입력전압을 인가하고,
    상기 드라이브 트랜지스터는 상기 입력전압에 따른 출력전류를 상기 발광소자에 공급하고, 상기 출력전류는 상기 드라이브 트랜지스터의 채널 영역의 캐리어(carrier) 이동도(移動度)에 대하여 의존성을 가지고,
    상기 발광소자는 상기 드라이브 트랜지스터로부터 공급된 출력전류에 의해 상기 영상신호에 따른 휘도로 발광하는 화소회로에 있어서,
    상기 출력전류의 캐리어 이동도에 대한 의존성을 취소하기 위하여, 상기 화소용량으로 샘플링되는 상기 입력전압을 보정하는 보정수단을 갖추고 있고,
    상기 보정수단은 주사선으로부터 공급되는 제어신호에 따라 동작하여, 상기 드라이브 트랜지스터로부터 출력전류를 인출하여, 이것을 상기 발광소자가 가지는 용량 및 상기 화소용량에 유입하도록 하여 상기 입력전압을 보정하고,
    상기 발광소자의 용량에 더해지는 추가용량을 갖추고 있고, 상기 드라이브 트랜지스터로부터 인출된 출력전류의 일부를 상기 추가용량에도 흘리고, 그것에 의해 상기 보정수단의 동작에 시간적인 여유를 주는 것을 특징으로 하는 화소회로.
  2. 제 1항에 있어서,
    상기 샘플링 트랜지스터, 드라이브 트랜지스터 및 보정수단은, 절연기판상에 형성된 박막 트랜지스터로 구성되고, 상기 화소용량과 추가용량은, 상기 절연기판상에 형성된 박막 용량 소자로 구성되는 것을 특징으로 하는 화소회로.
  3. 제 1항에 있어서,
    상기 드라이브 트랜지스터는, 그 출력전류가 채널 영역의 캐리어 이동도에 더하여 임계전압에 대해서도 의존성을 가지고,
    상기 보정수단은, 상기 출력전류의 임계전압에 대한 의존성을 취소하기 위하여, 미리 상기 드라이브 트랜지스터의 임계전압을 검출하고, 또한 상기 검출된 임계전압을 상기 입력전압에 더해 넣도록 한 것을 특징으로 하는 화소회로.
  4. 제 1항에 있어서,
    상기 발광소자는 양극 및 음극을 갖춘 다이오드형의 발광소자로 구성되고, 양극측이 상기 드라이브 트랜지스터의 소스에 접속하는 한편 음극측이 접지되어 있고,
    상기 추가용량은, 한쪽의 단자가 상기 발광소자의 양극에 접속하고, 다른 쪽의 단자가 소정의 고정전위에 접속되어 있는 것을 특징으로 하는 화소회로.
  5. 제 4항에 있어서,
    상기 추가용량의 다른 쪽의 단자가 접속하는 소정의 고정전위는, 상기 발광소자의 음극 측이 되는 접지전위, 화소회로의 정측(正側) 전원전위 또는 부측(負側) 전원전위로부터 선택되는 것을 특징으로 하는 화소회로.
  6. 제 1항에 있어서,
    각 화소회로는, 적색 발광소자, 녹색 발광소자 또는 청색 발광소자의 어느쪽인가를 갖추고 있고,
    각 화소회로에 형성된 상기 추가용량은, 각 색 발광소자 마다 다른 용량치를 가지고, 그것에 의해 각 화소회로에 형성된 각 보정수단의 동작에 요하는 시간을 균일화하는 것을 특징으로 하는 화소회로.
  7. 제 6항에 있어서,
    각 화소회로에 형성된 추가용량의 용량치에 부족이 있을 경우, 인접하는 화소회로에 형성된 추가용량을 이용하여 상기 부족을 보충하도록 한 것을 특징으로 하는 화소회로.
  8. 제 1항에 있어서,
    상기 보정수단은, 상기 영상신호가 상기 화소용량으로 샘플링되고 있는 상태에서 상기 드라이브 트랜지스터로부터 출력전류를 인출하여, 이것을 상기 화소용량에 부귀환하여 상기 입력전압을 보정하는 것을 특징으로 하는 화소회로.
  9. 화소 어레이부와 스캐너부와 신호부를 포함하고,
    상기 화소 어레이부는, 행모양에 배치된 주사선과 열모양에 배치된 신호선 양자가 교차하는 부분에 배치된 행열모양의 화소로 구성되고,
    상기 신호부는, 상기 신호선에 영상신호를 공급하고,
    상기 스캐너부는, 상기 주사선에 제어신호를 공급하여 차례차례 행마다 화소를 주사하고,
    각 화소는, 적어도 샘플링 트랜지스터와, 이것에 접속하는 화소용량과, 이것에 접속하는 드라이브 트랜지스터와, 이것에 접속하는 발광소자를 포함하고,
    상기 샘플링 트랜지스터는, 주사선으로부터 공급되는 제어신호에 따라 도통하고 신호선으로부터 공급된 영상신호를 상기 화소용량으로 샘플링하고,
    상기 화소용량은, 상기 샘플링 된 영상신호에 따라 상기 드라이브 트랜지스터의 게이트에 입력전압을 인가하고,
    상기 드라이브 트랜지스터는, 상기 입력전압에 따른 출력전류를 상기 발광소자에 공급하고, 상기 출력전류는 상기 드라이브 트랜지스터의 채널 영역의 캐리어 이동도에 대하여 의존성을 가지고,
    상기 발광소자는, 상기 드라이브 트랜지스터로부터 공급된 출력전류에 의해 상기 영상신호에 따른 휘도로 발광하는 표시장치에 있어서,
    각 화소는, 상기 출력전류의 캐리어 이동도에 대한 의존성을 취소하기 위하여, 상기 화소용량으로 샘플링되는 상기 입력전압을 보정하는 보정수단을 갖추고 있고,
    상기 보정수단은 주사선으로부터 공급되는 제어신호에 따라 동작하고, 상기 드라이브 트랜지스터로부터 출력전류를 인출하여, 이것을 상기 발광소자가 가지는 용량 및 상기 화소용량에 유입하도록 하여 상기 입력전압을 보정하고,
    상기 발광소자의 용량에 더해지는 추가용량을 갖추고 있고, 상기 드라이브 트랜지스터로부터 인출된 출력전류의 일부를 상기 추가용량에도 흘리고, 그것에 의해 상기 보정수단의 동작에 시간적인 여유를 주는 것을 특징으로 하는 표시장치.
  10. 제 9항에 있어서,
    상기 샘플링 트랜지스터, 드라이브 트랜지스터 및 보정수단은, 절연기판상에 형성된 박막 트랜지스터로 구성되고, 상기 화소용량과 추가용량은, 상기 절연기판상에 형성된 박막 용량 소자로 구성되는 것을 특징으로 하는 표시장치.
  11. 제 9항에 있어서,
    상기 드라이브 트랜지스터는, 그 출력전류가 채널 영역의 캐리어 이동도에 더하여 임계전압에 대해서도 의존성을 가지고,
    상기 보정수단은, 상기 출력전류의 임계전압에 대한 의존성을 취소하기 위하여, 미리 상기 드라이브 트랜지스터의 임계전압을 검출하고, 또한 상기 검출된 임계전압을 상기 입력전압에 더해 넣도록 한 것을 특징으로 하는 표시장치.
  12. 제 9항에 있어서,
    상기 발광소자는 양극 및 음극을 갖춘 다이오드형의 발광소자로 구성되고, 양극측이 상기 드라이브 트랜지스터의 소스에 접속하는 한편 음극측이 접지 되어 있고,
    상기 추가용량은, 한쪽의 단자가 상기 발광소자의 양극에 접속하고, 다른 쪽의 단자가, 소정의 고정전위에 접속되어 있는 것을 특징으로 하는 표시장치.
  13. 제 12항에 있어서,
    상기 추가용량의 다른 쪽의 단자가 접속하는 소정의 고정전위는, 상기 발광소자의 음극 측이 되는 접지전위, 상기 화소 어레이부의 정측 전원전위 또는 부측 전원전위로부터 선택되는 것을 특징으로 하는 표시장치.
  14. 제 9항에 있어서,
    각 화소는, 적색 발광소자, 녹색 발광소자 또는 청색 발광소자의 어느쪽인가를 갖추고 있고,
    각 화소에 형성된 상기 추가용량은, 각 색 발광소자 마다 다른 용량치를 가 지고, 그것에 의해 각 화소에 형성된 각 보정수단의 동작에 요하는 시간을 균일화하는 것을 특징으로 하는 표시장치.
  15. 제 14항에 있어서,
    각 화소에 형성된 추가용량의 용량치에 부족이 있는 경우, 인접하는 화소에 형성된 추가용량을 이용하여 상기 부족을 보충하도록 한 것을 특징으로 하는 표시장치.
  16. 제 9항에 있어서,
    상기 보정수단은, 상기 영상신호가 상기 화소용량으로 샘플링되고 있는 상태에서 상기 드라이브 트랜지스터로부터 출력전류를 인출하여, 이것을 상기 화소용량에 부귀환하여 상기 입력전압을 보정하는 것을 특징으로 하는 표시장치.
KR1020060097705A 2005-10-07 2006-10-04 화소회로 및 표시장치 KR101264386B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005294308A JP4923505B2 (ja) 2005-10-07 2005-10-07 画素回路及び表示装置
JPJP-P-2005-00294308 2005-10-07

Publications (2)

Publication Number Publication Date
KR20070038915A KR20070038915A (ko) 2007-04-11
KR101264386B1 true KR101264386B1 (ko) 2013-05-14

Family

ID=37667682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060097705A KR101264386B1 (ko) 2005-10-07 2006-10-04 화소회로 및 표시장치

Country Status (6)

Country Link
US (3) US7659872B2 (ko)
EP (1) EP1772847B1 (ko)
JP (1) JP4923505B2 (ko)
KR (1) KR101264386B1 (ko)
CN (1) CN100511373C (ko)
TW (1) TW200727247A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180015576A (ko) * 2016-08-03 2018-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US10909923B2 (en) 2019-05-07 2021-02-02 Samsung Display Co., Ltd. Pixel circuit and display device including the same

Families Citing this family (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
US7173590B2 (en) 2004-06-02 2007-02-06 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus
CA2472671A1 (en) 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
US8576217B2 (en) 2011-05-20 2013-11-05 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9799246B2 (en) 2011-05-20 2017-10-24 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US10012678B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US20140111567A1 (en) 2005-04-12 2014-04-24 Ignis Innovation Inc. System and method for compensation of non-uniformities in light emitting device displays
EP2688058A3 (en) 2004-12-15 2014-12-10 Ignis Innovation Inc. Method and system for programming, calibrating and driving a light emitting device display
US10013907B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
JP4923410B2 (ja) * 2005-02-02 2012-04-25 ソニー株式会社 画素回路及び表示装置
CA2496642A1 (en) 2005-02-10 2006-08-10 Ignis Innovation Inc. Fast settling time driving method for organic light-emitting diode (oled) displays based on current programming
JP4574506B2 (ja) 2005-03-23 2010-11-04 富士フイルム株式会社 平版印刷版原版、及びその製版方法
TWI429066B (zh) 2005-06-02 2014-03-01 Sony Corp Semiconductor image sensor module and manufacturing method thereof
KR20080032072A (ko) 2005-06-08 2008-04-14 이그니스 이노베이션 인크. 발광 디바이스 디스플레이 구동 방법 및 시스템
CA2518276A1 (en) 2005-09-13 2007-03-13 Ignis Innovation Inc. Compensation technique for luminance degradation in electro-luminance devices
JP4923505B2 (ja) 2005-10-07 2012-04-25 ソニー株式会社 画素回路及び表示装置
US8004477B2 (en) 2005-11-14 2011-08-23 Sony Corporation Display apparatus and driving method thereof
EP1987507B1 (en) * 2006-02-10 2014-06-04 Ignis Innovation Inc. Method and system for electroluminescent displays
JP4360375B2 (ja) * 2006-03-20 2009-11-11 セイコーエプソン株式会社 電気光学装置、電子機器、及び駆動方法
TW200746022A (en) 2006-04-19 2007-12-16 Ignis Innovation Inc Stable driving scheme for active matrix displays
JP4240068B2 (ja) * 2006-06-30 2009-03-18 ソニー株式会社 表示装置及びその駆動方法
JP4151714B2 (ja) * 2006-07-19 2008-09-17 ソニー株式会社 表示装置及びその駆動方法
JP5130667B2 (ja) * 2006-07-27 2013-01-30 ソニー株式会社 表示装置
JP4168290B2 (ja) 2006-08-03 2008-10-22 ソニー株式会社 表示装置
CA2556961A1 (en) 2006-08-15 2008-02-15 Ignis Innovation Inc. Oled compensation technique based on oled capacitance
JP2008046427A (ja) 2006-08-18 2008-02-28 Sony Corp 画像表示装置
JP2008134346A (ja) * 2006-11-27 2008-06-12 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置
JP2008192642A (ja) * 2007-01-31 2008-08-21 Tokyo Electron Ltd 基板処理装置
JP4297169B2 (ja) * 2007-02-21 2009-07-15 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP4245057B2 (ja) 2007-02-21 2009-03-25 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP4737120B2 (ja) * 2007-03-08 2011-07-27 セイコーエプソン株式会社 画素回路の駆動方法、電気光学装置および電子機器
JP2008226491A (ja) * 2007-03-08 2008-09-25 Sony Corp 有機エレクトロルミネッセンス表示装置
JP5171807B2 (ja) * 2007-03-08 2013-03-27 シャープ株式会社 表示装置およびその駆動方法
JP4337897B2 (ja) * 2007-03-22 2009-09-30 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP2008286905A (ja) * 2007-05-16 2008-11-27 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP4479755B2 (ja) 2007-07-03 2010-06-09 ソニー株式会社 有機エレクトロルミネッセンス素子、及び、有機エレクトロルミネッセンス表示装置
JP5152560B2 (ja) * 2007-08-03 2013-02-27 ソニー株式会社 表示装置
JP5251034B2 (ja) * 2007-08-15 2013-07-31 ソニー株式会社 表示装置および電子機器
US7843130B2 (en) 2007-08-27 2010-11-30 Canon Kabushiki Kaisha Organic light-emitting apparatus
JP2009069325A (ja) * 2007-09-12 2009-04-02 Sony Corp 表示装置
JP4428436B2 (ja) * 2007-10-23 2010-03-10 ソニー株式会社 表示装置および電子機器
JP2009109521A (ja) 2007-10-26 2009-05-21 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP5176522B2 (ja) 2007-12-13 2013-04-03 ソニー株式会社 自発光型表示装置およびその駆動方法
JP5115180B2 (ja) * 2007-12-21 2013-01-09 ソニー株式会社 自発光型表示装置およびその駆動方法
JP4614106B2 (ja) * 2008-06-18 2011-01-19 ソニー株式会社 自発光表示装置および電子機器
JP2010008521A (ja) * 2008-06-25 2010-01-14 Sony Corp 表示装置
JP2010091720A (ja) * 2008-10-07 2010-04-22 Sony Corp 表示装置、表示駆動方法
JP4930501B2 (ja) * 2008-12-22 2012-05-16 ソニー株式会社 表示装置および電子機器
JP5386994B2 (ja) 2009-01-09 2014-01-15 ソニー株式会社 表示装置および電子機器
JP5304257B2 (ja) * 2009-01-16 2013-10-02 ソニー株式会社 表示装置および電子機器
JP5736114B2 (ja) 2009-02-27 2015-06-17 株式会社半導体エネルギー研究所 半導体装置の駆動方法、電子機器の駆動方法
JP5293364B2 (ja) * 2009-04-15 2013-09-18 ソニー株式会社 表示装置および駆動制御方法
CA2669367A1 (en) 2009-06-16 2010-12-16 Ignis Innovation Inc Compensation technique for color shift in displays
US9384698B2 (en) 2009-11-30 2016-07-05 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
US10319307B2 (en) 2009-06-16 2019-06-11 Ignis Innovation Inc. Display system with compensation techniques and/or shared level resources
US9311859B2 (en) 2009-11-30 2016-04-12 Ignis Innovation Inc. Resetting cycle for aging compensation in AMOLED displays
CA2688870A1 (en) 2009-11-30 2011-05-30 Ignis Innovation Inc. Methode and techniques for improving display uniformity
US10867536B2 (en) 2013-04-22 2020-12-15 Ignis Innovation Inc. Inspection system for OLED display panels
US10996258B2 (en) 2009-11-30 2021-05-04 Ignis Innovation Inc. Defect detection and correction of pixel circuits for AMOLED displays
JP2010061172A (ja) * 2009-12-16 2010-03-18 Sony Corp 表示装置、表示装置の駆動方法および電子機器
US10089921B2 (en) 2010-02-04 2018-10-02 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US20140313111A1 (en) 2010-02-04 2014-10-23 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
CA2692097A1 (en) 2010-02-04 2011-08-04 Ignis Innovation Inc. Extracting correlation curves for light emitting device
US10163401B2 (en) 2010-02-04 2018-12-25 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US9881532B2 (en) 2010-02-04 2018-01-30 Ignis Innovation Inc. System and method for extracting correlation curves for an organic light emitting device
US10176736B2 (en) 2010-02-04 2019-01-08 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
KR101201722B1 (ko) 2010-02-23 2012-11-15 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
CA2696778A1 (en) 2010-03-17 2011-09-17 Ignis Innovation Inc. Lifetime, uniformity, parameter extraction methods
JP5593880B2 (ja) * 2010-07-01 2014-09-24 ソニー株式会社 表示装置、画素回路、表示駆動方法
KR101824125B1 (ko) * 2010-09-10 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8907991B2 (en) 2010-12-02 2014-12-09 Ignis Innovation Inc. System and methods for thermal compensation in AMOLED displays
JP5644511B2 (ja) * 2011-01-06 2014-12-24 ソニー株式会社 有機ｅｌ表示装置及び電子機器
US9530349B2 (en) 2011-05-20 2016-12-27 Ignis Innovations Inc. Charged-based compensation and parameter extraction in AMOLED displays
US9466240B2 (en) 2011-05-26 2016-10-11 Ignis Innovation Inc. Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed
US9773439B2 (en) 2011-05-27 2017-09-26 Ignis Innovation Inc. Systems and methods for aging compensation in AMOLED displays
JP5795893B2 (ja) * 2011-07-07 2015-10-14 株式会社Ｊｏｌｅｄ 表示装置、表示素子、及び、電子機器
US9324268B2 (en) 2013-03-15 2016-04-26 Ignis Innovation Inc. Amoled displays with multiple readout circuits
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US8937632B2 (en) 2012-02-03 2015-01-20 Ignis Innovation Inc. Driving system for active-matrix displays
US9747834B2 (en) 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
US8922544B2 (en) 2012-05-23 2014-12-30 Ignis Innovation Inc. Display systems with compensation for line propagation delay
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9830857B2 (en) 2013-01-14 2017-11-28 Ignis Innovation Inc. Cleaning common unwanted signals from pixel measurements in emissive displays
EP2779147B1 (en) 2013-03-14 2016-03-02 Ignis Innovation Inc. Re-interpolation with edge detection for extracting an aging pattern for AMOLED displays
CN103440840B (zh) * 2013-07-15 2015-09-16 北京大学深圳研究生院 一种显示装置及其像素电路
DE112014003719T5 (de) 2013-08-12 2016-05-19 Ignis Innovation Inc. Kompensationsgenauigkeit
US9761170B2 (en) 2013-12-06 2017-09-12 Ignis Innovation Inc. Correction for localized phenomena in an image array
US9741282B2 (en) 2013-12-06 2017-08-22 Ignis Innovation Inc. OLED display system and method
KR102054760B1 (ko) 2013-12-17 2019-12-11 엘지디스플레이 주식회사 유기발광표시장치 및 이의 동작방법
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
DE102015206281A1 (de) 2014-04-08 2015-10-08 Ignis Innovation Inc. Anzeigesystem mit gemeinsam genutzten Niveauressourcen für tragbare Vorrichtungen
CN103996388B (zh) * 2014-05-04 2016-07-06 京东方科技集团股份有限公司 信号校正方法和信号校正装置
TWI527012B (zh) * 2014-07-03 2016-03-21 友達光電股份有限公司 發光二極體畫素電路及其驅動方法
JP6400469B2 (ja) * 2014-12-26 2018-10-03 株式会社東芝 情報処理システム及び半導体素子
CA2879462A1 (en) 2015-01-23 2016-07-23 Ignis Innovation Inc. Compensation for color variation in emissive devices
CA2889870A1 (en) 2015-05-04 2016-11-04 Ignis Innovation Inc. Optical feedback system
CA2892714A1 (en) 2015-05-27 2016-11-27 Ignis Innovation Inc Memory bandwidth reduction in compensation system
CA2900170A1 (en) 2015-08-07 2017-02-07 Gholamreza Chaji Calibration of pixel based on improved reference values
KR102490147B1 (ko) * 2015-10-28 2023-01-20 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR102532899B1 (ko) * 2015-11-04 2023-05-17 삼성디스플레이 주식회사 유기 발광 표시 패널
JP2017134145A (ja) 2016-01-26 2017-08-03 株式会社ジャパンディスプレイ 表示装置
KR102579142B1 (ko) 2016-06-17 2023-09-19 삼성디스플레이 주식회사 화소와 이를 이용한 유기전계발광 표시장치 및 그의 구동방법
KR102559544B1 (ko) 2016-07-01 2023-07-26 삼성디스플레이 주식회사 표시 장치
KR102527793B1 (ko) * 2017-10-16 2023-05-04 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN107591126A (zh) * 2017-10-26 2018-01-16 京东方科技集团股份有限公司 一种像素电路的控制方法及其控制电路、显示装置
KR102523646B1 (ko) 2017-11-01 2023-04-21 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP7011449B2 (ja) 2017-11-21 2022-01-26 ソニーセミコンダクタソリューションズ株式会社 画素回路、表示装置および電子機器
CN108630151B (zh) * 2018-05-17 2022-08-26 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板及显示装置
KR20210013151A (ko) * 2018-05-25 2021-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
JP7073198B2 (ja) * 2018-06-07 2022-05-23 株式会社ジャパンディスプレイ 表示装置
CN108987453B (zh) * 2018-08-30 2020-12-29 云谷（固安）科技有限公司 像素结构、驱动方法、像素电路和显示面板
CN108831377A (zh) * 2018-08-30 2018-11-16 云谷（固安）科技有限公司 像素结构、驱动方法、像素电路和显示面板
CN110675820A (zh) * 2019-09-02 2020-01-10 深圳市华星光电半导体显示技术有限公司 阀值电压补偿像素电路
CN111462696A (zh) * 2020-04-24 2020-07-28 昆山国显光电有限公司 像素驱动电路、显示面板及终端设备
CN111583865B (zh) * 2020-06-12 2021-11-26 京东方科技集团股份有限公司 显示面板、显示装置及开关器件的沟道宽长比的确定方法
US20230351944A1 (en) * 2021-03-11 2023-11-02 Boe Technology Group Co., Ltd. Pixel circuit and method for driving same, display panel, and display device
CN113436578B (zh) * 2021-06-30 2022-06-14 合肥维信诺科技有限公司 显示面板及显示装置
TWI775561B (zh) * 2021-08-11 2022-08-21 友達光電股份有限公司 顯示裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003255895A (ja) 2002-02-28 2003-09-10 Semiconductor Energy Lab Co Ltd 発光装置及びその駆動方法
JP2003255897A (ja) 2002-03-05 2003-09-10 Nec Corp 画像表示装置及び該画像表示装置に用いられる制御方法
US20050269959A1 (en) 2004-06-02 2005-12-08 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3281848B2 (ja) 1996-11-29 2002-05-13 三洋電機株式会社 表示装置
GB9923261D0 (en) * 1999-10-02 1999-12-08 Koninkl Philips Electronics Nv Active matrix electroluminescent display device
JP3936528B2 (ja) 2000-08-31 2007-06-27 シャープ株式会社 電気光学素子
US7173612B2 (en) * 2000-12-08 2007-02-06 Matsushita Electric Industrial Co., Ltd. EL display device providing means for delivery of blanking signals to pixel elements
JP2002297053A (ja) 2001-03-30 2002-10-09 Sanyo Electric Co Ltd アクティブマトリクス型表示装置及びその検査方法
JP4982014B2 (ja) * 2001-06-21 2012-07-25 株式会社日立製作所 画像表示装置
JP4157303B2 (ja) * 2002-02-04 2008-10-01 東芝松下ディスプレイテクノロジー株式会社 表示装置製造方法
JP3956347B2 (ja) 2002-02-26 2007-08-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ディスプレイ装置
JP3613253B2 (ja) 2002-03-14 2005-01-26 日本電気株式会社 電流制御素子の駆動回路及び画像表示装置
KR100870004B1 (ko) * 2002-03-08 2008-11-21 삼성전자주식회사 유기 전계발광 표시 장치와 그 구동 방법
KR100649243B1 (ko) * 2002-03-21 2006-11-24 삼성에스디아이 주식회사 유기 전계발광 표시 장치 및 그 구동 방법
JP4195337B2 (ja) 2002-06-11 2008-12-10 三星エスディアイ株式会社 発光表示装置及びその表示パネルと駆動方法
KR100432651B1 (ko) * 2002-06-18 2004-05-22 삼성에스디아이 주식회사 화상 표시 장치
JP2004093682A (ja) 2002-08-29 2004-03-25 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネル、ｅｌ表示パネルの駆動方法、ｅｌ表示装置の駆動回路およびｅｌ表示装置
JP3832415B2 (ja) 2002-10-11 2006-10-11 ソニー株式会社 アクティブマトリクス型表示装置
US20040095297A1 (en) * 2002-11-20 2004-05-20 International Business Machines Corporation Nonlinear voltage controlled current source with feedback circuit
US8552933B2 (en) * 2003-06-30 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method of the same
KR100560780B1 (ko) 2003-07-07 2006-03-13 삼성에스디아이 주식회사 유기전계 발광표시장치의 화소회로 및 그의 구동방법
JP4180018B2 (ja) * 2003-11-07 2008-11-12 三洋電機株式会社 画素回路及び表示装置
JP4401971B2 (ja) * 2004-04-29 2010-01-20 三星モバイルディスプレイ株式會社 発光表示装置
KR100578841B1 (ko) * 2004-05-21 2006-05-11 삼성에스디아이 주식회사 발광 표시 장치와, 그 표시 패널 및 구동 방법
JP4327042B2 (ja) * 2004-08-05 2009-09-09 シャープ株式会社 表示装置およびその駆動方法
JP2006113564A (ja) 2004-09-16 2006-04-27 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
JP5017773B2 (ja) * 2004-09-17 2012-09-05 ソニー株式会社 画素回路及び表示装置とこれらの駆動方法
JP4254675B2 (ja) * 2004-09-29 2009-04-15 カシオ計算機株式会社 ディスプレイパネル
TWI237913B (en) 2004-10-13 2005-08-11 Chi Mei Optoelectronics Corp Circuit and method for OLED with voltage compensation abstract of the invention
JP2006231911A (ja) 2005-01-27 2006-09-07 Seiko Epson Corp 画素回路、発光装置および電子機器
JP4923410B2 (ja) * 2005-02-02 2012-04-25 ソニー株式会社 画素回路及び表示装置
JP4923505B2 (ja) * 2005-10-07 2012-04-25 ソニー株式会社 画素回路及び表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003255895A (ja) 2002-02-28 2003-09-10 Semiconductor Energy Lab Co Ltd 発光装置及びその駆動方法
JP2003255897A (ja) 2002-03-05 2003-09-10 Nec Corp 画像表示装置及び該画像表示装置に用いられる制御方法
US20050269959A1 (en) 2004-06-02 2005-12-08 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180015576A (ko) * 2016-08-03 2018-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR102346541B1 (ko) 2016-08-03 2021-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US10909923B2 (en) 2019-05-07 2021-02-02 Samsung Display Co., Ltd. Pixel circuit and display device including the same
US11568809B2 (en) 2019-05-07 2023-01-31 Samsung Display Co., Ltd. Pixel circuit and display device including the same
US11881172B2 (en) 2019-05-07 2024-01-23 Samsung Display Co., Ltd. Pixel circuit and display device including the same

Also Published As

Publication number Publication date
USRE45400E1 (en) 2015-03-03
EP1772847A1 (en) 2007-04-11
TW200727247A (en) 2007-07-16
EP1772847B1 (en) 2013-12-04
CN100511373C (zh) 2009-07-08
US7659872B2 (en) 2010-02-09
TWI347585B (ko) 2011-08-21
KR20070038915A (ko) 2007-04-11
JP2007102046A (ja) 2007-04-19
US20070152920A1 (en) 2007-07-05
CN101021998A (zh) 2007-08-22
USRE44563E1 (en) 2013-10-29
JP4923505B2 (ja) 2012-04-25

Similar Documents

Publication Publication Date Title
KR101264386B1 (ko) 화소회로 및 표시장치
US11170721B2 (en) Pixel circuit and display apparatus
KR101175299B1 (ko) 화소회로 및 표시장치와 그 구동방법
US7535442B2 (en) Pixel circuit, display and driving method thereof
JP4501429B2 (ja) 画素回路及び表示装置
JP4929891B2 (ja) 表示装置
JP2007140318A (ja) 画素回路
JP4831392B2 (ja) 画素回路及び表示装置
JP2009163275A (ja) 画素回路及び画素回路の駆動方法、並びに、表示装置及び表示装置の駆動方法
JP4918983B2 (ja) 画素回路及び表示装置
JP4930547B2 (ja) 画素回路及び画素回路の駆動方法
JP5477359B2 (ja) 表示装置
JP2012088724A (ja) 画素回路および表示装置
JP5590014B2 (ja) 表示装置及び表示装置の駆動方法
JP2009169430A (ja) 画素回路及び画素回路の駆動方法、並びに、表示装置及び表示装置の駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180427

Year of fee payment: 6