KR20080060169A - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR20080060169A
KR20080060169A KR1020070136417A KR20070136417A KR20080060169A KR 20080060169 A KR20080060169 A KR 20080060169A KR 1020070136417 A KR1020070136417 A KR 1020070136417A KR 20070136417 A KR20070136417 A KR 20070136417A KR 20080060169 A KR20080060169 A KR 20080060169A
Authority
KR
South Korea
Prior art keywords
potential
signal
line
driving transistor
source
Prior art date
Application number
KR1020070136417A
Other languages
English (en)
Inventor
나오부미 도요무라
가쯔히데 우찌노
데쯔로 야마모또
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20080060169A publication Critical patent/KR20080060169A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

화소 어레이부 및 화소 어레이부를 구동하는 구동부를 포함하는 표시 장치가 개시되어 있다. 화소 어레이부는 행 형상의 주사선과, 열 형상의 신호선과, 상기 주사선과 상기 신호선이 교차하는 부분에 배치된 행렬 형상의 화소와, 상기 화소의 각 행에 대응하여 배치된 급전선을 포함한다. 구동부는 제어용 스캐너, 전원 스캐너, 및 신호 셀렉터를 포함한다.
Figure P1020070136417
발광 소자, 구동용 트랜지스터, 샘플링용 트랜지스터, 축적 캐패시터, 제어용 스캐너, 부트스트랩 동작, 전원 스캐너, 애노드

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은, 2006년 12월 26일자로 일본 특허청에 제출된 일본 특허 출원 JP2006-348946의 기술 내용을 포함하며, 이하 그 전체 내용이 참조된다.
본 발명은 발광 소자를 화소에 이용한 액티브 매트릭스형의 표시 장치 및 그 표시 장치의 구동 방법에 관한 것이다.
발광 소자로서 유기 EL 디바이스를 이용한 평면 자발광형의 표시 장치(flat-panel emissive display devices)의 개발이 최근 활발하게 이루어지고 있다. 유기 EL 디바이스는 유기 박막에 전계를 걸면 발광하는 현상을 이용한 디바이스이다. 유기 EL 디바이스는 인가 전압이 10V 이하로 구동하기 때문에 저소비 전력이다. 또한, 유기 EL 디바이스는 스스로 광을 발생하는 자발광 소자이다. 따라서, 조명 부재를 필요로 하지 않고 경량화(reduction in weight) 및 박형화(reduction in thickness)가 용이하다. 또한, 유기 EL 디바이스의 응답 속도는 수 ㎲ 정도로 매우 고속이므로, 동화상 표시 시에 잔상이 발생하지 않는다.
유기 EL 디바이스를 화소에 이용한 평면 자발광형의 표시 장치 중에서도, 특히 구동 소자로서 박막 트랜지스터를 각 화소에 집적 형성한 액티브 매트릭스형의 표시 장치의 개발이 활발하다. 액티브 매트릭스형 평면 자발광 표시 장치는, 예를 들면 이하의 특허 문헌 1 ~ 5에 기재되어 있다.
[특허 문헌 1] 일본 특개 제2003-255856호
[특허 문헌 2] 일본 특개 제2003-271095호
[특허 문헌 3] 일본 특개 제2004-133240호
[특허 문헌 4] 일본 특개 제2004-029791호
[특허 문헌 5] 일본 특개 제2004-093682호
그러나, 종래의 액티브 매트릭스형 평면 자발광 표시 장치는, 프로세스 변동에 의해 발광 소자를 구동하는 트랜지스터의 임계 전압이나 이동도가 변동하게 된다. 또한, 유기 EL 디바이스의 특성이 경시적으로 변동한다. 이와 같은 구동용 트랜지스터의 특성 변동이나 유기 EL 디바이스의 특성 변동은, 발광 휘도에 영향을 주게 된다. 표시 장치의 화면 전체에 걸쳐 발광 휘도를 균일하게 제어하기 위해, 각 화소 회로 내에서 상술한 트랜지스터나 유기 EL 디바이스의 특성 변동을 보정할 필요가 있다. 종래부터 이러한 보정 기능을 화소마다 구비한 표시 장치가 제안되고 있다. 그러나, 종래의 보정 기능을 구비한 화소 회로는, 보정용의 전위를 공급하는 배선과, 스위칭용의 트랜지스터와, 스위칭용의 펄스가 필요하다. 따라서, 화소 회로의 구성이 복잡하다. 화소 회로의 많은 구성 요소는 디스플레이의 고선명화 달성에 장애가 되어 왔다.
상술한 종래의 기술의 과제를 감안하면, 화소 회로의 간소화에 의해 디스플레이의 고선명화를 가능하게 한 표시 장치 및 그 구동 방법을 제공하는 것이 바람직하다. 특히, 화소 회로의 간소화에 따라 발생하는 화소간의 발광 휘도의 얼룩(variations)을 억제 가능한 표시 장치 및 그 구동 방법을 제공하는 것이 바람직하다. 따라서, 다음의 수단들이 취해진다. 본 발명의 실시예에 따른 표시 장치는, 기본적으로 화소 어레이부와 그 화소 어레이부를 구동하는 구동부를 포함한다. 상기 화소 어레이부는, 행(rows) 형상의 주사선과, 열(columns) 형상의 신호선과, 주사선과 신호선이 교차하는 부분에 배치된 행렬 형상의 화소와, 화소의 각 행에 대응하여 배치된 급전선(feeders)을 포함한다. 상기 구동부는, 각 주사선에 순차적으로 제어 신호를 공급하여 화소를 행 단위로 선-순차 주사하는(line-sequential scanning) 제어용 스캐너와; 그 선-순차 주사에 따라 각 급전선에 제1 전위와 제2 전위 사이에서 절환되는 전원 전압을 공급하는 전원 스캐너와; 그 선-순차 주사에 따라 열 형상의 신호선에 영상 신호의 신호 전위와 기준 전위를 공급하는 신호 셀렉터를 포함한다. 상기 화소는, 발광 소자와, 샘플링용 트랜지스터와, 구동용 트랜지스터와, 축적 캐패시터를 포함한다. 상기 샘플링용 트랜지스터의 게이트는 그 주사선에 접속되고, 샘플링용 트랜지스터의 소스 및 드레인 중 하나는 신호선에 접속되고, 다른 하나는 구동용 트랜지스터의 게이트에 접속된다. 상기 구동용 트랜지스터의 소스 및 드레인 중 하나는 발광 소자에 접속되고, 다른 하나는 급전선에 접속된다. 상기 축적 캐패시터는, 구동용 트랜지스터의 소스와 게이트 사이에 접 속된다. 여기서, 상기 전원 스캐너는, 소정의 타이밍에 급전선을 제1 전위로부터 제2 전위로 절환한다. 상기 제어용 스캐너는, 신호선이 기준 전위에 있는 시간 기간 동안, 그 주사선에 제어 신호를 공급하여 그 샘플링용 트랜지스터를 도통시키고, 신호선으로부터 기준 전위를 구동용 트랜지스터의 게이트에 인가함과 함께 급전선으로부터 제2 전위를 구동용 트랜지스터의 소스에 설정한다. 다음으로, 상기 전원 스캐너는, 그 신호선이 기준 전위에 있는 시간 기간 동안, 그 급전선을 제2 전위로부터 제1 전위로 절환하고, 구동용 트랜지스터의 임계 전압에 상당하는 전압을 축적 캐패시터에 기입하도록 동작한다. 다음으로, 상기 제어용 스캐너는, 신호선이 신호 전위에 있는 시간 기간 동안, 주사선에 제어 신호를 공급하여 샘플링용 트랜지스터를 도통시키고, 신호 전위를 샘플링하여 축적 캐패시터에 기입하며, 축적 캐패시터가 신호 전위를 보유하는 타이밍에, 제어용 스캐너는 주사선에 대한 제어 신호의 인가를 해제하고 샘플링용 트랜지스터를 비도통 상태로 설정하여, 구동용 트랜지스터의 게이트를 신호선으로부터 전기적으로 분리한다. 상기 구동용 트랜지스터는, 제1 전위에 있는 급전선으로부터 전류의 공급을 받아 축적 캐패시터에 축적된 신호 전위에 따라 구동 전류를 발광 소자로 보낸다. 상기 발광 소자는 구동 전류에 따라 발광을 개시함과 함께, 구동용 트랜지스터의 소스 전위의 변동에 따라 구동용 트랜지스터의 게이트 전위가 연동하여 게이트와 소스 간의 전압을 일정하게 유지한다. 특징점으로서, 발광 소자의 발광 개시 직전에 구동용 트랜지스터의 소스 전위가, 발광 소자의 임계 전압을 초과하지 않도록, 미리 신호선의 기준 전위 및 급전선의 제2 전위를 설정한다. 또한, 상기 샘플링용 트랜지스터는, 축적 캐패시터에 신호 전위를 축적할 때, 구동용 트랜지스터의 이동도에 대한 보정을 신호 전위에 가한다.
본 발명의 하나의 실시예에 따르면, 유기 EL 디바이스 등의 발광 소자를 화소에 이용한 액티브 매트릭스형의 표시 장치에서, 각 화소가 구동용 트랜지스터의 임계 전압 보정 기능 및 유기 EL 디바이스의 경시 변동 보정 기능(부트스트랩 동작)을 구비하고 있으며, 바람직하게는 또한 각 화소가 구동용 트랜지스터의 이동도 보정 기능도 구비하고 있다. 따라서, 고품위의 화질을 얻을 수 있다. 종래 이와 같이 다양한 보정 기능을 구비한 화소 회로는 구성 소자수가 많기 때문에, 종래 화소 회로의 레이아웃 면적이 크게 되어 종래의 화소 회로는 디스플레이의 고선명화의 달성에는 부적합하였다. 이에 반해, 본 발명에서는 전원 전압 및 신호선 전위를 스위칭함으로써 구성 소자수를 2개의 트랜지스터와 1개의 캐패시터로 줄일 수 있고, 따라서 화소의 레이아웃 면적을 줄일 수 있다. 이에 따라 고품위 및 고정밀의 플랫 디스플레이를 제공할 수 있다.
그런데 소자수를 삭감하면서 다양한 보정 기능을 실현하고자 하면, 급전선이나 신호선의 전위 설정 및 제어 시퀀스가 미묘하고 복잡하게 된다. 이에 의해, 경우에 따라서는 화소들 사이에서 발광 휘도에 불균일(nonuniformity)이 생겨, 화상 품위를 손상시킬 우려가 있다. 따라서, 본 발명은 특히 신호선의 기준 전위 및 급전선의 제2 전위를 적절하게 설정함으로써, 화소간에 발광 휘도의 불균일이 나타나지 않도록 하고 있다. 구체적으로는, 발광 소자의 발광 개시 직전에 구동용 트랜 지스터의 소스 전위가, 발광 소자의 임계 전압을 초과하지 않도록, 미리 신호선의 기준 전위 및 급전선의 제2 전위를 설정한다. 만일 구동용 트랜지스터의 소스 전위가 발광 소자의 임계 전압을 초과하도록 설정된다면, 신호 기입의 단계에서 구동용 트랜지스터의 게이트/소스간 전압의 확장이 발생하고, 그 만큼 구동용 트랜지스터의 전류 공급량이 상승하므로, 발광 휘도의 증대화를 초래한다.
이하, 도면을 참조하여 본 발명의 바람직한 실시 형태를 상세하게 설명한다. 도 1은, 본 발명의 실시예에 따른 표시 장치의 전체적인 구성을 도시하는 블록도이다. 도 1에 도시된 바와 같이, 표시 장치(100)는 화소 어레이부(102)와 이 화소 어레이부(102)를 구동하는 구동부(103, 104, 105)를 포함한다. 화소 어레이부(102)는, 행 형상의 주사선 WSL1~WSLm과, 열 형상의 신호선 DTL1~DTLn과, 상기 주사선 WSL1~WSLm과 상기 신호선 DTL1~DTLn이 교차하는 부분에 배치된 행렬 형상의 화소(PXLC)(101)와, 각 화소(101)의 각 행에 대응하여 배치된 급전선 DSL1~DSLm을 포함한다. 구동부(103, 104, 105)는, 각 주사선 WSL1~WSLm에 순차적으로 제어 신호를 공급하여 화소(101)를 행 단위로 선-순차 주사하는 제어용 스캐너(라이트 스캐너 WSCN)(104)와; 선-순차 주사에 따라 각 급전선 DSL1~DSLm에 제1 전위(고전위)와 제2 전위(저전위) 사이에서 절환되는 전원 전압을 공급하는 전원 스캐너(DSCN)(105)와; 선-순차 주사에 따라 열 형상의 신호선 DTL1~DTL1n에 영상 신호의 신호 전위와 기준 전위를 공급하는 신호 셀렉터(수평 셀렉터 HSEL)(103)를 포함한다. 또한 본 예에서는, 라이트 스캐너(104)를 한 쌍 준비하고, 화소 어레이 부(102)의 좌우 양단에 배치하고 있다. 라이트 스캐너(104)는 화소 어레이부(102)에 배치한 주사선 WSL을 좌우 양측으로부터 동시에 구동하여, 제어 신호의 전파 지연에 수반하는 타이밍의 어긋남(shift)을 억제하도록 한다. 마찬가지로, 전원 스캐너(105)도 화소 어레이부(102)의 좌우 양측에 설치한다. 전원 스캐너(104)는 급전선 DSL을 좌우로부터 동시에 구동하여, 충분한 급전량을 확보하고 있다.
도 2는, 도 1에 도시한 표시 장치(100)에 포함되는 화소(101)의 구체적인 구성 및 결선 관계를 도시하는 회로도이다. 또한 이해를 용이하게 하기 위해, 도 2는, 화소 어레이부(102)의 1행 및 1열에 위치하는 화소 회로(101)만을 도시한다. 본 화소 회로(101)는, 발광 소자 EL과, 샘플링용 트랜지스터 Trs와, 구동용 트랜지스터 Trd와, 축적 캐패시터 Cs를 포함한다. 발광 소자 EL은 예를 들면 유기 EL 디바이스로 이루어지고, 애노드와 캐소드를 구비한 2-단자형이다. 이 발광 소자 EL은 소정의 임계 전압을 갖는다. 캐소드 전위에 대하여 애노드 전위가 임계 전압을 초과할 때 발광 소자 EL을 통해 전류가 흘러 발광 소자 EL이 발광을 개시한다.
샘플링용 트랜지스터 Trs는, 게이트가 주사선 WSL1에 접속된다. 샘플링용 트랜지스터 Trs의 소스 및 드레인 중 하나는 신호선 DTL1에 접속되고, 다른 하나는 구동용 트랜지스터 Trd의 게이트 g에 접속된다. 구동용 트랜지스터 Trd의 소스 s 및 드레인 d 중 하나는 발광 소자 EL의 애노드에 접속되고, 다른 하나는 급전선 DSL1에 접속된다. 본 예에서, 구동용 트랜지스터 Trd가 N채널형이고, 구동용 트랜지스터 Trd의 드레인 d측이 급전선 DSL1에 접속되며, 구동용 트랜지스터 Trd의 소스 s측이 발광 소자 EL의 애노드측에 접속된다. 또한, 발광 소자 EL의 캐소드는 소정의 전위로 설정된다. 축적 캐패시터 Cs는 구동용 트랜지스터 Trd의 소스 s와 게이트 g 사이에 접속된다. 축적 캐패시터 Cs은 구동용 트랜지스터 Trd의 게이트 g에 인가되는 게이트 전압 Vgs를 유지하도록 구성되어 있다. 구동용 트랜지스터 Trd는 기본적으로 포화 영역에서 동작한다. 구동용 트랜지스터 Trd는 게이트 전압 Vgs가 구동용 트랜지스터 Trd의 임계 전압 Vth를 초과할 때 게이트 전압 Vgs에 따른 구동 전류(드레인 전류) Ids를 발광 소자 EL에 공급한다.
전원 스캐너(105)는, 소정의 타이밍에 급전선 DSL을 제1 전위(고전위)로부터 제2 전위(저전위)로 절환한다. 제어용 스캐너(라이트 스캐너)(104)는, 신호선 DTL1이 기준 전위에 있는 시간 기간 동안, 주사선 WSL1에 제어 신호를 공급하여 샘플링용 트랜지스터 Trs를 도통시키고, 신호선 DTL1로부터 기준 전위를 구동용 트랜지스터 Trd의 게이트 g에 인가함과 함께, 급전선 DSL1로부터 제2 전위(저전위)를 구동용 트랜지스터 Trd의 소스 s에 설정한다. 다음으로, 전원 스캐너(105)는, 신호선 DTL1이 기준 전위에 있는 시간 기간 동안, 급전선 DSL1을 제2 전위(저전위)로부터 제1 전위(고전위)로 절환하여, 구동용 트랜지스터 Trd의 임계 전압 Vth에 상당하는 전압을 축적 캐패시터 Cs에 기입하도록 동작한다. 축적 캐패시터 Cs에 기입된 이 전압은, 구동용 트랜지스터 Trd의 임계 전압을 캔슬하는 기능을 한다. 이에 의해, 각 화소(101)의 구동용 트랜지스터 Trd는 임계 전압의 변동을 캔슬할 수 있다. 다음으로, 제어용 스캐너(104)는, 신호선 DTL1이 신호 전위에 있는 시간 기간 동안, 주사선 WSL1에 제어 신호를 공급하여 샘플링용 트랜지스터 Trs를 도통시키고, 신호 전위를 샘플링하여 축적 캐패시터 Cs에 기입한다. 또한, 축적 캐패시 터 Cs이 신호 전위를 보유하는 타이밍에, 주사선 WSL1에 대한 제어 신호의 인가를 해제하고, 샘플링용 트랜지스터 Trs를 비도통 상태로 설정하여, 구동용 트랜지스터 Trd의 게이트 g를 신호선 DTL1로부터 전기적으로 분리한다.
구동용 트랜지스터 Trd는, 제1 전위(고전위)에 있는 급전선 DSL1로부터 전류의 공급을 받아, 축적 캐패시터 Cs에 축적된 신호 전위에 따라 구동 전류를 발광 소자 EL에 보낸다. 발광 소자 EL은 구동 전류에 따라 발광을 개시하고, 구동용 트랜지스터 Trd의 게이트 전위는 구동용 트랜지스터 Trd의 소스 전위와 연동하여 게이트 g와 소스 s 사이의 전압 Vgs를 일정하게 유지한다. 이것은 소위 부트스트랩 동작이다. 발광 소자 EL의 전류/전압 특성의 경시 변화에 상관없이, 구동용 트랜지스터 Trd는 항상 정전류원으로서 동작하여, 전압 Vgs에 따른 구동 전류를 발광 소자 EL에 공급할 수 있다. 환언하면, 발광 소자 EL의 전류/전압 특성의 경시 변화에 의해 애노드 전위(구동용 트랜지스터 Trd의 소스 전위)가 변동해도, 구동용 트랜지스터 Trd는 애노드 전위의 변동에 영향을 받지 않고 전압 Vgs에 따른 정전류를 발광 소자 EL에 공급할 수 있다. 또한, 샘플링용 트랜지스터 Trd는, 축적 캐패시터 Cs에 신호 전위를 축적할 때, 구동용 트랜지스터 Trd의 이동도 μ에 대한 보정을 신호 전위에 가한다.
본 발명의 특징 사항으로서, 발광 소자 EL의 발광 개시 직전에 구동용 트랜지스터 Trd의 소스 전위가 발광 소자 EL의 임계 전압을 초과하지 않도록, 미리 신호선 DTL의 기준 전위 및 급전선 DSL의 제2 전위(저전위)를 설정한다. 소자수를 삭감하면서 다양한 보정 기능을 실현하고자 하면, 상술한 바와 같이 급전선이나 신 호선의 전위 설정 및 제어 시퀀스가 미묘하고 복잡해 진다. 따라서, 경우에 따라서는 화소들 사이에서 발광 휘도의 불균일 발생하여, 화상 품위를 손상시킬 우려가 있다. 따라서, 본 발명은 특히 신호선의 기준 전위 및 급전선의 제2 전위를 적절하게 설정함으로써, 화소간에 발광 휘도의 불균일이 나타나지 않도록 한다. 보다 구체적으로, 발광 소자의 발광 개시 직전에 구동용 트랜지스터의 소스 전위가, 발광 소자의 임계 전압을 초과하지 않도록, 미리 신호선의 기준 전위 및 급전선의 제2 전위를 설정한다. 만일 구동용 트랜지스터의 소스 전위가 발광 소자의 임계 전압을 초과하도록 설정된다면, 신호 기입의 단계에서 구동용 트랜지스터의 게이트/소스간 전압이 확대되고, 그 만큼 구동용 트랜지스터의 전류 공급량이 상승하므로, 발광 휘도의 과대화를 초래한다.
도 3은, 도 2에 도시한 화소 회로(101)의 동작 설명에 사용하는 타이밍차트이다. 시간축을 공통으로 하여, 주사선 WSL1의 전위 변화, 급전선 DSL1의 전위 변화 및 신호선 DTL1의 전위 변화를 도시한다. 주사선 WSL1의 전위 변화는, 샘플링용 트랜지스터 Trs의 게이트에 인가되는 제어 신호 WS를 나타낸다. 도 3에 도시된 바와 같이, 제어 신호 WS는 3개의 펄스 트레인으로 형성된다. 각 펄스가 N채널형의 샘플링용 트랜지스터 Trs의 게이트에 입력할 때마다, 샘플링용 트랜지스터 Trs가 도통한다. 급전선 DSL1은 고전위측의 제1 전위 Vcc와 저전위측의 제2 전위 Vini 사이에서 절환된다. 신호선 DTL1의 전위는, 각 수평 주기(1H)마다 신호 전위 Vsig와 기준 전위 Vofs 사이에서 절환된다. 도 3에서, 신호 전위 Vsig와 기준 전위 Vofs 사이의 전위차를 Vin으로 나타낸다.
도 3의 타이밍차트는 상술한 주사선 WSL1, 급전선 DSL1 및 신호선 DTL1의 전위 변화와 병행하여, 구동용 트랜지스터 Trd의 게이트 전위 및 소스 전위의 변화도 도시한다. 또한, 게이트 전위와 소스 전위 간의 차를 나타내는 게이트 전압 Vgs은, 정확히 축적 캐패시터 Cs의 양단에 인가되는 전압이다.
우선, 타이밍 T0에서 급전선 DSL1의 전위를 고전위 Vcc로부터 저전위 Vini로 절환한다. 이에 의해, 구동용 트랜지스터 Trd의 소스 전위는 저전위 Vini까지 떨어진다. 이 저전위 Vini는 발광 소자 EL의 캐소드 전위보다 낮게 설정되어 있다. 따라서, 이 시점에, 발광 소자 EL의 애노드측(즉 구동용 트랜지스터 Trd의 소스측)의 전위가 발광 소자 EL의 캐소드측의 전위보다 낮기 때문에, 발광 소자 EL에 역바이어스가 걸리게 된다.
다음으로, 타이밍 T1에서, 주사선 WSL1을 하이 레벨로 설정하여 샘플링용 트랜지스터 Trs를 온한다. 이 때, 신호선 DTL1은 기준 전위 Vofs로 된다. 이와 같이 신호선 DTL1이 기준 전위 Vofs로 되어 있을 때 샘플링용 트랜지스터 Trs를 온함으로써, 구동용 트랜지스터 Trd의 게이트 g에 기준 전위 Vofs가 기입된다. 이러한 경우에, Vgs=Vofs-Vini는, 구동용 트랜지스터 Trd의 임계 전압 Vth보다 충분히 크게 설정되어 있다. 따라서 이 시점에서 구동용 트랜지스터 Trd는 온 상태로 설정된다.
신호선 DTL1이 계속해서 기준 전위 Vofs에 있을 때, 타이밍 T2에 급전선 DSL1을 저전위 Vini로부터 고전위 Vcc로 절환한다. 이 때, 샘플링용 트랜지스터 Trs는 여전히 온 상태이며, 따라서 구동용 트랜지스터 Trd의 게이트 g는 Vofs로 고 정되어 있다. 급전선 DSL1이 타이밍 T2에 저전위 Vini로부터 고전위 Vcc로 절환되면, 구동용 트랜지스터 Trd의 게이트 g가 기준 전위 Vofs로 제어된 상태에서 구동용 트랜지스터 Trd의 소스 s/드레인 d간에 구동 전류가 흐른다. 그러나 이 구동 전류는 역바이어스 상태에 있는 발광 소자 EL에는 유입되지 않고, 오로지 축적 캐패시터 Cs 및 그 밖의 캐패시터의 충전에 사용된다. 이에 의해 구동용 트랜지스터 Trd의 소스 s의 전위가 상승한다.
이 후, 타이밍 T3에서, 제어 신호 WS가 로우 레벨로 설정되어 샘플링용 트랜지스터 Trs가 오프됨과 함께, 신호선 DTL1이 기준 전위 Vofs로부터 신호 전위 Vsig로 절환된다. 따라서, 약 H/2의 기준 전위 Vofs의 기간이 종료하고 신호선 DTL1이 신호 전위 Vsig로 상승하기 전에 샘플링용 트랜지스터 Trs를 오프하여, 신호 전위 Vsig가 축적 캐패시터 Cs에 기입되는 것을 방지한다. 상술한 타이밍 T2로부터 타이밍 T3까지 기간이 첫 번째 임계 전압 보정 기간이다.
타이밍 T3으로부터 다시 H/2만큼 시간이 경과하면, 타이밍 T4에서 다시 제어 신호 WS가 하이 레벨로 설정되어 샘플링용 트랜지스터 Trs를 온한다. 타이밍 T3으로부터 타이밍 T4까지의 기간 동안, 구동용 트랜지스터 Trd의 게이트 g가 신호선 DTL1로부터 분리되고, 따라서 구동용 트랜지스터 Trd는 부트스트랩 동작을 행하고, 게이트 g 및 소스 s의 전위가 각각 상방(upward)으로 시프트한다. 타이밍 T4에서, 신호선 DTL1이 기준 전위 Vofs인 시간 기간 동안 샘플링용 트랜지스터 Trs가 온되기 때문에, 두 번째 임계 전압 보정 기간에 들어간다. 구동용 트랜지스터 Trd의 게이트 g가 기준 전위 Vofs로 제어되는 한편, 소스 전위가 상승한다. 전압 Vgs가 임계 전압 Vth이 된 시점에 구동용 트랜지스터 Trd는 컷오프된다. 컷오프되었을 때 전압 Vgs의 값은 축적 캐패시터 Cs의 양단에 기입된다. 즉, 임계 전압 보정 동작의 결과, 구동용 트랜지스터 Trd의 임계 전압 Vth에 상당하는 전압이, 축적 캐패시터 Cs에 기입된다. 도 3에 도시된 예에서, 임계 전압 보정 동작을 2회 반복함으로써 임계 전압 Vth의 기입이 완료된다. 임계 전압 보정 동작을 2회 행하는 것이 충분하지 않을 경우에는 임계 전압 보정 동작을 더 반복할 수도 있다. 반대로 첫 번째 임계 전압 보정 동작으로 임계 전압 Vth를 축적 캐패시터에 충분히 기입할 수 있는 경우에는, 다시 임계 전압 보정 동작을 행할 필요는 없다.
타이밍 T5에서, 신호선 DTL1이 기준 전위 Vofs로부터 신호 전위 Vsig로 다시 절환되는 한편, 제어 신호 WS가 로우 레벨로 설정되어 샘플링용 트랜지스터 Trs가 오프된다. 타이밍 T4로부터 타이밍 T5까지의 기간이, 상술한 두 번째 임계 전압 보정 기간이다.
다음으로, 타이밍 T6 내지 타이밍 T7의 기간 동안, 제어 신호 WS가 다시 하이 레벨로 되어, 샘플링용 트랜지스터 Trs가 온된다. 이 시점에, 신호선 DTL1은 기준 전위 Vofs로부터 신호 전위 Vsig로 절환되었다. 따라서, 도통 상태에 있는 샘플링용 트랜지스터 Trs를 통해 신호 전위 Vsig가 구동용 트랜지스터 Trd의 게이트 g에 기입된다. 따라서, 이 타이밍 T6-T7이, 신호 전위의 기입 시간을 규정한다. 이 기간 T6-T7에, 신호 전위 Vsig와 기준 전위 Vofs의 차 Vin는 임계 전압 Vth에 더해지는 형태로 축적 캐패시터 Cs에 기입되고, 이동도 보정용의 전압 ΔV는 축적 캐패시터 Cs에 축적된 전압으로부터 차감된다.
상술한 바와 같이, 이 샘플링 기간 T6-T7에는, 주사선 WSL1이 하이 레벨로 천이하여 샘플링용 트랜지스터 Trs가 온 상태로 된다. 따라서, 구동용 트랜지스터 Trd의 게이트 전위는 신호 전위 Vsig로 된다. 여기서 발광 소자 EL은 여전히 역바이어스 상태에 있기 때문에, 구동용 트랜지스터 Trd의 드레인 d와 소스 s 사이에 흐르는 전류는, 축적 캐패시터 Cs에 유입 충전을 개시한다. 따라서, 기간 T6-T7에는, 구동용 트랜지스터 Trd의 소스 전위도 상승을 시작하고, 이윽고 구동용 트랜지스터 Trd의 게이트 전압 Vgs는, Vin+Vth-ΔV로 된다. 따라서, 전위차 Vin의 샘플링과 보정량 ΔV의 조정이 동시에 행해진다. 전위차 Vin이 클수록 구동용 트랜지스터에 흐르는 전류는 크고, 전압 ΔV의 절대값도 크다. 따라서, 신호 전위의 레벨에 따른 이동도 보정이 행해진다. 또한, 전위차 Vin을 일정하게 설정한 경우, 구동용 트랜지스터 Trd의 이동도 μ가 클수록 전압 ΔV의 절대값이 커진다. 환언하면, 이동도 μ가 클수록 부 귀환량 ΔV가 커진다. 따라서, 각 화소의 이동도 μ의 변동을 제거할 수 있다.
타이밍 T7에는 주사선 WSL1이 로우 레벨로 되돌아가고, 샘플링용 트랜지스터 Trs는 오프 상태로 설정된다. 이에 의해 구동용 트랜지스터 Trd의 게이트 g는 신호선 DTL1로부터 분리된다. 동시에 구동 전류가 발광 소자 EL을 흐르기 시작한다. 이에 의해 발광 소자 EL의 애노드 전위(즉, 구동용 트랜지스터 Trd의 소스 전위)는 상승한다. 발광 소자 EL의 애노드 전위의 상승은, 구동용 트랜지스터 Trd의 소스 전위의 상승임에 틀림없다. 구동용 트랜지스터 Trd의 소스 전위가 상승하면, 축적 캐패시터 Cs의 부트스트랩 동작에 의해, 구동용 트랜지스터 Trd의 게이트 전위도 구동용 트랜지스터 Trd의 소스 전위에 연동하여 상승한다. 게이트 전위의 상승량은 소스 전위의 상승량과 동일하게 된다. 그러므로 발광 기간 동안 구동용 트랜지스터 Trd의 게이트 전압 Vgs는 Vin+Vth-ΔV에서 일정하게 유지된다. 이 게이트 전압 Vgs 중, Vin은 영상 신호의 신호 전위에 따른 부분이고, Vth는 구동용 트랜지스터 Trd의 임계 전압을 캔슬하기 위한 부분이며, ΔV는 같은 구동용 트랜지스터 Trd의 이동도에 대한 보정항이다.
도 4의 (a) 및 (b)는, 본 발명의 원리를 설명하기 위한 그래프이다. 발명의 배경을 명확하게 하기 위해, 이 그래프는 신호선 전위나 급전선 전위를 최적으로 설정하기 전의 상태를 도시하고 있다. 이 그래프는, 동작 중의 화소 회로에 포함되는 구동용 트랜지스터의 게이트 g와 소스 s의 전위 변화를 도시한 파형도이다. 도 4의 (a)는 구동용 트랜지스터의 임계 전압 Vth가 대략 평균인 5V인 화소의 동작을 나타낸다. 도 4의 (b)는 구동용 트랜지스터의 임계 전압 Vth가 최저 레벨인 4V인 경우를 나타내고 있다. 각 그래프는, Vth 캔슬 동작으로부터 신호 기입 동작을 통해 발광 동작에 이르는 동안의 게이트 전위 및 소스 전위의 변화를 도시하고 있다. 이 예에서, 발광 소자 EL의 임계 전압은 5V이고, 신호선의 기준 전위 Vofs는 6V이며, 급전선의 제2 전위(저전위) Vini는 0V로 설정되어 있다. 기준 전위 Vofs 및 전위 Vini 모두 본 발명의 적용 전에서 더 높게 설정되어 있다.
우선, 화소(A)의 동작에 대해 설명한다. 임계 전압 Vth 캔슬 전의 준비 기간에, 구동용 트랜지스터 Trd의 게이트 g는 Vofs=6V로 설정되고, 구동용 트랜지스터 Trd의 소스 s는 0V의 전위 Vini로 설정되어 있다. 이 시점에, 게이트 전압 Vgs 는 6V로, 구동용 트랜지스터 Trd의 임계 전압 Vth=5V보다는 크게 설정되어 있다. 또한, 소스 전위 0V는, 발광 소자 EL의 임계 전압 5V보다 충분히 낮게 설정되어 있다. 이 시점에, 발광 소자 EL은 역바이어스 상태에 있고, 어떠한 전류도 발광 소자 EL로 흐르지 않는다.
그 다음, 임계 전압 Vth을 캔슬하는 동작에 들어가면, 게이트 g가 Vofs=6V로 제어되는 한편 소스 전위가 상승한다. 전압 Vgs가 정확히 Vgs=5V가 된 시점에, 구동용 트랜지스터가 컷오프된다. 즉, 임계 전압 Vth을 캔슬하는 동작이 행해지면, 축적 캐패시터 Cs의 양단에 5V가 기입된다.
그 다음, 신호 기입 동작에 들어간다. 또한, 도 3에 도시한 타이밍차트에서는 신호 기입 동작 전에 임계 전압 Vth을 캔슬하는 동작을 복수회 반복하여 행하고 있지만, 본 예에서는 설명을 간략화하기 위해 임계 전압 Vth을 캔슬하는 동작은 1회만 행한다. 신호 기입 동작에서, 게이트 g에 신호선으로부터 신호 전위가 기입되어, 구동용 트랜지스터의 게이트 전위가 상승한다. 이 때, 구동용 트랜지스터에 흐르는 전류가 축적 캐패시터 측으로 부 귀환되어, 소스 s의 전위도 상승한다. 이 상승분 ΔV가 구동용 트랜지스터의 이동도 μ에 대한 보정량이다. 도 4의 (a)의 예에서 ΔV는 4V보다 약간 작다. 소스 전위는 임계 전압 Vth 캔슬 전에는 0V, 임계 전압 Vth 캔슬 후에는 1V로 되어 있다. 또한, 이 신호 기입에서 소스 전위는 1V로부터 4V보다 약간 작은 값까지 상승한다. 그래도, 신호 기입 동작이 완료된 시점에, 소스 전위는 발광 소자 EL의 임계 전압 5V보다는 약간 낮다.
신호 기입 후에 발광 동작에 들어간다. 신호 기입이 완료된 단계에 축적 캐 패시터 Cs에 기입된 게이트 전압 Vgs는 그대로 고정되고, 구동용 트랜지스터 Trd는 정전류원으로서 동작하여 게이트 전압 Vgs에 따른 구동 전류를 발광 소자 EL에 공급한다. 이에 의해, 발광 소자 EL의 애노드 전위가 상승하고, 발광 소자 EL의 애노드 전위가 임계값 5V를 초과할 때 전류가 흐르기 시작한다. 전류가 흐르면 애노드 전위는 더욱 상승한다. 그러나, 전술한 부트스트랩 동작에 의해 게이트 전압 Vgs는 일정하게 유지된다.
다음으로, 구동용 트랜지스터의 임계 전압 Vth가 최저 레벨인 4V인 화소(B)의 동작을 설명한다. 준비 단계에서, 구동용 트랜지스터의 게이트 g는 Vofs=6V로 설정되고, 구동용 트랜지스터의 소스 s는 Vini=0V로 설정된다. 임계 전압 Vth 캔슬 동작에 들어가면, 전압 Vgs가 임계 전압 Vth=4V로 될 때까지, 소스 s의 전위가 상승한다. 즉, 임계 전압 Vth 캔슬 동작이 종료한 단계에서, 소스 전위가 0V로부터 2V로 상승한다. 그 다음, 신호 기입 동작에 들어가면, 신호선으로부터 공급되는 신호 전위에 따라 게이트 g의 전위가 상승함과 함께, 소스 s의 전위도 부 귀환량으로서 Δ4V보다 약간 작은 양까지 상승하게 된다. 그러나, 소스 전위가 2V로부터 ΔV=4V보다 약간 작은 양까지 상승하면, 소스 전위가 3V만큼 상승한 단계에서 소스 전위는 발광 소자 EL의 임계 전압 5V에 도달하기 때문에, 소스 전위는 한계점에 도달한다. 즉, 발광 소자 EL의 애노드 전위가 발광 소자 EL의 임계 전압 5V에 도달하면, 발광 소자 EL이 온 상태로 되어, 애노드 전위의 상승(즉, 소스 전위의 상승)이 한계점에 도달한다. 따라서, 신호 기입 동작에서는, 게이트 g가 신호 전위에 따라 상승하는 한편, 소스 전위가 한계점에 도달하여, 전압 Vgs는 화소(A)의 경우에 비해 확장된다. 이것이 휘도 얼룩 발생의 요인이 된다. 즉, 화소 A와 화소 B에 대하여 동일한 레벨의 신호 전위를 기입해도, 화소 A에 비해 화소 B의 전압 Vgs가 확장되어, 화소 A보다 화소 B가 밝게 발광한다. 이것이 주사선(라인)을 따른 화소에 나타나기 때문에, 화면에서는 스트라이프 불균일로 나타나, 화상 품위를 손상시킨다.
도 5의 (a) 및 (b)는, 본 발명에 따라 대책을 세운 후의 전위 설정 및 화소의 동작을 도시하는 파형도이다. 이해를 용이하게 하기 위해, 도 4의 (a) 및 (b)에 도시한 파형도와 대응하는 표기를 채용하고 있다. 본 발명에서는, 기준 전위 Vofs 및 전위 Vini를 충분히 낮추어, 발광 소자 EL이 신호 기입 동작 중에 온 상태가 되지 않도록 한다. 도 5의 (a) 및 (b)의 예에서, 도 4의 (a) 및 (b)의 상태로부터 신호선의 기준 전위 Vofs를 3V로 낮추고, 급전선의 제2 전위 Vini를 -3V까지 낮춘다. 도 4의 (a) 및 (b)의 상태로부터 각 전위를 3V 낮추어 도 5의 (a) 및 (b)의 최적 설정으로 하고 있다. 이에 의해, 구동용 트랜지스터의 임계 전압 Vth가 평균값 5V인 화소(A)뿐만 아니라, 구동용 트랜지스터의 임계 전압 Vth가 최저 레벨 4V인 화소(B)에서도, 발광 소자 EL의 지나치게 빠른 턴온이 발생하지 않도록 하고 있다.
예를 들면, 화소(B)에서, 임계 전압 보정 동작에 들어가기 전의 준비 단계에서, 구동용 트랜지스터의 게이트 전위는 기준 전위 Vofs=3V로 설정되고, 구동용 트랜지스터의 소스 전위는 전위 Vini=-3V로 설정된다. 다음으로, 임계 전압 캔슬 동작에 들어가면, 게이트 g의 전위는 유지된 채 소스 s의 전위가 상승한다. 정확히 전압 Vgs=4V로 된 시점에 소스 전위의 상승이 정지한다. 소스 전위의 레벨은 -1V이다. 다음으로, 신호 기입 동작에 들어가면, 게이트 g의 전위가 신호 전위에 따라서 상승함과 함께, 소스 전위도 부 귀환량 ΔV, 즉, 4V보다 약간 작은 양까지 상승한다. 신호 기입 동작이 종료한 단계에서, 소스 s의 소스 전위는 -1V로부터 약 3V까지 상승한다. 이 3V의 레벨은 발광 소자 EL의 임계 전압 5V보다 낮다. 따라서, 발광 소자 EL의 지나치게 빠른 턴온은 발생하지 않고, 소스 전위는 한계점에 도달하지 않게 상승할 수 있다. 따라서, 기입 동작이 종료한 타이밍 T7에서, 구동용 트랜지스터의 소스 s와 게이트 g 사이에 나타나는 게이트 전압 Vgs는, 전혀 확장되지 않는다. 게이트 전압 Vgs는, 임계 전압이 통상적인(normal) 화소 (A)인 경우의 게이트 전압 Vgs와 동일하다. 따라서 휘도에 변동은 나타나지 않는다. 따라서, 본 발명에 있어서, 발광 소자 EL의 발광 개시 직전(즉, 타이밍 T7)에 구동용 트랜지스터 Trd의 소스 전위가, 발광 소자 EL의 임계 전압을 초과하지 않도록(즉, 타이밍 T7에서 한계점에 도달하지 않도록) 미리 신호선 DSL의 기준 전위 Vofs 및 급전선 DTL의 제2 전위 Vini를 보다 낮게 설정한다. 그러나, 신호선 DTL의 기준 전위 Vofs와 급전선 DSL의 제2 전위 Vini를 지나치게 낮게 설정하면 신호원 및 전원측에 부하가 가해져, 소비 전력의 증가한다. 따라서, 필요 이상으로 기준 전위 Vofs 및 제2 전위 Vini를 낮추는 것은 바람직하지 못하다. 따라서, 모든 화소에서 발광 소자가 신호 기입 기간 중 턴온하지 않을 정도로, 기준 전위 Vofs 및 제2 전위 Vini를 낮추면 충분하다. 기준 전위 Vofs를 과잉으로 낮추면 신호 전위 Vsig와 기준 전위 Vofs 간의 차가 넓어져, 신호 셀렉터 측의 부하가 커진다. 또한 제2 전 위 Vini를 필요 이상으로 낮추면 전위 Vcc와 전위 Vini 간의 차가 확대되어, 전원 스캐너(105) 측의 부하가 커진다. 이와 같이 패널 면내의 구동용 트랜지스터의 최소 임계값, 신호 기입에 의한 소스 전위의 상승량, 및 발광 소자 EL의 임계 전압을 파악하고, 이들 조건에 따라서 기준 전위 Vofs 및 제2 전위 Vini를 적절하게 조정함으로써, 신호 기입 기간 동안의 발광 소자의 턴온을 회피할 수 있어, 휘도 얼룩을 억제하는 것이 가능하게 된다.
첨부된 특허청구범위 혹은 그 등가물의 범위 내에 있는 한, 설계 요구조건 및 그 외의 인자에 따라 다양한 수정, 조합, 부-조합 및 변경이 당업자에 의해 실시될 수 있다는 것을 이해해야 한다.
도 1은 본 발명의 실시예에 따른 표시 장치의 전체적인 구성을 도시하는 블록도.
도 2는 도 1에 도시한 표시 장치에 형성되는 화소의 구성을 도시하는 회로도.
도 3은 도 2에 도시한 화소의 동작 설명에 사용되는 타이밍차트.
도 4의 (a) 및 (b)는 본 발명의 설명에 사용되는 파형도.
도 5의 (a) 및 (b)는 본 발명의 설명에 사용되는 파형도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 표시 장치
101 : 화소
102 : 화소 어레이
103 : 신호 셀렉터
104 : 제어용 스캐너
105 : 전원 스캐너
Trs : 샘플리용 트랜지스터
Trd : 구동용 트랜지스터
Cs : 축적 캐패시터
EL : 발광 소자

Claims (3)

  1. 화소 어레이부; 및
    상기 화소 어레이부를 구동하는 구동부
    를 포함하고,
    상기 화소 어레이부는,
    행 형상의 주사선과,
    열 형상의 신호선과,
    상기 주사선과 상기 신호선이 교차하는 부분에 배치된 행렬 형상의 화소와,
    상기 화소의 각 행에 대응하여 배치된 급전선(feeders)을 포함하고,
    상기 구동부는,
    각 주사선에 순차적으로 제어 신호를 공급하여 화소를 행 단위로 선-순차 주사하는(line-sequential scanning) 제어용 스캐너와,
    상기 선-순차 주사에 따라 각 급전선에 제1 전위와 제2 전위 사이에서 절환되는 전원 전압을 공급하는 전원 스캐너와,
    상기 선-순차 주사에 따라 열 형상의 신호선에 영상 신호의 신호 전위와 기준 전위를 공급하는 신호 셀렉터를 포함하며,
    상기 화소 각각은, 발광 소자와, 샘플링용 트랜지스터와, 구동용 트랜지스터와, 축적 캐패시터를 포함하고,
    상기 샘플링용 트랜지스터의 게이트는 상기 주사선에 접속되고, 상기 샘플링 용 트랜지스터의 소스 및 드레인 중 하나는 상기 신호선에 접속되며, 다른 하나는 상기 구동용 트랜지스터의 게이트에 접속되고,
    상기 구동용 트랜지스터의 소스 및 드레인 중 하나는 상기 발광 소자에 접속되고, 다른 하나는 상기 급전선에 접속되고,
    상기 축적 캐패시터는, 상기 구동용 트랜지스터의 소스와 게이트 사이에 접속되고,
    상기 전원 스캐너는 소정의 타이밍에 상기 급전선을 제1 전위로부터 제2 전위로 절환하고,
    상기 제어용 스캐너는, 상기 신호선이 기준 전위에 있는 시간 기간 동안, 상기 주사선에 제어 신호를 공급하여 상기 샘플링용 트랜지스터를 도통시키고, 상기 신호선으로부터 기준 전위를 상기 구동용 트랜지스터의 게이트에 인가함과 함께 상기 급전선으로부터 제2 전위를 상기 구동용 트랜지스터의 소스에 설정하고,
    다음으로, 상기 전원 스캐너는, 상기 신호선이 기준 전위에 있는 시간 기간 동안, 상기 급전선을 제2 전위로부터 제1 전위로 절환하여, 상기 구동용 트랜지스터의 임계 전압에 상당하는 전압을 상기 축적 캐패시터에 기입하도록 동작하고,
    다음으로, 상기 제어용 스캐너는, 상기 신호선이 신호 전위에 있는 시간 기간 동안, 상기 주사선에 제어 신호를 공급하여 상기 샘플링용 트랜지스터를 도통시키고, 상기 신호 전위를 샘플링하여 상기 축적 캐패시터에 기입하며, 상기 축적 캐패시터가 신호 전위를 보유하는 타이밍에, 상기 제어용 스캐너는 상기 주사선에 대한 제어 신호의 인가를 해제하고 상기 샘플링용 트랜지스터를 비도통 상태로 하여 상기 구동용 트랜지스터의 게이트를 상기 신호선으로부터 전기적으로 분리하며,
    상기 구동용 트랜지스터는, 제1 전위에 있는 상기 급전선으로부터 전류의 공급을 받아 상기 축적 캐패시터에 축적된 신호 전위에 따라 구동 전류를 상기 발광 소자에 보내고,
    상기 발광 소자는 구동 전류에 따라 발광을 개시함과 함께, 상기 구동용 트랜지스터의 소스 전위의 변동에 따라 상기 구동용 트랜지스터의 게이트 전위가 연동하여 게이트와 소스 간의 전압을 일정하게 유지하고,
    상기 발광 소자의 발광 개시 직전에 상기 구동용 트랜지스터의 소스 전위가, 상기 발광 소자의 임계 전압을 초과하지 않도록, 미리 상기 신호선의 기준 전위 및 상기 급전선의 제2 전위를 설정하는 표시 장치.
  2. 제1항에 있어서,
    상기 샘플링용 트랜지스터는, 상기 축적 캐패시터에 신호 전위를 축적할 때, 상기 구동용 트랜지스터의 이동도에 대한 보정을 신호 전위에 가하는 표시 장치.
  3. 화소 어레이부, 및 상기 화소 어레이부를 구동하는 구동부를 포함하고, 상기 화소 어레이부는, 행 형상의 주사선과, 열 형상의 신호선과, 주사선과 신호선이 교차하는 부분에 배치된 행렬 형상의 화소와, 화소의 각 행에 대응하여 배치된 급전선을 포함하고, 상기 구동부는, 각 주사선에 순차적으로 제어 신호를 공급하여 화소를 행 단위로 선-순차 주사하는 제어용 스캐너와, 상기 선-순차 주사에 따라 각 급전선에 제1 전위와 제2 전위 사이에서 절환되는 전원 전압을 공급하는 전원 스캐너와, 상기 선-순차 주사에 따라 열 형상의 신호선에 영상 신호의 신호 전위와 기준 전위를 공급하는 신호 셀렉터를 포함하며, 상기 화소는, 발광 소자와, 샘플링용 트랜지스터와, 구동용 트랜지스터와, 축적 캐패시터를 포함하고, 상기 샘플링용 트랜지스터의 게이트는 상기 주사선에 접속되고, 상기 샘플링용 트랜지스터의 소스 및 드레인 중 하나는 상기 신호선에 접속되며, 다른 하나는 상기 구동용 트랜지스터의 게이트에 접속되고, 상기 구동용 트랜지스터의 소스 및 드레인 중 하나는 상기 발광 소자에 접속되고, 다른 하나는 상기 급전선에 접속되며, 상기 축적 캐패시터는, 상기 구동용 트랜지스터의 소스와 게이트 사이에 접속되는 표시 장치의 구동 방법으로서,
    상기 전원 스캐너가, 소정의 타이밍에 상기 급전선을 제1 전위로부터 제2 전위로 절환하고,
    상기 제어용 스캐너가, 상기 신호선이 기준 전위에 있는 시간 기간 동안, 상기 주사선에 제어 신호를 공급하여 상기 샘플링용 트랜지스터를 도통시키고, 상기 신호선으로부터 기준 전위를 상기 구동용 트랜지스터의 게이트에 인가함과 함께 상기 급전선으로부터 제2 전위를 상기 구동용 트랜지스터의 소스에 설정하고,
    다음으로, 상기 전원 스캐너가, 상기 신호선이 기준 전위에 있는 시간 기간 동안, 상기 급전선을 제2 전위로부터 제1 전위로 절환하고, 상기 구동용 트랜지스터의 임계 전압에 상당하는 전압을 상기 축적 캐패시터에 기입하도록 동작하고,
    다음으로, 상기 제어용 스캐너가, 상기 신호선이 신호 전위에 있는 시간 기 간 동안, 상기 주사선에 제어 신호를 공급하여 상기 샘플링용 트랜지스터를 도통시키고, 상기 신호 전위를 샘플링하여 상기 축적 캐패시터에 기입하며, 상기 축적 캐패시터가 신호 전위를 보유하는 타이밍에, 상기 제어용 스캐너는 상기 주사선에 대한 제어 신호의 인가를 해제하고 상기 샘플링용 트랜지스터를 비도통 상태로 설정하여 상기 구동용 트랜지스터의 게이트를 상기 신호선으로부터 전기적으로 분리하고,
    상기 구동용 트랜지스터가, 제1 전위에 있는 상기 급전선으로부터 전류의 공급을 받아, 상기 축적 캐패시터에 유지된 신호 전위에 따라 구동 전류를 상기 발광 소자에 보내고,
    상기 발광 소자가 구동 전류에 따라 발광을 개시함과 함께, 상기 구동용 트랜지스터의 소스 전위의 변동에 따라 상기 구동용 트랜지스터의 게이트 전위가 연동하여 게이트와 소스 간의 전압을 일정하게 유지하고,
    상기 발광 소자의 발광 개시 직전에 상기 구동용 트랜지스터의 소스 전위가, 상기 발광 소자의 임계 전압을 초과하지 않도록, 미리 상기 신호선의 기준 전위 및 상기 급전선의 제2 전위를 설정하는 표시 장치의 구동 방법.
KR1020070136417A 2006-12-26 2007-12-24 표시 장치 및 그 구동 방법 KR20080060169A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006348946A JP2008158378A (ja) 2006-12-26 2006-12-26 表示装置及びその駆動方法
JPJP-P-2006-00348946 2006-12-26

Publications (1)

Publication Number Publication Date
KR20080060169A true KR20080060169A (ko) 2008-07-01

Family

ID=39542111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070136417A KR20080060169A (ko) 2006-12-26 2007-12-24 표시 장치 및 그 구동 방법

Country Status (4)

Country Link
US (1) US20080150933A1 (ko)
JP (1) JP2008158378A (ko)
KR (1) KR20080060169A (ko)
CN (2) CN101211534B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056241B1 (ko) * 2008-12-19 2011-08-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR101481829B1 (ko) * 2008-08-11 2015-01-12 엘지디스플레이 주식회사 유기발광 표시장치 및 그의 구동방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4640449B2 (ja) * 2008-06-02 2011-03-02 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP2010002498A (ja) * 2008-06-18 2010-01-07 Sony Corp パネルおよび駆動制御方法
JP2010039119A (ja) * 2008-08-04 2010-02-18 Sony Corp 表示装置及びその駆動方法と電子機器
JP5239812B2 (ja) * 2008-12-11 2013-07-17 ソニー株式会社 表示装置、表示装置の駆動方法および電子機器
JP5593880B2 (ja) * 2010-07-01 2014-09-24 ソニー株式会社 表示装置、画素回路、表示駆動方法
WO2014057650A1 (ja) 2012-10-09 2014-04-17 パナソニック株式会社 画像表示装置
WO2014061235A1 (ja) * 2012-10-17 2014-04-24 パナソニック株式会社 Ｅｌ表示装置
JP6248268B2 (ja) * 2012-10-17 2017-12-20 株式会社Ｊｏｌｅｄ 画像表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7876294B2 (en) * 2002-03-05 2011-01-25 Nec Corporation Image display and its control method
JP3613253B2 (ja) * 2002-03-14 2005-01-26 日本電気株式会社 電流制御素子の駆動回路及び画像表示装置
US7612749B2 (en) * 2003-03-04 2009-11-03 Chi Mei Optoelectronics Corporation Driving circuits for displays
JP2005099715A (ja) * 2003-08-29 2005-04-14 Seiko Epson Corp 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法
JP4103850B2 (ja) * 2004-06-02 2008-06-18 ソニー株式会社 画素回路及、アクティブマトリクス装置及び表示装置
CA2490858A1 (en) * 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
JP4984715B2 (ja) * 2006-07-27 2012-07-25 ソニー株式会社 表示装置の駆動方法、及び、表示素子の駆動方法
JP4203772B2 (ja) * 2006-08-01 2009-01-07 ソニー株式会社 表示装置およびその駆動方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101481829B1 (ko) * 2008-08-11 2015-01-12 엘지디스플레이 주식회사 유기발광 표시장치 및 그의 구동방법
KR101056241B1 (ko) * 2008-12-19 2011-08-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치
US8368618B2 (en) 2008-12-19 2013-02-05 Samsung Display Co., Ltd. Organic light emitting display device

Also Published As

Publication number Publication date
CN101739942A (zh) 2010-06-16
US20080150933A1 (en) 2008-06-26
CN101211534A (zh) 2008-07-02
JP2008158378A (ja) 2008-07-10
CN101211534B (zh) 2010-06-02

Similar Documents

Publication Publication Date Title
KR101376394B1 (ko) 표시 장치
JP4203772B2 (ja) 表示装置およびその駆動方法
JP4203773B2 (ja) 表示装置
JP4240059B2 (ja) 表示装置及びその駆動方法
KR20080060169A (ko) 표시 장치 및 그 구동 방법
JP2008032863A (ja) 表示装置およびその駆動方法
KR20080084730A (ko) 화소 회로 및 표시 장치와 그 구동 방법
JP2007133282A (ja) 画素回路
JP2007148129A (ja) 表示装置及びその駆動方法
JP2007140318A (ja) 画素回路
JP2009244665A (ja) パネルおよび駆動制御方法
JP2008122633A (ja) 表示装置
JP2008139520A (ja) 表示装置
JP4831392B2 (ja) 画素回路及び表示装置
JP5152094B2 (ja) 画素回路及び画素回路の駆動方法、並びに、表示装置及び表示装置の駆動方法
KR20100039250A (ko) 표시 장치 및 표시 구동 방법
JP2008026468A (ja) 画像表示装置
JP5282355B2 (ja) 画像表示装置
JP4930547B2 (ja) 画素回路及び画素回路の駆動方法
JP4544355B2 (ja) 画素回路及びその駆動方法と表示装置及びその駆動方法
JP2009075408A (ja) 表示装置及びその駆動方法
JP5099069B2 (ja) 画素回路及び画素回路の駆動方法、並びに、表示装置及び表示装置の駆動方法
JP2006038964A (ja) 画素回路及び表示装置とこれらの駆動方法
JP5516655B2 (ja) 画像表示装置
JP5590014B2 (ja) 表示装置及び表示装置の駆動方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid