KR20010110928A - 전하펌프 회로 - Google Patents

전하펌프 회로 Download PDF

Info

Publication number
KR20010110928A
KR20010110928A KR1020000031664A KR20000031664A KR20010110928A KR 20010110928 A KR20010110928 A KR 20010110928A KR 1020000031664 A KR1020000031664 A KR 1020000031664A KR 20000031664 A KR20000031664 A KR 20000031664A KR 20010110928 A KR20010110928 A KR 20010110928A
Authority
KR
South Korea
Prior art keywords
current source
current
switching element
pump
control signal
Prior art date
Application number
KR1020000031664A
Other languages
English (en)
Other versions
KR100374631B1 (ko
Inventor
김규현
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR10-2000-0031664A priority Critical patent/KR100374631B1/ko
Priority to US09/861,954 priority patent/US6535051B2/en
Priority to JP2001169931A priority patent/JP3976165B2/ja
Priority to DE10128384A priority patent/DE10128384B4/de
Publication of KR20010110928A publication Critical patent/KR20010110928A/ko
Application granted granted Critical
Publication of KR100374631B1 publication Critical patent/KR100374631B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

레이아웃 면적의 증가 및 전력소모의 증가없이 커플링 현상 및 전하 인젝션 현상을 방지할 수 있는 전하펌프 회로가 개시된다. 상기 전하펌프 회로는, 풀업 전류원, 풀다운 전류원, 제1스위칭 소자, 및 제2스위칭 소자를 구비한다. 상기 풀업 전류원은 전류미러로 구성되고 출력노드에 펌프업 전류를 소싱한다. 상기 풀다운 전류원은 전류미러로 구성되고 상기 출력노드로부터 펌프다운 전류를 싱킹한다. 특히 상기 제1스위칭 소자는 전원전압 노드와 상기 풀업 전류원 사이에 연결되고 펌프업 제어신호에 응답하여 스위치된다. 상기 제2스위칭 소자는 상기 풀다운 전류원과 접지전압 노드 사이에 연결되고 펌프다운 제어신호에 응답하여 스위치된다. 또한 상기 전하펌프 회로는, 일단이 상기 제1스위칭 소자와 상기 풀업 전류원 사이의 접점에 연결되는 제1더미 커패시터, 및 일단이 상기 제2스위칭 소자와 상기 풀다운 전류원 사이의 접점에 연결되는 제2더미 커패시터를 더 구비할 수 있다.

Description

전하펌프 회로{Charge pump circuit}
본 발명은 반도체 집적회로에 관한 것으로, 특히 지연동기 루프(Delay Locked Loop, DLL) 회로 또는 듀티 싸이클 보정(Duty Cycle Correction) 회로에 채용되는 전하펌프(Charge Pump) 회로에 관한 것이다.
전하펌프 회로는 일종의 적분기로서 어떤 회로의 노드가 소정의 전압레벨로 차지될 필요가 있을 때 사용된다. 전하펌프 회로가 지연동기 루프 회로에 사용되는 경우에는, 전하펌프 회로는 펌프업 제어신호 및 펌프다운 제어신호를 수신하여 이들을 적분하는 기능을 수행한다. 전하펌프 회로가 듀티 싸이클 보정 회로에 사용되는 경우에는, 전하펌프 회로는 클럭신호를 수신하여 클럭신호의 논리"하이" 구간을 네거티브(또는 포지티브) 경사(Slope)로 적분하고 클럭신호의 논리"로우" 구간을 포지티브(또는 네거티브) 경사로 적분한다. 이에 따라 전하펌프 회로는 클럭신호의 듀티 싸이클이 50%일 때는 일정한 전압을 출력하고 50%이하일 때는 점점 증가(또는 감소)하는 전압을 출력하며 50%이상일 때는 점점 감소(또는 증가)하는 전압을 출력한다.
한편 여러가지 형태의 전하펌프 회로들이 개발되었으며 대표적인 전하펌프 회로들이 저자가 John W. Poulton과 William J. Dally이고 1998년 캠브리지 대학 출판사(Cambridge University Press)에 의해 출판된 "Digital System Engineering"의 페이지 626 내지 627에 상세히 개시되어 있다. 또한 개선된 전하펌프 회로들이 1995년 12월 5일 Thomas M. Luich에게 부여되고 발명의 명칭이 "Cascode switched charge pump circuit"인 미국특허 5,473,283에 개시되어 있다.
도 1은 "Digital System Engineering" 및 미국특허 5,473,283에 개시되어 있는 종래의 전하펌프 회로의 예를 나타내는 회로도이다.
도 1에 도시된 종래의 전하펌프 회로는, 풀업 전류원(102), 풀업전류원(102)과 출력노드(110) 사이에 연결되고 펌프업 제어신호(PU)에 응답하여 스위치되는 제1스위칭 소자(104), 풀다운 전류원(106), 출력노드(110)와 풀다운 전류원(106) 사이에 연결되고 펌프다운 제어신호(PD)에 응답하여 스위치되는 제2스위칭 소자(108), 기준전류(Iref)를 제공하는 기준전류원(116), 및 출력노드(110)에 연결되고 출력노드(110)를 통해 흐르는 전류를 적분하여 전압으로 바꾸어주는 적분 커패시터(Cint)를 구비한다.
풀업 전류원(102)은 피모스 트랜지스터들(112,114)로 구성되는 전류미러를 포함하고 풀다운 전류원(106)은 엔모스 트랜지스터들(118,120)로 구성되는 전류미러를 포함한다. 또한 제1스위칭 소자(104)는 피모스 트랜지스터로 구성되고 제2스위칭 소자(108)는 엔모스 트랜지스터로 구성된다.
그런데 도 1에 도시된 종래의 전하펌프 회로에서는, 제1스위칭 소자(104)의 게이트와 드레인 간의 오버랩 커패시턴스(Overlap capacitance between gate and drain)(Cca) 및 제2스위칭 소자(108)의 게이트와 드레인 간의 오버랩 커패시턴스(Ccb)에 의해 커플링(Coupling) 현상이 발생되는 문제점이 있다. 커플링 현상은 입력신호들, 즉 펌프업 제어신호(PU) 및 펌프다운 제어신호(PD)의 레벨값들이 바뀜에 따라 오버랩 커패시턴스(Cca) 및 오버랩 커패시턴스(Ccb)에 의해 출력노드(110)의 신호, 즉 출력신호(Vo)의 파형이 커플링(Coupling)되는 현상이다.
또한 도 1에 도시된 종래의 전하펌프 회로에서는, 풀업 전류원(102)과 제1스위칭 소자(104) 사이의 접점(N1)에 존재하는 기생 커패시턴스(Cpa) 및 풀다운 전류원(106)과 제2스위칭 소자(108) 사이의 접점(N2)에 존재하는 기생 커패시턴스(Cpb)에 의해 전하 인젝션(Charge Injection) 현상이 발생되는 문제점이 있다. 전하 인젝션 현상은, 제1스위칭 소자(104)가 턴온 또는 턴오프됨에 따라 접점(N1)의 레벨이 전원전압(VCC)으로부터 출력전압(Vo)으로 또는 출력전압(Vo)으로부터 전원전압(VCC)으로 불연속적으로 스윙(Swing)하고 또한 제2스위칭 소자(108)가 턴온 또는 턴오프됨에 따라 접점(N2)의 레벨이 접지전압(VCC)으로부터 출력전압(Vo)으로 또는 출력전압(Vo)으로부터 접지전압(VCC)으로 불연속적으로 스윙하게 되는 데, 이때 기생 커패시턴스(Cpa) 및 기생 커패시턴스(Cpb)로부터 전하가 인젝션되고 이 인젝션된 전하가 적분 커패시터(Cint)의 전하와 쉐어링(Sharing)되는 현상이다.
커플링 현상과 전하 인젝션 현상이 존재할 경우 이들에 의한 적분오차가 발생될 수 있다. 일반적으로 도 1에 도시된 종래의 전하펌프 회로에서는, 펌프업 제어신호(PU) 및 펌프다운 제어신호(PD)가 한 주기 이상 지나면 커플링 현상은 없어지게 되나, 전하 인젝션 현상은 없어지지 않는다.
도 2는 "Digital System Engineering"에 개시되어 있는 종래의 전하펌프 회로의 다른 예를 나타내는 회로도로서, 이는 전하 인젝션을 방지하기 위한 것이다.
도 2에 도시된 종래의 전하펌프 회로는, 도 1에 도시된 전하펌프 회로의 구성요소들이외에 풀업 전류원(102)과 보상 출력노드(111) 사이에 연결되고 펌프업 제어신호의 반전신호()에 응답하여 스위치되는 스위칭 소자(104a), 보상 출력노드(111)와 풀다운 전류원(106) 사이에 연결되고 펌프다운 제어신호의 반전신호()에 응답하여 스위치되는 스위칭 소자(108a), 및 입력단이 출력노드(110)에 연결되고 출력단이 보상 출력노드(111)에 연결되는 단일이득버퍼(Unity Gain Buffer)(122)를 더 구비한다.
도 2에 도시된 전하펌프 회로에서는, 단일이득 버퍼(122)에 의해 보상 출력노드(111)의 전압과 출력노드(110)의 전압이 동일해 지며 또한 스위칭 소자(104)와 스위칭 소자(104a)중 하나가 항상 턴온되고 스위칭 소자(108)와 스위칭 소자(108a)중 하나가 항상 턴온되므로, 접점(N1)의 레벨과 접점(N2)의 레벨이 불연속적으로 스윙하지 않게 된다. 이에 따라 전하 인젝션 현상이 방지될 수 있다.
그러나 도 2에 도시된 전하펌프 회로에서는 단일이득 버퍼(122)의 이득과 오프셋이 이상적이어야 하며 또한 이의 응답시간이 매우 빨라야 한다. 즉 단일이득 버퍼(122)의 출력저항이 매우 작아야 하며 그 동작속도가 매우 빨라야 한다. 따라서 이를 달성하기 위해서는 단일이득 버퍼(122)의 레이아웃 면적이 매우 커지게 되며 또한 많은 전력을 소모하게 되는 단점이 있다.
따라서 본 발명이 이루고자하는 기술적 과제는, 레이아웃 면적의 증가 및 전력소모의 증가없이 커플링 현상 및 전하 인젝션 현상을 방지할 수 있는 전하펌프 회로를 제공하는 데 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 전하펌프 회로의 예를 나타내는 회로도
도 2는 종래의 전하펌프 회로의 다른 예를 나타내는 회로도
도 3은 본 발명의 제1실시예에 따른 전하펌프 회로의 회로도
도 4는 도 3에 도시된 제1실시예에 따른 전하펌프 회로의 동작시 각 신호들의 파형도
도 5는 본 발명의 제2실시예에 따른 전하펌프 회로의 회로도
도 6은 도 5에 도시된 제2실시예에 따른 전하펌프 회로의 동작시 각 신호들의 파형도
도 7은 본 발명의 제3실시예에 따른 전하펌프 회로의 회로도
상기 기술적 과제를 달성하기 위한 본 발명의 일태양에 따르면, 출력노드에 펌프업 전류를 소싱하는 제1전류원, 전원전압 노드와 상기 제1전류원 사이에 연결되고 펌프업 제어신호에 응답하여 스위치되는 제1스위칭 소자, 상기 출력노드로부터 펌프다운 전류를 싱킹하는 제2전류원, 및 상기 제2전류원과 접지전압 노드 사이에 연결되고 펌프다운 제어신호에 응답하여 스위치되는 제2스위칭 소자를 구비하는 것을 특징으로 하는 전하펌프 회로가 제공된다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 태양에 따르면, 일단이 상기 제1스위칭 소자와 상기 제1전류원 사이의 접점에 연결되는 제1더미 커패시터, 및 일단이 상기 제2스위칭 소자와 상기 제2전류원 사이의 접점에 연결되는 제2더미 커패시터를 더 구비하는 것을 특징으로 하는 전하펌프 회로가 제공된다.
상기 제1더미 커패시터의 타단은 상기 펌프업 제어신호의 반전신호에 연결되고 상기 제2더미 커패시터의 타단은 상기 펌프다운 제어신호의 반전신호에 연결된다.
상기 제1전류원은 소정의 기준전류에 따라 상기 펌프업 전류를 제공하는 전류미러를 구비하는 것이 바람직하다. 상기 제2전류원은 상기 소정의 기준전류에 따라 상기 펌프다운 전류를 제공하는 전류미러를 구비하는 것이 바람직하다.
상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 태양에 따르면, 제1 내지 제4전류원, 제1 내지 제4스위칭 소자, 제1 내지 제4더미 커패시터를 구비하는 것을 특징으로 하는 전하펌프 회로가 제공된다.
상기 제1전류원은 제1출력노드에 제1펌프업 전류를 소싱하고, 상기 제2전류원은 상기 제1출력노드로부터 제1펌프다운 전류를 싱킹한다. 상기 제1스위칭 소자는 전원전압 노드와 상기 제1전류원 사이에 연결되고 펌프업 제어신호에 응답하여 스위치되며, 상기 제2스위칭 소자는 상기 제2전류원과 접지전압 노드 사이에 연결되고 펌프다운 제어신호에 응답하여 스위치된다.
상기 제3전류원은 제2출력노드에 제2펌프업 전류를 소싱하고, 상기 제4전류원은 상기 제2출력노드로부터 제2펌프다운 전류를 싱킹한다. 상기 제3스위칭 소자는 상기 전원전압 노드와 상기 제3전류원 사이에 연결되고 상기 펌프업 제어신호의 반전신호에 응답하여 스위치되며, 상기 제4스위칭 소자는 상기 제4전류원과 상기 접지전압 노드 사이에 연결되고 상기 펌프다운 제어신호의 반전신호에 응답하여 스위치된다.
상기 제1더미 커패시터는 일단이 상기 제1스위칭 소자와 상기 제1전류원 사이의 접점에 연결되고 타단은 상기 펌프업 제어신호의 반전신호에 연결된다. 상기 제2더미 커패시터는 일단이 상기 제2스위칭 소자와 상기 제2전류원 사이의 접점에 연결되고 타단은 상기 펌프다운 제어신호의 반전신호에 연결된다. 상기 제3더미 커패시터는 일단이 상기 제3스위칭 소자와 상기 제3전류원 사이의 접점에 연결되고 타단은 상기 펌프업 제어신호에 연결된다. 상기 제4더미 커패시터는 일단이 상기 제4스위칭 소자와 상기 제4전류원 사이의 접점에 연결되고 타단은 상기 펌프다운 제어신호에 연결된다.
상기 제1전류원은 소정의 기준전류에 따라 상기 제1펌프업 전류를 제공하는 전류미러를 구비하는 것이 바람직하다. 상기 제2전류원은 상기 소정의 기준전류에 따라 상기 제1펌프다운 전류를 제공하는 전류미러를 구비하는 것이 바람직하다. 상기 제3전류원은 상기 소정의 기준전류에 따라 상기 제2펌프업 전류를 제공하는 전류미러를 구비하는 것이 바람직하다. 상기 제4전류원은 상기 소정의 기준전류에 따라 상기 제2펌프다운 전류를 제공하는 전류미러를 구비하는 것이 바람직하다.
본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 제1실시예에 따른 전하펌프 회로의 회로도이다.
도 3을 참조하면, 본 발명의 제1실시예에 따른 전하펌프 회로는, 풀업 전류원(302), 제1스위칭 소자(304), 풀다운 전류원(306), 제2스위칭 소자(308), 적분 커패시터(Cint), 및 기준 전류원(316)을 구비한다.
풀업 전류원(302)은 기준 전류원(316)으로부터 흐르는 소정의 기준전류(Iref)에 따라 출력노드(310)에 펌프업 전류(Ipu)를 소싱한다. 풀업 전류원(302)은 피모스 트랜지스터들(313,314)로 구성되는 전류미러와, 피모스 트랜지스터(313)와 전원전압 노드(VDD) 사이에 접속되고 게이트에 접지전압(VSS)이 인가되는 피모스 트랜지스터(312)를 포함한다. 제1스위칭 소자(304)는 피모스 트랜지스터로 구성되며 특히 전원전압 노드(VDD)와 풀업 전류원(302) 사이에 연결되고 펌프업 제어신호(PU)에 응답하여 스위치된다.
피모스 트랜지스터(312)의 크기는 제1스위칭 소자(304)의 피모스 트랜지스터의 크기와 동일한 것이 바람직하고, 피모스 트랜지스터(313)의 크기는 피모스 트랜지스터(314)의 크기와 동일한 것이 바람직하다.
풀다운 전류원(306)은 기준 전류원(316)으로부터 흐르는 소정의 기준전류(Iref)에 따라 출력노드(310)로부터 펌프다운 전류(Ipd)를 싱킹한다. 풀다운 전류원(306)은 엔모스 트랜지스터들(319,320)로 구성되는 전류미러와, 엔모스 트랜지스터(319)와 접지전압 노드(VSS) 사이에 접속되고 게이트에 전원전압(VDD)이 인가되는 엔모스 트랜지스터(318)를 포함한다. 제2스위칭 소자(308)는 엔모스 트랜지스터로 구성되며 특히 접지전압 노드(VSS)와 풀다운 전류원(306) 사이에 연결되고 펌프다운 제어신호(PD)에 응답하여 스위치된다.
엔모스 트랜지스터(318)의 크기는 제2스위칭 소자(308)의 엔모스 트랜지스터의 크기와 동일한 것이 바람직하고, 엔모스 트랜지스터(319)의 크기는 엔모스 트랜지스터(320)의 크기와 동일한 것이 바람직하다.
적분 커패시터(Cint)는 출력노드(310)와 접지전압 노드(VSS) 사이에 연결되고 출력노드(310)를 통해 흐르는 전류를 적분하여 출력전압 신호(Vo)로 바꾸어준다.
이하 도 3을 참조하여 본 발명의 제1실시예에 따른 전하펌프 회로의 동작이 상세히 설명된다. 여기에서 피모스 트랜지스터(312)의 크기는 제1스위칭 소자(304)의 피모스 트랜지스터의 크기와 동일하고, 피모스 트랜지스터(313)의 크기는 피모스 트랜지스터(314)의 크기와 동일한 것으로 가정한다. 또한 엔모스 트랜지스터(318)의 크기는 제2스위칭 소자(308)의 엔모스 트랜지스터의 크기와 동일하고, 엔모스 트랜지스터(319)의 크기는 엔모스 트랜지스터(320)의 크기와 동일한 것으로 가정한다.
펌프업 제어신호(PU)가 논리"로우"일 때는, 제1스위칭 소자(304)의 저항값이 피모스 트랜지스터(312)의 저항값과 동일해지고 출력노드(310)에는 기준전류(Iref)와 동일한 값을 갖는 펌프업 전류(Ipu)가 제공된다. 이에 따라 출력노드(310)로부터 출력되는 신호(Vo)는 풀업된다. 한편 펌프업 제어신호(PU)가 논리"하이"일 때는, 제1스위칭 소자(304)가 턴오프되어 펌프업 전류(Ipu)가 0이 된다.
이와 마찬가지로 펌프다운 제어신호(PD)가 논리"하이"일 때는, 제2스위칭 소자(308)의 저항값이 엔모스 트랜지스터(318)의 저항값과 동일해지고 출력노드(310)로부터 기준전류(Iref)와 동일한 값을 갖는 펌프다운 전류(Ipd)가 싱크된다. 이에 따라 출력노드(310)로부터 출력되는 신호(Vo)는 풀다운된다. 한편 펌프다운 제어신호(PD)가 논리"로우"일 때는, 제2스위칭 소자(308)가 턴오프되어 펌프다운 전류(Ipd)가 0이 된다.
도 4는 도 3에 도시된 제1실시예에 따른 전하펌프 회로의 동작시 각 신호들의 파형도이다. 여기에서 IN은 펌프업 제어신호(PU) 및 펌프다운 제어신호(PD)를 나타내고 이 경우는 펌프업 제어신호(PU) 및 펌프다운 제어신호(PD)가 동일한 경우이다.
제1스위칭 소자(304)와 풀업 전류원(302) 사이의 접점(N3)에 존재하는 기생 커패시턴스(Cpa) 및 제2스위칭 소자(308)와 풀다운 전류원(306) 사이의 접점(N4)에 존재하는 기생 커패시턴스(Cpb)에 의한 전하 인젝션 현상을 설명하면 다음과 같다.
먼저 제1스위칭 소자(304)가 턴온 또는 턴오프됨에 따라 접점(N3)의 레벨은 가변된다. 즉 제1스위칭 소자(304)가 턴온될 때는 접점(N3)의 레벨은 거의 전원전압(VDD)이 되고 제1스위칭 소자(304)가 턴오프될 때는 접점(N3)의 레벨은 다음 수학식 1로 표현되는 값을 갖는다.
Vn3 = VGP + │VTP│
여기에서 VGP는 피모스 트랜지스터(314)의 게이트 전압을 나타내고, VTP는 피모스 트랜지스터(314)의 문턱전압을 나타낸다. 피모스 트랜지스터(312)는 항상 턴온되어 있으므로 VGP는 다음 수학식 2로 표현될 수 있다.
VGP = VCC - VSG
여기에서 VCC는 전원전압을 나타내고 VSG는 피모스 트랜지스터(313)의 소오스와 게이트 사이의 전압을 나타낸다. 수학식 2를 수학식 1에 대입하면 제1스위칭 소자(304)가 턴오프될 때 접점(N3)의 레벨은 다음 수학식 3으로 표현되는 값을 갖는다.
Vn3 = VCC - VSG + │VTP│
따라서 도 4의 파형도에 도시된 접점(N3)의 레벨의 스윙폭(V1)은 다음 수학식 4로 표현될 수 있다.
V1 = VCC - (VCC - VSG + │VTP│)
= VSG - │VTP│
다음에 제2스위칭 소자(308)가 턴온 또는 턴오프됨에 따라 접점(N4)의 레벨은 가변된다. 즉 제2스위칭 소자(308)가 턴온될 때는 접점(N4)의 레벨은 거의 접지전압(VSS), 즉 0 볼트가 되고 제2스위칭 소자(308)가 턴오프될 때는 접점(N4)의 레벨은 다음 수학식 5로 표현되는 값을 갖는다.
Vn4 = VGN - VTN
여기에서 VGN은 엔모스 트랜지스터(320)의 게이트 전압을 나타내고, VTN은 엔모스 트랜지스터(320)의 문턱전압을 나타낸다. 엔모스 트랜지스터(318)는 항상 턴온되어 있으므로 VGN은 다음 수학식 6으로 표현될 수 있다.
VGN = VGS
여기에서 VGS는 엔모스 트랜지스터(319)의 게이트와 소오스 사이의 전압을 나타낸다. 수학식 6을 수학식 5에 대입하면 제2스위칭 소자(308)가 턴오프될 때 접점(N4)의 레벨은 다음 수학식 7로 표현되는 값을 갖는다.
Vn4 = VGS - VTN
이에 따라 도 4의 파형도에 도시된 접점(N4)의 레벨의 스윙폭(V2)은 다음 수학식 8로 표현될 수 있다.
V2 = VGS - VTN
따라서 최종적으로 접점(N3)의 레벨의 스윙과 접점(N4)의 레벨의 스윙에 의한 전하 인젝션은 다음 수학식 9로 표현될 수 있다.
V1(injection) + V2(injection) = (VSG - │VTP│)*Cpa/(Cint + Cpa) - (VGS - VTN)*Cpb/(Cint + Cpb)
여기에서 V1(injection)은 접점(N3)의 레벨의 스윙에 의한 전하 인젝션을 나타내고 V2(injection)은 접점(N4)의 레벨의 스윙에 의한 전하 인젝션을 나타낸다.
따라서 제1실시예에 따른 전하펌프 회로에서는 수학식 4 및 수학식 8에서 알 수 있듯이 접점(N3)의 레벨의 스윙폭(V1)과 접점(N4)의 레벨의 스윙폭(V2)이 종래기술에 비해 감소된다. 또한 수학식 9에서 알 수 있듯이 전하 인젝션이 출력신호(Vo)에 독립적이다. 따라서 제1실시예에 따른 전하펌프 회로에서는 다음 수학식 10이 성립되도록, 피모스 트랜지스터들(313,314)의 크기와 엔모스 트랜지스터들(319,320)의 크기를 결정하거나 또는 더미 커패시턴스를 접점(N3) 또는 접점(N4)에 부착하여 Cpa와 Cpb의 값을 조절함으로써 전하 인젝션이 제거될 수 있다. 즉 전하 인젝션에 의한 적분오차가 제거될 수 있다.
(VSG - │VTP│)/(VGS - VTN) = Cpb/Cpa
예컨데 피모스 트랜지스터들의 트랜스콘덕턴스 파라미터(Transconductance parameter, Kp)가 엔모스 트랜지스터들의 트랜스콘덕턴스 파라미터(Kn)의 1/2일 때, 피모스 트랜지스터(314)의 채널폭을 엔모스 트랜지스터(320)의 채널폭의 2배로결정하면 (VSG - │VTP│)와 (VGS - VTN)이 동일해 지고, 접점(N4)에 크기가 엔모스 트랜지스터(320)의 크기와 동일하고 항상 턴오프되어 있는 엔모스 트랜지스터를 부착하면 Cpa와 Cpb가 동일해 진다. 이러한 경우 수학식 10으로 표현되는 전하 인젝션이 0가 되며, 따라서 전하 인젝션에 의한 적분오차가 제거될 수 있다.
다음에 제1스위칭 소자(304)의 게이트와 드레인 간의 오버랩 커패시턴스(Cca) 및 제2스위칭 소자(308)의 게이트와 드레인 간의 오버랩 커패시턴스(Ccb)에 의한 커플링(Coupling) 현상을 설명하면 다음과 같다.
도 3에 도시된 전하펌프 회로에서는, 제1스위칭 소자(304)가 전원전압 노드(VDD)와 풀업 전류원(302) 사이에 연결되어 있고 제2스위칭 소자(308)가 접지전압 노드(VSS)와 풀다운 전류원(306) 사이에 연결되어 있으므로, PU의 레벨 및 PD의 레벨이 각각 바뀜에 따라 Cca 및 Ccb에 의한 커플링 영향이 접점(N3) 또는 접점(N4)에 미치게 된다.
따라서 도 4에 도시된 파형도에서와 같이 제1스위칭 소자(304)가 턴온 상태로부터 턴오프 상태로 바뀌는 시점에, 즉 IN이 논리"로우"로부터 논리"하이"로 바뀌는 시점에 Cca에 의한 커플링 영향에 의해 접점(N3)의 전압레벨이 순간적으로 증가한다. 이에 따라 기준전류(Iref)보다 약간 더 큰 전류가 피모스 트랜지스터(314)를 통해 흐르게 되며 Cpa가 방전되기 시작한다. 따라서 접점(N3)의 전압레벨은 지수함수적으로 서서히 감소하게 되고 피모스 트랜지스터(314)를 통해 흐르는 방전전류의 양도 서서히 감소되어 결국 접점(N3)의 전압레벨은 수학식 1에 기재된 바와 같이 VGP + │VTP│가 된다.
한편 제1스위칭 소자(304)가 턴오프 상태로부터 턴온 상태로 바뀌는 시점에는, 즉 IN이 논리"하이"로부터 논리"로우"로 바뀌는 시점에는 Cca에 의한 커플링 영향에 의해 접점(N3)의 전압레벨이 순간적으로 감소한다. 이에 따라 제1스위칭 소자(304)의 드레인과 소오스 사이의 전압(VDS)가 증가하게 되므로 매우 큰 전류가 제1스위칭 소자(304)를 통해 흘러서 Cpa가 충전되기 시작한다. 이때의 충전전류는 매우 크므로 도 4에 도시된 파형도에서와 같이 접점(N3)의 전압레벨은 매우 빠르게 안정된다.
또한 제2스위칭 소자(304)가 턴온 상태로부터 턴오프 상태로 또는 턴오프 상태로부터 턴온 상태로 바뀌는 경우의 동작은 상술한 동작과 유사하므로 여기에서 상세한 동작설명은 생략된다.
이상에서와 같이 제1스위칭 소자(304)와 제2스위칭 소자(304)가 턴온 상태로부터 턴오프 상태로 바뀌는 시점에 피모스 트랜지스터(314)의 전류가 차단되는 속도가 느리므로, 출력신호(Vo)의 파형은 선형적이지 않고 도 4에 도시된 바와 같이 약간의 오버슈트(Overshoot)가 발생된다. 이러한 경우 제1스위칭 소자(304)의 차단동작의 속도와 제2스위칭 소자(308)의 차단동작의 속도가 다르면, 즉 Cpa의 값과 Cpb의 값이 다르면 적분오차가 발생될 수 있다.
따라서 제1실시예에 따른 전하펌프 회로에서는, 피모스 트랜지스터들(313,314)의 크기와 엔모스 트랜지스터들(319,320)의 크기를 조절하여 Cpa의 값과 Cpb의 값이 동일해 지도록 함으로써 커플링 현상이 방지될 수 있다. 또한 커플링 현상을 방지하기 위한 다른 방법으로서, 커플링 현상을 야기하는 오버랩커패시턴스(Cca) 및 오버랩 커패시턴스(Ccb)가 상쇄될 수 있도록 도 5에 도시된 바와 같이 더미 커플링 커패시터가 부착될 수 있다.
도 5는 본 발명의 제2실시예에 따른 전하펌프 회로의 회로도이고, 도 6은 도 5에 도시된 제2실시예에 따른 전하펌프 회로의 동작시 각 신호들의 파형도이다.
도 5를 참조하면, 제2실시예에 따른 전하펌프 회로는, 제1실시예에 따른 전하펌프 회로와 마찬가지로 풀업 전류원(302), 제1스위칭 소자(304), 풀다운 전류원(306), 제2스위칭 소자(308), 적분 커패시터(Cint), 및 기준 전류원(316)을 구비한다. 또한 제2실시예에 따른 전하펌프 회로는, 일단이 상기 제1스위칭 소자(304)와 상기 풀업 전류원(302) 사이의 접점(N3)에 연결되는 제1더미 커패시터(501), 및 일단이 상기 제2스위칭 소자(308)와 상기 풀다운 전류원(306) 사이의 접점(N4)에 연결되는 제2더미 커패시터(502)를 더 구비한다.
상기 제1더미 커패시터(501)의 타단은 상기 펌프업 제어신호의 반전신호()에 연결되고 상기 제2더미 커패시터(502)의 타단은 상기 펌프다운 제어신호의 반전신호()에 연결된다.
따라서 제2실시예에 따른 전하펌프 회로에서는, 상기 제1더미 커패시터(501) 및 상기 제2더미 커패시터(502)에 의해 오버랩 커패시턴스(Cca) 및 오버랩 커패시턴스(Ccb)가 상쇄되므로 커플링 현상이 방지된다. 이에 따라 도 6에 도시된 파형도에서와 같이 접점(N3)와 접점(N4)이 입력신호(IN), 즉 펌프업 제어신호(PU) 및 펌프다운 제어신호(PD)에 빠르게 응답하여 출력신호(Vo)의 파형은 오버슈트(Overshoot) 없이 선형적이 된다.
도 7은 본 발명의 제3실시예에 따른 전하펌프 회로의 회로도이다.
도 7을 참조하면, 제3실시예에 따른 전하펌프 회로는, 차동형 전하펌프 회로로서, 제2실시예에 따른 전하펌프 회로와 마찬가지로 제1풀업 전류원(302), 제1스위칭 소자(304), 제1풀다운 전류원(306), 제2스위칭 소자(308), 제1적분 커패시터(Cint1), 기준 전류원(316), 제1더미 커패시터(501), 및 제2더미 커패시터(502)를 구비한다.
또한 제3실시예에 따른 전하펌프 회로는, 제2풀업 전류원(702), 제3스위칭 소자(704), 제2풀다운 전류원(706), 제4스위칭 소자(708), 제2적분 커패시터(Cint2), 제3더미 커패시터(701), 및 제4더미 커패시터(702)를 더 구비한다.
제2풀업 전류원(702)은 기준 전류원(316)으로부터 흐르는 소정의 기준전류(Iref)에 따라 반전 출력노드(710)에 펌프업 전류(Ipu2)를 소싱한다. 제2풀업 전류원(702)은 피모스 트랜지스터들(313,714)로 구성되는 전류미러와, 피모스 트랜지스터(312)를 포함한다. 제3스위칭 소자(704)는 피모스 트랜지스터로 구성되며 전원전압 노드(VDD)와 제2풀업 전류원(702) 사이에 연결되고 펌프업 제어신호의 반전신호()에 응답하여 스위치된다.
제3스위칭 소자(704)의 피모스 트랜지스터의 크기는 제1스위칭 소자(304)의 피모스 트랜지스터의 크기와 동일한 것이 바람직하고, 피모스 트랜지스터(714)의 크기는 피모스 트랜지스터(313)의 크기와 동일한 것이 바람직하다.
제2풀다운 전류원(706)은 기준 전류원(316)으로부터 흐르는 소정의기준전류(Iref)에 따라 반전 출력노드(710)로부터 펌프다운 전류(Ipd2)를 싱킹한다. 제2풀다운 전류원(706)은 엔모스 트랜지스터들(319,720)로 구성되는 전류미러와, 엔모스 트랜지스터(318)를 포함한다. 제4스위칭 소자(708)는 엔모스 트랜지스터로 구성되며 접지전압 노드(VSS)와 제2풀다운 전류원(706) 사이에 연결되고 펌프다운 제어신호의 반전신호()에 응답하여 스위치된다.
제4스위칭 소자(708)의 엔모스 트랜지스터의 크기는 제2스위칭 소자(308)의 엔모스 트랜지스터의 크기와 동일한 것이 바람직하고, 엔모스 트랜지스터(720)의 크기는 엔모스 트랜지스터(319)의 크기와 동일한 것이 바람직하다.
제2적분 커패시터(Cint2)는 반전 출력노드(710)와 접지전압 노드(VSS) 사이에 연결되고 반전 출력노드(710)를 통해 흐르는 전류를 적분하여 반전 전압 신호()로 바꾸어준다.
한편 제3더미 커패시터(701)는 일단이 제3스위칭 소자(704)와 제2풀업 전류원(702) 사이의 접점(N5)에 연결되고 타단이 펌프업 제어신호(PU)에 연결된다. 제4더미 커패시터(702)는 일단이 제4스위칭 소자(708)와 제2풀다운 전류원(706) 사이의 접점(N6)에 연결되고 타단은 펌프다운 제어신호(PD)에 연결된다.
따라서 제3실시예에 따른 차동형 전하펌프 회로에서는, 제1 내지 제4더미 커패시터들(501,502,701,702)에 의해 오버랩 커패시턴스들이 상쇄되므로 커플링 현상이 방지된다.
이상에서 설명한 바와 같이 본 발명에 따른 전하펌프 회로에서는, 펌프업 제어신호(PU) 또는 이의 반전신호()에 의해 제어되는 스위칭 소자가 전원전압 노드와 풀업 전류원 사이에 연결되고 또한 펌프다운 제어신호(PD) 또는 이의 반전신호()에 의해 제어되는 스위칭 소자가 접지전압 노드와 풀다운 전류원 사이에 연결됨으로써, 접점(N3,N5)의 레벨의 스윙폭과 접점(N4,N6)의 레벨의 스윙폭이 감소되며 또한 전하 인젝션이 출력신호(Vo)에 독립적이 된다.
따라서 풀업 전류원의 피모스 트랜지스터들의 크기와 풀다운 전류원의 엔모스 트랜지스터들의 크기를 조절하거나 더미 커패시턴스를 접점(N3,N5) 또는 접점(N4,N6)에 부착하여 기생 커패시턴스(Cpa,Cpb)의 값을 조절함으로써 전하 인젝션이 제거될 수 있다. 즉 전하 인젝션에 의한 적분오차가 제거될 수 있다.
또한 본 발명에 따른 전하펌프 회로에서는, 풀업 전류원의 피모스 트랜지스터들의 크기와 풀다운 전류원의 엔모스 트랜지스터들의 크기를 조절하여 Cpa의 값과 Cpb의 값이 동일해 지도록 함으로써 커플링 현상이 방지될 수 있다. 또한 더미 커플링 커패시터를 접점(N3,N5) 또는 접점(N4,N6)에 부착하여 커플링 현상을 야기하는 오버랩 커패시턴스(Cca) 및 오버랩 커패시턴스(Ccb)를 상쇄시킴으로써 커플링 현상이 방지될 수 있다. 즉 커플링 현상에 의한 적분오차가 제거될 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 전하펌프 회로는, 레이아웃 면적의 증가 및 전력소모의 증가없이 커플링 현상 및 전하 인젝션 현상을 방지할 수 있는 장점이 있다.

Claims (18)

  1. 출력노드;
    상기 출력노드에 펌프업 전류를 소싱하는 제1전류원;
    제1기준전압 노드와 상기 제1전류원 사이에 연결되고, 펌프업 제어신호에 응답하여 스위치되는 제1스위칭 소자;
    상기 출력노드로부터 펌프다운 전류를 싱킹하는 제2전류원;
    상기 제2전류원과 제2기준전압 노드 사이에 연결되고, 펌프다운 제어신호에 응답하여 스위치되는 제2스위칭 소자를 구비하는 것을 특징으로 하는 전하펌프 회로.
  2. 제1항에 있어서, 상기 전하펌프 회로는,
    일단이 상기 제1스위칭 소자와 상기 제1전류원 사이의 접점에 연결되는 제1더미 커패시터; 및
    일단이 상기 제2스위칭 소자와 상기 제2전류원 사이의 접점에 연결되는 제2더미 커패시터를 더 구비하는 것을 특징으로 하는 전하펌프 회로.
  3. 제2항에 있어서, 상기 제1더미 커패시터의 타단은 상기 펌프업 제어신호의 반전신호에 연결되고 상기 제2더미 커패시터의 타단은 상기 펌프다운 제어신호의 반전신호에 연결되는 것을 특징으로 하는 전하펌프 회로.
  4. 제1항에 있어서, 상기 제1전류원은,
    소정의 기준전류에 따라 상기 펌프업 전류를 제공하는 전류미러를 구비하는 것을 특징으로 하는 전하펌프 회로.
  5. 제1항에 있어서, 상기 제2전류원은,
    소정의 기준전류에 따라 상기 펌프다운 전류를 제공하는 전류미러를 구비하는 것을 특징으로 하는 전하펌프 회로.
  6. 제1항에 있어서, 상기 제1스위칭 소자는,
    소오스가 상기 제1기준전압 노드에 연결되고 게이트에 상기 펌프업 제어신호가 인가되며 드레인이 상기 제1전류원에 연결되는 피모스 트랜지스터를 구비하는 것을 특징으로 하는 전하펌프 회로.
  7. 제1항에 있어서, 상기 제2스위칭 소자는,
    드레인이 상기 제2전류원에 연결되고 게이트에 상기 펌프다운 제어신호가 인가되며 소오스가 상기 제2기준전압 노드에 연결되는 엔모스 트랜지스터를 구비하는 것을 특징으로 하는 전하펌프 회로.
  8. 제1출력노드;
    상기 제1출력노드에 제1펌프업 전류를 소싱하는 제1전류원;
    제1기준전압 노드와 상기 제1전류원 사이에 연결되고, 펌프업 제어신호에 응답하여 스위치되는 제1스위칭 소자;
    상기 제1출력노드로부터 제1펌프다운 전류를 싱킹하는 제2전류원;
    상기 제2전류원과 제2기준전압 노드 사이에 연결되고, 펌프다운 제어신호에 응답하여 스위치되는 제2스위칭 소자;
    제2출력노드;
    상기 제2출력노드에 제2펌프업 전류를 소싱하는 제3전류원;
    상기 제1기준전압 노드와 상기 제3전류원 사이에 연결되고, 상기 펌프업 제어신호의 반전신호에 응답하여 스위치되는 제3스위칭 소자;
    상기 제2출력노드로부터 제2펌프다운 전류를 싱킹하는 제4전류원;
    상기 제4전류원과 상기 제2기준전압 노드 사이에 연결되고, 상기 펌프다운 제어신호의 반전신호에 응답하여 스위치되는 제4스위칭 소자을 구비하는 것을 특징으로 하는 전하펌프 회로.
  9. 제8항에 있어서, 상기 전하펌프 회로는,
    일단이 상기 제1스위칭 소자와 상기 제1전류원 사이의 접점에 연결되는 제1더미 커패시터;
    일단이 상기 제2스위칭 소자와 상기 제2전류원 사이의 접점에 연결되는 제2더미 커패시터;
    일단이 상기 제3스위칭 소자와 상기 제3전류원 사이의 접점에 연결되는 제3더미 커패시터; 및
    일단이 상기 제4스위칭 소자와 상기 제4전류원 사이의 접점에 연결되는 제4더미 커패시터를 더 구비하는 것을 특징으로 하는 전하펌프 회로.
  10. 제9항에 있어서, 상기 제1더미 커패시터의 타단은 상기 펌프업 제어신호의 반전신호에 연결되고 상기 제2더미 커패시터의 타단은 상기 펌프다운 제어신호의 반전신호에 연결되고 상기 제3더미 커패시터의 타단은 상기 펌프업 제어신호에 연결되며 상기 제4더미 커패시터의 타단은 상기 펌프다운 제어신호에 연결되는 것을 특징으로 하는 전하펌프 회로.
  11. 제8항에 있어서, 상기 제1전류원은,
    소정의 기준전류에 따라 상기 제1펌프업 전류를 제공하는 전류미러를 구비하는 것을 특징으로 하는 전하펌프 회로.
  12. 제8항에 있어서, 상기 제2전류원은,
    소정의 기준전류에 따라 상기 제1펌프다운 전류를 제공하는 전류미러를 구비하는 것을 특징으로 하는 전하펌프 회로.
  13. 제8항에 있어서, 상기 제3전류원은,
    소정의 기준전류에 따라 상기 제2펌프업 전류를 제공하는 전류미러를 구비하는 것을 특징으로 하는 전하펌프 회로.
  14. 제8항에 있어서, 상기 제4전류원은,
    소정의 기준전류에 따라 상기 제2펌프다운 전류를 제공하는 전류미러를 구비하는 것을 특징으로 하는 전하펌프 회로.
  15. 제8항에 있어서, 상기 제1스위칭 소자는,
    소오스가 상기 제1기준전압 노드에 연결되고 게이트에 상기 펌프업 제어신호가 인가되며 드레인이 상기 제1전류원에 연결되는 피모스 트랜지스터를 구비하는 것을 특징으로 하는 전하펌프 회로.
  16. 제8항에 있어서, 상기 제2스위칭 소자는,
    드레인이 상기 제2전류원에 연결되고 게이트에 상기 펌프다운 제어신호가 인가되며 소오스가 상기 제2기준전압 노드에 연결되는 엔모스 트랜지스터를 구비하는것을 특징으로 하는 전하펌프 회로.
  17. 제8항에 있어서, 상기 제3스위칭 소자는,
    소오스가 상기 제1기준전압 노드에 연결되고 게이트에 상기 펌프업 제어신호의 반전신호가 인가되며 드레인이 상기 제3전류원에 연결되는 피모스 트랜지스터를 구비하는 것을 특징으로 하는 전하펌프 회로.
  18. 제8항에 있어서, 상기 제4스위칭 소자는,
    드레인이 상기 제4전류원에 연결되고 게이트에 상기 펌프다운 제어신호의 반전신호가 인가되며 소오스가 상기 제2기준전압 노드에 연결되는 엔모스 트랜지스터를 구비하는 것을 특징으로 하는 전하펌프 회로.
KR10-2000-0031664A 2000-06-09 2000-06-09 전하펌프 회로 KR100374631B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2000-0031664A KR100374631B1 (ko) 2000-06-09 2000-06-09 전하펌프 회로
US09/861,954 US6535051B2 (en) 2000-06-09 2001-05-21 Charge pump circuit
JP2001169931A JP3976165B2 (ja) 2000-06-09 2001-06-05 電荷ポンプ回路
DE10128384A DE10128384B4 (de) 2000-06-09 2001-06-06 Ladungspumpenschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0031664A KR100374631B1 (ko) 2000-06-09 2000-06-09 전하펌프 회로

Publications (2)

Publication Number Publication Date
KR20010110928A true KR20010110928A (ko) 2001-12-15
KR100374631B1 KR100374631B1 (ko) 2003-03-04

Family

ID=19671508

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0031664A KR100374631B1 (ko) 2000-06-09 2000-06-09 전하펌프 회로

Country Status (4)

Country Link
US (1) US6535051B2 (ko)
JP (1) JP3976165B2 (ko)
KR (1) KR100374631B1 (ko)
DE (1) DE10128384B4 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422578B1 (ko) * 2001-12-06 2004-03-16 주식회사 하이닉스반도체 지터 감소된 차지 펌프 회로
KR100750059B1 (ko) * 2001-11-20 2007-08-16 매그나칩 반도체 유한회사 전류 제어 수단을 구비한 전하 펌핑 회로
KR100818799B1 (ko) * 2006-05-25 2008-04-02 삼성전자주식회사 턴-오프 시간을 감소시킬 수 있는 전하 펌프 및 이를구비하는 위상동기루프
KR100900864B1 (ko) * 2003-12-11 2009-06-04 모사이드 테크놀로지스, 인코포레이티드 Ｐｌｌ／ｄｌｌ의 고출력 임피던스 충전 펌프
US7750695B2 (en) 2004-12-13 2010-07-06 Mosaid Technologies Incorporated Phase-locked loop circuitry using charge pumps with current mirror circuitry
KR20160024210A (ko) * 2014-08-25 2016-03-04 삼성전자주식회사 반도체 장치와 이를 포함하는 위상 동기 회로

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441660B1 (en) * 2001-02-02 2002-08-27 Broadcom Corporation High speed, wide bandwidth phase locked loop
GB2374217B (en) * 2001-03-30 2005-01-05 Micron Technology Inc Low injection charge pump
EP1262998B1 (de) * 2001-05-28 2008-02-06 Infineon Technologies AG Ladungspumpenschaltung und Verwendung einer Ladungspumpenschaltung
AU2003209890A1 (en) * 2002-03-15 2003-09-29 Gennum Corporation System and method for compensating line losses over a digital visual interface (dvi) link
US6989698B2 (en) * 2002-08-26 2006-01-24 Integrant Technologies Inc. Charge pump circuit for compensating mismatch of output currents
US6967514B2 (en) * 2002-10-21 2005-11-22 Rambus, Inc. Method and apparatus for digital duty cycle adjustment
DE10303939B3 (de) * 2003-01-31 2004-05-13 Infineon Technologies Ag Schaltungsanordnung mit Phasendetektor und Phasenregelschleife mit der Schaltungsanordnung
US7088171B2 (en) * 2003-06-13 2006-08-08 Texas Instruments Incorporated Charge pump with constant output current
US7477716B2 (en) 2003-06-25 2009-01-13 Mosaid Technologies, Inc. Start up circuit for delay locked loop
KR101087816B1 (ko) 2003-08-29 2011-11-30 엔엑스피 비 브이 전하 펌프
US7184510B2 (en) * 2003-09-26 2007-02-27 Quicklogic Corporation Differential charge pump
US6975156B2 (en) * 2003-09-30 2005-12-13 Mediatek Inc. Switched capacitor circuit capable of minimizing clock feedthrough effect in a voltage controlled oscillator circuit and method thereof
JP4605433B2 (ja) * 2004-03-02 2011-01-05 横河電機株式会社 チャージポンプ回路およびこれを用いたｐｌｌ回路
US7053684B1 (en) * 2004-04-28 2006-05-30 Cirrus Logic, Inc. Reduced jitter charge pumps and circuits and systems utilizing the same
US6970031B1 (en) 2004-05-28 2005-11-29 Hewlett-Packard Development Company, L.P. Method and apparatus for reducing charge injection in control of MEMS electrostatic actuator array
US7382178B2 (en) * 2004-07-09 2008-06-03 Mosaid Technologies Corporation Systems and methods for minimizing static leakage of an integrated circuit
KR100551474B1 (ko) * 2004-07-21 2006-02-14 삼성전자주식회사 기판 잡음 최소화를 위한 오픈 드레인 드라이버 및 그전류 구동방법
US7176731B2 (en) * 2004-08-26 2007-02-13 International Business Machines Corporation Variation tolerant charge leakage correction circuit for phase locked loops
US7236018B1 (en) * 2004-09-08 2007-06-26 Altera Corporation Programmable low-voltage differential signaling output driver
US7190201B2 (en) 2005-02-03 2007-03-13 Mosaid Technologies, Inc. Method and apparatus for initializing a delay locked loop
KR100696958B1 (ko) * 2005-04-29 2007-03-20 주식회사 하이닉스반도체 내부 전압 발생 회로
US7271645B2 (en) * 2005-09-30 2007-09-18 Ana Semiconductor Smart charge-pump circuit for phase-locked loops
JP4539555B2 (ja) * 2005-12-28 2010-09-08 三菱電機株式会社 チャージポンプ回路
JP4504930B2 (ja) * 2006-01-30 2010-07-14 パナソニック株式会社 チャージポンプ回路
KR100790985B1 (ko) 2006-03-08 2008-01-03 삼성전자주식회사 일정 전류 공급 모드와 일정 전압 유지 모드를 제공하는충전 제어 장치
US7567133B2 (en) 2006-04-06 2009-07-28 Mosaid Technologies Corporation Phase-locked loop filter capacitance with a drag current
US7301380B2 (en) * 2006-04-12 2007-11-27 International Business Machines Corporation Delay locked loop having charge pump gain independent of operating frequency
DE102006018236A1 (de) * 2006-04-19 2007-11-08 Xignal Technologies Ag Steuerbare Stromquelle für einen Phasenregelkreis
JP4512642B2 (ja) * 2006-10-12 2010-07-28 パナソニック株式会社 Ｐｌｌ回路
US7915933B2 (en) * 2006-11-30 2011-03-29 Mosaid Technologies Incorporated Circuit for clamping current in a charge pump
US7609570B2 (en) * 2007-01-22 2009-10-27 United Memories, Inc. Switched capacitor charge sharing technique for integrated circuit devices enabling signal generation of disparate selected signal values
US7514985B2 (en) * 2007-01-30 2009-04-07 Richwave Technology Corp. Fast turn on and off speed in PLL cascoded charge pump
EP2119012B1 (en) * 2007-01-30 2015-07-08 Conversant Intellectual Property Management Inc. Phase shifting in dll/pll
US7839194B2 (en) * 2007-11-21 2010-11-23 Rambus Inc. Clock circuitry for generating multiple clocks with time-multiplexed duty cycle adjustment
CN101572481B (zh) * 2009-06-11 2014-03-26 四川和芯微电子股份有限公司 一种电荷泵电路
US7888980B2 (en) * 2009-07-20 2011-02-15 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Charge pump with low charge injection and low clock feed-through
CN102834786B (zh) * 2009-10-14 2014-09-10 硅实验室挪威公司 低功率基准
US8330511B2 (en) * 2010-04-20 2012-12-11 Qualcomm Incorporated PLL charge pump with reduced coupling to bias nodes
US8421509B1 (en) * 2011-10-25 2013-04-16 United Microelectronics Corp. Charge pump circuit with low clock feed-through
JP5580365B2 (ja) * 2012-05-29 2014-08-27 旭化成エレクトロニクス株式会社 電流制御回路およびこれを用いたｐｌｌ回路
US10186942B2 (en) * 2015-01-14 2019-01-22 Dialog Semiconductor (Uk) Limited Methods and apparatus for discharging a node of an electrical circuit
CN112653327B (zh) * 2020-12-24 2022-07-01 重庆邮电大学 一种宽锁定范围低电流失配的电荷泵
DE102021211116A1 (de) * 2021-10-01 2023-04-06 Vitesco Technologies GmbH Integrierte Schaltungsanordnung mit einer steuerbaren Stromquelle, sowie Verfahren zum Steuern einer Stromquelle

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4216712A1 (de) * 1992-05-20 1993-11-25 Siemens Ag Schaltbare Stromquellenschaltung und Verwendung einer solchen in einer Phasedetectoranordnung
AU7373794A (en) * 1993-07-30 1995-02-28 Apple Computer, Inc. Method and apparatus for charge pump with reduced charge injection
US5646563A (en) * 1994-07-15 1997-07-08 National Semiconductor Corporation Charge pump with near zero offset current
US5477193A (en) * 1994-10-21 1995-12-19 Cyrix Corporation Current source loop filter with automatic gain control
US5473283A (en) 1994-11-07 1995-12-05 National Semiconductor Corporation Cascode switched charge pump circuit
US5532636A (en) * 1995-03-10 1996-07-02 Intel Corporation Source-switched charge pump circuit
US5629641A (en) * 1996-02-06 1997-05-13 Advanced Micro Devices, Inc. Differential CMOS current amplifier with controlled bandwidth and common mode distortion
US5734297A (en) * 1996-03-29 1998-03-31 Philips Electronics North America Corporation Rail-to-rail input stages with constant gm and constant common-mode output currents
JP3827403B2 (ja) * 1997-05-20 2006-09-27 富士通株式会社 電流スイッチ回路及びそれを利用したｐｌｌ回路
JPH1168560A (ja) 1997-08-20 1999-03-09 Nec Corp Ｐｌｌ周波数シンセサイザおよびチャージポンプ回路
FR2767977A1 (fr) 1997-08-27 1999-02-26 Philips Electronics Nv Etage de sortie pour pompe de charge faible courant et demodulateur integrant une telle pompe de charge
US5945855A (en) 1997-08-29 1999-08-31 Adaptec, Inc. High speed phase lock loop having high precision charge pump with error cancellation
US6160432A (en) * 1999-04-30 2000-12-12 Conexant Systems, Inc. Source-switched or gate-switched charge pump having cascoded output

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100750059B1 (ko) * 2001-11-20 2007-08-16 매그나칩 반도체 유한회사 전류 제어 수단을 구비한 전하 펌핑 회로
KR100422578B1 (ko) * 2001-12-06 2004-03-16 주식회사 하이닉스반도체 지터 감소된 차지 펌프 회로
US7893737B2 (en) 2003-12-11 2011-02-22 Mosaid Technologies Incorporated Charge pump for PLL/DLL
KR100900864B1 (ko) * 2003-12-11 2009-06-04 모사이드 테크놀로지스, 인코포레이티드 Ｐｌｌ／ｄｌｌ의 고출력 임피던스 충전 펌프
US7616035B2 (en) 2003-12-11 2009-11-10 Mosaid Technologies, Inc. Charge pump for PLL/DLL
US7692461B2 (en) 2003-12-11 2010-04-06 Mosaid Technologies Incorporated Charge pump for PLL/DLL
KR100968296B1 (ko) * 2003-12-11 2010-07-07 모사이드 테크놀로지스, 인코포레이티드 Ｐｌｌ／ｄｌｌ의 고출력 임피던스 충전 펌프
US8049541B2 (en) 2003-12-11 2011-11-01 Mosaid Technologies Incorporated Charge pump for PLL/DLL
US8222937B2 (en) 2003-12-11 2012-07-17 Mosaid Technologies Incorporated Charge pump for PLL/DLL
USRE47715E1 (en) 2003-12-11 2019-11-05 Conversant Intellectual Property Management Inc. Charge pump for PLL/DLL
USRE49018E1 (en) 2003-12-11 2022-04-05 Mosaid Technologies Incorporated Charge pump for PLL/DLL
US7750695B2 (en) 2004-12-13 2010-07-06 Mosaid Technologies Incorporated Phase-locked loop circuitry using charge pumps with current mirror circuitry
US7868808B2 (en) 2004-12-13 2011-01-11 Mosaid Technologies Incorporated Phase-locked loop circuitry using charge pumps with current mirror circuitry
KR100818799B1 (ko) * 2006-05-25 2008-04-02 삼성전자주식회사 턴-오프 시간을 감소시킬 수 있는 전하 펌프 및 이를구비하는 위상동기루프
KR20160024210A (ko) * 2014-08-25 2016-03-04 삼성전자주식회사 반도체 장치와 이를 포함하는 위상 동기 회로

Also Published As

Publication number Publication date
JP3976165B2 (ja) 2007-09-12
JP2002026727A (ja) 2002-01-25
US6535051B2 (en) 2003-03-18
DE10128384A1 (de) 2002-01-10
KR100374631B1 (ko) 2003-03-04
DE10128384B4 (de) 2004-02-05
US20010052811A1 (en) 2001-12-20

Similar Documents

Publication Publication Date Title
KR100374631B1 (ko) 전하펌프 회로
USRE49018E1 (en) Charge pump for PLL/DLL
KR100416589B1 (ko) 스위칭 특성을 개선하고 누설전류를 감소시키는 전하펌프회로 및 이를 구비하는 위상동기 루프
US7176740B2 (en) Level conversion circuit
US6466078B1 (en) Reduced static phase error CMOS PLL charge pump
US6384652B1 (en) Clock duty cycle correction circuit
US7719331B2 (en) PLL circuit
US20020186072A1 (en) Voltage controlled oscillation circuit
US5585747A (en) High speed low power sense amplifier
JP3109560B2 (ja) ばらつき補償技術による半導体集積回路
US6329872B1 (en) Charge pump circuit for a phase locked loop
US20030011418A1 (en) Level shifting circuit
US6426614B1 (en) Boot-strapped current switch
US11894817B2 (en) Slew boost circuit for an operational amplifier
US5929679A (en) Voltage monitoring circuit capable of reducing power dissipation
US6677825B2 (en) Ring oscillator circuit and a delay circuit
US7132865B1 (en) Mitigating parasitic current that leaks to the control voltage node of a phase-locked loop
KR20030002242A (ko) 클럭 동기 장치의 지연 회로
US20050110525A1 (en) Current-mode logic circuit
US7372321B2 (en) Robust start-up circuit and method for on-chip self-biased voltage and/or current reference
EP0868026B1 (en) Variable delay circuit
JP2585450B2 (ja) 半導体回路装置
JP2006155359A (ja) 降圧回路
KR100540176B1 (ko) 위상 동기 루프의 고속 저전압 전하펌프
JPH0462494B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee