KR20010106584A - 프리페치 동작모드를 가지는 반도체 메모리 장치 및 메인데이터 라인수를 줄이기 위한 데이터 전송방법 - Google Patents

프리페치 동작모드를 가지는 반도체 메모리 장치 및 메인데이터 라인수를 줄이기 위한 데이터 전송방법 Download PDF

Info

Publication number
KR20010106584A
KR20010106584A KR1020000027402A KR20000027402A KR20010106584A KR 20010106584 A KR20010106584 A KR 20010106584A KR 1020000027402 A KR1020000027402 A KR 1020000027402A KR 20000027402 A KR20000027402 A KR 20000027402A KR 20010106584 A KR20010106584 A KR 20010106584A
Authority
KR
South Korea
Prior art keywords
data
cell
main data
block sense
transmission
Prior art date
Application number
KR1020000027402A
Other languages
English (en)
Other versions
KR100372247B1 (ko
Inventor
손교민
노용환
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR10-2000-0027402A priority Critical patent/KR100372247B1/ko
Priority to DE10058227A priority patent/DE10058227B4/de
Priority to JP2001090891A priority patent/JP4828037B2/ja
Priority to US09/846,156 priority patent/US6456551B2/en
Publication of KR20010106584A publication Critical patent/KR20010106584A/ko
Application granted granted Critical
Publication of KR100372247B1 publication Critical patent/KR100372247B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/107—Serial-parallel conversion of data or prefetch

Abstract

데이터 전송을 위해 블록 센스앰프 어레이들과 데이터 출력버퍼들간에 연결된 복수의 메인 데이터 라인을 가지며, 하나의 입출력 포트에 대응하여 복수의 메모리셀로부터 리드된 복수개의 셀 데이터를 프리페치하는 동기 반도체 메모리 장치는, 상기 메인 데이터 라인의 필요개수를 줄이기 위하여, 상기 블록 센스앰프 어레이 내의 대응되는 블록 센스앰프들과 연결되어 상기 블록 센스앰프들로부터 각기 제공되어지는 상기 복수개의 셀 데이터를 병렬로 수신하고 대응되는 하나의 메인 데이터 라인에 시분할적으로 직렬전송하는 패스 및 래치부를 구비하는 것에 의해, 메인 데이터 라인의 필요개수가 최소화되어 칩의 사이즈가 줄어들고, 피크전류가 감소된다.

Description

프리페치 동작모드를 가지는 반도체 메모리 장치 및 메인 데이터 라인수를 줄이기 위한 데이터 전송방법{semiconductor memory device having prefetch operation mode and data transfer method for reducing the number of main data lines}
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 메인 데이터 라인의 수를 최소화 할 수 있는 프리페치 동작모드 타입 동기 반도체 메모리 장치에 관한 것이다.
컴퓨터, 통신 및 산업부문에 이용되는 컴퓨터등의 전자적 시스템이 대용량화 및 고속화됨에 따라 보다 저장능력이 크면서 고속동작기능을 갖는 메모리가 필요하게 된다. 따라서, 그러한 전자적 시스템에 사용되는 반도체 메모리는 보다 높은 집적율과 높은 데이터 전송율을 가져야 한다. 데이터 전송율을 높이기 위해 본 분야에서는 더블 데이터 레이트(Double Data Rate)방식이나 파이프 라인 버스트(pipelined burst)방식등이 여러 선행기술들에 개시되어 있다. 반도체 메모리에서 그러한 방식들을 구현하기 위해서는 데이터의 출력시점 이전에 미리 메모리 셀로부터 데이터를 내부적으로 읽어두는 프리페치 작업이 필요하다. 예컨대, 도 6과 같이 싱글 데이터 레이트로 동작하는 경우와는 달리, 도 5와 같이 더블 데이터 레이트로 동작하는 반도체 메모리의 경우 하나의 입출력 I/O포트를 통해 적어도 2개 혹은 4개이상의 데이터가 한 리드주기에 연속적으로 출력되어야 한다. 그러기 위해서는 한번에 2개 혹은 4개 이상의 데이터가 메모리 셀로부터 미리 읽혀져서 내부의 래치에 래치되어 있어야 하고, 이는 데이터 출력을 위한 클럭의 제공시 곧바로 입출력 포트를 통해 출력될 수 있어야 한다. 즉, 한 리드주기에 두 개의 데이터가 출력되는 더블 데이터 레이트의 경우, 한 주기동안 두 번의 리드동작을 하기란 어려우므로 한 I/O당 여러개의 데이터가 프리페치되는 것이다.
그러한 프리페치 동작의 구현에 따른 몇가지의 문제들을 규명하기 위해, 도 1과 같은 컨벤셔널 반도체 메모리 장치의 리드관련부가 블록도로서 도시되어 있다. 도면을 참조하면, 메모리 셀 어레이는 블록 단위로 나뉘어져 있고, 각각의 메모리 셀 어레이 블록(10∼10n)에는 블록 센스앰프 어레이(20∼20n)가 각기 대응적으로 연결된다. 하나의 블록 센스앰프 어레이(20)에서 나오는 출력라인들은 복수의 메인 데이터 라인(L1∼Ln)에 각기 순차로 대응되어 연결되고, 하나의 메인 데이터 라인(L1)은 복수의 블록 센스앰프 어레이(20∼20n)에서 각기 하나씩 나온 출력라인들에 연결된다. 복수의 메인 데이터 라인(L1∼Ln)은 각기 대응되는 복수의 데이터 출력버퍼(30∼30n)에 연결되어 있다.
도 1과 같은 구성에 따른 데이터 리드동작은 다음과 같다. 선택된 메모리 셀 어레이 블록내의 메모리 셀로부터 읽혀진 데이터는 대응되는 블록 센스앰프를 통해 증폭된다. 예컨대, 블록 센스앰프 어레이(20)의 첫 번째 센스앰프가 동작되는 경우라고 하면, 상기 블록 센스앰프 어레이(20)에서 증폭된 데이터는 메인 데이터 라인(L1)을 통해 데이터 출력버퍼(30)로 들어오게 된다. 더블 데이터 레이트 방식을 수행하기 위해서는 데이터 출력을 위한 클럭이 제공되기 이전에 또 다른 경로를 통해 데이터 출력버퍼에 데이터가 들어와야 한다. 그렇지만, 상기한 도 1의 구조에서는 사용중인 상기 메인 데이터 라인(L1)을 통해서는 데이터를 전송할 수 없으므로, 또 다른 메인 데이터 라인이 더 필요함을 알 수 있게 된다. 이와 같이, 프리페치 방식으로 데이터를 가져오기 위해서는 하나의 I/O당 메인 데이터 라인의 개수가 2배 혹은 4배가 필요하게 되는 것이다. 결국, 프리페치 방식의 구현을 위해 증가설치되는 메인 데이터 라인에 기인하여, 칩내의 점유면적은 커지게 되는 문제가 있다. 따라서, 이는 제품원가를 상승시키는 요인으로 작용하게 된다. 또한, 2배 혹은 4배의 메인 데이터 라인들이 한꺼번에 하이 또는 로우 레벨로 구동되어지도록 충전 및 방전이 수행되어야 하므로, 피크 전류가 증가하여 전력의 소모가 가중된다.
따라서, 데이터 라인의 개수를 증가시킴이 없이도 프리페치 방식의 동작을 구현하여, 칩의 사이즈 증가문제를 해결하고 피크전류를 적게 할 수 있는 바람직한 기술이 본 분야에서 절실히 요망된다.
따라서, 본 발명의 목적은 상기한 문제를 해소할 수 있는 반도체 장치를 제공함에 있다.
본 발명의 다른 목적은 프리페치 동작모드를 가지는 동기 반도체 메모리 장치 및 메인 데이터 라인수를 줄이기 위한 데이터 전송방법을 제공함에 있다.
본 발명의 또 다른 목적은 프리페치 동작모드를 가지면서도 메인 데이터 라인수를 최적으로 유지할 수 있는 동기 반도체 메모리 장치 및 그에 따른 데이터 전송방법을 제공함에 있다.
본 발명의 또 다른 목적은 칩의 사이즈 증가 및 피크전류 소모를 최소화하는 더블 데이터 레이트 타입 반도체 메모리 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 데이터 라인의 개수를 증가시킴이 없이도 프리페치 방식의 동작을 구현할 수 있는 스태이틱 랜덤 억세스 메모리를 제공함에 있다.
상기한 목적들 및 타의 목적을 달성하기 위한 본 발명의 일 아스팩트에 따라 , 데이터 전송을 위해 블록 센스앰프 어레이들과 데이터 출력버퍼들간에 연결된 복수의 메인 데이터 라인을 가지며, 하나의 입출력 포트에 대응하여 복수의 메모리셀로부터 리드된 복수개의 셀 데이터를 프리페치하는 반도체 메모리 장치는; 상기 메인 데이터 라인의 필요개수를 줄이기 위하여, 상기 블록 센스앰프 어레이 내의 대응되는 블록 센스앰프들과 연결되어 상기 블록 센스앰프들로부터 각기 제공되어지는 상기 복수개의 셀 데이터를 병렬로 수신하고 대응되는 하나의 메인 데이터 라인에 시분할적으로 직렬전송하는 패스 및 래치부를 구비함을 특징으로 한다.
상기한 본 발명의 구성에 따르면, 블록 센스앰프 후단에 마련된 패스 및 래치부에 의해 복수의 데이터는 복수의 횟수로 나뉘어서 동일한 메인 데이터 라인으로 전송된다. 따라서, 하나의 메인 데이터 라인을 통하여 복수의 데이터를 시분할적으로 전송할 수 있으므로, 프리페치 방식의 동작시에도 메인 데이터 라인의 개수는 증가되어질 필요가 없다.
도 1은 통상적(컨벤셔널)인 반도체 메모리 장치의 리드관련부의 블록도
도 2는 본 발명의 일 실시예에 따른 반도체 메모리 장치의 리드관련부의 블록도
도 3은 도 2중 패스 및 래치부의 상세회로도
도 4는 본 발명의 또 다른 실시예에 따른 반도체 메모리 장치의 리드관련부의 블록도
도 5는 일반적인 더블 데이터 레이트를 갖는 동작을 나타내는 파형도
도 6은 일반적인 싱글 데이터 레이트를 갖는 동작을 나타내는 파형도
상기한 본 발명의 목적들 및 타의 목적들, 특징, 그리고 이점들은, 첨부된 도면들을 참조하여 이하에서 기술되는 본 발명의 상세하고 바람직한 실시예의 설명에 의해 보다 명확해질 것이다. 도면들 내에서 서로 동일 내지 유사한 부분들은 설명 및 이해의 편의상 동일 내지 유사한 참조부호들로 기재됨을 주목하여야 한다.
도 2에는 본 발명의 일 실시예에 따른 반도체 메모리 장치의 리드관련부가블록도로서 도시되어 있다. 도 2를 참조하면, 메모리 셀 어레이 블록(10∼10n), 블록 센스앰프 어레이(20∼20n), 및 데이터 출력버퍼(30∼30n)는 도 1에서 보여진 구성과 동일하나, 상기 블록 센스앰프 어레이(20∼20n)의 후단에 설치된 패스/래치부(40∼40n)와 그에 연결된 복수의 메인 데이터 라인(L1∼Ln)의 구성이 도 1의 구성에 비해 특이하다. 여기서, 상기 패스/래치부(40∼40n)는 상기 블록 센스앰프 어레이 (20∼20n)내의 대응되는 블록 센스앰프들과 각기 연결된다. 상기 패스/래치부(40∼40n)는 상기 블록 센스앰프들로부터 각기 제공되어지는 복수개의 셀 데이터를 병렬로 수신하고 대응되는 하나의 메인 데이터 라인에 시분할적으로 직렬전송하는 기능을 수행한다. 따라서, 프리페치 방식의 동작시에도 메인 데이터 라인의 개수는 증가되어질 필요가 없다.
상기 패스/래치부들 (40∼40n)중 하나의 대표적 상세는 도 3에 도시된다. 도 도 3은 도 2중 패스 및 래치부의 상세회로도로서, 2개의 데이터 패스를 가지는 경우에 대한 구성예를 나타낸 것이다. 도면을 참조하면, 복수개의 셀 데이터중 대응되는 셀 데이터를 패스제어신호(PASS1)의 제1논리에 응답하여 각기 전송하는 제1,2전송게이트(PG1,PG2)와, 상기 대응되는 셀 데이터를 패스제어신호(PASS1)의 제2논리에 응답하여 각기 전송하는 제3,4전송게이트(PG3,PG4)와, 상기 제2 또는 제3전송게이트(PG2,PG3)에 동작적으로 연결되어 상기 제2 및 제3전송게이트중의 하나를 통해 수신되는 상기 셀 데이터를 래치하는 래치(L1)와, 상기 제1 및 제4전송게이트(PG1,PG4)중의 하나를 통해 수신되는 상기 셀 데이터를 제어신호로서 인가되는 셀신호(CELL)의 제1논리에 응답하여 상기 메인 데이터라인(MDL)에 전송하는 제5전송게이트(PG5)와, 상기 셀신호(CELL)가 제2논리상태를 유지하는 경우에 상기 래치(L1)에서 출력되는 상기 래치된 셀 데이터를 제어신호로서 인가되는 래치신호(LATCH)의 제1논리에 응답하여 상기 메인 데이터라인(MDL)에 전송하는 제6전송게이트(PG6)는 상기 패스 및 래치부(40)를 구성한다.
도 3에서, 블록 센스앰프 어레이에서 출력된 후 패스 및 래치부(40)에 인가되는 2개의 데이터중 곧바로 출력되어질 데이터는 제1전송게이트(PG1)와 제5전송 게이트(PG5)를 경유하는 제1패스(A)를 통해 메인 데이터라인(MDL)에 전송되고, 그 다음의 반주기 혹은 다음주기에 출력되어질 데이터는 제2전송게이트(PG2)와 래치(L1) 및 제6전송게이트(PG6)를 경유하는 제2패스(B)를 통해 상기 메인 데이터라인(MDL)에 전송된다. 구체적으로, 패스제어신호(PASS1)이 하이레벨로 인가되고 제어신호(CELL)가 하이레벨로 인가되면, 블록 센스앰프로부터 출력된 데이터 (IOx-1)는 제1패스게이트(PG1) 및 제5패스게이트(PG5)를 차례로 통과하여 메인 데이터라인(MDL)에 그대로 인가된다. 한편, 또 다른 블록 센스앰프로부터 출력된 데이터 (IOx-2)는 제2패스게이트(PG2)를 통과하여 래치(L1)에 인가된다. 래치(L1)에 인가된 데이터는 제어신호(LATCH)가 하이레벨로 될 때 까지 래치되어 있다가 상기 제어신호(LATCH)가 하이레벨이 되어 제6패스게이트(PG6)가 오픈될 때, 출력되어 메인 데이터라인(MDL)에 비로서 인가된다. 여기서 리드 동작시 첫 주기에서는 상기 제어신호(CELL)가 하이레벨이고 상기 제어신호(LATCH)가 로우레벨이며, 다음주기 혹은 반주기에서는 상기 제어신호(LATCH)만이 하이레벨로 된다. 따라서, 하나의 메인 데이터 라인(MDL)을 통해 두 경로(A,B)상의 데이터를 데이터 출력버퍼로 전송할 수있는 것이다. 하나의 메인 데이터라인을 통해 두 경로상의 데이터를 전송시 한주기의 반반을 나누어 사용하거나 각기 다른 주기에 나누어 사용함으로써 사용되는 메인 데이터 라인의 개수를 줄일 수 있다. 또한, 피크 전류가 감소된다.
상기한 바와 같은 회로구성은, 하나의 I/O당 데이터 개수가 둘 혹은 넷으로 되어 프리페치되는 경우에 적용 및 응용이 가능한데, 이하에서 보다 구체적인 경우를 나누어 설명하기로 한다.
먼저, 2비트 프리페치를 하는 DDR 기능을 가진 메모리 장치의 경우를 본다. 하나의 메모리 셀 어레이 블록이 9개의 I/O로 구성되어 있을 경우라 가정한다. 통상의 메모리 장치에서, 하나의 I/O당 MDL/MDLB의 쌍으로된 두 개의 메인 데이터 라인으로 구성되어 있으므로, 도 1의 경우에는 9*2즉 18개의 데이터 라인이 필요하게 된다. DDR의 경우라면 여기에 2배가 되므로 36개의 메인 데이터라인이 필요해진다. 이 경우에, 상기한 본 실시예와 같은 패스/래치부(40∼40n)를 구현하면 반으로 줄일 수 있다. 즉, 18개의 메인 데이터라인을 줄일 수 있는 것이다.
이제 4비트 프리페치를 행하는 DDR 기능을 가진 메모리 장치의 경우를 본다. 기본적으로 2주기에 걸쳐 4개의 버스트 데이터를 내어놓는 기능을 가지고 있는 메모리 장치의 경우는 2가지 방법이 있다. 한가지는 첫 번째에서 설명한 것과 유사하게 반주기에 하나씩 데이터를 4회전송함으로써 18개의 메인 데이터라인만으로 구현하는 것이다. 그러나 고속의 메모리의 경우에 그러한 전송은 어려울 수 있으므로 36개의 데이터 라인을 두고서 한 주기에 2개의 데이터를 전송하는 것이 나머지 한 가지 방법이다. 결국, 한번에 4개의 데이터를 전송하려고 할 경우 72개의 메인 데이터라인들이 필요하였던 것을, 상기한 본 실시예와 같은 패스/래치부(40∼40n)를 구현하면 36개의 데이터라인을 줄일 수 있게 된다.
또한, 2비트 또는 4비트 이상의 프리페치를 하는 SDR(한주기에 한 I/O를 통해 한 개의 데이터만 출력하는 기능)메모리 장치의 경우에도 상기한 본 발명의 실시예를 적용할 수 있다. 이 경우에는 매 주기마다 새로 메모리 셀로부터 읽기를 하여 데이터를 가져오는 것도 가능하다. 그러나, 고속 동작에서 한 주기가 매우 짧아 매번 읽기동작을 행하기가 어려우므로, 첫 번째 주기의 레이턴시를 이용하여 도 3의 동작과 같이, 한번에 여러 비트의 데이터를 읽어놓고 하나의 데이터씩 메인 데이터라인을 통하여 출력을 행한다. 이 경우에도 필요한 메인 데이터라인의 수를 최소화 할 수 있게된다.
상기한 세가지의 경우 모두는 도 2와 도 3의 구성 및 응용구성으로 구현하는 것이 가능하며, 도 3에서 달라질 수 있는 것은 제어신호(LATCH 및 LATCHB)와, 상기 제어신호(CELL,CELLB)의 동작타이밍 관계이다. 물론, 도 3의 경우는 2비트 프리페치의 경우를 예로 든 것이다.
4비트 프리페치의 경우는 도 3에서 보여진 바와 같은 데이터 패스를 2개 더 추가하여 총 4개로 형성하거나, 데이터 패스를 2개로 하되 도 4와 같이 데이터 출력버퍼(30∼30n)를 기준으로 메모리 셀 어레이 블록, 블록 센스앰프 어레이, 및 패스/래치부가 대칭된 구조를 이루게 하여, 메인 데이터라인에 각각 데이터를 전송할 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 반도체 메모리 장치의 리드관련부의 블록도로서, 메모리 셀 어레이 블록(10∼10n), 블록 센스앰프 어레이(20∼20n), 및 패스/래치부(40∼40n)는, 데이터 출력버퍼(30∼30n)를 기준으로 메모리 셀 어레이 블록(11∼11n), 블록 센스앰프 어레이(21∼21n), 및 패스/래치부(41∼41n)와 각기 대칭구조를 이루고 있는 것이 도시되어 있다. 상기 도 4는 2개의 데이터 패스를 가지고서 4비트 프리페치를 행하는 경우를 위해 마련된 것이다. 여기서, 상기 패스/래치부(40∼40n, 41∼41n)는 대응되는 블록 센스앰프들로부터 각기 제공되어지는 복수개의 셀 데이터를 병렬로 수신하고 제1,2메인 데이터라인들(MDL-1, MDL-2)중 대응되는 하나의 메인 데이터 라인에 시분할적으로 직렬전송하는 기능을 수행한다. 따라서, 4비트 프리페치 방식의 동작시에도 메인 데이터 라인의 개수는 도 2의 경우에 비해 2배만 증가된다.
그러므로, 본 발명의 실시예들에 따르면 메인 데이터 라인을 줄일 수 있어 생산 원가를 절감하고, 칩상에서 점유하는 면적을 줄일 수 있으며, 피크 전류를 감소시킬 수 있게 된다.
상기한 바와 같이, 본 발명은 도면을 기준으로 예를들어 기술되었지만 이에 한정되지 않으며 발명의 기술적 사상을 벗어나지 않는 범위내에서 본 발명이 속하는 기술분야에서 통상의 지식을 갖는 자에 의해 다양한 변화와 변경이 가능함은 물론이다. 예를 들어, 사안에 따라 도 3내의 데이터 패스를 가감하거나, 래치 및 전송게이트의 연결관계를 변경할 수 있음은 물론이다.
상술한 바와 같이, 블록 센스앰프들로부터 각기 제공되어지는 복수개의 셀 데이터를 병렬로 수신하고 대응되는 하나의 메인 데이터 라인에 시분할적으로 직렬전송하는 패스 및 래치부를 구비하는 본 발명에 따르면, 메인 데이터 라인의 필요개수가 최소화되어 칩의 전체 사이즈가 줄어드는 효과 및 피크전류가 감소되는 효과를 갖는다. 따라서, 보다 고집적화되고 보다 고속으로 동작하는 반도체 메모리 장치에 유리하게 적용되는 이점이 있다.

Claims (8)

  1. 데이터 전송을 위해 블록 센스앰프 어레이들과 데이터 출력버퍼들간에 연결된 복수의 메인 데이터 라인을 가지며, 하나의 입출력 포트에 대응하여 복수의 메모리셀로부터 리드된 복수개의 셀 데이터를 프리페치하는 동기 반도체 메모리 장치에 있어서:
    상기 메인 데이터 라인의 필요개수를 줄이기 위하여, 상기 블록 센스앰프 어레이 내의 대응되는 블록 센스앰프들과 연결되며, 상기 블록 센스앰프들로부터 각기 제공되어지는 상기 복수개의 셀 데이터를 인가되는 제어신호들에 응답하여 병렬로 수신하고 대응되는 하나의 메인 데이터 라인에 시분할적으로 직렬전송하는 패스 및 래치부를 구비함을 특징으로 하는 장치.
  2. 제1항에 있어서, 상기 복수개의 셀 데이터가 2개인 경우에 상기 메인 데이터라인으로의 전송은 시스템클럭의 반주기에 동안에 2회에 걸쳐 수행됨을 특징으로 하는 장치.
  3. 제1항에 있어서, 상기 복수개의 셀 데이터가 2개인 경우에 상기 메인 데이터라인으로의 전송은 시스템클럭의 한주기에 동안에 2회에 걸쳐 수행됨을 특징으로하는 장치.
  4. 제1항에 있어서, 상기 복수개의 셀 데이터가 4개인 경우에 상기 메인 데이터라인으로의 전송은 시스템클럭의 한주기에 동안에 4회에 걸쳐 수행됨을 특징으로 하는 장치.
  5. 제1항에 있어서, 상기 복수개의 셀 데이터가 4개인 경우에 상기 메인 데이터라인으로의 전송은 시스템클럭의 2주기에 동안에 4회에 걸쳐 수행됨을 특징으로 하는 장치.
  6. 제1항에 있어서, 상기 패스 및 래치부는;
    상기 복수개의 셀 데이터중 대응되는 셀 데이터를 패스제어신호의 제1논리에 응답하여 각기 전송하는 제1,2전송게이트와, 상기 대응되는 셀 데이터를 패스제어신호의 제2논리에 응답하여 각기 전송하는 제3,4전송게이트와, 상기 제2 또는 제3전송게이트에 동작적으로 연결되어 상기 제2 및 제3전송게이트중의 하나를 통해 수신되는 상기 셀 데이터를 래치하는 래치와, 상기 제1 및 제4전송게이트중의 하나를 통해 수신되는 상기 셀 데이터를 제어신호로서 인가되는 셀신호의 제1논리에 응답하여 상기 메인 데이터라인에 전송하는 제5전송게이트와, 상기 셀신호가 제2논리상태를 유지하는 경우에 상기 래치에서 출력되는 상기 래치된 셀 데이터를 제어신호로서 인가되는 래치신호의 제1논리에 응답하여 상기 메인 데이터라인에 전송하는 제6전송게이트를 가짐을 특징으로 하는 장치.
  7. 데이터 전송을 위해 블록 센스앰프 어레이들과 데이터 출력버퍼들간에 연결된 복수의 메인 데이터 라인을 가지며, 하나의 입출력 포트에 대응하여 복수의 메모리셀로부터 리드된 복수개의 셀 데이터를 프리페치하며, 상기 데이터 출력버퍼들을 기준으로 블록 센스앰프 어레이들 및 메모리 셀 어레이 블록들이 대칭된 구조를 이루는 반도체 메모리 장치에 있어서:
    4비트 프리페치를 수행하기 위해, 상기 블록 센스앰프 어레이 내의 대응되는 블록 센스앰프들과 연결되어 상기 블록 센스앰프들로부터 각기 제공되어지는 2개의 셀 데이터를 병렬로 수신하고 대응되는 각각의 메인 데이터 라인에 시분할적으로 직렬전송하는 패스 및 래치부를 상기 데이터 출력버퍼들에 기준하여 대칭적으로 구비함을 특징으로 하는 장치.
  8. 데이터 전송을 위해 블록 센스앰프 어레이들과 데이터 출력버퍼들간에 연결된 복수의 메인 데이터 라인을 가지며, 하나의 입출력 포트에 대응하여 복수의 메모리셀로부터 리드된 복수개의 셀 데이터를 프리페치하는 동기 반도체 메모리 장치에서의 데이터 전송방법에 있어서:
    상기 블록 센스앰프 어레이 내의 대응되는 블록 센스앰프들로부터 각기 제공되어지는 상기 복수개의 셀 데이터를 병렬로 수신하는 단계와;
    상기 수신된 복수개의 셀 데이터를 제어신호에 따라 하나의 메인 데이터 라인에 시분할적으로 직렬전송하는 단계를 가짐을 특징으로 하는 방법.
KR10-2000-0027402A 2000-05-22 2000-05-22 프리페치 동작모드를 가지는 반도체 메모리 장치 및 메인데이터 라인수를 줄이기 위한 데이터 전송방법 KR100372247B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2000-0027402A KR100372247B1 (ko) 2000-05-22 2000-05-22 프리페치 동작모드를 가지는 반도체 메모리 장치 및 메인데이터 라인수를 줄이기 위한 데이터 전송방법
DE10058227A DE10058227B4 (de) 2000-05-22 2000-11-17 Halbleiterspeicherbauelement, Durchlass-/Zwischenspeichereinheit hierfür und zugehöriges Datenübertragungsverfahren
JP2001090891A JP4828037B2 (ja) 2000-05-22 2001-03-27 半導体メモリ装置及びデータ伝送方法
US09/846,156 US6456551B2 (en) 2000-05-22 2001-04-30 Semiconductor memory device having prefetch operation mode and data transfer method for reducing the number of main data lines

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0027402A KR100372247B1 (ko) 2000-05-22 2000-05-22 프리페치 동작모드를 가지는 반도체 메모리 장치 및 메인데이터 라인수를 줄이기 위한 데이터 전송방법

Publications (2)

Publication Number Publication Date
KR20010106584A true KR20010106584A (ko) 2001-12-07
KR100372247B1 KR100372247B1 (ko) 2003-02-17

Family

ID=19669531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0027402A KR100372247B1 (ko) 2000-05-22 2000-05-22 프리페치 동작모드를 가지는 반도체 메모리 장치 및 메인데이터 라인수를 줄이기 위한 데이터 전송방법

Country Status (4)

Country Link
US (1) US6456551B2 (ko)
JP (1) JP4828037B2 (ko)
KR (1) KR100372247B1 (ko)
DE (1) DE10058227B4 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030003054A (ko) * 2001-06-29 2003-01-09 휴렛-팩커드 컴퍼니(델라웨어주법인) 메모리 장치 및 상호접속 수 감소 방법
KR100421905B1 (ko) * 2001-05-15 2004-03-10 주식회사 하이닉스반도체 반도체 메모리 장치
US7643355B2 (en) 2006-09-05 2010-01-05 Samsung Electronics Co., Ltd. Semiconductor memory device and method of inputting/outputting data

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515914B2 (en) * 2001-03-21 2003-02-04 Micron Technology, Inc. Memory device and method having data path with multiple prefetch I/O configurations
KR100459726B1 (ko) * 2002-10-05 2004-12-03 삼성전자주식회사 멀티-비트 프리페치 반도체 장치의 데이터 반전 회로 및데이터 반전 방법
US6992506B2 (en) * 2003-03-26 2006-01-31 Samsung Electronics Co., Ltd. Integrated circuit devices having data inversion circuits therein with multi-bit prefetch structures and methods of operating same
CN1875427A (zh) * 2003-11-06 2006-12-06 国际商业机器公司 半导体存储器及其脉冲串操作方法
KR100518604B1 (ko) * 2003-12-13 2005-10-04 삼성전자주식회사 데이터의 독출 간격에 따라 반전 처리 동작을 수행하는반도체 장치의 데이터 반전회로 및 데이터 반전방법
US7170321B2 (en) * 2004-08-27 2007-01-30 Qortek, Inc. Gate drive circuit with negative offset
US7342835B2 (en) * 2005-04-14 2008-03-11 Winbond Electronics Corp. Memory device with pre-fetch circuit and pre-fetch method
JP4470183B2 (ja) 2006-08-28 2010-06-02 エルピーダメモリ株式会社 半導体記憶装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4450538A (en) * 1978-12-23 1984-05-22 Tokyo Shibaura Denki Kabushiki Kaisha Address accessed memory device having parallel to serial conversion
JPS57150190A (en) * 1981-02-27 1982-09-16 Hitachi Ltd Monolithic storage device
US4718039A (en) * 1984-06-29 1988-01-05 International Business Machines Intermediate memory array with a parallel port and a buffered serial port
JPH0642196B2 (ja) * 1988-06-09 1994-06-01 株式会社東芝 倍密度走査用ラインメモリ
JP2850431B2 (ja) * 1988-09-05 1999-01-27 セイコーエプソン株式会社 記録媒体駆動装置及びこれを備えた電子機器
JP3304893B2 (ja) * 1994-06-28 2002-07-22 日本電気株式会社 メモリ選択回路及び半導体メモリ装置
TW293107B (ko) * 1994-10-28 1996-12-11 Matsushita Electric Ind Co Ltd
JP2907074B2 (ja) * 1995-08-25 1999-06-21 日本電気株式会社 半導体記憶装置
KR100224769B1 (ko) * 1995-12-29 1999-10-15 김영환 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치
JPH09223389A (ja) * 1996-02-15 1997-08-26 Mitsubishi Electric Corp 同期型半導体記憶装置
JPH09231755A (ja) * 1996-02-23 1997-09-05 Hitachi Ltd ダイナミック型ｒａｍ
JP3569417B2 (ja) * 1996-07-19 2004-09-22 株式会社ルネサステクノロジ 半導体メモリ
JP3789173B2 (ja) * 1996-07-22 2006-06-21 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置及び半導体記憶装置のアクセス方法
JPH10111828A (ja) * 1996-09-27 1998-04-28 Internatl Business Mach Corp <Ibm> メモリシステム、データ転送方法
JPH10255459A (ja) * 1997-03-10 1998-09-25 Mitsubishi Electric Corp ラインメモリ
KR100253564B1 (ko) * 1997-04-25 2000-05-01 김영환 고속 동작용 싱크로노스 디램
JP3788867B2 (ja) * 1997-10-28 2006-06-21 株式会社東芝 半導体記憶装置
KR100278653B1 (ko) * 1998-01-23 2001-02-01 윤종용 이중 데이터율 모드 반도체 메모리 장치
US6198688B1 (en) * 1998-04-02 2001-03-06 Hyundai Electronics Industries, Co., Ltd. Interface for synchronous semiconductor memories
JP4000233B2 (ja) * 1998-06-03 2007-10-31 富士通株式会社 半導体記憶装置及びデータバス制御方法
JP2000011681A (ja) * 1998-06-22 2000-01-14 Mitsubishi Electric Corp 同期型半導体記憶装置
JP3604291B2 (ja) * 1998-10-08 2004-12-22 富士通株式会社 ダブルレートの入出力回路を有するメモリデバイス
JP2000260181A (ja) * 1999-03-08 2000-09-22 Toshiba Corp 同期型半導体記憶装置
JP2001273773A (ja) * 2000-03-27 2001-10-05 Sanyo Electric Co Ltd 半導体メモリ装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421905B1 (ko) * 2001-05-15 2004-03-10 주식회사 하이닉스반도체 반도체 메모리 장치
KR20030003054A (ko) * 2001-06-29 2003-01-09 휴렛-팩커드 컴퍼니(델라웨어주법인) 메모리 장치 및 상호접속 수 감소 방법
US7643355B2 (en) 2006-09-05 2010-01-05 Samsung Electronics Co., Ltd. Semiconductor memory device and method of inputting/outputting data

Also Published As

Publication number Publication date
DE10058227A1 (de) 2001-11-29
JP2001332090A (ja) 2001-11-30
DE10058227B4 (de) 2008-07-17
JP4828037B2 (ja) 2011-11-30
KR100372247B1 (ko) 2003-02-17
US20010046176A1 (en) 2001-11-29
US6456551B2 (en) 2002-09-24

Similar Documents

Publication Publication Date Title
JP5625163B2 (ja) 多重プリフェッチｉ／ｏ構成を備えるデータパスを有するメモリデバイスおよび方法
US6377503B1 (en) Synchronous dynamic random access memory
KR101445013B1 (ko) 직렬 및 병렬 모드를 갖는 메모리 시스템 및 방법
US20020023191A1 (en) Semiconductor memory device and memory system using the same
US6104663A (en) Memory array with a simultaneous read or simultaneous write ports
US4633440A (en) Multi-port memory chip in a hierarchical memory
JPH0522997B2 (ko)
US20090097348A1 (en) Integrated circuit including a memory module having a plurality of memory banks
KR100372247B1 (ko) 프리페치 동작모드를 가지는 반도체 메모리 장치 및 메인데이터 라인수를 줄이기 위한 데이터 전송방법
EP0388175B1 (en) Semiconductor memory device
KR910002963B1 (ko) 고집적 밀도를 가능케하는 dram용 데이터 입출력 회로
US4796224A (en) Layout for stable high speed semiconductor memory device
US5854767A (en) Semiconductor memory device having a plurality of blocks each including a parallel/serial conversion circuit
US5537352A (en) Integrated semiconductor memory configuration
US5307323A (en) Dual-port memory
US6219283B1 (en) Memory device with local write data latches
US8806155B2 (en) Methods and apparatus for designating or using data status indicators
KR100297735B1 (ko) 기능블록들의 효율적인 배치를 갖는 반도체 메모리장치
US7362650B2 (en) Memory arrangement having a plurality of RAM chips
US6337826B1 (en) Clock synchronization semiconductor memory device sequentially outputting data bit by bit
CN113157632A (zh) 存储器内处理器件
CN110060721A (zh) 一种动态随机存储器数据传输通道
CN209657808U (zh) 一种动态随机存储器数据传输通道
KR20020054506A (ko) 레이트 선택 동기 파이프라인 타입 반도체 메모리장치에서의 데이터 코히런시 유지방법 및 그에 따른데이터 코히런시 유지회로
JPH11250659A (ja) バンク選択可能なｙデコーダ回路および動作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 13