KR20010085677A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20010085677A
KR20010085677A KR1020010010091A KR20010010091A KR20010085677A KR 20010085677 A KR20010085677 A KR 20010085677A KR 1020010010091 A KR1020010010091 A KR 1020010010091A KR 20010010091 A KR20010010091 A KR 20010010091A KR 20010085677 A KR20010085677 A KR 20010085677A
Authority
KR
South Korea
Prior art keywords
insulating film
film
electrode
gas
plasma
Prior art date
Application number
KR1020010010091A
Other languages
English (en)
Other versions
KR100407012B1 (ko
Inventor
시오야요시미
오히라고우이찌
마에다가즈오
스즈끼도모미
이까꾸라히로시
야마모또요우이찌
고다께유이찌로
오가와라쇼지
구로또비마꼬또
Original Assignee
무라세 하루오
캐논 한바이 가부시끼가이샤
마에다 가즈오
가부시끼가이샤 한도따이 프로세스 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 무라세 하루오, 캐논 한바이 가부시끼가이샤, 마에다 가즈오, 가부시끼가이샤 한도따이 프로세스 켄큐쇼 filed Critical 무라세 하루오
Publication of KR20010085677A publication Critical patent/KR20010085677A/ko
Application granted granted Critical
Publication of KR100407012B1 publication Critical patent/KR100407012B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

배선(23)이 노출되어 있는 피성막기판(21) 상에 층간절연막(25)을 형성하는 반도체 장치의 제조 방법에 있어서, 실리콘(Si), 산소(O), 탄소(C) 및 수소(H)를 함유한 실리콘 화합물을 성막가스로서 플라즈마화하여 반응시켜, 배선(23)과 층간절연막(25) 사이에, Si, O, C, H를 함유한 블록 절연막(24)을 형성한다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것이며, 보다 자세하게는 배선을 피복하여 저유전율을 갖는 층간절연막을 형성하고, 그 층간절연막에 비어 홀 또는 콘택트 홀을 형성하는 반도체 장치 및 그 제조 방법에 관한 것이다.
근년 반도체 집적회로장치의 고집적도화, 고밀도화와 동시에, 데이터 전송속도의 고속화가 요구되고 있다. 이 때문에 RC 딜레이가 작은 저유전율막이 사용되고 있다. 예를 들면 비유전율 3.5∼3.8의 SiOF막이나 비유전율 3.0∼3.1의 다공질SiO2막 등이다.
한편 배선재료에 관해서, 종래의 알루미늄(Al)으로부터 전기저항이 낮은 동(Cu)배선으로 변하고 있다.
동배선 상에 저유전율을 갖는 절연막(이하 저유전율막이라 칭함)을 형성하고, 그 후 저유전율막에 비어 홀을 형성하지만, 그 때 하지의 동배선의 산화나 에칭을 방지하기 위해서, 동배선을 보호하는 블록 절연막이 필요하게 된다. 종래 그 블록 절연막으로서 실리콘질화막(이하 SiN막이라 칭함)을 사용하고 있다.
그러나 SiN막은 비유전율이 대략 7 정도로 높다는 문제가 있다.
그래서 층간절연막으로서 플라즈마 CVD법에 의해서 형성된 SiC막을 사용하는 것을 생각할 수 있으나, 이 막은 비유전율이 5 정도로 비교적 낮지만, 리크전류가 크고, 이 층간절연막을 사이에 끼는 배선간에서 리크전류가 생??다는 문제가 있다.
또 블록절연막은 하지의 동배선 중 동이 층간절연막에 확산되는 것을 방지하는 기능을 갖고 있는 것이 바람직하다.
본 발명의 목적은 상기의 종래예의 문제점에 비추어서 창작된 것으로서, 배선을 피복하여 저유전율을 갖는 층간절연막을 형성하고, 또한 층간절연막에 비어 홀이나 콘택트 홀을 형성했을 때에, 배선의 산화나 에칭을 방지할 수 있는 반도체 장치 및 그 제조 방법을 제공하는 것이다. 다른 목적은 층간절연막을 사이에 끼는 배선간의 리크전류를 작게 할 수 있는 반도체 장치 및 그 제조 방법을 제공하는 것이다. 또 다른 목적은 배선의 재료가 층간절연막에 확산되는 것을 방지할 수 있는 반도체 장치 및 그 제조 방법을 제공하는 것이다.
본 발명인 배선 상에 층간절연막을 형성하는 반도체 장치의 제조 방법에 있어서, 실리콘(Si), 산소(O), 탄소(C) 및 수소(H)만을 함유한 실리콘 화합물을 플라즈마화하여 반응시키고, 배선과 층간절연막 사이에 Si, O, C, H를 함유한 블록 절연막을 형성하고 있다.
실리콘(Si), 산소(O), 탄소(C) 및 수소(H)를 함유한 실리콘 화합물을 성막가스로서 사용하고, 산화제를 사용하지 않기 때문에 블록 절연막을 형성할 때에 하부배선, 예를 들면 동배선이 산화되는 것을 방지할 수 있다. 또 층간절연막을 형성할 때에는 하부배선은 이미 블록 절연막에 의해서 피복되어 있기 때문에, 층간절연막을 형성할 때에 산화제를 사용하여도, 하부배선이 산화되는 것을 방지할 수 있다.
그런데 저유전율을 갖는 층간절연막은 일반적으로 다공질이어서, 외부로부터 수분 등이 층간절연막을 통해서 하부배선까지 침입하기 쉽다. 이에 대하여 하부배선과 저유전율을 갖는 층간절연막 사이에 블록 절연막을 형성한 경우, 외부로부터 수분 등이 층간절연막을 통해서 침입해 들어와도 블록 절연막에 의해서 저지되어, 하부배선까지 도달하지 않는다. 이에 의해서 하부배선의 부식을 방지할 수 있다.
또 블록 절연막을 사이에 낌으로써 하부배선에서 층간절연막에의 하부배선의 재료인 동의 확산을 방지하여, 층간절연막을 사이에 끼는 배선간의 리크전류를 저감할 수 있다.
그리고 블록 절연막은 층간절연막의 일부를 차지하는 데에 불과하므로, 층간절연막 전체의 유전율을 저감할 수 있다.
또 층간절연막에 하부배선에 도달하는 개구부를 형성하는 경우, 우선 포토레지스트막을 마스크로서 상부의 층간절연막만을 에칭하여 블록 절연막에서 에칭을 멈추고, 그 후 블록 절연막을 에칭한다. 이와 같이 하면 포토레지스트막을 제거하기 위한 애싱가스나 에칭가스에 노출되지 않기 때문에, 하부배선에의 이온충격을 최소한으로 하여 하부배선의 에칭을 억제하는 동시에 하부배선의 산화를 억제할 수 있다.
특히 블록 절연막의 아래에 비유전율이 높고, 치밀성이 높은 절연막, 예를 들면 C, H를 함유한 절연막이나 Si, C를 함유한 절연막을 얇게 형성하여 부블록 절연막으로 하고, 블록 절연막을 2층으로 함으로써, 부블록 막으로 하여 치밀성이 높은 절연막을 사용한 경우에도, 리크전류를 저감하면서 층간절연막 전체의 유전율을 저감할 수 있다.
예를 들면 치밀성이 높은 막은 평행 평판형의 플라즈마 성막 장치를 사용하고, 또한 저주파수의 전원 및 고주파수의 전원을 각각 하부전극 및 상부전극에 접속하고, 저주파수의 인가전력을 고주파수의 인가전력보다 높게 함으로써 형성할 수 있다.
또 유전율이 낮은 블록 절연막을 성막하는 경우에는, 실리콘 화합물로서 실록산 결합(Si-O-Si)을 갖는 화합물을 사용하는 것이 좋다. 이는 상기 실리콘 화합물 중 Si(실리콘)가 실록산 결합의 형으로 이미 O(산소)와 결합되어 있어, 막의 리크전류가 작아지기 때문이다.
또 위와 같이 실록산 결합을 갖는 화합물을 사용하는 경우는 상기 하부전극과 상부전극과의 간격을 25mm 이하로 하는 것이 좋다. 이와 같이 전극간격을 좁히면, 전극간에 생기는 시스영역의 전 영역에 대한 비율이 커지기 때문에, 실록산 결합을 갖는 화합물의 분해가 촉진되어서 막 중 메틸기 등이 저감되어서 막이 치밀하게 된다.
마찬가지로 2/π(W/cm2) 이상의 전력을 피성막기판에 인가하여도, 실록산 결합을 갖는 화합물의 분해가 촉진되므로 치밀한 막을 성막할 수 있다.
도 1a∼f는 본 발명의 제 1 실시형태인 반도체 장치 및 그 제조 방법에 대하여 나타낸 단면도.
도 2a, b는 본 발명의 제 2 실시형태인 반도체 장치 및 그 제조 방법에 대하여 나타낸 단면도.
도 3은 본 발명의 제 3 실시형태인 블록 절연막의 비유전율 및 굴절율의 특성을 나타낸 그래프.
도 4는 본 발명의 제 3 실시형태인 블록 절연막의 리크전류의 특성을 나타낸 그래프.
도 5는 본 발명의 제 3 실시형태인 블록 절연막의 특성조사에 사용한 시료의 구성을 나타낸 단면도.
도 6은 본 발명의 제 4 실시형태인 블록 절연막의 특성조사에 사용한 시료의 구성을 나타낸 단면도.
도 7은 본 발명의 제 4 실시형태인 성막 직후의 블록 절연막에의 Cu(동)의 확산상황을 나타낸 그래프.
도 8은 본 발명의 제 4 실시형태인 성막 직후에 있어서의 블록 절연막(36)의리크전류의 특성을 나타낸 그래프.
도 9는 본 발명의 제 4 실시형태인 어닐 후의 블록 절연막에의 Cu(동)의 확산상황을 나타낸 그래프.
도 10은 본 발명의 제 4 실시형태인 어닐 후의 블록 절연막(36)의 리크전류의 특성을 나타낸 그래프.
도 11은 본 발명의 제 4 실시형태인 블록 절연막의 비유전율 및 굴절율의 특성을 나타낸 그래프.
도 12는 본 발명의 제 4 실시형태인 블록 절연막의 리크전류의 특성을 나타낸 그래프.
도 13은 본 발명의 실시형태인 반도체 장치의 제조 방법에 사용되는 플라즈마 성막 장치의 구성을 나타낸 측면도.
이하에 본 발명의 실시형태에 대하여 도면을 참조하면서 설명한다.
(제 1 실시형태)
도 13은 본 발명의 실시형태에 의한 반도체 장치의 제조 방법에 사용되는 평행평판형의 플라즈마 성막 장치(101)의 구성을 나타낸 측면도이다.
이 플라즈마 성막 장치(101)는 플라즈마가스에 의해서 피성막기판(21) 상에 블록 절연막을 형성하는 장소인 성막부(101A)와, 성막가스를 구성하는 복수의 가스의 공급원을 갖는 성막가스 공급부(101B)로 구성되어 있다.
성막부(101A)는 도 13에 나타낸 것과 같이 감압 가능한 챔버(1)를 구비하고, 챔버(1)는 배기배관(4)을 통해서 배기장치(6)와 접속되어 있다. 배기배관(4)의 도중에는 챔버(1)와 배기장치(6) 사이의 도통/비도통을 제어하는 개폐 밸브(5)가 설치되어 있다. 챔버(1)에는 챔버(1) 내의 압력을 감시하는 도면에 없는 진공계 등의 압력계측수단이 설치되어 있다.
챔버(1) 내에는 대향하는 한 쌍의 상부전극(제 1 전극)(2)과 하부전극(제 2 전극)(3)이 구비되고, 상부전극(2)에 주파수 13.56MHz의 고주파전력을 공급하는 RF전원(7)이 접속되고, 하부전극(3)에 주파수 380kHz의 교류전력을 공급하는 AC전원(8)이 접속되어 있다. 이들 전원(7, 8)으로부터 상부전극(2) 및 하부전극(3)에 전력을 공급하여 성막가스를 플라즈마화한다. 상부전극(2), 하부전극(3) 및 전원(7, 8)이 성막가스를 플라즈마화하는 플라즈마 생성수단을 구성한다.
상부전극(2)은 성막가스의 분산구를 겸하고 있다. 상부전극(2)에는 복수의 관통 구멍이 형성되고, 하부전극(3)과의 대향면에 있어서의 관통 구멍의 개구부가 성막가스의 방출구(도입구)로 된다. 이 성막가스 등의 방출구는 성막가스 공급부(101B)와 배관(9a)으로 접속되어 있다.
하부전극(3)은 피성막기판(21)의 유지대를 겸하고, 또 유지대 상의 피성막기판(21)을 가열하는 히터(12)를 구비하고 있다.
성막가스 공급부(101B)에는 헥사메틸디실록산(HMDS: (CH3)3Si-O-Si(CH3)3), 메탄(CH4), 테트라메틸실란(Si(CH3)4), 수소(H2), 아르곤(Ar), 헬륨(He), 및 질소(N2)의 공급원이 설치되어 있다. 이들 가스는 적당한 분기배관(9b 내지 9h) 및 이들 모든 분기배관(9b 내지 9h)이 접속된 배관(9a)을 통해서 성막부(101A)의 챔버(1) 내에 공급된다. 분기배관(9b 내지 9h)의 도중에 유량조정수단(11a 내지11g)이나 분기배관(9b 내지 9h)의 도통/비도통을 제어하는 개폐수단(10b 내지 10p)이 설치되어 있다. 배관(9a)의 도중에 배관(9a)의 폐쇄/도통을 하는 개폐수단(10a)이 설치되어 있다. 또 상기 가스 중, N2는 배관(9a) 내, 분기배관(9b 내지 9d) 내 및 챔버(1) 내의 잔류가스를 정화하기 위한 가스이다.
이상과 같은 성막 장치(101)에 있어서는, 실리콘함유 가스공급원(HMDS)과, CH함유 가스공급원을 구비하고, 또 성막가스를 플라즈마화하는 플라즈마 생성수단(2, 3, 7, 8)을 구비하고 있다.
이 때문에 플라즈마 CVD법에 의해서 Si, O, C, H를 함유한 블록 절연막, Si, C, H를 함유한 블록 절연막, C, H를 함유한 블록 절연막을 형성할 수 있다. 이에 의해서 하기의 제 3 실시형태에 나타낸 것과 같이 낮은 유전율을 갖고, 또한 내습성이 양호한 블록 절연막을 포함한 층간절연막을 형성할 수 있다.
그리고 플라즈마 생성수단으로서, 예를 들면 평행 평판형의 제 1 및 제 2 전극(2, 3)에 의해서 플라즈마를 생성하는 수단, ECR(Electron Cyclotron Resonance)법에 의해서 플라즈마를 생성하는 수단, 안테나로부터의 고주파전력의 방사에 의해 헬리콘 플라즈마(helicon plasma)를 생성하는 수단 등이 있다.
이 실시형태에서는, 이들 플라즈마 생성수단 중 평행 평판형의 제 1 및 제 2 전극(2, 3)에 각각 고저 2개 주파수의 전력을 공급하는 전원(7, 8)이 접속되어 있다. 따라서 이들 고저 2개 주파수의 전력을 각각 각 전극(2, 3)에 인가하여 플라즈마를 생성할 수 있다. 이에 의해서 생성된 절연막은 치밀하고, 또한 CH3을 함유하기 때문에 저유전율을 갖는다.
다음에 본 발명이 적용되는 블록 절연막의 성막가스에 대하여는, 이하에 나타낸 것을 사용할 수 있다.
(i) 알킬계의 성막가스
모노메틸실란(SiH3(CH3))
디메틸실란(SiH2(CH3)2)
트리메틸실란(SiH(CH3)3)
테트라메틸실란(SiCH3)4)
(ii) 알콕시계의 성막가스
헥사메틸디실록산(HMDS: (CH3)3Si-O-Si(CH3)3)
옥크타메틸시클로테트라실록산(OMCTS: (화학식 1)
(화학식 1)
메틸메톡시실란(SiH2(OCH3)(CH3))
디메틸메톡시실란(SiH(OCH3)(CH3)2)
트리메톡시실란(SiH(OCH3)3)
테트라메톡시실란(Si(OCH3)4)
테트라에톡시실란(TEOS: Si(OC2H5)4)
(iii) CxHy로 되는 성막가스
메탄(CH4)
에틸렌(C2H4)
에탄(C2H6)
(iv) SixHy로 되는 성막가스
실란(SiH4)
디실란(Si2H6)
다음에 도 1을 참조하여 본 발명의 제 1 실시형태에 의한 반도체 장치 및 그 제조 방법을 설명한다.
도 1a∼f는 본 발명의 제 1 실시형태에 의한 반도체 장치 및 그 제조 방법을 나타낸 단면도이다.
도 1a는 동배선을 형성한 후의 상태를 나타낸 단면도이다. 도면 중 부호(22)는 하지절연막, (23)은 동배선(하부배선)이다. 이들이 피성막기판(21)을 구성한다.
이와 같은 상태에서 도 1b에 나타낸 것과 같이 플라즈마 CVD법에 의해서 동배선(23) 상에 블록 절연막(24)을 형성한다. 우선 헥사메틸디실록산(HMDS)을 유량80sccm으로 도 13에 나타낸 플라즈마 성막 장치의 챔버(1) 내에 도입하고, 압력을 1Torr로 유지한다. 이어서 상부전극(2)에 주파수 13.56MHz의 전력50W를 인가하고, 하부전극(3)에 주파수 380KHz의 전력200W를 인가한다. 이에 의해서 헥사메틸디실록산이 플라즈마화된다. 이 상태를 소정 시간 유지하여, 막 두께 약 50nm의 Si, O, C, H를 함유한 절연막으로 이루어진 블록 절연막(24)을 형성한다. 조사에 의하면 성막된 Si, O, C, H를 함유한 절연막은 비유전율이 3.1이고, 리크전류가 전계강도 1MV/cm에서 10-10A/cm2였다. 또 ESCA(Electron Spectroscopy for Chemical Analysis)에 의하면, 블록 절연막(24)의 조성은 Si : C=1:1:1이었다. 다만 정량되어 있지 않지만 블록 절연막(24) 중에는 H도 포함된다.
다음에 도 1c에 나타낸 것과 같이 잘 알려진 플라즈마 CVD법에 의해서 저유전율을 갖는 막 두께 약 500nm의 다공질 실리콘함유 절연막으로 이루어진 층간절연막(25)을 형성한다. 다공질 실리콘함유 절연막의 형성방법으로서, 예를 들면 감압열CVD법에 의한 성막과 플라즈마 CVD법에 의한 성막을 반복하여 다층의 박막으로 이루어진 층간절연막을 형성하는 방법이 있다. 또 유기막과 SiO2막을 교호로 적층한 후, 산소 플라즈마에 의해서 애싱하여 유기물을 제거하는 방법 등이 있다.
계속해서, 애싱이나 에칭시의 다공질 실리콘함유 절연막(25)의 보호막(29)인 얇고 치밀도가 높은 NSG막(불순물을 포함하지 않은 실리콘산화막) 또는 SiOC함유 절연막을 형성한다. 보호막(29)이 없는 경우, 포토레지스트막(26)을 애싱할 때에,또는 다공질 실리콘함유 절연막(25) 아래의 블록 절연막(24)을 에칭할 때에, 처리가스에 의해서 다공질 실리콘함유 절연막(25)이 변질되어, 저유전율 특성이 열화될 우려가 있다. 경우에 따라서 보호막(29)을 생략하여도 좋다.
이어서 도 1d에 나타낸 것과 같이 포토레지스트막(26)을 형성한 후 패터닝하고, 비어 홀을 형성하여야 할 영역에 포토레지스트막(26)의 개구부(26a)를 형성한다. 계속해서 CF4+CHF3계의 혼합가스나 C4F8계의 가스를 플라즈마화한 것을 사용한 반응성 이온 에칭(RIE)에 의해서 포토레지스트막(26)의 개구부(26a)를 통해서 층간절연막(25)을 에칭하여 제거한다. 이에 의해서 개구부(25a)가 형성되어서 블록 절연막(24)이 표출된다. 이 때 상기 층간절연막(25)의 에칭가스에 대하여 블록 절연막(24)은 에칭내성을 갖는다. 따라서 동배선(23)은 에칭가스에 의한 악영향을 받지 않는다. 또 농도조정을 위해서 CF4+CHF3계의 혼합가스나 CF8계의 가스에 Ar+O2등을 가하여도 좋다.
다음에 도 1e에 나타낸 것과 같이 반응성 이온 에칭(RIE)에 의해서, 포토레지스트의 개구부(26a) 및 층간절연막(25)의 개구부(25a)를 통해서 블록 절연막(24)을 에칭하여, 개구부(24a)를 형성한다. 이 에칭가스로서는 층간절연막(25)의 에칭에 사용한 가스에 대하여 조성비를 바꾼 CF4+CHF3계의 혼합가스를 플라즈마화한 것이 사용된다. 이에 의해서 비어 홀(27)이 형성되어서 그 저부에 동배선(23)이 표출된다. 이 때 상기 블록 절연막(24)의 에칭가스에 대하여 동배선(23)은 에칭내성을 갖는다. 따라서 동배선(23)은 에칭가스에 의한 악영향을 받지 않는다. 또 동배선의 표면은 산화되나, 레지스트막(26)의 애싱공정을 거쳐서 블록 절연막의 애싱공정 후에 환원성가스, 예를 들면 NH3이나, 아르곤, 질소 등의 불활성가스로 희석한 수소의 플라즈마에 노출하여 제거한다.
이어서 포토레지스트막(26)을 제거한 후, 도 1f에 나타낸 것과 같이 비어 홀(27) 내에 도전막(예를 들면 질화탄탈(TaN) 등의 배리어 금속막)과 스퍼터링에 의해서 형성된 동막으로 이루어진 하지막(도시되지 않음)을 깐다. 계속해서 이 하지막 상, 비어 홀(27) 내에 동막을 매립한다. 이어서 이 동막을 통해서 하부배선(23)과 접속하도록 동 또는 알루미늄으로 이루어진 상부배선(28)을 형성한다.
이상에 의해서 층간절연막(25) 및 블록 절연막(24)의 비어 홀(27)을 통해서 하부배선(23)과 접속하는 상부배선(28)의 형성이 완료된다.
이상과 같이 본 발명의 실시형태에 의하면 실리콘(Si), 산소(O), 탄소(C) 및 수소(H)만을 함유한 실리콘 화합물을 성막가스로서 플라즈마화하여 반응시키고, 하부배선(23)과 층간절연막(25) 사이에 Si, O, C, H를 함유한 블록 절연막(24)을 형성하고 있다.
실리콘(Si), 산소(O), 탄소(C)및 수소(H)만을 함유한 실리콘 화합물을 사용하고, 산화제를 사용하지 않기 때문에 블록 절연막(24)을 형성할 때에는 하부배선(23)이 산화되는 것을 방지할 수 있다. 또 층간절연막(25)을 형성할 때에는 하부배선(23)은 이미 블록 절연막(24)에 의해서 피복되어 있기 때문에, 층간절연막(25)을 형성할 때에 산화제를 사용하여도, 하부배선(23)이 산화되는 것을 방지할 수 있다.
그런데 저유전율을 갖는 층간절연막(25)은 일반적으로 다공질이므로 외부로부터 수분 등이 층간절연막(25)을 통해서 하부배선(23)까지 침입하기 쉽다. 이에 대하여 하부배선(23)과 저유전율을 갖는 층간절연막(25) 사이에 블록 절연막(24)을 형성한 경우, 외부로부터 수분 등이 층간절연막(25)을 통해서 침입하여도 블록 절연막(24)에 의해서 저지되어 하부배선(23)까지 도달하지 않는다. 이에 의해서 하부배선(23)의 부식을 방지할 수 있다. 또 블록 절연막(24) 사이에 끼움으로써, 동의 확산을 방지하여 층간절연막(25)을 사이에 끼는 배선(23, 28)간의 리크전류를 저감할 수 있다. 그리고 블록절연막(24)은 층간절연막의 일부를 차지하는 것에 불과하므로 층간절연막 전체의 유전율을 저감할 수 있다.
또 층간절연막(25) 및 블록 절연막(24)에 하부배선(23)에 도달하는 비어 홀(27)을 형성하는 경우, 우선 상부의 층간절연막(25)만을 에칭하여 블록 절연막(24)으로 에칭을 중지하고, 계속해서 블록 절연막(24)을 에칭한다. 이와 같이 하면 마스크 제거를 위한 애싱가스 등에 의한 하부배선(23)에의 이온충격을 최소한으로 하여 하부배선(23)의 에칭을 억제할 수 있다.
블록 절연막(24)으로서 사용되는 치밀성이 높은 막은, 평행 평판형의 플라즈마 성막 장치를 사용하고, 또한 저주파수의 AC전원(8) 및 고주파수의 RF전원(7)을 각각 하부전극(3) 및 상부전극(2)에 접속하여, 저주파수의 인가전력을 고주파수의 인가전력보다도 높게 함으로써 형성할 수 있다.
또 상기에서는 실리콘(Si), 산소(O), 탄소(C) 및 수소(H)만을 함유한 실리콘 화합물로서 HMDS를 사용하고 있으나, 상기 한 다른 실리콘 화합물을 사용하는 것도 가능하다.
또 상기 실리콘 화합물에 불활성가스(N2, Ar, He), 수소가스, 및 CxHy 가스 중 적어도 어느 하나를 가한 성막가스를 사용하여도 좋다.
(제 2 실시형태)
도 2a, b는 본 발명의 제 2 실시형태에 의한 반도체 장치 및 그 제조 방법을 나타낸 단면도이다.
도 1에 나타낸 제 1 실시형태와 상이한 것은 블록 절연막(31)이 2층의 부블록 절연막(31a) 및 주블록 절연막(31b)으로 되어 있는 것이다.
이하에 주블록 절연막(31b) 및 부블록 절연막(31a)으로 이루어진 2층의 블록 절연막(31)의 형성방법에 대하여 설명한다. 이와 같은 구조로 하는 이유는, 첫째로 동배선(23)과 접하는 부블록 절연막(31a)의 성막가스로서 산소를 함유하지 않는 것을 사용하여 동배선(23) 표면의 산화를 완전히 방지하기 위해서 이고, 둘째로 동의 확산을 보다 완전히 방지하기 위해서 이다.
우선 도 2a에 나타낸 것과 같이, 하지절연막(22) 상에 동배선(23)을 형성한다. 계속해서 플라즈마 CVD법에 의해서 동배선(23) 상에 2층의 블록 절연막(31)을 형성한다.
즉 CH4를 유량 50sccm으로 도 13에 나타낸 플라즈마 성막 장치의 챔버(1) 내에 도입하여 5초간 유지한다. 이에 의해서 동배선(23)을 피복하여 막 두께 10nm의 C, H를 함유한 절연막으로 이루어진 부블록 절연막(31a)을 형성한다. 이 상태를 도 2b에 나타냈다.
이어서 헥사메틸디실록산(HMDS)을 유량 80sccm으로 똑 같이 챔버(1) 내에 도입하고, 압력을 1Torr로 유지한다. 이어서 상부전극(2)에 주파수 13.56MHz의 전력 50W를 인가하고, 하부전극(3)에 주파수 380KHz의 전력 200W를 인가한다. 이에 의해서 헥사메틸디실록산이 플라즈마화된다. 이 상태를 소정 시간 유지하고, 막 두께 약 50nm의 Si, O, C, H를 함유한 절연막으로 이루어진 주블록 절연막(31b)을 형성한다. 조사에 의하면 성막된 2층의 블록 절연막(31)은 비유전율이 3.2이고, 리크전류가 전계강도 1MV/cm에서 10-10A/cm2대였다. 또 주블록 절연막(31b)의 조성은 H 이외에 Si : C=1:1:1이었다.
이상과 같이 본 발명의 제 2 실시형태에 의하면, 제 1 실시형태와 달리, C, H를 함유한 부블록 절연막(31a)과 Si, O, C, H를 함유한 주블록 절연막(31b)으로 이루어진 2층의 블록 절연막(31)을 형성하고 있다. 특히 주블록 절연막(31b)의 아래에 비유전율이 높은 것으로 되어 있으나, 치밀성이 높은 절연막, 즉 C, H를 함유한 절연막을 얇게 형성하여 부블록 절연막(31a)으로 하고 있다. 이와 같이 블록 절연막(31)을 2층으로 함으로써, 부블록 막으로하여 치밀성이 높은 절연막을 사용한 경우에도, 리크전류를 저감하면서 블록 절연막(31)을 포함한 층간절연막(25) 전체의 유전율을 저감할 수 있다.
또 동배선(23)과 접하는 부블록 절연막(31a)의 성막가스로서 산소를 함유하지 않는 CH4를 사용하고 있기 때문에, 동배선(23) 표면의 산화를 완전히 방지할 수 있고, 또한 동의 확산을 보다 완전히 방지할 수 있다.
또 부블록 절연막(31a)으로서 C, H를 함유한 것을 사용하고 있으나, Si, C를 함유한 것을 사용하여도 좋다. 이 경우 제 1 실시형태에서 설명한 모노메틸실란(SiH3(CH3), 디메틸실란(SiH2(CH3)2), 트리메틸실란(SiH(CH3)3), 테트라메틸실란(Si(CH3)4)을 플라즈마화하여 반응시킴으로써 형성할 수 있다. 또 SixHy와 CxHy의 혼합가스를 플라즈마화하여, 반응시킴으로써 형성할 수 있다.
이와 같이 상기와 마찬가지로 동배선과 접하는 부블록 절연막의 성막가스로서 산소를 함유하지 않은 것을 사용함으로써, 동배선의 표면의 산화를 완전히 방지할 수 있고, 또한 동의 확산을 보다 완전히 방지할 수 있다.
(제 3 실시형태)
도 3, 도 4는 본 발명의 제 3 실시형태에 의한 반도체 장치의 제조 방법에 의해서 형성된 블록 절연막의 특성을 조사한 결과를 나타낸 그래프이다. 도 5는 상기 조사에 사용한 시료의 구조를 나타낸 단면도이다.
조사에 사용한 시료를 아래와 같이 하여 작성한다. 즉 도 5에 나타낸 것과 같이 성막가스로서 CH4와 HMDS를 사용한 플라즈마 CVD법에 의해서 SiOCH막(상기한 Si, O, C, H를 함유한 막)으로 되는 블록 절연막(33)을 p형 실리콘기판(32) 상에 형성한다. 블록 절연막(33)의 성막조건은 이하와 같다.
블록 절연막 성막가스(유량):CH4(0,50,100,200,400,600sccm)
+HMDS(50sccm)
플라즈마화조건: 가스압력=1Torr
고주파전력(13.56MHz) PHF=OW
저주파전력(380KHz) PLF=150W
기판가열온도: 400℃
또 전극면적0.0238cm2를 갖는 수은 프로브(34)를 블록 절연막(33) 표면에 접촉시킨다.
비유전율을 측정하는 경우는 직류 바이어스에 1MHz의 고주파의 신호를 중첩한 C-V측정법을 사용한다. 굴절율을 측정하는 경우는 엘립소미터(ellipsometer)로 파장이 6328옹스트롬인 He-Ne 레이저를 사용한다. 또 리크전류를 측정하는 경우, 실리콘기판(32)을 접지하는 동시에, 수은 프로브(34)에 부(負)의 전압을 인가한다.
비유전율 및 굴절율을 측정한 결과를 도 3에 나타낸다. 도 3의 좌측의 종축은 선형 눈끔으로 표시한 비유전율을 나타내고, 우측의 종축은 선형 눈끔으로 표시한 굴절율을 나타낸다. 횡축은 선형 눈끔으로 표시한 CH4의 유량(cc/min, sccm)을 나타낸다. 도 3에 나타낸 것과 같이 비유전율은 CH4의 유량 Osccm인 때 대략 3.6, 600sccm인 때 대략 6이고, CH4의 유량의 증가와 동시에 증가된다. 또 굴절율도 같은 경향을 갖고, CH4의 유량 Osccm인 때 대략 1.65, 600sccm인 때 대략 2.15이다.
또 리크전류를 측정한 결과를 도 4에 나타낸다. 도 4의 종축은 대수 눈끔으로 표시한 리크전류(A/cm2)를 나타낸다. 횡축은 선형 눈끔으로 나타낸 블록 절연막(33)에 걸리는 전계(MV/cm)를 나타낸다. 또 횡축의 부의 부호는 수은 프로브(34)에 부의 전위를 가하는 것을 표시하고 있다.
도 4에 나타낸 것과 같이 리크전류는 CH4의 유량이 적어짐에 따라서 감소된다. 실용적으로는 3MV/cm에서 10-3A/cm2이하가 바람직하다.
(제 4 실시형태)
본원 발명자는 위에서 설명한 블록 막의 막질에 대하여, 더 조사를 진행시켰다. 이 조사결과에 대하여 이하에서 설명한다.
① 블록 절연막에의 동의 확산에 대하여
블록 절연막은 동배선과 층간절연막 사이에 형성되는 것이므로 동배선 중 Cu(동)가 층간절연막에 확산되는 것을 방지하는 기능을 갖는 것이 바람직하다. 이는 Cu(동)가 층간절연막 중에 확산되면, 그 층간절연막의 리크전류가 상승하여, 층간절연막이 절연막으로서의 기능을 다할 수 없게 되어버리기 때문이다.
그래서 본원 발명자는 도 6에 나타낸 것과 같이 동배선(35) 상에 블록 절연막(36)을 형성하고, 이 블록 절연막(36)에 하지의 동배선(35)으로부터 어느 정도로 Cu(동)이 확산되는지를 조사하였다.
이 경우의 블록 절연막(36)의 성막조건은 다음의 (조건 A)와 같다.
(조건 A)
성막가스(유량): CH4(200sccm)+HMDS(50sccm)
플라즈마화 조건: 가스압력=1Torr
고주파전력(13.56MHz) PHF=100W
저주파전력(380KHz) PLF=200W
기판가열온도: 375℃
퇴적막 두께 : 100nm
웨이퍼 사이즈: 8인치
또 고주파전력(13.56MHz)은 상부전극(2)(도 13 참조)에 인가되는 것이며, 저주파전력(380KHz) PLF는 하부전극(3)에 인가되는 것이다. 또 상기의 성막가스에, 압력조정용의 불활성가스를 첨가하여도 좋다. 이 경우의 불활성가스로서는, He, Ar, 및 N2등이 있다.
이 (조건 A)에서 성막한 직후에 있어서의 블록 절연막(36)에의 Cu(동)의 확산상황을 도 7에 나타낸다. 도 7은 SIMS(Secondary Ion Mass Spectrometry)에서의 측정결과를 나타낸 그래프이고, 횡축은 블록 절연막(36)의 표면에서의 깊이를 선형 눈끔으로 나타낸 것이다. 그리고 좌측의 종축은 블록 절연막(36)의 막 중에 있어서의 Cu(동)의 농도(atoms/cc)를 대수 눈끔으로 나타낸 것이다. 또 동도면에 있어서는 참고를 위해서 Si(실리콘)과 C(탄소)의 2차 이온강도를 나타내고 있다. 동도면의 우측의 종축은, 이 2차 이온강도를 cts/sec(1초당의 카운트수)로 대수 눈끔으로 나타낸 것이다.
도 7에서 알 수 있는 바와 같이, 깊이가 20∼80nm인 곳에서는 동배선(35)으로부터 블록 절연막(36)에의 Cu(동)의 확산은 거의 볼 수 없다.
또 도 8은 똑 같이 성막직후에 있어서의 블록 절연막(36)의 리크전류의 특성을 나타낸 그래프이다. 이 리크전류의 측정은 도 6에 나타낸 블록 절연막(36) 상에 극판면적이 0.02267cm2의 수은 프로브(도시되지 않음)를 접촉시키고, 이 수은 프로브에 부의 전위를 가하고, 동배선(35)을 접지하여 행하였다. 이 경우의 블록 절연막(36)의 성막조건은 다음(조건 B)과 같다.
(조건 B)
성막가스(유량): CH4(0, 100, 150, 200, 400sccm)
+HMDS(50sccm)
플라즈마화 조건: 가스압력=1Torr
고주파전력(13.56MHz) PHF=100W
저주파전력(380KHz) PLF=200W
기판가열온도: 375℃
퇴적막 두께 : 100nm
웨이퍼 사이즈: 8인치
이에 의해서 알 수 있는 바와 같이, (조건 B)에서는 CH4의 유량을 여러 가지로 변화시키고 있다.
그리고 도 8에서 알 수 있는 바와 같이, 도 6과 같이 동배선(35) 상에 블록절연막(36)을 형성하여도, 블록 절연막(36)의 리크전류가 두드러지게 커지는 경우는 없다.
그런데 성막 직후에 있어서는 이와 같이 양호한 결과를 얻을 수 있었으나, 열공정을 거치면 블록 절연막(36)의 막 중에 Cu(동)가 확산되는 경우를 생각할 수 있다.
이 점을 확인하기 위해서 본원 발명자는 위의 (조건 A)에 따라서 성막된 블록 막(26)을 대기압의 N2분위기 중에서 500℃에서 4시간 어닐하여, Cu(동)가 어느 정도 블록 절연막(36)의 막 중에 확산되는지를 조사하였다. 이 조사결과를 도 9에 나타낸다. 도 9는 도 7과 마찬가지로 SIMS(Secondary Ion Mass Spectrometry)에서의 측정결과를 나타낸 그래프이다. 또 도 9에 있어서는, 참고를 위해서, Si(실리콘) 및 C(탄소)의 2차 이온강도도 병기되어 있다. 도 9의 우측의 종축은 이 2차 이온강도(cts/sec)를 대수 눈끔으로 나타낸 것이다.
도 9에서는 도 7에 비해서 막 중에 Cu(동)가 약간 확산되어 있는 것을 나타내고 있다. 이 Cu(동)에 대하여 본원 발명자는, 동배선(35)(도 6 참조) 중 Cu(동)이 어닐에 의해서 블록 절연막(36)에 확산된 것이 아니고, 동배선(35) 중 Cu(동)가 SIMS인 때의 O(산소) 이온에 의해서 직접 스퍼터되어서 검출된 것으로 생각하고 있다.
또 도 10은 위의 (조건 B)에서 성막된 블록 절연막(36)을 위와 같이 대기압의 N2분위기 중 500℃에서 4시간 어닐한 경우의 리크전류의 특성을 나타낸 그래프이다. 도 10에서 알 수 있는 바와 같이, 블록 절연막(36)의 리크전류는 어닐전(도 8 참조)과 거의 똑 같은 특성을 나타내고 있다. 이는 어닐을 행하여도, 블록 절연막(36)의 막 중에 Cu(동)가 확산되지 않는 것을 나타낸 것이다.
그런데 블록 절연막(36)의 막 중에 Cu(동)가 확산되지 않기 위해서는, 블록 절연막(36)이 막 중에 빈 구멍을 갖고 있지 않은 치밀한 막이어야 한다. 이 점과 위의 측정결과에 의해서 판단되는 것은, 위의 조건으로 성막한 블록 절연막(36)이 치밀한 막이라는 것이다. 본원 발명자는 치밀한 블록 절연막(36)을 성막하는 조건으로서 다음 점을 찾아냈다.
(X) 상부전극(2)과 하부전극(3)(도 13 참조)의 전극간격을 좁힌다.
(Y) 상부전극(2)에 인가하는 전력, 또는 하부전극(3)에 인가하는 전력을 강하게 한다.
이들 (X)와 (Y) 중 어느 한 쪽 또는 양방을 만족시키는 조건으로 성막하면, 상하의 전극간에서 생성되는 전위구배(句配)가 있는 영역(시스영역)의 전 영역에 대한 비율이 커진다. 이와 같이 되면, 성막가스 중 HMDS와 CH4의 분해가 촉진되므로, 성막되는 막 중에 CH3등의 메틸기가 포함되기 어려워진다. 이것은 성막된 막은 빈 구멍이 적은 치밀한 막임이 틀림없다.
본원 발명자는 상기 (X) 및 (Y)를 만족시키는 조건 중, 특히 적절한 조건으로서 다음과 같은 조건을 찾아냈다.
(X') 상부전극(2)과 하부전극(3)(도 13 참조)의 전극간격을 25mm 이하로 한다.
(Y) 웨이퍼 사이즈가 8인치(면적 100πcm2)의 경우, 상부전극(2)에 인가하는 전력, 또는 하부전극(3)에 인가하는 전력을 200W 이상으로 한다. 이는 웨이퍼에 단위면적당 2/π(W/cm2)(=200W/(100πcm2)) 이상의 전력이 인가되는 것을 의미한다.
② 블록 절연막의 유전율에 대하여
그런데 블록 절연막은 치밀성이 높을 뿐만 아니라, 배선의 RC딜레이를 적게 하기 위해서 저유전율이 바람직하다. 그래서 본원 발명자는 위의 조건(X)와 같이 전극(상부전극(2), 하부전극(3))에 인가되는 전력을 강하게 한 경우에, 블록 절연막의 비유전율이 어느 정도로 되는지를 조사하였다. 이 조사결과에 있어서의 블록 절연막의 성막조건은 다음 (조건 C)와 같다.
(조건 C)
성막가스(유량): CH4(200sccm)+HMDS(50sccm)
플라즈마화조건: 가스압력=1Torr
고주파전력(13.56MHz) PHF=100W
저주파전력(380KHz) PLF=100W, 150W, 200W, 300W
기판가열온도: 375℃
퇴적막 두께: 500nm
웨이퍼 사이즈: 8인치
또 고주파전력(13.56MHz)은 상부전극(2)(도 13 참조)에 인가되는 것이며, 저주파전력(380KHz) PLF는 하부전극(3)에 인가되는 것이다.
이 (조건 C)에서 알 수 있는 바와 같이, 이 조사에서는 저주파전력(380KHz) PLF를 변화시키고 있다. 이 조사결과를 도 11에 나타낸다.
도 11에 나타낸 것과 같이 저주파전력(380KHz) PLF를 크게하여도 막의 유전율이 거의 변화되지 않는다. 이것은 막이 치밀함에도 불구하고, 막의 유전율이 낮아지지 않는 것을 의미한다. 이것은 HMDS 중 Si(실리콘)이 실록산 결합(Si-O-Si)의 형으로 이미 O(산소)와 결합되어 있어, 리크전류가 작아지기 때문이다. 따라서 본 실시형태에서는 HMDS를 사용하였으나, 실록산 결합을 갖는 화합물이면 상기와 같은 결과가 얻어지는 것으로 생각된다. 이와 같은 화합물로서는 제 1 실시형태에서 든 OMCTS 이외에 TMCTS(테트라메틸시클로 테트라실록산)가 있다. 이 TMCTS의 화학식은 다음과 같다.
(화학식 2)
③ 블록 절연막의 리크전류에 대하여
②에 있어서 저주파전력(380KHz) PLF를 크게 하여도 막의 유전율이 거의 변화되지 않는 것이 확인되었으므로, 막의 리크전류도 변화되지 않는 것이 기대된다. 이 점을 확인하기 위해서, 본원 발명자는 위의 (조건 C)로 성막한 블록 절연막의리크전류에 대하여 조사하였다. 이 결과를 도 12에 나타냈다.
도 12에 나타낸 것과 같이 저주파전력(380KHz) PLF를 크게하면, 막의 리크전류가 약간 커지지만, 현저하게 커지는 일은 없다.
이상 실시형태에 의해서 본 발명을 상세히 설명하였으나, 본 발명의 범위는 상기 실시형태에 구체적으로 나타낸 예에 한정되는 것은 아니고, 본 발명의 요지를 벗어나지 않는 범위의 상기 실시형태의 변경은 본 발명의 범위에 포함된다.
이상과 같이 본 발명에 의하면, 배선이 노출되어 있는 피성막기판 상에 층간절연막을 형성하는 반도체 장치의 제조 방법에 있어서, 실리콘(Si), 산소(O), 탄소(C) 및 수소(H)를 함유한 실리콘 화합물을 플라즈마화하여 반응시켜서, 배선과 층간절연막 사이에 Si, O, C, H를 함유한 블록 절연막을 형성하고 있다.
실리콘(Si), 산소(O), 탄소(C) 및 수소(H)를 함유한 실리콘 화합물을 성막가스로서 사용하고, 산화제를 사용하지 않으므로 블록 절연막을 형성할 때에 하부배선이 산화되는 것을 방지할 수 있다. 또 층간절연막을 형성할 때에는 하부배선은 이미 블록 절연막에 의해서 피복되어 있기 때문에, 층간절연막을 형성할 때에 산화제를 사용하여도 하부배선이 산화되는 것을 방지할 수 있다.
또 저유전율을 갖는 다공질의 층간절연막을 사용한 경우에도, 하부배선과 저유전율을 갖는 층간절연막 사이에 블록 절연막을 형성하고 있기 때문에, 외부로부터 수분 등의 침입을 저지할 수 있고, 이에 의해서 하부배선의 부식을 방지할 수 있다. 또 블록 절연막 사이에 끼움으로써 동의 확산을 방지하여 층간절연막을 사이에 끼는 배선간의 리크전류를 저감할 수 있다. 그리고 블록 절연막은 층간절연막의 일부를 차지하는 데에 불과하므로, 층간절연막 전체의 유전율을 저감할 수 있다.
또 층간절연막에 하부배선에 도달하는 개구부를 형성하는 경우, 우선 상부의 층간절연막만을 에칭하여 블록 절연막으로 에칭을 멈추고, 계속해서 블록 절연막을 에칭하도록 한다. 이와 같이 하면 하부배선에의 이온충격을 최소한으로 하여 하부배선의 에칭을 억제할 수 있다.
특히 블록 절연막의 아래 또는 위에, 비유전율이 높다고 되어 있으나, 치밀성이 높은 절연막을 얇게 형성하여 부블록 절연막으로 하고, 블록 절연막을 2층으로 함으로써 치밀성이 높은 절연막을 사용한 경우에도, 리크전류를 저감하면서 층간절연막전체의 유전율을 저감할 수 있다.
또 상기 실리콘 화합물로서 실록산 결합을 갖는 것을 사용하면, 유전율이 낮은 블록막을 성막할 수 있다.
이 경우 평행평판형 플라즈마 성막 장치의 상부전극과 하부전극과의 간격을 25mm 이하로 하면, 유전율이 낮고, 또한 치밀한 블록막을 성막할 수 있다.
또 이 경우 2/π(W/cm2) 이상의 전력을 피성막기판에 인가하여도, HMDS의 분해가 촉진되므로 치밀한 막을 성막할 수 있다.

Claims (20)

  1. 배선이 노출되어 있는 피성막기판 상에 층간절연막을 형성하는 반도체 장치의 제조 방법에 있어서,
    실리콘(Si), 산소(O), 탄소(C) 및 수소(H)를 함유하는 실리콘 화합물을 성막가스로서 플라즈마화하여 반응시켜,
    상기 배선과 상기 층간절연막 사이에 상기 Si, O, C, H를 함유한 블록 절연막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1항에 있어서,
    상기 피성막기판을 유지하는 제 1 전극과 이 제 1 전극에 대향하는 제 2 전극을 사용하는 동시에, 상기 제 1 전극에 낮은 주파수의 큰 전력을 인가하고, 또한 상기 제 2 전극에 높은 주파수의 작은 전력을 인가하여 상기 성막가스를 플라즈마화하여 반응시킴으로써, 상기 블록 절연막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 1항에 있어서,
    상기 실리콘 화합물은 알킬기 및 알콕시기 중 적어도 어느 하나를 포함한 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 1항에 있어서,
    상기 성막가스는 상기 실리콘 화합물에 불활성가스, 수소가스, 및 CxHy가스 중 적어도 어느 하나를 가한 것임을 특징으로 하는 반도체 장치의 제조 방법.
  5. 배선이 노출되어 있는 피성막기판 상에 층간절연막을 형성하는 반도체 장치의 제조 방법에 있어서,
    탄소(C)와 수소(H)를 포함한 부블록 절연막을 상기 피성막기판 상에 형성하는 공정과,
    실리콘(Si), 산소(O), 탄소(C) 및 수소(H)를 함유하는 실리콘 화합물을 성막가스로서 플라즈마화하여 반응시켜, 상기 Si, O, C, H를 함유한 주블록 절연막을 상기 부블록 절연막과 상기 층간절연막 사이에 형성하는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 5항에 있어서,
    상기 부블록막을 형성하는 공정은, CxHy를 성막가스로서 플라즈마화하여 반응시킴으로써 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 5항에 있어서,
    상기 피성막기판을 유지하는 제 1 전극과 이 제 1 전극에 대향하는 제 2 전극을 사용하는 동시에, 상기 제 1 전극에 낮은 주파수의 큰 전력을 인가하고, 또한상기 제 2 전극에 높은 주파수의 작은 전력을 인가하여 상기 성막가스를 플라즈마화하여 반응시킴으로써, 상기 주블록 절연막 및 상기 부블록 절연막의 적어도 한 쪽을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 배선이 노출되어 있는 피성막기판 상에 층간절연막을 형성하는 반도체 장치의 제조 방법에 있어서,
    실리콘(Si)와 탄소(C)를 함유한 부블록 절연막을 상기 피성막기판 상에 형성하는 공정과,
    실리콘(Si), 산소(O), 탄소(C) 및 수소(H)를 포함한 실리콘 화합물을 성막가스로서 플라즈마화하여 반응시켜, 상기 Si, O, C, H를 함유한 주블록 절연막을 상기 부블록 절연막과 상기 층간절연막 사이에 형성하는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 8항에 있어서,
    상기 피성막기판을 유지하는 제 1 전극과 이 제 1 전극에 대향하는 제 2 전극을 사용하는 동시에, 상기 제 1 전극에 낮은 주파수의 큰 전력을 인가하고, 또한 상기 제 2 전극에 높은 주파수의 작은 전력을 인가하여 상기 성막가스를 플라즈마화하여 반응시킴으로써, 상기 주블록 절연막 및 상기 부블록 절연막의 적어도 한 쪽을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 8항에 있어서,
    상기 Si, C를 함유한 부블록 절연막을 형성하는 공정은, 모노메틸실란(SiH3(CH3), 디메틸실란(SiH2(CH3)2), 트리메틸실란(SiH(CH3)3) 및 테트라메틸실란(Si(CH3)4) 중 어느 하나를 성막가스로서 플라즈마화하여 반응시킴으로써, 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제 8항에 있어서,
    상기 Si, C를 함유한 부블록 절연막을 형성하는 공정은, SixHy 가스와 CxHy 가스를 포함한 성막가스를 플라즈마화하여 반응시킴으로써, 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제 1항에 있어서,
    상기 실리콘 화합물로서 실록산 결합을 갖는 화합물을 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제 12항에 있어서,
    상기 성막가스에 CH4를 더 첨가하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제 12항 또는 제 13항에 있어서,
    상기 피성막기판을 유지하는 제 1 전극과 이 제 1 전극에 대향하는 제 2 전극을 사용하고, 상기 제 1 전극 또는 상기 제 2 전극에 교류전력을 인가함으로써 상기 플라즈마화를 행하고, 상기 제 1 전극과 상기 제 2 전극의 간격을 25mm 이하로 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제 12 또는 제 13항에 있어서,
    상기 피성막기판을 유지하는 제 1 전극과 이 제 1 전극에 대향하는 제 2 전극을 사용하여, 상기 제 1 전극 또는 상기 제 2 전극에 교류전력을 인가함으로써 상기 플라즈마화를 행하고, 2/π(W/cm2) 이상의 전력을 상기 교류전력에 의해서 상기 피성막기판에 인가하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제 12항에 있어서,
    상기 실록산 결합을 갖는 화합물은, HMDS((CH3)3Si-O-Si(CH3)3), OMCTS ((Si(CH3)2)4), TMCTS(SiH(CH3))4O4) 중 어느 하나인 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제 12항에 있어서,
    상기 성막가스에 불활성가스를 더 첨가한 것을 특징으로 하는 반도체 장치의제조 방법.
  18. 제 1, 5, 8항 중 어느 한 항에 있어서,
    상기 층간절연막은 다공질 실리콘함유 절연막인 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제 1, 5, 8항 중 어느 한 항에 있어서,
    상기 배선은 동(Cu)으로 이루어진 것을 특징으로 하는 반도체 장치의 제조 방법.
  20. 청구항 1, 5, 8 중 어느 하나의 반도체 장치의 제조 방법에 의해서, 상기 피성막기판 상에 상기 블록 절연막 및 층간절연막이 형성된 것을 특징으로 하는 반도체 장치.
KR10-2001-0010091A 2000-02-28 2001-02-27 반도체 장치 및 그 제조 방법 KR100407012B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2000051641 2000-02-28
JP2000-51641 2000-02-28
JP2000-62393 2000-03-07
JP2000062393 2000-03-07
JP2000264225A JP3419745B2 (ja) 2000-02-28 2000-08-31 半導体装置及びその製造方法
JP2000-264225 2000-08-31

Publications (2)

Publication Number Publication Date
KR20010085677A true KR20010085677A (ko) 2001-09-07
KR100407012B1 KR100407012B1 (ko) 2003-11-28

Family

ID=27342498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0010091A KR100407012B1 (ko) 2000-02-28 2001-02-27 반도체 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US6479409B2 (ko)
JP (1) JP3419745B2 (ko)
KR (1) KR100407012B1 (ko)
TW (1) TW498489B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744928B1 (ko) * 2001-09-25 2007-08-01 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법 및 반도체 장치
US7964442B2 (en) 2007-10-09 2011-06-21 Applied Materials, Inc. Methods to obtain low k dielectric barrier with superior etch resistivity
KR101350020B1 (ko) * 2008-12-08 2014-01-13 후지쯔 가부시끼가이샤 반도체 장치의 제조방법
US9601624B2 (en) 2014-12-30 2017-03-21 Globalfoundries Inc SOI based FINFET with strained source-drain regions

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627532B1 (en) 1998-02-11 2003-09-30 Applied Materials, Inc. Method of decreasing the K value in SiOC layer deposited by chemical vapor deposition
US6593247B1 (en) 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6660656B2 (en) 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US6303523B2 (en) * 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6054379A (en) 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6287990B1 (en) 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
JP3600507B2 (ja) * 2000-05-18 2004-12-15 キヤノン販売株式会社 半導体装置及びその製造方法
JP3882914B2 (ja) * 2000-08-02 2007-02-21 インターナショナル・ビジネス・マシーンズ・コーポレーション 多相低誘電率材料およびその堆積方法
JP4152619B2 (ja) * 2001-11-14 2008-09-17 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP3701626B2 (ja) * 2001-12-06 2005-10-05 キヤノン販売株式会社 半導体装置の製造方法
US6890850B2 (en) 2001-12-14 2005-05-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications
US6838393B2 (en) * 2001-12-14 2005-01-04 Applied Materials, Inc. Method for producing semiconductor including forming a layer containing at least silicon carbide and forming a second layer containing at least silicon oxygen carbide
JP3915697B2 (ja) * 2002-01-15 2007-05-16 東京エレクトロン株式会社 成膜方法及び成膜装置
US6815373B2 (en) * 2002-04-16 2004-11-09 Applied Materials Inc. Use of cyclic siloxanes for hardness improvement of low k dielectric films
US7105460B2 (en) 2002-07-11 2006-09-12 Applied Materials Nitrogen-free dielectric anti-reflective coating and hardmask
US6991959B2 (en) * 2002-10-10 2006-01-31 Asm Japan K.K. Method of manufacturing silicon carbide film
JP4066332B2 (ja) 2002-10-10 2008-03-26 日本エー・エス・エム株式会社 シリコンカーバイド膜の製造方法
JP2004253791A (ja) 2003-01-29 2004-09-09 Nec Electronics Corp 絶縁膜およびそれを用いた半導体装置
JP4034197B2 (ja) * 2003-01-31 2008-01-16 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6897163B2 (en) 2003-01-31 2005-05-24 Applied Materials, Inc. Method for depositing a low dielectric constant film
US7238393B2 (en) * 2003-02-13 2007-07-03 Asm Japan K.K. Method of forming silicon carbide films
US7011890B2 (en) * 2003-03-03 2006-03-14 Applied Materials Inc. Modulated/composited CVD low-k films with improved mechanical and electrical properties for nanoelectronic devices
US7208389B1 (en) 2003-03-31 2007-04-24 Novellus Systems, Inc. Method of porogen removal from porous low-k films using UV radiation
US20040253378A1 (en) * 2003-06-12 2004-12-16 Applied Materials, Inc. Stress reduction of SIOC low k film by addition of alkylenes to OMCTS based processes
US7138332B2 (en) * 2003-07-09 2006-11-21 Asm Japan K.K. Method of forming silicon carbide films
US20050037153A1 (en) * 2003-08-14 2005-02-17 Applied Materials, Inc. Stress reduction of sioc low k films
US6849561B1 (en) * 2003-08-18 2005-02-01 Asm Japan K.K. Method of forming low-k films
US7390537B1 (en) 2003-11-20 2008-06-24 Novellus Systems, Inc. Methods for producing low-k CDO films with low residual stress
US7341761B1 (en) 2004-03-11 2008-03-11 Novellus Systems, Inc. Methods for producing low-k CDO films
US7030041B2 (en) 2004-03-15 2006-04-18 Applied Materials Inc. Adhesion improvement for low k dielectrics
US7781351B1 (en) 2004-04-07 2010-08-24 Novellus Systems, Inc. Methods for producing low-k carbon doped oxide films with low residual stress
US7253125B1 (en) 2004-04-16 2007-08-07 Novellus Systems, Inc. Method to improve mechanical strength of low-k dielectric film using modulated UV exposure
US7049247B2 (en) * 2004-05-03 2006-05-23 International Business Machines Corporation Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
US7097779B2 (en) * 2004-07-06 2006-08-29 Tokyo Electron Limited Processing system and method for chemically treating a TERA layer
JP4903373B2 (ja) 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
JP4903374B2 (ja) 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
US9659769B1 (en) 2004-10-22 2017-05-23 Novellus Systems, Inc. Tensile dielectric films using UV curing
US7790633B1 (en) 2004-10-26 2010-09-07 Novellus Systems, Inc. Sequential deposition/anneal film densification method
US7695765B1 (en) 2004-11-12 2010-04-13 Novellus Systems, Inc. Methods for producing low-stress carbon-doped oxide films with improved integration properties
KR101213035B1 (ko) 2005-01-12 2012-12-17 가부시키가이샤 트리케미컬 겐큐쇼 막 형성재료 및 막 형성방법
US7510982B1 (en) 2005-01-31 2009-03-31 Novellus Systems, Inc. Creation of porosity in low-k films by photo-disassociation of imbedded nanoparticles
US7166531B1 (en) 2005-01-31 2007-01-23 Novellus Systems, Inc. VLSI fabrication processes for introducing pores into dielectric materials
US8889233B1 (en) 2005-04-26 2014-11-18 Novellus Systems, Inc. Method for reducing stress in porous dielectric films
US8980769B1 (en) 2005-04-26 2015-03-17 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8137465B1 (en) 2005-04-26 2012-03-20 Novellus Systems, Inc. Single-chamber sequential curing of semiconductor wafers
US8454750B1 (en) 2005-04-26 2013-06-04 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8282768B1 (en) 2005-04-26 2012-10-09 Novellus Systems, Inc. Purging of porogen from UV cure chamber
JP2007059705A (ja) * 2005-08-25 2007-03-08 Seiko Epson Corp キャパシタおよびその製造方法、強誘電体メモリ装置の製造方法、アクチュエータの製造方法、並びに、液体噴射ヘッドの製造方法
US7892985B1 (en) 2005-11-15 2011-02-22 Novellus Systems, Inc. Method for porogen removal and mechanical strength enhancement of low-k carbon doped silicon oxide using low thermal budget microwave curing
US10037905B2 (en) 2009-11-12 2018-07-31 Novellus Systems, Inc. UV and reducing treatment for K recovery and surface clean in semiconductor processing
US7851232B2 (en) * 2006-10-30 2010-12-14 Novellus Systems, Inc. UV treatment for carbon-containing low-k dielectric repair in semiconductor processing
US8465991B2 (en) * 2006-10-30 2013-06-18 Novellus Systems, Inc. Carbon containing low-k dielectric constant recovery using UV treatment
US7906174B1 (en) 2006-12-07 2011-03-15 Novellus Systems, Inc. PECVD methods for producing ultra low-k dielectric films using UV treatment
US8242028B1 (en) 2007-04-03 2012-08-14 Novellus Systems, Inc. UV treatment of etch stop and hard mask films for selectivity and hermeticity enhancement
US7622162B1 (en) 2007-06-07 2009-11-24 Novellus Systems, Inc. UV treatment of STI films for increasing tensile stress
US8211510B1 (en) 2007-08-31 2012-07-03 Novellus Systems, Inc. Cascaded cure approach to fabricate highly tensile silicon nitride films
US8263502B2 (en) * 2008-08-13 2012-09-11 Synos Technology, Inc. Forming substrate structure by filling recesses with deposition material
US9050623B1 (en) 2008-09-12 2015-06-09 Novellus Systems, Inc. Progressive UV cure
JP2018012851A (ja) * 2016-07-19 2018-01-25 株式会社ユーテック プラズマｃｖｄ装置及び成膜方法
DE102016214493A1 (de) * 2016-08-04 2018-02-08 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Passives elektrisches Bauteil mit Beschichtung zur Verbesserung der Belastbarkeit
US9847221B1 (en) 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
JP2021073369A (ja) * 2020-12-25 2021-05-13 アドバンストマテリアルテクノロジーズ株式会社 プラズマｃｖｄ装置及び成膜方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992012535A1 (en) * 1991-01-08 1992-07-23 Fujitsu Limited Process for forming silicon oxide film
EP0560617A3 (en) 1992-03-13 1993-11-24 Kawasaki Steel Co Method of manufacturing insulating film on semiconductor device and apparatus for carrying out the same
KR970007116B1 (ko) 1993-08-31 1997-05-02 삼성전자 주식회사 반도체장치의 절연층 형성방법 및 그 형성장치
US5494859A (en) 1994-02-04 1996-02-27 Lsi Logic Corporation Low dielectric constant insulation layer for integrated circuit structure and method of making same
EP0759481A1 (en) 1995-06-23 1997-02-26 Novellus Systems, Inc. Method of depositing a stable fluorinated TEOS film
US6228751B1 (en) * 1995-09-08 2001-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JPH0987851A (ja) * 1995-09-21 1997-03-31 Canon Inc マイクロ波プラズマ処理装置及び処理方法
JP2973905B2 (ja) 1995-12-27 1999-11-08 日本電気株式会社 半導体装置の製造方法
JPH09237785A (ja) 1995-12-28 1997-09-09 Toshiba Corp 半導体装置およびその製造方法
JP2991657B2 (ja) 1996-04-05 1999-12-20 キヤノン販売株式会社 成膜方法
JPH1116904A (ja) * 1997-06-26 1999-01-22 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3726226B2 (ja) 1998-02-05 2005-12-14 日本エー・エス・エム株式会社 絶縁膜及びその製造方法
TW437017B (en) 1998-02-05 2001-05-28 Asm Japan Kk Silicone polymer insulation film on semiconductor substrate and method for formation thereof
US6303523B2 (en) 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6068884A (en) * 1998-04-28 2000-05-30 Silcon Valley Group Thermal Systems, Llc Method of making low κ dielectric inorganic/organic hybrid films
US6159871A (en) 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
EP1054444A1 (en) 1999-05-19 2000-11-22 Applied Materials, Inc. Process for depositing a porous, low dielectric constant silicon oxide film

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744928B1 (ko) * 2001-09-25 2007-08-01 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법 및 반도체 장치
US7964442B2 (en) 2007-10-09 2011-06-21 Applied Materials, Inc. Methods to obtain low k dielectric barrier with superior etch resistivity
KR101350020B1 (ko) * 2008-12-08 2014-01-13 후지쯔 가부시끼가이샤 반도체 장치의 제조방법
US9601624B2 (en) 2014-12-30 2017-03-21 Globalfoundries Inc SOI based FINFET with strained source-drain regions

Also Published As

Publication number Publication date
US20010031563A1 (en) 2001-10-18
KR100407012B1 (ko) 2003-11-28
TW498489B (en) 2002-08-11
JP3419745B2 (ja) 2003-06-23
JP2001326224A (ja) 2001-11-22
US6479409B2 (en) 2002-11-12

Similar Documents

Publication Publication Date Title
KR100407012B1 (ko) 반도체 장치 및 그 제조 방법
JP3600507B2 (ja) 半導体装置及びその製造方法
US6911405B2 (en) Semiconductor device and method of manufacturing the same
US6541397B1 (en) Removable amorphous carbon CMP stop
US20010004550A1 (en) Damascene-type interconnection structure and its production process
KR20030015838A (ko) 반도체 장치 및 그 제조 방법
US6673725B2 (en) Semiconductor device and method of manufacturing the same
KR100476127B1 (ko) 반도체장치 및 그 제조방법
KR100746679B1 (ko) 성막 방법, 반도체 장치의 제조 방법 및 반도체 장치
KR100486333B1 (ko) 반도체 장치 및 그 제조 방법
EP1174916A2 (en) Semiconductor device and semiconductor device manufacturing method
KR20020009440A (ko) 성막 방법, 반도체 장치 및 그 제조 방법
KR100771122B1 (ko) 반도체 장치 및 그 제조 방법
EP1128421A2 (en) Method of fabricating an interlayer insulating film comprising Si, O, C and H for semiconductor devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131029

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141028

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee