KR20010075461A - 반도체 웨이퍼로부터 칩을 다이싱하는 방법 및 다이싱에어리어에 설치되는 홈의 구조 - Google Patents

반도체 웨이퍼로부터 칩을 다이싱하는 방법 및 다이싱에어리어에 설치되는 홈의 구조 Download PDF

Info

Publication number
KR20010075461A
KR20010075461A KR1020017004026A KR20017004026A KR20010075461A KR 20010075461 A KR20010075461 A KR 20010075461A KR 1020017004026 A KR1020017004026 A KR 1020017004026A KR 20017004026 A KR20017004026 A KR 20017004026A KR 20010075461 A KR20010075461 A KR 20010075461A
Authority
KR
South Korea
Prior art keywords
dicing
groove
protective film
semiconductor wafer
area
Prior art date
Application number
KR1020017004026A
Other languages
English (en)
Other versions
KR100660310B1 (ko
Inventor
아리마다카히사
구스다유키히사
Original Assignee
이즈하라 요우조우
닛폰 이타가라스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP21667999A external-priority patent/JP4581158B2/ja
Priority claimed from JP22827999A external-priority patent/JP2001053032A/ja
Application filed by 이즈하라 요우조우, 닛폰 이타가라스 가부시키가이샤 filed Critical 이즈하라 요우조우
Publication of KR20010075461A publication Critical patent/KR20010075461A/ko
Application granted granted Critical
Publication of KR100660310B1 publication Critical patent/KR100660310B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

표면이 경질 보호막으로 피복되어 있는 반도체 기판을 복수의 칩으로 다이싱할 때에 발생하는 보호막의 박리를 방지하는 다이싱 방법을 제공한다. GaAs 기판의 칩 둘레 가장자리 부분의 다이싱 에어리어에 2개의 평행한 홈을 에칭으로 형성한다. 이어서, 반도체 기판의 표면에 SiO2막을 표면 보호막으로서 형성한다. 이때에 홈 내면 위의 보호막과 기판 표면 위의 보호막의 경계에 절곡 부분이 형성된다. 다이싱은 블레이드(blade)를 사용하며 2개의 홈의 중앙을 절단한다. 이때에 다이싱 블레이드의 엣지(edge)에서 발생되는 보호막에 대한 응력은 절곡 부분에 집중하며 절곡 부분을 따라 균열이 생긴다.

Description

반도체 웨이퍼로부터 칩을 다이싱하는 방법 및 다이싱 에어리어에 설치되는 홈의 구조{Method of dicing semiconductor wafer into chips, and structure of groove formed in dicing area}
반도체 소자가 제작된 반도체 웨이퍼(또는 반도체 기판)를 칩에 다이싱하는 경우, 반도체 웨이퍼의 표면이 산화막 또는 질화막이라는 경질 보호막으로 피복되어 있으면, 다이싱하는 경우에 컷 라인의 엣지(edge) 부분에서 보호막의 박리가 발생된다.
도 1에 이러한 보호막의 박리 상태를 도시한다. 반도체 웨이퍼(2)는 표면 보호막(4)을 갖고 있으며 다이싱 블레이드(6)로 다이싱할 때에 일부의 보호막(8)이 막 박리에 의해 결락한다.
이러한 막 박리를 방지하기 위해 종래에는 도 2에 도시된 바와 같이 다이싱에어리어를 따라 설치되어 있는 보호막을 에칭하여 미리 제거한 뒤에 다이싱을 실시하는 것이 일반적이었다[참조: 일본 공개특허공보 제(평)7-14806호]. 또한 도 2에서 (10)은 에칭하여 제거한 보호막 부분을 도시한 것이다.
도 2에서 설명한 종래의 다이싱 방법에 따르면 미리 다이싱 에어리어를 따라 설치되어 있는 보호막의 에칭 제거를 반도체 소자의 제작과는 별도 공정으로 실시하는 것이 필요하므로 제조공정이 증가하고 시간과 비용이 든다는 문제가 있다.
또한, 다이싱 에어리어를 따라 설치되어 있는 보호막을 제거한 후 반도체 웨이퍼를 다이싱하면 다이싱된 칩의 엣지 부분에 기판이 노출되어 버린다. 따라서, 도 3에 도시된 바와 같이 반도체 소자(12)를 프린트 배선 기판(14)에 실장하여 반도체 소자(12)를 배선용 와이어(16)로 프린트 배선 기판(14)에 접속하도록 하는 경우, 반도체 기판(12)과 배선용 와이어(16)이 위치(18)에서 단락될 가능성이 높아진다. 이러한 단락은 반도체 소자(12)의 오동작으로 연결된다.
발명의 개시
본 발명의 목적은 표면이 산화막 또는 질화막이라는 전기절연성의 경질 보호막으로 피복되어 있는 반도체 웨이퍼를 다이싱할 때에 보호막의 박리 발생을 방지할 수 있는 다이싱 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기한 다이싱 방법을 실시할 때에 다이싱 에어리어에 설치되는 홈의 구조를 제공하는 것이다.
본 발명의 또다른 목적은 다이싱 에어리어에 홈을 설치한 반도체 웨이퍼를플로트 다이싱할 때에 발생하는 다이싱 위치의 어긋남을 방지할 수 있는 홈의 구조를 제공하는 것이다.
본 발명의 또다른 목적은 다이싱 후 컷 라인 엣지를 정확하게 검출하는 방법을 제공하는 것이다.
본 발명의 또다른 목적은 다이싱 위치의 어긋남을 방지할 수 있는 반도체 웨이퍼의 다이싱 방법을 제공하는 것이다.
본 발명에 따르면, 반도체 소자를 제작할 때에 실시되는 반도체 기판의 에칭공정을 이용하여 다이싱 에어리어로 되는 칩 둘레 가장자리 부분에 홈을 설치한다. 그리고, 홈의 내면 및 반도체 기판의 표면 위에 경질 보호막을 설치한다. 다이싱할 때에는 다이싱 블레이드의 엣지가 이들 홈의 바닥 부분을 통과하도록 위치 결정한다. 다이싱 블레이드의 엣지에 접하는 보호막 부분은 상방향 또는 하방향으로의 응력을 주로 받는다. 이러한 응력이 홈 위의 보호막으로부터 기판 표면 위의 보호막으로 전파될 때에 응력은 홈 내면 위의 보호막과 기판 표면 위의 보호막의 경계의 절곡 부분에 집중되며 절곡 부분을 따라 균열이 생긴다. 이러한 균열이 생기는 절곡 부분을 균열 발생 부분이라 한다.
이러한 균열이 생기기 위해서는 절곡 부분의 절곡 반경이 표면 보호막의 두께에 대하여 충분하게 작을 것이 필요조건으로 된다. 예를 들면, 절곡 부분의 반경이 보호막 두께의 1/2인 경우, 보호막의 절곡 각도 0 내지 12Oo에서는 절곡 부분에 발생하는 굴곡 응력은 다른 부분의 1.5배로 된다. 또한, 절곡 부분의 반경이 보호막 두께의 1/10로 되면 절곡 부분에 발생하는 굴곡 응력은 주위의 굴곡 응력의2.5배로 증가한다. 또한, 절곡 부분의 반경이 보호막 두께의 1/20로 되면 절곡 부분의 굴곡 응력은 주위의 굴곡 응력의 3.4배까지 증가한다. 절곡 각도도 예각이 바람직하지만 90o이면 예각과 거의 차이는 없다.
절곡 부분에 발생하는 균열에 의해 보호막은 분단되므로 블레이드 엣지에서 생긴 응력이 소자 부분측으로 전해지는 것이 없어지며 소자 부분에서의 보호막의 박리는 일어나지 않게 된다.
홈의 폭은 1 내지 2Oμm 정도가 적절하다. 또한, 이러한 홈은 다이싱 라인의 양측 엣지에 있는 것이 바람직하지만, 표면막 보호가 필요해지는 한쪽 엣지만으로도 양호하다. 또한, 다이싱 라인의 양측 엣지에 홈을 설치하는 대신에 다이싱 라인 폭보다 넓은 홈을 1개만 설치할 수 있다.
또한, 반도체 소자를 제작할 때에 에칭 공정이 2회 이상 있는 경우에는 홈 속에 제2 홈을 설치하여 균열 발생 부분의 수를 증가시키는 것도 바람직하다. 이와 같이 하면, 최초의 균열 발생 부분을 응력이 참고 견디는 경우, 후속의 균열 발생 부분에서 응력의 전파를 저지할 수 있으므로 소자 부분에서 표면막의 박리를 확실하게 방지할 수 있다.
또한, 본 발명에 따르면, 다이싱 에어리어에 설치된 홈에 대해서 부분적으로 홈 미형성부를 설치할 수 있다. 다이싱한 후, 이러한 홈 미형성부에서는 CCD 카메라로 컷 라인 엣지의 정확한 위치를 검출할 수 있다. 이와 같이, 홈 미형성부의 위치에서 컷 라인 엣지의 위치를 확인함으로써 컷 라인 위치의 오인식이 일어나지 않으며 다이싱 위치의 어긋남이 방지될 수 있다.
본 발명에서 홈 미형성부는 높은 다이싱 위치 정밀도가 필요한 다이싱 라인 1개에 관하여 최저 한 군데를 형성하는 것이 필요하다. 그러나, 웨이퍼 위에는 형상이 동일한 칩이 반복하여 존재하는 경우가 대부분이므로, 각 칩의 주변에 홈 미형성부를 한 군데 용이하게 설치할 수 있다. 이와 같이 하면, 다이싱 후 홈 미형성부를 CCD 카메라로 용이하게 찾을 수 있게 된다.
홈 미형성부의 길이는 길면 칩핑이나 보호막 박리를 일으키며, 짧으면 컷 라인의 정확한 위치 인식을 할 수 없게 된다. CRT 위에서 400배 배율로 관찰하는 경우, 홈 미형성부의 길이는 10 내지 100μm 정도로 하는 것이 바람직하다.
또한, 본 발명에 의한 다이싱 방법에 따르면, 최초의 다이싱 에어리어를 다이싱한 후 홈 미형성부를 포함하는 영역을 화상 촬영장치로 촬영하여 컷 라인 엣지를 검출하는 단계(a), 오토 다이싱 장치가 기억하고 있는 후속의 다이싱 에어리어의 다이싱 위치를 위에서 검출된 컷 라인 엣지에 근거하여 보정하는 단계(b), 보정된 다이싱 위치에 근거하여 후속의 다이싱 에어리어를 다이싱하는 단계(c), 단계(c)에서 다이싱 에어리어를 다이싱한 후에 홈 미형성부를 포함하는 영역을 화상 촬영장치로 촬영하여 컷 라인 엣지를 검출하는 단계(d), 오토 다이싱 장치가 기억하고 있는 후속의 다이싱 에어리어의 다이싱 위치를 위에서 검출된 컷 라인 엣지에 근거하여 보정하는 단계(e), 보정된 다이싱 위치에 근거하여 후속의 다이싱 에어리어를 다이싱하는 단계(f) 및 단계(d) 내지 단계(f)를 반복하여 실시하는 단계(g)를 포함하는 것을 특징으로 한다.
또한, 본 발명은 표면에 보호막이 형성된 반도체 웨이퍼에 한정되지 않으며,표면에 보호막이 형성되지 않은 것에 대해서도 적용할 수 있다.
본 발명은 반도체 웨이퍼로부터 칩을 다이싱하는 방법, 특히 다이싱 에어리어에 홈을 설치하여 다이싱하는 방법에 관한 것이다. 본 발명은 또한 이러한 홈의 구조에 관한 것이다.
도 1은 다이싱할 때에 표면 보호막의 박리 상태를 도시한 도면이다.
도 2는 종래의 다이싱 방법의 한가지 예를 도시한 도면이다.
도 3은 반도체 기판과 배선용 와이어가 단락되어 있는 상태를 도시한 도면이다.
도 4A, 도 4B 및 도 4C는 제1 실시예의 각 공정에서의 단면도이다.
도 5는 절곡 부분의 확대도이다.
도 6A, 도 6B 및 도 6C는 제2 실시예의 각 공정에서의 단면도이다.
도 7A, 도 7B, 도 7C 및 도 7D는 제 3 실시예의 각 공정에서의 단면도이다.
도 8은 홈이 설치된 다이싱 에어리어를 다이싱한 후의 상태를 도시하는 도면이다.
도 9는 다이싱 에어리어에 설치된 홈의 구조를 도시하는 도면이다.
도 10은 도 9의 2개의 홈 사이를 다이싱한 상태를 도시하는 도면이다.
도 11은 홈 미형성부가 1개의 다이싱 에어리어에 한 군데 설치되어 있는 웨이퍼의 부분 평면도이다.
도 12는 모든 칩의 엣지에 홈 미형성부가 설치되어 있는 웨이퍼의 부분 평면도이다.
발명을 실시하기 위한 최선의 형태
하기에 본 발명의 실시예를 도면을 참조하여 상세하게 설명한다.
제1 실시예
도 4A, 도 4B 및 도 4C는 제1 실시예의 각 공정에서의 단면도이다. 반도체 소자를 제작할 때에는 반도체 기판의 에칭 공정이 있으며 이러한 공정을 이용하여 도 4A에 도시한 두께 300μm의 GaAs 기판(2)의 칩 둘레 가장자리 부분의 다이싱 에어리어(20)에, 도 4B에 도시한 바와 같이, 폭 10μm, 깊이 0.7μm의 2개의 평행한 홈(22) 및 (24)를 에칭하여 형성한다. 도면 내의 w는 홈의 폭이고, t는 홈의 깊이를 도시하고 있다. 이들 홈(22) 및 (24)의 중심 사이의 거리는, 예를 들면, 다이싱 블레이드의 두께와 동일하게 한다. 한가지 예로서 25μm이다.
다음에 도 4C에 도시된 바와 같이, 홈(22) 및 (24)의 내면 및 반도체 기판(2)의 표면에 두께 0.4μm의 SiO2막(26)을 표면 보호막으로서 형성한다. 이때에 홈 위의 보호막과 기판 표면 위의 보호막의 경계에 절곡 부분(균열 발생 부분)(28)이 형성된다. 또한, 표면 보호막의 재료에는 SiO2이외에 SiN, Al2O3, Ti02, Ta205등을 사용할 수 있다.
도 5에 절곡 부분(28)의 확대도를 도시한다. 절곡 부분의 절곡 반경을 R로 나타내며 절곡 각도를 θ로 나타낸다. 본 실시예에서는 절곡 부분(28)의 절곡 반경 R에 대하여 보호막(26)의 두께를 2배 이상으로 되도록 한다. 또한, θ는 약 90o로 한다.
다이싱은 25μm 두께의 다이싱 블레이드(도시하지 않음)를 사용하여 홈(22)과 홈(24)의 사이를 절단하고 컷 라인을 형성한다. 다이싱 블레이드의 엣지는 2개의 홈의 바닥 부분을 통과하게 된다. 다이싱할 때에 블레이드의 엣지에서 발생하는 보호막(26)에 대한 응력은 기판 표면과 홈 부분의 경계에 있는 절곡 부분(28)에 집중되며 절곡 부분에 따른 균열이 생긴다. 이러한 균열에 의해 보호막(26)은 분단되므로 다이싱 블레이드의 엣지에서 생긴 응력이 소자 부분측으로 전해지지 않으며 소자 부분에서 보호막의 박리는 일어나지 않게 된다.
제2 실시예
도 6A, 도 6B 및 도 6C는 제2 실시예의 각 공정에서의 단면도이다. 본 실시예에서는 다이싱 에어리어의 폭보다도 넓은 홈을 1개만 설치한다. 도 6A에 도시한 두께 300μm의 GaAs 기판(2)의 다이싱 에어리어(20)에, 도 6B에 도시된 바와 같이 다이싱 에어리어의 폭(25μm)보다도 넓은 홈(30)을 에칭하여 형성한다. 홈(30)의 폭은 35μm, 깊이는 0.7μm이다. 다음에 도 6C에 도시된 바와 같이 홈(30)의 내면 및 반도체 기판(2)의 표면에 두께 0.4μm의 SiO2막(26)을 표면 보호막으로서 형성한다.
다이싱은 25μm 두께의 다이싱 블레이드(도시하지 않음)를 사용하여 1개의 홈(30)의 중앙을 절단하고 컷 라인을 형성한다. 이때에 다이싱 블레이드의 엣지는 1개의 홈(3O)의 바닥 부분을 통과하게 된다. 다이싱할 때에 블레이드의 엣지에서발생하는 보호막(26)에 대한 응력은 기판 표면과 홈 부분의 경계에 있는 절곡 부분(31)에 집중되며 절곡 부분에 따른 균열이 생긴다. 이러한 균열에 의해 보호막(26)은 분단되므로 다이싱 블레이드의 엣지에서 생긴 응력이 소자 부분측으로 전해지지 않으며 소자 부분에서 보호막의 박리는 생기지 않는다.
제3 실시예
도 7A, 도 7B, 도 7C 및 도 7D는 제3 실시예의 각 공정에서의 단면도이다. 도 7A에 도시한 두께 300μm의 GaAs 기판(2)의 칩 둘레 가장자리 부분의 다이싱 에어리어(20)에, 도 7B에 도시된 바와 같이, 제1 실시예와 동일하게 폭 10μm, 깊이 O.7μm의 2개의 평행한 제1 단 홈(22) 및 (24)를 에칭하여 형성한다.
또한, 도 7C에 도시된 바와 같이 이들 홈(22) 및 (24)의 바닥 부분에 각 홈에 평행하게 폭 5μm, 깊이 1.3μm의 제2 단 홈(32) 및 (34)를 각각 에칭하여 형성한다. 따라서, 홈은 2단 형상으로 된다. 홈 중심간의 거리는 제1 실시예와 동일하게 25μm이다.
다음에 도 7D에 도시된 바와 같이 홈의 내면 및 반도체 기판(2)의 표면에 두께 0.4μm의 SiO2막(26)을 표면 보호막으로서 형성한다.
다이싱은 25μm 두께의 다이싱 블레이드를 사용하여 홈과 홈 사이를 절단하고 컷 라인을 형성한다. 이때에 다이싱 라인의 엣지는 2개의 홈의 바닥 부분을 통과하게 된다. 이러한 경우, 보호막(26)의 박리는 제2 단 홈과 제1 단 홈의 경계에 있는 절곡 부분(36)에서 거의가 멈추고 있다. 단지, 일부에 이러한 절곡 부분(36)을 초과하여 보호막의 박리가 일어나는 부분이 있지만, 이것도 제1 단 홈과 기판 표면의 경계에 있는 절곡 부분(38)에서 모두가 그치며, 박리의 소자 부분으로의 전파는 발생하지 않는다.
이와 같이 균열 발생 부분을 복수 형성함으로써 보호막의 박리가 소자 부분으로 전해지는 것을 완전하게 저지할 수 있다. 이러한 사고 방식은 제2 실시예에도 적용할 수 있는 것은 명백하다.
이상 3개의 실시예에 관해서 설명했지만, 칩 둘레 가장자리 부분에 형성되는 홈의 깊이는 일반적으로 소자 부분의 깊이를 초과하는 것은 없다. 이것은 홈의 형성에 소자 부분 제작시의 에칭 공정을 이용하기 때문이다. 그러나, 별도 제작한 소자 부분보다 깊은 홈이라도 본 발명은 유효하다.
제4 실시예
일반적으로, 반도체 웨이퍼로부터 칩을 다이싱하는 데는 플로트 다이싱 장치가 사용된다. 플로트 다이싱 장치를 사용하면, 우선 웨이퍼의 위치 결정을 실시한다. 이것은 웨이퍼 위의 독특한 패턴을 이용하여 자동으로 실시된다. 다음에, 제1 다이싱 라인이라고 생각되는 위치에 블레이드를 이동시키고 1개의 라인만 다이싱을 실시하여 컷 라인을 형성한다. 다음에, 컷 라인이 형성된다고 예상하는 위치에 CCD 카메라를 이동하여 컷 라인을 탐색한다. 이때에 컷 라인은 주위의 기판과 비교하여 반드시 어두워지므로 CCD 화상을 2배화 처리하여 흑(黑)이라고 판단되는 라인을 컷 라인이라고 판단한다.
제1 내지 제3 실시예에서 설명한 바와 같이, 다이싱 에어리어에 홈을 설치하여 다이싱하는 경우, 다이싱한 후 상태는 도 8에 도시한 바와 같이 된다. 홈의 엣지(40)와 컷 라인(43)의 엣지(42)가 평행하게 나란히 서 있다.
또한, 본 실시예는 표면에 보호막을 설치하지 않는 경우에도 적용할 수 있으므로, 하기의 실시예에서는 표면 보호막이 없는 반도체 웨이퍼를 다이싱하는 예에 관해서 설명한다.
도 8로 되돌아가서, CCD 카메라에 접속된 디스플레이(CRT)로 관찰하면 에칭으로 만든 홈의 엣지(40)와 실제로 다이싱에 의해 형성된 컷 라인(43)의 엣지(42)는 구별이 되지 않는다. 즉, 디스플레이 위에서 관찰하면 홈의 엣지(4O)는 컷 라인의 엣지(42)와 동일하게 검게 보인다. 따라서, 홈 엣지도 흑이라고 판단되는 경우가 있다. 따라서, 오토 다이싱 장치는 홈의 엣지를 컷 라인 엣지로서 판단할 가능성이 높다. 이러한 경우, 후속의 다이싱에서 틀린 피드백이 가해지므로 다이싱 위치가 어긋난다. 또한, 이러한 어긋남은 컷 라인을 정확하게 인식할 때까지 축적되어 있으며 당초의 목표 위치로부터 크게 위치가 벗어나 버린다.
그래서 본 실시예에서는 홈을 전체 길이에 걸쳐 형성하지 않고, 홈이 형성되지 않는 부분, 즉 미형성 부분을 잔류시키도록 한다.
도 9는 두께 300μm의 반도체 웨이퍼(2)를 두께 25μm의 다이싱 블레이드로 다이싱하는 경우의 다이싱 에어리어(44)에 설치된 미형성 부분이 잔류된 홈의 구조를 도시한 것이다. 폭 5μm, 깊이 2μm의 홈(46) 및 (48)을 2개 평행하게 형성한다. 이러한 홈은 에칭에 의해 형성된다. 2개의 홈의 중심의 간격은 25μm이고, 2개의 홈의 외측 엣지간의 거리는 30μm이다. 그리고, 칩 위치 결정 마크(독특한 패턴) 근방에, 길이 L이 50μm에 달하는 홈 미형성부(50)가 설치되어 있다.
이러한 2개의 홈(46)과 홈(48) 사이를 절단하고 컷 라인(51)을 형성한 상태를 도 10에 도시한다. CCD 카메라로 촬영하여 디스플레이(CRT) 위에서 400배 배율로 관찰하면 홈 미형성부(50)의 길이 L은 디스플레이 위에서는 20mm로 되며 홈 미형성부에서 컷 라인(51)의 형상을 디스플레이 위에서 확인하는 데 충분한 치수가 수득된다.
반도체 웨이퍼(2)의 홈 형성 영역을 디스플레이 위에서 관찰하면 흑 영역의 폭은 12mm이며 이것은 실측으로 30μm라고 판단된다. 이러한 치수는 홈(20) 및 (22)의 외측 엣지 사이의 거리와 일치한다고 판단된다. 또한, 이러한 치수는 다이싱 위치가 홈 방향에 대해 직각으로 2.5μm 변동해도 변하지 않는다. 즉, 홈 형성 영역에서는 컷 라인(51)의 엣지의 위치를 정확하게 검출할 수 없다.
이에 대하여 홈 미형성부(50)에서는 컷 라인(51)의 폭은 디스플레이 위에서 10mm, 실측으로 25μm라고 판단되며, 컷 라인의 양측 엣지는 홈(46) 및 (48)의 외측 엣지로부터 각각 2.5μm 내측에 있다고 판단된다. 여기서 다이싱 위치가 1μm 어긋난 경우를 생각해도, 컷 라인의 엣지는 충분하게 인식할 수 있게 되며, 인식된 엣지의 위치에 기초하여 후속 다이싱에서는 다이싱 위치의 보정이 실시된다.
도 11은 다이싱해야 할 칩(6O)이 존재하는 웨이퍼(62)에서 본 발명에 따르는 홈이 에칭에 의해 형성되어 있는 상태를 도시한 것이다. 웨이퍼(62)의 주변부에 형성된 2개의 평행한 홈(62) 및 (64)는 한 군데만 홈 미형성부(66)가 설치되어 있다. 또한, 웨이퍼(62) 내측부에 형성된 2개의 평행한 홈(72) 및 (74)는 한 군데만 홈 미형성부(76)가 설치되어 있다.
플로트 다이싱 장치에서는 칩(60) 속에 있는 독특한 패턴(8O)을 탐색함으로써 모든 다이싱 에어리어의 위치를 추정한다. 이러한 추정에 기초하여 홈(62) 및 (64)가 설치되어 있는 다이싱 에어리어에 블레이드를 이동시켜 1개의 라인만 다이싱한다. 다음에 컷 라인이 형성되었다고 예상하는 위치에 CCD 카메라를 이동하여 컷 라인을 탐색한다. 그리고, 독특한 패턴(80)의 위치로부터 홈 미형성부(66)의 위치를 추정하여 홈 미형성부(66)를 CCD 카메라로 촬영한다. 이때에 CCD 카메라에 의해 촬영된 영상에서는 컷 라인은 주위의 기판과 비교하여 반드시 어두워지므로 CCD 화상을 2배화 처리하여 흑의 부분을 컷 라인이라고 판단하며, 흑과 백의 경계부를 컷 라인 엣지라고 판단한다. 도 10에 도시된 바와 같이, 홈 미형성부(50)에서는 CCD 카메라로 관찰한 엣지는 정확한 컷 라인 엣지를 도시하고 있으며, 따라서 홈 미형성부(66)의 위치에서 정확한 컷 라인 엣지의 위치가 수득된다.
이와 같이 수득한 컷 라인 엣지의 위치에 근거하여 도 11에 도시된 홈(72) 및 (74)가 설치되어 있는 다이싱 에어리어의 추정 위치를 보정하고, 보정된 위치의 에어리어의 다이싱을 실시한다. 그리고 홈 미형성부(76)에서 정확한 컷 라인 엣지를 검출한 다음, 다이싱 위치를 보정한다. 이하 동일한 순서를 반복함으로써 웨이퍼에서 칩을 정확하게 다이싱할 수 있게 된다.
단, 도 11과 같이 홈 미형성부가 각 다이싱 에어리어에 한 군데씩밖에 없는 경우에는, 플로트 다이싱 장치에 대한 웨이퍼의 부착 위치에 어긋남이 있으면, 도11의 독특한 패턴(82)을 독특한 패턴(80)이라고 판단하여 홈 미형성부(66)가 (86)의 위치에 있다는 잘못된 판단을 하는 경우가 있다. 이러한 에러를 방지하기 위해 도 12에 도시된 바와 같이 모든 칩 엣지에 홈 미형성부(66) 및 (67)을 설치할 수 있다. 이와 같이 하면, 어느 쪽의 독특한 패턴(8O)으로부터도 가까이 있는 홈 미형성부를 용이하게 탐색할 수 있게 된다.
본 발명에 따르면, 다이싱 에어리어에 홈을 설치하고 있으므로, 표면 보호막의 굴곡 부분에서 보호막의 박리 전파가 저지되는 결과, 소자 영역에서의 보호막 박리가 생기지 않는다. 본 방법은 반도체 소자 제작시의 기판 에칭 공정을 이용하므로 종래와 같이 보호막을 에칭 제거할 필요가 없기 때문에 공정이 증가하지 않는다.
또한, 본 발명에 따르면, 다이싱 에어리어의 홈에 관해서 일부에 홈 미형성부를 설치하는 것으로 컷 라인 엣지의 위치를 정확하게 판단할 수 있도록 되므로 플로트 다이싱할 때에 다이싱 위치의 어긋남이 일어나지 않게 된다.

Claims (15)

  1. 반도체 웨이퍼를 복수의 칩에 다이싱하는 방법으로서,
    반도체 소자 제작시의 반도체 기판의 에칭 공정을 이용하여 반도체 웨이퍼의 다이싱 에어리어에 1개 이상의 홈을 형성하는 단계,
    형성된 홈의 내면과 반도체 기판의 표면 위에 경질 보호막을 설치하는 단계 및
    다이싱 블레이드의 엣지(edge)가 홈의 바닥 부분을 통과하도록 하여 반도체 기판을 절단하는 단계를 포함하며,
    절단시 홈의 내면 위에 설치된 보호막과 반도체 기판의 표면 위에 설치된 보호막의 경계에 있는 절곡 부분에서 균열을 발생시킴을 특징으로 하는, 반도체 웨이퍼의 다이싱 방법.
  2. 제1항에 있어서, 2개의 홈이 평행하게 형성되며, 절단시 다이싱 블레이드의 양측 엣지가 각각 홈의 바닥 부분을 통과함을 특징으로 하는, 반도체 웨이퍼의 다이싱 방법.
  3. 제1항에 있어서, 1개의 홈이 형성되며, 절단시 다이싱 블레이드의 한쪽 엣지가 홈의 바닥 부분을 통과함을 특징으로 하는, 반도체 웨이퍼의 다이싱 방법.
  4. 제1항에 있어서, 1개의 홈이 형성되며, 절단시 다이싱 블레이드의 양측 엣지가 함께 홈의 바닥 부분을 통과함을 특징으로 하는, 반도체 웨이퍼의 다이싱 방법.
  5. 반도체 웨이퍼를 복수의 칩에 다이싱하는 방법으로서,
    반도체 소자 제작시의 반도체 기판의 에칭 공정을 이용하여 반도체 웨이퍼의 다이싱 에어리어에 1개 이상의 제1 홈을 형성하는 단계,
    1개 이상의 제1 홈의 바닥 부분에 제1 홈에 평행하게 1개의 제2 홈을 반도체 소자 제작시의 반도체 기판의 에칭 공정을 이용하여 추가로 형성하는 단계,
    형성된 제1 홈 및 제2 홈의 내면과 반도체 기판의 표면 위에 경질 보호막을 설치하는 단계 및
    다이싱 블레이드의 엣지가 제2 홈의 바닥 부분을 통과하도록 하여 반도체 기판을 절단하는 단계를 포함하고,
    절단시 제1 홈의 내면에 설치된 보호막과 제2 홈의 내면에 설치된 보호막의 경계에 있는 절곡 부분 또는 제1 홈의 내면 위에 설치된 보호막과 반도체 기판의 표면 위에 설치된 보호막의 경계에 있는 절곡 부분에서 균열을 발생시킴을 특징으로 하는, 반도체 웨이퍼의 다이싱 방법.
  6. 제1항 내지 제5항 중의 어느 한 항에 있어서, 보호막이 전기절연성을 갖는 막임을 특징으로 하는, 반도체 웨이퍼의 다이싱 방법.
  7. 제1항 내지 제5항 중의 어느 한 항에 있어서, 보호막이 SiO2, SiN, Al2O3, TiO2또는 Ta205임을 특징으로 하는, 반도체 웨이퍼의 다이싱 방법.
  8. 반도체 웨이퍼로부터 칩을 다이싱하는 경우의 반도체 다이싱 에어리어에 설치되는 홈의 구조로서,
    한 군데 이상에 홈 미형성부를 포함하는 2개의 평행한 홈으로 이루어지는, 반도체 다이싱 에어리어에 설치되는 홈의 구조.
  9. 제8항에 있어서, 홈 미형성부를 포함하는 2개의 평행한 홈이 에칭에 의해 형성됨을 특징으로 하는, 반도체 다이싱 에어리어에 설치되는 홈의 구조.
  10. 제9항에 있어서, 홈 미형성부의 2개의 홈 방향의 길이가 10 내지 100μm임을 특징으로 하는, 반도체 다이싱 에어리어에 설치되는 홈의 구조.
  11. 제8항 내지 제10항 중의 어느 한 항에 따르는 홈의 구조를 갖는 반도체 웨이퍼.
  12. 제11항에 있어서, 홈 미형성부가 칩의 주변에 한 군데 이상 설치되어 있는 반도체 웨이퍼.
  13. 제11항에 따르는 반도체 웨이퍼를, 다이싱 블레이드의 양측 엣지가 2개의 홈의 바닥 부분을 각각 통과하도록 다이싱 블레이드로 절단하여 컷 라인을 형성하는 공정,
    홈 미형성부를 포함하는 컷 라인의 영역을 화상 촬영장치로 촬영하는 공정 및
    화상 촬영장치로 촬영된 화상으로부터 컷 라인의 엣지를 검출하는 공정을 포함함을 특징으로 하는, 컷 라인 엣지의 검출방법.
  14. 제13항에 있어서, 화상 촬영장치가 CCD 카메라임을 특징으로 하는, 컷 라인 엣지의 검출방법.
  15. 제11항에 따르는 반도체 웨이퍼로부터 칩을 플로트 다이싱 장치로 다이싱하는 방법으로서,
    반도체 웨이퍼의 최초의 다이싱 에어리어를 절단한 후에, 홈 미형성부를 포함하는 컷 라인의 영역을 화상 촬영장치로 촬영하여 컷 라인의 엣지를 검출하는 단계(a),
    오토 다이싱 장치가 기억하고 있는 후속의 다이싱 에어리어의 다이싱 위치를 검출된 컷 라인의 엣지에 근거하여 보정하는 단계(b),
    보정된 다이싱 위치에 근거하여 후속의 다이싱 에어리어를 절단하는단계(c),
    단계(c)에서 다이싱 에어리어를 절단한 후에, 홈 미형성부를 포함하는 컷 라인의 영역을 화상 촬영장치로 촬영하여 컷 라인의 엣지를 검출하는 단계(d),
    오토 다이싱 장치가 기억하고 있는 후속의 다이싱 에어리어의 다이싱 위치를 단계(d)에서 검출된 라인 엣지에 근거하여 보정하는 단계(e),
    단계(e)에서 보정된 다이싱 위치에 근거하여 후속의 다이싱 에어리어를 절단하는 단계(f) 및
    단계(d) 내지 단계(f)를 반복하여 실시하는 단계(g)를 포함함을 특징으로 하는, 반도체 웨이퍼의 다이싱 방법.
KR1020017004026A 1999-07-30 2000-07-25 반도체 웨이퍼로부터 칩을 다이싱하는 방법 및 다이싱 영역에 설치된 홈의 구조 KR100660310B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP99-216679 1999-07-30
JP21667999A JP4581158B2 (ja) 1999-07-30 1999-07-30 半導体基板の切断方法
JP22827999A JP2001053032A (ja) 1999-08-12 1999-08-12 半導体ダイシングエリアに設けられる溝の構造およびダイシング方法
JP99-228279 1999-08-12

Publications (2)

Publication Number Publication Date
KR20010075461A true KR20010075461A (ko) 2001-08-09
KR100660310B1 KR100660310B1 (ko) 2006-12-22

Family

ID=26521570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017004026A KR100660310B1 (ko) 1999-07-30 2000-07-25 반도체 웨이퍼로부터 칩을 다이싱하는 방법 및 다이싱 영역에 설치된 홈의 구조

Country Status (7)

Country Link
US (1) US6300224B1 (ko)
EP (1) EP1130629A1 (ko)
KR (1) KR100660310B1 (ko)
CN (1) CN1322574C (ko)
CA (1) CA2345739A1 (ko)
TW (1) TW476142B (ko)
WO (1) WO2001009932A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386817B1 (ko) * 2001-06-28 2003-06-09 동부전자 주식회사 칩 스케일형 반도체 패키지 제조 방법
KR100689132B1 (ko) * 2004-07-29 2007-03-08 산요덴키가부시키가이샤 반도체 장치의 제조 방법

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320007A (ja) * 2000-05-09 2001-11-16 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
JP4349541B2 (ja) 2000-05-09 2009-10-21 大日本印刷株式会社 樹脂封止型半導体装置用フレーム
JP4840893B2 (ja) 2000-05-12 2011-12-21 大日本印刷株式会社 樹脂封止型半導体装置用フレーム
US6573156B1 (en) 2001-12-13 2003-06-03 Omm, Inc. Low defect method for die singulation and for structural support for handling thin film devices
TWI226139B (en) 2002-01-31 2005-01-01 Osram Opto Semiconductors Gmbh Method to manufacture a semiconductor-component
TWI232560B (en) * 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
TWI229435B (en) * 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
KR101247727B1 (ko) * 2003-01-31 2013-03-26 오스람 옵토 세미컨덕터스 게엠베하 반도체 소자 제조 방법
WO2004068567A1 (de) * 2003-01-31 2004-08-12 Osram Opto Semiconductors Gmbh Dünnfilmhalbleiterbauelement und verfahren zu dessen herstellung
TW200418149A (en) * 2003-03-11 2004-09-16 Siliconware Precision Industries Co Ltd Surface-mount-enhanced lead frame and method for fabricating semiconductor package with the same
WO2004097916A1 (ja) * 2003-04-30 2004-11-11 Fujitsu Limited 半導体装置の製造方法、半導体ウエハおよび半導体装置
JP4401181B2 (ja) * 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
JP2005064230A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
US7183137B2 (en) * 2003-12-01 2007-02-27 Taiwan Semiconductor Manufacturing Company Method for dicing semiconductor wafers
JP2005195965A (ja) * 2004-01-08 2005-07-21 Sharp Corp ホログラム素子、その製造方法、電子光学部品
EP1774587B1 (en) * 2004-07-26 2009-10-07 Nxp B.V. Wafer with improved conductive loops in the dicing lines
US7518217B2 (en) * 2004-11-11 2009-04-14 Yamaha Corporation Semiconductor device, semiconductor wafer, chip size package, and methods of manufacturing and inspection therefor
JP4694845B2 (ja) * 2005-01-05 2011-06-08 株式会社ディスコ ウエーハの分割方法
JP4603578B2 (ja) * 2005-02-18 2010-12-22 三井化学株式会社 半導体ウェハ表面保護シート及び該保護シートを用いる半導体ウェハの保護方法
JP4751634B2 (ja) * 2005-03-31 2011-08-17 富士通セミコンダクター株式会社 半導体装置の製造方法
CN100407403C (zh) * 2005-06-28 2008-07-30 联华电子股份有限公司 半导体晶片
EP1764834B1 (en) * 2005-09-15 2009-03-04 Infineon Technologies AG Electromagnetic shielding of packages with a laminate substrate
WO2007055010A1 (ja) 2005-11-10 2007-05-18 Renesas Technology Corp. 半導体装置の製造方法および半導体装置
TWI324800B (en) * 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
JP4990801B2 (ja) * 2006-01-31 2012-08-01 エルジー ディスプレイ カンパニー リミテッド Ｅｌ装置
JP4533392B2 (ja) * 2006-03-22 2010-09-01 キヤノン株式会社 有機発光装置
JP4898497B2 (ja) * 2006-03-27 2012-03-14 キヤノン株式会社 有機発光装置およびその製造方法
US7838424B2 (en) * 2007-07-03 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
DE102011101035B4 (de) * 2011-05-10 2014-07-10 Infineon Technologies Ag Ein Verfahren zum Herstelllen eines Anschlussgebiets an einer Seitenwand eines Halbleiterkörpers
JP6175000B2 (ja) 2011-09-26 2017-08-09 パナソニック株式会社 発光装置の製造方法
JP6184855B2 (ja) * 2013-12-16 2017-08-23 株式会社ディスコ パッケージ基板の分割方法
CN104973562A (zh) * 2014-04-03 2015-10-14 中芯国际集成电路制造(上海)有限公司 晶圆的切割方法和mems晶圆的切割方法
US20180145206A1 (en) * 2015-07-07 2018-05-24 Mitsubishi Electric Corporation Method of manufacturing semiconductor device
EP3144271B1 (en) * 2015-09-21 2019-03-27 Point Engineering Co., Ltd. Unit anodic oxide film structure
CN106558539A (zh) * 2015-09-25 2017-04-05 上海先进半导体制造股份有限公司 芯片的划片及制造方法
DE102015120756A1 (de) * 2015-11-30 2017-06-01 Infineon Technologies Ag Verfahren zum Vereinzeln von einer Vielzahl von Chips
KR101747856B1 (ko) * 2017-02-09 2017-06-15 (주)포인트엔지니어링 양극산화 피막 구조체의 절단방법 및 이를 이용한 단위 양극산화 피막 구조체
KR102255758B1 (ko) 2017-04-26 2021-05-26 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
CN107188111A (zh) * 2017-05-27 2017-09-22 龙微科技无锡有限公司 Mems传感器晶圆、mems传感器晶圆的裂片方法
DE102017125276A1 (de) * 2017-10-27 2019-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung mehrere Halbleiterchips und Halbleiterchip
DE102018214337A1 (de) 2018-08-24 2020-02-27 Disco Corporation Verfahren zum Bearbeiten eines Substrats
CN114530414A (zh) * 2019-03-29 2022-05-24 长江存储科技有限责任公司 半导体芯片制造方法
CN110091442B (zh) * 2019-05-15 2021-07-23 德淮半导体有限公司 一种用于切割晶片的刀具及切割方法
CN112885923A (zh) * 2020-08-12 2021-06-01 北京绿波静心新能源科技有限公司 硅太阳能电池制备方法、硅晶片以及硅太阳能电池片

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2730130C2 (de) * 1976-09-14 1987-11-12 Mitsubishi Denki K.K., Tokyo Verfahren zum Herstellen von Halbleiterbauelementen
JPS5776860A (en) * 1980-10-31 1982-05-14 Toshiba Corp Semiconductor device and its manufacture
JPH04236447A (ja) * 1991-01-21 1992-08-25 Nec Corp スクライブライン検出装置
JPH06112312A (ja) * 1992-09-24 1994-04-22 Rohm Co Ltd 半導体チップの製造方法
JPH06232254A (ja) * 1993-02-01 1994-08-19 Sumitomo Electric Ind Ltd 半導体ウェーハの切断ライン位置検出方法及び装置
JPH06236447A (ja) 1993-02-09 1994-08-23 Mitsubishi Electric Corp Ｉｃカード用マイクロコンピュータ
JPH06275713A (ja) 1993-03-19 1994-09-30 Hitachi Ltd 半導体ウエハおよび半導体チップならびにダイシング方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386817B1 (ko) * 2001-06-28 2003-06-09 동부전자 주식회사 칩 스케일형 반도체 패키지 제조 방법
KR100689132B1 (ko) * 2004-07-29 2007-03-08 산요덴키가부시키가이샤 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
KR100660310B1 (ko) 2006-12-22
CA2345739A1 (en) 2001-02-08
WO2001009932A1 (fr) 2001-02-08
EP1130629A1 (en) 2001-09-05
CN1322574C (zh) 2007-06-20
CN1318206A (zh) 2001-10-17
US6300224B1 (en) 2001-10-09
TW476142B (en) 2002-02-11

Similar Documents

Publication Publication Date Title
KR100660310B1 (ko) 반도체 웨이퍼로부터 칩을 다이싱하는 방법 및 다이싱 영역에 설치된 홈의 구조
KR100682003B1 (ko) 반도체 장치 및 그 제조 방법
US5136354A (en) Semiconductor device wafer with interlayer insulating film covering the scribe lines
US20100007035A1 (en) Semiconductor device and method of manufacturing the same
KR20030044894A (ko) 눈금보정패턴 및 그 제조방법
US5237199A (en) Semiconductor device with interlayer insulating film covering the chip scribe lines
EP3576144B1 (en) Semiconductor device
KR100246149B1 (ko) 반도체 장치 및 그 제조 방법
JPH10261760A (ja) 抵抗トリミング用アライメントマークを有する半導体装置
US7226847B2 (en) Method of forming a semiconductor laser chip having a marker
US20050064676A1 (en) Method of forming alignment mark
JP2006108489A (ja) 半導体装置の製造方法
EP1998371A1 (en) Method of manufacturing electrical conductors for a semiconductor device
JP2007173325A (ja) 半導体装置の製造方法
CN114725067A (zh) 半导体器件
US20210343591A1 (en) Manufacturing method of chip package and chip package
JPS62155532A (ja) 半導体ウエ−ハの位置合せマ−クの形成方法
JP3316371B2 (ja) ウエハのスクライブライン構造
US8487305B2 (en) Semiconductor device and method of manufacturing the same
JP3230725B2 (ja) 位置合せ用マークを用いた半導体装置の製法
US20120119371A1 (en) Method of fabricating semiconductor device and semiconductor device
KR100207480B1 (ko) 얼라인 마크의 형성 방법
WO2010137511A1 (ja) 窒化物系半導体レーザ素子の製造方法
JP2004022631A (ja) 半導体装置およびパターン配置方法
JP2009238801A (ja) 半導体装置の製造方法、及び半導体装置の製造に際して用いられる位置整合用パターン構造

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171114

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181121

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191120

Year of fee payment: 14