KR100207480B1 - 얼라인 마크의 형성 방법 - Google Patents

Abstract

본 발명은 반도체 기판을 정렬시키기 위한 얼라인 마크의 형성 방법에 관하여 기재하고 있다. 이는 얼라인 마크를 트렌치 형태 및 메사 형태가 교번적으로 형성된 구조로 형성시킴으로서 달성된다. 따라서, 본 발명에 따르면, 얼라인 마크상에 증착되는 증착 물질의 적층 상태가 비대칭 상태로 유지되어도 반도체 기판을 정확하게 정렬시킬 수 있으므로 반도체 장치의 성능 및 신뢰도를 향상시킬 수 있다.

Description

얼라인 마크의 형성 방법

제1도는 반도체 기판상의 칩주위에 얼라인 마크가 형성되어 있는 것을 도시한 평면도.

제2도는 얼라인 마크상에 증착 물질이 비대칭 상태로 적층되어 있는 것을 도시한 단면도.

제3도는 제2도에 도시된 얼라인 마크에 의해서 발생되는 신호의 변위 상태를 도시한 그래프.

제4도는 본 발명에 따라서 형성된 얼라인 마크를 도시한 단면도.

제5도는 제4도에 도시된 얼라인 마크에 의해서 발생되는 신호의 변위 상태를 도시한 그래프.

* 도면의 주요부분에 대한 부호의 설명

410 : 반도체기판 412 : 얼라인 마크

본 발명은 반도체 장치의 제조 공정에 사용되는 얼라인 마크를 형성하기 위한 방법에 관한 것으로서, 특히 반도체 기판에 형성되는 얼라인 마크와 레티클을 정확하게 얼라인시킬 수 있는 얼라인 마크 형성 방법에 관한 것이다.

일반적으로, 반도체 기판상에 소정 형상의 패턴을 형성시키기 위하여 증착 고정 및 식각 공정을 반복적으로 수행하게 되며 이때, 반복되는 증착 공정을 수행할 때 소정 형상으로 패터닝된 하부층과 상부층을 정렬시키기 위하여 상기 하부층의 패턴 주위에 얼라인 마크를 형성시키며 이러한 얼라인 마크는 트렌치 형태 또는 메사(mesa)형태로 형성된다.

즉, 제1도에 도시되어 있는 바와 같이, 반도체 기판(110)상에 스크라이빙에 의하여 형성되는 상기 복수개의 칩(111)상에 소정 형상의 패턴을 형성시킬 때 하부층과 상부층을 정렬시키기 위하여 상기 칩(111) 주위에 소정 형상의 얼라인 마크(112)를 형성시키며, 이러한 얼라인 마크(112)를 통한 정렬 상태는 반도체 장치의 집적도가 증가됨에 따라 하부층과 상부층의 정렬 마진이 감소하는 추세하에서 하부층과 상부층사이에 있어서 정렬의 정확도와 재현성 향상을 위하여 반도체 제조 장치의 정렬 정도를 향상시킬 뿐 아니라 제조 공정에 따른 영향을 감소시키는 것이 요구된다.

그러나, 제2도에 도시되어 있는 바와 같이 반도체 기판(110)상에 소정 형상의 패턴을 형성시키는 동안에 건식 식각 공정 또는 아이소레이션 산화 공정에 의해서 트렌치 형태 또는 메사 형태로 형성된 얼라인 마크(112)(도면에는 메사 형태의 얼라인 마크가 예시되어 있다)상에는 상기 반도체 기판(110)상에 절연 물질 또는 도전성 물질와 같은 증착 물질을 소정 두께로 증착시키는 추후 증착 공정의 수행시 상기 증착 물질이 증착된다.

이때, 상기 증착 물질이 제2도에 이점쇄선으로 표시된 바와 같이 상기 얼라인 마크(112)상에 대칭 상태로 적층되어 있는 경우에 레이저스캐닝 등에 의하여 제3도에 실선으로 표시된 바와 같이 정확한 정렬위치(A)를 검출할 수 있지만 이와는 반대로 상기 증착 물질이 제2도에 가상선으로 표시되어 있는 바와 같이 상기 얼라인 마크(112)상에 비대칭 상태로 적층되어 있는 경우에 레이저 스캐닝 등에 의하여 제3도에 가상선으로 표시된 바와 같이 정렬 위치(A)로부터 변위된 상태(A')로 검출되고 그 결과 정렬의 재현성이 떨어지게 되므로 반도체 장치의 성능 및 신뢰도를 저하시키게 된다.

본 발명은 상기와 같은 종래의 문제점을 해소시키기 위하여 안출된 것으로 그 목적은 반도체 기판을 정렬시키기 위하여 반도체 기판상의 패턴 주위에 형성되는 얼라인 마크의 형상이 트렌치 형태 및 메사 형태가 교번적으로 형성되는 방법을 제공하는 데 있다.

상기 목적을 달성하기 위하여 본 발명은, 반도체 기판을 정렬시키기 위한 얼라인 마크의 형성 방법에 있어서, 상기 얼라인 마크는 교번적으로 형성된 트렌치 형태 및 메사 형태로 이루어져 있는 것을 특징으로 하는 얼라인 마크 형성 방법을 제공한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일실실예를 상세히 설명하면 다음과 같다.

제4도는 본 발명에 따라서 반도체 기판상에 형성되는 얼라인 마크를 도시한 단면도이고 제5도는 제4도에 도시된 얼라인 마크를 레이저 스캐닝할 때 검출되는 신호 파형을 도시한 그래프이다.

즉, 본 발명에 따른 얼라인 마크 형성 방법은 트렌치 형태 및 메사 형태가 교번적으로 형성된 얼라인 마크(412)를 구비하고 있다.

먼저, 제4도를 참조하면, 반도체 기판(410)을 스크라이빙 등에 의하여 절단시킴으로서 분리 가능한 복수개의 칩상에 소정 형상의 패턴을 형성시킬 때 반복되는 증착 공정에 의하여 상기 칩 내부의 하부층과 상부층을 정렬시킬 수 있도록 상기 칩 주위에 여백 공간에 건식 식각 공정 또는 아이소레이션 산화 공정 등에 의하여 소정 형상의 얼라인 마크(412)를 형성시킨다.

이때, 상기 얼라인 마크(412)의 형상은 트렌치 형태 및 메사 형태가 교번적으로 형성된 구조로 이루어져 있고 이러한 얼라인 마크(412)를 구비하는 레이어(layer) 즉 하부층은 소정 형상으로 패터닝되어 있으며 이때 상기 하부층상에 절연 물질 또는 전도성 물질 등과 같은 증착 물질을 화학 증착 공정 또는 물리 기상 증착 공정 등에 의하여 소정 두께로 증착시킴으로서 상부층을 형성시킬 때 상기 얼라인 마크(412)상에 상기된 바와 같은 증착 물질이 증착된다.

여기에서, 상기 증착 물질이 상기 얼라인 마크(412)상에 대칭 상태로 적층되는 경우에 레이저 스캐닝 등에 의하여 검출되는 신호파형은 제5도에 실선으로 표시된 바와 같이 정확한 정렬 위치(A,B,C,D)를 나타내고 그 결과 추후 증착 공정의 수행시 상부층과 하부층을 정렬시킬 수 있다.

한편, 제4도에 가상선으로 표시된 바와 같이 상기 증착 물질이 상기 얼라인 마크(412)상에 비대칭 상태로 적층되어 있는 경우에 레이저 스캐닝 등에 의하여 검출되는 신호 파형은 제5도에 가상선으로 표시된 바와 같이 정확한 정렬 위치(A,B,C,D)로부터 소정 거리 이격된 변위 위치(A',B',C',D')를 나타내지만 상기 얼라인 마크(412)를 구성하고 있는 트렌치 형태 및 메사 형태가 교번적으로 형성되어 있으므로 이러한 변위위치(A',B',C',D')는 규칙적으로 나타나고 그 결과 추후 증착 공정의 수행시 상부층과 하부층을 정렬시킬 수 있다.

따라서, 본 발명에 따르면, 반도체 기판을 정렬시키기 위한 얼라인 마크의 형상을 트렌치 형태 및 메사 형태가 교번적으로 형성된 상태로 유지시킴으로서 상기 얼라인 마크상에 적층되는 적층 물질의 적층 상태가 비대칭 상태로 유지되어도 반도체 기판을 정확하게 정렬시킬 수 있으므로 반도체 장치의 성능 및 신뢰도를 향상시킬 수 있다.

이상, 상기 내용은 본 발명의 바람직한 일실실예를 단지 예시한 것으로 본 발명의 당업자는 첨부된 청구 범위에 기재된 본 발명의 요지 및 사상을 변경시킴이 없이 본 발명에 대한 수정 및 변경을 가할 수 있다.

Claims (3)

1. 반도체 기판을 정렬시키기 위한 얼라인 마크의 형성 방법에 있어서, 상기 얼라인 마크는 트렌치 형태 및 메사 형태가 교번적으로 형성된 구조로 유지되는 것을 특징으로 하는 얼라인 마크의 형성 방법.
2. 제1항에 있어서, 상기 얼라인 마크는 건식 식각 공정에 의하여 형성되는 것을 특징으로 하는 얼라인 마크의 형성 방법.
3. 제1항에 있어서, 상기 얼라인 마크는 아이소레이션 산화 공정에 의하여 형성되는 것을 특징으로 하는 얼라인 마크의 형성 방법.