KR20010062640A

KR20010062640A - 반도체장치의 테스트방법 및 시스템과 기록매체

Info

Publication number: KR20010062640A
Application number: KR1020000080508A
Authority: KR
Inventors: 니시카와카츠미; 시바타카즈오
Original assignee: 니시가키 코지; 닛뽄덴끼 가부시끼가이샤
Priority date: 1999-12-24
Filing date: 2000-12-22
Publication date: 2001-07-07
Also published as: US6617842B2; JP3447638B2; JP2001183430A; US20010005132A1; KR100422420B1

Abstract

본 발명은, 실장기기 탑재시의 불량을 제조시험시 등에 사전에 검출 가능한테스트 패턴을 생성하는 장치 및 방법을 제공하는 것을 목적으로 하며, 그 수단으로서, 반도체장치의 단자신호에 관해서, 불량 발생시부터 과거로 소급한 시점부터의 불량시를 포함하는 기간의 신호 파형 데이터를 로직 애널라이저로 획득하고, 테스트 패턴 생성장치에서, 상기 신호 파형 데이터에 의거하여, 상기 반도체장치를 피 시험 디바이스로서 테스트하는 자동 테스트장치용의 테스트 패턴으로 변환하여 출력하고, 불량시의 데이터를 정규의 데이터로 변경하여 상기 반도체장치의 출력신호에 대한 기대치 패턴을 작성하고, 반도체장치의 출력신호에 대응하여 필요한 입력신호의 설정이 상기 신호 파형 데이터중에 존재하는지의 여부를 체크하고, 존재하지 않는 경우에는, 상기 반도체장치로 상기 입력신호의 설정을 행하는 테스트 패턴을 생성하고, 테스트장치에서 불량이 재현된 경우, 양산 테스트에 이용한다.

Description

반도체장치의 테스트방법 및 시스템과 기록매체{Semiconductor device testing method and system and recording medium}

본 발명은, 반도체장치의 테스트기술에 관한 것으로서, 특히, 실장기기에 탑재된 반도체장치의 동작상태의 트레이스 데이터에 의거하여 검사용 테스트 패턴을 작성하여 피측정 디바이스를 테스트하는 방법 및 시스템과 장치 및 프로그램을 기록한 기록매체에 관한 것이다.

(종래의 기술)

연구시험 및 제품개발(소위 R&D(Research and Development)) 단계에서 행하여지는 반도체장치의 특성 해석시험(캐릭터 라이제이션 테스트)에 있어서는, 해당 반도체장치의 동작 사양 등을 정하기 위한 데이터의 채취 등을 목적으로 하여, 예컨대 고성능 자동 테스트장치(Automatic Test Equipment ; 「ATE」라고도 칭함)를 이용하여, 반도체장치의 DC 파라메트릭 시험, 펑셔널 시험, AC 파라메트릭 시험 외에 전원, 타이밍 등을 부여하여 동작시험을 행하는 각종 마진시험 등 총체적인 테스트가 행하여진다.

한편, 반도체장치의 제조공정에서, 웨이퍼 테스트 후에, 다이싱, 본딩공정을 거쳐서, 패키징된 반도체장치에 대한 양산 테스트(「파이널 테스트」라고도 칭함)는, 일반적으로, 반도체장치가 최소의 전기적 사양을 만족하는 것을 보증하기 위해 행하여지고, 보통, 저코스트의 양산용 자동 테스트장치를 이용하여 피측정 디바이스(Device Under Test : 「DUT」라고도 칭함)의 연속성 및 누설 테스트, 기본적인 펑셔널시험, DC 파라메트릭시험, 필요에 따라서 최저한의 마진시험이 행하여지고, 자동 테스트장치는, 오토 핸들러와 접속되고, 피측정 디바이스를 테스트 결과에 의거하여 클래스 또는 그레이드(카테고리)별로 분류한다.

이 양산 테스트에서는, 테스트시간의 단축이 지상명령으로서 요청되어 있고, 이 때문에, 총체적인 테스트는 행하여지지 않고, 필요 최소한의 항목으로서 선택된 테스트항목, 테스트 패턴 등으로 테스트가 행하여지고 있다.

그렇지만, 양산 테스트 단계에서 양품이라고 판정되어 출시된 반도체장치 제품을, 전자기기에 설치하여 동작시킨 경우, 동작 불량 등이 발생하는 경우가 있다.

즉, 상기한 바와 같이, 양산 테스트에서는, 보통, 저코스트의 자동 테스트장치를 이용하여, 테스트가 행하여지고 있고, 펑셔널시험용의 테스트 패턴의 패턴 길이(테스트 벡터의 길이), 패턴 종류 수 등에는 제한이 있어, 양산 테스트로 이용된 테스트 패턴에서는 검출할 수 없는 제품불량 등이 제품출시 후에 우연히 검출되는 경우가 있다.

근래의 미세화 기술의 진전에 의한 고집적화, 고기능화에 의해, 1칩상에 탑재되는 게이트 수는 비약적으로 증대하여, 논리 집적회로의 입출력 패턴의 조합에의존한 불량을 모두 검출하기 위한 테스트 패턴을 준비하는 것은, 논리가 복잡하기때문에, 점점더 곤란하게 되어지며, 특히, 프로그램 제어되는 논리 집적회로인 경우, 프로그램의 내용, 동작(주행)상태, 우발사상 등에 의존하여, 논리 집적회로로의 입출력 패턴의 조합이 변화되어, 테스트용에 이들의 조합을 사전에 전부 준비하는 것은 현실로는 거의 불가능하다.

반도체장치를 테스트하는 자동 테스트장치에서 이용하는 테스트 패턴을 생성하는 방법으로서, 반도체장치의 설계시에 이용되는 논리 시뮬레이터에 의한 시뮬레이션 결과를 테스트 패턴으로 변환하는 툴(tool)을 이용하여 원하는 자동 테스트장치용의 테스트 패턴으로 자동 변환하는 방법이나, 자동패턴 생성 툴(APG)을 이용한 것, 또한 고장 시뮬레이터를 이용하여 고장 검출율을 고려한 테스트 패턴을 생성하는 등, 각종 방법이 이용되고 있다. 이들의 방법은, 어느것이나 시뮬레이션 베이스로 테스트 패턴 생성을 행하는 것이다.

이와는 별도로, 실제 디바이스를 이용하여 테스트 패턴을 얻는 방법도 이용되고 있다. 전부터 이용되고 있는 전형적인 수법으로서, 양품 디바이스(Known Good Device : 「KGD」라고도 칭함)에 대하여, 미리 준비한 입력 패턴(랜덤 패턴 등)을 인가하여 양품 디바이스로부터의 출력을 채취하고, 이것을 기대치 패턴으로서 입력 패턴과 합성함으로써 테스트 벡터를 생성한다고 하는 것이다.

또한, 테스트 패턴의 별도의 생성방법으로서, 반도체 집적회로를 실장기기에 탑재한 상태로 동작시의 신호 파형을 획득하여 테스트 패턴을 생성하는 방법도 이용되고 있다. 예컨대 일본 특허공개 평7-306245호 공보 등에 기재되어 있는 바와같이, 실장기기에 탑재되어 있는 반도체 집적회로의 단자 파형을 채취하고, 해당 단자 파형에 대하여 실장기기의 작성자에 의해 입수된 입출력정보를, 테스트장치의 파형 에디터 등을 이용하여 부가하여 얻어진 데이터로부터, 검사용 테스트 패턴을 얻는다고 하는 방법이 종래부터 이용되고 있다. 이 방법의 경우, 실장기기 작성자로부터 얻어지는 입출력정보가 정확한 정보인지에 대해서 패턴의 품질이 크게 영향받는다. 그래서, 상기 일본 특허공개 평7-306245호 공보에서는, 피측정용 LSI의 단자에서의 동작시의 신호 파형 데이터를, 로직 애널라이저에서 취득하고, 해당 로직 애널라이저에서 취득된 데이터를, 테스트용의 입력 패턴으로 변환하는 데이터 변환회로와, 데이터 변환회로에서 출력되는 입력 패턴을 격납하는 데이터 메모리를 구비한 패턴 생성수단과, 전류 측정용으로 지정된 특정한 단자에 있어서, 소정 입력 패턴의 구동입력에 의해 발생되는 입력전류, 출력전류의 전류치에 차이를 마련하기 위해, 전원전압 VDD, 하이 레벨 입력전압 VIH, 로우 레벨 입력전압 VIL, 접지전압을 포함하는 전압을 설정하여 LSI에 공급하는 전압 설정수단과, 패턴 생성수단에 의해 출력되는 입력 패턴을 받아, 전류 측정용으로서 지정된 특정한 단자에 인가함으로써, 해당 특정한 단자에 발생하는 입력전류 및 출력전류를 측정하고, 입력전류 및 출력전류의 차를 검출하여, 입력 패턴에 있어서의 PASS/FAIL을 판정하고, FAIL 정보를 추출하여 보존하는 입출력정보 보존수단을 구비하고, 패턴 생성수단에서 생성된 테스트용의 입력 패턴과, 입출력정보 보존수단에 의해 출력되는 FAIL 정보를 패턴 생성수단에서 합성하고, LSI에 대응하는 검사용 테스트 패턴을 생성하도록 한 테스트방법을 제안하고 있다.

그렇지만, 실장기기에서 동작시의 반도체장치 제품의 불량정보를, 테스트장치의 테스트 패턴에 반영하기 위한 툴은 제공되어 있지 않다 라는 것이 실상이다.

실장기기에서의 동작불량, 장해발생시 등, 그에대한 보수 서비스로서, 반도체장치 제품이 장해원인인 경우, 해당 반도체장치 제품를 양품과 교환하고, 실장기기가 정상 동작하는지의 여부가 체크된다. 체크 결과, 실장기기가 정상동작하는 경우는 좋지만, 양품과 교환하여도, 동작불량이 해소되지 않는 경우가 있다. 예컨대, 해당 반도체장치가 프로그램 제어되는 CPU이거나, 또는, 프로그램 제어되는 CPU와 데이터의 주고받음을 행하는 주변 디바이스, 메모리 디바이스 등의 경우, CPU에서 실행되는 프로그램 및 동작상황에 의해서 입출력 패턴, 타이밍이 변화되어 우발적으로 일어나는 어떤 특정한 패턴 시퀀스의 조합에 대한 디바이스의 불량 등이 원인이 되어 동작불량을 일으키는 경우가 있다.

이 경우, 해당 반도체장치를 양품과 교환하고 실장기기에 탑재하여도, 해당 패턴의 조합에 대해서는 양품도 마찬가지로 동작불량을 일으키는 경우가 있다.

그리고, 반도체장치의 동작불량 등이 해소되지 않고, 제조측에서 제품의 회수 등을 행하게 되면, 커다란 손실을 초래한다. 또한, 실장기기에서의 동작시 반도체장치의 불량을 해석하고, 해당 불량을 검출하기 위한 패턴 시퀀스를 구비한 테스트 패턴을 생성하는 것은, 막대한 시간 및 작업 공정수를 필요로 한다.

따라서, 본 발명은, 상기 과제의 인식에 의거하여 창안된 것으로서, 그 주된목적은, 실장기기 탑재시의 불량을 제조시험시 등에 사전에 검출 가능한 테스트 패턴을 생성하는 장치 및 방법과 기록매체를 제공하는데 있다. 이외의 본 발명의 목적, 이점, 특징 등은 이하의 설명으로부터 당업자에게는, 즉시 명확하게 알 수 있을 것이다.

(과제를 해결하기 위한 수단)

상기 목적을 달성하는 본 발명에 따른 방법은, 반도체장치의 소정의 단자신호에 관해서, 상기 반도체장치의 불량 발생시부터 과거로 소급한 시점에서 상기 불량 발생시를 포함하는 기간의 신호 파형 데이터를 획득하는 제 1 공정과, 상기 획득된 신호 파형 데이터에 의거하여, 상기 반도체장치를 피측정 디바이스로 하여 테스트하는 자동 테스트장치에서 이용하는 테스트 패턴을 생성하고, 그 때, 불량시의 데이터를 정규의 데이터로 변경하여 이루어지는 테스트 패턴을 생성하는 제 2 공정과, 상기 자동 테스트장치에 있어서, 상기 생성된 테스트 패턴을 이용하여, 상기 반도체장치와 동일 제품을 이루는 반도체장치를 피측정 디바이스로 하여, 테스트하는 제 3 공정을 포함한다.

본 발명에 따른 방법은, 상기 공정(a)에 있어서, 상기 반도체장치를 탑재하는 실장기기를 동작시키고, 상기 반도체장치의 불량을 나타내는 소정의 페일신호를 트리거로 하는 로직 애널라이저에서, 상기 반도체장치의 소정 단자군의 신호 파형 데이터를 취득한다.

본 발명에 따른 방법은, 상기 공정(c)에 있어서, 불량시의 데이터를 정규의데이터로 변경하여 상기 반도체장치의 출력신호에 대한 기대치 패턴을 작성함과 동시에, 상기 반도체장치의 출력신호에 대응하여 필요하게 되는, 상기 반도체장치로의 입력신호의 설정이, 상기 테스트 패턴중에 존재하는지의 여부를 탐색하고, 존재하지 않는 경우에는, 상기 반도체장치로의 상기 입력신호의 설정을 행하는 테스트 패턴을 자동으로 삽입한다.

본 발명에 따른 시스템은, 반도체장치의 소정 단자신호에 관해서, 상기 반도체장치의 불량 발생시부터 과거로 소급한 시점에서 상기 불량 발생시를 포함하는 기간의 신호 파형 데이터를 획득하는 수단과, 상기 획득된 신호 파형 데이터로부터, 상기 반도체장치를 피측정 디바이스로 하여 테스트하는 자동 테스트장치에서 이용하는 테스트 패턴을 생성하고, 그 때, 불량시의 데이터를 정규의 데이터로 변경한 테스트 패턴을 생성하는 수단을 구비하고, 상기 자동 테스트장치에 있어서, 상기 테스트 패턴을 이용하여, 상기 반도체장치와 동일 제품을 이루는 반도체장치의 테스트를 행한다.

본 발명에 있어서, 양산 테스터는, 실장기기에 탑재된 반도체장치 제품의 불량 발생시의 신호 파형 데이터를 입력하여 상기 반도체장치 검사용의 테스트 패턴 또는 패턴 프로그램으로 자동 변환하는 패턴 생성장치로부터 출력되는 테스트 패턴 또는 패턴 프로그램을 이용하여 상기 반도체장치 제품과 동일 제품을 이루는 반도체장치의 테스트를 행한다.

그리고, 본 발명에 따른 패턴 생성장치는, 실장기기에 탑재된 반도체장치의 소정의 단자신호에 관해서, 상기 반도체장치의 불량을 나타내는 소정의 신호를 트리거로서, 불량 발생시부터 과거로 소급한 시점에서 해당 불량 발생시를 포함하는 기간의 신호 파형 데이터를 획득하는 신호 파형 획득수단으로부터의 신호 파형 데이터를 입력하고, 원하는 자동 테스트장치에 있어서의 상기 반도체장치를 검사용의 자동 테스트장치의 테스트 패턴으로 변환하여 출력하는 패턴 생성장치로서, 불량시의 데이터를 정규의 데이터로 변경하여 상기 반도체장치의 출력신호에 대한 기대치 패턴을 작성함과 동시에, 상기 반도체장치의 출력신호에 대응하여 필요하게 되는 입력신호의 설정이 테스트 패턴중에 존재하지 않는 경우, 상기 반도체장치에의 입력신호의 설정을 행하는 수단을 구비한다.

도 1은 본 발명의 1실시예의 전체 시스템 구성을 도시하는 도면.

도 2는 본 발명의 1실시예에 있어서의 실장기기의 구성 및 반도체장치와 로직 애널라이저의 접속 구성을 도시하는 도면.

도 3은 본 발명의 1실시예의 처리 순서를 도시하는 플로우챠트.

도 4는 본 발명의 1실시예에 있어서의 패턴 생성장치 구성의 1예를 도시하는 도면.

도 5는 본 발명의 1실시예에 있어서의 신호 파형 데이터(트레이스 데이터)의 표시 출력예를 도시하는 도면.

도 6은 본 발명의 1실시예의 동작 해석부의 처리를 설명하기 위한 플로우챠트.

도 7은 본 발명의 1실시예의 동작 해석부의 처리 일람을 표 형식으로 정리한 도면.

도 8은 본 발명의 1실시예에 있어서의 동작 해석부의 해석 출력 결과의 1예를 도시하는 도면.

도 9는 본 발명의 1실시예에 있어서의 패턴 생성장치에서 자동 생성된 테스트 패턴(패턴 프로그램)의 1예를 도시하는 도면.

도 10은 본 발명의 1실시예의 패턴 생성처리의 순서의 1예를 도시하는 플로우챠트.

도 11a는 본 발명의 1실시예에 있어서 검출된 반도체장치의 동작불량을 설명하기 위한 모식도이며, 도 11b는 동 신호 파형도.

도 12는 본 발명의 1실시예에 있어서 불량 재현에 이용되는 패턴 시퀀스를 설명하기 위한 도면.

도 13은 본 발명의 1실시예에서 이용된 SDRAM 구성의 일부를 도시하는 도면.

(도면의 주요부분에 대한 부호의 설명)

100 : 반도체장치 101 : 실장기기

102 : 로직 애널라이저 102-1 : 프로브

102-2 : 메모리(기억매체) 103 : 패턴 생성장치

103-1 : 데이터 포맷 변환부 103-2 : 패턴 생성부

103-3 : 동작 해석부 103-4, 103-6 : 기억장치

103-5 : 출력장치 104 : 평가용 자동 테스트장치

104-1 : 피측정 디바이스 105 : 양산 테스트용 자동 테스트장치

105-1 : 피측정 디바이스 200 : 퍼스널컴퓨터

201 : CPU 202 : 캐시 메모리

203 : 메모리 컨트롤러 204 : 메모리

205 : ECC회로 206, 211 : 어드레스 버스

207, 212 : 데이터 버스 208, 213 : 제어신호

209 ECC : 에러신호

(발명의 실시형태)

본 발명의 실시형태에 관해서 설명한다. 본 발명에 따른 시스템은, 반도체장치의 소정 단자군의 신호 파형 데이터로서, 불량 발생시부터 과거로 소급한 시점에서, 해당 불량 발생시를 포함하는 기간의 신호 파형 데이터(「트레이스 데이터」라고 한다)를 획득하는 신호 파형 획득장치(102)와, 신호 파형 획득장치(102)에서 획득된 신호 파형 데이터로부터, 상기 반도체장치를 피측정 디바이스로 하여 테스트하는 자동 테스트장치용의 테스트 패턴을 생성하는 패턴 생성장치(103)를 구비하고, 패턴 생성장치(103)는, 불량시의 데이터를 정규의 데이터로 변경한 테스트 패턴을 생성 출력하고, 자동 테스트장치(105)에 있어서 생성된 테스트 패턴을 이용하여, 상기 반도체장치와 동일 제품을 이루는 반도체장치의 양산 테스트를 행한다.

신호 파형 획득장치(102)는, 샘플한 파형 데이터를 축적하는 수단을 구비한 로직 애널라이저로서 이루어지고, 반도체장치(100)가 실장기기(101)에 탑재된 상태로 반도체장치의 불량을 통지하는 소정의 페일신호를 트리거로 하여, 페일신호가 어서트(assert)될 때까지, 반도체장치(100)의 소정의 단자군의 신호 파형 데이터를 취득한다. 신호 파형 획득장치(102)에 있어서, 반도체장치(100)의 단자신호를, 예컨대 반도체장치(100)에 공급되는 클록에 동기하여 FIFO(우선입력, 우선출력)방식으로 메모리에 샘플하여 가고, 메모리가 꽉차였을 때는, 가장 과거의 것이 폐기되고 최신의 데이터를 격납하여 가고, 페일신호가 어서트된 것을 검출했을 때에 계속해서 소정의 클록분을 샘플링하고, 해당 메모리에 축적되어 있는 데이터를, 획득된 신호 파형 데이터로 하는 구성으로 하여도 좋다.

본 발명은, 그 바람직한 1실시형태에 있어서, 패턴 생성장치(103)가, 신호 파형 획득장치(102)에서 취득된 신호 파형 데이터를 입력하여 해석하고, 반도체장치의 불량 발생시에 대응하는 반도체장치로부터의 출력신호에 대하여, 자동 테스트장치에서 기대치 패턴과 비교를 행하여 패스, 페일를 판정함에 있어서, 반도체장치에 대하여 미리 설정해 두는 것이 필요하게 되는, 입력 패턴이 불량시점 보다도 시간적으로 전에 샘플된 신호 파형 데이터중에 존재하는지의 여부를 체크하고, 상기 조건 설정용의 입력 패턴이 존재하지 않는 경우, 조건 설정용의 입력 패턴을 생성하여 삽입한 테스트 패턴을 생성한다.

보다 상세하게는, 패턴 생성장치(103)는, 신호 파형 데이터를 입력하여 해석하고, 반도체장치로부터의 출력 데이터에 대응하여 설정하여야 할 입력 데이터의해당 반도체장치에의 입력 설정이, 신호 파형 데이터중에 존재하지 않는 경우, 입력 데이터를 상기 반도체장치에 자동 테스트장치의 드라이버측에서 입력하기 위한 테스트 패턴을, 상기 반도체장치로부터의 출력 데이터를 상기 자동 테스트장치의 비교 측정기에서 비교하는 테스트 패턴의 앞에 삽입한다.

또한, 패턴 생성장치(103)는 신호 파형 데이터를 입력하여 해석하고, 반도체장치를 자동 테스트장치로 테스트하는 경우의 초기 설정 패턴을, 선두에 삽입하여 패턴의 정합성을 보증한다.

패턴 생성장치(103)는 반도체장치에 대하여 불량 발생시의 상기 반도체장치로부터의 출력신호에 대한 자동 테스트장치의 비교 측정기에서 비교하기 위한 정확한 기대치 데이터로서, 상기 획득된 신호 파형 데이터를 변환하여 얻어진 테스트 패턴으로부터 정확한 테스트 패턴으로 변경한다.

본 발명은, 그 바람직한 1실시형태에 있어서, 실장기기에 탑재된 반도체장치의 소정 단자군의 신호 파형 데이터로부터, 상기 반도체장치 제품의 신호의 조합 및 해당 신호의 추이로 규정되는 동작상태를 해석하고, 해석결과를 출력장치에 출력하는 수단을 구비한 동작 해석장치를 구비하여도 좋다.

본 발명은, 실장기기에 탑재된 반도체장치의 소정의 단자군의 신호 파형 데이터를 반도체장치의 불량을 나타내는 소정의 신호를 트리거로서 불량 발생시부터 과거로 소급한 데이터를 포함해서 획득하는 신호 파형 획득수단으로부터의 신호 파형 데이터를 입력하고, 원하는 자동 테스트장치에 있어서의 상기 반도체장치를 검사용의 자동 테스트장치의 테스트 패턴으로 변환하여 출력하는 패턴 생성장치에 있어서, 상기 신호 파형 데이터를 입력하여 해석하고, 상기 반도체장치에 대하여 상기 불량 발생시의 상기 반도체장치로부터의 출력신호에 대하여, 자동 테스트장치에서 기대치 패턴과 비교를 행하여 패스, 페일를 판정하기 위해 필요하게 되는, 상기 반도체장치에 대한 조건 설정용 입력 패턴이 상기 불량시점보다도 시간적으로 전에 샘플된 신호 파형 데이터중에 존재하는지의 여부를 체크하고, 상기 조건 설정용의 입력 패턴이 존재하지 않는 경우, 상기 조건 설정용의 입력 패턴을 생성하여 삽입한 테스트 패턴을 생성하는 처리는, 상기 패턴 생성장치를 구성하는 컴퓨터로 프로그램을 실행함으로써 실현된다.

또한, 상기 신호 파형 데이터를 입력하여 해석하고, 상기 반도체장치로부터의 출력 데이터에 대응하여 설정되는 입력 데이터의 상기 반도체장치로의 입력 설정이, 상기 신호 파형 데이터중에 존재하지 않는 경우, 상기 입력 데이터를 상기 반도체장치에 자동 테스트장치의 드라이버측에서 입력하기 위한 패턴을, 상기 반도체장치로부터의 출력 데이터를 상기 자동 테스트장치의 비교 측정기에서 비교하는 패턴의 앞에 삽입하여 출력하는 처리는 상기 패턴 생성장치를 구성하는 컴퓨터로 프로그램을 실행함으로써 실현된다.

또한, 상기 신호 파형 데이터를 입력하여 해석하고, 상기 반도체장치를 상기 자동 테스트장치로 테스트하는 경우의 초기 설정의 패턴을 선두에 삽입하는 처리는 상기 패턴 생성장치를 구성하는 컴퓨터로 프로그램을 실행함으로써 실현된다.

(실시예)

상기한 본 발명의 실시형태에 대해 더욱 상세히 설명하도록, 본 발명의 실시예에 관해서 도면을 참조하여 이하에 설명한다.

도 1은, 본 발명의 1실시예를 행하는 반도체장치의 테스트 ·시스템의 시스템 구성을 도시하는 도면이다. 도 1을 참조하면, 본 발명의 1실시예에 있어서는, 반도체장치(100)를 실장한 실장기기(101)를 동작상태로 하여, 반도체장치(100)의 단자(핀)군의 신호 파형을 소정의 페일정보를 트리거로 하여 획득하는 로직 애널라이저(102)를 구비하고 있고, 로직 애널라이저(102)에서 취득된 신호 파형 데이터(트레이스 데이터)를 입력하고, 원하는 테스트장치용의 테스트 패턴으로 변환하여 출력하는 패턴 생성장치(103)와, 패턴 생성장치(103)로부터 출력된 테스트 패턴을 이용하여 피측정 디바이스(DUT)(104-1)로서 반도체장치를 테스트함으로써, 실장기기(101)에서의 불량이 재현하는지의 여부를 평가하는 자동 테스트장치(ATE)(104)와, 피측정 디바이스(DUT)(105-1)로서 실장기기(101)에 탑재된 반도체장치(100)와 동일 제품을 테스트하는 양산용의 자동 테스트장치(ATE)(105)를 구비하여 구성되어 있다.

패턴 생성장치(103)는 퍼스널컴퓨터 또는 워크스테이션으로 구성하여도 좋으며, 또는, 자동 테스트장치(ATE)(104)의 컴퓨터로 구성하도록 하여도 좋다.

또한 로직 애널라이저(102)는 획득한 신호 파형 데이터를 2가 신호로서 기억하는 메모리(102-2)(또는 기억매체)를 구비하고, 기억매체를 끼워, 또는, GPIB 등의 계측 버스, 또는 LAN(Local Area Network) 접속에 의해, 패턴 생성장치(103)상의 기억부(도시생략)에 획득한 신호 파형 데이터가 격납된다.

도 2는, 본 발명의 1실시예에 있어서, 실장기기의 구성의 한 예 및 실장기기에 탑재된 반도체장치와 로직 애널라이저의 접속 형태를 모식적으로 도시하는 도면이다. 도 2를 참조하면, 실장기기는 퍼스널컴퓨터(PC)(200)로서 이루어지며, CPU(201)와 캐시 메모리(202)와 메모리 컨트롤러(203)와 메모리(204) 등을 포함하는 구성으로 되고, 메모리 컨트롤러(203)는 메모리(204)의 판독 데이터의 에러 체크와 정정을 행하는 ECC(Error Checking and Correction)회로(205)를 구비하고 있다.

본 발명의 1실시예에 있어서는, 메모리(204)가 실장기기(200)상에서의 동작시에 불량동작된 경우, 이 불량 원인을 체크하고 메모리(204)와 동일 제품의 메모리의 양산 테스트에 있어서, 이 동작불량을 검출할 수 있는 테스트 패턴을 생성하는 것이다.

도 2를 참조하면, 로직 애널라이저(102)에서는 프로브(102-1)에서 예컨대, 메모리 컨트롤러(203)와 메모리(204) 사이에서의 어드레스(206), 데이터(207), 제어신호(208) 및 메모리 컨트롤러(203)의 ECC 회로(205)로부터의 ECC 에러신호(209)의 신호 파형의 데이터(2가 데이터)를 취득한다. 또한, 이하의 실시예에서는, 메모리로서 클록동기형의 싱크로너스 DRAM(「SDARM」이라고 약칭)을 이용한 예에 관해서 설명한다.

잘 알려져 있는 바와 같이, SDARM은, 클록신호(CLK)를 입력하고, 각 블록에 내부클록을 공급하는 클록 버퍼와, 제어단자/CS(칩 셀렉터), /RAS(로우 어드레스 스트로브(strobe)), /CAS(칼럼 어드레스 스트로브), /WE(라이트 이네이블) 및 어드레스 버퍼로부터의 소정 비트의 어드레스 신호(오토 프리 챠지, 뱅크 셀렉트용의 신호)를 입력하여 커맨드를 디코드하는 커맨드 디코더와, 어드레스신호를 입력하여 출력하는 어드레스 버퍼/레지스터와, 커맨드 디코더로부터의 출력 제어신호를 보존하는 래치와, 설정 모드 정보를 보존하는 모드 레지스터와, 버스트 액세스시의 내부 칼럼 어드레스를 생성하는 칼럼 어드레스 카운터와, DQ단자로부터의 데이터의 입출력을 행하는 I/0 데이터 버퍼/레지스터와, 복수 뱅크 구성의 DRAM 코어를 구비하여 구성된다. 또한, 본 발명이 적용되는 반도체장치는 이러한 SDRAM에 한정되는 것이 아닌 것은 물론이다.

도 3은, 본 발명의 1실시예에 있어서의 처리 순서의 일례를 설명하기 위한 도면이며, 도 2의 퍼스널컴퓨터(PC)(200)에서의 시스템 불량의 검출로부터 양산용 테스트 패턴을 생성하기 위한 일련의 공정을 플로우챠트로 도시한 것이다.

우선, 불량이 보고된 메모리(SDRAM)(204)를 실장기기인 PC(200)에 탑재한 상태로 동작시킨다(스텝 S1).

로직 애널라이저(102)에서, ECC 에러신호(209) 등의 페일신호를 트리거로 하여, 메모리(204) 단자의 신호 파형의 트레이스 데이터를 획득(캡처)한다(스텝 S2).

취득한 트레이스 데이터를, 원하는 자동 테스트장치용의 테스트 패턴 또는 패턴 프로그램으로 변환한다(스텝 S3).

자동 테스트장치로 해당 테스트 패턴 또는 패턴 프로그램을 이용하여, 해당 메모리를 시험하여, 불량이 재현하는지의 여부를 체크한다(스텝 S4).

불량이 재현된 경우, 불량의 원인이 되는 패턴을 추출한다(스텝 S5)

추출한 패턴으로부터, 필요에 응해서, 워스트(worst)조건 등을 조사하고, 워스트조건을 반영한 테스트 패턴을 작성하고, 작성된 테스트 패턴을 양산 테스트에 적용한다(스텝 S6). 또한, 스텝 S4부터 S6의 처리는, 개발 엔지니어, 테스트 엔지니어 등의 사람의 수작업을 포함한다.

도 3의 스텝 S2에서는, 도 2에 도시한 바와 같이, 로직 애널라이저(102)가, 샘플링 클록에 동기하여, 메모리 컨트롤러(203)와 메모리(205) 사이의 어드레스신호(206), 데이터신호(207), 제어신호(208), 및 ECC 회로(205)의 ECC 에러신호(209)를 샘플하고, ECC 에러신호(209)의 페일상태로의 천이를 트리거로 하여, 해당 페일사상(事象)이 발생하는데 이르기까지의 소정 사이클(「스테이트」라고도 칭함)만큼 및 페일사상 발생 후(트리거 발생 후)의 소정 사이클만큼의 신호 파형 데이터를 트레이스 데이터로서 취득한다.

그리고, 도 3의 스텝 S3에 있어서, 패턴 생성장치(103)가, 로직 애널라이저(102)에서 취득된 트레이스 데이터를, 자동 테스트장치(도 1의 104, 105)에서 이용하는 테스트 패턴 또는 패턴 프로그램으로 자동 변환한다.

도 4는, 본 발명의 1실시예를 행하는 패턴 생성장치(103)의 구성을 도시하는 도면이다, 도 4를 참조하면, 패턴 생성장치(103)는, 데이터 포맷 변환부(103-1)와, 패턴 생성부(103-2)와, 동작 해석부(103-3)를 구비하고 있다. 또한, 도 4에 있어서, 103-4는 로직 애널라이저(102)에서 취득된 트레이스 데이터를 격납한 기억장치, 103-5는 표시장치 또는 인쇄장치 등의 출력장치, 103-6은 생성된 테스트 패턴을 파일로서 기억하는 기억장치이다.

도 5는 메모리 컨트롤러(203)의 ECC 회로(205)로부터의 ECC 에러신호(209)가 "1"로부터 "O"으로 천이한 시점에서부터 소급하여 소정 스테이트분의 신호 파형을 로직 애널라이저(102)에서 획득한 트레이스 데이터에 관해서 지정된 데이터 포맷으로 출력한 1예를 도시하는 도면이다.

패턴 생성장치(103)의 데이터 포맷 변환부(103-1)에서는, 트레이스 데이터를 기억장치(103-4)로부터 입력하고, 예컨대 스테이트 번호(10진), 커맨드 심벌, 뱅크 어드레스(16진), 어드레스(16진), 데이터(16진), /CS(칩 셀렉트), /RAS(로우 어드레스 스트로브), /CAS(칼럼 어드레스 스트로브), /WE(라이트 이네이블), DQM(데이터 마스크), ECC 에러(2가)로 구분하고, 지정된 표시형식으로 트레이스 데이터를 단말, 프린터, 파일 등의 출력장치로 출력한다. 예컨대, 제어신호/CS를 표시 칼럼 76으로부터 16진 1자리수로 표시하고, 입력 마스크/출력 이네이블신호 DQM을 표시 칼럼 113으로부터 표시 자리수 2로 표시하는 등 데이터 표시의 칼럼 , 데이터의 자리수 등은 포맷 정의(定義) 정보를 변경함으로써 임의의 표시 포맷으로 출력할 수 있다.

커맨드 심벌은 메모리(SDRAM)의 제어신호를 행하는 /CS, /RAS, /CAS, /WE 및 오토 프리 챠지, 뱅크 셀렉트 등의 어드레스 비트를, 클록신호(CLK)의 "0"에서 "1"로의 상승 시점에서 받아들인 패턴을 디코드하고, 디코드 결과를, 심벌(텍스트)로 표시한 것이고(이 디코드 처리는, SDRAM 내의 커맨드 디코더의 디코드 처리에 대응한다), PRE는 프리챠지, ACT는 뱅크 액티브, READ는 데이터의 판독 커맨드 이며 이 경우, 버스트 길이 4의 인터리브 모드(경계 어드레스 A0 내지 A1에 의한 스크램블 디코드 방식)에 의한 버스트 판독 (3 → 2 → 1 →0)을 행하고 있다. 주지하는 바와 같이 SDRAM에서 버스트 액세스시의 칼럼 어드레스는 내부 칼럼 어드레스 카운터에서 생성된다.

메모리 컨트롤러(203)로부터의 ECC 에러신호(209)는, SDRAM으로 이루어지는 메모리(204)에 있어서의 정정 불능인 에러 발생시 부터 소정 스테이트분 지연되어 출력되고, 도 5에 도시하는 예에서는, 스테이트 번호가 -17로부터 시작되는 READ 커맨드의 버스트 판독의 최종 스테이트의 다음 ACT 커맨드(스테이트 번호 = -13)에서 발생하고 있고, 이 경우, 메모리 컨트롤러(203)로부터의 ECC 에러신호(209)는, 스테이트 번호 0에서 "1"로부터 "O"(에러 발생을 나타낸다)으로 변화되고 있다. 로직 애널라이저(102)는, ECC 에러신호(209)를 트리거로 하고 있고, ECC 에러신호(209)가 스테이트 번호 0으로 "1"로부터 "0"으로 변화된 후에도, 소정 사이클분의 신호 파형 데이터를 샘플하고 있다.

그런데, 상기한 트레이스 데이터의 스테이트 수(행 수)는, 방대한 것으로 되어(예컨대 수만행, 경우에 따라서는 100만 행의 오더에 달하는 경우도 있다), 이 때문에, 트레이스 데이터를, 프린터 등에 인쇄 출력하거나 단말에 표시하여 사람의 손으로 해석하여 반도체장치의 실장기기에서의 동작상태를 추출하는 것은 곤란하며, 또한 많은 시간을 필요로 하여 해석 담당자의 부담도 증대한다.

그래서, 본 발명의 1실시예에 있어서, 패턴 생성장치(103)는 도 4에 도시한 바와 같이 이 트레이스 데이터를 해석하고, 반도체장치의 동작정보를 추출하는 동작 해석부(103-3)를 구비하고 있다. 또한, 동작 해석부(103-3)는, 패턴생성장치(103)와는 별도의 컴퓨터상에서 기능시켜도 좋은 것은 물론이다.

동작 해석부(103-3)는, 로직 애널라이저(102)에 의해 획득된 반도체 장치(SDRAM)의 트레이스 데이터로부터 SDRAM의 각종 타이밍의 체크 및 각종 커맨드의 발행 상황을 분석한다.

도 6은 본 발명의 1실시예에 있어서의 동작 해석장치(103-3)의 처리 순서를 도시하는 플로우챠트이다.

도 6을 참조하면, 트레이스 데이터를 기억장치(103-4)로부터 1스테이트마다 판독하고(스텝 S11), /CS, /RAS, /CAS, /WE 등의 값으로부터 커맨드 패턴을 디코드한다(스텝 S13).

커맨드 디코드 결과에 의해, MRS(모드 레지스터 세트), REF(리프레시), ACT(뱅크 액티브), PRE(프리차지), WRITE(라이트), READ(리드), BST(버스트 스톱), NOP(노 오퍼레이션) 등에 대응하여 분기하고(스텝 S14 내지 S21), 스테이트 위치를 기억하고, 해당 커맨드의 검색 종료조건에 대응한 경우, 스테이트 수를 계산하고 기억 관리한다. 기억장치(103-4)로부터의 판독에 있어서, EOF(엔드 어브 파일)의 경우(스텝 S12의 YES), 커맨드 분석결과를 집계하고 각 타이밍 지연 등의 최대, 최소데이터를 산출함과 동시에, 각 커맨드의 출현 회수를 일람으로서 표시 출력한다(스텝 S22).

도 7은, 동작 해석장치(103-3)에 있어서, 트레이스 데이터를 해석하고, SDRAM의 동작으로서, 각종 타이밍 정보 즉,

·tREF(리프레시 시간; REF부터 REF까지),

·tRC(ACT부터 리프레시 또는 ACT 커맨드 주기),

·tRAS(ACT부터 자(自) 뱅크의 PRE 커맨드 주기),

·tRP(PRE부터 자 뱅크의 ACT 커맨드 주기),

·tPRD(ACT부터 타(他) 뱅크의 ACT 커맨드 주기),

·tRCD(ACT부터 자 뱅크의 WRITE/READ 커맨드의 지연시간),

·tDPL(데이터 입력으로부터 PRE 커맨드 주기: WRITE에서부터 자 뱅크의 PRE 커맨드),

·tDPL(WRITE(AP)부터, 자 뱅크 ACT 커맨드/REF 커맨드),

·WRT to WRT(WRITE부터 WRITE 커맨드 주기),

·WRT to RED(WRITE부터 READ 커맨드 주기),

·RED to RED(READ부터 READ 커맨드 주기),

·RED to WRT(READ부터 WRITE 커맨드),

를 해석하는 처리 순서를 표 형식으로 도시한 도면이다. 예컨대 tREF(리프레시 시간: REF부터 REF까지)의 해석으로서는, REF 커맨드의 검색시, 그 스타트 위치(스테이트 수)를 기억하고, REF 커맨드의 검색종료시, 스테이트 수의 차이에 의해 클록 수를 계산하고, tRAS에서는, ACT 커맨드 검색시 그 스타트 위치(스테이트 수)를 기억하고, 自 뱅크의 PRE 커맨드까지의 클록 수를 계산한다.

도 8은 도 5에 도시한 트레이스 데이터를 본 발명의 1실시예의 동작 해석부(103-3)에서 해석한 해석결과의 1예를 도시하는 도면이며, 각각 타이밍에 관해서 최소기간(min), 최대기간(max)을 출현(appear) 스테이트 번호 정보와 함께 커맨드 사용 회수를 출력한 결과를 도시하고 있다.

다음에, 패턴 생성장치(103)의 패턴 변환부(103-2)는, 기억장치(103-4)로부터 판독된 트레이스 데이터로부터 어드레스, 데이터, 제어신호, 클록신호의 1스테이트마다 해석하고, 어드레스, 제어신호, 기록 데이터에 관해서는, 자동 테스트장치의 드라이버로의 입력 패턴으로 변환하고, 판독 데이터에 관해서는, 자동 테스트장치의 비교 측정기로 공급하는 기대치 패턴으로 변환하여 패턴 프로그램(테스트 패턴)을 생성한다.

도 9는 도 5에 도시한 트레이스 데이터로부터, 패턴 생성부(103-2)에서 생성된 패턴 프로그램의 1예를 도시하는 도면이다. 또한, 도 9에 도시된 패턴 프로그램은, 어드밴티스트사 제품의 테스트장치(메모리 테스터)T5881용의 패턴 프로그램이며, 도 9에서는, 패턴 프로그램에 전치(前置)되는 핀 정의 등의 정의문은 생략한다. 또한, 패턴 프로그램의 신택스 등은, 동 제품의 사용매뉴얼 등이 참조된다. 이 패턴 프로그램은 자동 테스트장치에서 실행되는 테스트 프로프로그램의 제어하에, 자동 테스트장치의 패턴 프로세서에 로딩되고, 패턴 프로세서는 마이크로 프로그램 제어하에 해당 패턴 프로그램을 실행하고, 피측정 디바이스(DUT)에 대하여 드라이버로부터 입력 패턴(포스 데이터)를 공급하여 피측정 디바이스로부터의 출력을 기대치 패턴과 비교 측정기에서 비교한다.

그런데, 본 발명에서는, 로직 애널라이저 등에서 취득된 트레이스 데이터는, 반도체장치의 동작불량시의 데이터이기 때문에, 패턴 생성장치(103)에 의해 테스트 패턴(테스트 벡터)을 생성할 때에, 획득된 불량 데이터를 그대로 기대치 패턴으로서 이용할 수는 없다.

그 때문에, 본 발명의 1실시예에 있어서는, 로직 애널라이저(102)에서 취득된 트레이스 데이터에 관해서, 메모리(204)(도 2 참조)로부터 출력되는 데이터(판독 데이터)중, 불량데이터를 정상데이터로 치환하여 기대치 패턴으로 만든 테스트 패턴을 작성한다. 정상 데이터는 메모리(204)의 불량 해석시의 프로그램의 구성, 또는 처리의 흐름(판독 전의 기록 데이터)으로부터 불량데이터에 대한 정상데이터를 알면, 불량개소의 테스트 벡터의 패턴을 이 정상데이터로 치환한다. 또는, 자동 테스트장치에서 테스트 패턴을 구동시키면서 기대치 데이터를 차례로 가변시키고, 피측정 디바이스인 SDRAM에서의 판독 데이터와 일치하는 기대치 데이터를 검출함으로써 정상데이터를 구하도록 하여도 좋다.

패턴 생성부(103-2)에 있어서는, 피측정 디바이스의 출력치를, 자동 테스트장치의 비교 측정기에서의 비교결과를 보호(care)하는 테스트 벡터에 대하여 리드 스트로브신호(RF)를 자동 설정한다.

또한, SDRAM을 단자 파형을 로직 애널라이저(102)에서 취득한 트레이스 데이터는 불량 발생시부터 소정 스테이트분 소급한 시점에서의 트레이스 데이터이며(실장기기에서의 동작을 소정 클록 사이클분 잘라낸 것이다), 트레이스 데이터로서 취득한 선두 데이터 이전의 신호 파형 데이터는 잘려져 있다. 그래서, 본 발명의 1실시예에 있어서는, SDRAM을 자동 테스트장치로 테스트하는 경우, 트레이스 데이터를 패턴으로 변환하여 생성한 테스트 패턴과의 정합을 취하기 위해 필요하게 되는 테스트 벡터를 자동 생성하고, 테스트 패턴에 삽입한다.

예컨대, SDRAM의 경우, 파워 온 리셋 시퀀스(초기화 시퀀스)로서,

·모드 레지스터의 초기화(모드 레지스터 세트),

·백그라운드 기록,

·보호(자동 테스트장치의 비교결과를 고려한다) 비트 데이터의 기록,

등의 처리를 SDRAM에 대하여 행행하는 테스트 패턴을, 트레이스 데이터로부터 변환하여 생성된 테스트 패턴의 최초의 테스트 벡터의 앞에 추가 삽입한다.

보호(care}하는 비트 데이터의 기록에 관해서 이하에 설명한다.

로직 애널라이저(103)에서 획득된 트레이스 데이터중에는 데이터의 판독 커맨드가 포함되어 있지만, 해당 판독 어드레스로의 데이터의 기록 동작이 트레이스 데이터중에 포함되어 있지 않는 경우도 있다. 이와 같은 트레이스 데이터를 테스트 패턴으로 변환하여도, SDRAM에서 데이터가 기록되지 않은 어드레스의 데이터를 판독하는 것으로 되기 때문에, 자동 테스트장치로는 정확한 테스트는 행할 수 없다.

예컨대 SDRAM에 대하여, READ 커맨드에 의해 어드레스(#7)로부터의 버스트 길이 4의 데이터 판독이 행해지고 있는 경우, SDRAM의 단자 파형의 트레이스 데이터중에 있어서, 이 READ 커맨드 발행시점보다도 전에, SDRAM의 어드레스(#4, #5, #6, #7)로의 비트 데이터의 기록을 행하는 커맨드가 포함되어 있지 않는 것으로 한다. 이 경우, 해당 트레이스 데이터로부터 생성된 테스트 패턴을 이용하여, SDRAM의 테스트를 실행할 때에, 자동 테스트장치에서, 피측정 디바이스인 SDRAM에 READ 커맨드에 대응하는 테스트 패턴을 인가하고, 해당 테스트 패턴에 응답하여 피측정 디바이스인 SDRAM이 어드레스(#7)로부터의 판독 데이터를 자동 테스트장치의 비교측정기에 출력하여도 해당 판독 데이터는 기대치 데이터와 일치한다고는 할 수 없다.

그래서, 본 발명의 1실시예에 있어서는, 판독 어드레스에 대하여, 해당 어드레스에의 기록이 트레이스 데이터중에 존재하지 않는 경우에는, READ 커맨드에 의한 판독 시퀀스의 앞에 해당 어드레스에 대한 기록 시퀀스를 추가해 둔다.

도 10은 이 처리 순서를 도시하는 플로우챠트이다. 트레이스 데이터를 입력하여 커맨드를 디코드하고(스텝 S31), READ 커맨드인 경우(스텝 S32의 YES), 판독 어드레스에 대하여, 해당 어드레스로의 기록이 트레이스 데이터중에 존재하는지의 여부를 체크하고(스텝 S33), 존재하지 않는 경우에는 이 READ 커맨드의 판독 시퀀스의 앞에 해당 어드레스에 대한 기록 시퀀스를 추가해 둔다(스텝 S34).

READ 커맨드에 의해, 어드레스(#7)로부터의 버스트 길이 4의 데이터 판독에 선행하여 해당 어드레스에 대한 WRITE 커맨드가 트레이스 데이터중에 존재하지 않는 경우, 로직 애널라이저에서 샘플한 트레이스 데이터중의 READ 커맨드에 의한 어드레스(#7)로부터의 판독 데이터를 버스트 길이 4로 기록하기 위한 패턴(PRE, ACT, WRITE 커맨드)를 자동 생성하고, 패턴 프로그램에 있어서의 초기화 처리의 직후 등 READ 커맨드에 선행하는 위치에 삽입한다.

상기한 바와 같이, 피측정 디바이스의 출력 데이터(판독 데이터)에 대하여 행하는 입력 데이터의 설정(기록 데이터의 설정)은, 피측정 디바이스의 출력을 기대치와 비교하는 곳에서 행하면 좋고, 자동 테스트장치에 있어서의 비교판정을 마스크하는 개소(보호하지 않는 개소)에 관해서는, 상기한 입력 데이터의 설정(기록데이터의 설정)은 하지 않아도 좋다. 또는 임의의 백그라운드 데이터(필드 데이터)를 기입하여 놓는다.

이 패턴 프로그램을 이용하여, 테스트장치로 SDRAM을 시험하고 실장기기에서의 불량 발생 개소에서 페일하는지를 확인하고 페일된 경우, 즉, 불량이 재현된 경우, 해당 테스트 패턴을 양산용의 테스트장치의 패턴 프로그램에 적용한다.

본 발명에 관계되는 시스템을 이용하여, SDRAM의 불량 해석을 행한 1예에 관해서 설명한다. 로직 애널라이저(102)에 의한 트레이스 데이터는 도 5에 도시한 것이다.

도 11a 및 도 11b는 SDRAM의 동작불량을 설명하기 위한 모식도이며, 도 5의 스테이트 번호 -13의 「동작불량」의 원리를 설명하기 위한 도면이다.

도 11a에 도시하는 바와 같이, 어드레스 버퍼(51)로부터 출력되는 어드레스신호(X(로우)어드레스 Xi와 Y(칼럼)어드레스 Yi의 배선이 나란히 되어 있다)에 있어서, X어드레스 X1의 양측에 인접하는 Y어드레스신호 Y0, Y1선 사이의 용량 커플에 의해, X1의 "1"로부터 "O"으로의 천이와, Y0, Y1이, X1과는 역방향의 "0"으로부터 "1"로의 천이가 시간적으로 겹칠 때, X1이 "1"로부터 "0"으로의 천이시간이 지연되고(도 11(b) 참조), X디코더의 워드선의 상승 불량이 되어, 잘못된 어드레스에의 액세스가 행하여지게 된다. 또는, 후술하는 바와 같이, 메인 워드의 상승 지연에 의해, 서브워드선의 스큐(skew)에 의한 액세스 불량이 발생한다.

도 5에 도시한 트레이스 데이터의 스테이트 번호 -13의 동작불량을 재현하기 위해서는, SDARM에 대하여 주는 커맨드, 어드레스신호의 패턴 시퀀스로서 도 12에도시하는 바와 같은 것을 부여하면 좋다. 도 12에 있어서의 ACT 커맨드의 X어드레스(#5), Y어드레스(#3)가, 도 5에 도시한 트레이스 데이터의 스테이트 번호 -13을 재현하기 위한 것이다.

도 5에 도시한 트레이스 데이터의 스테이트 번호 -17의 READ 커맨드(도 12의 READ에 대응)에 있어서 (어드레스「OBFF」)를 부여하고, SDRAM은 스크램블 모드로, 스테이트 번호 -17, -16, -15, -14에서, 내부 어드레스 카운터로부터 어드레스(A0, A1)로서, #3, #2, #1, #0를 생성하고(버스 길이 4), 스테이트 번호 -13에서, ACT 커맨드가 입력되어 내부 칼럼 어드레스 카운터는(Y1, Y0) = (1, 1) (=#3)에 리셋된다.

도 5에 도시한 트레이스 데이터의 스테이트 번호 -13의 ACT 커맨드(도 12의 READ에 대응)에 있어서, 외부 어드레스신호의 값에 의해 X어드레스는 (X1, X0)는 (1, 0) = #2에 세트되고, 가끔, X1의 "1"로부터 "0"에의 천이와, Y0, Y1가 역방향의 "O"로부터 "1"로의 천이가 겹치고 있다.

이것은 도 5에 도시하듯이, 스테이트 번호 -14에 있어서, 가끔 어드레스 버스가 「039A」(16진)로 되고(X어드레스의 하위 2비트는 #2), 다음 스테이트의 ACT 커맨드에서 어드레스 버스가 「16F5」로 되어 있기 때문에, 불량이 검출된 것이다.

도 13은 상기한 동작불량이 생기는 SDARM의 구성의 1예를 모식적으로 도시하는 도면이다. 또한, 도 13에 도시하는 회로 구성을 갖는 SDRAM은 메모리 셀 어레이가 X디코더로부터의 메인 워드선(MWL) 1개에, 복수개의 서브워드선(RAi)을 구비한 구성으로 이루어지고, X디코더(XDEc)(61)(또는 긴 X디코더(62)부터의 메인워드(MWL)와, RAI회로(60)에서의 서브워드선(RAi)과의 조에서 선택된 메모리 셀의 액세스가 행하여지고, 또한 불량 셀 구제용의 긴 워드선 구성으로 되어, 불량 메모리 셀의 어드레스가 액세스된 경우, 과잉 판정회로(55)에서는 메인 워드선을 긴 X디코더(62)로부터의 것으로 전환시키는 구성으로 되어 있다. 또한, 도 13에 도시하는 회로구성을 갖는 SDRAM 자체는 공지의 것이다.

도 13에 있어서, 신호(EXAL)에서 내부어드레스(IAj)를 래치하는 래치(53, 54)의 출력(Xi, Yi, …)이, 도 11에 도시한 X0, Y0, … 등에 대응하고 있다.

도 13에 있어서의 신호에 관해서 그 개략을 설명하면,

Aj는 SDRAM에 공급되는 외부 어드레스신호,

CAj는 어드레스 버퍼(ADD버퍼)(51)의 출력이며, 외부 어드레스신호(Aj) (LVTTL 레벨)를 내부 CM0S 레벨로 레벨 변환한 신호,

ICLK는 외부클록(CLK)에 동기시켜 생성되는 내부클록,

IAj는 외부어드레스(Aj)를 클록(CLK)에서 D형 플립플롭(52)으로 래치한 내부 어드레스신호,

EXAL은 X어드레스를 받아들일 때(ACT 커맨드)에 X어드레스를 D형 플립플롭(53)으로 래치하는 래치 타이밍신호,

YLAB는 Y어드레스를 받아들일 때(WRITE, READ 커맨드)에, Y어드레스를 D형 플립플롭(54)으로 래치하는 래치 타이밍신호,

XLAT는 각 뱅크의 X어드레스를 래치하는 신호,

RAE는 RAI회로(50)의 활성화 신호,

RAi는 서브워드의 선택신호이며 메인 워드선 1개에 관하여 예컨대 복수의 서브워드가 마련된다.

PXR는 과잉 판정회로(55)의 활성화 신호,

MWL은 X디코더(보통)(61)로부터 출력되는 노멀 메인 워드선,

MWL(red)은 긴 X디코더(62)로부터의 과잉 메인 워드선,

XRDN은 과잉 판정회로(55)로부터의 출력신호이며, 긴 셀 선택시는, 과잉 메인 워드(MWL(red)), 보통때는, 노멀 메인 워드(MWL)를 선택한다.

RRAIS는, RAI회로에 입력되어 과잉 메인 워드에 이어지는 과잉 서브워드선을 선택하는 신호이다.

셀렉터(59)는, XRDN이 액티브인 때, RRAIS를 선택하고, XRDN이 액티브인 때, Xi를 선택하여 RAI회로(60)에 공급한다.

도 13에 도시한 구성에 있어서, 병주하는 Yi-1와 Xi 사이의 크로스 토크(cross talk), Xi와 Yi 사이의 크로스 토크에 의해, 신호 Xi를 사이에 끼는 신호 Yi-1와 Yi가, 신호 Xi의 "1"로부터 "0"으로 천이할 때, 신호 Xi의 천이와는 반대방향으로 동시에 천이하는 경우, 신호 Xi의 천이가 지연된다. 이 경우, 불량 어드레스(즉 Xi가 "1"로부터 "0"으로의 천이가 지연된 어드레스)가 노멀 어드레스의 경우, 과잉 판정회로(55)의 출력이 지연되어, 노멀 메인 워드(MWL)의 선택이 지연되고, MWL 선택으로부터 RAi 선택까지의 시간이 단축되어, MWL의 전압 상승(부트) 레벨이 부족되어 어드레스 선택 불량이 된다. 한편, 불량 어드레스가 과잉 어드레스인 경우에는, 과잉 판정회로(55)에서는 노멀 어드레스라고 판정되고, 노멀 메인워드(MWL)가 선택되어 이 노멀 어드레스의 메모리 셀이 불량셀을 포함함으로써 과잉 워드에 길게 치환되어 있고, 노멀 메인 워드의 선택에 의해 불량 셀이 액세스되어 SDRAM의 동작불량으로 된다.

SDRAM의 실장기기 동작상태에서의 불량시의 신호 파형 데이터를 취득하고, 해당 불량 발생시의 신호 파형 데이터로부터 자동 테스트장치에서의 테스트 패턴으로 자동 변환하여 자동 테스트장치상에서 SDRAM을 테스트한 바 실장기기에서의 동작불량과 동일한 불량을 재현할 수 있었다.

상기한 입력 패턴의 조합과, 인접배선 사이의 용량커플에 의한 반도체장치의 동작불량은, 양산 테스트 및 실장기기(PC)의 부팅시 등에 행하여지는 메모리 테스트로서는 검출되지 않고, 실장기기(PC)로 실행된 프로그램에 의해 우연히 검출된 것으로서 본 발명에 의하면, 시스템 불량 검출로부터 테스트 패턴의 생성, 자동 테스트장치에서의 불량 재현까지 요하는 시간을 각별히 단축하는 것이 검증되어 있다.

이 테스트 패턴을 양산 테스트용의 테스트 패턴으로 옮겨 바꾸고, SDRAM의 양산 테스트를 행함으로써, 패턴 시퀀스의 조합으로 검출된 반도체장치의 불량을, 제품 출시전에 검출할 수 있다.

또한, 상기 실시예에서는, 반도체장치로서 SDRAM을 예로 설명했지만, 본 발명은 SDRAM에 한정되지 않고 CPU, 주변 디바이스 등 각종 논리 집적회로, 각종 메모리에 적용 가능한 것은 물론 이다.

또한 상기 실시예에서는, 실장기기에 탑재한 반도체장치의 단자 파형의 취득을 로직 애널라이저를 이용하여 취득한 예를 설명했지만, 자동 테스트장치의 핀 일렉트로닉스 카드의 비교 측정기에서 항상 고정 기대치, 예컨대 "O"과 비교함으로써, 반도체장치의 단자 신호를 샘플링하여도 좋다. 이 경우, 반도체장치의 단자 신호가 "O"/"1"에 따라서, 비교 측정기의 출력은 패스/페일로 되고, 이 정보를 2가 신호에 대응시킴으로써 로직 애널라이저로서 기능시킬 수 있다.

이상 설명한 바와 같이 본 발명에 의하면 하기 기재의 효과를 이룬다.

본 발명의 제 1 효과는, 반도체제품 및 해당 반도체장치가 탑재되는 실장기기의 신뢰성을 향상한다고 하는 것이다.

그 이유는, 본 발명에 있어서는 실장기기에서의 동작시의 반도체장치의 불량을 사전에 검출 가능하게 하는 테스트 패턴을 생성하고, 해당 테스트 패턴을 이용하여 반도체장치의 양산 시험을 하는 구성으로 하고 있기 때문이다.

본 발명의 제 2 효과는, 실장기기에서의 동작시의 불량에 이르기까지의 디바이스의 동작의 해석을 용이화 한다는 것이다.

그 이유는, 본 발명에 있어서는 트레이스 데이터로부터 반도체장치의 동작정보를 추출하여 출력하기 때문이다.

본 발명의 제 3 효과는, 입력 패턴과 출력 패턴의 패턴 시퀀스의 정합성을 취한 테스트 패턴을 자동 생성함으로써, 테스트 패턴의 정밀도, 품질, 신뢰성을 향상한다는 것이다.

그 이유는, 본 발명에 있어서는 트레이스 데이터중에서 반도체장치로부터의 판독 데이터에 대하여 필요한 데이터의 설정이 되어 있는지의 여부를 해석하고, 필요한 데이터의 설정이 트레이스 데이터중에 존재하지 않는 경우, 해당 데이터의 설정을 행하기 위한 테스트 패턴을 자동 삽입하는 구성으로 되어 있기 때문이다.

Claims

반도체장치의 소정의 단자신호에 관해서, 상기 반도체장치의 불량 발생시부터 과거로 소급한 시점에서 상기 불량 발생시를 포함하는 기간의 신호 파형 데이터를 획득하는 제 1 공정과,

상기 획득된 신호 파형 데이터에 의거하여, 상기 반도체장치를 피측정 디바이스로서 테스트하는 자동 테스트장치에서 이용하는 테스트 패턴을 생성하고, 그 경우, 불량시의 데이터를 정규의 데이터로 변경하여 이루어지는 테스트 패턴을 생성하는 제 2 공정과,

상기 자동 테스트장치에서, 상기 생성된 테스트 패턴을 이용하여, 상기 반도체장치와 동일 제품을 이루는 반도체장치를 피측정 디바이스로 하여, 테스트하는 제 3 공정을 포함하는 것을 특징으로 하는 반도체장치의 테스트방법.
제 1항에 있어서,

상기 제 1 공정에서, 상기 반도체장치를 탑재하고 있는 실장기기를 동작시키고, 상기 반도체장치의 불량을 나타내는 소정의 페일(fail)신호를 트리거로 하는 로직 애널라이저에서, 상기 반도체장치의 소정 단자군의 신호 파형 데이터를 취득하는 것을 특징으로 하는 반도체장치의 테스트방법.
제 1항 또는 2항에 있어서,

상기 제 2 공정에서, 불량시의 데이터를 정규 데이터로 변경하여 상기 반도체장치의 출력신호에 대한 기대치 패턴을 작성함과 함께, 상기 반도체장치의 출력신호에 대응하여 필요하게 되는, 상기 반도체장치로의 입력신호의 설정이, 상기 테스트 패턴중에 존재하는지의 여부를 탐색하고, 존재하지 않는 경우에는, 상기 반도체장치에 대하여 상기 입력신호의 설정을 행하기 위한 테스트 패턴을 자동 삽입하는 것을 특징으로 하는 반도체장치의 테스트방법.
제 1항에 있어서,

상기 제 2 공정에서 생성된 테스트 패턴을 이용하여 상기 반도체장치의 불량이 재현될 수 있는지의 여부를 자동 테스트장치로 체크하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치의 테스트방법.
반도체장치의 소정의 단자신호에 관해서, 상기 반도체장치의 불량 발생시부터 과거로 소급한 시점에서 상기 불량 발생시를 포함하는 기간의 신호 파형 데이터를 취득하고, 상기 신호 파형 데이터에 의거하여, 상기 반도체장치를 피 시험 디바이스로서 테스트하는 자동 테스트장치용의 테스트 패턴으로 변환하여 출력하는 테스트 패턴 생성방법에 있어서,

불량시의 데이터를 정규의 데이터로 변경하여 상기 반도체장치의 출력신호에 대한 기대치 패턴을 작성하고, 상기 반도체장치의 출력신호에 대응하여 필요하게 되는 입력신호의 설정이 상기 신호 파형 데이터중에 존재하는지의 여부를 체크하고, 존재하지 않는 경우에는, 상기 반도체장치에 대하여 상기 입력신호의 설정을 행하는 테스트 패턴을 자동으로 삽입하는 것을 특징으로 하는 테스트 패턴 생성방법.
반도체장치의 소정의 단자신호에 관해서, 상기 반도체장치의 불량 발생시부터 과거로 소급한 시점에서 상기 불량 발생시를 포함하는 기간의 신호 파형 데이터를 획득하는 수단과 ,

상기 획득된 신호 파형 데이터로부터, 상기 반도체장치를 피측정 디바이스로서 테스트하는 자동 테스트장치에서 이용하는 테스트 패턴을 생성하고, 그 경우, 불량시의 데이터를 정규의 데이터로 변경한 테스트 패턴을 생성하는 수단을 구비하고,

상기 자동 테스트장치에 있어서, 상기 테스트 패턴을 이용하여, 상기 반도체장치와 동일 제품을 이루는 반도체장치의 테스트를 행하는 것을 특징으로 하는 반도체장치의 테스트 시스템.
제 6항에 있어서,

상기 반도체장치가 실장기기에 탑재된 상태에서, 상기 반도체장치의 불량을 통지하는 소정의 페일신호를 트리거로 하는 로직 애널라이저에서, 상기 반도체장치의 소정 단자군의 신호 파형 데이터를 취득하는 것을 특징으로 하는 반도체장치의 테스트 시스템.
실장기기에 탑재된 반도체장치의 소정의 단자신호에 관해서, 상기 반도체장치의 불량 발생시부터 과거로 소급한 시점에서 상기 불량 발생시를 포함하는 기간의 신호 파형 데이터를 획득하는 신호 파형 획득장치와,

상기 획득된 신호 파형 데이터로부터, 상기 반도체장치를 피측정 디바이스로서 테스트하는 자동 테스트장치에서 이용하는 테스트 패턴을 생성하고, 그 경우, 불량시의 데이터를 정규의 데이터로 변경하여 테스트 패턴을 생성하는 패턴 생성장치와,

자동 테스트장치를 구비한 자동 테스트장치에 있어서, 상기 생성된 테스트 패턴을 이용하여, 상기 반도체장치와 동일 제품을 이루는 반도체장치의 양산 테스트를 행하고,

상기 패턴 생성장치가,

상기 신호 파형 데이터를 입력하여 해석하고, 상기 반도체장치로부터의 출력 데이터에 대응하여 설정되는 입력 데이터의 상기 반도체장치로의 설정이, 상기 신호 파형 데이터중에 존재하는지의 여부를 체크하고, 존재하지 않는 경우에는, 상기 입력 데이터를 상기 반도체장치에 대하여 상기 자동 테스트장치의 드라이버측으로부터 설정 입력하기 위한 테스트 패턴을, 상기 반도체장치로부터의 출력 데이터를 상기 자동 테스트장치의 비교 측정기에서 비교하는 테스트 패턴보다도 앞의 위치에 삽입하는 것을 특징으로 하는 반도체장치의 테스트 시스템.
제 8항에 있어서,

상기 패턴 생성장치가, 상기 신호 파형 데이터를 입력하여 해석하고, 상기 반도체장치를 상기 자동 테스트장치로 테스트하는 경우의 초기 설정용의 테스트 패턴을 선두에 삽입하는 것을 특징으로 하는 반도체장치의 테스트 시스템
제 8항에 있어서,

상기 패턴 생성장치가, 상기 반도체장치에 대하여 상기 불량 발생시의 상기 반도체장치로부터의 출력신호에 대한 상기 자동 테스트장치의 비교 측정기에서 비교하기 위한 정확한 기대치 패턴으로서, 상기 획득된 신호 파형 데이터를 변환하여 얻어진 패턴으로부터 정확한 패턴으로 변경하는 것을 특징으로 하는 반도체장치의 테스트 시스템.
제 8항에 있어서,

상기 패턴 생성장치가, 상기 획득된 신호 파형 데이터로부터, 상기 반도체장치 제품의 동작상태를 해석하고, 해석결과를 출력장치에 출력하는 수단을 구비한 것을 특징으로 하는 반도체장치의 테스트 시스템.
제 8항에 있어서,

상기 패턴 생성장치가, 상기 획득된 신호 파형 데이터로부터, 상기 반도체장치에서 실행되는 커맨드를 추출하고, 해당 커맨드의 심벌과, 상기 반도체장치의 단자의 신호 표시형태를, 지정된 형식으로 가변으로 표시하는 수단을 구비한 것을 특징으로 하는 반도체장치의 테스트 시스템.
실장기기에 탑재된 반도체장치의 소정의 단자신호에 관해서 획득된 소정기간의 신호 파형 데이터로부터, 상기 반도체장치 제품의 신호의 조합 및 해당 신호의 추이로 규정되는 동작상태를 해석하고, 해석결과를 출력장치에 출력하는 수단을 구비한 것을 특징으로 하는 동작 해석장치.
실장기기에 탑재된 반도체장치 제품의 불량 발생시의 신호 파형 데이터를 입력하여 상기 반도체장치 검사용의 테스트 패턴 또는 패턴 프로그램에 자동 변환하는 패턴 생성장치로부터 주고받는 테스트 패턴 또는 패턴 프로그램을 이용하여, 상기 반도체장치 제품과 동일 제품을 이루는 반도체장치의 테스트를 행하는 것을 특징으로 하는 자동 테스트장치.
실장기기에 탑재된 반도체장치의 소정의 단자신호에 관해서, 상기 반도체장치의 불량을 나타내는 소정의 신호를 트리거로서, 상기 반도체장치의 불량 발생시부터 과거로 소급한 시점에서 상기 불량 발생시를 포함하는 기간의 신호 파형 데이터를 획득하는 신호 파형 획득수단으로부터의 신호 파형 데이터를 입력하고, 상기 반도체장치를 피 시험 디바이스로서 테스트하는 자동 테스트장치용의 테스트 패턴으로 변환하여 출력하는 패턴 생성장치에 있어서,

불량시의 데이터를 정규의 데이터로 변경하여 상기 반도체장치의 출력신호에 대한 기대치 패턴을 작성하는 수단과,

상기 반도체장치의 출력신호에 대응하여 필요하게 되는 입력신호의 설정이 상기 테스트 패턴중에 존재하는지의 여부를 체크하고, 존재하지 않는 경우에는, 상기 반도체장치에 대한 상기 입력신호의 설정을 행하는 테스트 패턴을 삽입하는 수단을 구비한 것을 특징으로 하는 패턴 생성장치.
실장기기에 탑재된 반도체장치의 소정의 단자신호에 관해서, 상기 반도체장치의 불량을 나타내는 소정의 신호를 트리거로서, 상기 반도체장치의 불량 발생시부터 과거로 소급한 시점에서 상기 불량 발생시를 포함하는 기간의 신호 파형 데이터를 획득하는 신호 파형 획득수단으로부터의 신호 파형 데이터를 입력하고, 상기 반도체장치를 피 시험 디바이스로서 테스트하는 자동 테스트장치용의 테스트 패턴으로 변환하여 출력하는 패턴 생성장치에 있어서,

상기 신호 파형 데이터를 입력하여 해석하고, 상기 반도체장치의 상기 불량 발생시에 대응하는 상기 반도체장치로부터의 출력신호를 상기 자동 테스트장치에서 기대치 패턴과 비교하여 패스, 페일를 판정함에 있어서, 상기 반도체장치에 대하여 미리 설정해 두는 것이 필요하게 되는 입력 패턴이, 상기 불량시점보다도 시간적으로 전에 샘플된 신호 파형 데이터중에 존재하는지의 여부를 체크하고, 상기 조건 설정용의 입력 패턴이 존재하지 않는 경우, 상기 조건 설정용의 입력 패턴을 생성하여 삽입한 테스트 패턴을 생성하는 수단을 구비한 것을 특징으로 하는 패턴 생성장치.
제 15항 또는 16항에 있어서,

상기 패턴 생성장치가,

상기 신호 파형 데이터를 입력하여 해석하고, 상기 반도체장치로부터의 출력 데이터에 대응하여 설정하여야 할 입력 데이터의 상기 반도체장치로의 입력 설정이, 상기 신호 파형 데이터중에 존재하지 않는 경우, 상기 입력 데이터를 상기 반도체장치에 대하여 자동 테스트장치의 드라이버측에서 입력하기 위한 테스트 패턴을, 상기 반도체장치로부터의 출력 데이터를 상기 자동 테스트장치의 비교 측정기에서 비교하는 테스트 패턴의 앞에 삽입하는 것을 특징으로 하는 패턴 생성장치.
제 15항 또는 16항에 있어서,

상기 패턴 생성장치가,

상기 신호 파형 데이터를 입력하여 해석하고, 상기 반도체장치를 상기 자동 테스트장치로 테스트하는 경우의, 초기 설정용의 테스트 패턴을 선두에 삽입하는 것을 특징으로 하는 패턴 생성장치.
제 16항에 있어서,

상기 반도체장치가 메모리로서 이루어지고,

상기 신호 파형 데이터를 입력하여 해석하고, 상기 메모리의 소정의 어드레스로부터의 판독 데이터에 대응한 기록 데이터의 기록이, 상기 신호 파형 데이터중에서 행하여지고 있지 않은 것을 검출한 경우에는, 상기 어드레스에 대한 상기 기록 데이터를, 상기 메모리에 대하여 상기 자동 테스트장치의 드라이버측에서 입력하여 기록을 위한 테스트 패턴을, 상기 메모리로부터의 판독 데이터를 상기 자동 테스트장치의 비교 측정기에서 비교하는 테스트 패턴의 앞에 삽입하는 것을 특징으로 하는 패턴 생성장치.
실장기기에 탑재된 반도체장치의 소정의 단자신호에 관해서, 상기 반도체장치의 불량을 나타내는 소정의 신호를 트리거로서, 상기 반도체장치의 불량 발생시부터 과거로 소급한 시점에서 상기 불량 발생시를 포함하는 기간에 걸쳐 획득된 신호 파형 데이터를 입력하고 기억하는 기억수단과,

상기 신호 파형 데이터로부터, 상기 반도체장치를 피측정 디바이스로 하여 테스트하는 자동 테스트장치용의 테스트 패턴을 생성하고, 그 때, 불량시의 데이터를 정규의 데이터로 변경한 테스트 패턴을 출력하는 패턴 생성장치로서,

상기 신호 파형 데이터를 입력하여 해석하고, 상기 반도체장치의 상기 불량 발생시에 대응하는 상기 반도체장치로부터의 출력신호에 대하여, 상기 자동 테스트장치로 기대치 패턴과 비교를 행하여 패스, 페일를 판정하는데 있어서, 상기 반도체장치에 대하여 미리 설정해 두는 것이 필요하게 되는 입력 패턴이, 상기 불량시점보다도 시간적으로 전에 샘플된 신호 파형 데이터중에 존재하는지의 여부를 체크하고, 상기 조건 설정용의 입력 패턴이 존재하지 않는 경우, 상기 조건 설정용의입력 패턴을 생성하여 삽입한 테스트 패턴을 생성하는 처리를, 상기 패턴 생성장치를 구성하는 컴퓨터로 실행시키기 위한 프로그램을 기록한 것을 특징으로 하는 기록매체.
제 20항에 있어서,

상기 신호 파형 데이터를 입력하여 해석하고, 상기 반도체장치로부터의 출력 데이터에 대응하여 설정하여야 할 입력 데이터의 상기 반도체장치에의 입력 설정이, 상기 신호 파형 데이터중에 존재하지 않는 경우, 상기 입력 데이터를 상기 반도체장치에 대하여 자동 테스트장치의 드라이버측에서 입력하기 위한 테스트 패턴을, 상기 반도체장치로부터의 출력 데이터를 상기 자동 테스트장치의 비교 측정기에서 비교하는 테스트 패턴의 앞에 삽입하여 출력하는 처리를, 상기 패턴 생성장치를 구성하는 컴퓨터로 실행시키기 위한 프로그램을 기록한 것을 특징으로 하는 기록매체.
제 20항에 있어서,

상기 신호 파형 데이터를 입력하여 해석하고, 상기 반도체장치를 상기 자동 테스트장치로 테스트하는 경우의, 초기 설정용의 테스트 패턴을 선두에 삽입하는 처리를 상기 패턴 생성장치를 구성하는 컴퓨터로 실행시키기 위한 프로그램을 기록한 것을 특징으로 하는 기록매체.