-
Die
vorliegende Erfindung betrifft allgemein Testverfahren zum Testen
von zu testenden Schaltungseinheiten, und betrifft insbesondere
ein Testsystem, das eine verbesserte Testabdeckung durch Einbringen
von Defektstrukturen bei der Herstellung der zu testenden Schaltungseinheiten
ermöglicht.
-
Spezifisch
betrifft die vorliegende Erfindung ein Verfahren zum Testen einer
zu testenden Schaltungseinheit, bei dem eine zu testende Schaltungseinheit
zunächst
mittels einer vorgegebenen Prozesssequenz hergestellt wird, die
zu testende Schaltungseinheit anschließend an ein Testsystem angeschlossen
wird, und die angeschlossene, zu testende Schaltungseinheit schließlich mit
einem Solldatenstrom unter vorgegebenen Testbedingungen beaufschlagt
wird.
-
Aus
der zu testenden Schaltungseinheit wird in Abhängigkeit von dem Solldatenstrom
ein Istdatenstrom erhalten, der eine Aussage über die Funktionsfähigkeit
der zu testenden Schaltungseinheit bereitstellt. Hierzu wird der
aus der zu testenden Schaltungseinheit ausgegebene Istdatenstrom
mit dem der zu testenden Schaltungseinheit zugeführten Solldatenstrom in einer
Vergleichseinheit des Testsystems verglichen, derart, dass ein Ergebnisdatenstrom
erhalten wird.
-
Bei
der Entwicklung neuartiger elektronischer Schaltungseinheiten, die
nach deren Fertigung zu testen sind, wird die Funktionalität der Schaltungseinheiten
durch Tests bei der Fertigung überprüft. Nur wenn
derartige Tests positiv verlaufen, werden die Schaltungseinheiten
an einen (End-)Kunden ausgeliefert.
-
Derartige
Tests zum Testen der elektronischen Schaltungseinheiten umfassen
Testinhalte, die sich auf eine Funktionalität bezüglich der Spezifikation und
einen bestimmten Parameterbereich beziehen.
-
Parametervariationen
werden üblicherweise hinsichtlich
einer angelegten Spannung, einer Umgebungstemperatur, einer Betriebsfrequenz
etc. ausgeführt.
Hierbei werden bei einem Test der zu testenden elektronischen Schaltungseinheit
Parameterbereiche abgedeckt, da eine Funktionalität der zu
testenden elektronischen Schaltungseinheit auch dann gewährleistet
sein soll, wenn die betreffenden Spezifikationen kurzfristig überschritten
oder unterschritten werden. Es ist jedoch offensichtlich, dass bei
einem Test der zu testenden elektronischen Schaltungseinheiten diese
dann versagen werden, wenn eine bestimmte obere oder untere Grenze
bei einer Parametervariation über-
bzw. unterschritten ist.
-
Üblicherweise
wird die Gesamtheit sämtlicher
Testinhalte sowohl bezüglich
der Spezifikation als auch bezüglich
des gesamten funktionalen Parameterbereichs als Testabdeckung bezeichnet.
Für einen
zuverlässigen
Test von zu testenden elektronischen Schaltungseinheiten ist es
wesentlich, dass eine derartige Testabdeckung möglichst breit ausgelegt ist.
-
Testverfahren
nach dem Stand der Technik umfassen eine Testabdeckung, die im Stand
der Technik durch die Erfahrung von Fachleuten in das Testsystem
eingebracht ist. Ein vorhandener Prozessablauf zur Herstellung von
elektronischen Schaltungseinheiten wird auf diese Weise empirisch
hinsichtlich einer Testabdeckung optimiert.
-
Probleme
ergeben sich jedoch, wenn neuartige elektronische Schaltungseinheiten,
deren Herstellung eine Veränderung
der bisher üblichen
Prozessschritte mit sich bringt, mit hoher Zuverlässigkeit und
vor allem mit hoher Testabdeckung getestet werden sollen. Neuartige
Aspekte einer zu testenden Schaltungseinheit werden mittels theoretisch
entwickelter Tests überprüft, wobei
ein (End-)Kunde in nachteiliger Weise erst die Funktionsfähigkeit
der getesteten elektronischen Schaltungseinheit in der Praxis überprüft. In vielen
Fällen
werden Fehler, die bei der praktischen Anwendung von elektronischen Schaltungseinheiten
auftreten, erst von dem (End-)Kunden an den Hersteller zurückgemeldet.
In nachteiliger Weise wird ein Qualitätskriterium der getesteten
elektronischen Schaltungseinheit mit zunehmender Anzahl von Kundenmeldungen
(bzw. Kundenretouren) abgesenkt.
-
Der
potentielle wirtschaftliche Erfolg einer neuen elektronischen Schaltungseinheit
hängt im Wesentlichen
von zwei Hauptfaktoren ab, d.h. einer Produkteinführungszeit
("time-to-market") und einer Ausbeute
("Yield"). Je früher eine
neuartige bzw. neu entwickelte elektronische Schaltungseinheit auf
den Markt gebracht wird, desto größer kann ein Marktanteil sein,
verbunden mit einem entsprechend hohen wirtschaftlichen Nutzen.
Ein mit einer frühen
Markteinführung
einhergehendes Problem besteht darin, dass die Ausbeute gering bzw.
die Kundenretouren hoch sind.
-
Aus
diesem Grunde ist es wesentlich, Prozesse zu studieren und zu lernen,
die für
eine abgesenkte Ausbeute verantwortlich sind. Hierbei sind elektrische
oder funktionsmäßige Ausbeuteverluste oft
primär
auf lokale Störungen,
wie beispielsweise Punkt-Defektstrukturen zurückzuführen.
-
Es
ist daher eine Aufgabe der vorliegenden Erfindung, ein Verfahren
zum Testen einer zu testenden elektronischen Schaltungseinheit bereitzustellen,
mit welchem eine hohe Testabdeckung auch bei Veränderungen in Prozesssequenzen,
die zur Herstellung der zu testenden elektronischen Schaltungseinheit
eingesetzt werden, erreicht wird.
-
Diese
Aufgabe wird erfindungsgemäß durch ein
in dem Patentanspruch 1 angegebenes Verfahren gelöst.
-
Weitere
Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
-
Ein
wesentlicher Gedanke der Erfindung besteht darin, mindestens eine
zweite zu testende Schaltungseinheit mittels mindestens einer zweiten vorgegebenen
Prozesssequenz herzustellen, wobei der mindestens einen zweiten
zu testenden Schaltungseinheit vorgegebene Defektstrukturen aufgeprägt werden.
-
Auf
diese Weise ermöglicht
es das erfindungsgemäße Verfahren,
den Vorteil zu erzielen, dass die Testabdeckung selbst durch ein
intentionelles Züchten
von Defektstrukturen unterschiedlicher Größe, Form, Ebene und Lage in
einer elektronischen Schaltungseinheit überprüft und/oder erweitert werden
kann. Hierbei ist es vorteilhaft, die erzeugten Defektstrukturen
zunächst
elektronisch und/oder optisch durch eine In-Line-Überprüfung zu
charakterisieren.
-
In
zweckmäßiger Weise
stellt die vorliegende Erfindung ein Verfahren bereit, eine Ausbeute
für Technologien
und Produkte zu finden und zu quantifizieren, indem auf einfache
Weise Defektstrukturen durch eine Lithografieeinrichtung geschaffen
werden, wobei anschließend
die Fehlerwahrscheinlichkeit und die Fehlermodi untersucht werden.
-
In
vorteilhafter Weise ermöglicht
es das erfindungsgemäße Verfahren,
Defektstrukturen mit Hilfe von Maskeneinrichtungen während eines
oder mehrerer Lithografieschritte einzubringen. Hierbei können sowohl
Löcher
(Leitungsbahnunterbrechungen) als auch Kurzschlüsse (Leitungsbahnüberbrückungen)
der zu testenden Schaltungseinheit aufgeprägt werden.
-
Durch
die mittels des erfindungsgemäßen Testverfahrens
erhöhte
Testabdeckung können
Kundenretouren bzw. eine Qualitätsanalyse
an Hand zurückgegebener
elektronischer Schaltungseinheiten reduziert oder vollständig eliminiert
werden. Ferner ist es vorteilhaft, dass Testmuster derart ausgelegt werden
können,
ein zuverlässigeres
Testen von zu testenden Schaltungseinheiten bereitzustellen.
-
In
einem allgemeinen Aspekt weist das erfindungsgemäße Verfahren zum Testen einer
zu testenden elektronischen Schaltungseinheit im Wesentlichen die
folgenden Schritte auf:
- a) Herstellen einer
zu testenden Schaltungseinheit mittels einer vorgegebenen Prozesssequenz;
- b) Anschließen
der zu testenden Schaltungseinheit an ein Testsystem;
- c) Beaufschlagen der angeschlossenen, zu testenden Schaltungseinheit
mit einem Solldatenstrom unter vorgegebenen Testbedingungen, wobei
derartige Testbedingungen durch unterschiedliche Spannungen, Temperaturen,
Betriebsfrequenzen etc. vorgegeben werden können;
- d) Ausgeben eines Istdatenstroms aus der zu testenden Schaltungseinheit
in Abhängigkeit
von dem der zu testenden Schaltungseinheit zugeführten Solldatenstrom;
- e) Vergleichen des aus der zu testenden Schaltungseinheit ausgegebenen
Istdatenstroms mit dem der zu testenden Schaltungseinheit zugeführten Solldatenstrom
in einer Vergleichseinheit des Testsystems, um einen Ergebnisdatenstrom zu
erhalten;
- f) Herstellen mindestens einer zweiten zu testenden Schaltungseinheit
mittels mindestens einer zweiten vorgegebenen Prozesssequenz, wobei der
zweiten zu testenden Schaltungseinheit vorgegebene Defektstrukturen
aufgeprägt
werden;
- g) Wiederholen der oben unter den Gliederungspunkten b) bis
f) bezeichneten Schritte mit der hergestellten, zweiten zu testenden
Schaltungseinheit;
- h) Variieren der in dem obigen Abschnitt c) definierten Testbedingungen
derart, dass eine in der zweiten zu testenden Schaltungseinheit
durch die aufgeprägten
Defektstrukturen hervorgerufene Fehlfunktion mittels des Vergleichs
des der zweiten zu testenden Schaltungseinheit zugeführten Solldatenstroms
mit dem aus der zweiten zu testenden Schaltungseinheit ausgegebenen
Istdatenstrom detektierbar wird; und
- i) Abspeichern der variierten Testbedingungen in einer Speichereinheit
des Testsystems.
-
In
den Unteransprüchen
finden sich vorteilhafte Weiterbildungen und Verbesserungen des
jeweiligen Gegenstandes der Erfindung.
-
Gemäß einer
bevorzugten Weiterbildung der vorliegenden Erfindung ist die zu
testende Schaltungseinheit als ein Speichermodul (DRAM = Dynamic
Random Access Memory, dynamischer Schreiblesespeicher) ausgebildet.
-
Gemäß einer
weiteren bevorzugten Weiterbildung der vorliegenden Erfindung umfassen
die vorgegebenen Prozesssequenzen zum Herstellen der zu testenden
Schaltungseinheiten, d.h. die vorgegebene Prozesssequenz und die
mindestens eine zweite vorgegebene Prozesssequenz, mindestens jeweils
einen Lithografieschritt.
-
Gemäß noch einer
weiteren bevorzugten Weiterbildung der vorliegenden Erfindung wird
bei einem Testen der zu testenden Schaltungseinheit mindestens ein
Parameter des Solldatenstroms variiert. Vorzugsweise umfasst der
zum Testen der zu testenden Schaltungseinheit variierte Parameter
des Solldatenstroms mindestens eine Frequenz und/oder einen Spannungs pegel
und/oder einen Strompegel. Ferner ist es vorteilhaft, zur Erweiterung
der Testabdeckung bei einem Testen der zu testenden Schaltungseinheit
eine Temperatur der zu testenden Schaltungseinheit bzw. eine Umgebungstemperatur in
der Nähe
der zu testenden Schaltungseinheit zu variieren.
-
Gemäß noch einer
weiteren bevorzugten Weiterbildung der vorliegenden Erfindung werden
die vorgegebenen Defektstrukturen mittels einer in dem mindestens
einen Lithografieschritt eingesetzten Maskeneinrichtung erzeugt.
Es sei darauf hingewiesen, dass zur Erzeugung von Löchern bzw.
Kurzschlüssen
unterschiedliche Maskeneinrichtungen bei unterschiedlichen Belichtungsarten,
d.h. negative Belichtung bzw. positive Belichtung, eingesetzt werden.
-
Vorzugsweise
umfassen die mittels der mindestens einen Maskeneinrichtung erzeugten
Defektstrukturen Leitungsbahnunterbrechungen und/oder Leitungsbahnkurzschlüsse. Mit
Leitungsbahn sind im Folgenden im Allgemeinen Leitungsbereiche auf
den hergestellten zu testenden elektronischen Schaltungseinheiten
bezeichnet.
-
Das
erfindungsgemäße Verfahren
ermöglicht
es, dass die mittels der mindestens einen Maskeneinrichtung erzeugten
Defektstrukturen unterschiedliche Größen aufweisen.
-
Gemäß noch einer
weiteren bevorzugten Weiterbildung der vorliegenden Erfindung werden
in der vorgegebenen Prozesssequenz zur Herstellung der zu testenden
Schaltungseinheit zunächst
keine Defektstrukturen aufgeprägt,
während
in der zweiten vorgegebenen Prozesssequenz zur Herstellung der zweiten
zu testenden Schaltungseinheit vorgegebene Defektstrukturen aufgeprägt werden.
-
Gemäß noch einer
weiteren bevorzugten Weiterbildung der vorliegenden Erfindung umfassen die
vorgegebenen Defektstrukturen, die in der zweiten vorgegebenen Prozesssequenz
der zwei ten zu testenden Schaltungseinheit und gegebenenfalls weiteren
zu testenden Schaltungseinheiten aufgeprägt werden, Löcher in
Leitungsstrukturen.
-
Gemäß noch einer
weiteren bevorzugten Weiterbildung der vorliegenden Erfindung umfassen die
vorgegebenen Defektstrukturen, die in der zweiten vorgegebenen Prozesssequenz
der zweiten und gegebenenfalls weiteren zu testenden Schaltungseinheit
aufgeprägt
werden, Löcher
in einer Polysiliziumebene bzw. in einer Leitungsebene der zu testenden
elektronischen Schaltungseinheit.
-
Gemäß noch einer
weiteren bevorzugten Weiterbildung der vorliegenden Erfindung umfassen die
vorgegebenen Defektstrukturen, die in der zweiten vorgegebenen Prozesssequenz
der mindestens einen zweiten zu testenden Schaltungseinheit aufgeprägt werden, Überbrückungen
zwischen Leitungsstrukturen.
-
Gemäß noch einer
weiteren bevorzugten Weiterbildung der vorliegenden Erfindung weisen
die vorgegebenen Defektstrukturen, die in der zweiten vorgegebenen
Prozesssequenz der zweiten zu testenden Schaltungseinheit aufgeprägt werden,
eine Defektstrukturdichte in einem Bereich von 0 bis 2,5 pro Quadratmillimeter
(mm-2) auf.
-
Gemäß noch einer
weiteren bevorzugten Weiterbildung der vorliegenden Erfindung weisen
die vorgegebenen Defektstrukturen, die in der zweiten vorgegebenen
Prozesssequenz der mindestens einen zweiten zu testenden Schaltungseinheit
aufgeprägt
werden, einen Defektstrukturdurchmesser in einem Bereich von 0,5
bis 5,0 Mikrometer (μm)
auf.
-
Durch
die Möglichkeit,
der mindestens einen zweiten zu testenden elektronischen Schaltungseinheit
vorgebbare Defektstrukturen aufzuprägen, wird eine verbesserte
Testabdeckung bei neu entwickelten elektronischen Schaltungseinheiten
erzielt.
-
Ausführungsbeispiele
der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden
Beschreibung näher
erläutert.
-
In
den Zeichnungen zeigen:
-
1 ein
schematisches Blockbild eines erfindungsgemäßen Testsystems mit angeschlossenen zu
testenden Schaltungseinheiten sowie schematisch Prozesssequenzen
des Herstellungsprozesses;
-
2 Beispiele
der in dem verwendeten Verfahren eingesetzten Maskeneinrichtung
in einer tabellarischen Form als Funktion einer Defektstrukturdichte
in mm-2 und eines Defektstrukturdurchmessers in μm; und
-
3(a) eine Defektstruktur in Form eines Lochs
in Leitungsbahnstrukturen;
-
3(b) eine Defektstruktur in Form eines Lochs
in einer Leitungsebene;
-
3(c) eine Defektstruktur in Form einer Überbrückung zwischen
Leitungsbahnstrukturen; und
-
3(d) ein Beispiel einer Defektstruktur
in Form einer Überbrückung zwischen
einer Leitungsbahnstruktur und einer Leitungsebene.
-
In
den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche
Komponenten oder Schritte.
-
In 1 ist
ein schematisches Blockbild der erfindungsgemäßen Testvorrichtung veranschaulicht.
Ferner sind schematisch Prozesssequenzen der Herstellungsprozesse
gezeigt.
-
Im
Einzelnen bezeichnet ein Bezugszeichen 100 ein Testsystem,
welches eine Speichereinheit 108, eine Solldatenstrom-Erzeugungseinheit 106 und
eine Vergleichseinheit 104 aufweist. Es sei darauf hingewiesen,
dass in dem in 1 veranschaulichten schematischen
Blockbild nur jeweils die wesentlichen Komponenten der elektronischen
System veranschaulicht sind.
-
Erfindungsgemäß wird einer
zu testenden Schaltungseinheit 101 ein Solldatenstrom 102 zugeführt, woraufhin
aus der zu testenden Schaltungseinheit 101 ein Istdatenstrom 103 in
Abhängigkeit
von dem zugeführten
Solldatenstrom 102 ausgegeben wird. Der Istdatenstrom 103 wird
in dem Testsystem 100 mittels der Vergleichseinheit 104 mit
dem Solldatenstrom verglichen. Ein entsprechendes Vergleichsergebnis
wird einer Ausgabeeinheit 107 als ein Ergebnisdatenstrom 105 zugeführt.
-
An
Hand dieses Vergleichsergebnisses 105 ist es möglich, eine
Aussage über
die Funktionsfähigkeit
der getesteten elektronischen Schaltungseinheit 101 zu
erhalten. Es sei hier angenommen, obwohl die vorliegende Erfindung
darauf nicht beschränkt
ist, dass zunächst
eine zu testende Schaltungseinheit 101 mittels einer Prozesssequenz 202 hergestellt wird,
in welcher beabsichtigte Defektstrukturen nicht aufgeprägt werden.
Zu diesem Zweck umfasst der Herstellungsprozess 204 die
dem Fachmann bekannten Prozesssequenzen, wie Resist-Spin, Belichtung,
Entwicklung, Trockenätzen,
Resist- und Polymerentfernung, etc.
-
Das
erfindungsgemäße Verfahren
sieht ein Herstellen mindestens einer zweiten zu testenden Schaltungseinheit 101', 101'', ... mittels mindestens einer
zweiten vorgegebenen Prozesssequenz 203, 203' ... vor. Bei
der mindestens einen zweiten vorgegebenen Prozesssequenz werden
beabsichtigte Fehler derart eingebracht, dass der zweiten zu testenden
Schaltungseinheit 101', 101'', ... vorgegebene Defektstruktu ren
aufgeprägt
werden. Ein Aufprägen
derartiger Defektstrukturen wird untenstehend unter Bezugnahme auf
die 2 und 3 beschrieben werden.
-
Zum
Aufprägen
der Defektstrukturen wird ein in der mindestens einen zweiten Prozesssequenz 203 vorhandener
Lithografieschritt herangezogen, derart, dass speziell bereitgestellte
Maskeneinrichtungen 201, 201' eingebracht werden, um der mindestens
einen zweiten zu testenden elektronischen Schaltungseinheit 101', 101'', ... spezifisch vorgebbare Defektstrukturen
aufzuprägen.
Hierbei ist es möglich,
eine parametrische Auswahl der Defektstrukturen hinsichtlich Größe, Form,
Ebene und Lage bereitzustellen. Auf diese Weise erfolgt bei einem Auftreten
von Fehlern in Abhängigkeit
von den aufgeprägten
Defektstrukturen ein schnelles Lernen bezüglich einer Überprüfung der
Testabdeckung.
-
2 zeigt
Beispiele von erfindungsgemäßen Maskeneinrichtungen
detailliert in einer tabellarischen Anordnung. Die Maskeneinrichtungen
sind einerseits hinsichtlich einer Defektdichte 302, charakterisiert
durch eine Anzahl von Defekten pro Quadratmillimeter (mm-2) und andererseits durch einen Defektstrukturdurchmesser 301,
angegebenen in Mikrometer (μm)
charakterisiert.
-
Es
sei darauf hingewiesen, dass die Defektstrukturdurchmesser (bzw.
die Defektgrößen) in
der Tabell der 2 nicht maßstäblich, sondern stark übertrieben
dargestellt sind. Die durch die Maskeneinrichtung 202 in
einem Lithografieschritt der Prozesssequenzen aufgeprägten Defektstrukturen
werden elektronisch und/oder optisch durch eine In-Line-Überprüfung charakterisiert.
Anschließend erfolgt
ein elektrisches Messen auf Scheibenebene, Komponentenebene, durch
eine Burn-in-Prozedur, sowie
eine Modul- und Applikationstest.
-
Durch
eine Klassifikation der aufgeprägten Defektstrukturen
ist es möglich,
derartige Defektstrukturen gezielt zu unter suchen, die in der hergestellten,
elektronischen Schaltungseinheit zwar vorhanden sind, elektrisch/elektronisch
aber nicht erfasst werden können,
obwohl aufgrund einer Charakterisierung einer derartigen Defektstruktur
ein Fehler bei einem Testen der zu testenden elektronischen Schaltungseinheit
erwartet wird. Ein derartiger Fall kennzeichnet ein Zuverlässigkeitsproblem
des Testsystems 100. Durch eine Erweiterung/Verbesserung des
Tests wird somit eine Optimierung der Testabdeckung erreicht, ohne
dass man auf Kundenretouren angewiesen ist. Die mit der erfindungsgemäßen Maskeneinrichtung 201, 201' aufprägbaren Defektstrukturen
umfassen einerseits Unterbrechungen, beispielsweise Löcher in
Leitungsstrukturen, und andererseits Kurzschlüsse, beispielsweise Überbrückungen
in Leitungsstrukturen.
-
Um
derartige Defektstrukturen variabel vorgeben zu können, wird
das übliche
Lithografieverfahren, das in eine Prozesssequenz eingebunden ist, modifiziert.
Hierbei werden Überbrückungen
vor der standardisierten lithografischen Schicht unter Verwendung
einer zusätzlichen
lithografischen Schicht erzeugt. Hierbei umfasst die Prozesssequenz
die wesentlichen Prozessschritte eines Resist-Spins, einer Belichtung
mit der Maskeneinrichtung 201', 201'', wobei
die aufzuprägenden
Defektstrukturen als dunkle Bereiche ausgelegt sind, eine Entwicklung, und
eine plasmaunterstützte
Resist-Härtung.
Für ein negatives
Resist sind Löcher
und Überbrückungs-Maskeneinrichtungen
ausgetauscht.
-
Die 3(a), (b), (c) und (d) zeigen Aufnahmen
von einer zu testenden Schaltungseinheit 101' aufgeprägten Defektstrukturen 200.
Es sei darauf hingewiesen, dass die in den 3(a) bis
(d) gezeigten Aufnahmen nur Ausschnitte einer zu testenden elektronischen
Schaltungseinheit 101' darstellen,
um das erfindungsgemäße Verfahren
beispielhaft zu veranschaulichen.
-
3(a) zeigt eine Leitungsbahnstruktur 205,
in welche eine Defektstruktur 200a in Form eines Lochs
aufgeprägt
wurde. Derartige Defekte können
beispielsweise Leitungsbahnunterbrechungen verursachen und entsprechen
im Allgemeinen Resist-Defekten.
-
3(b) zeigt eine zu der in 3(a) veranschaulichten
Defektstruktur analoge Defektstruktur 200b in Form eines
Lochs in einer Leitungsebene 206. Eine derartige Leitungsebene
kann beispielsweise als eine Polysiliziumebene ausgebildet sein.
-
Die 3(c) und 3(d) zeigen
Kurzschlüsse bzw. Überbrückungen
zwischen leitfähigen
Strukturen. In 3(c) wurde eine Defektstruktur 200 in
der Form einer Überbrückung 200c zwischen
zwei benachbarten Leitungsbahnstrukturen in die zu testende elektronische
Schaltungseinheit 101' aufgeprägt. Ferner
ist es möglich,
nicht nur Überbrückungen
zwischen Leitungsbahnstrukturen 205 zu erzeugen, sondern
auch Überbrückungen
zwischen Leitungsbahnstrukturen 205 und Leitungsebenen 206 bereitzustellen.
Eine derartige Überbrückung 200d als
vorgegebene Defektstruktur ist in der 3(d) veranschaulicht
(kennzeichnender Kreis in der Figur).
-
Die
aufprägbaren
Defektstrukturen 200 (Löcher
oder Überbrückungen)
weisen vorzugsweise einen Defektstrukturdurchmesser 301 (2)
in einem Bereich von 0,5 bis 5,0 Mikrometern (μm) auf. Die Defektstrukturdichte,
die durch die Maskeneinrichtung 201, 201', ... des Testsystems 100 bereitgestellt werden
kann, liegt in einem Bereich von 0 bis 2,5 pro Quadratmillimeter
(mm-2).
-
Somit
ermöglicht
es das erfindungsgemäße Testverfahren,
zwischen Verunreinigungseffekten und nicht vorhandenen Leitungsstrukturen
bzw. Defekten zu unterscheiden. Das erfindungsgemäße Verfahren
erweitert die Testabdeckung und eröffnet die Möglichkeit, Schichten innerhalb
der Prozesssequenz zu fin den, wo beispielsweise die überwiegende
Anzahl von Verunreinigungen zu Defekten führt, und wo die meisten dieser
Defekte zu einer fehlerhaften Funktion der zu testenden elektronischen
Schaltungseinheit 101' führen.
-
Die
erfindungsgemäße Testvorrichtung
ermöglicht
somit neben einer Detektion von "harten" Fehlfunktionen wie
beispielsweise auf falschem Potential befindliche Knoten, direkte
Kurzschlüsse
bzw. Leitungsunterbrechungen auch die Detektion von sogenannten "weichen" Fehlfunktionen,
die auch als parametrische Fehler bezeichnet werden. Derartige Fehler
werden durch nicht beeinflussbare Prozessvariationen getrieben.
Das erfindungsgemäße Testverfahren
kann derartiger Fehler in vorteilhafter Weise provozieren und dadurch
eine Weiterentwicklung des Testverfahrens hinsichtlich einer Testabdeckung bereitstellen.
Die Testbedingungen werden in dem erfindungsgemäßen Verfahren erweitert, indem
beispielsweise neue Bitmuster bzw. Bitkombinationen erzeugt werden
und verschiedene Testparameter wie beispielsweise die Spannung,
die Umgebungstemperatur und die Betriebsfrequenz variiert werden.
Die neuen Testbedingungen sind in dem Testsystem 100 beispielsweise
in der dort bereitgestellten Speichereinheit 108 abspeicherbar.
-
Obwohl
die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele
beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise
modifizierbar.
-
Auch
ist die Erfindung nicht auf die genannten Anwendungsmöglichkeiten
beschränkt.
-
In
den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche
Komponenten oder Schritte.
-
- 100
- Testsystem
- 101,
101'
- Zu
testende Schaltungseinheit
- 102
- Solldatenstrom
- 103
- Istdatenstrom
- 104
- Vergleichseinheit
- 105
- Ergebnisdatenstrom
- 106
- Solldatenstrom-Erzeugungseinheit
- 107
- Ausgabeeinheit
- 108
- Speichereinheit
- 200,
200a–d
- Defektstruktur
- 201
- Maskeneinrichtung
- 202
- Prozesssequenz
- 203
- Zweite
Prozesssequenz
- 204
- Herstellungsprozess
- 205
- Leitungsbahnstruktur
- 206
- Leitungsebene
- 301
- Defektstrukturdurchmesser
- 302
- Defektstrukturdichte