KR100513365B1 - 어드레스 카운터 스트로브 테스트 모드 장치 - Google Patents

어드레스 카운터 스트로브 테스트 모드 장치 Download PDF

Info

Publication number
KR100513365B1
KR100513365B1 KR10-2002-0086703A KR20020086703A KR100513365B1 KR 100513365 B1 KR100513365 B1 KR 100513365B1 KR 20020086703 A KR20020086703 A KR 20020086703A KR 100513365 B1 KR100513365 B1 KR 100513365B1
Authority
KR
South Korea
Prior art keywords
signal
address
clock signal
internal
pulse width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2002-0086703A
Other languages
English (en)
Other versions
KR20040060168A (ko
Inventor
김인수
남영준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0086703A priority Critical patent/KR100513365B1/ko
Priority to US10/629,753 priority patent/US6906970B2/en
Publication of KR20040060168A publication Critical patent/KR20040060168A/ko
Application granted granted Critical
Publication of KR100513365B1 publication Critical patent/KR100513365B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/024—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

본 발명은 외부 클럭신호를 수신하여 내부클럭신호를 발생시키는 기준펄스 발생부와, 복수개의 제어신호에 따라 상기 내부클럭신호의 펄스 폭 및 펄스 발생시간을 조절하여 어드레스 스트로브신호를 출력하는 어드레스 스트로브신호 발생부와, 상기 어드레스 스트로브신호에 따라, 외부 어드레스 신호를 수신하여 내부 어드레스 신호를 생성하는 내부 어드레스 카운터부와, 상기 내부 어드레스 신호를 디코딩하는 어드레스 디코딩부와, 상기 내부 어드레스 신호를 인가받아 외부에서 상기 내부 어드레스신호의 오류를 판별할 수 있도록 하기 위한 패드를 포함하여, 디램이 잘못된 어드레스를 액세스하여 발생하는 오동작을 방지하는 것을 특징으로 한다.

Description

어드레스 카운터 스트로브 테스트 모드 장치{Address counter strobe test mode device}
본 발명은 디램 반도체 소자가 외부로부터 어드레스를 입력받아 내부 어드레스를 만드는 내부 어드레스 카운터의 동작을 모니터링하는 테스트 모드 장치에 관한 것으로서, 어드레스 카운터 회로에 오동작이 발생 시 디램 내부 클럭신호의 펄스폭 및 펄스 발생시간을 조절하여 오동작을 해결하는 어드레스 카운터 스트로브 테스트 모드장치에 관한 것이다.
최근 디램의 동작속도가 빨라지면서 디램 외부에서 입력되는 커맨드 신호나 어드레스 신호를 수신하는 동작 시에 많은 불량이 발생하고 있는 추세이다. 이러한 불량을 모니터링하고 해결하기 위해 테스트 모드 회로가 필요하다.
일반적으로 많이 발생하는 불량 중에 디램이 외부 어드레스를 제대로 수신하지 못 했을 경우 발생하는 컬럼성 페일이 있는데, 이 컬럼성 페일이 외부 어드레스를 수신하지 못하여 발생하는 문제인 지 비트라인 센스앰프나 입출력 라인 센스앰프의 문제인지 그 페일원인을 판별하기가 어려운 문제점이 있었다.
이러한 컬럼성 페일을 해결하기 위해 외부 어드레스를 수신하는 디램 내부 신호의 펄스폭을 조절하는 방법이 있다.
그러나, 종래의 펄스폭 조절 기술은 어떤 하나의 펄스폭을 조절하면, 어드레스 스트로브 신호와 리드/라이트 스트로브 신호의 펄스폭이 모두 조절되는 문제점이 생긴다.
즉, 기준 펄스 발생부를 통해 발생된 내부클럭신호(clkp4)의 펄스신호를 사용하여 어드레스 스트로브 신호와 리드/라이트 스트로브 신호를 발생시키기 때문에, 어드레스 스트로브 신호의 펄스폭을 조절하면, 나머지 리드/라이트 스트로브 신호의 펄스폭까지 조절되는 문제점이 생긴다.
이처럼 어드레스 스트로브 신호의 펄스폭을 조절하면 모든 신호의 펄스폭이 동시에 변하게 되므로, 어떤 신호의 펄스폭이 늘어나 디램의 오동작이 개선 되었는 지 알 수가 없었다.
이와같은 문제점을 구체적으로 설명하기 위해 도 1을 참조하여 설명하기로 한다.
도 1은 종래에 컬럼성 페일을 해결하기 위해 외부 어드레스를 수신하는 디램 내부 신호의 펄스폭을 임의로 조절한 경우 발생하는 오동작을 도시한다.
도 1에 도시한 바와같이, 종래에는 외부 클럭신호(CLK)가 입력되고 어드레스 스트로브신호(extyp8)에 따라 외부어드레스(add<0>)를 이용하여 내부어드레스신호(add_ev<1>, add_od<1>)를 출력한다.
이때, 외부어드레스신호(add<0>)가 하이레벨에서 로우레벨로 떨어지는 경우에, 어드레스 스트로브신호(extyp8)도 로우레벨로 천이되어야 한다.
그런데, 외부어드레스신호(add<0>)가 로우레벨로 천이 된 후에도 어드레스 스트로브신호(extyp8)가 계속 인에이블 되어 있다가(a,b,c), 로우레벨로 천이된다.
즉, 외부 어드레스신호(add<0>)가 하이레벨에서 로우레벨로 천이될 때 어드레스 스트로브신호(extyp8)는 하이레벨에서 로우레벨로 곧바로 천이되지 않고 하이레벨에서 좀 머물다 로우레벨로 천이된다. 따라서, 어드레스 스트로브신호(extyp8)가 곧바로 천이되지 않고 하이레벨에서 머무는 동안 디램이 잘못된 어드레스를 액세스하게 되는 문제점이 발생한다.
이와같이, 어드레스 스트로브신호(extyp8)에 따른 내부어드레스 신호(add_ev<1>)가 정상적으로 출력되지 못하고, 어드레스 스트로브신호(extyp8)가 로우레벨로 되면 내부어드레스 신호(add_ev<1>)도 로우레벨로 되고 뒤이어 하이레벨로 천이되는 비정상적인 동작을 하게 되는 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 외부 어드레스를 수신하여 내부 어드레스 카운터에 전달하는 어드레스 스트로브 신호의 펄스폭 및 발생시간을 조절할 수 있도록 하여 컬럼성 페일을 방지하는 데 있다.
상기 과제를 달성하기 위한 본 발명은 외부 클럭신호를 수신하여 내부클럭신호를 발생시키는 기준펄스 발생부와, 복수개의 제어신호에 따라 상기 내부클럭신호의 펄스 폭 및 펄스 발생시간을 조절하여 어드레스 스트로브신호를 출력하는 어드레스 스트로브신호 발생부와, 상기 어드레스 스트로브신호에 따라, 외부 어드레스 신호를 수신하여 내부 어드레스 신호를 생성하는 내부 어드레스 카운터부와, 상기 내부 어드레스 신호를 디코딩하는 어드레스 디코딩부와, 상기 내부 어드레스 신호를 인가받아 외부에서 상기 내부 어드레스신호의 오류를 판별할 수 있도록 하기 위한 패드를 구비함을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 따른 테스트 모드 회로의 전체 개념도이다.
테스트 모드 회로는 기준펄스 발생부(1), 어드레스 스트로브신호 발생부(2), 내부어드레스 카운터(3), 어드레스 디코더(4) 및 패드(5)를 구성한다.
기준펄스 발생부(1)는 외부클럭신호(CLK)를 수신하여 내부클럭신호(clkp4)를 출력한다.
어드레스 스트로브신호 발생부(2)는 기준펄스 발생부(1)로부터 내부클럭신호(clkp4)를 수신하고, 엠알에스(MRS)로부터 제어신호(tm_faster, tm_delay, tm_wide, tm_narrow)를 수신한다. 이때, 제어신호(tm_faster, tm_delay, tm_wide, tm_narrow)에 따라 내부클럭신호 clk4의 펄스폭과 펄스 발생시간을 조절하여 어드레스 스트로브신호(extyp8)를 출력한다.
내부 어드레스 카운터(3)는 어드레스 스트로브신호(extyp8)에 따라 외부로부터 수신한 외부 어드레스신호(add<0>, add<1>)를 이용하여 내부 어드레스 신호(add_ev<1>, add_od<1>)를 생성한다.
어드레스 디코더(4)는 내부 어드레스 신호(add_ev<1>, add_od<1>)를 수신하여 내부 어드레스를 디코딩한다. 패드(5)는 외부에서 내부 어드레스 신호(add_ev<1>, add_od<1>)를 모니터링하여 회로의 정상동작 여부를 판별하도록 한다.
도 3은 본 발명의 실시예에 따른 어드레스 스트로브신호 발생부(2)의 세부 회로도이다.
어드레스 스트로브신호 발생부(2)는 제어신호(tm_faster, tm_delay, tm_wide, tm_narrow)에 의해 제어되어 내부클럭신호(clkp4)의 펄스 발생시간 및 펄스폭을 조절하여 어드레스 스트로브신호(extyp8)를 출력한다. 여기서, 제어신호(tm_faster, tm_delay, tm_wide, tm_narrow)는 디램의 MRS로부터 출력된다.
어드레스 스트로브신호 발생부(2)는 내부클럭신호(clkp4)의 펄스 발생시간을 조절하는 펄스 발생시간 제어부(20)와 내부클럭신호(clkp4)의 펄스 폭을 조절하는 펄스폭 제어부(30)로 구성된다.
펄스 발생시간 제어부(20)는 디코더(21), 낸드게이트(NA0 내지 NA5), 지연부(22, 23, 24), 인버터(I13) 및 노아게이트(NO0)로 구성되며, 내부클럭신호(clkp4)를 수신하고 제어신호(tm_faster, tm_delay)에 따라 지연시켜 클럭신호(clkp5)를 출력한다.
디코더(21)는 제어신호(tm_faster, tm_delay)를 디코딩하여 4개의 신호를 각 노드(N0 내지 N3)로 출력하고, 4개의 각 출력과 내부클럭신호(clkp4)는 낸드게이트(NA0 내지 NA3)로 입력되어 논리연산된다.
낸드게이트(NA0)는 노드(N0)의 출력과 내부클럭신호(clkp4)를 논리연산하여 그 결과를 지연부(22)로 출력한다. 여기서, 지연부(22)는 인버터(I1, I2)로 구성된다.
낸드게이트(NA1)는 노드(N1)의 출력과 내부클럭신호(clkp4)를 논리연산하여 그 결과를 지연없이 출력한다.
낸드게이트(NA2)는 노드(N2)의 출력과 내부클럭신호(clkp4)를 논리연산하여 그 결과를 지연부(23)로 출력한다. 여기서, 지연부(23)는 인버터(I3 내지 I6)로 구성된다.
낸드게이트(NA3)는 노드(N3)의 출력과 내부클럭신호(clkp4)를 논리연산하여 그 결과를 지연부(24)로 출력한다. 여기서, 지연부(24)는 인버터(I7 내지 I12)로 구성된다. 이처럼 각 지연부(22 내지 24)는 인버터 체인 개수에 따라 지연시간을 늘리거나 줄여 지연시간을 조절한다.
낸드게이트(NA4)는 낸드게이트(NA1)의 출력과 지연부(22)를 통해 지연된 낸드게이트(NA0)의 출력을 논리연산하고, 낸드게이트(NA5)는 지연부(23) 및 지연부(24)의 출력을 논리연산하여 그 결과를 출력한다.
노아게이트(NO0)는 낸드게이트(NA4, NA5)의 출력을 노아연산을 수행하고 인버터(I13)를 통해 클럭신호(clkp5)를 출력한다.
표 1은 펄스 발생시간 제어부(20)의 진리동작표이다.
<표 1>
tm_faster tm_delay 선택노드 선택논리수단 지연정도
L L N0 NA0 인버터2개
H L N1 NA1 지연없음
L H N2 NA2 인버터4개
H H N3 NA3 인버터6개
표 1은 내부클럭신호(clkp4)가 인에이블 되었을 경우에 제어신호(tm_faster, tm_delay)의 로직상태에 따른 펄스 발생시간 조절 동작에 대한 진리표를 나타낸다.
제어신호(tm_faster, tm_delay)가 모두 로우레벨인 경우는 정상상태로서 노드(N0)가 하이레벨이 되고, 낸드게이트(NA0)를 통해 수신한 내부클럭신호(clkp4)를 지연부(22)의 두 개의 인버터체인(I1, I2)만큼 지연시켜 출력한다.
제어신호(tm_faster)가 하이레벨이고 제어신호(tm_delay)가 로우레벨이면 노드(NA1)가 하이레벨이 되고, 낸드게이트(NA0)를 통해 수신한 내부클럭신호(clkp4)를 지연없이 출력한다.
제어신호(tm_faster)가 로우레벨이고 제어신호(tm_delay)가 하이레벨인 경우는 정상상태로서 노드(N2)가 하이레벨이 되고, 낸드게이트(NA2)를 통해 수신한 내부클럭신호(clkp4)를 지연부(23)의 네 개의 인버터체인(I3 내지 I6)만큼 지연시킨다. 이때, 제어신호(tm_faster, tm_delay)가 모두 로우레벨인 정상상태보다 더 지연시켜 출력한다.
제어신호(tm_faster, tm_delay)가 모두 하이레벨인 경우는 정상상태로서 노드(N3)가 하이레벨이 되고, 낸드게이트(NA3)를 통해 수신한 내부클럭신호(clkp4)를 지연부(24)의 여섯 개의 인버터체인(I7 내지 I12)만큼 지연시켜 출력한다. 이때, 제어신호(tm_faster)가 로우레벨이고 제어신호(tm_delay)가 하이레벨인 경우 보다 더 지연시켜 출력한다
이처럼 펄스 발생시간 제어부(20)는 제어신호(tm_faster, tm_delay)의 상태에 따라 지연시간을 다르게 하여 내부클럭신호(clkp4)의 펄스 발생시간을 조절한다.
펄스폭 제어부(30)는 노아게이트(NO1, NO2), 인버터(I14 내지 I24), 전송게이트(TG1 내지 TG4), 낸드게이트(NA6)를 구비하고, 제어신호(tm_wide, tm_narrow)에 따라 클럭신호(clkp5)의 펄스폭을 조절하여 어드레스 스트로브신호(extyp8)로 출력한다.
노아게이트(NO1)는 제어신호(tm_wide, tm_narrow)를 입력으로 하여 노아연산을 수행하고, 전송게이트(TG1, TG2)는 노아게이트(NO1)의 결과에 의해 제어되어 출력신호(clkp5)를 전송한다.
노아게이트(NO2)는 전송게이트(TG2)의 출력과 인버터(I15, I16)를 통해 지연된 출력을 이용하여 노아연산을 수행하고, 그 결과는 인버터(I20)를 통해 반전되어 전송게이트(TG3)를 통해 전송된다. 이때, 전송게이트(TG3)는 제어신호(tm_wide)에 의해 제어된다.
낸드게이트(NA6)는 전송게이트(TG2)의 출력과, 인버터(I15 내지 I18)를 통해 지연된 출력을 수신하여 논리연산을 수행하고, 그 결과는 인버터(I19)를 통해 반전되어 전송게이트(TG4)를 통해 전송된다. 이때, 전송게이트(TG4)는 제어신호(tm_narrow)에 의해 제어된다.
전송게이트(TG1, TG3, TG4)의 출력은 인버터(I23, I24)를 통해 지연되어 어드레스 스트로브신호(extyp8)로서 출력된다.
<표 2>
tm_wide tm_narrow 선택전송게이트
L L TG1
H L TG2, TG3
L H TG2, TG4
H H TG2, TG3, TG4
표 2는 제어신호(tm_wide, tm_narrow)의 로직상태에 따른 전송게이트의 동작 상태를 나타낸다.
제어신호(tm_wide, tm_narrow)가 모두 로우레벨이면 전송게이트(TG1)가 동작되어 클럭신호(clkp5)의 펄스 폭 조정없이 그대로 어드레스 스트로브신호(extyp8)를 출력한다.
제어신호(tm_wide)가 로우레벨이고 제어신호(tm_narrow)가 하이레벨이면, 전송게이트(TG2, TG4)가 구동되고 지연되지 않은 클럭신호(clkp5)와 인버터(I15 내지 I16)를 통해 지연된 클럭신호(clk5)를 낸드게이트(NA6)를 통해 논리 조합함으로써 클럭신호(clkp5)의 펄스폭이 좁아지게 된다. 따라서, 출력신호인 어드레스 스트로브신호(extyp8)의 펄스폭이 좁아지게 된다.
제어신호(tm_wide)가 하이레벨이고 제어신호(tm_narrow)가 로우레벨이면, 전송게이트(TG2, TG3)가 구동되고 지연되지 않은 클럭신호(clkp5)와 인버터(I15, I16)를 통해 지연된 클럭신호(clk5)를 노아게이트(NO2)를 통해 노아 조합함으로써, 클럭신호(clkp5)의 펄스폭이 넓어지게 된다. 따라서, 출력신호인 어드레스 스트로브신호(extyp8)의 펄스폭이 넓어지게 된다.
제어신호(tm_wide, tm_narrow)가 모두 하이레벨이면 전송게이트(TG2, TG3, TG4)가 동작되어 클럭신호(clkp5)의 펄스 폭이 넓어지고 좁혀짐이 동시에 수행되어 어드레스 스트로브신호(extyp8)를 출력한다.
이처럼 어드레스 스트로브신호(extyp8)는 내부클럭신호(clkp4)의 펄스폭 및 펄스 발생시간이 조절되어 출력된다.
이러한 어드레스 스트로브신호(extyp8)의 펄스 발생시간 및 펄스 폭이 변경된 모습을 도 4 및 도 5를 참조하여 설명하기로 한다.
도 4는 도 3의 어드레스 스트로브신호(extyp8)의 펄스 발생시간이 변경된 모습을 도시한 타이밍도이다.
먼저 일정한 외부 클럭신호(CLK)가 있고, 외부어드레스신호(add<0>, add<1>)가 일정한 클럭을 나타내고, 내부클럭신호(clkp4)가 인에이블되면 어드레스 스트로브신호(extyp8)가 인에이블된다.
이때, A 부분은 정상적인 어드레스 스트로브신호(extyp8)이고, B 부분은 제어신호(tm_faster)가 인에이블되어 정상상태(A)보다 어드레스 스트로브신호(extyp8)가 빨리 발생한 모습이고, C 부분은 제어신호(tm_delay)가 인에이블되어 정상상태(A)보다 어드레스 스트로브신호(extyp8)가 늦게 발생한 모습이다.
도 5는 도 3의 어드레스 스트로브신호(extyp8)의 펄스 폭이 변경된 모습을 도시한 타이밍도이다.
내부클럭신호(clkp4)가 인에이블되면 어드레스 스트로브신호(extyp8)가 인에이블된다.
D 부분은 정상적인 어드레스 스트로브신호(extyp8)의 펄스 폭 모습이고, E 부분은 제어신호(tm_wide)가 인에이블되어 펄스 폭이 넓어진 모습이고, F 부분은 제어신호(tm_narrow)가 인에이블되어 펄스 폭이 좁아진 모습이다.
이처럼 어드레스 스트로브신호(extyp8)의 펄스 폭 및 펄스 발생시간을 조절함으로써 디램이 잘못된 어드레스를 액세스하게 되어 발생하는 오동작을 방지할 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 어드레스 카운터 스트로브 테스트 모드 장치는, 내부신호의 펄스폭 및 펄스 발생시간을 용이하게 조절함으로써, 디램 동작 시 잘못된 어드레스를 액세스하여 발생되는 오동작을 방지하는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 종래의 어드레스 카운터회로의 오동작을 나타내는 타이밍도.
도 2는 본 발명의 실시예에 따른 어드레스 카운터 스트로브 테스트 모드 장치의 전체 개념도.
도 3은 본 발명의 실시예에 따른 어드레스 스트로브신호 발생부(2)의 세부 회로도.
도 4는 도 3의 어드레스 스트로브 펄스 발생시간 변경 시의 타이밍도.
도 5는 도 3의 어드레스 스트로브 펄스 폭 변경 시의 타이밍도.

Claims (4)

  1. 외부 클럭신호를 수신하여 내부클럭신호를 발생시키는 기준펄스 발생부;
    복수개의 제어신호에 따라 상기 내부클럭신호의 펄스 폭 및 펄스 발생시간을 조절하여 어드레스 스트로브신호를 출력하는 어드레스 스트로브신호 발생부;
    상기 어드레스 스트로브신호에 따라, 외부 어드레스 신호를 수신하여 내부 어드레스 신호를 생성하는 내부 어드레스 카운터부;
    상기 내부 어드레스 신호를 디코딩하는 어드레스 디코딩부; 및
    상기 내부 어드레스 신호를 인가받아 외부에서 상기 내부 어드레스신호의 오류를 판별할 수 있도록 하기 위한 패드를 포함하는 어드레스 카운터 스트로브 테스트 모드 장치.
  2. 제 1항에 있어서, 상기어드레스 스트로브신호 발생부는
    상기 복수개의 제어신호 중 제 1 제어신호에 의해 제어되어 상기 내부클럭신호를 소정의 지연부에 따라 지연시켜 펄스 발생시간을 제어하는 펄스 발생시간 제어부; 및
    상기 복수개의 제어신호 중 제 2 제어신호에 의해 제어되어 상기 내부클럭신호의 펄스 폭을 제어하는 펄스 폭 제어부를 구비하는 것을 특징으로 하는 어드레스 카운터 스트로브 테스트 모드 장치.
  3. 제 2항에 있어서, 상기 펄스 발생시간 제어부는
    상기 제 1 제어신호를 수신하여 디코딩하는 디코더;
    상기 디코더의 출력과 상기 내부클럭신호를 논리조합하는 복수개의 논리조합수단; 및
    상기 논리조합수단의 각 출력을 상기 제 1 제어신호의 상태에 따라 지연시키는 복수개의 지연부를 구비하는 것을 특징으로 하는 어드레스 카운터 스트로브 테스트 모드 장치.
  4. 제 2항에 있어서, 상기 펄스 폭 제어부는
    상기 제 2 제어신호에 의해 제어되어 상기 내부클럭신호를 전송하는 전송게이트;
    상기 내부클럭신호의 펄스폭을 좁히는 노아게이트;및
    상기 내부클럭신호의 펄스폭을 넓히는 낸드게이트를 구비하는 것을 특징으로 하는 어드레스 카운터 스트로브 테스트 모드 장치.
KR10-2002-0086703A 2002-12-30 2002-12-30 어드레스 카운터 스트로브 테스트 모드 장치 Expired - Fee Related KR100513365B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0086703A KR100513365B1 (ko) 2002-12-30 2002-12-30 어드레스 카운터 스트로브 테스트 모드 장치
US10/629,753 US6906970B2 (en) 2002-12-30 2003-07-30 Address counter strobe test mode device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0086703A KR100513365B1 (ko) 2002-12-30 2002-12-30 어드레스 카운터 스트로브 테스트 모드 장치

Publications (2)

Publication Number Publication Date
KR20040060168A KR20040060168A (ko) 2004-07-06
KR100513365B1 true KR100513365B1 (ko) 2005-09-07

Family

ID=32653227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0086703A Expired - Fee Related KR100513365B1 (ko) 2002-12-30 2002-12-30 어드레스 카운터 스트로브 테스트 모드 장치

Country Status (2)

Country Link
US (1) US6906970B2 (ko)
KR (1) KR100513365B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8588013B2 (en) 2011-11-08 2013-11-19 SK Hynix Inc. Address decoding method and semiconductor memory device using the same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100599445B1 (ko) * 2003-10-29 2006-07-12 주식회사 하이닉스반도체 반도체 기억 소자에서의 펄스 폭 조절 회로 및 방법
KR100567916B1 (ko) * 2004-04-20 2006-04-05 주식회사 하이닉스반도체 반도체 메모리 소자의 전원 공급 장치 및 방법
KR100650726B1 (ko) * 2004-11-15 2006-11-27 주식회사 하이닉스반도체 메모리 장치용 내부전압 공급장치
US7164613B2 (en) * 2004-11-19 2007-01-16 Infineon Technologies Ag Flexible internal address counting method and apparatus
US8813181B2 (en) * 2005-03-07 2014-08-19 Taun Eric Willis Electronic verification systems
KR100744042B1 (ko) * 2005-09-28 2007-07-30 주식회사 하이닉스반도체 반도체메모리소자의 내부 어드레스 생성장치
KR100968418B1 (ko) * 2008-06-04 2010-07-07 주식회사 하이닉스반도체 반도체 메모리 소자와 그의 구동 방법
KR101187640B1 (ko) * 2010-08-27 2012-10-05 에스케이하이닉스 주식회사 동기식 반도체 메모리 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2885597B2 (ja) 1993-03-10 1999-04-26 株式会社東芝 半導体メモリ
JP3706212B2 (ja) * 1996-10-30 2005-10-12 沖電気工業株式会社 メモリ装置
US5825710A (en) * 1997-02-26 1998-10-20 Powerchip Semiconductor Corp. Synchronous semiconductor memory device
JPH11219599A (ja) 1998-02-03 1999-08-10 Hitachi Ltd 半導体記憶装置
JPH11339469A (ja) 1998-05-26 1999-12-10 Hitachi Ltd 半導体記憶装置
US6078637A (en) 1998-06-29 2000-06-20 Cypress Semiconductor Corp. Address counter test mode for memory device
US6069829A (en) * 1998-09-29 2000-05-30 Texas Instruments Incorporated Internal clock multiplication for test time reduction
US6445642B2 (en) * 1999-12-16 2002-09-03 Nec Corporation Synchronous double data rate DRAM
JP3447638B2 (ja) * 1999-12-24 2003-09-16 日本電気株式会社 半導体装置のテスト方法及びシステム並びに記録媒体
JP2002270000A (ja) 2001-03-12 2002-09-20 Ricoh Co Ltd 半導体記憶装置
JP2002358797A (ja) 2001-05-31 2002-12-13 Nec Corp 半導体集積回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8588013B2 (en) 2011-11-08 2013-11-19 SK Hynix Inc. Address decoding method and semiconductor memory device using the same

Also Published As

Publication number Publication date
US6906970B2 (en) 2005-06-14
KR20040060168A (ko) 2004-07-06
US20040125686A1 (en) 2004-07-01

Similar Documents

Publication Publication Date Title
US7514955B2 (en) Semiconductor memory device with ability to effectively adjust operation time for on-die termination
US5321661A (en) Self-refreshing memory with on-chip timer test circuit
KR101286666B1 (ko) 반도체 메모리 장치, 테스트 회로 및 테스트 방법
US6661735B2 (en) Semiconductor memory device
KR20030054053A (ko) 동기식 메모리의 파이프 래치 제어회로
KR100929846B1 (ko) 온 다이 터미네이션 제어 회로
KR100883140B1 (ko) 데이터 출력 제어회로, 반도체 메모리 장치 및 그의 동작방법
KR100513365B1 (ko) 어드레스 카운터 스트로브 테스트 모드 장치
JP2012252733A (ja) 半導体装置
KR20120078571A (ko) 반도체 메모리 장치, 테스트 회로 및 테스트 방법
KR100557636B1 (ko) 클럭신호를 이용한 데이터 스트로브 회로
US11545209B2 (en) Power savings mode toggling to prevent bias temperature instability
US7619433B2 (en) Test circuit for a semiconductor integrated circuit
KR100632615B1 (ko) 동기식 메모리 장치의 테스트를 위한 데이터 스트로브신호 생성 회로
KR100621353B1 (ko) 데이터 반전 확인 기능을 가지는 데이터 입출력 회로 및이를 포함하는 반도체 메모리 장치
US7454672B2 (en) Semiconductor memory device testable with a single data rate and/or dual data rate pattern in a merged data input/output pin test mode
US8374042B2 (en) Command decoder and a semiconductor memory device including the same
KR100441870B1 (ko) 웨이퍼 번인 테스트용 디코딩 회로
KR100557950B1 (ko) 어드레스 스트로브 신호의 제어 회로
JPH08235898A (ja) 半導体装置
KR20070002806A (ko) 반도체메모리소자
JP6500693B2 (ja) 可変遅延制御回路の縮退故障診断方法および可変遅延制御回路を有するメモリコントローラ
KR20050036481A (ko) 반도체 장치의 신호 송수신 방법
KR20090045571A (ko) 반도체 메모리 소자
KR100732738B1 (ko) 데이터 패쓰 압축 모드의 오류 판정 회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20021230

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050416

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050809

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050831

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050830

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080626

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090727

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100726

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20110726

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20110726

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20120720

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee