KR100968418B1 - 반도체 메모리 소자와 그의 구동 방법 - Google Patents

반도체 메모리 소자와 그의 구동 방법 Download PDF

Info

Publication number
KR100968418B1
KR100968418B1 KR1020080052776A KR20080052776A KR100968418B1 KR 100968418 B1 KR100968418 B1 KR 100968418B1 KR 1020080052776 A KR1020080052776 A KR 1020080052776A KR 20080052776 A KR20080052776 A KR 20080052776A KR 100968418 B1 KR100968418 B1 KR 100968418B1
Authority
KR
South Korea
Prior art keywords
signal
strobe signal
bank
response
pulse width
Prior art date
Application number
KR1020080052776A
Other languages
English (en)
Other versions
KR20090126611A (ko
Inventor
박문필
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080052776A priority Critical patent/KR100968418B1/ko
Priority to US12/327,404 priority patent/US7885127B2/en
Publication of KR20090126611A publication Critical patent/KR20090126611A/ko
Application granted granted Critical
Publication of KR100968418B1 publication Critical patent/KR100968418B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Abstract

본 발명은 뱅크정보신호 및 컬럼커맨드신호에 응답하여 기준 펄스 폭을 가지는 기준 스트로브 신호를 생성하기 위한 기준 스트로브 신호 생성수단과, 논리적으로 그룹핑된 다수의 뱅크 간에 연속적으로 컬럼 액세스가 이루어지는 뱅크 그룹핑모드에서 활성화되는 뱅크그룹핑신호와 상기 기준 스트로브 신호에 따라 상기 기준 펄스 폭을 조절하여 메인 스트로브 신호를 생성하기 위한 메인 스트로브 신호 생성수단을 구비하는 반도체 메모리 소자를 제공한다.
뱅크 그룹핑 모드, 메인 스트로브 신호, tCCD

Description

반도체 메모리 소자와 그의 구동 방법{SEMICONDUCTOR MEMORY DEVICE AND OPERATION METHOD THEREOF}
본 발명은 반도체 설계 기술에 관한 것으로, 특히 컬럼 계열의 소오스(source)가 되는 메인 스트로브 신호를 생성하는 반도체 메모리 소자와 그의 구동 방법에 관한 것이다.
일반적으로 DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 메모리 소자는 컬럼 커맨드(column command)인 컬럼 어드레스 스트로브(Column Address Strobe : CAS) 신호에 응답하여 메인 스트로브 신호를 생성한다. 메인 스트로브 신호는 외부클럭신호에 대응하는 펄스 폭을 가지는 펄스 신호로서, 컬럼 계열의 주요 신호를 만드는 소오스(source) 신호가 된다. 실질적으로 반도체 메모리 소자 내부에서는 메인 스트로브 신호를 이용하여 컬럼 선택 신호와, 쓰기 드라이버 인에이블 신호, 및 입출력 감지 증폭 인에이블 신호등을 만든다. 여기서, 컬럼 선택 신호와, 쓰기 드라이버 인에이블 신호, 및 입출력 감지 증폭 인에이블 신호는 메인 스트로브 신호에 대응하는 펄스 폭을 가진다.
도 1은 일반적인 반도체 메모리 소자의 동작 파형을 설명하기 위한 파형도로서, 메인 스트로브 신호(STB_MN)와, 어드레스 정보(ADD)와, 정/부 로컬 입출력 라인(LIO, LIOb), 및 컬럼 선택 신호(YI)가 도시되어 있다.
도 1을 참조하면, 컬럼 커맨드(도시되지 않음)에 응답하여 메인 스트로브 신호(STB_MN)가 활성화되고, 메인 스트로브 신호(STB_MN)를 바탕으로 컬럼 선택 신호(YI)가 생성된다. 어드레스 정보(ADD)에 대응하는 데이터는 컬럼 선택신호(YI)에 응답하여 정/부 로컬 입출력 라인(LIO, LIOb)에 인가된다. 여기서, 정 로컬 입출력 라인(LIO)과 부 로컬 입출력 라인(LIOb)은 컬럼 선택신호(YI)가 활성화되기 이전에 프리차지 전압을 유지하고 있으며, 컬럼 선택신호(YI)가 활성화되면 인가되는 데이터에 따라 전압레벨 차이가 발생하고, 컬럼 선택신호(YI)가 비활성화되면 다시 프리차지 전압을 유지한다.
여기서는 설명의 편의를 위해 tCCD(CAS to CAS Delay : 어떤 뱅크의 컬럼 액세스가 이루어지고 다음 컬럼 액세스가 이루어질 수 있는 최소한의 시간)가 2tCK라고 가정하기로 한다. tCCD가 2tCK라는 것은 어드레스 정보(ADD)가 2tCK에 한 번씩 토글링한다는 것이고, 정/부 로컬 입출력 라인(LIO, LIOb)의 프리차징(precharging) 시간을 감안할 때 컬럼 선택신호(YI)가 1tCK의 펄스 폭을 가지는 것은 당연하다. 즉, 메인 스트로브 신호(STB_MN)가 1tCK의 펄스 폭을 가지는 것은 당연하다. 하지만, 어드레스 정보(ADD)에 발생할 수 있는 스큐(skew)를 감안한다면 실질적인 어드레스 정보(ADD)의 윈도우(window)는 2tCK가 되지 않게 되기 때문에 어드레스 정보(ADD)와 메인 스트로브 신호(STB_MN)의 동작 마진(margin)은 매우 작아지게 된다.
때문에, 데이터에 의하여 정/부 로컬 입출력 라인(LIO, LIOb)에 전압 레벨차이가 발생하는 과정에서 다음에 인가되는 데이터 정보가 원하지 않게 반영되어 데이터 독출이 어려워질 수 있다. 이어서, 메인 스트로브 신호(STB_MN)를 바탕으로 생성되는 쓰기 드라이버 인에이블 신호, 및 입출력 감지 증폭 인에이블 신호 역시 이와 같은 동작 마진에 관련된 문제가 발생할 수 있다.
또한, 요즈음 반도체 메모리 소자에 인가되는 외부클럭신호의 한 주기가 1나노(ns) 이하까지 줄어든 상황에서 메인 스트로브 신호(STB_MN)의 실제 펄스 폭도 500피코(ps)~1나노 이하가 되고 있다. 이렇게 되면 메인 스트로브 신호(STB_MN)에 대응하여 생성되는 컬럼 선택 신호(YI)의 펄스 폭 역시 줄어들게 된다. 이것은 정/부 로컬 입출력 라인(LIO, LIOb)에 충분한 전압 레벨 차이가 발생하는데 걸리는 시간을 보장해 줄 수 없다. 이어서, 메인 스트로브 신호(STB_MN)는 매우 큰 로딩(loading)을 가지고 있는 신호이기 때문에 작은 펄스 폭을 가지는 메인 스트로브 신호가 목적지까지 풀 스윙(full swing)을 하지 못하여 회로의 동작 특성을 저해하고, 심각한 경우 메인 스트로브 신호(STB_MN) 자체가 사라져 동작 오류를 유발시킬 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 제안된 것으로, 메인 스트로브 신호의 펄스 폭을 조절하여 이를 바탕으로 생성되는 신호의 동작 마진을 확보하기 위한 반도체 메모리 소자를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 반도체 메모리 소자는 뱅크정보신호 및 컬럼커맨드신호에 응답하여 기준 펄스 폭을 가지는 기준 스트로브 신호를 생성하기 위한 기준 스트로브 신호 생성수단과, 논리적으로 그룹핑된 다수의 뱅크 간에 연속적으로 컬럼 액세스가 이루어지는 뱅크 그룹핑모드에서 활성화되는 뱅크그룹핑신호와 상기 기준 스트로브 신호에 따라 상기 기준 펄스 폭을 조절하여 메인 스트로브 신호를 생성하기 위한 메인 스트로브 신호 생성수단을 구비한다.
상기 목적을 달성하기 위한 본 발명의 다른 일 측면에 따른 반도체 메모리 소자의 구동 방법은 논리적으로 그룹핑된 다수의 뱅크 간에 연속적인 컬럼 액세스가 이루어지는 뱅크 그룹핑모드에서 상기 뱅크 그룹핑모드에 대응하는 어드레스가 인가되는 단계; 상기 뱅크그룹핑모드에 응답하여 기준 펄스 폭 또는 확장된 펄스 폭을 가지는 메인 스트로브 신호를 생성하는 단계; 및 상기 메인 스트로브 신호에 응답하여 상기 어드레스에 대응하는 데이터 정보를 독출하는 단계를 포함한다.
요즈음 반도체 메모리 소자의 동작 속도가 빨라짐에 따라 외부에서 인가되는 외부클럭신호의 주기도 줄어들게 되었다. 때문에 외부클럭신호의 한 주기를 기준으로 생성되는 메인 스트로브 신호의 펄스 폭 또한 줄어들게 되었고, 메인 스트로브 신호를 바탕으로 생성되는 컬럼 선택신호, 쓰기 드라이버 인에이블 신호, 및 입출력 감지 증폭 인에이블 신호의 펄스 폭 또한 줄어들게 되었다. 이렇게 줄어든 펄스 폭을 가지는 메인 스트로브 신호는 회로 동작 특성 저하 및 동작 오류를 발생하는 요인이 될 수 있다. 한편, 스큐가 발생하는 어드레스 정보와 메인 스트로브 신호의 동작 마진이 줄어들 수 있으며, 이것은 반도체 메모리 소자의 정확성 및 신뢰성을 떨어뜨리는 요인이 된다. 본 발명에서는 뱅크그룹핑모드에서 메인 스트로브 신호의 펄스 폭을 종래보다 길게 조절함으로써, 동작 특성을 상승시키고 동작 오류를 예방할 수 있으며, 컬럼 선택신호와, 쓰기 드라이버 인에이블 신호, 및 입출력 감지 증폭 인에이블 신호등의 동작 마진을 확보할 수 있다.
본 발명은 메인 스트로브 신호의 펄스 폭을 스펙에 따라 조절함으로써, 동작 특성을 상승시키고 동작 오류를 예방할 수 있으며, 이를 바탕으로 생성되는 컬럼 선택신호, 쓰기 드라이버 인에이블 신호, 및 입출력 감지증폭 인에이블 신호등의 동작 마진을 확보할 수 있는 효과를 얻을 수 있다.
특히, 어드레스 정보와 메인 스트로브 신호의 동작 마진을 확보함으로써 데이터 정보가 로컬 입출력 라인에 인가되는데 있어서 최적의 상태를 보장받을 수 있 는 효과를 얻을 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명의 설명에 앞서, 최근에 스펙(SPEC.)으로 정해진 뱅크 그룹핑 모드(bank grouping mode)에 대하여 알아보도록 한다.
뱅크 그룹핑 모드란 다수의 뱅크를 논리적으로 그룹핑하고 그룹 내에 동일한 뱅크에 연속적인 컬럼 액세스(column access)가 이루어지는 경우 tCCD를 늘려주는 모드로써, 일정 속도 이상에서 고속으로 동작하는 반도체 메모리 소자의 부담을 줄여주기 위하여 스펙(SPEC.)으로 정해진 것이다.
다시 설명하면, 뱅크 그룹핑 모드가 아닌 노말 모드(nomal mode)에서는 그룹핑된 뱅크와 상관없이 tCCD가 외부클럭신호를 기준으로 예컨대 2tCK로 고정되어 있다. 다시 말하면, 노말 모드에서는 서로 다른 그룹핑된 뱅크에 순차적으로 컬럼 액세스가 이루어지는 경우 tCCD가 2tCK가 되고, 그룹핑된 뱅크 내에서 연속적으로 컬럼 액세스가 이루어지는 경우도 tCCD가 2tCK가 된다. 반면에 뱅크 그룹핑 모드에서는 서로 다른 그룹핑된 뱅크에 순차적으로 컬럼 액세스가 이루어지는 경우 노말 모드와 마찬가지로 tCCD가 2tCK가 되지만, 그룹핑된 뱅크 내에서 연속적으로 컬럼 액세스 동작가 이루어지는 경우 tCCD가 4tCK로 확장된다.
도 2는 일반적인 뱅크 그룹핑 모드시 그룹핑되는 뱅크를 설명하기 위한 도면으로서, 512메가(M) 8뱅크 구조를 가지는 반도체 메모리 소자와, 1기가(G) 16뱅크 구조를 가지는 반도체 메모리 소자, 및 2기가(G) 16뱅크 구조를 가지는 반도체 메모리 소자의 각 뱅크 주소(BA0, BA1, BA2, BA4)와 그룹핑된 뱅크 상태가 도시되어 있다.
도 2를 참조하면, 512메가 8뱅크 구조를 가지는 반도체 메모리 소자의 경우 제0 뱅크와 제1 뱅크를 제1 뱅크 그룹으로 정하고, 제2 뱅크와 제3 뱅크를 제2 뱅크 그룹으로 정하고, 제4 뱅크와 제5 뱅크를 제3 뱅크 그룹으로 정하며, 제6 뱅크와 제7 뱅크를 제4 뱅크 그룹으로 정하였다.
그리고, 1기가 16 뱅크 구조를 가지는 반도체 메모리 소자의 경우, 제0 내지 제3 뱅크를 제1 뱅크 그룹으로 정하고, 제4 내지 제7 뱅크를 제2 뱅크 그룹으로 정하고, 제8 내지 제11 뱅크를 제3 뱅크 그룹으로 정하며, 제12 내지 제15 뱅크를 제4 뱅크 그룹으로 정하였다.
2기가 16 뱅크 구조를 가지는 반도체 메모리 소자는 위에서 설명한 1 기가 16 뱅크 구조와 마찬가지로 네 개의 뱅크를 각각 제1 뱅크 그룹, 제2 뱅크 그룹, 제3 뱅크 그룹, 제4 뱅크 그룹으로 정하였다.
이하, 설명의 편의를 위해 1기가 반도체 메모리 소자의 경우를 기준으로 설명하기로 한다.
노말 모드의 경우 예컨대, 제1 뱅크 그룹 내에 컬럼 액세스가 이루어지면 2tCK 이후 제1 내지 제4 뱅크 그룹 내에 컬럼 액세스가 이루어지게 된다. 다시 말 하면, 제1 내지 제4 뱅크 그룹에 포함된 어떤 뱅크를 액세스하고 항상 2tCK 이후 제1 내지 제4 뱅크 그룹에 포함된 어떤 뱅크를 액세스해야만 한다. 즉, 그룹핑된 뱅크와 상관없이 tCCD는 항상 2tCK를 가지게 된다.
이어서 뱅크 그룹핑 모드의 경우 예컨대, 제1 뱅크 그룹 내에 컬럼 액세스가 이루어지고 다시 제1 뱅크 그룹 내에 컬럼 액세스가 이루어지기 위해서는 4tCK를 보장해 주어야 하고, 제1 뱅크 그룹이 아닌 제2 내지 제4 뱅크 그룹 내에 컬럼 액세스가 이루어지기 위해서는 2tCK를 보장해 주어야 한다. 즉, 그룹핑된 뱅크 내에 연속적인 컬럼 액세스가 이루어지는 경우에는 tCCD가 4tCK가 되고, 서로 다른 그룹핑된 뱅크 내에 순차적적인 컬럼 액세스가 이루어지는 경우에는 tCCD가 2tCK가 된다.
도 3a와 도 3b는 스펙에 따른 뱅크 그룹핑 모드시의 뱅크 액세스 순서를 설명하기 위한 도면으로서, 도 3a는 노말 모드이고 도 3b는 뱅크 그룹핑 모드이다. 여기서, A는 도 2의 제1 뱅크 그룹에 관련된 신호이고, B는 제2 뱅크 그룹에 관련된 신호이고, C는 제3 뱅크 그룹에 관련된 신호이며, D는 제4 뱅크 그룹에 관련된 신호이다.
도 3a와 도 3b를 참조하면, 일반적으로 반도체 메모리 소자는 해당하는 뱅크의 워드 라인(word line)을 활성화시키기 위한 액티브신호(ACT)가 활성화되고, 이후 해당하는 뱅크의 컬럼 액세스를 위한 컬럼 어드레스 스트로브 신호(CAS)가 활성화되며, 이에 따라 원하는 데이터 정보가 입출력 버스(Input/Output BUS, IO BUS)에 인가된다.
도 3a의 노말 모드의 경우, 컬럼 스트로브 신호(CAS)는 그룹핑된 뱅크와 상관없이 외부클럭신호(CLK_EXT)의 한 주기를 기준으로 2tCK로 인가된다. 즉, 제1 뱅크 그룹에 대응하는 데이터 정보가 2tCK 간격으로 입출력 버스(IO BUS)에 인가되고, 제2 내지 제4 뱅크 그룹에 대응하는 각 데이터 정보도 2tCK 간격으로 입출력 버스(IO BUS)에 인가된다. 입출력 버스(IO BUS) 측면에서 살펴보면 데이터 정보는 2tCK 간격으로 토글링(toggling)하게 된다.
하지만 도 3b의 뱅크 그룹핑 모드의 경우, 컬럼 스트로브 신호(CAS)는 서로 다른 그룹핑된 뱅크의 순차적인 컬럼 액세스에 대응하여 2tCK 간격으로 인가되고, 그룹핑된 뱅크 내의 연속적인 컬럼 액세스 에 대응하여 4tCK 간격으로 인가된다. 즉, 제1 뱅크 그룹에 대응하는 데이터 정보가 입출력 버스(IO BUS)에 인가되면, 제2 내지 제4 뱅크 그룹에 대응하는 데이터 정보는 2tCK 이후에 인가될 수 있고, 동일한 제1 뱅크 그룹에 대응하는 데이터 정보는 4tCK 이후에나 인가될 수 있다. 제2 내지 제4 뱅크 그룹에 대응하는 데이터 정보도 이와 같은 규칙에 따라 인가된다. 컬럼 스트로브 신호(CAS) 입장에서는 4tCK 간격으로 토글링하지만, 입출력 버스(IO BUS) 측면에서 설펴보면 데이터 정보는 2tCK 같격으로 토글링하게 된다. 이것은 뱅크 그룹핑 모드와 노말 모드가 동일한 입출력 버스(input/output bus) 효율을 가지는 것을 말해준다.
도 4는 본 발명에 따른 반도체 메모리 소자의 동작 파형을 설명하기 위한 파형도로서, 뱅크 그룹핑 모드에서의 메인 스트로브 신호(STB_MN)와, 어드레스 정보(ADD)와, 정/부 로컬 입출력 라인(LIO, LIOb), 및 컬럼 선택 신호(YI)가 도시 되어 있다. 본 발명에 따르면, tCDD가 4tCK가 되므로, 어드레스 정보(ADD)의 윈도우를 4tCK로 확장할 수 있으며, 메인 스트로브 신호(STB_MN)를 종래의 펄스 폭보다 확장할 수 있다.
도 4을 참조하면, 컬럼 커맨드에 따라 메인 스트로브 신호(STB_MN)가 활성화 되면, 메인 스트로브 신호(STB_MN)를 소오스로 하여 컬럼 선택 신호(YI)가 생성되고, 어드레스 정보(ADD)에 대응하는 데이터는 컬럼 선택신호(YI)에 응답하여 정/부 로컬 입출력 라인(LIO, LIOb)에 인가된다. 여기서, 정 로컬 입출력 라인(LIO)과 부 로컬 입출력 라인(LIOb)은 컬럼 선택신호(YI)가 활성화되기 이전에 프리차지 전압을 유지하고 있으며, 컬럼 선택신호(YI)가 활성화되면 어드레스 정보(ADD)에 대응하는 데이터에 따라 전압레벨 차이가 발생하고, 컬럼 선택신호(YI)가 비활성화되면 다시 프리차지 전압을 유지한다.
도면에서 알 수 있듯이, 메인 스트로브 신호(STB_MN)의 펄스 폭이 0.5tCK 정도 확장된 것을 알 수 있다. 이렇게 확장된 메인 스트로브 신호(STB_MN)는 동작 특성을 상승시키며 동작 오류를 예방하는 것이 가능하다. 이어서, 메인 스트로브 신호(STB_MN)를 바탕으로 생성되는 컬럼 선택신호(YI) 역시 그 펄스 폭이 확장됨으로써, 정/부 로컬 입출력라인(LIO, /LIOb)에 충분한 전압 레벨 차이가 발생할 수 있는 시간을 보장받을 수 있다. 또한, 메인 스트로브 신호(STB_MN)가 확장되더라도 어드레스 정보(ADD)와 동작 마진이 충분하기 때문에 반도체 메모리 소자의 보다 안정적인 동작을 보장받을 수 있다.
도 5는 본 발명에 따른 메인 스트로브 신호 생성 회로를 설명하기 위한 회로 도이다.
도 5를 참조하면, 메인 스트로브 신호 생성 회로는 기준 스트로브 신호 생성부(510)와, 메인 스트로브 신호 생성부(530)를 구비할 수 있다.
기준 스트로브 신호 생성부(510)는 컬럼 커맨드에 응답하여 외부클럭신호의 한 주기(1tCK)에 대응하는 펄스 폭을 가지는 신호(CASP6)와, 뱅크 주소를 프리 디코딩(pre-decording)한 뱅크정보신호(BA01, BA23)에 응답하여 기준 펄스 폭(1tCK)을 가지는 기준 스트로브 신호(STB_REF)를 생성할 수 있다. 여기서, 'BA01' 뱅크정보신호는 제0 뱅크에 대응하는 주소와 제1 뱅크에 대응하는 주소를 프리 디코딩한 신호이고 'BA23' 뱅크정보신호는 제2 뱅크에 대응하는 주소와 제3 뱅크에 대응하는 주소를 프리 디코딩한 신호로서, 뱅크정보신호(BA01, BA23)를 이용하여 특정 뱅크의 선택 동작이 가능하다.
메인 스트로브 신호 생성부(530)는 뱅크 그룹핑 모드에서 활성화되는 뱅크그룹핑신호(BG)에 응답하여 기준 스트로브 신호(STB_REF)의 기준 펄스 폭(1tCK)을 조절하여 메인 스트로브 신호(STB_MN)를 생성하기 위한 것으로, 메인 스트로브 신호(STB_MN)는 예컨대, 기준 펄스 폭(1tCK) 또는 확장된 펄스 폭(1.5tCK)을 가질 수 있다. 여기서, 메인 스트로브 신호 생성부(530)는 입력부(532)와, 래칭부(534), 및 출력부(536)를 구비할 수 있다.
입력부(532)는 뱅크그룹핑신호(BG)와 기준클럭신호(CLK_REF)를 입력받아 기준클럭신호(CLK_REF)에 대응하는 신호 또는 예정된 논리 레벨을 가지는 신호를 출력하기 위한 것으로, 뱅크 그룹핑 모드에서 논리'하이'가 되는 뱅크그룹핑신호(BG) 에 응답하여 기준클럭신호(CLK_REF)에 대응하는 신호를 출력할 수 있고, 노말 모드에서 논리'로우'가 되는 뱅크그룹핑신호(BG)에 응답하여 논리'로우'의 신호를 출력할 수 있다. 여기서, 기준클럭신호(CLK_REF)는 내부 지연 회로를 통해 외부클럭신호의 타이밍을 튜닝(tuning)한 클럭이다. 여기서, 뱅크그룹핑신호(BG)는 모드 레지스터 셋(mode register set)에서 제공되는 신호일 수 있다.
래칭부(534)는 기준 스트로브 신호(STB_REF)를 제1 입력단으로 입력받고 입력부(532)의 출력신호를 제2 입력단으로 입력받아, 기준 펄스 폭 또는 확장된 펄스 폭을 가지는 신호를 출력하기 위한 것으로, 논리'로우'의 뱅크그룹핑신호(BG)에 응답하여 기준 스트로브 신호(STB_REF)에 대응하는 신호를 출력하고, 논리'하이'의 뱅크그룹핑신호(BG)에 응답하여 확장된 펄스 폭을 가지는 신호를 출력한다.
출력부(536)는 래칭부(534)의 출력신호를 반전하여 메인 스트로브 신호(STB_MN)를 생성하기 위한 것으로, 메인 스트로브 신호(STB_MN)는 래칭부(536)의 출력신호에 대응된다.
도 6은 도 5의 메인 스트로브 신호 생성 회로의 동작을 설명하기 위한 파형도로서, 뱅크 그룹핑 모드에서의 파형도이다.
도 6을 참조하면, 뱅크정보신호(BA01, BA23)에 의해 해당하는 뱅크가 설정되고, 컬럼 어드레스 스트로브 신호에 응답하여 논리'하이' 펄스 폭을 가지는 신호(CASP6)가 활성화되면 기준 스트로브 신호(STB_REF)도 논리'로우'로 활성화된다. 메인 스트로브 신호(STB_MN)는 기준 스트로브 신호(STB_REF)에 응답하여 논리'로우'로 천이하고, 이후 기준클럭신호(CLK_REF)의 폴링 에지(falling edge)에 응답 하여 논리'하이'로 천이하게 된다. 다시 말하면, 메인 스트로브 신호(STB_MN)는 기준 스트로브 신호(STB_REF)에 응답하여 활성화되고, 기준클럭신호(CLK_REF)에 응답하여 비활성화된다. 즉, 메인 스트로브 신호(STB_MN)는 기준 스트로브 신호(STB_REF)보다 0.5tCK 정도 긴 펄스 폭을 가질 수 있다. 참고로, 도면에 도시되지 않았지만 노말 모드에서는 기준 펄스 폭을 가지는 기준 스트로브 신호(STB_REF)에 대응하여 메인 스트로브 신호(STB_MN)가 출력된다. 결국, 뱅크 그룹핑 모드에서 메인 스트로브 신호(STB_MN)의 활성화 구간은 노말 모드에서 메인 스트로브 신호(STB_MN)의 활성화 구간보다 길게 된다.
한편, 본 발명에 따르면 메인 스트로브 신호(STB_MN)의 펄스 폭을 확장하는데 있어서 도 5에서는 기준클럭신호(CLK_REF)를 기준으로 사용하였다. 하지만 본 발명에 따르면, 뱅크그룹핑신호(BG)에 응답하여 기준 스트로브 신호(STB_REF)의 비활성화 시점을 예정된 시간만큼 지연하여 메인 스트로브 신호(STB_MN)로서 출력하는 지연회로를 구비할 수 있다. 기준클럭신호(CLK_REF)를 기준으로 메인 스트로브 신호(STB_MN)의 펄스 폭을 확장하는 경우도 마찬가지지만 예정된 시간만큼 지연시켜 메인 스트로브 신호(STB_MN)의 펄스 폭을 확장하는 경우 펄스 폭이 과도하게 넓어지지 않게 유의하여야 한다.
전술한 바와 같이, 활성화 구간이 확장된 메인 스트로브 신호(STB_MN)는 가고자 하는 목적지 까지 충분히 풀 스윙이 가능하여 회로의 전반적인 동작 특성을 상승시켜 주며, 신호가 사라지는 오류를 예방해 줄 수 있다. 또한, 이를 바탕으로 생성하는 컬럼 선택신호, 쓰기 드라이버 인에이블 신호, 및 입출력 감지증폭 인에 이블 신호등의 활성화 구간 역시 확장시키게 되며, 특히, 컬럼 선택신호의 경우 데이터 정보와의 동작 마진을 확보하는 것이 가능하다. 이것은 정/부 로컬 입출력라인(LIO, /LIOb)에 충분한 전압 레벨 차이가 발생할 수 있는 시간을 보장할 수 있음을 의미하며, 데이터 정보가 정/부 로컬 입출력 라인에 인가되는데 있어서 최적의 상태를 보장받는 것이 가능하다.
한편, 메인 스트로브 신호(STB_MN)에 대응하여 컬럼 선택신호, 쓰기 드라이버 인에이블 신호, 입출력 감지증폭 인에이블 신호를 생성하는 제어신호 생성부의 기술적 구현은 본 발명에 속하는 기술분야에서 종사하는 자에게 자명하므로, 구체적인 설명은 생략하기로 한다. 다만, 각각의 회로들은 본 발명에 따른 메인 스트로브 신호(STB_MN)를 소오스로 하여 보다 안정적인 컬럼 계열 제어신호를 생성할 수 있으며, 이에 따라 각 제어신호의 안정적인 동작 마진을 확보하는 것이 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
또한, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
도 1은 일반적인 반도체 메모리 소자의 동작 파형을 설명하기 위한 파형도.
도 2는 일반적인 뱅크 그룹핑 모드시 그룹핑되는 뱅크를 설명하기 위한 도면.
도 3a와 도 3b는 스펙에 따른 뱅크 그룹핑 모드시의 뱅크 액세스 순서를 설명하기 위한 도면.
도 4는 본 발명에 따른 반도체 메모리 소자의 동작 파형을 설명하기 위한 파형도.
도 5는 본 발명에 따른 메인 스트로브 신호 생성 회로를 설명하기 위한 회로도.
도 6은 도 5의 메인 스트로브 신호 생성 회로의 동작을 설명하기 위한 파형도.
* 도면의 주요 부분에 대한 부호의 설명
510 : 기준 스트로브 신호 생성부
530 : 메인 스트로브 신호 생성부

Claims (14)

  1. 뱅크정보신호 및 컬럼커맨드신호에 응답하여 기준 펄스 폭을 가지는 기준 스트로브 신호를 생성하기 위한 기준 스트로브 신호 생성수단과,
    논리적으로 그룹핑된 다수의 뱅크 간에 연속적으로 컬럼 액세스가 이루어지는 뱅크 그룹핑모드에서 활성화되는 뱅크그룹핑신호와 상기 기준 스트로브 신호에 따라 상기 기준 펄스 폭을 조절하여 메인 스트로브 신호를 생성하기 위한 메인 스트로브 신호 생성수단
    을 구비하는 반도체 메모리 소자.
  2. 제1항에 있어서,
    상기 메인 스트로브 신호는 상기 기준 펄스 폭 또는 확장된 펄스 폭을 갖는 것을 특징으로 하는 반도체 메모리 소자.
  3. 제1항에 있어서,
    상기 메인 스트로브 신호는 상기 기준 스트로브 신호에 응답하여 활성화되고, 기준클럭신호에 응답하여 비활성화되는 것을 특징으로 하는 반도체 메모리 소자.
  4. 제3항에 있어서,
    상기 메인 스트로브 신호 생성수단은,
    상기 뱅크그룹핑신호와 상기 기준클럭신호를 입력받는 입력부와,
    상기 기준 스트로브 신호를 제1 입력단으로 입력받고 상기 입력부의 출력신호를 제2 입력단으로 입력받아 상기 메인 스트로브 신호를 출력하는 래칭부를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  5. 제4항에 있어서,
    상기 입력부는 뱅크그룹핑신호에 응답하여 상기 기준클럭신호에 대응하는 신호 또는 예정된 논리 레벨을 가지는 신호를 출력하는 것을 특징으로 하는 반도체 메모리 소자.
  6. 제1항에 있어서,
    상기 메인 스트로브 신호 생성수단은 상기 뱅크그룹핑신호에 응답하여 상기 기준 스트로브 신호를 상기 메인 스트로브 신호로서 출력하거나, 상기 기준 스트로브 신호의 비활성화 시점을 예정된 시간만큼 지연하여 상기 메인 스트로브 신호로서 출력하는 것을 특징으로 하는 반도체 메모리 소자.
  7. 제1항에 있어서,
    상기 뱅크그룹핑신호는 모드 레지스터 셋(mode register set)에서 제공되는 것을 특징으로 하는 반도체 메모리 소자.
  8. 제1항에 있어서,
    상기 메인 스트로브 신호에 응답하여 컬럼 액세스에 관련된 회로를 제어하기 위한 제어신호를 생성하는 제어신호 생성수단을 더 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  9. 논리적으로 그룹핑된 다수의 뱅크 간에 연속적인 컬럼 액세스가 이루어지는 뱅크 그룹핑모드에서 상기 뱅크 그룹핑모드에 대응하는 어드레스가 인가되는 단계;
    상기 뱅크그룹핑모드에 응답하여 기준 펄스 폭 또는 확장된 펄스 폭을 가지는 메인 스트로브 신호를 생성하는 단계; 및
    상기 메인 스트로브 신호에 응답하여 상기 어드레스에 대응하는 데이터 정보를 독출하는 단계
    를 포함하는 반도체 메모리 소자의 구동 방법.
  10. 제9항에 있어서,
    상기 메인 스트로브 신호를 생성하는 단계는,
    뱅크정보신호 및 컬럼커맨드신호에 응답하여 상기 기준 펄스 폭을 가지는 기준 스트로브 신호를 생성하는 단계와,
    상기 뱅크그룹핑모드에 응답하여 상기 기준 펄스 폭을 확장한 상기 메인 스트로브 신호를 출력하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 구동 방법.
  11. 제10항에 있어서,
    상기 메인 스트로브 신호는 상기 기준 스트로브 신호에 응답하여 활성화되고, 기준클럭신호에 응답하여 비활성화되는 것을 특징으로 하는 반도체 메모리 소자의 구동 방법.
  12. 제10항에 있어서,
    상기 메인 스트로브 신호를 출력하는 단계는,
    상기 뱅크그룹핑모드에 대응하는 뱅크그룹핑신호에 응답하여 상기 기준 펄스 폭에 대응하는 신호를 출력하는 단계와,
    상기 뱅크그룹핑신호에 응답하여 확장된 펄스 폭에 대응하는 신호를 출력하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 구동 방법.
  13. 제10항에 있어서,
    상기 메인 스트로브 신호는 상기 기준 스트로브 신호의 비활성화 시점에서 예정된 시간 이후 비활성화되는 것을 특징으로 반도체 메모리 소자의 구동 방법.
  14. 제9항에 있어서,
    상기 메인 스트로브 신호에 응답하여 컬럼 액세스 동작에 관련된 제어신호를 생성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 소자의 구동 방법.
KR1020080052776A 2008-06-04 2008-06-04 반도체 메모리 소자와 그의 구동 방법 KR100968418B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080052776A KR100968418B1 (ko) 2008-06-04 2008-06-04 반도체 메모리 소자와 그의 구동 방법
US12/327,404 US7885127B2 (en) 2008-06-04 2008-12-03 Semiconductor memory device and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080052776A KR100968418B1 (ko) 2008-06-04 2008-06-04 반도체 메모리 소자와 그의 구동 방법

Publications (2)

Publication Number Publication Date
KR20090126611A KR20090126611A (ko) 2009-12-09
KR100968418B1 true KR100968418B1 (ko) 2010-07-07

Family

ID=41400194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080052776A KR100968418B1 (ko) 2008-06-04 2008-06-04 반도체 메모리 소자와 그의 구동 방법

Country Status (2)

Country Link
US (1) US7885127B2 (ko)
KR (1) KR100968418B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8649238B2 (en) * 2010-04-02 2014-02-11 Samsung Electronics Co., Ltd. Semiconductor memory device and method of controlling the same
KR101161744B1 (ko) 2010-07-07 2012-07-02 에스케이하이닉스 주식회사 반도체 메모리 장치
US9396771B2 (en) 2012-05-07 2016-07-19 Samsung Electronics Co., Ltd. Memory device for performing multi-core access to bank groups
KR102007364B1 (ko) 2012-08-28 2019-08-05 에스케이하이닉스 주식회사 반도체 메모리 장치
US10388362B1 (en) 2018-05-08 2019-08-20 Micron Technology, Inc. Half-width, double pumped data path

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040060168A (ko) * 2002-12-30 2004-07-06 주식회사 하이닉스반도체 어드레스 카운터 스트로브 테스트 모드 장치
KR20070056446A (ko) * 2005-11-29 2007-06-04 주식회사 하이닉스반도체 스트로브 신호 발생 장치
KR20070119378A (ko) * 2006-06-15 2007-12-20 주식회사 하이닉스반도체 조절 가능한 프리앰블 값에 기초하여 데이터 스트로브신호를 발생하는 데이터 스트로브 신호 발생기 및 이를포함하는 반도체 메모리 장치
KR20080037931A (ko) * 2006-10-27 2008-05-02 주식회사 하이닉스반도체 반도체 소자의 컬럼경로 제어신호 생성회로 및 컬럼경로제어신호 생성방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6873734B1 (en) * 1994-09-21 2005-03-29 Ricoh Company Ltd Method and apparatus for compression using reversible wavelet transforms and an embedded codestream
KR100306881B1 (ko) 1998-04-02 2001-10-29 박종섭 동기 반도체 메모리를 위한 인터페이스
KR100533965B1 (ko) 2003-04-30 2005-12-07 주식회사 하이닉스반도체 Ｄｑｓ 신호의 리플현상으로 인하여 오동작을 방지할 수있는 동기식 메모리 장치
KR100499417B1 (ko) 2003-07-15 2005-07-05 주식회사 하이닉스반도체 디디알 에스디램에서의 링잉 현상 방지 방법 및 그 장치
US7019553B2 (en) * 2003-12-01 2006-03-28 Micron Technology, Inc. Method and circuit for off chip driver control, and memory device using same
KR100554845B1 (ko) 2003-12-15 2006-03-03 주식회사 하이닉스반도체 반도체 메모리 소자의 ｄｑｓ 신호 생성 회로 및 그 생성 방법
DE102004021694B4 (de) 2004-04-30 2010-03-11 Qimonda Ag Verfahren und Schaltungsanordnung zum Steuern eines Schreibzugriffs auf einen Halbleiterspeicher
KR100712546B1 (ko) * 2006-01-12 2007-05-02 삼성전자주식회사 동기식 반도체 메모리 장치의 기입 데이터 마스크 신호발생 회로 및 기입 데이터 마스크 신호 발생 방법
KR100813554B1 (ko) * 2007-01-10 2008-03-17 주식회사 하이닉스반도체 데이터 출력 스트로브 신호 생성 회로 및 이를 포함하는반도체 메모리 장치
US7652932B2 (en) * 2007-07-19 2010-01-26 Mosaid Technologies Incorporated Memory system having incorrupted strobe signals
KR100942970B1 (ko) * 2008-06-24 2010-02-17 주식회사 하이닉스반도체 반도체 메모리 소자와 그의 구동 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040060168A (ko) * 2002-12-30 2004-07-06 주식회사 하이닉스반도체 어드레스 카운터 스트로브 테스트 모드 장치
KR20070056446A (ko) * 2005-11-29 2007-06-04 주식회사 하이닉스반도체 스트로브 신호 발생 장치
KR20070119378A (ko) * 2006-06-15 2007-12-20 주식회사 하이닉스반도체 조절 가능한 프리앰블 값에 기초하여 데이터 스트로브신호를 발생하는 데이터 스트로브 신호 발생기 및 이를포함하는 반도체 메모리 장치
KR20080037931A (ko) * 2006-10-27 2008-05-02 주식회사 하이닉스반도체 반도체 소자의 컬럼경로 제어신호 생성회로 및 컬럼경로제어신호 생성방법

Also Published As

Publication number Publication date
US7885127B2 (en) 2011-02-08
US20090303808A1 (en) 2009-12-10
KR20090126611A (ko) 2009-12-09

Similar Documents

Publication Publication Date Title
US6847582B2 (en) Low skew clock input buffer and method
US7042799B2 (en) Write circuit of double data rate synchronous DRAM
US9077350B2 (en) Delay-locked loop circuit and method of controlling the same
US8134877B2 (en) Semiconductor device having delay control circuit
US7466623B2 (en) Pseudo SRAM capable of operating in continuous burst mode and method of controlling burst mode operation thereof
KR100274602B1 (ko) 동기형 메모리 장치
KR100638747B1 (ko) 반도체 기억 소자의 클럭 생성 장치 및 방법
KR20030002131A (ko) 레지스터 제어 지연고정루프 및 그를 구비한 반도체 소자
US20070076493A1 (en) Circuit for generating data strobe signal of semiconductor memory device
KR101161744B1 (ko) 반도체 메모리 장치
KR100968418B1 (ko) 반도체 메모리 소자와 그의 구동 방법
KR20000077249A (ko) 반도체 기억 장치
JP3689229B2 (ja) 半導体メモリ装置のカラム選択ラインイネーブル回路
JP4323009B2 (ja) 半導体装置
US8081538B2 (en) Semiconductor memory device and driving method thereof
US6552953B2 (en) High speed signal path and method
US7978537B2 (en) Semiconductor memory device and driving method thereof
US7263008B2 (en) Semiconductor memory device for securing a stable operation at a high speed operation
US10783980B2 (en) Methods for parity error synchronization and memory devices and systems employing the same
US8149636B2 (en) Semiconductor memory device with pulse width determination
KR101782921B1 (ko) 반도체 메모리 장치 및 그의 동작 방법
US20230143405A1 (en) Pseudo-static random access memory
KR20110045394A (ko) 반도체 메모리 장치 및 그 구동 방법
JPH11185471A (ja) 内部クロック信号生成回路
KR100950578B1 (ko) 반도체 메모리 소자와 그의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee