KR20010060293A - 고분자 광도파로의 제조 방법 - Google Patents

고분자 광도파로의 제조 방법 Download PDF

Info

Publication number
KR20010060293A
KR20010060293A KR1020000066733A KR20000066733A KR20010060293A KR 20010060293 A KR20010060293 A KR 20010060293A KR 1020000066733 A KR1020000066733 A KR 1020000066733A KR 20000066733 A KR20000066733 A KR 20000066733A KR 20010060293 A KR20010060293 A KR 20010060293A
Authority
KR
South Korea
Prior art keywords
polymer
optical waveguide
layer
disc
mold
Prior art date
Application number
KR1020000066733A
Other languages
English (en)
Other versions
KR100362829B1 (ko
Inventor
시오다쓰요시
Original Assignee
나까니시 히로유끼
미쓰이 가가쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나까니시 히로유끼, 미쓰이 가가쿠 가부시키가이샤 filed Critical 나까니시 히로유끼
Publication of KR20010060293A publication Critical patent/KR20010060293A/ko
Application granted granted Critical
Publication of KR100362829B1 publication Critical patent/KR100362829B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/138—Integrated optical circuits characterised by the manufacturing method by using polymerisation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29D—PRODUCING PARTICULAR ARTICLES FROM PLASTICS OR FROM SUBSTANCES IN A PLASTIC STATE
    • B29D11/00—Producing optical elements, e.g. lenses or prisms
    • B29D11/00663—Production of light guides
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12176—Etching

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ophthalmology & Optometry (AREA)
  • Mechanical Engineering (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

본 발명은 광도파로의 코어부로 되는 요철(凹凸) 형상이 형성되어 있는 금형 위에, 용융 상태 또는 용액 상태의 고분자를 도포하고, 상기 고분자를 자외선 혹은 열로 경화시킨 후, 액체에 침지하여, 금형을 박리함으로서 얻어진 요철이 전사된 고분자 수지를 하부 클래드로 한다.
따라서, 경화된 고분자는 금형으로부터 쉽게 박리할 수 있어, 다양한 막 두께를 갖는 고분자 광도파로를 양산할 수 있다.

Description

고분자 광도파로의 제조 방법{METHOD FOR MANUFACTURING POLYMER OPTICAL WAVEGUIDE}
본 발명은 고분자 광도파로의 제조 방법에 관한 것으로, 특히 광 집적회로, 광 상호접속, 혹은 광 결합기 등의 광학 부품을 제조하는 방법에 관한 것이다.
광 부품, 또는 광 섬유의 기재로서는, 광전송 손실이 작고, 전송 대역이 넓은 특징을 갖는 석영 글라스나 다성분 글라스 등의 무기계 재료가 널리 사용되고 있다. 또한, 최근에는 고분자계의 재료가 개발되어, 무기계 재료에 비해서 가공성이나 가격의 면에서 우수하여 광도파로용 재료로서 주목받고 있다. 예를 들면, 폴리메틸메타크릴레이트(PMMA), 또는, 폴리스티렌과 같은 투명성이 뛰어난 고분자로 코어(core)를 형성하고, 그 코어 재료보다도 굴절율의 낮은 고분자로 클래드(cladding)을 형성한, 코어 클래드 구조를 갖는 평판형 광도파로가 제안되어 있다(특개평 3-l88402호).
한편, 이들에 대해서 Matsuura 등에 의해 내열성이 높은 투명성 고분자인 폴리이미드를 사용한 저손실의 평판형 광도파로가 실현되어 있다(특개평4-9807(1992)).
그러나, 이들 방법은, 클래드 층의 표면에 코어 구조를 형성할 때에, 각 플레이트마다 포토레지스터를 사용한 코어 패턴의 형성과 이어서 반응성 이온 에칭(etching) 등에 의한 요철 가공을 필요로 하여, 양산성이나 가격저하 측면에서 문제가 있었다. 따라서, 도파로의 코어 패턴에 대응한 표면을 요철 가공한 금형을 이용하여 사출 성형함으로서, 광도파로의 양산성을 향상시키려는 시도가 행해졌다. 이 사출 성형에서는, 글라스 전이 온도가 낮은 재료만을 사용할 수 있다.
본 발명의 목적은 저손실로 높은 신뢰성을 갖는 고분자 광도파로를 염가로 간편하게 양산하기 위해서 코어 형상 복제용 금형을 사용한 광도파로 제조 방법을 제공하는 것이다. 이를 위하여, 다양한 두께의 고분자 막을 이물질이 남지않도록 금형으로부터 완전히 박리하는 것이 과제이다.
도1은 본 발명의 제 1 실시형태에서 금형을 제조하는 공정의 일례를 나타내는 공정도.
도2a 및 도2b는 본 발명의 제 1 실시형태에서 금형을 사용하여 광도파로를 제조하는 공정의 일례를 나타내는 공정도.
도3은 본 발명의 제 2 실시형태에서 금형을 제조하는 공정의 일례를 나타내는 공정도.
도4는 본 발명의 제 2 실시형태에서 금형을 사용하여 광도파로를 제조하는 공정의 일례를 나타내는 공정도.
도 5는 본 발명의 제 3 실시형태에서 금형를 제조하는 공정의 일례를 나타내는 공정도.
도6은 본 발명의 제 3 실시형태에서 금형을 사용하여 광eh파로를 제조하는 공정의 일례를 나타내는 공정도.
본 발명은, 제 l 고분자로 되는 클래드 층과,
제 1 고분자의 클래드층 표면에 마련된 요(凹)부에 형성되는, 제 2 고분자로 되는 코어부를 적어도 갖는 고분자 광도파로의 제조 방법에 있어서,
코어부를 형성하기 위한 단면 철(凸)형상을 갖는 원판(molding plate) 위에, 용융 상태 또는 용액 상태의 제 l의 고분자를 도포하고, 상기 제 1 고분자를 자외선 또는 열로 경화시킨 뒤, 상기 제 1 고분자를 원판으로부터 박리시킴으로서 표면에 전사된 요(凹)부를 갖는 상기 클래드 층을 얻는 공정을 포함하는 고분자 광도파로의 제조 방법을 제공한다.
본 발명을 의하면, (1) 사출 성형에서는 사용하기 곤란한 고내열성 재료를 사용할 수 있기 때문에, 얻어진 광도파로 기판에 전자 부품 등을 탑재할 때의 땜납 내열성을 얻을 수 있다. (2) 제 1 고분자를 낮은 점도로 전사할 수 있으므로, 전사율이 약 100%인 고성능 전사를 할 수 있다. (3) 광도파로 기판을 필름상으로 성형할 수 있다. (4) 높은 종횡비(aspect ratio)비로 성형이 가능하du 코어의 높이가 50㎛ 정도인 멀티모드 광도파로를 쉽게 제조할 수 있다.
또한, 종래의 사출 성형에서는 금형 내의 온도를 균일화하기 위하여 온도 제어에 대한 검토가 필요했지만, 본 발명에서는 수지를 경화시키기 위한 가열이나 광조사를 균일화하기가 쉽다.
또한 본 발명은, 제 l의 고분자로 되는 클래드 층과, 제 1 고분자의 표면에 마련된 요(凹)부에 형성되는, 제 2 고분자로 되는 코어부를 적어도 갖는 고분자 광도파로의 제조 방법에 있어서,
코어부를 형성하기 위한 단면 요(凹)형상을 갖는 원판 위에, 용융 상태 또는 용액 상태의 제 2 고분자를 도포하고, 상기 제 2 고분자를 자외선 혹은 열로 경화시킨 뒤, 그 위에 용융 상태 또는 용액 상태의 상기 제 1 고분자를 도포하고, 경화한 후, 상기 제 1 또는 제 2 고분자를 원판으로부터 박리시킴으로서 표면에 전사된 요(凹)부를 갖는 상기 클래드 층을 얻는 공정을 포함하는 고분자 광도파로의 제조 방법을 제공한다.
본 발명을 의하면, (1) 사출 성형에서는 사용하기 곤란한 고내열성 재료를 사용할 수 있기 때문에, 얻어진 광도파로 기판에 전자 부품 등을 탑재할 때의 땜납 내열성을 얻을 수 있다. (2) 제 1 고분자를 낮은 점도로 전사할 수 있으므로, 전사율이 약 100%인 고성능 전사를 할 수 있다. (3) 광도파로 기판을 필름상으로 성형할 수 있다. (4) 높은 종횡비(aspect ratio)비로 성형이 가능하여 코어의 높이가 50㎛ 정도인 멀티모드 광도파로를 쉽게 제조할 수 있다.
또한, 종래 사출 성형에서는 금형 내의 온도를 균일화하기 위하여 온도 제어에 대한 검토가 필요했지만, 본 발명에서 수지를 경화시키기 위한 가열이나 광조사를 균일화하기가 쉽다.
본 발명에서, 상기 원판의 표면에, 고분자와 원판의 박리를 쉽게 하기 위한 희생층(sacrifice layer)을 형성한 뒤, 제 1 또는 제 2 고분자를 도포함이 바람직하다.
본 발명을 의하면, 희생층 막 두께를 조정함으로서, 금형의 코어 직경을 변경할 수 있다.
종래는 성형 후 고분자 수지를 금형로부터 쉽계 박리하기 위해서 고분자 수지에 이형제를 혼합했지만, 본 발명에 의하면 이형제를 혼합할 필요가 없으므로 고분자 수지의 광학 특성 등을 저하시키지 않고 용이하게 박리시킬 수 있다.
또한 본 발명에서, 원판으로부터 제 1 고분자 또는 제 2 고분자를 박리할 때에, 원판 및 고분자를 액체 또는 증기 분위기에 노출함이 바람직하다.
또한 본 발명에서, 희생층이 산화 실리콘 층이고, 에칭하여 제거함이 바람직하다.
또한 본 발명에서, 원판이 실리콘 웨이퍼이고, 희생층이 상기 실리콘 웨이퍼를 열 산화한 산화 실리콘인 것이 바람직하다.
또한 본 발명에서, 원판이 고분자 수지이고, 원판 및 고분자를 액체에 침지하여 박리함이 바람직하다.
또한 본 발명에서, 클래드층 및 코어부에, 제 3 고분자로 되는 제 2 클래드층을 형성함이 바람직하다.
상기와 같은 제조 방법에 의해, 원판으로부터 고분자를 쉽게 박리할 수 있어, 다양한 막 두께의 고분자 광도파로를 양산할 수 있다.
상하 클래드층이나 코어를 형성하기 위한 고분자로는, 질소 분위기 중에서 DSC(differential scanning calorimetry) 승온 속도 10℃/min에서 측정한 Tg(글라스 전이온도)가 150℃이상인 것이 바람직하고, 2OO℃ 이상인 것이 보다 바람직하다.
[바람직한 실시형태의 설명]
(제 1 실시형태)
이하, 본 발명의 제 1 실시형태를 도면을 참조하여 상세하게 설명한다. 광도파로의 코어부로 되는 요철 형상이 형성되어 있는 금형은, 실리콘, 글라스, 알루미늄, 스텐레스 스틸, 폴리이미드 등의 재료로 된 기판 표면에, 또는 그러한 재료로 된 기판 위로 고분자를 도포한 기판 표면에, 도금이나 플라즈마 에칭, 화학 에칭, 레이저 어브레이젼(laser abrasion) 등의 방법으로 광도파로의 코어부로 되는 요철 형상을 가공한 것이다.
상기 기판 위에, 기판으로부터 고분자를 박리하기 위한 희생층으로서 금속막이나 글라스, 고분자 등을 진공 증착법(vacuum deposition)이나 스퍼터법, 도금법, 기판의 열 산화 등으로 형성한다. 이와 같이 하여, 원하는 금형을 얻을 수 있다. 희생층을 제거하고, 금형을 박리하는 방법으로서는, 화학 에칭 등을 들 수 있다.
이하에서, 기판의 폴리이미드 막 표면을 요철 가공하고, 이 폴리이미드 막 표면에 금속막을 적층시키는 금형의 제조법을 도 1에 근거하여 설명한다.
기판(0) 표면에 폴리이미드의 전구체인 폴리아미드산 용액을 스핀 코팅 등의 방법으로 도포하고, 이것을 가열하여 이미드화 함으로서, 기판 위에 폴리이미드층(1)을 형성한다. 폴리아미드산 용액에 대한 용매로는 N-메틸-2-피롤리돈, N,N-디메틸아세트아미드, 메틸설폭사이드, 또는 디메틸포름아미드 등의 극성 유기용매를 사용한다. 다음, 상기 폴리이미드층(1) 위에 광회로 패턴을 형성하기 위해서 마스크층(2)을 형성한다. 마스크 재료로는 알루미늄, 티탄 등의 금속, 산화 실리콘, 스핀 온 글라스(SOG), 실리콘 함유 레지스트, 감광성 폴리이미드 등을 사용할 수 있다. 마스크 층(2)을 형성한 후, 포토레이스터 도포, 프리베이크(prebake), 노광, 현상, 및 애프터베이크를 행하여, 패턴닝된 레지스트층(3)을 얻는다. 다음에, 레지스트 층(3)에 의해 보호되어 있지 않은 마스크층 부분을 반응성 이온 에칭이나 에칭액 등을 사용하여 제거함으로서 원하는 도파로 패턴을 얻는다. 마스크층(2)으로서 실리콘 함유 레지스트나 감광성 폴리이미드를 사용한 경우는, 포토레이스트를 사용할 필요가 없다.
다음에, 반응성 이온 에칭으로 폴리이미드의 노출되어 있는 부분만을 소정의 깊이로 에칭한 뒤, 남은 마스크층(2)을 반응성 이온 에칭이나 박리액을 사용하여 제거한다. 그 위에 희생층(4)로서 알루미늄, 구리 등의 금속막을 진공 증착법이나 스퍼터법, 또는 도금법 등으로 형성한다. 이와 같이 하여, 원하는 금형(11)을 얻을 수 있다.
요철 가공한 기판 위에 희생층으로 실리카 글라스층을 사용하는 경우에는, 요철 가공한 기판 위에 스퍼터법 등으로 1Onm 두께의 실리카 글라스층을 형성한다. 이와 같이 하여, 원하는 금형을 얻을 수 있다.
표면을 요철 가공한 실리콘 웨이퍼 위에, 열 산화에 의해 산화 실리콘가 희생층으로 형성되는 경우에는, 반도체 LSI 기술로서 완전히 개발되어 있는 플라즈마 에칭기술이나 화학 에칭기술을 사용하여 실리콘 웨이퍼 위에, 코어 패턴에 대응하는 요철을 형성한다. 그 실리콘 웨이퍼를 열 산화시킴으로서, 산화 실리콘를 형성한다. 이와 같이 하여, 원하는 고분자 광도파로 제조용 금형을 제조할 수 있다.
이 경우, 실리콘 웨이퍼를 열 산화시킴으로서 반복하여 고분자 광도파로 제조용 금형을 제조할 수 있다. 실리카 글라스층 두께는 1Onm이하로 작기 때문에, 형성할 수 있는 하부 클래드의 홈의 폭 및 깊이는 10매 제조할 때도 원하는 폭 ±50nm내로 유지할 수 있다.
다음에, 이와 같이 하여 얻어진 고분자 광도파로 제조용 금형을 사용한, 광도파로 제조 방법에 대해서 설명한다. 여기에서는, 폴리이미드의 전구체로서 폴리아미드산 용액을 사용한 폴리이미드 광도파로의 제조를 예에 들어 설명하지만, 광도파로의 재료로서 폴리아미드산 용액 이외의 광학용 재료의 수지 용액 등을 사용하여 제조할 수도 있다.
도2a와 도2b에 금형을 사용하여 광도파로를 제조하는 공정의 일례를 공정도로 나타낸다. 도2a의 부호 11은 금형, 12는 하부 클래드층, 13은 코어층, 14는 상부 클래드층, 도2b의 부호 11은 금형, 4는 희생층을 나타낸다. 먼저, 얻어진 고분자 광도파로 금형(11) 위에 제 1 폴리아미드산 용액을 스핀 코팅 등의 방법으로 도포하고, 이것을 가열하여 이미드화 함으로서, 금형(11) 위에 폴리이미드의 하부 클래드층(12)를 형성한다. 다음에, 희생층 만을 에칭하는 용액에 침지하여 희생층(4)를 에칭함으로서, 금형으로부터 하부 클래드층을 박리한다. 다음에, 금형과의 접촉했던 면을 위로 하여, 이 위에 코어층(13)으로 되는 폴리이미드 전구체인 제 2 폴리아미드산 용액을 스핀 코팅 등의 방법으로 도포하고, 상기 도포된 용액을 가열하여 이미드화 함으로서, 하부 클래드층 위에 폴리이미드의 코어층을 형성한다. 다음에 반응성 이온 에칭 등의 방법으로 하부 클래드층 위에 형성된 여분의 코어층을 제거한다. 마지막으로, 상부 클래드층(14)으로 되는 폴리이미드의 전구체인 제 1 폴리아미드산 용액을 스핀 코팅 등의 방법으로 도포하고, 도포된 용액을 가열 이미드화한다. 이와 같이 하여 고분자 광도파로 제조용 금형을 사용하여 매입형 고분자 광도파로를 제조할 수 있다.
이어서, 몇몇 실시예를 사용하여 본 발명의 제 1 실시형태를 더욱 상세하게 설명한다. 또한, 분자 구조가 다른 다양한 고분자 용액을 사용함으로서 수에 제한없이 본 발명의 고분자 광도파로를 얻을 수 있음이 명백해 진다. 본 발명이 이들 실시예에 한정되는 것은 아니다.
실시예 1
4인치 실리콘 기판에, 2,2-비스(3,4-다카복시페닐)헥사플루오로프로판 2무수물(6FDA)과 2,2-비스(트리플루오로메틸)-4,4'-디아미노비페닐(TFDB)의 폴리아미드산의 N,N-디메틸아세트아미드(DMAc) 15wt% 용액을 가열한 후, 막 두께가 30㎛로 되도록 스핀 코팅법으로 도포하였다. 이것을 70℃에서 2시간, 160℃에서 1시간, 250℃에서 30분, 350℃에서 1시간 열처리를 하여 폴리이미드 막을 형성하였다. 상기 폴리이미드 막 위에 막 두께 1.5㎛의 실리콘 함유 레지스트층을 도포한 뒤 약 90℃로 프리베이크(pre-bake)를 행하였다. 다음에, 선 폭 6㎛, 길이 l0cm의 직선상 광도파로 패턴이 100㎛ 간격으로 40본 그려진 포토마스크를 사용하여 밀착 노광한 뒤, 현상액를 사용하여 노광된 부분의 포토레지스터를 현상하여 제거하였다. 그 후, 90℃로 포스트베이크를 행하였다. 이 패턴화된 레지스트층을 마스크로 하여 폴리이미드 막을 산소 반응성 이온 에칭으로 막 표면에서 6㎛의 깊이까지 에칭하였다. 다음에, 폴리이미드 위층에 남아있는 레지스트 층을 박리액으로 제거하였다. 이 위에 희생층으로서 두께 50nm의 알루미늄 막을 진공 증착하였다. 상기 표면의 요철을 SEM으로 관찰하여 리지(ridge)의 높이와 폭이 각각 6㎛, 6㎛임을 확인하여, 원하는 형상의 금형을 제조할 수 있었다.
다음에, 6FDA와 TFDB의 폴리아미드산의 15wt% DMAc 용액을 금형 위에, 가열 후 막두께가 0.lmm 되도록 스핀 코팅하였다. 그 후, 금형마다 10% 염산 수용액에 침지함으로서 알루미늄을 에칭하고, 폴리이미드 막을 금형으로부터 박리하여 하부 클래드 층을 형성하였다. 이 폴리이미드 막의 Tg는 10℃/min로 질소 분위기 중에서, DSC로 측정한 결과 335℃이었다. 다음에, 금형과의 접촉면했던 면을 위로 하여, 이 위에 코어층으로 되는 6FDA와 4,4'-옥시디아닐린(ODA)의 폴리아미드산 약 15wt% DMAc용액을 스핀 코팅 등의 방법으로 도포하고, 이것을 가열하여 이미드화 함으로서, 하부 클래드층 위에 폴리이미드의 코어 층을 형성하였다. 다음에, 반응성 이온 에칭에 의해 하부 클래드층 위에 형성된 여분의 코어층을 제거하였다. 마지막으로, 상부 클래드층으로 되는 6FDA와 TFDB의 폴리아미드산의 l5wt% DMAc 용액을 스핀 코팅 등의 방법으로 도포하고, 이것을 가열하여 이미드화해서 상부 클래드 층이 형성된다. 이와 같이 하부 클래드층 두께가 O.1mm인 매입형 광도파로를 제조할 수 있었다.
실시예 2
4 인치의 실리콘 기판에 2,2-비스(3,4-디카복시페닐)헥사플루오로프로판 2무수물(6FDA)과 2,2-비스(트리플루오로메틸)-4,4'-티아미노비페닐(TFDB)의 폴리아미드산의 N,N-디메틸아세트아미드(DMAc) 15wt% 용액을 가열한 뒤, 막 두께가 30㎛로 되도록 스핀 코팅법으로 도포하였다. 이것을 70℃에서 2시간, 160℃에서 1시간, 250℃에서 30분, 350℃에서 1시간 열처리하여 폴리이미드 막을 형성하였다. 이 위에 막 두께 l.5㎛의 실리콘 함유 레지스트층을 도포한 뒤 약 90℃에서 프리베이크를 행하였다. 다음에 선 폭 6㎛, 길이 10cm의 직선상 광도파로 패턴이 100㎛ 간격으로 40본 그려진 포토마스크를 사용하여 밀착 노광한 뒤, 현상액를 사용해 노광 부분의 포토레지스터를 현상하여 제거하였다. 그 후, 90℃에서 포스트베이크(post-bake)를 행하였다. 이 패턴화된 레지스트 층을 마스크로 하여 폴리이미드 막을 산소 반응성 이온 에칭으로 막 표면에서 6㎛의 깊이까지 에칭하였다. 다음에 폴리이미드 위층에 남은 레지스트 층을 박리액로 제거하였다. 상기 폴리이미드층 위에 막 두께 0.1㎛의 알루미늄을 퇴적하였다. 상기 표면의 요철을 SEM으로 관찰하여 리지의 높이와 폭이 각각 6㎛, 6㎛ 임을 확인하여, 원하는 형상의 금형을 제조할 수 있었다.
다음에, 6FDA와 TFDB의 폴리아미드산의 15wt% DMAc 용액을 금형 위에, 가열 후, 막 두께가 0.7mm가 되도록 인쇄법으로 코팅하였다. 그 후, 금형마다 10% 염산 수용액에 침지함으로서 알루미늄을 에칭하고, 폴리이미드 막을 금형로부터 박리하여 하부 클래드층을 형성하였다. 다음에, 금형과의 접촉면했던 면을 위로 하여, 이 위에 코어층으로 되는 6FDA와 4,4'-옥시디아닐린(ODA)의 폴리아미드산 약 15wt% DMAc 용액을 스핀 코팅 등의 방법으로 도포하고 이것을 가열하여 이미드화 함으로서, 하부 클래드층 위에 폴리이미드의 코어층을 형성하였다. 다음에 반응성 이온 에칭에 의해 하부 클래드층 위에 형성된 여분의 코어층을 제거하였다. 마지막으로, 상부 클래드층으로 되는 6FDA와 TFDB의 폴리이미드산의 15wt% DMAc 용액을 스핀 코팅 등의 방법으로 도포하고, 이것을 가열 이미드화 하여 상부 클래드층을 형성하였다. 이와 같이 하부 클래드 막 두께가 0.7mm인 매입형 광도파로를 제조할 수있었다.
실시예 3
폭 6㎛, 높이 6㎛의 리지를 갖는 플라즈마 에칭에 의해 형성된 4인치 실리콘 웨이퍼를 열산화해서, 1Onm 두께의 산화 실리콘를 형성하여, 고분자 광도파로용 금형을 제조하였다. 다음에, 6FDA와 TFDB의 폴리아미드산의 15wt% DMAc 용액을 금형 위에, 가열 후 막 두께가 0.7mm가 되도록 인쇄법으로 코팅하였다. 그 후, 금형마다 2% 불산 수용액에 침지함으로서 산화 실리콘를 에칭하고, 폴리이미드 막을 금형으로부터 박리하여 하부 클래드층을 형성하였다. 다음에, 금형과의 접촉했던 면을 위로 하여, 이 위에 코어층으로 되는 6FDA와 4,4'-옥시디아닐린(ODA)의 폴리아미드산 약 l5wt% DMAc 용액을 스핀 코팅 등의 방법으로 도포하고 이것을 가열하여 이미드화 함으로서, 하부 클래드층 위에 폴리이미드의 코어층을 형성하였다. 다음에 반응성 이온 에칭에 의해 하부 클래드층 상에 형성된 여분의 코어층을 제거하였다.마지막으로, 상부 클래드층으로 되는 6FDA와 TFDB의 폴리아미드산의 15wt% DMAc 용액을 스핀 코팅 등의 방법으로 하부 클래드층 위에 도포하고, 이것을 가열 이미드화 하여 상부 클래드층을 형성하였다. 이와 같이 하부 클래드 막 두께가 0.7mm인 매입형 광도파로를 제조할 수 있었다.
실시예 4
4 인치의 실리콘 기판에, 2,2-비스(3,4-디카복시페닐)헥사플루오로프로판 2무수물(6FDA)과 2,2-비스(트리플루오로메틸)-4,4'-디아미노비페닐(TFDB)의 폴리아미드산의 N,N-디메틸아세트아미드(DMAc) l5wt% 용액을, 가열 후 막 두께가 30㎛로 되도록 스핀 코팅법으로 도포하였다. 이것을 70℃에서 2시간, l60℃에서 1시간, 250℃에서 30분, 350℃에서 1시간 열처리를 하여 폴리이미드 막을 형성하였다. 이 위에 막 두께가 1.5㎛인 실리콘 함유 레지스트 층을 도포한 뒤 약 90℃에서 프리베이크를 행하였다. 다음에 선 폭 6㎛, 길이 10cm의 직선상 광도파로 패턴이 100㎛간격으로 40본 그려진 포토마스크를 사용하여 밀착 노광한 뒤, 현상액을 사용해 노광부분의 포토레지스터를 현상하여 제거하였다. 그 후 90℃에서 포스베이크를 행하였다. 이 패턴화된 레지스트 층을 마스크로 하여 폴리이미드 막을 산소 반응성 이온 에칭으로 막 표면으로부터 6㎛의 깊이까지 에칭하였다. 다음에, 폴리이미드 위층에 남은 레지스트 층을 박리액으로 제거하였다. 상기 폴리이미드층 위에 두께 10nm의 실리카 글라스를 스퍼터법으로 퇴적하였다. 이 표면의 요철을 SEM으로 관찰하여 리지의 높이와 폭이 각각 6㎛, 6㎛ 임을 확인하여, 원하는 형상의 금형을 제조할 수 있었다.
다음에, 6FDA와 TFDB의 폴리아미드산의 15wt% DMAc용액을 금형 위에, 가열 후 막 두께가 0.1mm가 되도록 스핀 코팅하였다. 그 후, 금형마다 2% 불산 수용액으로 침지함으로서 실리카 글라스를 에칭하고, 성형 폴리이미드 막을 금형으로부터 박리하여 하부 클래드층을 형성하였다. 다음에, 금형과의 접촉했던 면을 위로 하여, 이 위에 코어층으로 되는 6FDA와 4,4'-옥시디아닐린(ODA)의 폴리아미드산의 약 15wt% DMAc용액을 스핀 코팅 등의 방법으로 도포하고 이것을 가열 이미드화함으로서, 하부 클래드층 위에 폴리이미드의 코어층을 형성하였다. 다음에, 반응성 이온 에칭에 의해 하부 클래드층 상에 형성된 여분의 코어층을 제거하였다. 마지막으로, 상부 클래드층으로 되는 6FDA와 TFDB의 폴리아미드산의 15wt% DMAc 용액을 스핀 코팅 등의 방법으로 도포하고, 이것을 가열 이미드화 하여 상부 클래드층을 형성하였다.
이와 같이 하부 클래드 층 두께가 O.1mm인 매입형 광도파로를 제조할 수 있었다.
(제 2 실시형태)
다음에 본 발명의 제 2 실시형태를 상세하게 설명한다. 광도파로의 코어부로 되는 요철 형상이 형성되어 있는 금형은, 실리콘, 글라스, 알루미늄, 스텐레스 스틸, 폴리이미드 등으로 되는 기판 표면에, 또는 그러한 재료로 된 기판 위에 고분자를 도포한 기판 표면에, 도금이나 플라즈마 에칭, 화학 에칭, 레이저 어브레이젼 등의 방법으로 광도파로의 코어부로 되는 요철 형상을 가공한 것이다.
이하에, 기판의 폴리이미드 막 표면을 요철 가공한 금형의 제조법을 도3에의하여 설명한다.
기판(0) 위에, 폴리이미드의 전구체인 폴리아미드산 용액을 스핀 코팅 등의 방법으로 도포하고, 이것을 가열 이미드화 함으로서, 기판 위에 폴리이미드층(1)을 얻는다. 폴리아미드산 용액에 대한 용매로서는, N-메틸-2-피롤리돈, N,N-디메틸아세트아미드, 메틸설폭사이드, 디메틸포름아미드 등의 극성 유기용매를 사용한다. 다음, 상기 폴리이미드층 위에 광회로 패턴을 형성하기 위해 마스크층(2)를 형성한다. 마스크 재료로는, 알루미늄, 티탄 등의 금속, 산화 실리콘, 스핀 온 글라스(SOG), 실리콘 함유 레지스트, 감광성 폴리이미드 등을 사용할 수 있다. 마스크층을 형성한 뒤, 포토레지스터 도포, 프리베이크, 노광, 현상, 에프터베이크를 행하여, 패턴화된 레지스트층(3)을 얻는다. 다음에 레지스트 층에 의해 보호되어 있지 않은 마스크층 부분을 반응성 이온 에칭이나 에칭액 등으로 제거하면 원하는 도파로 패턴으로 된다. 마스크층(2)으로서 실리콘 함유 레지스트나 감광성 폴리이미드를 사용한 경우는, 포토레지스터를 사용할 필요는 없다.
다음에, 반응성 이온 에칭으로 폴리이미드의 노출되어 있는 부분만을 소정의 깊이로 에칭한 뒤, 남은 마스크층(2)를 반응성 이온 에칭이나 박리액을 사용하여 제거한다.
다음에, 이와 같이 하여 얻어진 고분자 광도파로 제조용 금형을 사용한, 광도파로 제조 방법에 대해서 설명한다. 여기에서는, 폴리이미드의 전구체로 폴리아미드산 용액을 사용한 폴리이미드 광도파로 제조를 예를 들어 설명하지만, 광도파로 재료로서 폴리아미드산 용액 이외의 광학용 재료의 수지 용액 등을 사용하여 제조할 수도 있다.
도4에서, 금형을 사용해 광도파로를 제조하는 경우의 공정의 일례를 공정도로서 나타낸다. 도4의 부호 11은 금형, 12는 하부 클래드층, 13은 코어층, 14는 상부 클래드층이다. 먼저, 얻어진 고분자 광도파로용 금형(11) 위에 제 1 폴리아미드산 용액을 스핀 코팅 등의 방법의 도포하고, 이것을 가열 이미드화 함으로서, 금형의 요부에 폴리이미드의 코어층(13)를 묻는다. 다음에, 그 위에 제 2 폴리아미드산 용액을 스핀 코팅 등의 방법으로 도포하고, 이것을 가열 이미드화함으로서, 하부 클래드층(l2)를 형성한다. 다음에, 상기 금형을 액체에 침지시키거나 또는 증기 중에 방치함으로서, 금형으로부터 상기 고분자를 박리한다. 이렇게 하여, 리지형 고분자 광도파로를 제조할 수 있게 된다.
또한, 금형과의 접촉했던 면을 위로 하여, 이 위에 상부 클래드층(14)으로 되는 폴리이미드 전구체인 제 2 폴리아미드산 용액을 스핀 코팅 등의 방법으로 도포하고 이것을 가열 이미드화하여 상부 클래드층을 형성한다. 이와 같이 하여, 고분자 광도파로 금형을 사용하여 매입형 고분자 광도파로를 제조할 수 있다.
이어서, 몇몇 실시예를 통하여 본 발명의 제 2 실시형태를 더욱 상세하게 설명한다. 또한, 분자 구조가 다른 여러 가지의 고분자의 용액을 사용함으로서 수에 제한없이 본 발명의 고분자 광도파로를 얻을 수 있음이 명백해 진다. 따라서, 본 발명이 이러한 실시예에 한정되는 것은 아니다.
실시예 5
글라스 기판 표면을 선 폭 6㎛, 길이 10cm의 직선상 광도파로 패턴이 100㎛간격으로 40본, 요(凹)형으로 되도록, C-F계 에칭 가스를 사용하여 6㎛ 에칭하였다. 이 표면의 요철을 SEM로 관찰하여, 6㎛ 폭, 6㎛ 깊이의 홈을 확인하여, 원하는 형상의 금형을 제조할 수 있었다.
다음에, 코어층으로 되는 2,2-비스(3,4-디카복시페닐)헥사플루오로프로판 2무수물(6FDA)과 4,4'-옥시디아닐린(ODA)의 폴리아미드산의 15wt% N,N-디메틸아세트아미드(DMAc) 용액을 금형 요부에 스핀 코팅 등의 방법으로 도포하고, 가열하여 이미드화 시킴으로서 매입하였다. 또한, 그 위에 클래드층으로 되는 6FDA와 2,2-비스(트리플루오로메틸)-4,4'-디아미노비페닐(TFDB)의 폴리아미드산의 약 15wt% DMAc 용액을 가열한 뒤 막 두께가 0.1mm로 되도록 인쇄법으로 도포하고 이것을 가열하여 이미드화 하였다. 그 후, 실온의 수용액에 약 l0분간 침지시킴으로서, 폴리이미드 적층 막을 금형로부터 박리하였다. 금형과 접촉했던 면을 위로 하여, 상부 클래드층으로 되는 6FDA와 TFDB의 폴리아미드산의 l5wt% DMAc 용액를 스핀 코팅 등의 방법으로 도포하고, 이것을 가열 이미드화 하여 상부 클래드층을 형성하였다. 이와 같이 하여, 매입형 광도파로를 제조할 수 있었다.
실시예 6
4인치의 실리콘 기판에, 피로멜리트산 2무수물(PMDA)과 ODA의 폴리이미드산 15wt% DMAc용액을, 가열 후 막 두께가 30㎛로 되도록 스핀 코팅법으로 도포하였다. 가열 이미드화 하여 폴리이미드 막을 형성하였다. 이 위에 막 두께 1.5㎛의 실리콘 함유 레지스트 층을 도포한 뒤 약 90℃ 프리베이크를 행한 다음에 선 폭 6㎛, 길이 10cm의 직선상 광도파로 패턴이 100㎛간격으로 40본 그려진 포토마스크를 사용하여밀착 노광한 뒤, 현상액을 사용해 노광 부분의 포토레지스트를 현상하여 제거하였다. 그 후, 90℃에서 포스트베이크를 행하였다. 이 패턴화된 레지스트 층을 마스크로 하여 폴리이미드 막을 산소 반응성 이온 에칭으로 막 표면에서 6㎛의 깊이까지 에칭한 다음에, 폴리이미드 위층에 남은 레지스트 층을 박리액로 제거하였다. 이 표면 요철을 SEM으로 관찰하여, 6㎛폭, 6㎛ 깊이의 홈을 확인하여, 원하는 형상의 금형을 제조할 수 있었다.
다음에, 코어층으로 되는 6FDA와 ODA의 폴리아미드산의 15wt% DMAc 용액을 금형 요부에 스핀 코팅 등의 방법으로 도포하고, 가열하여 이미드화시킴으로서 매입하였다. 이렇게 해서 얻어진 폴리이미드 막의 Tg는 308℃이었다. 또한, 그 위에 클래드층으로 되는 6FDA와 TFDB의 폴리아미드산 약 15wt% DMAc 용액을 가열 후 0.7mm 두께로 되도록 인쇄법으로 도포하고 이것을 가열하여 이미드화 하였다. 그 후, 실온의 수용액에 약 l0분간 침지시킴으로서, 폴리이미드 적층 막을 금형로부터 박리하였다. 금형과 접촉했던 면을 위로 하여, 상부 클래드층으로 되는 6FDA와 TFDB의 폴리아미드산의 15wt%DMAc 용액을 스핀 코팅 등의 방법으로 도포하고, 이것을 가열하여 이미드화 시켰다. 이와 같이 하여, 매입형 광도파로를 제조할 수 있었다.
(제 3 실시형태)
다음에 본 발명의 제 3 실시형태를 상세하게 설명한다. 광도파로의 코어부로 되는 요철 형상이 형성되어 있는 금형은, 실리콘, 글라스, 알루미늄, 스텐레스 스틸, 폴리이미드 등으로 되는 기판 표면에, 또는 이러한 기판 위에 고분자를 코팅한 기판 표면에, 도금이나 플라즈마 에칭, 화학 에칭, 레이저 어브레이젼 등의 방법으로 광도파로의 코어부로 되는 요철 형상을 가공한 것이다.
이하에, 기판의 폴리이미드 막 표면을 요철 가공한 금형의 제조법을 도 5에 의하여 설명한다.
기판(0) 표면에 폴리이미드의 전구체인 폴리이미드산 용액을 스핀 코팅 등의 방법으로 도포하고, 이것을 가열 이미드화 함으로서, 기판 위에 폴리이미드층(1)을 얻는다. 폴리아미드산 용액에 대한 용매로서는, N-메틸-2-피롤리돈, N,N-디메틸아세트아미드, 메틸설폭사이드, 디메틸포름아미드 등의 극성 유기용매를 사용한다. 다음, 상기 폴리이미드층(1) 위에 광회로 패턴을 형성하기 위해 마스크층(2)를 형성한다. 마스크 재료로는, 알루미늄, 티탄 등의 금속, 산화 실리콘, 스핀 온 글라스(SOG), 실리콘 함유 레지스트, 감광성 폴리이미드 등을 사용할 수 있다. 마스크층을 형성한 뒤, 포토레지스터 도포, 프리베이크, 노광, 현상, 애프터베이크를 행하여, 패턴화된 레지스트층(3)을 얻는다. 다음에, 레지스트층에 의해 보호되어 있지 않은 마스크층 부분을 반응성 이온 에칭이나 에칭액 등으로 제거하면 원하는 도파로 패턴으로 된다. 마스크층(2)로서 실리콘 함유 레지스트나 감광성 폴리이미드를 사용한 경우는 포토레지스터를 사용할 필요가 없다.
다음에, 반응성 이온 에칭으로 폴리이미드의 노출해 있는 부분만을 소정의 깊이로 에칭한 뒤, 남은 마스크층(2)를 반응성 이온 에칭이나 박리액을 사용하여 제거한다.
다음에, 이와 같이 하여 얻어진 고분자 광도파로 제조용 금형을 사용한 광도파로 제조 방법에 대해서 설명한다. 여기에서는, 폴리이미드의 전구체를 폴리이미드산 용액을 사용한 폴리이미드 광도파로의 제조를 예를 들어 설명하지만, 광도파로의 재료로서 폴리아미드산 용액 이외의 광학용 재료의 수지 용액 등을 사용하여 제조할 수도 있다.
도6에서 금형을 사용하여 광도파로를 제조하는 경우의 공정의 일례를 공정도로서 나타낸다. 도6의 부호 11은 금형, 12는 하부 클래드층, 13은 코어층, 14는 상부 클래드층이다. 먼저, 얻어진 고분자 광도파로 금형(ll) 위에 제 1 폴리아미드산 용액를 스핀 코팅 등의 방법으로 도포하고, 이것을 가열 이미드화 함으로서, 금형 위에 폴리이미드의 하부 클래드층(l2)를 형성한다.
다음에, 실온으로 액체에 10분간 침지시킴으로서, 금형으로부터 하부 클래드층을 박리한다. 다음에, 금형과의 접촉면이었던 면을 위로 하여, 이 위에 코어층(l3)으로 되는 폴리이미드 전구체인 제 2 폴리아미드산 용액을 스핀 코팅 등의 방법으로 도포하고 이것을 가열 이미드화 함으로서, 하부 클래드층 상에 폴리이미드의 코어층을 형성한다. 다음에 반응성 이온 에칭 등의 방법으로 하부 클래드층 위에 형성된 여분의 코어층을 제거한다. 마지막으로, 상부 클래드층(14)으로 되는 폴리이미드의 전구체인 제 1 폴리아미드산 용액를 스핀 코팅 등의 방법으로 도포하고, 이것을 가열이미드화한다. 이와 같이 하여 고분자 광도파로 금형을 사용하여 매입 금형 고분자 광도파로를 제조할 수 있다.
이어서, 몇몇 실시예를 통하여 본 발명의 제 3 실시형태를 더욱 자세하게 설명한다. 또한, 분자 구조가 다른 여러 가지의 고분자의 용액을 사용함으로서 수에제한 없이 본 발명의 고분자 광도파로를 얻을 수 있음이 명백해 진다.. 따라서, 본 발명이 이러한 실시예에 한정되는 것은 아니다.
실시예 7
글라스 기판 표면을 선 폭 6㎛, 길이 10cm의 직선상 광도파로 패턴이 100㎛간격으로 40본, 철(凸)형으로 되도록, C-F계 에칭 가스를 사용하여 6㎛ 에칭하였다. 이 표면의 요철을 SEM으로 관찰하여, 리지의 폭과 높이가 각각 6㎛, 6㎛임을 확인하여, 원하는 형상의 금형을 제조할 수 있었다.
다음에, 2,2-비스(3,4-디카복시페닐)헥사플루오로프로판 2무수물(6FDA)과 2,2-비스(트리플루오로메틸)-4,4'-디아미노비페닐(TFDB)의 폴리아미드산의 15wt% DMAc 용액을 금형 위에, 가열 후 막 두께가 O.lmm가 되도록 스핀 코팅하였다. 가열 이미드화 후, 상기 폴리이미드 막을 수용액에 침지시켜, 금형로부터 박리한 다음에, 금형과의 접촉했던 면을 위로 하여, 이 위에 코어층으로 되는 6FDA와 4,4'-옥시디아닐린(ODA)의 폴리아미드산 약 15wt% DMAc 용액를 스핀 코팅 등의 방법으로 도포하고 이것을 가열 이미드화 함으로서, 하부 클래드층 위에 폴리이미드의 코어층을 형성하였다. 다음에, 반응성 이온 에칭으로 하부 클래드층 상에 형성된 여분의 코어층을 제거하였다. 마지막으로, 상부 클래드층으로 되는 6FDA와 TFDB의 폴리아미드산의 15wt% DMAc 용액을 스핀 코팅 등의 방법으로 도포하고, 이것을 가열 이미드화한다. 이와 같이, 하부 클래드층 두께 O.lmm인 매입 금형 광도파로를 제조할 수 있었다.
실시예 8
4 인치의 실리콘 기판에, 피로멜리트산 2무수물(PMDA)과 4,4'-옥시 디아닐린(ODA)의 폴리아미드산의 N,N-디메틸아세트아미드(DMAc) l5wt% 용액을, 가열 후 막 두께가 30㎛로 되도록 스핀 코팅법으로 도포하고, 가열 이미드화하여 폴리이미드 막을 형성하였다. 이 위에 막 두께 l.5㎛의 실리콘 함유 레지스트 층을 도포한 뒤 약 90℃에서 프리베이크를 행한 다음에, 선 폭 6㎛, 길이 10cm의 직선상 광도파로 패턴이 100㎛ 간격으로 40본 그려진 포토마스크를 사용하여 밀착 노광한 뒤, 현상액을 사용해 노광부분의 포토레지스터를 현상하여 제거하였다. 그 후 90℃에서 포스트베이크를 행하였다. 이 패턴화된 FP지스트 층을 마스크로 하여 폴리이미드 막을 산소 반응성 이온 에칭으로 막 표면에서 6㎛의 깊이까지 에칭하였다. 다음에, 폴리이미드 위층에 남은 레지스트 층을 박리액으로 제거하였다. 이 표면의 요철을 SEM으로 관찰하여 리지의 높이와 폭이 각각 6㎛, 6㎛ 임을 확인하여, 원하는 형상의 금형을 제조할 수 있었다.
다음에, 6FDA와 TFDB의 폴리아미드산의 15wt% DMAc 용액을 금형 위에, 가열 후 막 두께가 0.7mm가 되도록 인쇄법으로 코팅하였다. 그 후, 수용액에 침지시켜, 폴리이미드 막을 금형으로부터 박리하였다. 다음에, 금형과의 접촉했던 면을 위로 하여, 이 위에 코어층으로 되는 6FDA와 ODA의 폴리아미드산 약 15wt% DMAc 용액을 스핀 코팅 등의 방법으로 도포하고 이것을 가열 이미드화 함으로서, 하부 클래드층 위에 폴리이미드의 코어층을 형성하였다. 다음에 반응성 이온 에칭으로 하부 클래드층 상에 형성된 여분의 코어층을 제거하였다. 마지막으로, 상부 클래드층으로 되는 6FDA와 TFDB의 폴리아미드산의 15wt% DMAc 용액을 스핀 코팅 등의 방법으로도포하고, 이것을 가열 이미드화한다. 이와 같이 하부 클래드층 두께 0.7mm인 매입 금형 광도파로를 제조할 수 있었다.
상술한 예에서, 또한, 수용액에 침지하는 대신에, 예를 들면 80℃, 85% 수증기 분위기에 노출함으로서 금형으로 부터 고분자를 박리할 수 있다.
본 발명은, 그 기술적 사상 또는 주요한 특징으로부터 일탈함 없이, 다른 형태로 실시할 수 있다.
본 발명의 목적은 저손실이면서 높은 신뢰성을 갖는 고분자 광도파로를 염가로 간편하게 양산하기 위해서 사용하는 코어 형상 복제용의 금형을 이용한 광도파로 제조 방법을 제공하는 것으로서,
본 발명의 제조 방법에 의해, 원판과 고분자가 용이하게 박리할 수 있어, 다양한 막 두께를 갖는 고분자 광도파로를 양산할 수 있다.

Claims (14)

  1. 제 1 고분자로 되는 클래드층과,
    제 1 고분자의 클래드층 표면에 마련된 요(凹)부에 형성되며, 제 2 고분자로 되는 코어부를 적어도 갖는 고분자 광도파로의 제조 방법에 있어서,
    코어부를 형성하기 위한 단면 철(凸)형상이 형성되어 있는 원판 위에, 용융 상태 또는 용액 상태의 제 1 고분자를 도포하는 공정,
    상기 제 1 고분자를 자외선 또는 열에 의해 경화시키는 공정,
    상기 경화된 제 1 고분자를 원판으로부터 박리시킴으로서 표면에 전사된 요(凹)부를 갖는 상기 클래드층을 얻는 공정
    을 포함하는 고분자 광도파로의 제조 방법.
  2. 제 1 고분자로 되는 클래드층과,
    제 1 고분자의 클래드층 표면에 마련된 요(凹)부에 형성되며, 제 2 고분자로 되는 코어부를 적어도 갖는 고분자 광도파로의 제조 방법에 있어서,
    코어부를 형성하기 위한 단면 요(凹)형상이 형성되어 있는 원판 위에, 용융 상태 또는 용액 상태의 제 2 고분자를 도포하는 공정,
    상기 제 2 고분자를 자외선 또는 열에 의해 경화시킨 뒤, 그 위에 용융 상태 또는 용액 상태의 제 1 고분자를 도포하여 경화시키는 공정,
    제 1 및 제 2 고분자를 원판으로부터 박리 시키는 공정
    을 포함하는 고분자 광도파로의 제조 방법.
  3. 제 1항에 있어서,
    상기 원판의 표면에, 원판으로부터 고분자를 박리하기 쉽게 하기 위해서 희생층을 형성한 뒤, 제 1 고분자 또는 제 2 고분자를 도포하는 고분자 광도파로의 제조 방법.
  4. 제 2항에 있어서,
    상기 원판의 표면에, 원판으로부터 고분자를 박리하기 쉽게 하기 위해서 희생층을 형성한 뒤, 제 1 고분자 또는 제 2 고분자를 도포하는 고분자 광도파로의 제조 방법.
  5. 제 1항에 있어서,
    원판으로부터 제 1 고분자 또는 제 2 고분자를 박리할 때, 원판 및 고분자를 액체 분위기 또는 증기 분위기에 노출하는 고분자 광도파로의 제조 방법.
  6. 제 2항에 있어서,
    원판으로부터 제 1 고분자 또는 제 2 고분자를 박리할 때, 원판 및 고분자를 액체 분위기 또는 증기 분위기에 노출하는 고분자 광도파로의 제조 방법.
  7. 제 3항에 있어서,
    희생층이 산화 실리콘 층이고, 상기 희생층을 에칭하여 제거하는 고분자 광도파로의 제조 방법.
  8. 제 4항에 있어서,
    희생층이 산화 실리콘 층이고, 상기 희생층을 에칭하여 제거하는 고분자 광도파로의 제조 방법.
  9. 제 3항에 있어서,
    원판이 실리콘 웨이퍼이고, 희생층이 실리콘 웨이퍼를 열 산화한 산화 실리콘인 고분자 광도파로의 제조 방법.
  10. 제 4항에 있어서,
    원판이 실리콘 웨이퍼이고, 희생층이 실리콘 웨이퍼를 열 산화한 산화 실리콘인 고분자 광도파로의 제조 방법.
  11. 제 5항에 있어서,
    원판이 고분자 수지이고, 경화된 고분자를 액체에 침지하여 원판으로부터 박리하는 고분자 광도파로의 제조 방법.
  12. 제 6항에 있어서,
    원판이 고분자 수지이고, 경화된 고분자를 액체에 침지하여 원판으로부터 박리하는 고분자 광도파로의 제조 방법.
  13. 제 1항에 있어서,
    클래드층 및 코어부 위에, 제 3의 고분자로 되는 제 2 클래드층을 형성하는 고분자 광도파로의 제조 방법.
  14. 제 2항에 있어서,
    클래드층 및 코어부 위에, 제 3의 고분자로 되는 제 2 클래드층을 형성하는 고분자 광도파로의 제조 방법.
KR1020000066733A 1999-11-11 2000-11-10 고분자 광도파로의 제조 방법 KR100362829B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP99-320822 1999-11-11
JP32082299 1999-11-11
JP2000082191 2000-03-23
JP2000-82191 2000-05-11

Publications (2)

Publication Number Publication Date
KR20010060293A true KR20010060293A (ko) 2001-07-06
KR100362829B1 KR100362829B1 (ko) 2002-11-29

Family

ID=26570219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000066733A KR100362829B1 (ko) 1999-11-11 2000-11-10 고분자 광도파로의 제조 방법

Country Status (5)

Country Link
US (1) US6500603B1 (ko)
EP (1) EP1099964B1 (ko)
KR (1) KR100362829B1 (ko)
CA (1) CA2325679A1 (ko)
DE (1) DE60039401D1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100687260B1 (ko) * 2004-07-22 2007-02-26 간사이 페인트 가부시키가이샤 광도파로의 작성 방법

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2045334A1 (en) 1998-06-24 2009-04-08 Illumina, Inc. Decoding of array sensors with microspheres
US7087179B2 (en) * 2000-12-11 2006-08-08 Applied Materials, Inc. Optical integrated circuits (ICs)
US7413688B2 (en) * 2001-09-17 2008-08-19 Kenneth Noddings Fabrication of optical devices and assemblies
EP1298462B1 (en) * 2001-09-28 2010-09-01 Omron Corporation Optical wave guide and method for producing the same
JP2003172841A (ja) * 2001-09-28 2003-06-20 Omron Corp 光導波路及びその製造方法
US7132736B2 (en) 2001-10-31 2006-11-07 Georgia Tech Research Corporation Devices having compliant wafer-level packages with pillars and methods of fabrication
US7518737B2 (en) * 2002-03-29 2009-04-14 Georgia Tech Research Corp. Displacement-measuring optical device with orifice
US7440117B2 (en) * 2002-03-29 2008-10-21 Georgia Tech Research Corp. Highly-sensitive displacement-measuring optical device
US7135777B2 (en) * 2002-05-03 2006-11-14 Georgia Tech Research Corporation Devices having compliant wafer-level input/output interconnections and packages using pillars and methods of fabrication thereof
US7099525B2 (en) * 2002-08-26 2006-08-29 Georgia Tech Research Corporation Dual-mode/function optical and electrical interconnects, methods of fabrication thereof, and methods of use thereof
KR101000043B1 (ko) * 2002-09-20 2010-12-09 도판 인사츠 가부시키가이샤 광도파로 및 그 제조 방법
JP2004144987A (ja) * 2002-10-24 2004-05-20 Fuji Xerox Co Ltd 高分子光導波路の製造方法
US20040184704A1 (en) * 2003-03-17 2004-09-23 Bakir Muhannad S. Curved metal-polymer dual-mode/function optical and electrical interconnects, methods of fabrication thereof, and uses thereof
JP4175183B2 (ja) * 2003-06-04 2008-11-05 富士ゼロックス株式会社 高分子光導波路の製造方法
US20050257709A1 (en) * 2003-08-28 2005-11-24 Tony Mule Systems and methods for three-dimensional lithography and nano-indentation
JP2005181662A (ja) * 2003-12-19 2005-07-07 Fuji Xerox Co Ltd 高分子光導波路の製造方法
JP4225207B2 (ja) * 2004-01-23 2009-02-18 富士ゼロックス株式会社 高分子光導波路の製造方法
JP4067504B2 (ja) * 2004-03-17 2008-03-26 三洋電機株式会社 光導波路及びその製造方法
US7283695B2 (en) * 2004-08-31 2007-10-16 Georgia Tech Research Corporation Optical interconnects in microelectronics based on azimuthally asymmetric long-period fiber grating couplers
US7266267B2 (en) * 2004-11-16 2007-09-04 Georgia Tech Research Corp. Microfluidic, optical, and electrical input output interconnects, methods of fabrication thereof, and methods of use thereof
MY159117A (en) * 2011-05-12 2016-12-15 Mimos Berhad A method of forming structures in polymer films
JP2014029386A (ja) * 2012-07-31 2014-02-13 International Business Maschines Corporation シングルモードのポリマー導波路アレイアセンブリを形成する方法
KR101775802B1 (ko) * 2012-10-26 2017-09-06 미쯔비시 케미컬 주식회사 도광체, 도광체의 제조 방법, 광셔터 및 면광원 장치
JP2019162565A (ja) * 2016-07-25 2019-09-26 富士フイルム株式会社 ガス分離膜、ガス分離膜モジュールおよびガス分離装置
US10224224B2 (en) 2017-03-10 2019-03-05 Micromaterials, LLC High pressure wafer processing systems and related methods
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
CN110678973B (zh) 2017-06-02 2023-09-19 应用材料公司 碳化硼硬掩模的干式剥除
US10269571B2 (en) 2017-07-12 2019-04-23 Applied Materials, Inc. Methods for fabricating nanowire for semiconductor applications
US10234630B2 (en) * 2017-07-12 2019-03-19 Applied Materials, Inc. Method for creating a high refractive index wave guide
US10179941B1 (en) 2017-07-14 2019-01-15 Applied Materials, Inc. Gas delivery system for high pressure processing chamber
JP6947914B2 (ja) 2017-08-18 2021-10-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧高温下のアニールチャンバ
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
CN111095524B (zh) 2017-09-12 2023-10-03 应用材料公司 用于使用保护阻挡物层制造半导体结构的设备和方法
US10643867B2 (en) 2017-11-03 2020-05-05 Applied Materials, Inc. Annealing system and method
CN117936420A (zh) 2017-11-11 2024-04-26 微材料有限责任公司 用于高压处理腔室的气体输送系统
SG11202003438QA (en) 2017-11-16 2020-05-28 Applied Materials Inc High pressure steam anneal processing apparatus
JP2021503714A (ja) 2017-11-17 2021-02-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧処理システムのためのコンデンサシステム
KR102649241B1 (ko) 2018-01-24 2024-03-18 어플라이드 머티어리얼스, 인코포레이티드 고압 어닐링을 사용한 심 힐링
KR20230079236A (ko) 2018-03-09 2023-06-05 어플라이드 머티어리얼스, 인코포레이티드 금속 함유 재료들을 위한 고압 어닐링 프로세스
US10714331B2 (en) 2018-04-04 2020-07-14 Applied Materials, Inc. Method to fabricate thermally stable low K-FinFET spacer
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10566188B2 (en) 2018-05-17 2020-02-18 Applied Materials, Inc. Method to improve film stability
US10704141B2 (en) 2018-06-01 2020-07-07 Applied Materials, Inc. In-situ CVD and ALD coating of chamber to control metal contamination
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
US10675581B2 (en) 2018-08-06 2020-06-09 Applied Materials, Inc. Gas abatement apparatus
KR102528076B1 (ko) 2018-10-30 2023-05-03 어플라이드 머티어리얼스, 인코포레이티드 반도체 응용들을 위한 구조를 식각하기 위한 방법들
JP2022507390A (ja) 2018-11-16 2022-01-18 アプライド マテリアルズ インコーポレイテッド 強化拡散プロセスを使用する膜の堆積
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
DE102020109869A1 (de) 2019-05-03 2020-11-05 Docter Optics Se Verfahren zur Herstellung eines optischen Elementes aus Glas
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
CN112379480B (zh) * 2020-11-17 2022-05-24 济南晶正电子科技有限公司 波导结构复合衬底的制备方法、复合衬底及光电晶体薄膜
CN114488399A (zh) * 2022-01-30 2022-05-13 华中科技大学 一种制备光波导器件的模板及其制备方法、应用

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4116753A (en) 1976-06-14 1978-09-26 Olympus Optical Co., Ltd. Method for the manufacture of optical mold for reproducing curved surfaces having the same shape as an optical prototype
JPS57155507A (en) 1981-03-20 1982-09-25 Fuji Photo Film Co Ltd Manufacture of high density photoconductive sheet
JPS61138903A (ja) 1984-12-12 1986-06-26 Nippon Telegr & Teleph Corp <Ntt> 光導波路の製造方法
JPH02191906A (ja) * 1988-10-20 1990-07-27 Matsushita Electric Ind Co Ltd 光導波路の製造方法
JP2599497B2 (ja) 1989-09-27 1997-04-09 日本電信電話株式会社 平板型プラスチック光導波路
JP2813713B2 (ja) 1990-04-27 1998-10-22 日本電信電話株式会社 ポリイミド系光導波路
US5265184A (en) 1992-05-28 1993-11-23 Motorola, Inc. Molded waveguide and method for making same
JPH09189818A (ja) * 1996-01-10 1997-07-22 Nippon Telegr & Teleph Corp <Ntt> 高分子光導波路作製用金型の作製方法
JPH09281351A (ja) 1996-04-18 1997-10-31 Sharp Corp 高分子光導波路の製造方法
JPH10221556A (ja) 1997-02-05 1998-08-21 Sharp Corp 光導波路の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100687260B1 (ko) * 2004-07-22 2007-02-26 간사이 페인트 가부시키가이샤 광도파로의 작성 방법
US7310467B2 (en) 2004-07-22 2007-12-18 Kansai Paint Co., Ltd. Method of fabricating optical waveguide

Also Published As

Publication number Publication date
US6500603B1 (en) 2002-12-31
EP1099964A3 (en) 2002-06-19
EP1099964B1 (en) 2008-07-09
DE60039401D1 (de) 2008-08-21
EP1099964A2 (en) 2001-05-16
CA2325679A1 (en) 2001-05-11
KR100362829B1 (ko) 2002-11-29

Similar Documents

Publication Publication Date Title
KR100362829B1 (ko) 고분자 광도파로의 제조 방법
EP0616234B1 (en) Method of manufacturing a polyimide optical waveguide
KR100837024B1 (ko) 폴리이미드 광도파로의 제조방법
JP3296458B2 (ja) 高分子フィルム光導波路及びその製造方法
JP4799764B2 (ja) 光導波路用感光性ポリイミド前駆体組成物およびその光導波路用感光性ポリイミド組成物ならびにそれを用いた光導波路
JP3943827B2 (ja) 高分子光導波路の製造方法
JP3327356B2 (ja) フッ素化ポリイミド光導波路及びその製造方法
JPH09251113A (ja) 耐熱性高屈折率差高分子光導波路、及びその製造方法
JP3674878B2 (ja) ポリイミド光導波路
JP2001318257A (ja) 高分子光導波路製造方法
JP2816771B2 (ja) ポリイミド光導波路及びその製造方法
JP2816770B2 (ja) ポリイミド光導波路の製造方法
JP2003172837A (ja) レンズ付光導波路素子およびその製造方法
JP2001242334A (ja) 異形ポリイミド光導波路およびその製造方法
JP2003172838A (ja) 光導波路素子およびその製造方法
JP2004191414A (ja) 高分子フィルム光導波路の製造方法
JP3335276B2 (ja) 高分子光導波路の製造方法
JP2001074952A (ja) 保護層を備えた樹脂製光導波路、その製造方法および光部品
JP2002148455A (ja) 高分子光導波路素子
JPH09189818A (ja) 高分子光導波路作製用金型の作製方法
JP2005017429A (ja) 光導波路の製造方法
JP2005189646A (ja) 光導波路
JP2005103952A (ja) 転写型および光導波路の製造方法
JP2004138886A (ja) 導波路型光デバイス
JP2001074953A (ja) 平坦化層を備えた樹脂製光導波路、その製造方法および光部品

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131022

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee