KR20010040021A - 반도체 밀봉용 수지 조성물, 및 이를 이용한 반도체 장치및 반도체 장치의 제조 방법 - Google Patents

반도체 밀봉용 수지 조성물, 및 이를 이용한 반도체 장치및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20010040021A
KR20010040021A KR1020000058849A KR20000058849A KR20010040021A KR 20010040021 A KR20010040021 A KR 20010040021A KR 1020000058849 A KR1020000058849 A KR 1020000058849A KR 20000058849 A KR20000058849 A KR 20000058849A KR 20010040021 A KR20010040021 A KR 20010040021A
Authority
KR
South Korea
Prior art keywords
semiconductor
sealing
resin layer
circuit board
wiring circuit
Prior art date
Application number
KR1020000058849A
Other languages
English (en)
Other versions
KR100550705B1 (ko
Inventor
하라다다다아키
호소카와도시쓰구
Original Assignee
가마이 고로
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가마이 고로, 닛토덴코 가부시키가이샤 filed Critical 가마이 고로
Publication of KR20010040021A publication Critical patent/KR20010040021A/ko
Application granted granted Critical
Publication of KR100550705B1 publication Critical patent/KR100550705B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/06Containers; Seals characterised by the material of the container or its electrical properties
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08LCOMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08GMACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/42Polycarboxylic acids; Anhydrides, halides or low molecular weight esters thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED

Landscapes

  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Epoxy Resins (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

본 발명은 내습 신뢰성 및 저장 안정성이 우수함과 동시에, 토출(吐出) 및 도포 작업성도 우수한 반도체 밀봉용 수지 조성물에 관한 것이다.
본 발명에 따른 조성물은 (A) 에폭시 수지, (B) 산 무수물계 경화제, (C) 잠재성 경화 촉진제 및 (D) 무기질 충전제 성분을 함유하는 반도체 밀봉용 수지 조성물로서, 25℃에서 점도 700Paㆍs 이상 또는 25℃에서 고체이고, 또한 80℃에서 점도 500Paㆍs 이상으로 설정되어 있다.

Description

반도체 밀봉용 수지 조성물, 및 이를 이용한 반도체 장치 및 반도체 장치의 제조 방법{RESIN COMPOSITION FOR SEMICONDUCTOR ENCAPSULATION, SEMICONDUCTOR DEVICE COMPRISING THE SAME AND PROCESS FOR THE PRODUCTION OF SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 에폭시 수지계의 밀봉제이며, 80℃ 이하의 비교적 저온하에서 낮은 점도를 나타내고, 특히 토출 및 도포 작업성이 우수하고, 또한 저장 안정성이 우수한 반도체 밀봉용 수지 조성물, 및 이를 이용한 반도체 장치 및 반도체 장치의 제조 방법에 관한 것이다.
종래부터 TAB(Tape Automated Bonding, 테이프 자동화 결합), COB(Chip 0n Board, 보드상의 칩) 등에서 반도체 밀봉에 액상 밀봉제가 이용되고 있다. 그리고, 상기 액상 밀봉제는 실온(25℃)에서 사용되고, 디스펜서, 인쇄 등에 의해서 반도체 소자를 수지 밀봉하여 반도체 장치를 제조한다. 이러한 액상 밀봉제로는 일반적으로 액상의 에폭시 수지, 액상의 산 무수물계 경화제, 통상적인 경화 촉진제 및 실리카 분말을 함유하는 에폭시 수지 조성물이 알려져 있다.
그러나, 상기 액상 밀봉제는 실온에서 액상이기 때문에 저장 안정성이 나쁘고, 실온 저장시 점도가 크게 상승하거나 실리카 분말이 침강하기 때문에, 수지를 냉동시켜 고형화시키는 등의 특별한 저장 수단이 필요하다.
본 발명은 이러한 실정을 감안하여 이루어진 것으로, 사용 가능 시간이 길고 저장 안정성이 우수함과 동시에 토출 및 도포 작업성도 우수한 반도체 밀봉용 수지 조성물, 및 이를 이용한 반도체 장치 및 이 반도체 장치의 제조 방법을 제공함을 목적으로 한다.
상기 목적을 달성하기 위해서 본 발명은 (A) 에폭시 수지, (B) 산 무수물계 경화제, (C) 잠재성 경화 촉진제 및 (D) 무기질 충전제 성분을 함유하는 반도체 밀봉용 수지 조성물로서, 25℃에서 점도가 700Pa·s 이상이거나 25℃에서 고체이고, 또한 80℃에서의 점도가 50OPa·s 이하로 설정되어 있는 반도체 밀봉용 수지 조성물을 제 1 요지로 한다.
또한, 본 발명은 배선 회로 기판 상에 복수의 접속용 전극부를 끼워서 반도체 소자가 탑재되고 상기 배선 회로 기판과 반도체 소자 사이의 공간이 밀봉 수지층에 의해서 밀봉되는 반도체 장치로서, 상기 밀봉 수지층이 상기 반도체 밀봉용 수지 조성물에 의해서 형성되는 반도체 장치를 제 2 요지로 한다.
또한, 본 발명은 배선 회로 기판 상에 복수의 접속용 전극부를 끼워서 반도체 소자를 탑재하고, 상기 배선 회로 기판과 반도체 소자 사이의 공간을 밀봉 수지층에 의해 밀봉하는 반도체 장치의 제조 방법으로서, 상기 배선 회로 기판과 반도체 소자 사이의 공간에 상기 반도체 밀봉용 수지 조성물을 충전한 후, 경화시킴으로서 상기 밀봉 수지층을 형성하는 반도체 장치의 제조 방법을 제 3 요지로 한다.
그리고, 본 발명은 배선 회로 기판 상에 반도체 소자를 탑재시켜 배선 회로 기판과 반도체 소자를 전기적으로 접속시키고 상기 반도체 소자를 내장하도록 반도체 소자 주위를 밀봉 수지층으로 밀봉시켜 이루어진 반도체 장치로서, 상기 밀봉 수지층이 상기 반도체 밀봉용 수지 조성물에 의해서 형성되는 반도체 장치를 제 4 요지로 한다.
또한, 배선 회로 기판면 상에 반도체 소자를 탑재하고, 배선 회로 기판과 반도체 소자를 전기적으로 접속시키고, 반도체 소자를 내장하도록 반도체 소자 주위를 밀봉 수지층으로 밀봉시키는 반도체 장치의 제조 방법에 있어서, 상기 배선 회로 기판면 상에 반도체 소자를 탑재시켜 배선 회로 기판과 반도체 소자를 전기적으로 접속시킨 후, 반도체 소자 탑재면 측의 배선 회로 기판 상에 상기 반도체 밀봉용 수지 조성물을 공급하여 경화시킴으로써 상기 밀봉 수지층을 형성하는 반도체 장치의 제조 방법을 제 5의 요지로 한다.
또한 실장용(實裝用) 기판 상에 복수의 접속용 전극부를 끼워서 수지 밀봉층이 형성된 반도체 장치가 그 자체의 배선 회로 기판을 대면시킨 상태로 탑재되고, 실장용 기판과 반도체 장치 사이의 공간이 밀봉 수지층에 의해 밀봉되는 반도체 제품에 있어서, 상기 밀봉 수지층이 상기 반도체 밀봉용 수지 조성물에 의해서 형성되는 반도체 제품을 제 6의 요지로 한다.
그리고, 돌기형 전극부가 배치된 반도체 소자가 복수 형성된 반도체 웨이퍼의 상기 돌기형 전극부 배치면에 상기 반도체 밀봉용 수지 조성물로 이루어진 소정 두께의 수지층을 상기 돌기형 전극부의 적어도 선단부를 상기 수지층으로부터 노출시켜 형성하는 공정, 상기 수지층이 형성된 반도체 웨이퍼를 개개의 반도체 소자로 절단하는 공정을 포함하는 반도체 장치의 제조 방법을 제 7의 요지로 한다.
또한, 개개의 배선 회로가 형성된 매트릭스형 배선 회로 기판 상에 탑재된 복수의 반도체 소자 전체 상에 상기 반도체 밀봉용 수지 조성물을 공급하여 반도체 소자를 내장하도록 수지층을 형성하는 공정, 상기 반도체 소자를 내장하도록 수지층이 형성된 매트릭스형의 배선 회로 기판을 수지층과 동시에 개개의 반도체 소자마다 절단하는 공정을 포함하는 반도체 장치의 제조 방법을 제 8의 요지로 한다.
또한, 돌기형 전극부가 배치된 반도체 소자가 복수 형성된 반도체 웨이퍼의 상기 돌기형 전극부 배치면에 상기 반도체 밀봉용 수지 조성물로 이루어진 소정 두께의 수지층을 형성하는 공정, 상기 수지층이 형성된 반도체 웨이퍼를 개개의 반도체 소자로 절단하는 공정, 상기 절단된 반도체 소자의 수지층 형성면과 배선 회로 기판을 대면시킨 상태로 배선 회로 기판과 반도체 소자를 가열 압착시킴으로써 이들을 전기적으로 접속시킴과 동시에, 상기 수지층을 용융 경화시킴으로써, 상기 반도체 소자와 배선 회로 기판 사이에 밀봉 수지층을 형성하여 수지 밀봉시키는 공정을 포함하는 반도체 장치의 제조 방법을 제 9의 요지로 한다.
그리고, 개개의 배선 회로가 형성된 매트릭스형의 배선 회로 기판면에 상기 반도체 밀봉용 수지 조성물을 도포하여 수지층을 형성하는 공정, 상기 수지층이 형성된 배선 회로 기판을 개개의 배선 회로 기판으로 절단하는 공정, 복수의 접속용 전극부가 각각 배치된 반도체 소자의 접속용 전극부 배치면과 절단된 배선 회로 기판을 대면시킨 상태로 반도체 소자와 배선 회로 기판을 가열 압착하여 이들을 전기적으로 접속시킴과 동시에, 상기 수지층을 용융 경화시킴으로써 상기 반도체 소자와 배선 회로 기판 사이에 밀봉 수지층을 형성하여 수지 밀봉하는 공정을 포함하는 반도체 장치의 제조 방법을 제 10의 요지로 한다.
즉, 본 발명자는 사용 가능 시간이 길고 저장 안정성이 우수함과 동시에, 토출 및 도포 작업성도 우수한 밀봉 재료를 얻기 위해서 일련의 연구를 거듭한 결과, 에폭시 수지, 산 무수물계 경화제, 잠재성 경화 촉진제 및 무기질 충전제를 이용하고, 25℃ 및 80℃에서 각각 특정한 상태 및 점도를 갖는 수지 조성물을 사용하면 소기의 목적을 달성할 수 있음을 발견하여 본 발명을 완성하였다.
특히, 상기 에폭시 수지로서 다작용성 에폭시 수지를 이용한 경우에는 유리 전이온도(Tg)가 높아지고 내열성이 높아진다는 이점이 있다.
그리고, 상기 잠재성 경화 촉진제로서, 경화 촉진제로 이루어진 코어(core) 부분이 특정한 쉘(shell) 부분으로 피복된 코어/쉘 구조를 갖는 마이크로캡슐형 경화 촉진제를 이용한 경우, 이를 함유하는 반도체 밀봉용 수지 조성물은 사용 가능 시간이 대단히 길고, 저장 안정성이 특히 우수하다고 하는 이점이 있다.
또한, 무기질 충전제로서 구 형태의 용융 실리카 분말을 이용하고, 이것이 반도체 밀봉용 수지 조성물 전체 중에 특정한 비율로 함유되어 있는 경우에는, 유동성이 우수해져서 토출 및 도포 작업성이 특히 우수하다는 이점이 있다.
이후부터 본 발명의 실시 형태에 대하여 자세히 설명한다.
본 발명의 반도체 밀봉용 수지 조성물은 에폭시 수지(A 성분), 산 무수물계 경화제(B 성분), 잠재성 경화 촉진제(C 성분) 및 무기질 충전제(D 성분)를 이용하여 수득되는 것이고, 25℃ 및 80℃에서 각각 특정한 상태 및 점도를 갖는다.
상기 에폭시 수지(A 성분)로서는 특별히 한정하지 않고 각종 에폭시 수지를 이용할 수 있다. 예를 들면, 다작용성 고형 에폭시 수지, 결정성 에폭시 수지, 이작용성 고형 에폭시 수지, 트리글리시딜이소시아누레이트, 비스페놀 F형 에폭시 수지, 비스페놀 A형 에폭시 수지 등이 있다. 이들은 단독으로 또는 2종 이상이 함께 이용된다. 여기서, 다작용성 고형 에폭시 수지란 하나의 분자중 에폭시 기의 총 수가 3개 이상인 고형 에폭시 수지를 의미한다. 이러한 다작용성 고형 에폭시 수지로서는, 예를 들면 4작용성 나프탈렌형 에폭시 수지, 트리페닐메탄형 에폭시 수지, 디사이클로펜타디엔형 에폭시 수지, 삼정화학사의 텍모아 VG3l0lL, 오르토크레졸노볼락형 에폭시 수지 등이 있다. 또한 결정성 에폭시 수지란 X선 회절에 의해 다수의 결정 피크를 나타내는 고형 에폭시 수지이고, 물리적으로는 날카로운 융점을 나타내고, 용융시에는 분자 사이의 상호작용이 거의 없기 때문에 극단적으로 점도가 낮아지는 성질을 갖는 것을 의미한다. 이러한 결정성 에폭시 수지로서, 예를 들면 비스페놀형, 비페닐형, 스틸벤형 등이 있다. 그리고, 결정성 에폭시 수지중에서도 융점이 90℃ 이상인 것을 이용하는 경우에는 80℃ 이하에서의 유동성이 양호해진다고 하는 이유 때문에 2종 이상을 조합하여 이용하는 것이 바람직하다.
상기 에폭시 수지(A 성분)중 결정성 에폭시 수지로서는, 예를 들면 시판되고 있는 상품명 GK-4137(신일철화학사 제품), 상품명 GK-5079(신일철화학사 제품), 상품명 YDC-1312(동도화성사제) 등이 있다. 또한, 상기 GK-4137은 하기의 화학식 1로 표시된다. 또한, 상기 GK-5079는 하기의 화학식 2로 표시된다. 또한, 상기 YDC-l312는 하기 화학식 3으로 표시된다:
또한, 상기 결정성 에폭시 수지중 비페닐형 에폭시 수지는 하기 화학식 4로 표시된다:
상기 식에서,
R3내지 R6은 수소 원자 또는 탄소수 1 내지 5의 알킬 기이고, 서로 동일하거나 상이할 수 있다.
상기 화학식 4의 R3내지 R6으로 표시되는 탄소수 1 내지 5의 알킬 기로서는 메틸 기, 에틸 기, n-프로필 기, 이소프로필 기, n-부틸 기, 이소부틸 기, 2급-부틸 기, 3급-부틸 기 등의 직쇄형 또는 분지형의 저급 알킬 기가 있고, 상기 R3내지 R6은 서로 동일하거나 상이할 수 있다.
그리고, 상기 비페닐형 에폭시 수지로서, 상기 R3내지 R6이 모두 메틸 기인 하기 화학식 5로 표시되는 구조의 비페닐형 에폭시 수지 및 상기 R3내지 R6이 모두 수소인 하기 화학식 6으로 표시되는 구조의 비페닐형 에폭시 수지가 각각 동량으로 함유되어 있는 혼합물을 이용할 수 있다:
그리고, A 성분인 에폭시 수지로서는, 에폭시 당량이 140 내지 270g/eq이고, 연화점이 50 내지 100℃이거나 또는 융점이 40 내지 150℃인 것을 이용하는 것이 바람직하고, 그중에서도 에폭시 당량이 150 내지 220g/eq이고, 연화점이 60 내지 80℃이거나 융점이 60 내지 130℃인 것을 이용하는 것이 바람직하다.
상기 A 성분과 동시에 이용되는 산 무수물계 경화제(B 성분)로서는, 상기 에폭시 수지(A 성분)의 경화제로서 작용할 수 있는 것이면 특별히 한정되는 것은 아니고 각종 산 무수물을 이용할 수 있지만, 소기의 목적을 손상하지 않는 범위이면 각종 페놀 수지, 아민류, 프탈산류 등을 함께 사용하는 것도 바람직하다. 상기 산 무수물계 경화제(B 성분)로서는, 헥사하이드로무수프탈산, 메틸헥사하이드로무수프탈산, 테트라하이드로무수프탈산, 무수프탈산, 무수트리멜리트산 등이 있다. 이를 단독으로 또는 2종 이상 함께 사용할 수 있다.
그리고, B 성분인 산 무수물로서는 당량이 100 내지 200인 것을 이용하는 것이 바람직하고, 그 중에서도 특히 당량이 l50 내지 180이고, 또한, 상온에서 액상인 것을 이용하는 것이 바람직하다.
상기 에폭시 수지(A 성분)와 산 무수물계 경화제(B 성분)의 배합 비율은 상기 에폭시 수지에 대하여 0.6 내지 l.4당량이 되도록 배합하는 것이 바람직하다. 보다 바람직하게는 0.7 내지 1.1당량이다.
상기 에폭시 수지(A 성분)와 산 무수물계 경화제(B 성분)의 조합에 있어서는, 예를 들면 비스페놀 F형 에폭시 수지[특히 상품명 YDF-8170(동도화성사 제품)] 및 메틸헥사하이드로무수프탈산[메틸화 HHPA(예를 들면 리카시드 MH-700, 신일본이화사 제품)]을 조합하여 이용하는 것이 경화성, 내열성, 유동성의 면에서 바람직하다.
상기 A 성분 및 B 성분과 함께 이용되는 잠재성 경화 촉진제(C 성분)는 이를 함유하는 반도체 밀봉용 수지 조성물을 50℃ 대기하에서 72시간 방치한 후의 점도(측정 온도: 80℃)가 방치 전의 점도의 10배 이하인 것으로, 예를 들면, 각종 경화 촉진제로 이루어진 코어 부분이 하기의 화학식 7로 표시되는 구조 단위를 갖는 중합체를 주 성분으로 하는 쉘 부분으로 피복되는 코어/쉘 구조를 갖고, 이의 쉘 부분에 존재하는 반응성 아미노 기가 블로킹(blocking)되어 있는 마이크로캡슐형 경화 촉진제이다:
상기 식에서,
R1및 R2는 각각 수소 원자 또는 1가의 유기 기이고, 서로 동일하거나 상이할 수 있다.
이러한 마이크로캡슐형 경화 촉진제를 이용함으로써, 이를 함유하는 반도체 밀봉용 수지 조성물은 사용 가능 시간이 대단히 길어지고, 저장 안정성이 특히 우수해진다. 또한 통상의 경화 촉진제를 소량 사용하는 경우에도, 방치전의 점도에 대해 10배 이하, 통상적으로 1 내지 3배가 되면 잠재성 경화 촉진제로서 고려된다.
상기 마이크로캡슐형 경화 촉진제에서 코어 부분으로서 내포된 경화 촉진제로서는 경화 반응을 촉진하는 작용을 갖는 것이면 특별히 한정되지 않고, 종래 공지의 것이 이용된다. 그리고, 이 경우 마이크로캡슐을 조정할 때의 작업성 또는 수득되는 마이크로캡슐의 특성 면에서 실온에서 액상인 것이 바람직하다. 또한, 실온에서 액상이란 경화 촉진제 자신의 성상이 실온(25℃)에서 액상을 나타내는 경우 이외에, 실온에서 고체이더라도 임의의 유기 용제 등에 용해 또는 분산되어 액상이 되는 것들도 포함하는 것이다.
그리고, 상기 내포되는 경화 촉진제로서는, 예를 들면 아민계, 이미다졸계, 인계, 붕소계, 인-붕소계 등의 경화 촉진제가 있다. 구체적으로는 2-메틸이미다졸, 2-에틸이미다졸, 2-에틸-4-메틸이미다졸, 2-이소프로필이미다졸, 2-도데실이미다졸, 2-운데실이미다졸, 2-헵타데실이미다졸, 2-페닐이미다졸, 1-벤질-2-메틸이미다졸, 1-벤질-2-페닐이미다졸, 1-시아노에틸-2-메틸이미다졸 등의 이미다졸류; 에틸구아니딘, 트리메틸구아니딘, 페닐구아니딘, 디페닐구아니딘 등의 알킬 치환된 구아니딘류; 3-(3,4-디클로로페닐)-1,l-디메틸우레아, 3-페닐-1,1-디메틸우레아, 3-(4-클로로페닐)-1,1-디메틸우레아 등의 3-치환 페닐-1,1-디메틸우레아류; 2-메틸이미다졸린, 2-페닐이미다졸린, 2-운데실이미다졸린, 2-헵타데실이미다졸린 등의 이미다졸린류; 2-아미노피리딘 등의 모노아미노피리딘류; N,N-디메틸-N-(2-하이드록시-3-아릴옥시프로필)아민-N'-락트이미드 등의 아민이미드계; 에틸포스핀, 프로필포스핀, 부틸포스핀, 페닐포스핀, 트리메틸포스핀, 트리에틸포스핀, 트리부틸포스핀, 트리옥틸포스핀, 트리페닐포스핀, 트리사이클로헥실포스핀, 트리페닐포스핀/트리페닐보란 착체, 테트라페닐포스포늄테트라페닐보레이트 등의 유기 인계 화합물; 1,8-디아자비사이클로[5,4,0]운데센-7 등의 디아자비사이클로알켄계 화합물; 1,4-디아자비사이클로[2,2,2]옥탄 등이 있다. 이는 단독으로 또는 2종 이상 함께 이용된다. 그중에서도, 경화 촉진제 함유 마이크로캡슐의 제조가 용이하고, 또한 취급성이 용이하다는 점에서, 상기 이미다졸계 화합물이나 유기 인계 화합물이 바람직하게 이용된다.
상기 화학식 7로 표시되는 구조 단위를 갖는 중합체를 주 성분으로 하는 중합체는, 예를 들면 다가의 이소시아네이트류와 다가 아민류의 다중 부가 반응에 의해 수득된다. 또는, 다가 이소시아네이트류와 물의 반응에 의해 수득된다.
상기 다가 이소시아네이트류로서는, 분자 내에 2개 이상의 이소시아네이트 기를 갖는 화합물이면 되고, 구체적으로는, m-페닐렌디이소시아네이트, p-페닐렌디이소시아네이트, 2,4-톨릴렌디이소시아네이트, 2,6-톨릴렌디이소시아네이트, 나프탈렌-1,4-디이소시아네이트, 디페닐메탄-4,4'-디이소시아네이트, 3,3'-디메톡시-4,4'-비페닐디이소시아네이트, 3,3'-디메틸디페닐메탄-4,4'-디이소시아네이트, 크실렌-1,4-디이소시아네이트, 4,4'-디페닐프로판디이소시아네이트, 트리메틸렌디이소시아네이트, 헥사메틸렌디이소시아네이트, 프로필렌-1,2-디이소시아네이트, 부틸렌-1,2-디이소시아네이트, 사이클로헥실렌-1,2-디이소시아네이트, 사이클로헥실렌-1,4-디이소시아네이트 등의 디이소시아네이트류; p-페닐렌디이소티오시아네이트, 크실렌-1,4-디이소티오시아네이트, 에틸리딘디이소티오시아테이트 등의 트리이소시아네트류; 4,4'-디메틸디페닐메탄-2,2',5,5'-테트라이소시아네이트 등의 테트라이소시아네이트류; 헥사메틸렌디이소시아네이트와 헥산트리올의 부가물, 2,4-톨릴렌디이소시아네이트와 프렌쯔 카테콜의 부가물, 톨릴렌디이소시아네이트와 헥산트리올의 부가물, 톨릴렌디이소시아네이트와 트리메틸올프로판의 부가물, 크실렌디이소시아네이트와 트리메틸올프로판의 부가물, 헥사메틸렌디이소시아네이트와 트리메틸올프로판의 부가물, 트리페닐디메틸렌트리이소시아네이트, 테트라페닐트리메틸렌테트라이소시아네이트, 펜타페닐테트라메틸렌펜타이소시아네이트, 리딘 이소시아네이트, 헥사메틸렌디이소시아네이트 등의 지방족 다가 이소시아네이트의 삼량체와 같은 이소시아네이트 예비중합체 등을 들 수 있다. 이들은 단독으로 또는 2종 이상 혼합하여 사용된다.
상기 다가 이소시아네이트류 중에서도 마이크로캡슐을 제조하는 경우의 조막성(造膜性) 및 기계적 강도의 면에서, 톨릴렌디이소시아네이트와 트리메틸올프로판의 부가물(X) 및 크실렌디이소시아네이트와 트리메틸올프로판의 부가물(Y)중 하나 이상인 3가의 이소시아네이트 예비중합체를 사용하는 경우가 바람직하다. 또한, 트리페닐디메틸렌트리이소시아네이트도 바람직한 다가 이소시아네이트로서 사용될 수 있다.
한편, 상기 다가 이소시아네이트류와 반응시키는 다가 아민류로서는, 분자 내에 2개 이상의 아미노 기를 갖는 화합물이면 좋고, 구체적으로는 디에틸렌트리아민, 트리에틸렌테트라민, 테트라에틸렌펜타민, 1,6-헥사메틸렌디아민, 1,8-옥타메틸렌디아민, 1,12-도데카메틸렌디아민, o-페닐렌디아민, m-페닐렌디아민, p-페닐렌디아민, o-크실렌디아민, m-크실렌디아민, p-크실렌디아민, 멘탄디아민, 비스(4-아미노-3-메틸사이클로헥실)메탄, 이소포론디아민, 1,3-디아미노사이클로헥산, 스피로아세탈계 디아민 등을 들 수 있다. 이들은 단독으로 또는 2종 이상 합하여 사용된다.
한편, 상기 다가 이소시아네이트류와 물의 반응에서는, 먼저 다가 이소시아네이트류의 가수분해에 의해 아민이 형성되고, 이 아민이 미반응의 이소시아네이트 기와 반응(소위 자가 다중 부가 반응)함으로써 상기 화학식 7로 표시되는 구조 단위를 갖는 중합체를 주 성분으로 하는 중합체를 형성한다.
또한, 상기 쉘 부분[벽막(壁膜)]을 형성하는 중합체로서는, 예를 들면 상기 다가 이소시아네이트와 동시에 다가 알콜을 함께 사용하여, 우레탄 결합을 함께 갖는 폴리우레탄-폴리우레아를 들 수 있다.
상기 다가 알콜로서는, 지방족, 방향족 또는 지환족 중 어느 것이어도 좋고, 예컨대, 카테콜, 레조르시놀, 1,2-디히드록시-4-메틸벤젠, 1,3-디히드록시-5-메틸벤젠, 3,4-디히드록시-1-메틸벤젠, 3,5-디히드록시-1-메틸벤젠, 2,4-디히드록시에틸벤젠, 1,3-나프탈렌디올, 1,5-나프탈렌디올, 2,7-나프탈렌디올, 2,3-나프탈렌디올, o,o'-비페놀, p,p'-비페놀, 비스페놀 A, 비스-(2-히드록시페닐)메탄, 크실렌디올, 에틸렌글리콜, 1,3-프로필렌글리콜, 1,4-부틸렌글리콜, 1,5-펜탄디올, 1,6-헥산디올, 1,7-헵탄디올, 1,8-옥탄디올, 1,1,1-트리메틸올프로판, 헥산트리올, 펜타에리트리톨, 글리세린, 소르비톨 등을 들 수 있다. 이들은 단독으로 또는 2종 이상 혼합하여 사용된다.
상기 마이크로캡슐형 경화 촉진제는, 예를 들면 하기 개시된 3단계 공정을 수행하여 제조될 수 있다.
제 1 공정
코어 성분인 경화 촉진제를 벽막(쉘)의 원료인 다가 이소시아네트중에 용해 또는 미세 분산시켜 유상을 형성한다. 이어서, 분산 안정제를 함유하는 수계 매체(수상)중에 상기 유상을 유적형으로 분산시켜 0/W형(유상/수상형)의 에멀젼을 제조한다. 이후에 상기 0/W 형 에멀젼의 수상에 다가 아민을 첨가하여 용해시킴으로써 유상중의 다가 이소시아네이트와의 사이에서 계면중합시켜 다중 부가 반응을 일으킨다. 또는 상기 O/W형 에멀젼을 가온시킴으로써 유상중의 다가 이소시아네이트가 수상과의 계면에서 물과 반응하여 아민을 생성한 후, 이어서 자가 다중 부가 반응을 일으킨다. 이렇게하여, 폴리우레아계 중합체, 바람직하게는 상기 화학식 7로 표시되는 구조 단위를 갖는 폴리우레아를 쉘 부분(벽막)으로 하는 마이크로캡슐을 제조하여 마이크로캡슐 분산액을 수득한다.
한편, 고체형의 경화 촉진제를 유기 용제에 용해시켜 코어 성분으로 사용하는 경우에는 S/0/W (고상/유상/수상) 유형의 에멀젼이 된다. 또한, 이 에멀젼 유형은 경화 촉진제가 친유성인 경우이고, 경화 촉진제가 친수성을 갖는 경우에는 상기 에멀젼 유형의 형성이 어려워지지만, 이 경우에는 용해도를 조절하여 O/O(유상/유상)형의 에멀젼 형태 또는 S/O/O (고상/유상/유상)형의 에멀젼 형태로서 계면중합을 실행하는 것이 바람직하다.
이 경우의 유기 용제로서는 실온에서 액상이면 특별히 한정되지는 않지만, 적어도 쉘 부분(벽막)을 용해시키지 않는 것을 선택해야 한다. 구체적으로는, 아세트산에틸, 메틸에틸케톤, 아세톤, 염화메틸렌, 크실렌, 톨루엔, 테트라하이드로푸란 등의 유기 용제 외에, 페닐크실릴에탄, 디알킬나프탈렌 등의 오일류를 이용할 수 있다.
제 2 공정
상기 제 1 공정에서 얻어진 마이크로캡슐 분산액에 대하여 블로킹제를 첨가하여 용해 또는 분산시킨다. 이 때, 원심분리 등에 의해 수상중의 분산 안정제 또는 미반응된 아민을 한 번 제거한 후에, 상기 블로킹제를 첨가하는 것이 효과적이다.
제 3 공정
상기 제 2 공정에서 아미노 기를 블로킹제로 블로킹한 마이크로캡슐 분산액을 원심분리 또는 여과 등에 의해 과다한 블로킹제를 제거한 후에, 건조시킴으로써 분말 상태의 마이크로캡슐형 경화 촉진제를 제조할 수 있다.
우선, 상기 제 1 공정에서 수계 매체(수상)에 첨가되는 분산 안정제로서는 폴리비닐알콜, 하이드록시메틸셀룰로즈 등의 수용성 고분자류, 음이온계 계면활성제, 비이온계 계면활성제, 양이온계 계면활성제 등의 계면활성제류 등이 있다. 또한, 콜로이드성 실리카, 점도 광물 등의 친수성 무기 콜로이드 물질류 등을 사용할 수 있다. 이들 분산 안정제의 첨가량은 수상중 O.1 내지 10중량%가 되도록 설정되는 것이 바람직하다.
또한, 상기 제 2 공정에 있어서 사용하는 블로킹제로서는 아미노 기와의 반응성을 갖는 화합물이면 특별히 한정되지 않지만, 예를 들면 에폭시 화합물, 알데히드 화합물, 산 무수물, 에스테르 화합물, 이소시아네이트 화합물 등의 아미노 기와 반응하여 공유 결합을 형성하는 화합물을 들 수 있다. 또한, 아세트산, 포름산, 락트산, 옥살산, 숙신산 등의 유기 카복실산류; p-톨루엔설폰산, 2-나프탈렌설폰산, 도데실벤젠설폰산 등의 유기 설폰산류; 페놀 화합물; 붕산, 인산, 질산, 아질산, 염산 등의 무기산류; 실리카, 에어로실(aerosil) 등의 산성 표면을 갖는 고체 물질 등의 아미노 기와 중화 반응하여 염을 형성하는 산성 화합물을 들 수 있다. 또한, 이들 화합물중에서도, 상기 산성 화합물은 벽막 표면 및 벽막 내부에 존재하는 아미노 기를 효과적으로 블로킹하는 화합물로서 바람직하게 사용되고, 특히 포름산, 유기 설폰산이 바람직하게 사용된다.
상기 블로킹제의 첨가량은, 벽막 표면 및 벽막 내부에 존재하는 아미노 기와 동일한 몰수의 블로킹제가 첨가된다. 실용적으로는, 예를 들면 블로킹제로서 산성 화합물을 사용하는 경우, 마이크로캡슐 제조(계면중합) 직후의 분산액에 산성 물질(산성 화합물)을 첨가하고, 분산액의 pH를 염기성으로부터 산성, 바람직하게는 pH 2 내지 5로 조정하고, 그런 후에 원심 분리 또는 여과 등의 수단에 의해 과잉의 산성 화합물을 제거하는 방법을 들 수 있다.
또한, 상기 제 1 내지 제 3 공정으로 이루어진 마이크로캡슐형 경화 촉진제의 제법에 있어서, 제 2 공정으로서, 마이크로캡슐 분산액을 산성 양이온 교환 수지 컬럼에 통과시킴으로써 반응하지 않은 유리 아민을 제거하거나 잔존하는 아미노 기를 중화시키는 수법도 사용된다.
수득된 마이크로캡슐형 경화 촉진제의 평균 입경은 특별히 한정되지 않지만, 예를 들면 균일한 분산성의 관점에서, 0.05 내지 500㎛ 범위로 설정하는 것이 바람직하고, 0.1 내지 30㎛의 범위가 보다 바람직하다. 상기 마이크로캡슐형 경화 촉진제의 형태로서는 구의 형태가 바람직하지만, 타원 형태일 수도 있다. 또한, 이러한 마이크로캡슐의 형상이 완전한 구의 형태가 아니고 타원 형태 또는 평평한 형태 등과 같이 일률적으로 입경이 정해지지 않는 경우에는 그의 최장 입경과 최단 입경의 단순한 평균값을 평균 입경으로 한다.
또한, 상기 마이크로캡슐형 경화 촉진제에 있어서, 내포된 경화 촉진제의 양은 마이크로캡슐 전체 양의 10 내지 95중량%로 설정하는 것이 바람직하고, 30 내지 80중량%가 특히 바람직하다. 즉, 경화 촉진제의 내포량이 10중량% 미만이면, 경화 반응의 시간이 지나치게 길어져서 반응성이 부족하게 되고, 역으로 경화 촉진제의 내포량이 95중량%를 초과하면, 벽막의 두께가 너무 얇아져서 코어 부분(경화제)의 격리성 및 기계적 강도가 부족하게 되는 문제가 있기 때문이다.
또한, 상기 마이크로캡슐형 경화 촉진제의 입경에 대한 쉘 부분(벽막)의 두께의 비율은 3 내지 25%로 설정하는 것이 바람직하고, 특히 바람직하게는 5 내지 25%로 설정한다. 즉, 상기 비율이 3% 미만에서는 에폭시 수지 조성물 제조시의 혼련(混練) 공정에 있어서 부가되는 전단력에 대하여 충분한 기계적 강도가 수득되지 않고, 또한 25%를 초과하면 내포된 경화 촉진제의 방출이 불충분하게 되는 경향이 보이기 때문이다.
상기 잠재성 경화 촉진제(C 성분)의 배합량은 상기 산 무수물계 경화제(B 성분) 100중량부(이하 "부"로 약칭)에 대하여 0.1 내지 40부로 설정하는 것이 바람직하다. 특히 바람직하게는 5 내지 20부이다. 즉, 상기 잠재성 경화 촉진제의 배합량이 0.1부 미만인 경우에는 경화 속도가 지나치게 느려져서 강도의 저하를 가져오고, 40부를 초과하면 경화 속도가 지나치게 빨라져서 유동성이 손상될 염려가 있기 때문이다.
또한, 본 발명에 있어서, C 성분인 잠재성 경화 촉진제로서 상기의 경화 촉진제 함유 마이크로캡슐 이외에, 소기의 목적을 손상시키지 않으면 시판중인 마이크로캡슐형 경화 촉진제를 사용할 수 있다. 시판되는 제품으로서는, 예를 들면 상품명 MCE-9957(일본 화약사 제조, 메틸메타크릴레이트를 벽막으로서 사용하고 있는 제품), 아사히치바사 제조의 노바큐어(상품명 HX-3748, 3741, 3742, HX-3921HR, HX-3941HP) 등을 들 수 있다. 또한, 마이크로캡슐형 경화 촉진제 이외의 경화 촉진제이어도, 디시안디아미드 또는 부사화성공업사 제조의 프지큐어-FXR-1030, FXE-1000 등의 촉매 활성이 약한 것 및 통상의 경화 촉진제를 소량 첨가하여 촉매 활성을 약하게 한 것도 좋다.
상기 A 내지 C 성분과 함께 사용되는 무기질 충전제(D 성분)로서는, 특별히 한정하는 것은 아니고, 각종 무기질 충전제를 사용할 수 있다. 예를 들면, 실리카, 점토, 석고, 탄산 칼슘, 황산 바륨, 알루미나, 산화 바륨, 탄화 규소, 질화 규소, 에어로실 등을 들 수 있지만, 니켈, 금, 구리, 은, 주석, 납, Bi 등의 전도성 입자를 첨가할 수 있다. 그중에서도, 구 형태의 실리카 분말, 구체적으로는 구 형태의 용융 실리카 분말이 특히 바람직하게 사용된다. 더욱이, 평균 입경 0.01 내지 60㎛의 범위인 것이 바람직하고, 더욱 바람직하게는 0.1 내지 15㎛의 범위인 것이 있다. 또한, 본 발명에 있어서, 구 형태로는 유동식 입자상 분석 장치[시스멕스(SYSMEX)사 제조의 FPIA-100 유형]를 사용하여 측정된 진구도(眞球度)가 평균 0.85 이상인 것을 말한다.
그리고, 상기 무기질 충전제(D 성분)의 함유 비율은 반도체 밀봉용 수지 조성물 전체중의 50 내지 92중량%로 되도록 설정하는 것이 바람직하고, 특히 바람직하게는 60 내지 88중량%이다. 즉, 무기질 충전제의 함유 비율이 50중량% 미만에서는 경화물의 선팽창계수가 커지고, 응력이 발생되기 쉬운 경향이 보이고, 92중량%를 초과하면 유동성이 저하하고, 토출 및 도포 작업성이 악화되는 경향이 보이기 때문이다.
또한, 본 발명의 반도체 밀봉용 수지 조성물에는 상기 A 내지 D 성분 이외에, 필요에 따라 다른 첨가제를 적절히 선택하여 배합할 수 있다.
상기 다른 첨가제로서는, 예를 들면 난연제, 왁스, 에틸 알콜, 메틸 알콜 등의 알콜류, 폴리프로필렌글리콜, 폴리에틸렌글리콜, 글리세린 등의 글리콜류, 평탄화제, 소포제, 용매제, 안료, 염료, 실란 커플링제, 티타네이트계 커플링제 등을 들 수 있다. 상기 실란 커플링제로서는, 예를 들면 γ-머캅토프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란, β-(3,4-에폭시사이클로헥실)에틸트리메톡시실란, γ-메타크릴옥시프로필트리메톡시실란, 아미노 기 함유 실란 등을 들 수 있고, 이들은 단독으로 또는 2종 이상 함께 사용된다.
또한, 상기 난연제로서는, 노볼락 형의 브롬화 에폭시 수지, 브롬화 비스페놀 A형 에폭시 수지, 삼산화 안티몬, 오산화 안티몬, 수산화 마그네슘, 수산화 알루미늄 등의 금속 화합물, 적인, 인산 에스테르 등의 인계 화합물 등을 들 수 있고, 이들은 단독으로 또는 2종 이상 함께 사용된다.
더욱이, 상기 난연제 이외에, 하기 화학식 8로 표시되는 다면체 형상의 금속 수산화물을 사용할 수 있다. 이러한 금속 수산화물은 결정 형상이 다면체 형상을 갖는 것으로, 종래의 육각판 형상을 갖는 것 또는 비늘 조각 형상 등과 같이 이른바 두께가 얇은 평판 형상의 결정 형상을 갖는 것은 아니고, 종방향 및 횡방향과 함께 두께 방향(c축 방향)으로의 결정 성장이 크고, 예를 들면 판상 결정의 것이 두께 방향(c축 방향)으로 결정 성장함으로써 입체적으로도 구 형태에 근접한 입자 형태의 결정 형상, 예를 들면 약 12면체, 약 8면체, 약 4면체 등의 형상을 갖는 금속 수산화물을 말한다:
M1-xQx(OH)2
상기 식에서,
M은 Mg, Ca, Sn 및 Ti로 이루어진 군으로부터 선택되는 1종 이상의 금속 원자이고,
Q는 Mn, Fe, Co, Ni, Cu 및 Zn으로 이루어진 군으로부터 선택되는 1종 이상의 금속 원자이고,
x는 0.01 내지 0.5의 정수이다.
이와 같은 결정 형상의 다면체 형상을 갖는 금속 수산화물은, 예를 들면 금속 수산화물의 제조 공정에서의 각종 조건 등을 제어함으로써, 종방향 및 횡방향과 함께 두께 방향(c축 방향)으로의 결정 성장이 큰, 목적하는 다면체 형상, 예를 들면 약 12면체, 약 8면체, 약 4면체 등의 형상을 갖는 금속 수산화물을 수득할 수 있고, 통상적으로 이들의 혼합물을 수득한다.
상기 다면체 형상을 갖는 금속 수산화물의 구체적인 대표예로서는, Mg1-xNix(OH)2(0.01<x<0.5), Mg1-xZnx(OH)2(0.01<x<0.5) 등이 있다. 이들 금속 수산화물의 시판품으로서는, 예를 들면 다테호 화학공업사 제조의 에코마그를 들 수 있다.
또한, 상기 다면체 형상을 갖는 금속 수산화물의 종횡 비율은, 통상 1 내지 8, 바람직하게는 1 내지 7, 특히 바람직하게는 1 내지 4이다. 여기서 말하는 종횡 비율은, 금속 수산화물의 긴 입경과 짧은 입경의 비율을 나타내는 것이다. 즉, 종횡 비율이 8을 초과하면, 이 금속 수산화물을 함유하는 에폭시 수지 조성물이 용융된 경우의 점도 저하에 대한 효과가 부족하게 된다.
상기 왁스로서는 고급 지방산, 고급 지방산 에스테르, 고급 지방산 칼슘, 아미드계 등의 화합물이 있고, 단독으로 또는 2종 이상 함께 사용된다.
또한, 본 발명의 반도체 밀봉용 수지 조성물에는, 상기 다른 첨가제 이외에, 실리콘 오일 및 실리콘 고무, 합성 고무, 반응성 희석제 등의 성분을 배합하여 저응력화를 도모하거나, 내습 신뢰성 시험에 있어서 신뢰성 향상을 목적으로 하여 하이드로탈사이트류, 수산화 비스무트 등의 이온 포착제를 배합하여도 좋다.
본 발명의 반도체 밀봉용 수지 조성물은, 예를 들면 다음와 같이 하여 제조할 수 있다. 즉, 상기 A 내지 D 성분 및 필요에 따라 다른 첨가제를 혼합한 후, 만능 교반 용기 등의 혼련기에 걸어 가열 상태로 혼련함으로써 용융 혼합한다. 다음으로, 이를 실온(25℃ 정도)으로 냉각함으로써 목적하는 반도체 밀봉용 수지 조성물을 제조할 수 있다. 또한, 반도체 밀봉용 수지 조성물의 유동성을 조정하기 위해 유기 용제를 첨가할 수 있다. 상기 유기 용제로서는, 예를 들면 톨루엔, 크실렌, 메틸에틸케톤(MEK), 아세톤, 디아세톤, 알콜 등이 있다. 이들은 단독으로 또는 2종 이상 함께 사용한다.
이와 같이 하여 수득된 반도체 밀봉용 수지 조성물은 25℃에서 고체이거나 25℃에서 점도 700Paㆍs 이상이고, 또한 80℃에서 점도 500Paㆍs 이하로 설정되지 않으면 안된다. 특히 바람직하게는, 25℃에서 고체이거나 25℃에서 점도 700Paㆍs 이상이고, 또한 80℃에서 점도 300Paㆍs 이하이다. 즉, 25℃에서 700Paㆍs 미만인 경우에는 저장 안정성이 떨어지고, 또한 80℃에서 500Paㆍs를 초과하는 경우에는 토출 및 도포 작업성이 악화되어, 모두 초기의 특성을 만족시킬 수 없기 때문이다.
또한, 상기 반도체 밀봉용 수지 조성물의 25℃ 및 80℃에서의 각 점도는 상기 각 온도에서 E형 점도계를 사용하여 측정된다. 구체적으로는, 하기에 나타낸 바와 같다.
[25℃에서의 점도]
동기 산업사 제조의 RE80U형 회전자는 3°×R7.7을 사용하고, 원뿔 회전자의 회전수 1rpm에서 1분간 전처리시킨 후, 0.1rpm에서 10분간 방치한 후의 값을 측정한다.
[80℃에서의 점도]
동기 산업사 제조의 RE80R형에서, 점도 100Paㆍs 미만인 것은 회전자 3°×R14, 점도 100Paㆍs 이상인 것은 회전자 3°×R7.7을 사용하여, 원뿔 회전자 회전수 1rpm에서 1분간 전처리시킨 후, 0.5rpm에서 10분간 방치한 후의 값을 측정한다.
본 발명의 반도체 밀봉용 수지 조성물을 사용하여 반도체 장치를 제조하는 것은 종래 공지된 각종 방법에 의해 수행할 수 있다. 예를 들면, 플립 칩(flip chip), COB, 그래프 톱, 공동 충전 등에 의한 실장에 있어서는, 가온(40 내지 90℃ 정도, 적합하게는 60 내지 80℃ 정도)시킨 상기 반도체 밀봉용 수지 조성물을 디스펜서를 사용하여 포팅(potting)시킨 후, 가열 경화시켜 밀봉 수지층을 형성함으로써 반도체 장치를 제조할 수 있다. 또한, 미리 가온시키지 않고 고형 또는 반고형의 반도체 밀봉용 수지 조성물을 반도체 소자 위에 직접 접착 또는 도포하고, 이후 가열 경화시켜 밀봉 수지층을 형성함으로써 반도체 장치를 제조할 수 있다. 또한, 상기 실장은 진공하에 수행할 수 있다.
상기 반도체 장치의 제조 방법중 플립 칩의 실장에 대하여, 사이드필 밀봉 방법, 프레스범프 밀봉 방법, 인쇄 밀봉 방법을 예로서 구체적으로 설명한다.
[사이드필 밀봉 방법]
우선, 배선 회로 기판 상에 복수의 접속용 전극부를 끼워 반도체 소자가 탑재된 것을 준비한다. 이어서, 미리 가온(40 내지 130℃ 정도, 바람직하게는 60 내지 100℃ 정도) 시킨 배선 회로 기판과 반도체 소자의 공간에, 가온(40 내지 90℃ 정도, 바람직하게는 60 내지 80℃ 정도) 시킨 상기 반도체 밀봉용 수지 조성물을 디스펜서를 사용하여 주입하고 충전시킨 후, 가열 경화시켜 밀봉 수지층을 형성함으로써 플립 칩 실장에 의한 반도체 장치를 제조할 수 있다.
또한, 미리 가온시키지 않고, 고형 또는 반고형의 반도체 밀봉용 수지 조성물을 반도체 소자 상 또는 근방에 대하여 직접 접착 또는 도포를 수행하고, 이후 가열 경화시켜 상기 반도체 소자와 배선 회로 기판의 공간에 밀봉 수지층을 형성할 수 있다.
또한, 상기 사이드필 밀봉 방법에 의한 반도체 장치의 제조는 진공하에 수행할 수 있다. 진공하에 수행하는 장치로서는, 예를 들면 무사시 엔지니어링사 제조의 형식 MBC-V 시리즈 등이 있다. 또한, 상기 진공하에 반도체 장치를 제조하는 경우, 진공하에서 배선 회로 기판과 반도체 소자의 공간에 반도체 밀봉용 수지 조성물을 디스펜서를 이용하여 주입 충전한 후, 대기압으로 되돌려서 더욱 반도체 밀봉용 수지 조성물을 충전한다고 하는 차압 충전을 수행할 수 있다.
[프레스범프 밀봉 방법]
우선, 배선 회로 기판 상에 가온(40 내지 90℃ 정도, 바람직하게는 60 내지 80℃ 정도) 시킨 상기 반도체 밀봉용 조성물을 디스펜서를 이용하여 포팅한다. 이 후, 플립 칩 결합제 등에 의한 프레스범프 접속 방식에 의해, 반도체 소자와 배선 회로 기판의 전기적 접속과 동시에 밀봉 수지층을 형성함으로써 플립 칩 실장에 의한 반도체 장치를 제조할 수 있다.
또한, 미리 가온시키지 않고, 고형 또는 반고형의 반도체 밀봉용 수지 조성물을 반도체 소자 또는 배선 회로 기판에 대하여 직접 접착 또는 도포를 수행하고, 이 후 프레스범프 접속 방식에 의해 반도체 소자와 배선 회로 기판의 전기적 접속과 동시에 밀봉 수지층을 형성할 수도 있다.
또한, 상기 프레스범프 밀봉 방법에 의한 반도체 장치의 제조는 필요에 따라 진공하에 수행될 수 있다.
또한, 디스펜서를 이용하여 포팅하는 대신에, 가능하다면 인쇄에 의해 도포하고, 그 후 플립 칩 결합제 등에 의한 프레스범프 접속 방식에 의해 반도체 소자와 배선 회로 기판의 전기적 접속과 동시에 밀봉 수지층을 형성할 수도 있다. 또한, 인쇄에 의한 도포는 인쇄 분위기 전체를 가온하거나, 마스크, 스키지 등을 부분적으로 가온시킬 수 있다(가온의 기준은 40 내지 100℃이다).
[인쇄 밀봉 방법]
우선, 배선 회로 기판 상에 복수의 접속용 전극부를 끼우고 반도체 소자가 탑재된 것을 준비한다. 이어서, 미리 가온(40 내지 130℃ 정도, 바람직하게는 60 내지 100℃ 정도) 시킨 배선 회로 기판과 반도체 소자의 공간에, 가온(40 내지 90℃ 정도, 바람직하게는 60 내지 80℃ 정도) 시킨 상기 반도체 밀봉용 수지 조성물을 디스펜서를 사용하여 적하하고 인쇄 밀봉에 의해 밀봉 수지층을 형성시킴으로써 플립 칩 실장에 의한 반도체 장치를 제조할 수 있다.
상기 인쇄 밀봉에 대해서는, 진공 차압을 이용한 도레엔지니어링사 제조의 진공 인쇄 밀봉 장치(형식 VPE-100 시리즈)를 사용하는 것이 밀봉 수지층에 기포가 들어가기에 어렵다는 점에서 바람직하다.
또한, 미리 가온시키지 않고, 고형 또는 반고형 반도체 밀봉용 수지 조성물을 스테이지, 스키지 등에 대하여 직접 접착 또는 도포를 수행하고, 인쇄 밀봉하는 것도 가능하다.
한편, 상기 반도체 장치의 제조 방법중 공동 충전 형태의 반도체 장치의 제조 방법에 대하여 구체적으로 설명한다.
우선, 배선 회로 기판 상에 반도체 소자가 탑재되어, 이들이 본딩 와이어(bonding wire) 등에 전기적으로 접속된 것을 준비한다. 이어서, 미리 가온(40 내지 130℃ 정도, 바람직하게는 60 내지 100℃ 정도) 시킨 배선 회로 기판과 반도체 소자에, 가온(40 내지 90℃ 정도, 바람직하게는 60 내지 80℃ 정도) 시킨 상기 반도체 밀봉용 수지 조성물을 디스펜서를 사용하여 포팅하고 가열 경화시켜 반도체 소자를 내장하도록 밀봉 수지층을 형성시킴으로써 공동 충전 형태의 반도체 장치를 제조할 수 있다.
또한, 미리 가온시키지 않고, 고형 또는 반고형 반도체 밀봉용 수지 조성물을 직접 접착 또는 도포를 수행하고, 이후 가열 경화시켜 상기 반도체 소자를 내장하도록 하는 밀봉 수지층을 형성하는 것도 가능하다.
또한 상기 밀봉 방법에 의한 반도체 장치의 제조는 진공하에 수행할 수 있다. 진공하에 수행하는 장치로서는, 예를 들면 무사시엔지니어링사 제조의 형식 MBC-V 시리즈 등이 있다.
다른 제조 방법에 대하여 기술한다. 즉, 우선 배선 회로 기판 상에 반도체 소자가 탑재되어 이들이 본딩 와이어 등으로 전기적으로 접속된 것을 준비한다. 이어서, 미리 가온(40 내지 130℃ 정도, 바람직하게는 60 내지 100℃ 정도) 시킨 배선 회로 기판과 반도체 소자 상에, 가온(40 내지 90℃ 정도, 바람직하게는 60 내지 80℃ 정도) 시킨 상기 반도체 밀봉용 수지 조성물을 인쇄 등에 의해 공급하고 가열 경화시켜 반도체 소자를 내장하도록 밀봉 수지층을 형성시킴으로써 공동 충전 형태의 반도체 장치를 제조할 수 있다.
상기 인쇄 밀봉에 의한 반도체 장치의 제조는 진공하에 수행될 수 있다. 또한, 진공하에 반도체 장치를 제조하는 경우, 진공하에서 인쇄 밀봉한 후, 주변의 기압을 올려 반도체 밀봉용 수지 조성물중의 빈 공간을 제거하고, 이 상태 그대로 더욱 마무리 인쇄를 수행할 수 있다.
이와 같이 하여 수득된 반도체 장치는, 예를 들면 실장용 기판(마더 보드)의 탑재에 사용되는 반도체 제품의 제조에 제공된다. 즉, 실장용 기판(마더 보드) 상에, 복수의 접속용 전극부를 끼워 반도체 장치를 탑재함과 동시에, 상기 실장용 기판과 반도체 장치 사이의 공간을 본 발명의 반도체 밀봉용 수지 조성물을 사용하여 충전하고, 가열 경화시킴으로써 밀봉 수지층을 형성시켜 반도체 제품을 제조한다.
상기 반도체 밀봉용 수지 조성물을 가열 경화시키는 방법으로서는, 특별히 한정되는 것은 아니지만, 예를 들면 대류식 건조기, IR 리플로 노(爐), 핫 플레이트 등을 사용한 가열 방법 등이 있다.
또한, 본 발명의 반도체 밀봉용 수지 조성물을 사용하는 것에 의한 상기 실장용 기판과 반도체 장치의 사이의 공간 충전 방법으로서는, 예를 들면 앞선 반도체 장치의 제조 방법중 플립 칩 실장에 대하여 기술한 것과 동일한 방법, 사이드필 밀봉 방법, 프레스범프 밀봉 방법, 인쇄 밀봉 방법 등이 있다. 또한, 상기 반도체 밀봉용 수지 조성물에, 니켈, 금, 은, 구리, 주석, 납, Bi 등의 전도성 입자를 분산시켜 ACF(Anisotropic Conductive Film: 이방성 전도성 필름), ACP(Anisotropic Conductive Paste: 이방성 전도성 페이스트)로서 플립 칩 실장에 사용할 수 있다. 이와 다른 사용 방법으로서, 상기 반도체 밀봉용 수지 조성물을 배선 회로 기판 상의 댐 재료로서 사용하거나 배선 회로 기판과 방열판의 접착제 및 다이 결합제로서 사용할 수 있다.
본 발명의 반도체 밀봉용 수지 조성물을 반도체 웨이퍼 및 매트릭스형 배선 회로 기판에 대하여 사용한 반도체 장치의 제조는 종래 공지된 각종 방법에 의해 수행할 수 있다.
돌기형의 전극부가 배치된 반도체 소자가 복수 형성된 반도체 웨이퍼에 대하여 사용된 경우에 대하여 기술한다. 즉, 상기 돌기형의 전극부 배치면에 가온(40 내지 90℃ 정도, 바람직하게는 60 내지 80℃ 정도) 시킨 상기 반도체 밀봉용 수지 조성물을 디스펜서를 사용해서 도포하여 반도체 밀봉용 수지 조성물로 이루어진 소정 두께의 수지층을 형성한다. 상기 반도체 밀봉용 수지 조성물로 이루어진 소정 두께의 수지층을 형성하는 경우에는 상기 돌기형 전극부의 적어도 선단부를 상기 수지층보다 노출되도록 설정한다. 이어서, 상기 수지층이 형성된 반도체 웨이퍼를 절단하여 반도체 장치를 제조한다.
상기 반도체 밀봉용 수지 조성물로 이루어진 수지층의 형성 방법으로서는 마스크의 개구부를 통한 인쇄에 의해 수행하는 방법이 있다.
상기 형성된 수지층은 최종적으로 가열 경화되면 좋고, 가열 경화 공정은 반도체 웨이퍼의 절단 전 및 절단 후에도 좋다.
한편, 개개의 배선 회로가 형성된 매트릭스형 배선 회로 기판 상에 탑재된 복수의 반도체 소자 전체 상에, 상기 반도체 밀봉용 수지 조성물을 공급하여 상기 반도체 소자를 내장하도록 수지층을 형성한다. 이어서, 상기 수지층을 가열 경화하여 복수의 반도체 소자를 수지 밀봉시킨 후, 수지 밀봉된 복수의 반도체 소자를 개개의 반도체 소자로 절단함으로써 반도체 장치를 제조한다.
상기 형성된 수지층은 최종적으로 가열 경화되면 좋고, 가열 경화 공정은 반도체 소자 마다의 절단 전 및 절단 후에도 좋다.
상기 반도체 밀봉용 수지 조성물로 이루어진 수지층의 형성 방법으로서는, 앞서 기술한 방법과 동일한, 디스펜서를 이용한 방법, 마스크의 개구부를 통한 인쇄에 의해 수행하는 방법이 있다.
또한, 돌기형 전극부가 배치된 반도체 소자가 복수 형성된 반도체 웨이퍼의 상기 돌기형 전극부 배치면에, 상기 반도체 밀봉용 수지 조성물을 공급하여 소정 두께의 수지층을 형성시킨 후, 상기 수지층이 형성된 반도체 웨이퍼를 개개의 반도체 소자로 절단한다. 이어서, 상기 절단된 반도체 소자의 수지층 형성면과 복수의 배선 회로 기판을 대면시킨 상태에서, 배선 회로 기판과 반도체 소자를 가열 압착함으로써 이들을 전기적으로 접속시킴과 동시에, 상기 수지층을 용융하여 경화시킴으로써 상기 반도체 소자와 배선 회로 기판의 사이에 밀봉 수지층을 형성하여 수지 밀봉시킨다. 이와 같이 하여 반도체를 제조한다.
또한, 개개의 배선 회로가 형성된 매트릭스형 배선 회로 기판 상에 상기 반도체 밀봉용 수지 조성물을 공급하여 수지층을 형성시킨 후, 상기 수지층이 형성된 배선 회로 기판을 개개의 배선 회로 기판으로 절단한다. 이어서, 복수의 접속용 전극부가 각각 배치된 반도체 소자의 접속용 전극부 배치면과 상기 절단된 배선 회로 기판을 대면시킨 상태로 반도체 소자와 배선 회로 기판을 가열 압착함으로써 이들을 전기적으로 접속시킴과 동시에, 상기 수지층을 용융하고 경화시킴으로써 반도체 소자와 배선 회로 기판의 사이에 밀봉 수지층을 형성시켜 수지 밀봉시킨다. 이와 같이 하여 반도체 장치를 제조한다.
상기 반도체 밀봉용 수지 조성물로 이루어진 수지층의 형성 방법으로서는 앞서 기술한 방법과 동일하고, 디스펜서를 사용하는 방법, 마스크의 개구부를 통한 인쇄에 의해 수행하는 방법 등이 있다.
다음으로, 실시예에 대하여 비교예와 함께 설명한다.
우선 실시예에 앞서 하기에 나타낸 각 성분을 준비하였다.
[에폭시 수지 a1]
하기의 화학식 1로 나타낸 결정성 에폭시 수지(에폭시 당량 174g/eq, 융점 79℃, 신일철 화학사 제조의 GK-4137):
화학식 1
[에폭시 수지 a2]
비스페놀 F형의 에폭시 수지(25℃에서 액상: 에폭시 당량 158g/eq, 동부화성사 제조의 에포토트 YDF-8170).
[에폭시 수지 a3]
비스페놀 A형 에폭시 수지(25℃에서 고체: 에폭시 당량 450g/eq, 유화 쉘사 제조의 에피코트 1001W).
[에폭시 수지 a4]
하기 화학식 2로 표시되는 결정성 에폭시 수지(에폭시 당량 190g/eq, 융점 78℃, 신일철 화학사 제조의 GK-5079):
화학식 2
[산 무수물]
메틸헥사히드로 무수프탈산(메틸화 HHPA, 신일본 이화사 제조, 리카시드 MH-700
[경화 촉진제 c1]
전술한 방법에 준하여 마이크로캡슐형 경화 촉진제를 제조하였다. 즉, 우선 크실렌디이소시아네이트 3몰과 트리메틸올프로판 1몰의 부가물 11부, 톨릴렌디이소시아네이트 3몰과 트리메틸올프로판 1몰의 부가물 4.6부를 경화 촉진제로서 트리페닐포스핀 7부와 아세트산에틸 3.9부의 혼합액중에 균일하게 용해시켜 유상을 제조하였다. 또한, 증류수 100부와 폴리비닐알콜 5부로 이루어진 수상을 별도로 제조하고, 여기에 상기 제조한 유상을 첨가하여 호모믹서(homomixer)에서 유화시켜 에멀젼 상태로 하고, 이를 환류관, 교반기, 적하 로트를 갖춘 중합 반응기에 투입하였다.
한편, 트리에틸렌테트라민 3부를 포함하는 수용액 10부를 제조하고, 이를 상기 중합 반응기에 준비된 적하 로트 내에 투입하고, 반응기 중의 에멀젼으로 적하하고, 70℃에서 3시간 계면중합을 수행하여 마이크로캡슐형 경화 촉진제의 수성 현탁액을 수득하였다. 이어서, 원심분리에 의해 수상중의 폴리비닐알콜 등을 제거한 후, 증류수 100부를 가하여 다시 분산을 수행하여 현탁액을 수득하였다.
이러한 현탁액에 대하여, 포름산을 적하하여 반응계의 pH를 3으로 조정하였다. 이렇게 함으로써 벽막 표면 및 내부의 아미노 기가 포름산에 의해 블로킹된 마이크로캡슐형 경화 촉진제를 제조하였다. 이와 같이 하여 수득된 마이크로캡슐형 경화 촉진제는 원심분리로 분별하고, 물에 의한 세정을 반복한 후 건조시켜 자유 유동성을 갖는 분말상 입자로서 단리하였다. 이러한 마이크로캡슐형 경화 촉진제의 평균 입경은 2㎛이었다. 또한, 마이크로캡슐의 입경에 대한 쉘의 두께의 비율은 15%이고, 트리페닐포스핀의 내포량은 전체의 30중량%이었다.
[경화 촉진제 c2]
일본 화약사 제조의 MCE-9957.
[경화 촉진제 c3]
2-에틸-4-메틸이미다졸(사국화성 공업사 제조의 큐아졸 2E4MZ).
[무기질 충전제 d1]
구 형태의 용융 실리카 분말(평균 입경 0.56㎛, 아도마택스사 제조의 SE-2100).
[무기질 충전제 d2]
구 형태의 융용 실리카 분말(평균 입경 15㎛, 전기 화학 공업사 제조의 FB-48X)
실시예 1 내지 4, 비교예
상기 각 성분을 하기의 표 1에 나타낸 배합 비율로 배합하고, 만능 교반 용기에서 혼련하여 용융 혼합하였다. 다음으로, 이를 실온으로 냉각함으로써 목적하는 반도체 밀봉용 수지 조성물을 제조하였다. 또한, 혼련하는 조건에 대해서는 다음에 나타내는 바와 같다. 즉, 우선 에폭시 수지 및 산 무수물을 투입하고 100℃에서 20분간 혼합하였다. 그 후, 80℃로 온도를 내리고 무기질 충전제를 가하여 20분간 혼합하였다. 그리고, 70℃까지 온도를 내리고, 경화 촉진제를 가하여 2분간 혼합하였다.
이와 같이 하여 수득된 실시예 및 비교예의 반도체 밀봉용 수지 조성물에 대하여, 25℃ 및 80℃에서의 점도를 E형 점도계를 이용하는 전술한 방법에 따라서 측정하였다. 다음으로, 유리 전이 온도(Tg), 저장 안정성(무기질 충전제의 침강도, 점도 변화도), 토출 및 도포 작업성, 사용 가능 시간에 대하여, 하기 방법에 따라 측정 및 평가하였다. 또한, 상기 반도체 밀봉용 수지 조성물을 사용하여 제조한 반도체 장치의 내습 신뢰성을 하기 방법에 따라 측정 및 평가하였다. 이어서, 이들의 결과를 하기의 표 2에 나타냈다.
[유리 전이 온도(Tg)]
미리 탈기포 처리한 반도체 밀봉용 수지 조성물을 사용하여 150℃에서 3시간 경화시킨 시편을 리가크사 제조의 TMA 장치(유형 번호 MG800GM)를 사용하여 측정하였다. 또한, 측정 조건은 승온 5℃/분에서 하중 30g으로 수행하였다. 이어서, 횡축을 온도, 종축을 연신으로 하는 그래프를 작성하고, 50 내지 70℃ 사이의 접선과 200 내지 230℃ 사이의 접선의 교점을 Tg로 하여 구하였다.
[저장 안정성]
*1: 무기질 충전제의 침강도
내경 16mmφ, 높이 180mm의 시험관에 반도체 밀봉용 수지 조성물을 넣고 마개를 하고(시료 높이: 120mm), 25℃에서 30일간 방치한 후, 무기질 충전제의 침강도를 확인하였다. 침강 유무의 판단으로서는, 무기질 충전제가 침강하면 그 부분의 반도체 밀봉용 수지 조성물의 탁도 수준이 변화하기 때문에, 시각적으로 탁도 변화를 확인하였다. 탁도가 감소한(투명도가 증가한) 것을 침강이 있다고 하였다. 침강 부분의 높이가 1mm 이상인 것을 침강이 있다고 하여 ×로 나타내고, 침강 부분이 전혀 없는 것을 침강이 없다고 하여 ◎로 표시하였다.
*2: 점도의 변화도
25℃의 분위기에서 방치하고(30일), 방치 전후의 점도를 E형 점도계를 사용하여 측정하였다(측정 온도: 80℃, 종래예에 대하여는 측정 온도: 25℃). 이어서, 방치 후의 점도가 방치 전 점도의 1.5배 이하인 것에 ◎, 방치 후의 점도가 방치 전 점도의 1.5배를 초과하여 3.0배 이하인 것에 ○, 방치 후의 점도가 방치 전 점도의 3.0배를 초과하여 10배 이하의 것에 △, 방치 후의 점도가 방치 전 점도의 10배를 초과하는 것에 ×를 표시하였다. 또한, E형 점도계를 사용하는 점도의 측정은 상기 25℃ 또는 80℃에서의 점도 측정 방법과 동일하게 수행하였다.
[토출성, 도포 작업성]
80℃로 가온한 반도체 밀봉용 수지 조성물을 디스펜서를 사용하여 시간과 압력의 일정한 조건으로 토출한 경우의 토출량으로 평가하였다. 즉, 무사시 엔지니어링사 제조의 실린지 10cc, 금속 바늘 SN-17G(내경 2.4mm)를 사용하고, 압력 49.05 ×104N/m2에서 10초 후의 토출량을 측정하였다. 그 결과, 토출량이 1000mg 이상의 것을 ◎, 200mg 이상 내지 1000mg 미만의 것을 ○, 50mg 이상 내지 200mg 미만인 것을 △, 50mg 미만인 것을 ×로 하였다. 또한, 상기 조건에서 50mg 미만이면, 반도체의 수지 밀봉이 불가한 수준이다.
[사용 가능 시간(점도 변화)]
각 반도체 밀봉용 수지 조성물에 대하여, 50℃×72시간 방치 전후의 점도를 E형 점도계를 사용하여 측정하였다(측정 온도: 80℃, 비교예에 대하여는 측정 온도: 25℃). 이어서, 방치 후의 점도가 방치 전의 점도의 1.5배 이하인 것을 ◎, 방치 후의 점도가 방치 전의 점도의 1.5배를 초과하여 3.0배 이하인 것을 ○, 방치 후의 점도가 방치 전의 점도의 3.0배를 초과하여 10배 이하인 것을 △, 방치 후의 점도가 방치 전의 점도의 10배 초과하는 것을 ×로 하였다. 또한, E형 점도계를 사용하는 점도의 측정은 상기 25℃ 또는 80℃에서의 점도의 측정 방법과 동일하게 수행하였다.
상기 표 2의 결과로부터, 전체의 실시예 품목은 비교예의 품목에 비해 무기질 충전제의 침강이 없고, 또한 사용 가능 시간이 길고, 저장 안정성이 우수함을 알 수 있다. 그리고, 토출 및 도포 작업성도 우수함을 알 수 있다. 또한, 실시예 1 내지 3의 품목은 잠재성 경화 촉진제로서 특정의 마이크로캡슐형 경화 촉진제를 사용하고 있기 때문에 시판되는 마이크로캡슐형 경화 촉진제를 사용한 것에 비해 사용 가능 시간이 특히 길고, 저장 안정성이 특히 우수하다.
이에 비해, 비교예의 품목은 저장 안정성이 불량하게 되고 잠재성 경화 촉진제가 아닌 경화 촉진제를 사용하고 있기 때문에, 사용 가능 시간이 짧아지는 것을 알 수 있다.
다음에, 상기 반도체 장치의 제법에 관한 실시예에 대하여 설명한다.
실시예 5
상기 실시예 1에서 제조한 반도체 밀봉용 수지 조성물을 미리 70℃의 진공하에서 감압 탈기포시킨 것을 사용하여 다음과 같이 반도체 장치를 제조하였다. 즉, 배선 회로 기판 상에 반도체 소자가 탑재되고, 이들이 본딩 와이어로 전기적으로 접속된 것을 준비하였다. 이어서, 미리 70℃로 가온시킨 배선 회로 기판과 반도체 소자 상에 70℃로 가온시킨 상기 반도체 밀봉용 수지 조성물을 0.67kPa의 진공하에 마스크의 개구부를 통한 인쇄에 의해 도포하였다. 다음으로, 주변압을 20kPa로 설정하여 상기 반도체 밀봉용 수지 조성물중의 빈 공간을 제거하고, 이 20kPa의 상태를 유지한 그대로 70℃로 가온시킨 상기 반도체 밀봉용 수지 조성물을 사용하여 마무리 인쇄를 수행하였다. 그 후, 120℃ ×16시간의 조건으로 가열 경화하여 반도체 소자를 내장하도록 밀봉 수지층을 형성함으로써 공동 충전 형태의 반도체 장치를 제조하였다.
실시예 6
상기 실시예 1에서 제조한 반도체 밀봉용 수지 조성물을 미리 70℃의 진공하에서 감압 탈기포시킨 것을 사용하고, 다음과 같이 하여 반도체 장치를 제조하였다. 즉, 미리 100℃로 가온시킨 배선 회로 기판 상에 70℃로 가온시킨 반도체 밀봉용 수지 조성물을 디스펜서를 사용하여 포팅하였다. 이 후, 플립 칩 결합제를 사용하여 상기 배선 회로 기판 상에 반도체 소자(크기: 9.5mm ×9.5mm)를 탑재하고, 열압착 접속(조건: 140℃ ×20N ×60분 + 220℃ ×5N ×2분)에 의해 반도체 소자와 배선 회로 기판을 접속용 전극부에 의해 전기적으로 접속함과 동시에 배선 회로 기판과 반도체 소자의 공간에 밀봉 수지층을 형성함으로써 플립 칩 실장에 의한 반도체 장치를 제조하였다.
실시예 7
상기 실시예 1에서 제조한 반도체 밀봉용 수지 조성물을 미리 70℃의 진공하에서 감압 탈기포시킨 것을 사용하고, 다음과 같이 하여 반도체 장치를 제조하였다. 즉, 배선 회로 기판 상에 접속용 전극부를 끼워서 반도체 소자가 탑재된 것을 준비하였다. 이어서, 미리 100℃로 가온시킨 배선 회로 기판 및 반도체 소자의 공간에 70℃로 가온시킨 반도체 밀봉용 수지 조성물을 디스펜서를 사용하여 충전하였다. 이 후, 120℃ ×16시간으로 가열 경화하여 배선 회로 기판과 반도체 소자의 공간에 밀봉 수지층을 형성시킴으로써 플립 칩 실장에 의한 반도체 장치를 제조하였다.
실시예 8
상기 실시예 1에서 제조한 반도체 밀봉용 수지 조성물을 미리 70℃의 진공하에서 감압 탈기포시킨 것을 사용하고, 다음과 같이 하여 반도체 장치를 제조하였다. 즉, 배선 회로 기판 상에 접속용 전극부를 끼워 반도체 소자가 탑재된 것을 준비하였다. 이어서, 미리 70℃로 가온시킨 배선 회로 기판 및 반도체 소자의 공간에 0.67kPa의 진공하에 70℃로 가온시킨 반도체 밀봉용 수지 조성물을 디스펜서를 이용하여 충전하였다. 이 후, 120℃ ×16시간으로 가열 경화하여 배선 회로 기판과 반도체 소자의 공간에 밀봉 수지층을 형성시킴으로써 플립 칩 실장에 의한 반도체 장치를 제조하였다.
실시예 9
상기 실시예 1에서 제조한 반도체 밀봉용 수지 조성물을 미리 70℃의 진공하에서 감압 탈기포시킨 것을 사용하고, 다음과 같이 하여 반도체 장치를 제조하였다. 즉, 배선 회로 기판 상에 접속용 전극부를 끼워 반도체 소자가 탑재된 것을 준비하였다. 이어서, 미리 70℃로 가온시킨 배선 회로 기판 및 반도체 소자의 공간에 0.67kPa의 진공하에 70℃로 가온시킨 반도체 밀봉용 수지 조성물을 디스펜서를 이용하여 충전하였다. 이 후, 다시 대기압으로 되돌리고 상기 70℃로 가온시킨 반도체 밀봉용 수지 조성물을 충전(차압 충전)한 후, 120℃ ×16시간으로 가열 경화하여 배선 회로 기판과 반도체 소자의 공간에 밀봉 수지층을 형성시킴으로써 플립 칩 실장에 의한 반도체 장치를 제조하였다.
실시예 10
상기 실시예 1에서 제조한 반도체 밀봉용 수지 조성물을 미리 70℃의 진공하에서 감압 탈기포시킨 것을 사용하고, 다음과 같이 하여 반도체 장치를 제조하였다. 즉, 미리 100℃로 가온시킨 배선 회로 기판 상에 70℃로 가온시킨 반도체 밀봉용 수지 조성물을 디스펜서를 이용하여 포팅하였다. 이 후, 플립 칩 결합제를 사용하여 상기 배선 회로 기판 상에 반도체 소자를 탑재시키고, 열압착 접속(조건: 140℃ ×20N ×60분 + 220℃ ×5N ×2분)에 의해 반도체 소자와 배선 회로 기판을 접속용 전극부에 의해 전기적으로 접속함과 동시에 배선 회로 기판과 반도체 소자의 공간에 밀봉 수지층을 형성함으로써 플립 칩 실장에 의한 반도체 장치를 제조하였다.
실시예 11
상기 실시예 1에서 제조한 반도체 밀봉용 수지 조성물을 미리 70℃의 진공하에서 감압 탈기포시킨 것을 사용하고, 다음과 같이 하여 반도체 장치를 제조하였다. 즉, 미리 100℃로 가온시킨 반도체 소자 상에 70℃로 가온시킨 반도체 밀봉용 수지 조성물을 디스펜서를 이용하여 포팅하였다. 이 후, 플립 칩 결합제를 사용하여 상기 반도체 소자 상에 70℃로 가온시킨 배선 회로 기판을 탑재하고, 열압착 접속(조건: 140℃ ×20N ×60분 + 220℃ ×5N ×2분)에 의해 반도체 소자와 배선 회로 기판을 접속용 전극부에 의해 전기적으로 접속함과 동시에 배선 회로 기판과 반도체 소자의 공간에 밀봉 수지층을 형성함으로써 플립 칩 실장에 의한 반도체 장치를 제조하였다.
실시예 12
상기 실시예 1에서 제조한 반도체 밀봉용 수지 조성물을 미리 70℃의 진공하에서 감압 탈기포시킨 것을 사용하고, 다음과 같이 하여 반도체 장치를 제조하였다. 즉, 미리 70℃로 가온시킨 배선 회로 기판 상에 70℃로 가온시킨 반도체 밀봉용 수지 조성물을 0.67kPa의 진공하에 디스펜서를 이용하여 포팅하였다. 이 후, 플립 칩 결합제를 사용하여 상기 배선 회로 기판 상에 반도체 소자를 탑재하고, 열압착 접속(조건: 140℃ ×20N ×60분 + 220℃ ×5N ×2분)에 의해 반도체 소자와 배선 회로 기판을 접속용 전극부에 의해 전기적으로 접속함과 동시에 배선 회로 기판과 반도체 소자의 공간에 밀봉 수지층을 형성함으로써 플립 칩 실장에 의한 반도체 장치를 제조하였다.
실시예 13
상기 실시예 1에서 제조한 반도체 밀봉용 수지 조성물을 미리 70℃의 진공하에서 감압 탈기포시킨 것을 사용하고, 다음과 같이 하여 반도체 장치를 제조하였다. 즉, 미리 70℃로 가온시킨 반도체 소자 상에 70℃로 가온시킨 반도체 밀봉용 수지 조성물을 0.67kPa의 진공하에 디스펜서를 이용하여 포팅하였다. 이 후, 플립 칩 결합제를 사용하여, 상기 반도체 소자 상에 70℃로 가온시킨 배선 회로 기판을 탑재하고, 열압착 접속(조건: 140℃ ×20N ×60분 + 220℃ ×5N ×2분)에 의해 반도체 소자와 배선 회로 기판을 접속용 전극부에 의해 전기적으로 접속함과 동시에 배선 회로 기판과 반도체 소자의 공간에 밀봉 수지층을 형성함으로써 플립 칩 실장에 의한 반도체 장치를 제조하였다.
실시예 14
상기 실시예 1에서 제조한 반도체 밀봉용 수지 조성물을 미리 70℃의 진공하에서 감압 탈기포시킨 것을 사용하고, 다음과 같이 하여 반도체 장치를 제조하였다. 즉, 미리 70℃로 가온시킨 반도체 소자 상에 70℃로 가온시킨 반도체 밀봉용 수지 조성물을 마스크의 개구부를 통해 인쇄함으로써 도포하였다. 이 후, 플립 칩 결합제를 사용하여, 상기 반도체 소자 상에 70℃로 가온시킨 배선 회로 기판을 탑재하고, 열압착 접속(조건: 140℃ ×20N ×60분 + 220℃ ×5N ×2분)에 의해 반도체 소자와 배선 회로 기판을 접속용 전극부에 의해 전기적으로 접속함과 동시에 배선 회로 기판과 반도체 소자의 공간에 밀봉 수지층을 형성함으로써 플립 칩 실장에 의한 반도체 장치를 제조하였다.
실시예 15
상기 실시예 1에서 제조한 반도체 밀봉용 수지 조성물을 미리 70℃의 진공하에서 감압 탈기포시킨 것을 사용하고, 다음과 같이 하여 반도체 장치를 제조하였다. 즉, 미리 70℃로 가온시킨 배선 회로 기판 상에 70℃로 가온시킨 반도체 밀봉용 수지 조성물을 마스크의 개구부를 통해 인쇄함으로써 도포하였다. 이 후, 플립 칩 결합제를 사용하여 상기 배선 회로 기판 상에 반도체 소자를 탑재하고, 열압착 접속(조건: 140℃ ×20N ×60분 + 220℃ ×5N ×2분)에 의해 반도체 소자와 배선 회로 기판을 접속용 전극부에 의해 전기적으로 접속함과 동시에 배선 회로 기판과 반도체 소자의 공간에 밀봉 수지층을 형성함으로써 플립 칩 실장에 의한 반도체 장치를 제조하였다.
실시예 16
상기 실시예 1에서 제조한 반도체 밀봉용 수지 조성물을 미리 70℃의 진공하에서 감압 탈기포시킨 것을 사용하고, 다음과 같이 하여 반도체 장치를 제조하였다. 즉, 미리 70℃로 가온시킨 반도체 소자 상에 70℃로 가온시킨 반도체 밀봉용 수지 조성물을 0.67kPa의 진공하에 마스크 개구부를 통하여 인쇄함으로써 도포하였다. 이 후, 플립 칩 결합제를 사용하여 상기 반도체 소자 상에 70℃로 가온시킨 배선 회로 기판을 탑재하고, 열압착 접속(조건: 140℃ ×20N ×60분 + 220℃ ×5N ×2분)에 의해 반도체 소자와 배선 회로 기판을 접속용 전극부에 의해 전기적으로 접속함과 동시에 배선 회로 기판과 반도체 소자의 공간에 밀봉 수지층을 형성함으로써 플립 칩 실장에 의한 반도체 장치를 제조하였다.
실시예 17
상기 실시예 1에서 제조한 반도체 밀봉용 수지 조성물을 미리 70℃의 진공하에서 감압 탈기포시킨 것을 사용하고, 다음과 같이 하여 반도체 장치를 제조하였다. 즉, 미리 70℃로 가온시킨 배선 회로 기판 상에 70℃로 가온시킨 반도체 밀봉용 수지 조성물을 0.67kPa의 진공하에 마스크의 개구부를 통해 인쇄함으로써 도포하였다. 이 후, 플립 칩 결합제를 사용하여, 상기 배선 회로 기판 상에 반도체 소자(크기: 9.5mm ×9.5mm)를 탑재하고, 열압착 접속(조건: 140℃ ×20N ×60분 + 220℃ ×5N ×2분)에 의해 반도체 소자와 배선 회로 기판을 접속용 전극부에 의해 전기적으로 접속함과 동시에 배선 회로 기판과 반도체 소자의 공간에 밀봉 수지층을 형성함으로써 플립 칩 실장에 의한 반도체 장치를 제조하였다.
실시예 18
상기 실시예 1에서 제조한 반도체 밀봉용 수지 조성물을 미리 70℃의 진공하에서 감압 탈기포시킨 것을 사용하고, 다음과 같이 하여 반도체 장치를 제조하였다. 즉, 배선 회로 기판 상에 반도체 소자가 탑재되고, 이들이 본딩 와이어로 전기적으로 접속된 것을 준비하였다. 이어서, 미리 100℃로 가온시킨 반도체 소자 상에 70℃로 가온시킨 반도체 밀봉용 수지 조성물을 디스펜서를 사용하여 포팅하였다. 이후, 120℃×16시간으로 가열 경화시켜 반도체 소자를 내장하도록 밀봉용 수지층을 형성함으로써 공동 충전 형태의 반도체 장치를 제조하였다.
실시예 19
상기 실시예 1에서 제조한 반도체 밀봉용 수지 조성물을 미리 70℃의 진공하에서 감압 탈기포시킨 것을 사용하고, 다음과 같이 하여 반도체 장치를 제조하였다. 즉, 배선 회로 기판 상에 반도체 소자가 탑재되고, 이들이 본딩 와이어으로 전기적으로 접속된 것을 준비하였다. 이어서, 미리 70℃로 가온시킨 반도체 소자 상에 70℃로 가온시킨 반도체 밀봉용 수지 조성물을 0.67kPa의 진공하에 디스펜서를 사용하여 포팅하였다. 이후, 120℃×16시간으로 가열 경화시켜 반도체 소자를 내장하도록 밀봉용 수지층을 형성함으로써 공동 충전 형태의 반도체 장치를 제조하였다.
실시예 20
상기 실시예 1에서 제조한 반도체 밀봉용 수지 조성물을 미리 70℃의 진공하에서 감압 탈기포시킨 것을 사용하고, 다음과 같이 하여 반도체 장치를 제조하였다. 즉, 배선 회로 기판 상에 반도체 소자가 탑재되고, 이들이 본딩 와이어로 전기적으로 접속된 것을 준비하였다. 이어서, 미리 70℃로 가온시킨 반도체 소자 상에 70℃로 가온시킨 반도체 밀봉용 수지 조성물을 마스크의 개구부를 통하여 인쇄함으로써 도포하였다. 이후, 120℃×16시간으로 가열 경화시켜 반도체 소자를 내장하도록 밀봉용 수지층을 형성함으로써 공동 충전 형태의 반도체 장치를 제조하였다.
실시예 21
상기 실시예 1에서 제조한 반도체 밀봉용 수지 조성물을 미리 70℃의 진공하에서 감압 탈기포시킨 것을 사용하고, 다음과 같이 하여 반도체 장치를 제조하였다. 즉, 배선 회로 기판 상에 반도체 소자가 탑재되고, 이들이 본딩 와이어로 전기적으로 접속된 것을 준비하였다. 이어서, 미리 70℃로 가온시킨 반도체 소자 상에 70℃로 가온시킨 반도체 밀봉용 수지 조성물을 0.67kPa의 진공하에 마스크의 개구부를 통하여 인쇄함으로써 도포하였다. 이후, 120℃×16시간으로 가열 경화시켜 반도체 소자를 내장하도록 밀봉용 수지층을 형성함으로써 공동 충전 형태의 반도체 장치를 제조하였다.
실시예 22
상기 실시예 1에서 제조한 반도체 밀봉용 수지 조성물을 미리 70℃의 진공하에서 감압 탈기포시킨 것을 사용하고, 다음과 같이 하여 반도체 장치를 제조하였다. 즉, 배선 회로 기판 상에 반도체 소자를 탑재하고, 이들이 본딩 와이어로 전기적으로 접속된 것을 준비하였다. 이어서, 미리 70℃로 가온시킨 반도체 소자 상에 70℃로 가온시킨 반도체 밀봉용 수지 조성물을 0.67kPa의 진공하에 마스크의 개구부를 통하여 인쇄함으로써 도포하였다. 다음으로, 주변압을 20kPa로 설정하고, 상기 반도체 밀봉용 수지 조성물중의 빈 공간을 제거하고, 그 20kPa의 상태를 유지하면서 70℃로 가온시킨 상기 반도체 밀봉용 수지 조성물을 사용하여 마무리 인쇄를 수행하였다. 이후, 120℃ ×6시간으로 가열 경화시켜 반도체 소자를 내장하도록 밀봉용 수지층을 형성함으로써 공동 충전 형태의 반도체 장치를 제조하였다.
실시예 23
실장용 기판(마더 보드) 상에, 상기 실시예 12에서 제조한 반도체 장치를 설치하고, 전기적으로 접속하여 100℃로 가온시킨 것을 준비하였다. 이후, 70℃로 가온시킨 반도체 밀봉용 수지 조성물(상기 실시예 1에서 제조한 수지 조성물)을 실장용 기판과 반도체 장치 사이의 공간에 디스펜서를 사용하여 충전하였다. 이어서, 120℃ ×16시간으로 경화시킴으로써 반도체 장치와 실장용 기판의 공간에 밀봉 수지층을 형성시켜 반도체 제품을 제조하였다.
상기와 같이 하여 수득된 각 반도체 장치 및 반도체 제품의 밀봉 수지층에 대하여 기포의 유무를 육안으로 확인하였다. 이의 결과를 하기의 표 3 내지 표 5에 나타낸다.
실시예
5 6 7 8 9 10 11 12 13
기포의 유무 소량있음 소량있음 소량있음 없음 없음 소량있음 소량있음 없음 없음
실시예
14 15 16 17 18 19 20
기포의 유무 소량있음 소량있음 없음 없음 있음 소량있음 있음
실시예
기포의 유무 21 22 23
소량 있음 없음 소량 있음
상기 표 3 내지 표 5의 결과로부터, 실시예 18 및 20을 제외한 반도체 장치 및 반도체 제품의 밀봉 수지층에는 기포가 없거나 또는 소량의 기포가 확인되는 정도이었다.
다음으로, 본 발명의 반도체 밀봉용 수지 조성물을 반도체 웨이퍼 및 매트릭스형 배선 회로 기판에 사용한 반도체 장치의 제법에 관한 실시예에 대하여 기술한다.
실시예 24
상기 실시예 1에서 제조한 반도체 밀봉용 수지 조성물을 미리 70℃의 진공하에 감압 탈기포시킨 것을 사용하고 다음과 같이 하여 반도체 장치(웨이퍼레벨 CSP)를 제조하였다. 즉, 미리 70℃로 가온시킨, 돌기형 전극부가 배치된 상기 반도체 소자가 복수 형성된 반도체 웨이퍼의 상기 돌기형 전극부 배치면에 상기 반도체 밀봉용 수지 조성물을 디스펜서를 사용하여 두께 150㎛가 되도록 도포함으로써 수지층을 형성하였다. 그 후 0.67kPa의 진공하에 탈기포시키고, 120℃ ×16시간으로 가열 경화함으로써 밀봉 수지층을 형성하였다. 이어서, 또한 상기 돌기형 전극부의 선단부가 상기 밀봉 수지층보다 노출되도록 수지부를 연마한 후, 다이서로 절단하여 개개의 단편으로 하여 반도체 장치(웨이퍼레벨 CSP)를 제조하였다.
실시예 25
상기 실시예 1에서 제조한 반도체 밀봉용 수지 조성물을 미리 70℃의 진공하에 감압 탈기포시킨 것을 사용하고 다음과 같이 하여 반도체 장치(웨이퍼레벨 CSP)를 제조하였다. 즉, 미리 70℃로 가온시킨, 돌기형 전극부가 배치된 반도체 소자가 복수 형성된 반도체 웨이퍼의 상기 돌기형 전극부 배치면에 상기 반도체 밀봉용 수지 조성물을 0.67kPa의 진공하에 마스크의 개구부를 통하여 두께 150㎛가 되도록 인쇄 밀봉하였다. 그 후 0.67kPa의 진공하에 탈기포시키고, 120℃ ×16시간으로 가열 경화함으로써 밀봉 수지층을 형성하였다. 이어서, 또한 상기 돌기형 전극부의 선단부가 상기 밀봉 수지층보다 노출되도록 수지부를 연마한 후, 다이서로 절단하여 개개의 단편으로 하여 반도체 장치(웨이퍼레벨 CSP)를 제조하였다.
실시예 26
상기 실시예 1에서 제조한 반도체 밀봉용 수지 조성물을 미리 70℃의 진공하에 감압 탈기포시킨 것을 사용하고 다음과 같이 하여 반도체 장치(웨이퍼레벨 CSP)를 제조하였다. 즉, 미리 70℃로 가온시킨, 돌기형 전극부가 배치된 반도체 소자가 복수 형성된 반도체 웨이퍼의 상기 돌기형 전극부 배치면에 상기 반도체 밀봉용 수지 조성물을 0.67kPa의 진공하에 마스크의 개구부를 통하여 두께 150㎛가 되도록 인쇄 밀봉하였다. 그 후 20kPa로 되돌려 기포 제거를 수행하고, 이어서 20kPa의 진공하에 마무리 인쇄를 수행하였다. 마무리 인쇄후, 120℃ ×16시간으로 가열 경화함으로써 밀봉 수지층을 형성하였다. 이어서, 또한 상기 돌기형 전극부의 선단부가 상기 밀봉 수지층보다 노출되도록 수지부를 연마한 후, 다이서로 절단하여 개개의 단편으로 하여 반도체 장치(웨이퍼레벨 CSP)를 제조하였다.
실시예 27
개개의 배선 회로가 형성된 매트릭스형 배선 회로 기판 상에, 본딩 와이어를 끼워 복수의 반도체 소자를 탑재하였다. 이어서, 상기 실시예 1에서 제조한 반도체 밀봉용 수지 조성물을 미리 70℃의 진공하에 감압 탈기포시킨 것을 사용하고, 다음과 같이 하여 반도체 장치(MAP-BGA법)를 제조하였다. 즉, 미리 70℃로 가온시킨 매트릭스형 배선 회로 기판 상에 탑재된 반도체 소자 전면에 디스펜서를 사용하여 상기 반도체 밀봉용 수지 조성물을 도포하고, 반도체 소자를 내장하도록 수지층을 형성하였다. 수지층을 형성한 후, 0.67kPa의 진공하에 탈기포하고, 이후, 120℃ ×16시간으로 가열 경화함으로써 밀봉 수지층을 형성하였다. 이후, 다이서로 절단하여 개개의 단편으로 반도체 장치(MAP-BGA법)를 제조하였다.
실시예 28
개개의 배선 회로가 형성된 매트릭스형 배선 회로 기판 상에, 본딩 와이어를 끼워 복수의 반도체 소자를 탑재하였다. 이어서, 상기 실시예 1에서 제조한 반도체 밀봉용 수지 조성물을 미리 70℃의 진공하에 감압 탈기포시킨 것을 사용하고, 다음과 같이 하여 반도체 장치(MAP-BGA법)를 제조하였다. 즉, 미리 70℃로 가온시킨 매트릭스형 배선 회로 기판 상에 탑재된 반도체 소자 전면에 상기 반도체 밀봉용 수지 조성물을 0.67kPa의 진공하에 마스크의 개구부를 통하여 인쇄 밀봉하였다. 이후, 120℃ ×16시간으로 가열 경화함으로써 밀봉 수지층을 형성하였다. 이후, 다이서로 절단하여 개개의 단편으로 반도체 장치(MAP-BGA법)를 제조하였다.
실시예 29
개개의 배선 회로가 형성된 매트릭스형 배선 회로 기판 상에, 본딩 와이어를 끼워 복수의 반도체 소자를 탑재하였다. 이어서, 상기 실시예 1에서 제조한 반도체 밀봉용 수지 조성물을 미리 70℃의 진공하에 감압 탈기포시킨 것을 사용하고, 다음과 같이 하여 반도체 장치(MAP-BGA법)를 제조하였다. 즉, 미리 70℃로 가온시킨 매트릭스형 배선 회로 기판 상에 탑재된 반도체 소자 전면에 상기 반도체 밀봉용 수지 조성물을 0.67kPa의 진공하에 마스크의 개구부를 통하여 인쇄 밀봉하였다. 인쇄 밀봉시킨 후, 20kPa로 되돌려 기포 제거를 수행하고, 또한 20kPa의 진공하에 마무리 인쇄를 수행하였다. 마무리 인쇄한 후, 120℃ ×16시간으로 가열 경화함으로써 밀봉 수지층을 형성하였다. 이후, 다이서로 절단하여 개개의 단편으로 반도체 장치(MAP-BGA법)를 제조하였다.
실시예 30
상기 실시예 1에서 제조한 반도체 밀봉용 수지 조성물을 미리 70℃의 진공하에서 감압 탈기포시킨 것을 사용하고, 다음과 같이 하여 플립 칩 실장에 의한 반도체 장치를 제조하였다. 즉, 미리 70℃로 가온시킨, 돌기형 전극부가 배치된 반도체 소자가 복수 형성된 반도체 웨이퍼의 상기 돌기형 전극부 배치면에 상기 반도체 밀봉용 수지 조성물을 디스펜서를 사용하여 두께 50㎛가 되도록 도포함으로써 수지층을 형성하였다. 이 후, 다이서로 절단하여 개개의 단편으로 하였다. 다음으로, 미리 70℃로 가온시킨 배선 회로 기판과 상기 개개의 단편화된 반도체 소자의 수지층 형성 면을 대면시켜 플립 칩 결합제를 사용하고 열압착 접속(조건: 140℃ ×20N ×60분 + 220℃ ×5N ×2분)함으로써 반도체 소자와 배선 회로 기판을 상기 돌기형 전극부에 끼워서 전기적으로 접속함과 동시에 배선 회로 기판과 반도체 소자의 공간에 밀봉 수지층을 형성함으로써 플립 칩 실장에 의한 반도체 장치를 제조하였다.
실시예 31
상기 실시예 1에서 제조한 반도체 밀봉용 수지 조성물을 미리 70℃의 진공하에서 감압 탈기포시킨 것을 사용하고, 다음과 같이 하여 플립 칩 실장에 의한 반도체 장치를 제조하였다. 즉, 미리 70℃로 가온시킨, 돌기형 전극부가 배치된 반도체 소자가 복수 형성된 반도체 웨이퍼의 상기 돌기형 전극부 배치면에 상기 반도체 밀봉용 수지 조성물을 마스크의 개구부를 통하여 두께 50㎛가 되도록 인쇄 밀봉 하였다. 이 후, 다이서로 절단하여 개개의 단편으로 하였다. 다음으로, 미리 70℃로 가온시킨 배선 회로 기판과 상기 개개의 단편화된 반도체 소자의 수지층 형성 면을 대면시켜 플립 칩 결합제를 사용하고 열압착 접속(조건: 140℃ ×20N ×60분 + 220℃ ×5N ×2분)함으로써 반도체 소자와 배선 회로 기판을 상기 돌기형 전극부에 끼워서 전기적으로 접속함과 동시에 배선 회로 기판과 반도체 소자의 공간에 밀봉 수지층을 형성함으로써 플립 칩 실장에 의한 반도체 장치를 제조하였다.
실시예 32
상기 실시예 1에서 제조한 반도체 밀봉용 수지 조성물을 미리 70℃의 진공하에서 감압 탈기포시킨 것을 사용하고, 다음과 같이 하여 플립 칩 실장에 의한 반도체 장치를 제조하였다. 즉, 미리 70℃로 가온시킨, 돌기형 전극부가 배치된 반도체 소자가 복수 형성된 반도체 웨이퍼의 상기 돌기형 전극부 배치면에 상기 반도체 밀봉용 수지 조성물을 마스크의 개구부를 통하여 두께 50㎛가 되도록 인쇄 밀봉 하였다. 이 후, 0.67kPa의 진공하에 기포 제거를 수행하였다. 이 후, 다이서로 절단하여 개개의 단편으로 하였다. 다음으로, 미리 70℃로 가온시킨 배선 회로 기판과 상기 개개의 단편화된 반도체 소자의 수지층 형성면을 대면시켜 플립 칩 결합제를 사용하고 열압착 접속(조건: 140℃ ×20N ×60분 + 220℃ ×5N ×2분)함으로써 반도체 소자와 배선 회로 기판을 상기 돌기형 전극부에 끼워서 전기적으로 접속함과 동시에 배선 회로 기판과 반도체 소자의 공간에 밀봉 수지층을 형성함으로써 플립 칩 실장에 의한 반도체 장치를 제조하였다.
실시예 33
상기 실시예 1에서 제조한 반도체 밀봉용 수지 조성물을 미리 70℃의 진공하에서 감압 탈기포시킨 것을 사용하고, 다음과 같이 하여 플립 칩 실장에 의한 반도체 장치를 제조하였다. 즉, 미리 70℃로 가온시킨, 돌기형 전극부가 배치된 반도체 소자가 복수 형성된 반도체 웨이퍼의 상기 돌기형 전극부 배치면에 상기 반도체 밀봉용 수지 조성물을 마스크의 개구부를 통하여 0.67kPa의 진공하에 두께 50㎛가 되도록 인쇄 밀봉 하였다. 이 후, 20kPa의 진공하에 다시 기포 제거를 수행하였다. 이 후, 20kPa의 조건하에 마무리 인쇄를 수행하였다. 이 후, 다이서로 절단하여 개개의 단편으로 하였다. 다음으로, 미리 70℃로 가온시킨 배선 회로 기판과 상기 개개의 단편화된 반도체 소자의 수지층 형성면을 대면시켜 플립 칩 결합제를 사용하고 열압착 접속(조건: 140℃ ×20N ×60분 + 220℃ ×5N ×2분)함으로써 반도체 소자와 배선 회로 기판을 상기 돌기형 전극부에 끼워서 전기적으로 접속함과 동시에 배선 회로 기판과 반도체 소자의 공간에 밀봉 수지층을 형성함으로써 플립 칩 실장에 의한 반도체 장치를 제조하였다.
실시예 34
상기 실시예 1에서 제조한 반도체 밀봉용 수지 조성물을 미리 70℃의 진공하에서 감압 탈기포시킨 것을 사용하고, 다음과 같이 하여 플립 칩 실장에 의한 반도체 장치를 제조하였다. 즉, 미리 70℃로 가온시킨, 개개의 배선 회로가 형성된 매트릭스형 배선 회로 기판 전면에 상기 반도체 밀봉용 수지 조성물을 디스펜서를 사용하여 0.67kPa의 진공하에 도포함으로써 수지층을 형성하였다. 이 후, 다이서로 절단하여 개개의 단편으로 하였다. 다음으로, 미리 70℃로 가온시킨 복수의 접속용 전극부가 각각 배치된 반도체 소자의 접속용 전극부 배치면과 상기 개개의 단편화된 배선 회로 기판의 수지층 형성면을 대면시켜 플립 칩 결합제를 사용하고 열압착 접속(조건: 140℃ ×20N ×60분 + 220℃ ×5N ×2분)함으로써 반도체 소자와 배선 회로 기판을 상기 돌기형 전극부에 끼워서 전기적으로 접속함과 동시에 배선 회로 기판과 반도체 소자의 공간에 밀봉 수지층을 형성함으로써 플립 칩 실장에 의한 반도체 장치를 제조하였다.
실시예 35
상기 실시예 1에서 제조한 반도체 밀봉용 수지 조성물을 미리 70℃의 진공하에서 감압 탈기포시킨 것을 사용하고, 다음과 같이 하여 플립 칩 실장에 의한 반도체 장치를 제조하였다. 즉, 미리 70℃로 가온시킨, 개개의 배선 회로가 형성된 매트릭스형 배선 회로 기판 전면에 상기 반도체 밀봉용 수지 조성물을 마스크의 개구부를 통해 인쇄함으로써 수지층을 형성하였다. 이 후, 다이서로 절단하여 개개의 단편으로 하였다. 다음으로, 미리 70℃로 가온시킨, 복수의 접속용 전극부가 각각 배치된 반도체 소자의 접속용 전극부 배치면과 상기 개개의 단편화된 배선 회로 기판의 수지층 형성면을 대면시켜 플립 칩 결합제를 사용하고 열압착 접속(조건: 140℃ ×20N ×60분 + 220℃ ×5N ×2분)함으로써 반도체 소자와 배선 회로 기판을 상기 돌기형 전극부에 끼워서 전기적으로 접속함과 동시에 배선 회로 기판과 반도체 소자의 공간에 밀봉 수지층을 형성함으로써 플립 칩 실장에 의한 반도체 장치를 제조하였다.
실시예 36
상기 실시예 1에서 제조한 반도체 밀봉용 수지 조성물을 미리 70℃의 진공하에서 감압 탈기포시킨 것을 사용하고, 다음과 같이 하여 플립 칩 실장에 의한 반도체 장치를 제조하였다. 즉, 미리 70℃로 가온시킨, 개개의 배선 회로가 형성된 매트릭스형 배선 회로 기판 전면에 상기 반도체 밀봉용 수지 조성물을 마스크의 개구부를 통해 인쇄하여 수지층을 형성한 후, 0.67kPa의 진공하에 기포 제거를 수행하였다. 이 후, 다이서로 절단하여 개개의 단편으로 하였다. 다음으로, 미리 70℃로 가온시킨, 복수의 접속용 전극부가 각각 배치된 반도체 소자의 접속용 전극부 배치면과 상기 개개의 단편화된 배선 회로 기판의 수지층 형성면을 대면시켜 플립 칩 결합제를 사용하고 열압착 접속(조건: 140℃ ×20N ×60분 + 220℃ ×5N ×2분)함으로써 반도체 소자와 배선 회로 기판을 상기 돌기형 전극부에 끼워서 전기적으로 접속함과 동시에 배선 회로 기판과 반도체 소자의 공간에 밀봉 수지층을 형성함으로써 플립 칩 실장에 의한 반도체 장치를 제조하였다.
실시예 37
상기 실시예 1에서 제조한 반도체 밀봉용 수지 조성물을 미리 70℃의 진공하에서 감압 탈기포시킨 것을 사용하고, 다음과 같이 하여 플립 칩 실장에 의한 반도체 장치를 제조하였다. 즉, 미리 70℃로 가온시킨, 개개의 배선 회로가 형성된 매트릭스형 배선 회로 기판 전면에 상기 반도체 밀봉용 수지 조성물을 마스크의 개구부를 통해 0.67kPa의 진공하에 인쇄하여 수지층을 형성한 후, 20kPa의 진공하에 다시 기포 제거를 수행하였다. 또한, 20kPa의 조건하에 마무리 인쇄를 수행하였다. 이 후, 다이서로 절단하여 개개의 단편으로 하였다. 다음으로, 미리 70℃로 가온시킨, 복수의 접속용 전극부가 각각 배치된 반도체 소자의 접속용 전극부 배치면과 상기 개개의 단편화된 배선 회로 기판의 수지층 형성면을 대면시켜 플립 칩 결합제를 사용하고 열압착 접속(조건: 140℃ ×20N ×60분 + 220℃ ×5N ×2분)함으로써 반도체 소자와 배선 회로 기판을 상기 돌기형 전극부에 끼워서 전기적으로 접속함과 동시에 배선 회로 기판과 반도체 소자의 공간에 밀봉 수지층을 형성함으로써 플립 칩 실장에 의한 반도체 장치를 제조하였다.
상기와 같이 하여 수득된 각각의 반도체 장치의 밀봉 수지층에 대하여 기포의 유무를 육안으로 확인하였다. 그 결과를 하기 표 6 및 표 7에 나타낸다.
실시예
24 25 26 27 28 29 30 31 32
기포의 유무 소량 있음 소량 있음 없음 소량 있음 소량 있음 없음 소량 있음 소량 있음 없음
실시예
33 34 35 36 37
기포의 유무 없음 없음 소량있음 없음 없음
상기 표 6 및 표 7의 결과, 반도체 장치의 밀봉 수지층에는 기포가 없거나 또는 소량의 기포가 확인되는 정도이었다.
이상과 같이, 본 발명은 에폭시 수지(A 성분), 산 무수물계 경화제(B 성분), 잠재성 경화 촉진제(C 성분) 및 무기질 충전제(D 성분)를 함유하는 반도체 밀봉용 수지 조성물이고, 25℃ 및 80℃에서 반도체 밀봉용 수지 조성물의 상태 및 점도가 특정한 범위로 설정되어 있다. 이 때문에, 종래의 액상 밀봉제에 비해 사용 가능 시간이 길어지고, 저장 안정성이 우수하다. 또한, 실온에서 고형 또는 반고형이어도 40 내지 80℃ 정도의 낮은 온도에서 급격하게 점도가 낮아져 액상화될 수 있기 때문에 토출 및 도포 작업성이 우수하다. 그 중에서도, 본 발명의 반도체 밀봉용 수지 조성물은 상온에서는 고형 또는 반고형이기 때문에, 반도체 소자 또는 배선 회로 기판에 있어서, 밀봉 후 경화되지 않은 상태이어도, 상온에서 자유롭게 취급할 수 있기 때문에, 이러한 반도체 밀봉용 수지 조성물을 반도체 웨이퍼 및 매트릭스형 배선 회로 기판 등에 도포한 후, 개개의 소자 및 배선 회로 기판으로 절단하여 플립 칩 결합제 등으로 배선 회로 기판과 반도체 소자를 열압착 등에 의해 접속할 수 있다. 또한, 본 발명의 반도체 밀봉용 수지 조성물은 실온하에서 고형 또는 반고형의 상태로 저장할 수 있기 때문에 무기질 충전제(D 성분)가 침강하는 경우가 없다. 따라서, 고형 또는 반고형 상태로 저장하고, 이 후에 필요에 따라 낮은 온도하에서 액상화하여 사용할 수 있기 때문에, 양호한 밀봉을 수행할 수 있고, 결과적으로 신뢰성이 높은 반도체 장치가 수득된다.
그리고, 상기 잠재성 경화 촉진제(C 성분)로서, 경화 촉진제로 이루어진 코어 부분이 특정한 쉘 부분에 의해 피복된 코어/쉘 구조를 갖는 마이크로캡슐형 경화 촉진제를 사용한 경우에는 이를 함유하게 되는 반도체 밀봉용 수지 조성물은 사용 가능 시간이 특히 길어지고, 저장 안정성이 특히 우수해진다고 하는 이점이 있다.
더욱이, 상기 무기질 충전제(D 성분)로서 구 형태의 용융 실리카를 사용하고, 이것이 반도체 밀봉용 수지 조성물 전체중에 특정의 비율로 함유되는 경우에는 이들을 함유하게 되는 반도체 밀봉용 수지 조성물은 유동성이 우수해지고, 토출 및 도포 작업성이 우수하다고 하는 이점이 있다.

Claims (21)

  1. (A) 에폭시 수지, (B) 산 무수물계 경화제, (C) 잠재성 경화 촉진제 및 (D) 무기질 충전제 성분을 함유하며, 25℃에서 점도가 700Pa.s 이상이거나, 25℃에서 고체이고, 또한 80℃에서 점도가 500Pa.s 이하로 설정되어 있음을 특징으로 하는 반도체 밀봉용 수지 조성물.
  2. 제 1 항에 있어서,
    (A) 성분인 에폭시 수지가 결정성 에폭시 수지인 반도체 밀봉용 수지 조성물.
  3. 제 1 항에 있어서,
    (A) 성분인 에폭시 수지가 다작용성 에폭시 수지인 반도체 밀봉용 수지 조성물.
  4. 제 1 항 내지 제 3 항중 어느 한 항에 있어서,
    (C) 성분인 잠재성 경화 촉진제가, 경화 촉진제로 이루어진 코어(core) 부분이 하기 화학식 7로 표시되는 구조 단위를 갖는 중합체를 주 성분으로 하는 쉘(shell) 부분으로 피복된 코어/쉘 구조를 갖는 마이크로캡슐형 경화 촉진제인 반도체 밀봉용 수지 조성물:
    화학식 7
    상기 식에서,
    R1및 R2는 수소 원자 또는 1가의 유기 기이고, 서로 동일하거나 상이할 수 있다.
  5. 제 4 항에 있어서,
    (C) 성분인 마이크로캡슐형 경화 촉진제의 쉘 부분이 (X) 톨릴렌디이소시아네이트와 트리메틸올프로판의 부가물 및 (Y) 크실렌디이소시아네이트와 트리메틸올프로판의 부가물중 하나 이상과 아민 화합물의 반응에 의해 형성되는 반도체 밀봉용 수지 조성물.
  6. 제 1 항 내지 제 5 항중 어느 한 항에 있어서,
    (D) 성분인 무기질 충전제가 구 형태의 용융 실리카 분말이고, 상기 구 형태의 용융 실리카 분말이 반도체 밀봉용 수지 조성물 전체중에 50 내지 92중량%의 비율로 포함되어 있는 반도체 밀봉용 수지 조성물.
  7. 배선 회로 기판 상에 복수의 접속용 전극부를 끼워 반도체 소자가 탑재되고, 상기 배선 회로 기판과 반도체 소자 사이의 공간이 밀봉 수지층에 의해 밀봉되고, 상기 밀봉 수지층이 제 1 항 내지 제 6 항중 어느 한 항의 반도체 밀봉용 수지 조성물에 의해 형성됨을 특징으로 하는 반도체 장치.
  8. 배선 회로 기판 상에 복수의 접속용 전극부를 끼워 반도체 소자를 탑재하고, 상기 배선 회로 기판과 반도체 소자 사이의 공간을 밀봉 수지층으로 밀봉하며, 상기 배선 회로 기판과 반도체 소자 사이의 공간에 제 1 항 내지 제 6 항중 어느 한 항의 반도체 밀봉용 수지 조성물을 충전한 후 경화시킴으로써 상기 밀봉 수지층을 형성함을 특징으로 하는 반도체 장치의 제조 방법.
  9. 배선 회로 기판면상에 반도체 소자가 탑재되고, 배선 회로 기판과 반도체 소자가 전기적으로 접속되고, 상기 반도체 소자를 내장하도록 반도체 소자의 주위가 밀봉 수지층에 의해서 밀봉되며, 상기 밀봉 수지층이 제 1 항 내지 제 6 항중 어느 한 항의 반도체 밀봉용 수지 조성물로 형성됨을 특징으로 하는 반도체 장치.
  10. 배선 회로 기판면상에 반도체 소자를 탑재하고, 배선 회로 기판과 반도체 소자를 전기적으로 접속시키고, 상기 반도체 소자를 내장하도록 반도체 소자의 주위를 밀봉 수지층에 의해 밀봉하며, 상기 배선 회로 기판면 상에 반도체 소자를 탑재하여 배선 회로 기판과 반도체 소자를 전기적으로 접속시킨 후, 상기 반도체 소자 탑재면 측의 배선 회로 기판 상에 제 1 항 내지 제 6 항중 어느 한 항의 반도체 밀봉용 수지 조성물을 공급하여 경화시킴으로써 밀봉 수지층을 형성함을 특징으로 하는 반도체 장치의 제조 방법.
  11. 실장용 기판 상에 복수의 접속용 전극부를 끼워 수지 밀봉층이 형성된 반도체 장치가 자체의 배선 회로 기판을 대면시킨 상태로 탑재되어 상기 실장용 기판과 반도체 장치 사이의 공간이 밀봉 수지층에 의해서 밀봉되고, 상기 밀봉 수지층이 제 1 항 내지 제 6 항중 어느 한 항의 반도체 밀봉용 수지 조성물로 형성됨을 특징으로 하는 반도체 제품.
  12. 돌기형 전극부가 배치된 반도체 소자가 복수 형성된 반도체 웨이퍼의 상기 돌기형 전극부 배치면에 제 1 항 내지 제 6 항중 어느 한 항의 반도체 밀봉용 수지 조성물로 이루어진 소정 두께의 수지층을 상기 돌기형 전극부의 적어도 선단부를 상기 수지층으로부터 노출하도록 형성하는 공정 및 상기 수지층이 형성된 반도체 웨이퍼를 개개의 반도체 소자로 절단하는 공정을 포함함을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제 12 항에 있어서,
    수지층을 형성하는 공정을 마스크의 개구부를 통한 인쇄에 의해 수행하는 반도체 장치의 제조 방법.
  14. 개개의 배선 회로가 형성된 매트릭스형 배선 회로 기판 상에 탑재된 복수의 반도체 소자 전체 상에 제 1 항 내지 제 6 항중 어느 한 항의 반도체 밀봉용 수지 조성물을 공급하여 반도체 소자를 내장하도록 수지층을 형성하는 공정 및 상기 반도체 소자를 내장하도록 수지층이 형성된 매트릭스형 배선 회로 기판을 수지층과 동시에 개개의 반도체 소자 마다 절단하는 공정을 포함함을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제 14 항에 있어서,
    수지층을 형성하는 공정을 마스크의 개구부를 통한 인쇄에 의해 수행하는 반도체 장치의 제조 방법.
  16. 돌기형 전극부가 배치된 반도체 소자가 복수 형성된 반도체 웨이퍼의 상기 돌기형 전극부 배치면에 제 1 항 내지 제 6 항중 어느 한 항의 반도체 밀봉용 수지 조성물로 이루어진 소정 두께의 수지층을 형성하는 공정, 상기 수지층이 형성된 반도체 웨이퍼를 개개의 반도체 소자로 절단하는 공정, 및 상기 절단된 반도체 소자의 수지층 형성면과 배선 회로 기판을 대면시킨 상태로 배선 회로 기판과 반도체 소자를 가열 압착함으로써 이들을 전기적으로 접속시킴과 동시에 상기 수지층을 용융 경화시킴으로써, 상기 반도체 소자와 배선 회로 기판 사이에 밀봉 수지층을 형성하여 수지 밀봉하는 공정을 포함함을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제 16 항에 있어서,
    반도체 밀봉용 수지 조성물로 이루어진 수지층을 형성하는 공정을 마스크의 개구부를 통한 인쇄에 의해 수행하는 반도체 장치의 제조 방법.
  18. 제 16 항에 있어서,
    반도체 밀봉용 수지 조성물로 이루어진 수지층을 형성하는 공정을 디스펜서를 이용하여 수행하는 반도체 장치의 제조 방법.
  19. 개개의 배선 회로가 형성된 매트릭스형 배선 회로 기판면에 제 1 항 내지 제 6 항중 어느 한 항의 반도체 밀봉용 수지 조성물을 도포하여 수지층을 형성하는 공정, 상기 수지층이 형성된 배선 회로 기판을 개개의 배선 회로 기판으로 절단하는 공정, 및 복수의 접속용 전극부가 각각에 배치된 반도체 소자의 접속용 전극부 배치면과 절단된 배선 회로 기판을 대면시킨 상태로 반도체 소자와 배선 회로 기판을 가열 압착함으로써 이들을 전기적으로 접속시킴과 동시에 상기 수지층을 용융 경화시킴으로써 상기 반도체 소자와 배선 회로 기판 사이에 밀봉 수지층을 형성하여 수지 밀봉하는 공정을 포함함을 특징으로 하는 반도체 장치의 제조 방법.
  20. 제 19 항에 있어서,
    반도체 밀봉용 수지조성물을 도포하여 수지층을 형성하는 공정을 마스크의 개구부를 통한 인쇄에 의해 수행하는 반도체 장치의 제조 방법.
  21. 제 19 항에 있어서,
    반도체 밀봉용 수지 조성물을 도포하여 수지층을 형성하는 공정을 디스펜서를 이용하여 수행하는 반도체 장치의 제조 방법.
KR1020000058849A 1999-10-06 2000-10-06 반도체 밀봉용 수지 조성물, 및 이를 이용한 반도체 장치및 반도체 장치의 제조 방법 KR100550705B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP28588299 1999-10-06
JP99-285882 1999-10-06
JP00-244064 2000-08-11
JP2000244064 2000-08-11

Publications (2)

Publication Number Publication Date
KR20010040021A true KR20010040021A (ko) 2001-05-15
KR100550705B1 KR100550705B1 (ko) 2006-02-08

Family

ID=26556063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000058849A KR100550705B1 (ko) 1999-10-06 2000-10-06 반도체 밀봉용 수지 조성물, 및 이를 이용한 반도체 장치및 반도체 장치의 제조 방법

Country Status (9)

Country Link
US (1) US6555602B1 (ko)
EP (1) EP1090942B1 (ko)
KR (1) KR100550705B1 (ko)
CN (1) CN1156533C (ko)
DE (1) DE60011199T2 (ko)
HK (1) HK1034726A1 (ko)
MY (1) MY126953A (ko)
SG (1) SG97948A1 (ko)
TW (1) TWI257935B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100896481B1 (ko) * 2007-11-28 2009-05-08 (주)에버텍엔터프라이즈 열전도성이 우수한 언더필용 에폭시 조성물

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3430150B2 (ja) * 2000-12-18 2003-07-28 日東電工株式会社 光半導体素子封止用エポキシ樹脂組成物の製造方法
JP2002212537A (ja) * 2001-01-24 2002-07-31 Sony Chem Corp 接着剤及び電気装置
JP3865601B2 (ja) 2001-06-12 2007-01-10 日東電工株式会社 電磁波抑制体シート
DE60126291T2 (de) * 2001-11-16 2007-10-18 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zur Versiegelung von Mikrostrukturen enthaltenden Bauelementen
KR100480946B1 (ko) * 2001-12-28 2005-04-07 제일모직주식회사 내크랙성 및 열전도율이 향상된 반도체 소자 밀봉용에폭시 수지 조성물
MY139328A (en) * 2002-05-20 2009-09-30 Nitto Denko Corp Thermosetting resin composition and semiconductor device obtained with the same
US20050266263A1 (en) * 2002-11-22 2005-12-01 General Electric Company Refractory solid, adhesive composition, and device, and associated method
US20060147719A1 (en) * 2002-11-22 2006-07-06 Slawomir Rubinsztajn Curable composition, underfill, and method
US20050181214A1 (en) * 2002-11-22 2005-08-18 John Robert Campbell Curable epoxy compositions, methods and articles made therefrom
US20050048700A1 (en) * 2003-09-02 2005-03-03 Slawomir Rubinsztajn No-flow underfill material having low coefficient of thermal expansion and good solder ball fluxing performance
US20050049334A1 (en) * 2003-09-03 2005-03-03 Slawomir Rubinsztain Solvent-modified resin system containing filler that has high Tg, transparency and good reliability in wafer level underfill applications
US20050170188A1 (en) * 2003-09-03 2005-08-04 General Electric Company Resin compositions and methods of use thereof
EP1557880A1 (en) * 2004-01-21 2005-07-27 Nitto Denko Corporation Resin composition for encapsulating semiconductor
GB0412196D0 (en) * 2004-06-02 2004-07-07 Hexcel Composites Ltd Cure accelerators
US7405246B2 (en) * 2005-04-05 2008-07-29 Momentive Performance Materials Inc. Cure system, adhesive system, electronic device
US7446136B2 (en) * 2005-04-05 2008-11-04 Momentive Performance Materials Inc. Method for producing cure system, adhesive system, and electronic device
CA2625794A1 (en) * 2005-09-29 2007-04-05 Asahi Kasei Chemicals Corporation High-stability microencapsulated hardener for epoxy resin and epoxy resin composition
WO2007088889A1 (ja) * 2006-02-03 2007-08-09 Asahi Kasei Chemicals Corporation マイクロカプセル型エポキシ樹脂用硬化剤、マスタ-バッチ型エポキシ樹脂用硬化剤組成物、一液性エポキシ樹脂組成物、および加工品
JP4316604B2 (ja) * 2006-12-08 2009-08-19 株式会社東芝 電源一体型半導体モジュールおよびその製造方法
WO2008075655A1 (ja) * 2006-12-18 2008-06-26 Shiima Electronics Inc. リードフレーム固定材、リードフレーム、及び半導体装置
KR100983096B1 (ko) 2007-11-28 2010-09-17 (주)에버텍엔터프라이즈 내습성 및 흐름성이 우수한 언더필용 하이브리드 에폭시조성물
EP2280044A4 (en) * 2008-05-21 2015-08-19 Nagase Chemtex Corp EPOXY RESIN COMPOSITION FOR THE PACKAGING OF AN ELECTRONIC COMPONENT
SG10201406428QA (en) 2009-10-09 2014-12-30 Sumitomo Bakelite Co Semiconductor device
JP5691219B2 (ja) 2010-03-30 2015-04-01 住友ベークライト株式会社 半導体封止用樹脂組成物の製造方法および粉砕装置
CN102237164B (zh) * 2010-04-26 2015-11-25 聚鼎科技股份有限公司 过电流保护元件
JP5158238B2 (ja) * 2010-08-26 2013-03-06 日立化成株式会社 太陽電池電極用接着フィルム及びそれを用いた太陽電池モジュールの製造方法
CN103534287B (zh) * 2011-03-31 2015-08-19 Ocv智识资本有限责任公司 微囊化固化剂
KR101326960B1 (ko) 2011-05-20 2013-11-13 엘지이노텍 주식회사 에폭시 수지 조성물 및 이를 이용한 방열회로기판
KR20130008409A (ko) * 2011-07-12 2013-01-22 엘지이노텍 주식회사 에폭시 수지 조성물 및 이를 이용한 방열회로기판
BR112014013655A8 (pt) 2011-12-08 2017-06-13 Ocv Intellectual Capital Llc composto de moldagem de resina reforçado com fibra e método de fabricação para artigo moldado de resina reforçado
CN104952839B (zh) * 2014-03-28 2018-05-04 恒劲科技股份有限公司 封装装置及其制作方法
CN104292768B (zh) * 2014-06-24 2017-01-04 国家电网公司 一种用于高压电力绝缘的环氧树脂组合物及其制备方法
HUE052360T2 (hu) * 2015-12-25 2021-04-28 Sumitomo Bakelite Co Tömítõ gyantaösszetétel és félvezetõ eszköz
CN108598254A (zh) * 2018-04-19 2018-09-28 嘉盛半导体(苏州)有限公司 滤波器封装方法及封装结构

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
US5137940A (en) * 1989-02-09 1992-08-11 Shin-Etsu Chemical Co., Ltd. Semiconductor encapsulating epoxy resin compositions
JPH04108852A (ja) * 1990-08-28 1992-04-09 Hitachi Chem Co Ltd 半導体封止用エポキシ樹脂組成物及びその組成物で封止した半導体装置
US5302672A (en) * 1991-02-27 1994-04-12 Dainippon Ink And Chemicals, Inc. 2,7-dihydroxynaphthalene based epoxy resin, intermediate thereof, processes for producing them, and epoxy resin composition
JPH0565392A (ja) * 1991-09-04 1993-03-19 Toshiba Chem Corp 一液性エポキシ樹脂組成物
JP3141970B2 (ja) * 1993-06-30 2001-03-07 ソマール株式会社 液状エポキシ樹脂組成物
JP3359410B2 (ja) 1994-03-04 2002-12-24 三菱電機株式会社 成形用エポキシ樹脂組成物ならびにそれを用いた高電圧機器用モールド製品およびその製法
JPH08109246A (ja) * 1994-10-13 1996-04-30 Sumitomo Bakelite Co Ltd 半導体封止用エポキシ樹脂組成物
EP0721965B1 (de) 1995-01-10 2003-03-19 Siemens Aktiengesellschaft Flammwidriges Reaktionsharzsystem auf Basis von Epoxyverbindungen und phosphorhaltigen Anhydrid-Härtern
EP0827159B1 (en) * 1996-08-29 2003-05-21 Mitsubishi Denki Kabushiki Kaisha Epoxy resin composition and semiconductor device encapsulated therewith
JP3640748B2 (ja) * 1996-11-06 2005-04-20 京セラケミカル株式会社 熱硬化性樹脂組成物、その製造方法
JPH10195179A (ja) * 1997-01-08 1998-07-28 Shin Etsu Chem Co Ltd 半導体封止用エポキシ樹脂組成物及び半導体装置
US6054222A (en) * 1997-02-20 2000-04-25 Kabushiki Kaisha Toshiba Epoxy resin composition, resin-encapsulated semiconductor device using the same, epoxy resin molding material and epoxy resin composite tablet
JPH1129624A (ja) * 1997-07-09 1999-02-02 Toshiba Corp 半導体封止用液状エポキシ樹脂組成物
JP3365725B2 (ja) * 1997-08-29 2003-01-14 住友ベークライト株式会社 エポキシ樹脂組成物及び半導体装置
JPH11147936A (ja) * 1997-11-19 1999-06-02 Sumitomo Bakelite Co Ltd 半導体封止用エポキシ樹脂組成物及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100896481B1 (ko) * 2007-11-28 2009-05-08 (주)에버텍엔터프라이즈 열전도성이 우수한 언더필용 에폭시 조성물

Also Published As

Publication number Publication date
DE60011199D1 (de) 2004-07-08
US6555602B1 (en) 2003-04-29
KR100550705B1 (ko) 2006-02-08
HK1034726A1 (en) 2001-11-02
TWI257935B (en) 2006-07-11
EP1090942B1 (en) 2004-06-02
DE60011199T2 (de) 2004-09-30
MY126953A (en) 2006-11-30
SG97948A1 (en) 2003-08-20
EP1090942A1 (en) 2001-04-11
CN1156533C (zh) 2004-07-07
CN1292401A (zh) 2001-04-25

Similar Documents

Publication Publication Date Title
KR100550705B1 (ko) 반도체 밀봉용 수지 조성물, 및 이를 이용한 반도체 장치및 반도체 장치의 제조 방법
KR100776959B1 (ko) 반도체 봉지용 수지 조성물, 및 이를 사용한 반도체 장치,반도체 웨이퍼, 및 반도체 장치의 실장 구조체
EP1233446B1 (en) Thermosetting resin composition and semiconductor device using the same
JP3957239B2 (ja) エポキシ樹脂用マイクロカプセル型硬化剤、エポキシ樹脂用マイクロカプセル型硬化促進剤およびそれらの製法、ならびにエポキシ樹脂組成物、半導体封止用エポキシ樹脂組成物
US6916538B2 (en) Thermosetting resin composition and semiconductor device obtained with the same
CN113185807B (zh) 底部填充用树脂组合物、电子部件装置和电子部件装置的制造方法
US7034404B1 (en) Resin composition for semiconductor encapsulation, semiconductor device obtained with the same, and process for producing semiconductor device
KR101373791B1 (ko) Cof 실장용 봉지제 및 이것을 사용하여 봉지한 반도체 부품
JP2002121260A (ja) 半導体封止用樹脂組成物およびそれを用いた半導体装置ならびに半導体装置の製法
JP4286399B2 (ja) 半導体封止用樹脂組成物およびそれを用いた半導体装置ならびに半導体装置の製法
JP2003105168A (ja) 半導体封止用樹脂組成物およびそれを用いた半導体装置
JP2003040980A (ja) 半導体封止用樹脂組成物およびそれを用いた半導体装置
JP3955234B2 (ja) 熱硬化性樹脂組成物およびそれを用いた半導体装置
JP2002363379A (ja) 半導体封止用樹脂組成物およびそれを用いた半導体装置
JP2000309682A (ja) 半導体封止用樹脂組成物およびそれを用いた半導体装置ならびに半導体装置の製法
JP2001220428A (ja) 半導体装置および半導体装置実装体ならびに修復方法
JP2002097253A (ja) 半導体封止用樹脂組成物およびそれを用いた半導体装置ならびに半導体装置の製法
JP2003002955A (ja) 半導体封止用樹脂組成物およびそれを用いた半導体装置
JP2000309681A (ja) 半導体封止用樹脂組成物およびそれを用いた半導体装置ならびに半導体装置の製法
JP2000309683A (ja) 半導体封止用樹脂組成物およびそれを用いた半導体装置ならびに半導体装置の製法
JPH10101773A (ja) 一液型エポキシ樹脂組成物
JPH09272727A (ja) 一液型液状エポキシ樹脂組成物
JPH10168161A (ja) 熱硬化性樹脂組成物およびそれを用いた半導体装置
JPH10168284A (ja) 熱硬化性樹脂組成物およびそれを用いた半導体装置
JP2001098052A (ja) 半導体封止用エポキシ樹脂成形材料並びにこれを用いた半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee