KR20010033722A - Ｍｏｓ형 용량소자, 액정표시장치, 반도체 집적회로장치및 그 제조 방법 - Google Patents

Ｍｏｓ형 용량소자, 액정표시장치, 반도체 집적회로장치및 그 제조 방법 Download PDF

Info

Publication number
KR20010033722A
KR20010033722A KR1020007007245A KR20007007245A KR20010033722A KR 20010033722 A KR20010033722 A KR 20010033722A KR 1020007007245 A KR1020007007245 A KR 1020007007245A KR 20007007245 A KR20007007245 A KR 20007007245A KR 20010033722 A KR20010033722 A KR 20010033722A
Authority
KR
South Korea
Prior art keywords
electrode
diffusion region
capacitor
region
semiconductor layer
Prior art date
Application number
KR1020007007245A
Other languages
English (en)
Other versions
KR100645480B1 (ko
Inventor
장홍용
Original Assignee
아끼구사 나오유끼
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쯔 가부시끼가이샤 filed Critical 아끼구사 나오유끼
Publication of KR20010033722A publication Critical patent/KR20010033722A/ko
Application granted granted Critical
Publication of KR100645480B1 publication Critical patent/KR100645480B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

액티브 매트릭스구동하는 액정표시장치등에 사용하는 MOS형 용량소자를, 반도체기판 상에, 커패시터 절연막을 개재하여 커패시터전극을 형성하고, 상기반도체막 중에, 상기 커패시터전극에 인접하여 p+형의 확산영역과 n+확산영역을 형성하고, 이를 상호 접속하여 상보접속구성하는 공정에 의해 제조한다.

Description

ＭＯＳ형 용량소자, 액정표시장치, 반도체 집적회로장치 및 그 제조 방법 {MOS CAPACITOR, LIQUID CRYSTAL DISPLAY, INTEGRATED CIRCUIT AND METHOD OF MANUFACTURE THEREOF}
도 1 은 종래의 액티브 매트릭스 구동형 액정표시장치를 개략적으로 나타낸 도면이다. 도 1 을 참조하면, 액정표시장치는 다수의 TFT 및 이에 협동하는 투명 화소전극을 구비하는 TFT 글래스기판(1A)과, 상기 TFT 기판(1A) 상에 형성된 대향 글래스기판(1B)에 의해 이루어지고, 기판(1A)과 기판(1B) 사이에는 액정층(1)이 실링부재(1C)에 의해 봉입되어 있다. 도시된 액정표시장치에서는 상기 투명 화소전극을 대응하는 TFT 를 통하여 선택적으로 구동함으로서, 액정층 중에서, 상기 선택된 화소전극에 대응하는 액정분자의 배향을 선택적으로 변화시킨다. 또한, 상기 글래스기판(1A)및 글래스기판(1B)의 외측에는, 각각 도시하지는 않았지만 편광판이 직교 니콜(Nicol) 상태로 형성되어 있다. 또, 글래스기판(1A)및 글래스기판(1B)의 중측에는, 도시하지는 않았지만 상기 액정층(1)에 접하도록 분자 배향막이 형성되어, 액정분자의 배향 방향을 규제한다.
도 2 는 상기 TFT 글래스기판(1A)의 일부를 확대하여 나타낸 도면이다.
도 2 를 참조하면, 상기 글래스기판(1A) 상에는 주사신호가 공급되는 다수의 패드전극(13A) 및 이 패드전극(13A)으로부터 연장하여 형성되는 다수의 주사전극(13)과, 비디오 신호를 공급하는 다수의 패드전극(12A) 및 이 패드전극으로부터 연장하여 형성되는 다수의 신호전극(12)이, 주사전극(13)의 연장방향과 신호전극(12)의 연장 방향이 대략 직교하도록 형성되어 있고, 상기 주사전극(13)과 상기 신호전극(12)의 교차점에는 TFT(11)가 형성되어 있다. 또한, 상기 기판(1A) 상에는 각각의 TFT(11)에 대응하여 투명 화소전극(14)이 형성되어 있고, 각각의 TFT(11)는 대응하는 주사전극(13) 상의 주사신호에 의해 선택되고, 대응하는 신호전극(12) 상의 비디오신호에 의해, 협동하는 투명 화소전극(14)을 구동한다.
도 3 은 도 2 의 액정표시장치의 1 화소분의 액정셀 구동회로 구성을 나타낸다. 도 3 을 참조하면, 도 1 의 액정층(1)중에는 복수의 화소에 대응하여 복수의 액정셀(15)이 화면을 이루고 있고 도 1 의 글래스기판(1A)에 대응하는 TFT 기판 상에는 상기 TFT(11)가 상기 액정셀(15)에 대응하여 매트릭스 형태로 형성된다. 또한, 상기 TFT 기판(1A) 상에는 상기 TFT(11)에 비디오신호를 공급하는 신호선(12)이 서로 실직적으로 평행하게 열방향으로 연장하여 형성되고, 상기 TFT(11)를 제어하는 게이트제어선(13 : 주사전극)이 서로 실질적으로 평행하게 행방향으로 연장하는다. 도시한 예에서 상기 TFT(11)는 서로 직렬로 접속된 한쌍의 TFT(11A , 11B)에 의해 이루어지고, 화소전극(14)을 통하여 대응하는 액정셀(15)을 구동한다. 또한, 상기 전극 TFT(11)에는 상기 액정셀(15)에 병렬로 커패시터(16)가 접속된다. 상기 커패시터(16)는 상기 액정셀(15)에 인가되는 구동전압을 유지하는 축적커패시턴스를 형성한다. 그 때 상기 커패시터(16)는 화소전극(14)과 용량선(17) 사이에 접속된다.
상기 축적 커패시터(16)는 앞서 설명한 바와 같이, 한쌍의 금속전극패턴 사이에 유전체막을 형성하는 구성도 좋지만, 액티브 매트릭스 구동방식의 액정표시장치에서는 MOS 커패시터의 형태로 형성하는 것이 바람직하다.
도 4 는 이러한 종래의 MOS 커패시터를 구비한 액정표시장치의 회로구성을 나타낸다.
도 4 를 참조하면, 액정셀은 상기 TFT 기판(1A)에 대응하는 글래스기판(10A)과, 상기 글래스기판(10A) 상에 형성된 폴리실리콘 패턴(10B)과, 상기 글래스기판(10A) 상에 상기 폴리실리콘 패턴(10B)을 덮도록 형성된 산화막(10C)으로 이루어지고, 상기 TFT(11)는 상기 폴리실리콘 패턴(10B)중에 형성된 n+형 확산영역(10a, 10b, 및 10c)과, 상기 산화막(10C) 상에 상기 확산영역(10a 및 10b) 사이에 형성된 알루미늄 또는 폴리실리콘으로 이루어진 게이트전극(11a)과, 상기 산화막(10C) 상에 상기 확산영역(10b 및 10c) 사이에 형성된 동일한 알루미늄 또는 폴리실리콘으로 이루어진 게이트전극(11b)으로 이루어진다. 단, 상기 게이트전극(11a)은 상기 TFT(11A)에 대응하고, 또한 상기 게이트전극(11b)은 상기 TFT(11B)에 대응한다. 상기 산화막(10C)은 상기 게이트전극(11a 및 11b)의 하부에서 게이트 절연막을 형성한다. 또한, 상기 확산영역(10a)에 상기 신호선(12)이 접속되고, 상기 게이트전극(11a 및 11b)에 상기 게이트 제어선(13)이 접속된다.
도 4 의 구성에서는, 상기 확산영역(11c)은 도면 중앙에서 우측방향으로 연장하여, n+형 확산영역(10d)을 형성한다. 또, 상기 산화막(10C) 상에는 상기 확산영역(10d)에 대응하여 상기 게이트전극(11a 및 11b)과 동일한 알루미늄 또는 폴리실리콘으로 이루어진 전극(11c)이 커패시터전극으로서 형성된다. 상기 전극(11c)및 확산영역(10d)은 상기 커패시터(16)의 커패시터전극을 구성한다.
이러한 구성의 액정표시장치에는, 상기 게이트 버스선(13) 상의 선택신호에 의해 상기 TFT(11A 및 11B)가 턴온되고, 상기 신호선(12) 상의 비디오신호에 의해 상기 커패시터(16)가 상기 확산영역(10d)을 통하여 충전된다. 그 결과, 상기 확산영역(10c)및 확산영역(10d)에 접속된 화소전극(14)의 전위는 다음 선택신호가 입력될 때까지 소정의 구동전위로 유지된다.
한편, 이러한 종래의 액정표시장치에서는, 상기 확산영역(10a, 10b 및 10c)은 상기 게이트전극(11a 및 11b)을 마스크로 하여 자기정합적으로 형성할 수 있지만, 상기 확산영역(10d)은 자기정합공정으로는 형성할 수 없다. 즉, 확산영역(10d)을 형성하기 위해서는 별개의 마스크를 사용하고, 이온주입 공정을 확산영역(10a ~ 10c)과는 별개로 수행할 필요가 있다.
그러나, 이처럼 확산영역(10d)을 형성하는데 별개의 마스크공정 및 별개의 이온주입공정을 사용하는 경우, 공정수가 대폭으로 증가할 뿐만 아니라 마스크의 정렬 어긋남에 따른 문턱값가 변동하는 등, 불량 확률이 증대할 우려가 있다. 또한, 도 2 의 구성에서 만일 확산영역(10a ~ 10c)을 자기정합공정으로 하지 않고, 확산영역(10d)과 동시에 동일한 마스크공정으로 형성하는 것을 생각할 수 있지만, 이러한 공정에서는 상기 산화막(10C)의 형성 공정이 상기 이온주입공정 후에 수행되어야 하기 때문에, 폴리실리콘 패턴(10B)의 표면이 불순물 원소에 의해 오염되기 쉽다. 반도체 집적회로를 제조하는 경우에는, 이러한 불순물원소는 세정에 의해 제거되지만, 글래스기판을 사용하는 액정표시장치의 경우, 철저한 세정을 할 수 없고, 이 때문에 한번 불순물원소에 의해 오염이 발생하면 불순물원소가 폴리실리콘 패턴(10B) 상에 잔류하기 쉽다.
이에 대하여, 도 5 는 도 4 의 액정표시장치의 상기 과제를 해결한 별개의 종래의 액정표시장치의 구성을 나타낸다. 다만 도 5 중에서 앞서 설명한 부분에 대응하는 부분에는 동일한 참조번호를 부여하고 설명을 생략한다.
도 5 를 참조하면, 도시한 액정표시장치에서, 상기 TFT(11A 및 11B)를 구성하는 n+형 확상영역(10a ~ 10c)외에, 동일한 n+형 확산영역(10e)이 상기 폴리실리콘 패턴(10B)중에, 상기 게이트전극(11a 및 11b)및 커패시터전극(11c)을 마스크로 하여 자기정합공정으로 형성되어 있고 이 때문에 제조공정수가 증가하는 문제 및 폴리실리콘 패턴(10B)의 불순물원소에 의한 오염의 문제가 회피된다. 도 3 의 구성에서, 상기 커패시터 전극(11c)에 상기 용량선(17)을 통하여 소정의 전압을 인가하고, 상기 폴리실리콘 패턴(10B)중에, 확산영역(10c 및 10e) 사이의 진성 또는 저농도 도핑영역(10f)에 표면축적층을 유기시킨다. 상기 영역(10f)은 상기 폴리실리콘 패턴(10B)중, 확산영역(10a 및 10b) 사이, 또는 확산영역(10c 및 10d) 사이에 형성되는 채널영역과 동일한 불순물농도를 갖는다.
도 5 의 구성은 이처럼 상기 도 4 의 구성의 문제점은 회피할 수 있지만, 상기 영역(10f)에 표면축적층을 유기시키기 위해서는 상기 용량선(17)을 구동하는데 별개의 전원선이 필요하고 이 때문에 액정표시장치중의 구동회로가 복잡해지고 제조비용이 증대하는 문제점을 회피할 수 없다. 또한, 도 3 의 회로도에서 알 수 있는 바와 같이, 이러한 고전압이 인가되는 용량선(17)이 상기 TFT 기판(10A) 상에서 신호선(12)과 교차하지만, 상기 용량선(17)과 신호선(12) 사이에는 얇은 층간절연막이 개재할 뿐이므로, 리크 전류나 절연파괴가 발생할 가능성이 있다. 상기 용량선(17)에 인가되는 전압은 통상의 반도체 집적회로에 사용하는 전압보다 매우 높은 전압이다. 또한, 이러한 고전압은 상기 용량선(17)에 단속적으로 인가되기 때문에, 상기 게이트 산화막(10C)도 통상의 MOS 트랜지스터의 게이트산화막보다 열화되기 쉽다. 이때문에, 도 5 의 구성의 커패시터(16)는 신뢰성이라는 점에서 문제가 있다.
또한, 도 5 의 구성에서는 상기 용량선(17)에 고전압 인가에 따라, 액정셀중에 상기 용량선과 다른 배선 또는 TFT 사이에 대응하여 도메인이 형성되기 쉽게된다. 또, 이러한 도메인의 형성에 따른 표시의 교란을 회피하기 위해서, 상기 용량선에 따른 실질적인 폭의 차광마스크를 형성할 필요가 있지만, 이러한 폭이 넓은 차광마스크를 형성하면 액정표시장치의 개구율이 저하된다.
발명의 개시
그러므로, 본 발명은 상기의 문제를 해결한 신규하고 유용한 MOS형 용량소자, 액정표시장치, 반도체장치, 및 그 제조 방법을 제공하는 것을 개괄적 과제로 한다.
본 발명의 보다 구체적인 과제는, 구성이 간단하고, 제조가 용이한 MOS형 용량소자 및 그 MOS형 용량소자를 구비한 액정표시장치, 및 그 제조방법을 제공하는 것에 있다.
본 발명의 다른 과제는,
기판,
상기 기판 상에 형성된 반도체층,
상기 반도체층 상에 형성된 절연막,
상기 절연막 상에 형성된 전극,
상기 반도체층 중에, 상기 전극에 인접하여 형성된 제 1 확산영역, 및
상기 반도체층 중에, 상기 전극에 인접하여 형성된 제 2 확산영역으로 이루어지고,
상기 제 1 확산영역은 제 1 도전형으로, 상기 제 2 확산영역은 제 2 역도전형으로 도핑되어 있는 것을 특징으로 하는 MOS형 용량소자를 제공하는데 있다.
본 발명의 또 다른 과제는,
기판,
상기 기판 상에 형성된 전극,
상기 기판 상에, 상기 전극을 덮도록 형성된 절연막,
상기 절연막 상에 형성된 반도체층,
상기 반도체층 중에, 상기 전극의 하나의 가장자리부에 인접하여 형성된 제 1 확산영역, 및
상기 반도체층 중에, 상기 전극의 다른 가장자리부에 인접하여 형성된 제 2 확산영역으로 이루어지고,
상기 제 1 확산영역은 제 1 도전형으로, 상기 제 2 확산영역은 제 2 역도전형으로 도핑되어 있는 것을 특징으로 하는 MOS형 용량소자를 제공하는 것에 있다.
본 발명에 따르면, MOS형 용량소자는, 상보 접속함으로서, 정전압에 대해서도 부전압에 대해서도, 저주파신호에 대해서도 고주파신호에 대해서도 실질적으로 동일한 용량을 나타중고, 유효한 커패시터로서 동작한다. 또한 본 발명의 MOS형 용량소자는 다른 MOS 트랜지스터 제조공정과 동시에, 공정을 추가하지 않고 형성할 수 있다. 본 실시예의 MOS형 용량소자는, 이러한 형태의 확산영역 및 p+형 확산영역을, 상기 반도체층을 절연막으로 덮은 후에 이온주입을 수행하여 형성하기 때문에, 종래예에서와 같은 반도체층 불순물원소에 의한 오염 문제는 발생하지 않는다. 또 이에 수반하여, 상기 반도체층 상에 상기 MOS형 용량소자와 동시에 형성되는 트랜지스터의 문턱값 전압과 그외 다른 동작특성이 상기 불순물원소에 의한 오염에 의해 변동하는 문제가 해소된다. 또한, 본 발명에 따른 MOS형 용량소자를 액정표시장치의 구동에 사용하는 경우, 상기 커패시터전극을 공통 전위로 유지하면 좋기 때문에, 상기 커패시터 절연막 또는 그외의 다른 층간 절연막에 인가되는 스트레스가 경감되어, 이러한 스트레스에 기인하는 표시특성의 열화가 회피된다.
본 발명의 또 다른 과제는,
제 1 의 글래스기판,
상기 제 1 글래스기판에 대향하는 제 2 글래스기판,
상기 제 1 글래스기판과 상기 제 2 글래스기판 사이에 봉입되는 액정층,
상기 제 1 글래스기판상을 연장하는 신호전극,
상기 제 1 글래스기판상을 연장하는 주사전극,
상기 제 1 글래스기판상을 연장하는 공도통위선,
상기 신호전극선과 상기 주사전극의 교차점에 형성된 박막트랜지스터,
상기 박막트랜지스터에 전기적으로 접속된 화소전극, 및
상기 화소전극에 병렬로 접속된 축적용량으로 이루어진 액정표시장치에 있어서,
상기 박막트랜지스터는 상기 제 1 글래스기판 상에 형성된 반도체층 중에 형성되어 있고,
상기 축적용량은
상기 반도체층 상에 형성된 절연막,
상기 절연막 상에 형성된 커패시터전극,
상기 반도체층 중에, 상기 커패시터전극에 인접하여 형성된 제 1 확산영역,
상기 반도체층 중에, 상기 커패시터전극에 인접하여 형성된 제 2 확산영역으로 이루어지고,
상기 제 1 확산영역은 제 1 도전형으로, 상기 제 2 확산영역은 제 2 역도전형으로 도핑되어 있는 것을 특징으로 하는 액정표시장치를 제공하는 것에 있다.
본 발명에 따르면, MOS형 용량소자를 액정표시장치에 사용함으로서, 액정표시장치의 제조비용을 절감할 수 있다. 또한 이러한 액정표시장치는 게이트 절연막, 커패시터 절연막 또는 그외의 다른 층간 절연막에 인가되는 스트레스가 경감되기 때문에 신뢰성이 높고 또 수율이 좋게 제조할 수 있다.
본 발명의 또 다른 과제는,
광원,
상기 광원에서 형성된 광빔의 광로 중에 설치되고, 이를 공간변조하는 액정패널,
상기 액정패널에서 공간 변조된 광빔을 투사하는 투사광학계를 구비하는 투사형 액정표시장치에 있어서,
상기 액정패널은,
제 1 글래스기판,
상기 제 1 글래스기판에 대향하는 제 2 글래스기판,
상기 제 1 글래스기판과 상기 제 2 글래스기판 사이에 봉입된 액정층,
상기 제 1 글래스기판상을 연장하는 신호전극,
상기 제 1 글래스기판상을 연장하는 주사전극,
상기 제 1 글래스기판상을 연장하는 공도통위선,
상기 신호전극선과 상기 주사전극의 교차점에 형성된 박막트랜지스터,
상기 박막트랜지스터에 전기적으로 접속된 화소전극, 및
상기 화소전극에 병렬로 접속된 축적용량으로 이루어지고,
상기 박막트랜지스터는 상기 제 1 글래스기판 상에 형성된 반도체층에 형성되어 있고,
상기 축적용량은,
상기 반도체층 상에 형성된 절연막,
상기 절연막 상에 형성된 커패시터전극,
상기 반도체층 중에, 상기 커패시터전극에 인접하여 형성된 제 1 확산영역,
상기 반도체층 중에, 상기 커패시터전극에 인접하여 형성된 제 2 확산영역에 의해 이루어지고,
상기 제 1 확산영역은 제 1 도전형으로, 상기 제 2 확산영역은 제 2 역도전형으로 도핑되어 있는 것을 특징으로 하는 투사형 액정표시장치를 제공하는 것에 있다.
본 발명에 따르면, MOS형 용량소자를 사용한 투사형 액정표시장치를, 공정수를 증가시키지 않고 저가에 제조하는 것이 가능하다. 또한, 이러한 액정표시장치는, 게이트절연막, 커패시터절연막 또는 그외 층간절연막에 인가되는 스트레스가 경감되기 때문에 신뢰성이 높고, 또 수율 좋게 제조할 수 있다.
본 발명의 또 다른 과제는,
커패시터를 포함하는 반도체 집적회로장치에 있어서, 상기 커패시터는, 기판과, 상기 기판 상에 형성된 절연막과, 상기 절연막 상에 형성된 전극과, 상기 기판 중에서 상기 전극에 인접하여 형성된 제 1 확산영역과, 상기 기판 중에서 상기 전극에 인접하여 형성된 제 2 확산영역으로 이루어지고,
상기 제 1 확산영역은 제 1 도전형으로, 상기 제 2 확산영역은 제 2 역도전형으로 도핑되어 있는 것을 특징으로 하는 반도체 집적회로장치를 제공하는 것에 있다.
본 발명에 따르면, MOS형 용량소자를 사용하는 각종 반도체 집적회로장치를 제조할 수 있다.
본 발명의 또 다른 과제는,
기판 상에 반도체막을 형성하는 공정,
상기 반도체막 상에 절연막을 형성하는 공정,
상기 절연막 상에 게이트전극을 형성하는 공정,
상기 게이트전극을 마스크로하여 상기 게이트전극의 한측에서 상기 반도체막 중에 제 1 도전형 불순물원소를 도입하는 공정,
상기 게이트전극을 마스크로하여 상기 게이트전극의 타측에서 상기 반도체막 중에 제 2 역도전형 불순물원소를 도입하는 공정을 특징으로 하는 MOS 용량소자 제조방법을 제공하는 것에 있다.
본 발명의 또 다른 과제는,
MOS형 용량소자를 구비하는 액정표시장치의 제조 방법에 있어서, 상기 MOS형 용량소자를,
글래스기판 상에 반도체막을 형성하는 공정,
상기 반도체막 상에 절연막을 형성하는 공정,
상기 절연막 상에 게이트전극을 형성하는 공정,
상기 게이트전극을 마스크로하여, 상기 게이트전극의 한측에서 상기 반도체막 중에 제 1 도전형 불순물원소를 도입하는 공정, 및
상기 개이트전극을 마스크로하여, 상기 게이트전극의 타측에서 상기 반도체막 중에 제 2 역도전형 불순물원소를 도입하는 공정으로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법을 제공하는 것에 있다.
본 발명의 또 다른 과제는,
MOS형 용량소자를 구비하는 액정표시장치의 제조 방법에 있어서, 상기 MOS형 용량소자를,
글래스기판 상에 커패시터를 형성하는 공정,
상기 글래스기판 상에 상기 커패시터전극을 덮도록 절연막을 형성하는 공정,
상기 절연막 상에 반도체막을 형성하는 공정,
상기 게이트전극의 한측에서 상기 반도체막 중에 제 1 도전형 불순물원소를 도입하는 공정, 및
상기 게이트전극의 타측에서 상기 반도체막 중에 제 2 역도전형 불순물원소를 도입하는 공정에 의해 형성하는 것을 특징으로 하는 액정표시장치의 제조방법을 제공하는 것에 있다.
본 발명의 또 다른 과제는,
MOS형 용량소자를 구비한 반도체 집적회로장치의 제조방법에서, 상기 MOS형 용량소자를,
상기 반도체기판 상에 절연막을 형성하는 공정,
상기 절연막 상에 게이트전극을 형성하는 공정,
상기 게이트전극을 마스크로하여 상기 게이트전극의 한측에서 상기 반도체기판 중에 제 1 도전형 불순물원소를 도입하는공정, 및
상기 게이트전극을 마스크로하여 상기 게이트전극의 타측에 있어서 상기 반도체기판 중에 제 2 역도전형 불순물원소를 도입하는 공정으로 형성하는 것을 특징으로하는 반도체 집적회로장치의 제조방법을 제공하는 것에 있다.
본 발명에 따르면, MOS형 용량소자, 또는 이를 사용한 액정표시장치, 또는 이를 사용한 반도체 집적회로장치를 제조하는 것이 가능해진다.
본 발명은 액정표시장치에 관한 것으로, 특히, MOS(금속-산화물-반도체)용량을 갖는 액정표시장치 및 그 제조 방법에 관한 것이다. 또한, 본 발명은 이러한 MOS 용량, 이 MOS 용량을 갖는 반도체 장치, 및 그 제조 방법에 관한 것이다.
액정 표시장치는 종래부터 저소비전력인 소형의 정보 표시장치로서, 소위, 노트북형 퍼스널 컴퓨터 등 휴대형 정보처리장치에 넓게 이용되고 있다.
한편, 액정표시장치의 용도는 이러한 휴대형 정보처리장치에 한정되는 것은 아니고, 오늘날에는 소위 데스크탑형 정보처리장치에 있어서도, 종래의 CRT 표시장치를 대체하고 있다. 더욱이, 액정표시장치는 하이비젼(HDTV) 표시장치로서도 유망하고, 특히 투사형 HDTV 표시장치로의 응용이 연구되고 있다.
이러한 고성능 대면적 액정표시장치의 경우, 종래의 단순 매트릭스 구동방식을 이용한 것으로는 응답속도 또는 콘트라스트비, 더욱이 색순도등의 점에서 필요한 사양을 만족할 수 없고, 이러한 이유때문에 각각의 화소를 대응하는 박막트랜지스터(TFT)에 의해 구동하는 액티브 매트릭스 구동방식이 이용되고 있다. 액티브 매트릭스 구동방식의 액정표시장치에는, 종래에는 TFT의 활성 영역에 아모퍼스 실리콘을 사용한 아모퍼스실리콘 액정표시장치가 사용되고 있지만, 아모퍼스 실리콘은 전자 이동도가 작고, 상기 고성능 액정표시장치에서 요구하는 사양을 만족시킬 수 없다. 이러한 이유때문에, 이들 고성능 액정표시장치에서는 TFT로서 폴리실리콘 TFT를 사용할 필요가 있다.
일반적으로, 액티브 맥트릭스 구동방식의 액정표시장치에서는, 액정층에 인가되는 구동 전압을 유지하기 위하여, 각각의 TFT에 대응하여 커패시터가 사용된다. 이러한 커패시터는 통상의 커패시터와 같은 한쌍의 금속전극과 그사이에 삽입된 유전체막으로 형성되어도 좋지만, 미세화된 폴리실리콘 TFT와 협동하는 커패시터는 소위 MOS 구조로 형성하는 것이 바람직하다.
도 1 은 종래 액정표시장치를 나타낸 개략도.
도 2 는 도 1 의 액정표시장치의 일부를 확대하여 나타낸 도면.
도 3 은 도 1 의 액정표시장치에 사용되는 액정셀 구동회로의 일부를 나타낸 회로도.
도 4 는 종래 액정셀 구동회로의 구성을 나타낸 단면도.
도 5 는 종래의 별개의 액정셀 구동회로의 구성을 나타낸 단면도.
도 6a 및 6b 는 본 발명의 원리를 설명한 도면.
도 7a 및 7b 는 본 발명의 원리를 설명한 별개의 도면.
도 8a 및 8b 는 본 발명의 원리를 설명한 또 다른 별개의 도면.
도 9a ~ 9e 는 본 발명의 제 1 실시예에 따른 MOS형 용량소자의 제조공정을나타낸 도면.
도 10a ~10c 는 본 발명의 제 1 실시예에 따른 MOS형 용량소자의 다양한 변형예를 나타낸 도면.
도 11 은 본 발명의 제 1 실시예에 따른 MOS형 용량소자를 나타낸 평면도.
도 12a 및 12b 는 도 11의 MOS형 용량소자의 다양한 변형예를 나타낸 도면.
도 13a ~13e 는 본 발명의 제 2 실시예에 따른 MOS형 용량소자의 제조공정을 나타낸 도면.
도 14a 및 14b 는 본 발명의 제 3 실시예에 따른 액티브 맥트릭스구동 액정표시장치의 액정셀 구동회로의 구성을 나타낸 단면도, 및 상기 액정셀 구동회로에 인가되는 다양한 신호파형을 나타낸 도면.
도 15 는 본 발명의 제 4 실시예에 따른 직시형 액정표시장치에 사용되는 액정패널 구성을 나타낸 도면.
도 16 은 본 발명의 제 5 실시예에 따른 투사형 액정표시장치에 사용되는 액정패널의 구성을 나타낸 도면.
도 17 은 도 16 의 액정 패널을 사용한 투사형 액정표시장치의 구성을 나타낸 도면.
도 18 은 본 발명의 제 6 실시예에 따른 반도체 집적회로의 구성을 나타낸 도면.
도 19 는 도 18 의 반도체 집적회로를 사용한 본 발명의 제 7 실시예에 따른트랜스퍼 게이트회로의 구성을 나타낸 회로도.
도 20 은 도 18 의 반도체 집적회로를 사용한 본 발명의 제 8 실시예에 따른 트랜스퍼 게이트회로의 구성을 나타낸 회로도.
도 21 은 도 18 의 반도체 집적회로를 사용한 본 발명의 제 9 실시예에 따른 샘플링회로의 구성을 나타낸 회로도.
도 22 는 도 18 의 반도체 집적회로를 사용한 본발명의 제 10 실시예에 따른 광전변환회로의 구성을 나타낸 회로도.
도 23 은 도 18 의 반도체 집적회로를 사용한 본 발명의 제 11 실시예에 따른 광전변환회로의 구성을 나타낸 회로도.
도 24a 및 24b 는 본 발명의 제 12 실시예에 따른 액티브 매트릭스구동 액정표시장치의 액정셀 구동회로의 구성을 나타중는 단면도 및 평면도.
발명을 실시하기 위한 가장 바람직한 실시 형태
[원리]
도 6a 는 본 발명에 따른 MOS형 용량소자의 원리를 나타낸 도면이고, 도 6b 는 그 등가회로도를 나타낸다. 다만, 도면중에서 앞서 설명한 부분에 대응하는 부분에는 동일참조번호를 부여하고 설명을 생략한다.
도 6a 를 참조하면, 상기 MOS형 용량소자에서 상기 폴리실리콘 패턴(10B)에 대응하는 반도체층(10B)중에, 상기 커패시터전극(11c)의 하나의 가장자리부에 대응하여 n+형의 확산영역(10h)이, 상기 게이트전극(11c)의 다른 가장자리부에 대응하여 p+형 확산영역(10i)이 형성된다.
도 6b 는 도 6a 의 MOS형 용량소자의 등가회로를 나타낸다.
도 6b 를 참조하면, 상기 MOS형 용량소자는, 상기 산화막(10C)의 용량에 대응하고 상기 게이트전극(11c)에 접속된 용량(Co)과, 상기 확산영역(10h 및 10i)에 대응하는 다이오드(Dn 및 Dp)와, 상기 확산영역(10h 및 10i)에 대응하는 접합용량(Cjn 및 Cjp)을 포함한다.
도 7a 및 7b 는 도 6a 및 도 6b 의 MOS형 용량소자(10)에 정 또는 부의 직류 바이어스 ±Vg 를 인가한 경우의 용량-전압 특성(C-Vg 특성)을 표시한다.다만, 도 7a 는 이러한 용량을 측정하기 위한 구성을 나타중고, 출력단자(OUT)간에 임피던스(Z)를 측정함으로써 MOS형 용량수자의 용량치를 구한다. 또한 도 7b 는 얻어진 용량-전압 특성을 나타낸다.
먼저 도 7a 를 참조하면, 도 6a 및 도 6b 의 MOS형 용량소자(10)에서 상기 커패시터전극(11c)을 제 1 단자로, 상기 n+형 확산영역(10h)과 p+형 확산영역(10i)을 공통으로 접속하여 제 2 단자로한 상보형 MOS형 용량소자(10)를 형성하고, 이 상보형 MOS형 용량소자(10)에 대하여, 100 kHz 이상의 미소 교류신호를 교류신호원으로부터 공급하는 동시에 상기 제 1 및 제 2 단자 사이에 직류전원(22)에 의해서 정 또는 부의 직류 바이어스 ±Vg 를 인가하고, 상기 출력단자(OUT)에서 임피던스(Z)를 측정함으로서 용량(C)의 값을 구하였다.
도 7b 는 이러한 시험으로부터 구한 상기 MOS형 용량소자(10)의 용량을, 상기 직류 바이어스전압 ±Vg 의 함수로서 나타낸다. 다만, 도 7b 에서, 종축은 얻어진 용량치(C)를 상기 산화막(10C)의 용량값(Co)으로 규격화한 규격화 용량값 C/Co 을 나타중고, 횡축은 직류 바이어스전압 ±Vg 를 나타낸다.
도 7b 의 C-Vg 특성을 참조하면, 파선은 MOS형 용량소자(10)에 있어서 도 7a 에 나타낸 상보형구성을 취하지 않고, 상기 커패시터전극(11c)과 n+형 확산영역(10h) 사이의 용량을 구한 경우를, 일점쇄선은 마찬가지로 상기 상보형 구성을 취하지 않고, 상기 커패시터전극(11c)과 p+형 확산영역(10i) 사이의 용량을 구하는 경우을 나타중지만, 파선으로 나타낸 커패시터전극(11c)과 상기 n+형 확산영역(10h) 사이의 용량은, 상기 커패시터전극(11c)에 정전압 + Vg 가 인가되고 있는 동안에는 상기 반도체층(10B)표면에 상기 전극(11c)의 직하부 영역에 있어서 상기 n+형 확산영역(10h)에 연속하여 전자축적층이 형성되기 때문에, 상기 용량(Co)에 필적하는 값을 갖는 것에 대하여, 상기 커패시터전극(11c)에 부전압 -Vg 가 인가되고 있는 경우에는 이러한 전자축적층이 형성되지 않고 용량값은 매우 작아진다. 마찬가지로, 일점쇄선으로 나타낸 상기 커패시터전극(11c)과 상기 p+형 확산영역(10i) 사이의 용량은 상기 커패시터전극(11c)에 부전압 -Vg 이 인가되고 있는 동안에는 상기 반도체층(10B) 표면에는 상기 전극(11c)직하부의 영역에 있어서 상기 p+형확산영역(10i)에 연속하여 홀축적층이 형성되기 때문에, 상기 용량치(Co)에 필적하는 값을 갖는 것에 대하여, 상기 커패시터전극(11c)에 정전압 +Vg 가 가인되고 있는 경우에는 이러한 홀축적층이 형성되지 않고 용량값은 매우 작아진다. 또한, 이러한 상보형구성을 채용하지 않는 경우에는 도 7b 에 나타낸 바와 같이 상기 C-Vg 특성이 주파수에 의존한다. 도 7b 중에서 저주파 C-V 특성으로 나타중고 있는 것은 저주파에서의 C-Vg 특성이고, 고주파 C-V 특성으로 나타중고 있는 것은 고주파에서의 C-Vg 특성이다.
이에 대해, 상기 MOS형 용량소자(10)에 대하여 도 7a 에 도시한 상보형접속구성을 채용한 경우에는, 도 7b 에서 실선으로 나타낸 C-Vg 특성이 얻어진다. 즉, 이러한 상보형 접속구성을 갖는 MOS형 용량소자(10)는, 인가되는 직류바이어스전압이 정이거나 부이거나, 거의 일정한 용량값을 갖는다. 또한, 이러한 상보형접속구성을 갖는 MOS형 용량소자(10)에서는 상기 C-Vg 특성은 실질적으로 주파수에 의존하지 않는다. 이것은, 상기 커패시터전극(11C)에 인가되는 전압의 극성이 정이거나 부이거나, 상기 커패시터전극(11c)직하부의 상기 반도체층(11B)중에 공핍층이 형성되는 것은 아니고, 전자축적층 또는 홀축적층이 상기 n+형 확산영역(11h)에 연속하여 또는 상기 p+형 확산영역에 연속하여 형성되어 있는 것을 의미한다. 또한, 이러한 캐리어 축적층에 있어서, 상기 반도체층(11B)표면에 유기된 캐리어가 상기 커패시터전극(11c)에 인가되는 전압에 고속으로 접근할 수 있다.
이처럼, 도 6a 및 6b 의 구성 소자를 도 7a 에 나타낸 바와 같이 상보형으로 접속한 구성의 MOS형 용량소자(10)는, 정전압 및 부전압 중 어느것에 대하여도 거의 일정한 용량값을 나타낸다.
도 8a 및 도 8b 는 도 7a 의 시험장치에 있어서 상기 직류바이어스전원(22)을 생략하고, 액정표시장치의 구동에 사용되는 대칭형의 고주파 교류신호를 인가한 경우 상기 MOS형 용량소자(10)의 용량특성을 나타낸다. 다만, 도 8a 는 상기 고주파교류신호의 파형을, 도 8b 는 도 8a 에 대응하는 MOS형 용량소자(10)의 용량을 나타낸다.
도 8a 를 참조하면, 액정표시장치에서 사용되는 구동신호는 최소레벨(Vmin)과 최대레벨(Vmax) 사이의 진폭을 갖는 대칭구형파신호이지만, 도 6a 및 도 6b 의 MOS형 용량소자는, 상보접속을 수행하는 경우, 도 8b 에 도시한 바와 같이 구동신호의 극성에 좌우되지 않고, 진폭에 좌우되지 않고 거의 일정한 용량을 나타중는 것을 알 수 있다. 다만, 도 8b 중에서 종축은 상기 절연막(10C)의 용량(Co)으로 규격화한 규격화 용량(C/Co)을, 또 횡축은 도 8a 의 신호에 의해 상기 커패시터전극(11C)에 인가되는 전압을 나타낸다.
이처럼, 도 6a 및 도 6b 에 나타낸 본 발명에 따른 MOS형 용량소자는, 도 7a 에 나타낸 바와 같이 상보접속함으로서 정전압에 대해서도 부전압에 대해서도 또 저주파신호에 대해서도 고주파신호에 대해서도 실질적으로 동일한 용량을 나타중고, 유효한 커패시터로서 동작한다. 본 발명의 MOS형 용량소자는, 다른 MOS 트랜지스터의 제조공정과 동시에, 공정을 추가하지 않고 형성할 수 있고, 액정표시장치등, 이러한 MOS형 용량소자를 사용한 전자장치의 제조비용을 저감할 수 있다. 더욱이, 본 실시예의 MOS형 용량소자에서는, 상기 n+형 확산영역(11h)및 p+형 확산영역(11i)을, 상기 반도체층(10B)을 절연막(10c)으로 덮은 후에 이온주입을 수행함으로서 형성하기 때문에, 도 4 의 종래예에 있어서와 같은 반도체층(10B)의 불순물원소에 의한 오염 문제가 발생하지 않는다. 이에 따라서, 상기 반도체층(10B) 상에 상기 MOS형 용량소자와 동시에 형성되는 트랜지스터의 문턱값전압과 이외의 다른 동작특성이 상기 불순물원소에 의한 오염 때문에 변동하는 문제가 해소된다. 또한, 본 발명에 따른 MOS형 용량소자를 액정표시장치의 구동에 사용하는 경우, 상기 커패시터전극을 공도통위로 유지하면 좋기 때문에, 상기 절연막(10C)또는 이외의 다른 층간절연막에 인가되는 스트레스가 경감되고, 이러한 스트레스에 기인하는 표시특성의 열화가 회피된다.
[제 1 실시예]
도 9a ~9e 는, 본 발명의 제 1 실시예에 따른 MOS형 용량소자(30)의 제조 공정을 나타낸다.
도 9a 를 참조하면, 기판(31) 상에 폴리실리콘 또는 아모퍼스실리콘등의 반도체패턴(32)이 형성되고, 도 9b 의 공정에서 상기 기판(31) 상에 상기 반도체패턴(32)을 덮도록 SiO2등으로 이루어진 유전체막(33)이 형성된다. 상기 기판(31)은 액정표시장치의 그래스기판, 또는 이외의 다른 절연기판이라도 좋다. 또한 상기 기판(31)은 단결정 Si 기판이어도 좋다. 상기반도체 패턴(32)은 단결정 Si 패턴이어도 좋다.
또한, 도 9C 의 공정에서 상기 유전체막(33)에 알루미늄 또는 도전성 폴리실리콘 등의 도전막이 퇴적되고, 이를 패터닝함으로서 커패시터전극(34)이 형성된다. 또한 도 9d 의 공정에서 상기 커패시터전극(34)을 자기정합 마스크로 하여 상기 유전체막(33)을 통하여 상기 반도체패턴(32)중에 As+또는 P+등의 n 형불순물원소를 이온주입법에 의해 도입시키고, 연속하여 열처리함으로서 커패시터전극(34)의 한측에 n+형 확산영역(32A)이 형성된다. 상기 n 형 불순물원소의 이온주입공정시, 상기 반도체패턴(32)중 상기 커패시터전극(34)의 타측이 레지스트마스크에 의해 덮여져 있다.
다음에, 도 9e 의 공정에서 상기 레지스트마스크를 제거하고, 상기 반도체패턴(32)중에 상기 상기 커패시터전극(34)의 상기 한측을 별개의 레지스트마스크로 덮고, 상기 유전체막(33)을 통하여 상기 반도체패턴(32)중에 BF+등의 p 형 불순물원소를 이온주입법에 의하여 도입시키고, 연속하여 열처리를 함으로서, 상기 커패시터전극(34)의 상기 타측에 p+형 확산영역(32B)를 형성한다.
본 실시예에 따른 MOS형 용량소자(30)의 제조공정에서는, 이온주입공정이 상기 반도체패턴(32)이 상기 유전체막(33)으로 덮여진 후, 공정(도 9d) 및 (도 9e)에서 실행되기 때문에, 상기 반도체패턴(32)의 표면이 불순물원소로 오염되는 문제가 회피된다. 또한, 도 9a ~ 도 9e 의 공정은 MOS 트랜지스터를 형성하는 공정, 특히 액정표시장치에서 사용되는 톱 게이트형 TFT 의 제조공정과 완전히 양립하는 것이고, 본 실시예에서는 상기 반도체패턴(32) 상에 상기 MOS형 용량소자(30)의 형성과 동시에 다른 MOS 트랜지스터를 형성하는 것이 가능하다.
예를들면, 톱 게이트형 n 채널 TFT 를 상기 MOS형 용량소자(30)에 접속하여 형성하는 경우, 도 9c 의 공정에 있어서, 상기 커패시터전극(34)과 동시에 상기 반도체패턴(32) 상에, 또는 다른 동일한 반도체패턴 상에 게이트전극을 형성하고, 상기 도 9d 의 공정에 있어서, 상기 확산영역(32A)의 형성과 동시에 상기 게이트전극의 양측에 n+형 소오스영역 및 드레인 영역을 형성하도록 해도 좋다. 형성하는 TFT 가 p 채널 TFT 인 경우에는, 도 9e 의 공정으로 상기 게이트전극의 양측에, 상기 확산영역(32B)과 동시에 p+형 소오스영역 및 드레인 영역을 형성한다.
이렇게 하여 형성된 MOS 용량소자(30)는, 먼저 도 7b 또는 도 8b 에서 설명한 바람직한 용량특성을 갖는다.
도 10a 는 도 9e 의 MOS 용량소자(30)의 하나의 변형예에 의한 MOS형 용량소자(30A)를 나타낸다.
도 10a 를 참조하면, MOS 용량소자(30)에서는 상기 반도체패턴(32)중에서 상기 n+형 확산영역(32A)이 상기 커패시터전극(34)으로부터 이격되어 형성되고, 그 사이에 n-형 LDD 영역(32a)이 형성된다. 마찬가지로, 상기 p+형 확산영역(32B)도 상기 커패시터전극(34)으로부터 이격하여 형성되고, 그 사이에 p-형 LDD 영역(32b)이 형성된다. 이러한 LDD영역(32a 또는 32b)의 형성은 예를들면 상기커패시터전극(34)에 측벽절연막을 형성함으로서 행할 수 있다. 또는 별개로 마스크공정을 행하는 것도 좋다. 상기 LDD 영역(32a 또는 32b)을 형성함으로서 MOS형 용량소자(30A)의 중압을 증대시킬 수 있다.
도 10b 는 도 10a 의 MOS형 용량소자(30a)의 하나의 변형예에 따른 MOS형 용량소자(30B)를 나타낸다.
도 10B 를 참조하면, MOS형 용량소자(30B)에서는 도 10a 의 MOS형 용량소자(30A)에서의 LDD 영역의 한쪽, 예를들면 LDD 영역(32b)만이 생략되어 있다. 이러한 영역에서도, MOS형 용량소자의 중압을 증가시킬 수 있다.
도 10c 는 도 10a 의 MOS형 용량소자(30A)의 다른 별개의 변형예에 의한 MOS형 용량소자(30C)를 나타낸다.
도 10C 를 참조하면, MOS형 용량소자(30C)는 상기 반도체패턴(32)중에, 상기 n+형 확산영역(32A)이 상기 커패시터전극(34)으로부터 이격되어 형성되고, 그 사이에 오프셋영역(32c)이 형성된다. 마찬가지로, 상기 p+형 확산영역(32B)도 상기 커패시터전극(34)으로부터 이격되어 형성되고, 그 사이에 오프셋영역(32d)이 형성된다. 이러한 오프셋영역(32c 또는 32d)을 형성함으로서 MOS형 용량소자(30C)의 중압을 증대시킬 수 있다.
도 11 은 도 9e 의 MOS형 용량소자(30)의 평면도를 나타낸다.
도 11 을 참조하면, 반도체패턴(32)의 중앙부를 커패시터전극(34)이 덮고, 상기 반도체패턴(32)의 중, 상기 커패시터전극(34)의 한측에 노출되어 있는 부분이 n+형으로 도핑되어 확상영역(32A)이 형성되고, 또 타측에 노출되어 있는 부분은 p+형으로 도핑되어 확산영역(32B)이 형성된다. 또한, 상기 n+형 확산영역(32A)에는 오믹콘택(32A')가, 상기 p+형 확산영역(32B)에는 오믹콘택(32B')가 형성된다.
도 12a 는 상기 도 11 의 MOS형 용량소자(30)의 하나의 변형예에 따른 MOS형 용량소자(30D)의 평면도를 나타낸다.
도 12a 를 참조하면, 본 실시예에 따른 MOS 용량소자(30D)에서, 상기 반도체패턴(32)은 상기 커패시터전극(34)의 한측에 있어서만 노출을 하고, 상기 노출부에 서로 인접하여 상기 n+형 확산영역(32A)및 p+형 확산영역(32B)이 형성된다. 이러한 구성에서, 상기 오믹콘택(32A' 및 32B')를 각각 상기 확산영역(32A 및 32B) 상에 서로 연속한 단일의 오믹콘택로 형성함으로서, 상기 n+형 확산영역(32A)과 p+형 화산영역(32B)의 상보접속구성을 간단히 실현할 수 있다.
도 12b 는 상기 도 12a 의 MOS형 용량소자 30D 의 하나의 변형예에 따른 MOS형 용량소자(30E)의 평면도를 나타낸다.
도 12b 를 참조하면, 본실시예에서 상기커패시터전극(34)은 반도체패턴(32)중에, 평면상에 포함되어 있고, 상기 반도체패턴(32)의 노출부 중, 한쪽이 n+형으로 도핑된 확산영역(32A)를 형성하고, 다른 한쪽이 P+형으로 도핑되어 확산영역(32B)을 형성한다. 또, 도 12a 의 실시예와 마찬가지로, 상기 확산영역(32A)의 오믹콘택(32A')와 상기 확산영역(32B)의 오믹콘택(32B')는 서로 연속하여 형성되고, 단일의 오믹콘택를 형성한다. 따라서, 본 실시예에서도 상기 n+형 확산영역(32A)및 p+형 확산영역(32B)을 상보접속한 구성을 간단히 실현할 수 있다.
[제 2 실시예]
도 13a ~ 도 13e 는 바톰게이트구성의 TFT 의 제조공정에 양립하는, 본발명의 제 2 실시예에 의한 MOS형 용량소자(40)의 제조공정을 나타낸다.
도 13a 를 참조하면, 글래스기판등의 절연기판(41) 상에 도전성 아모퍼스실리콘등으로 이루어진 커패시터전극패턴(42)이 형성되고, 도 13b 의 공정에서 상기 절연기판(41) 상에 상기 커패시터전극패턴(42)을 덮도록 SiO2막등으로 이루어진 유전체막(43)이 퇴적된다. 또한 도 13b 의 공정에서 상기 유전체막(43) 상에 아모퍼스실리콘막(44)이 퇴적된다.
또한, 도 13c 의 공정에 있어서 상기 아모퍼스실리콘막(44)을 패터닝하여 반도체패턴(44P)을 형성하고, 도 13d 의 공정에 있어서 상기 반도체패턴(44P)중, 상기 커패시터전극패턴(42)의 한측 부분에 As+또는 P+을 이온주입함으로써 n+형 확산영역(44A)을 형성한다.
또한, 도 13e 의 공정에서, 상기 반도체패턴(44P)중, 상기 커패시터전극패턴(42)의 타측의 부분에 BF+를 이온주입함으로서 p+형 확산영역(44B)을 형성한다. 도 13d 및 도 13e 의 이온주입공정은, 상기 반도체 패턴(44P)을 절연막으로 덮은 후에, 상기 절연막을 통하여 수행하여도 좋다.
본 실시예에 의한 MOS형 용량소자(40)는 액티브 매트릭스형 액정표시장치등에 있어서, 바톰게이트형 TFT 와 동시에 형성할 수 있다.
[제 3 실시예]
도 14a 및 도 14b 는 앞서 설명한 MOS형 용량소자(30)를 도 3 에 도시한 액티브 매트릭스형 액정표시장치의 액정셀구동회로에 적용한 예를, 본 발명의 제 3 실시에에 의한 구동회로(50)로서 나타낸다. 다만, 도 14a 및 도 14b 중에서, 앞서 설명한 부분에는 동일한 참조번호를 부여하고 설명을 생략한다.
도 14a 를 참조하면, 본 실시예에 의한 구동회로(50)는 폴리실리콘등으로 이루어진 반도체층(10B) 상에 형성된 TFT(11a)와, 상기 반도체층(10B) 상에 상기 TFT(11a)에 인접하여 형성된 MOS형 용량소자(30)로 이루어진다. 상기 TFT(11a)는 앞서 도 5 에서 설명한 구성과 마찬가지로 상기 반도체층(10B)에 형성된 n+형확산영역(10a 및 10b)을 포함하고, 상기 절연막(10C) 상에는 상기 확산영역(10a 및 10b) 사이에 게이트전극(11a)이 형성되어 있다. 상기 절연막(10C)은, 상기 게이트전극(11a)직하부에서 게이트절연막을 형성한다.
한편, 상기 MOS형 용량소자(30)는 도 6a 또는 도 9e 에 나타낸 구성을 가지며, 상기 반도체층(10B)중, 도 6a 의 n+형 확산영역(10h)으로서, 또는 도 9e 의 확산영역(32A)으로서, 상기 확산영역(10h)을 포함하고, 또한 도 9e 의 확산영역(32B)에 대응하여 p+형 확산영역을 포함한다. 또한, 상기 절연막(10C) 상에는 상기 확산영역(10b 및 10i) 사이에 커패시터전극(11c)이 형성된다.
상기 게이트전극(11a)에는 상기 신호선(13)을 통하여, 도 14b 에 나타낸 제어신호(VG)가 공급된다. 도 14b 를 참조하면, 상기 제어신호(VG)는 통상은 -Vg 1 레벨로 있고, TFT(11a)의 선택시에만 +Vg 1 레벨로 천이된다. 또한, 상기 확산영역(10a)에는 도 14b 에 나타낸 비디오신호(VS)가 공급되고, 상기 비디오신호는 상기 TFT(11a)의 채널영역을 통하여 상기 확산영역(10b)으로 전송되고, MOS형 용량소자(30)에 유지된다. 상기 비디오신호(VS)는 도 14b 에 나타낸 바와 같이 프레임주기(T)를 갖는 대칭교류신호이고, 최소신호레벨의 구간은 값이 +Vmin 과 -Vmin 사이에서 교대로 변화하고, 최대신호레벨의 구간에서는 값이 +Vmax 와 -Vmax 사이에서 교대로 변화한다. 또 중간신호레벨의 구간에서는, 상기 Vmax 와 Vmin 의 중간 레벨신호값이 정과 부로 교대로 변화한다. 더욱이, 상기 커패시터전극(11c)은 상기 대향기판(1B)(도 1 참조) 상의 투명대향전극에 인가되는 공도통위레벨(Vcom)로 유지된다. 상기 커패시터전극(11c)은 도 3 의 용량선(17)에 접속되지만, 본 실시예에 있어서는 상기 용량선에 상기 공도통위(Vcom)가 공급된다.
상기 MOS형 용량소자(30)에 유지된 비디오신호(VS)는 상기 n+형 확산영역(10b)으로부터 화소전극(14)(도 2 참조)을 통하여 액정셀(15)에 인가된다.
본 실시예에 있어서, 상기 MOS형 용량소자(30)는 앞서 도 7b 또는 도 8b 에 설명한 특성을 가지며, 정 또는 부의 극성을 갖는 비디오신호(VS)가 안정하게 유지된다.
앞서 설명한 바와 같이, 상기 MOS형 용량소자(30)는, TFT(11a)의 제조공정과 완전히 양립하고, 이 때문에 TFT(11a)의 형성과 동시에 형성하는 것이 가능하다.
액티브 매트릭스 구동액정표시장치에 있어서, 본 발명에 의한 MOS형 용량소자(30)를 TFT(11a)와 조합하여 사용함으로서, 액정셀(15)에 인가되는 전압이 안정화되고, 고품질이고 안정한 표시가 가능하다. 또한, 본 실시예에서는, 상기 용량선(17)에 공급되는 전압은 상기 투명대향전극에 공급되는 전압과 동일한 전압으로도 좋기 때문에, 상기 용량선(17)을 구동하는데 별개의 구동전원을 설치할 필요가 없다.
[제 4 실시예]
도 15 는 도 14a 및 도 14b 의 액정셀구동회로(50)를 사용한 직시형 액정표시장치의 액정패널(60)의 구성을 나타낸다. 다만, 도면 중에서 앞서 설명한 부분에는 동일한 참조번호를 부여하고 설명을 생략한다.
도 15 를 참조하면, 상기 액정패널(60)은 도 1 에서 설명한 TFT 기판(1A)과 대향 기판(1B), 및 그 사이에 봉입된 액정층(1)으로 이루어지고, 상기 TFT 기판(1A) 상에는 상기 매트릭스 형태로 배열된 화소전극(14)(도 2 참조)에 대응하여 도 14a 의 액정셀구동회로(50)(도면에 도시되지 않음)가 매트릭스 형태로 배열되어 있다. 더욱이, 상기 화소전극(14)및 액정셀구동회로(50)의 배열을 둘러싸도록, 상기 TFT 기판(1A) 상에는 상기 게이트제어선(13)을 선택하는 게이트측 주변회로(1G)와 상기 신호선(12)을 선택하는 신호측주변회로(1V)가 형성되어 있다.
한편, 상기 대향기판(1B) 상에는, 상기 기판(1A)에 면하는 대향면 상에 각각의 화소에 대응하여 적 녹 청의 3색필터가 매트릭스 형태로 형성되어 있고, 또한 상기 3색필터를 덮도록 투명대향전극(도시되지 않음)이, 상기 대향면 상에 균일하게 형성되어 있다. 상기 투명 대향전극에는, 기판(1b)의 4 모퉁이에 형성한 대향전극 콘택(1Bc)에서, 상기 MOS형 용량소자(30)의 커패시터전극(11c)에 공급되는 것과 동일한 공도통위(Vcom)가 공급된다.
[제 5 실시예]
도 16 은 도 14a 및 도 14b 의 액정셀구동회로(50)를 사용한 투사형 액정표시장치에 사용하는 액정패널(70)의 구성을 나타낸다. 다만, 도면 중에서 앞서 설명한 부분에는 동일한 참조번호를 부여하고 설명을 생략한다.
도 16 을 참조하면, 상기 액정패널(70)은 도 1 의 TFT 기판(1A)과 대향기판(1B), 및 그 사이에 봉입된 액정층(1)으로 이루어지고, 상기 TFT 기판(1A)에는 상기 매트릭스형태로 배열된 화소전극(14)(도 2 참조)에 대응하여 도 14a 의 액정셀구동회로(50)가 매트릭스형태로 배열되어 있다. 또한, 상기 화소전극(14)및 액정셀구동회로(50)의 배열을 둘러싸도록, 상기 TFT 기판(1A) 상에는 상기 게이트제어선(13)을 선택하는 게이트측 주변회로(1G)와 상기 신호선(12)을 선택하는 신호측 주변회로(1V)가 형성되어 있다.
한편, 상기 대향기판(1B) 상에는, 상기 기판(1A)에 면하는 대향면상에 투명대향전극(도면에 도시되지 않음)이 균일하게 형성되어 있다. 또한 도 15 의 액정패널(70)과 마찬가지로 상기 투명대향전극에는, 대향전극콘택(1Bc)에 있어서, 상기 MOS형 용량소자(30)의 커패시터전극(11c)에 공급되는 것과 동일한 공도통위(Vcom)가 공급된다. 또한, 상기 대향기판(1B) 상에는 상기 TFT 기판(1A) 상의 회로(1G 또는 1V)를 덮도록 차광패턴(BM)이 형성되어 있다. 동일한 형태인 차광패턴은 도시하지는 않았지만 매트릭스 형태로 배열된 각각의 액정셀구동회로(50)에도 설치된다.
도 17 은, 도 16 의 액정패널(70)을 사용한 투사형 액정표시장치(80)의 구성을 나타낸다.
도 17 을 참조하면, 상기 투사표시장치(80)는 메탈할라이드 램프 등으로 이루어지는 강력한 광원(81)과, 상기 광원(81)으로부터 상기 광원(81)의 일부로서 형성된 자외선 커트필터(81A)를 통하여 출사되는 광빔(82)의 광로중에 설치되어, 청색광성분을 투과하고, 그 이외의 광을 반사하는 다이크로익 미러(dichroic miror)(91), 상기 다이크로익 미러(91)에서 반사된 광빔의 광로 중에 설치되고, 적생광성분을 반사하고, 그 이외의 광, 즉 녹색광성분을 투과시키는 다이크로익미러(92), 상기 다이크로익미러(91)를 통과한 청색광빔의 광로 중에 설치되어, 이를 반사하는 미러(93)를 포함하고, 상기 다이크로익미러를 통과한 청색광빔(B)은 미러(93)에 의해 반사된 후, 입사측편광요소(90B)를 통과하고, 도 16 의 액정패널(70)로 이루어진 라이트벨브(93B)로 입사된다.
상기 액정패널(93B) 중을 통과한 청색광빔(B)은 상기 입사측 편광요소(90B)에 대해 크로스니콜상태로 설치된 출사측 편광요소(94B)에 의해, 공간변조를 받는다.
마찬가지로, 상기 다이크로익미러(22)에서 분류된 적색광빔은 입사측편광장치(90)를 통과하고, 액정패널(93R)을 통과한 후, 출사측 편광요소(94R)에 의해 공간 변조를 받는다. 상기 출사측편광요소(94R)에서 공간변조된 적색광빔은 상기 출사측편광요소(94B)에 의해 공간변조된 청색광빔과 다이크로익미러(94)에 있어서 합성되고, 별개의 다이크로익미러(96)에 입사한다.
마찬가지로, 상기 다이크로익미러(92)에서 분리된 녹색광빔은, 입사측편광요소(90G)를 통과하고, 액정패널(93G)을 통과한 후, 출사측 편광요소(94G)에 의해 공간변조를 받는다. 상기 출사측 편광요소(94G)에서 공간변조된 녹색광빔은 미러(95)에 의해서 상기 별개의 다이크로익 미러(96)에 입사하게 되고, 상기 공간변조된 청색광빔 및 적색광빔을 합성한다. 합성된 광빔은 투사광학계(97)에 의해 스크린(98) 상에 투사된다.
[제 6 실시예]
도 18 은 본 발명에 따른 MOS형 용량소자(10 또는 30)를 사용한 반도체 집적회로(100)의 구성을 나타낸다.
도 18 을 참조하면, 반도체 집적회로(100)는 p 형 Si 기판(101) 상에 형성되고, 상기 Si 기판(101) 상에서는 전형적으로 10 중지 0 nm 두께의 열산화막(102)이 형성되어 있다. 또, 상기 기판(101) 상에는, MOS 트랜지스터등의 활성소자를 형성하는 영역(100A)과 MOS형 용량소자를 형성하는 영역(100B) 사이에 필드산화막(102)에 의한 소자 분리구조가 형성된다. 또한, 상기 Si 기판(101)의 표면에는, 상기 영역(100A)에 있어서는 n+형 확산영역(101A 및 101B)이 형성되고, 또한 상기 영역(100B)에 있어서는 n+형 확산영역(101C)및 p+형확산영역(101D)이 형성되어 있다. 또한 상기 열산화막(102) 상에는, 상기 확산영역(101A 및 101B) 사이에서는 알루미늄, 폴리실리콘 또는 WSi 로이루어진 게이트전극(103A)이 형성되고, 상기 확산영역(101C 및 101D) 사이에서는 커패시터전극(103B)이 상기 게이트전극(103A)과 동일한 재료에 의해 형성된다. 또한, 상기 영역(100B)에 있어서는 상기 확산영역(101C 및 101D)이 공통으로 접속되고, 그의 결과 상기 영역(100B)에, 앞서 제 1 실시예에서 설명한 것과 마찬가지의 상보접속구성의 MOS형 용량소자가 형성된다.
[제 7 실시예]
도 19 는 도 18 의 상보접속된 MOS형 용량소자(100B)를 사용한 본 발명의 제 7 실시예에 의한 트랜스퍼게이트회로(110)의 구성을 나타낸다.
도 19 를 참조하면, 입력단자(111)에 입력된 신호는 도 18 의 상보접속된 MOS형 용량소자(100B)에 대응하는 커패시터(C1)에 전하의 형태로 유지되고, 상기 커패시터(C1)에 유지된 전하는 입력단자(113)에 공급되는 제어신호에 의해 도통하는 MOS 트랜지스터(Tr)에 의해, 출력측의 동일한 커패시터(C2)로 전송된다. 따라서, 상기 커패시터(C2)에 접속된 출력단자(112)에 출력신호가 나타난다.
[제 8 실시예]
도 20 은 도 19 의 트랜스퍼게이트회로(110)의 하나의 변형된 예인 본 발명의 제 8 실시예에 따른 트랜스퍼게이트회로(115)의 구성을 나타낸다. 다만, 도 20 중에서, 앞서 설명한 부분에는 동일한 참조번호를 부여하고 설명을 생략한다.
도 20 을 참조하면, 본 실시예에서는, 도 19 의 회로의 트랜지스터(Tr)를 p 채널 MOS 트랜지스터(Tr1)와 n 채널 MOS 트랜지스터(Tr2)를 병렬접속한 구성으로 대체된다. 이때 트랜지스터(Tr1)는 입력단자(113)에 공급되는 제 1 제어신호에 의해, 트랜지스터(Tr2)는 입력단자(114)에 공급되는 제 2 제어신호에 의해 도통이 제어된다.
회로(112)이외의 다른 특징은 회로(110)와 동일하며, 설명은 생략한다.
[제 9 실시예]
도 21 은 도 18 의 상보접속된 MOS형 용량소자(100B)를 사용한 본 발명의 제 9 실시예에 따른 샘플링 회로(120)의 예를 나타낸다.
도 21 을 참조하면, 입력단자(121)에 입력된 입력신호는, 제어신호단자(122)에 공급되는 제어신호에 의해 도통하는 MOS 트랜지스터(T1)를 통하여 도 18 의 MOS형 용량소자(100B)에 대응하는 상보형 MOS 용량소자(C3)로 전송되고, 전하의 형태로 유지된다. 상기 용량소자(C3)에 유지된 전하는 MOS 트랜지스터(T3)를 도통시키고, 여기에서 상기 트랜지스터(T3)에 직렬로 접속된 MOS 트랜지스터(T2)를, 트랜지스터(T2)의 제어신호단자(123)에 공급되는 샘플링신호에 의해 도통시킴으로서, 상기 용량소자(C3)중의 전하가 상기 트랜지스터(T2)를 통하여 출력단자(124)에 공급된다.
[제 10 실시예]
도 22 는 도 18 의 상보접속된 MOS형 용량소자(100B)를 사용한 본 발명의 제 10 실시예에 따른 광전변환회로(130)의 구성을 나타낸다.
도 22 를 참조하면, 광전변환회로(130)는 바이어스전원단자(131)로 공급되는 바이어스전압에 의해 바이어스된 포토다이오드(D1)를 포함하고, 상기 포토다이오드(D1)가 입력 광신호에 의해 도통하면, 상기 바이어스전원단자(131)의 바이어스 전압이 제어신호단자(132)에 공급되는 제어신호에 의해 도통하는 MOS 트랜지스터(T4)를 통하여 커패시터(C4)에 인가되고, 이를 충전한다. 상기 커패시터(C4)는, 도 18 의 상보접속된 MOS형 용량소자(100B)에 대응하는 구성을 갖는다.
도 22 의 회로(130)에서, 이러한 커패시터(C4)에 유지된 전하를 증폭기(133)에서 독출하고, 출력단자(134)에 대응하는 출력신호가 얻어진다. 또한, 상기 회로(130)에서는, 상기 커패시터(C4)를 방전하는 MOS 트랜지스터(T5)가 설치되어 있고, 상기 트랜지스터(T5)는 리셋단자(135)에 입력되는 리셋신호에 따라 도통한다.
[제 11 실시예]
도 23 은 도 18 의 상보접속된 MOS형 용량소자(100B)를 사용한 본 발명의 제 11 실시예에 따른 광전변환회로(140)의 구성을 나타낸다.
도 23 을 참조하면, 광전변환회로(140)는 리셋단자(141)에 입력되는 리셋신호에 의해 도통하는 MOS 트랜지스터(T6)에 의해 충전되는, 도 18 의 상보접속된 MOS형 용량소자(100B)에 대응하는 커패시터(Ct)를 포함하고, 상기 커패시터(Ct)에 병렬로, 포토다이오드(D1)가 접속된다.
상기 포토다이오드(D1)에 광신호가 입력되면 상기 커패시터(Ct)는 방전되고, 이에 따라서 상기 커패시터(Ct)에 협동하여 방전 전압을 공급받는 MOS 트랜지스터(T7)를 턴오프시킨다.
상기 트랜지스터(T7)와 접지전위 사이에는, 트랜지스터(T7)에 직렬로 삽입되고, 바이어스회로(142)에 의해 도통상태로 유지되는 트랜지스터(T8 및 T9)가 설치되어 있고, 따라서, 상기 트랜지스터(T7)가 턴오프하면 상기 트랜지스터(T7 및 T8) 사이의 접속노드(143)의 전위가 저하한다. 따라서, 이 상태에서 트랜지스터(T10)가 그 제어입력단자(144)에 입력된 제어신호에 의해 도통하면, 상기 트랜지스터(T10)의 출력측에 접속된 도 18 의 상보접속된 MOS형 용량소자(100B)에 대응하는 커패시터(CL)가 트랜지스터(T10, T8, T7)를 통하여 방전하고, 이에 따라서 커패시터(CL)의 전위변화가 증폭기(145)에 의해 검출되고, 저레벨출력신회로서 출력단자(146)에 공급된다.
한편, 도 23 의 회로(140)에서, 상기 포토다이오드(D1)에 광신호가 입력되지 않는 경우에는, 상기 커패시터(Ct)는 충전된 상태에 있고, 이에 따라 트랜지스터(T7)가 도통하고, 트랜지스터(T10)를 통하여 커패시터(CL)가 충전된다. 이 상태에서는, 상기 출력단자(146)로부터 고레벨출력신호가 출력된다.
[제 12 실시예]
도 24a 및 도 24b 는, 본 발명의 제 12 실시예에 따른 액정셀의 구동회로(150)의 구성을 나타낸 단면도 및 평면도이다.
도 24a 및 도 24b 를 참조하면, 본 실시예세서는 도 14a 의 구동회로(50)에서 p+형 확산영역(10i)이 상기 커패시터전극(11c)의 하부까지 연장하고 n+형 확산영역(10c)에 연속하는 p+형 확산영역(10j)을 형성한다.
도 24a 및 도 24b 의 구성에서, 상기 용량선(17)이 접지레벨로 유지되고, 제어선(13)에 공급되는 선택신호가 도 24b 에 나타낸 바와 같이 접지레벨과 전원전압(VDD)레벨 사이를 변동하기 때문에, 상기 제어선(주사전극)(13)과 용량선(17) 사이에 인가되는 전압은 최대 VDD레벨이 되고, 액정표시장치 중의 절연막 또는 층간절연막에 가해지는 스트레스가 감소한다.
이상 본 발명을 바람직한 실시예에 대하여 설명하였지만 본 발명은 이 특정 실시예에 한정하는 것은 아니고, 특허청구범위에 기재된 요지 중에서 다양한 변형 및 변경이 가능하다.
본 발명의 제 1 특징에 의하면, 본 발명에 따른 MOS형 용량소자는, 상보접속함으로서 정전압에 대해서도 부전압에 대해서도 저주파신호에 대해서도 고주파신호에 대해서도 실질적으로 동일한 용량을 표시하고, 유효한 커패시터로서 동작한다. 또한 본 발명의 MOS형 용량소자는, 다른 MOS 트랜지스터의 제조공정과 동시에, 공정을 추가하지 않고 형성할 수 있다. 본 실시예의 MOS형 용량소자에서, 그 n+형 확산영역 및 p+형 확산영역을, 상기반도체층을 절연막으로 덮은 후 이온주입을 수행함으로서 형성하기 때문에, 종래예에서와 같은 반도체층불순물원소에 의한 오염의 문제가 발생하지 않는다. 이에 따라, 상기 반도체층 상에 상기 MOS형 용량소자와 동시에 형성하는 트랜지스터의 문턱값전압과 이외의 다른 동작특성이 상기 불순물원소에 의한 오염에 의해 변동하는 문제가 해소된다. 또한, 본 발명에 따른 MOS형 용량소자를 액정표시장치의 구동에 사용하는 경우, 상기 커패시터전극을 공도통위로 유지하면 좋기 때문에, 상기 커패시터절연막 또는 이외의 다른 층간절연막에 인가되는 스트레스가 경감되고, 이러한 스트레스에 기인하는 표시특성의 열화가 회피된다.
또한, 본 발명의 제 2 특징에 의하면, 본 발명에 따른 MOS형 용량소자를 액정표시장치에 사용함으로서, 액정표시장치의 제조비용을 저감할 수 있다. 또한 이러한 액정표시장치는 게이트절연막, 커패시터절연막 또는 이외의 층간절연막에 인가되는 스트레스가 경감되기 때문에 신뢰성이 높아지고, 또 수율이 양호한 제조를 할 수 있다.
또한, 본 발명의 제 3 특징에 의하면, 본 발명에 따른 MOS 용량소자를 사용한 투사형 액정표시장치를, 공정수를 증가시키지 않고 저가로 제조하는 것이 가능하다. 또한 이러한 액정표시장치는 게이트절연막, 커패시터절연막 또는 이외의 다른 층간절연막에 인가되는 스트레스가 경감되기 때문에 신뢰성이 높아지고, 수율이 양호한 제조를 할 수 있다.
또한, 본 발명의 제 4 특징에 의하면, 본 발명에 따른 MOS형 용량소자를사용한 각종 반도체 집적회로장치를 제조할 수 있다.
또한 본 발명의 제 5 특징에 의하면, 본 발명에 따른 MOS형 용량소자, 또는 이를 사용한 액정표시장치, 또는 이를 사용한 반도체 집적회로장치를 제조하는 것이 가능하다.

Claims (31)

  1. 기판,
    상기 기판 상에 형성된 반도체층,
    상기 반도체층 상에 형성된 절연막,
    상기 절연막 상에 형성된 전극,
    상기 반도체층 중에, 상기 전극에 인접하여 형성된 제 1 확산영역, 및
    상기 반도체층 중에, 상기 전극에 인접하여 형성된 제 2 확산영역으로 이루어지고,
    상기 제 1 확산영역은 제 1 도전형으로, 상기 제 2 확산영역은 제 2 역도전형으로 도핑되어 있는 것을 특징으로 하는 MOS형 용량소자.
  2. 제 1 항에 있어서, 상기 전극은 제 1 입력단자에 접속되고, 상기 제 1 및 제 2 확산영역은 공통으로 제 2 입력단자에 접속되어 있는 것을 특징으로 하는 MOS형 용량소자.
  3. 제 1 항에 있어서, 상기 제 1 확산영역은 상기 반도체층 중에서 상기 전극의 한측에 형성된 제 1 가장자리부에 실질적으로 일치하여 형성되어 있고, 상기 제 2 확산영역은 상기 반도체층 중에서 상기 전극의 타측에 형성된 제 2 가장자리부에 실질적으로 일치하여 형성되어 있는 것을 특징으로 하는 MOS형 용량소자.
  4. 제 1 항에 있어서, 상기 제 1 확산영역은 상기 반도체층 중에서 상기 전극의 한측에 형성된 제 1 가장자리부의 외측에, 상기 전극 직하의 영역과의 사이에 상기 제 1 도전형의 제 1 LDD 영역을 개재하여 형성되어 있고, 상기 제2 확산영역은 상기 반도체층 중에서 상기 전극의 타측에 형성된 제 2 가장자리부 외측에, 상기 전극 직하의 영역과의 사이에 상기 제 2 도전형의 제 2 LDD 영역을 개재하여 형성되어 있는 것을 특징으로 하는 MOS형 용량소자.
  5. 제 1 항에 있어서, 상기 제 1 확산영역은 상기 반도체층 중에서 상기 전극의 한측에 형성된 제 1 가장자리부 외측에, 상기 전극 직하의 영역과의 사이에 제 1 오프셋영역을 개재하여 형성되어 있고, 상기 제 2 확산영역은 상기 반도체층 중에서 상기 전극의 타측에 형성된 제 2 가장자리부의 외측에, 상기 전극 직하의 영역과의 사이에 제 2 오프셋영역을 개재하여 형성되어 있는 것을 특징으로 하는 MOS형 용량소자.
  6. 제 1 항에 있어서, 상기 제 1 확산영역과 상기 제 2 확산영역은, 상기 전극의 가장자리부에 인접하고 또한 상호간에도 인접하여 형성되어 있는 것을 특징으로 하는 MOS형 용량소자.
  7. 기판,
    상기 기판 상에 형성된 전극,
    상기 기판 상에, 상기 전극을 덮도록 형성된 절연막,
    상기 절연막 상에 형성된 반도체층,
    상기 반도체층 중에, 상기 전극의 하나의 가장자리부에 인접하여 형성된 제 1 확산영역, 및
    상기 반도체층 중에, 상기 전극의 다른 가장자리부에 인접하여 형성된 제 2 확산영역으로 이루어지고,
    상기 제 1 확산영역은 제 1 도전형으로, 상기 제 2 확산영역은 제 2 역도전형으로 도핑되어 있는 것을 특징으로 하는 MOS형 용량소자.
  8. 제 7 항에 있어서, 상기 전극은 제 1 입력단자에 접속되고, 상기 제 1 및 제 2 확산영역은 공통으로 제 2 입력단자에 접속되어 있는 것을 특징으로 하는 MOS형 용량소자.
  9. 제 7 항에 있어서, 상기 제 1 확산영역은 상기 반도체층 중에서 상기 전극의 한측에 형성된 제 1 가장자리부에 실질적으로 일치하여 형성되어 있고, 상기 제 2 확산영역은 상기 반도체층 중에서 상기 전극의 타측에 형성된 제 2 가장자리부에 실질적으로 일치하여 형성되어 있는 것을 특징으로 하는 MOS형 용량소자.
  10. 제 1 글래스기판,
    상기 제 1 글래스기판에 대향하는 제 2 글래스기판,
    상기 제 1 글래스기판과 상기 제 2 글래스기판 사이에 봉입된 액정층,
    상기 제 1 글래스기판상을 연장하는 신호전극,
    상기 제 1 글래스기판상을 연장하는 주사전극,
    상기 제 1 글래스기판상을 연장하는 공도통위선,
    상기 신호전극과 상기 주사전극의 교차점에 형성된 박막트랜지스터,
    상기 박막트랜지스터에 전기적으로 접속된 화소전극, 및
    상기 화소전극에 병렬로 접속된 축적용량으로 이루어진 액정표시장치에 있어서,
    상기 박막트랜지스터는 상기 제 1 글래스기판 상에 형성된 반도체층 중에 형성되어 있고,
    상기 축적용량은,
    상기 반도체층 상에 형성된 절연막,
    상기 절연막 상에 형성된 커패시터전극,
    상기 반도체층 중에, 상기 커패시터전극에 인접하여 형성된 제 1 확산영역, 및
    상기 반도체층 중에, 상기 커패시터전극에 인접하여 형성된 제 2 확산영역으로 이루어지고,
    상기 제 1 확산영역은 제 1 도전형으로, 상기 제 2 확산영역은 제 2 역도전형으로 도핑되어 있는 것을 특징으로 하는 액정표시장치.
  11. 제 10 항에 있어서, 상기 박막트랜지스터는 상기 반도체층 중에, 상기 제 1 확산영역으로부터 채널영역에 의해 이격되어 형성된, 상기 제 1 도전형을 갖는 제 3 확산영역과, 상기 절연막 상에 상기 반도체층중의 상기 채널영역을 덮도록 형성된 게이트전극으로 이루어지고, 상기 제 1 및 제 2 확산영역은 공통으로 상기 화소전극에 접속되고, 상기 커패시터전극은 상기 공도통위선에 접속되고, 상기 제 3 확산영역은 상기 신호전극에 접속되고, 또한 상기 게이트전극은 상기 주사전극에 접속되어 있는 것을 특징으로 하는 액정표시장치.
  12. 제 10 항에 있어서, 상기 제 1 확산영역은 상기 반도체층 중에서 상기 커패시터전극의 한측에 형성된 제 1 가장자리부에 실질적으로 일치하여 형성되어 있고, 상기 제 2 확산영역은 상기 반도체층 중에서 상기 커패시터전극의 타측에 형성된 제 2 가장자리부에 실질적으로 일치하여 형성되어 있는 것을 특징으로 하는 액정표시장치.
  13. 제 10 항에 있어서, 상기 제 1 확산영역은 상기 반도체층 중에서 상기 커패시터전극의 한측에 형성된 제 1 가장자리부의 외측에, 상기 커패시터전극 직하의 영역과의 사이에 상기 제 1 도전형의 제 1 LDD 영역을 개재하여 형성되어 있고, 상기 제 2 확산영역은 상기 반도체층 중에서 상기 커패시터전극의 타측에 형성된 제 2 가장자리부의 외측에, 상기 커패시터전극 직하의 영역과의 사이에 상기 제 2 도전형의 제 2 LDD 영역을 개재하여 형성되어 있는 것을 특징으로 하는 액정표시장치.
  14. 제 10 항에 있어서, 상기 제 1 확산영역은 상기 반도체층 중에서 상기 커패시터전극의 한측에 형성된 제 1 가장자리부의 외측에, 상기 커패시터전극 직하의 영역과의 사이에 제 1 오프셋영역을 개재하여 형성되어 있고, 상기 제 2 확산영역은 상기 반도체층 중에서 상기 커패시터전극의 타측에 형성된 제 2 가장자리부의 외측에, 상기 커패시터전극 직하의 영역과의 사이에 제 2 오프셋영역을 개재하여 형성되어 있는 것을 특징으로 하는 액정표시장치.
  15. 제 10 항에 있어서, 상기 제 1 확산영역과 상기 제 2 확산영역은, 상기 커패시터전극의 가장자리부에 인접하고 또한 상호간에도 인접하여 형성되어 있는 것을 특징으로 하는 액정표시장치.
  16. 광원,
    상기 광원에서 형성된 광빔의 광로 중에 설치되고, 이를 공간변조하는 액정패널, 및
    상기 액정패널에서 공간 변조된 광빔을 투사하는 투사광학계를 구비하는 투사형 액정표시장치에 있어서,
    상기 액정패널은,
    제 1 글래스기판,
    상기 제 1 글래스기판에 대향하는 제 2 글래스기판,
    상기 제 1 글래스기판과 상기 제 2 글래스기판 사이에 봉입된 액정층,
    상기 제 1 글래스기판상을 연장하는 신호전극,
    상기 제 1 글래스기판상을 연장하는 주사전극,
    상기 제 1 글래스기판상을 연장하는 공도통위선,
    상기 신호전극과 상기 주사전극의 교차점에 형성된 박막트랜지스터,
    상기 박막트랜지스터에 전기적으로 접속된 화소전극, 및
    상기 화소전극에 병렬로 접속된 축적용량으로 이루어지고,
    상기 박막트랜지스터는 상기 제 1 글래스기판 상에 형성된 반도체층 중에 형성되어 있고,
    상기 축적용량은,
    상기 반도체층 상에 형성된 절연막,
    상기 절연막 상에 형성된 커패시터전극,
    상기 반도체층 중에, 상기 커패시터전극에 인접하여 형성된 제 1 확산영역, 및
    상기 반도체층 중에, 상기 커패시터전극에 인접하여 형성된 제 2 확산영역으로 이루어지고,
    상기 제 1 확산영역은 제 1 도전형으로, 상기 제 2 확산영역은 제 2 역도전형으로 도핑되어 있는 것을 특징으로 하는 투사형 액정표시장치.
  17. 제 16 항에 있어서, 상기 박막트랜지스터는 상기 반도체층 중에, 상기 제 1 확산영역으로부터 채널영역에 의해 이격되어 형성된, 상기 제 1 도전형을 갖는 제 3 확산영역과, 상기 절연막 상에, 상기 반도체층 중의 상기 채널영역을 덮도록 형성된 게이트전극으로 이루어지고, 상기 제 1 및 제 2 확산영역은 공통으로 상기 화소전극에 접속되고, 상기 커패시터전극은 상기 공도통위선에 접속되고, 상기 제 3 확산영역은 상기 신호전극에 접속되고, 상기 게이트전극은 상기 주사전극에 접속되어 있는 것을 특징으로 하는 투사형 액정표시장치.
  18. 제 16 항에 있어서, 상기 제 1 확산영역은 상기 반도체층 중에서 상기 커패시터전극의 한측에 형성된 제 1 가장자리부에 실질적으로 일치하여 형성되어 있고, 상기 제 2 확산영역은 상기 반도체층 중에서 상기 커패시터전극의 타측에 형성된 제 2 가장자리부에 실질적으로 일치하여 형성되어 있는 것을 특징으로 하는 투사형 액정표시장치.
  19. 제 16 항에 있어서, 상기 제 1 확산영역은 상기 반도체층 중에서 상기 커패시터전극의 한측에 형성된 제 1 가장자리부의 외측에, 상기 커패시터전극 직하의 영역과의 사이에 상기 제 1 도전형의 제 1 LDD 영역을 개재하여 형성되어 있고, 상기 제 2 확산영역은 상기 반도체층 중에서 상기 커패시터전극의 타측에 형성된 제 2 가장자리부의 외측에, 상기 커패시터전극 직하의 영역과의 사이에 상기 제 2 도전형의 제 2 LDD 영역을 개재하여 형성되어 있는 것을 특징으로 하는 투사형 액정표시장치.
  20. 제 16 항에 있어서, 상기 제 1 확산영역은 상기 반도체층 중에서 상기 커패시터전극의 한측에 형성된 제 1 가장자리부의 외측에, 상기 커패시터전극 직하의 영역과의 사이에 제 1 오프셋영역을 개재하여 형성되어 있고, 상기 제 2 확산영역은 상기 반도체층 중에서 상기 커패시터전극의 타측에 형성된 제 2 가장자리부의 외측에, 상기 커패시터전극 직하의 영역과의 사이에 제 2 오프셋영역을 개재하여 형성되어 있는 것을 특징으로 하는 투사형 액정표시장치.
  21. 제 16 항에 있어서, 상기 제 1 확산영역과 상기 제 2 확산영역은, 상기 커패시터전극의 가장자리부에 인접하고 또한 상호간에도 인접하여 형성되어 있는 것을 특징으로 하는 투사형 액정표시장치.
  22. 커패시터를 포함하는 반도체 집적회로장치에 있어서, 상기 커패시터는 기판, 상기 기판 상에 형성된 절연막, 상기 절연막 상에 형성된 전극, 상기 기판 중 상기 전극에 인접하여 형성된 제 1 확산영역, 및 상기 기판 중 상기 전극에 인접하여 형성된 제 2 확산영역으로 이루어지고,
    상기 제 1 확산영역은 제 1 도전형으로, 상기 제 2 확산영역은 제 2 역도전형으로 도핑되어 있는 것을 특징으로 하는 반도체 집적회로장치.
  23. 제 22 항에 있어서, 상기 전극은 제 1 입력단자에 접속되고, 상기 제 1 및 제 2 확산영역은, 공통으로 제 2 입력단자에 접속되어 있는 것을 특징으로 하는 반도체 집적회로장치.
  24. 제 22 항에 있어서, 상기 제 1 확산영역은 상기 기판 중에서 상기 전극의 한측에 형성된 제 1 가장자리부에 실질적으로 일치하여 형성되어 있고, 상기 제 2 확산영역은 상기 기판 중에서 상기 전극의 타측에 형성된 제 2 가장자리부에 실질적으로 일치하여 형성되어 있는 것을 특징으로 하는 반도체 집적회로장치.
  25. 제 22 항에 있어서, 상기 제 1 확산영역은 상기 기판 중에서 상기 전극의 한측에 형성된 제 1 가장자리부의 외측에, 상기 전극 직하의 영역과의 사이에 상기 제 1 도전형의 제 1 LDD 영역을 개재하여 형성되어 있고, 상기 제 2 확산영역은 상기 기판 중에서 상기 전극의 타측에 형성된 제 2 가장자리부의 외측에, 상기 전극 직하의 영역과의 사이에 상기 제 2 도전형의 제 2 LDD 영역을 개재하여 형성되어 있는 것을 특징으로 하는 반도체 집적회로장치.
  26. 제 22 항에 있어서, 상기 제 1 확산영역은 상기 기판 중에서 상기 전극의 한측에 형성된 제 1 가장자리부의 외측에, 상기 전극 직하의 영역과의 사이에 제 1 오프셋영역을 개재하여 형성되어 있고, 상기 제 2 확산영역은 상기 기판 중에서 상기 전극의 타측에 형성된 제 2 가장자리부의 외측에, 상기 전극 직하의 영역과의 사이에 제 2 오프셋영역을 개재하여 형성되어 있는 것을 특징으로 하는 반도체 집적회로장치.
  27. 제 22 항에 있어서, 상기 제 1 확산영역과 상기 제 2 확산영역은, 상기 전극의 가장자리부에 인접하고 또한 상호간에도 인접하여 형성되어 있는 것을 특징으로 하는 반도체 집적회로장치.
  28. 기판 상에 반도체막을 형성하는 공정,
    상기 반도체막 상에 절연막을 형성하는 공정,
    상기 절연막 상에 게이트전극을 형성하는 공정,
    상기 게이트전극을 마스크로 하여 상기 게이트전극의 한측에서 상기 반도체막 중에 제 1 도전형 불순물원소를 도입하는 공정, 및
    상기 게이트전극을 마스크로 하여 상기 게이트전극의 타측에서 상기 반도체막 중에 제 2 역도전형 불순물원소를 도입하는 공정을 포함하는 것을 특징으로 하는 MOS형 용량소자의 제조방법.
  29. MOS형 용량소자를 구비하는 액정표시장치의 제조 방법에 있어서,
    상기 MOS형 용량소자를,
    글래스기판 상에 반도체막을 형성하는 공정,
    상기 반도체막 상에 절연막을 형성하는 공정,
    상기 절연막 상에 게이트전극을 형성하는 공정,
    상기 게이트전극을 마스크로하여, 상기 게이트전극의 한측에서 상기 반도체막 중에 제 1 도전형 불순물원소를 도입하는 공정, 및
    상기 게이트전극을 마스크로 하여, 상기 게이트전극의 타측에서 상기 반도체막 중에 제 2 역도전형의 불순물원소를 도입하는 공정에 의해 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  30. MOS형 용량소자를 구비하는 액정표시장치의 제조 방법에 있어서,
    상기 MOS형 용량소자를,
    글래스기판 상에 커패시터를 형성하는 공정,
    상기 글래스기판 상에 상기 커패시터전극을 덮도록 절연막을 형성하는 공정,
    상기 절연막 상에 반도체막을 형성하는 공정,
    상기 게이트전극의 한측에서 상기 반도체막 중에 제 1 도전형 불순물원소를 도입하는 공정,
    상기 게이트전극의 타측에서 상기 반도체막 중에 제 2 역도전형 불순물원소를 도입하는 공정에 의해 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  31. MOS형 용량소자를 구비한 반도체 집적회로장치의 제조방법에 있어서, 상기 MOS형 용량소자를,
    상기 반도체기판 상에 절연막을 형성하는 공정,
    상기 절연막 상에 게이트전극을 형성하는 공정,
    상기 게이트전극을 마스크로하여 상기 게이트전극의 한측에서 상기 반도체기판 중에 제 1 도전형 불순물원소를 도입하는공정,
    상기 게이트전극을 마스크로하여 상기 게이트전극의 타측에서 상기 반도체기판 중에 제 2 역도전형 불순물원소를 도입하는 공정에 의해 형성하는 것을 특징으로하는 반도체 집적회로장치의 제조방법.
KR1020007007245A 1998-10-30 1999-10-29 Ｍｏｓ형 용량소자, 액정표시장치, 반도체 집적회로장치및 그 제조 방법 KR100645480B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP98-311249 1998-10-30
JP31124998A JP4332244B2 (ja) 1998-10-30 1998-10-30 Ｍｏｓ型容量素子
PCT/JP1999/006029 WO2000026970A1 (en) 1998-10-30 1999-10-29 Mos capacitor, liquid crystal display, integrated circuit and method of manufacture thereof

Publications (2)

Publication Number Publication Date
KR20010033722A true KR20010033722A (ko) 2001-04-25
KR100645480B1 KR100645480B1 (ko) 2006-11-13

Family

ID=18014892

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007007245A KR100645480B1 (ko) 1998-10-30 1999-10-29 Ｍｏｓ형 용량소자, 액정표시장치, 반도체 집적회로장치및 그 제조 방법

Country Status (5)

Country Link
US (1) US6603160B1 (ko)
JP (1) JP4332244B2 (ko)
KR (1) KR100645480B1 (ko)
TW (1) TW424335B (ko)
WO (1) WO2000026970A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998656B2 (en) * 2003-02-07 2006-02-14 Hewlett-Packard Development Company, L.P. Transparent double-injection field-effect transistor
JP3589997B2 (ja) * 2001-03-30 2004-11-17 株式会社東芝 赤外線センサおよびその製造方法
WO2005106961A1 (en) * 2004-04-28 2005-11-10 Semiconductor Energy Laboratory Co., Ltd. Mos capacitor and semiconductor device
JP2006066897A (ja) * 2004-07-30 2006-03-09 Semiconductor Energy Lab Co Ltd 容量素子及び半導体装置
KR20060111265A (ko) * 2005-04-22 2006-10-26 삼성전자주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 갖는 표시장치
JP2008010849A (ja) * 2006-06-01 2008-01-17 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
EP1863090A1 (en) * 2006-06-01 2007-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2007333808A (ja) * 2006-06-12 2007-12-27 Mitsubishi Electric Corp アクティブマトリクス表示装置
JP2008122504A (ja) * 2006-11-09 2008-05-29 Mitsubishi Electric Corp 表示装置とその製造方法
US9111775B2 (en) * 2011-01-28 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Silicon structure and manufacturing methods thereof and of capacitor including silicon structure
JP2013089869A (ja) 2011-10-20 2013-05-13 Canon Inc 検出装置及び検出システム
JP6282363B2 (ja) * 2017-02-09 2018-02-21 キヤノン株式会社 検出装置及び検出システム
JP6682587B2 (ja) * 2018-09-18 2020-04-15 キヤノン株式会社 撮像装置並びにその駆動方法
US11055593B1 (en) * 2020-01-07 2021-07-06 Capital One Services, Llc Providing alerts via a color changing transaction card

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4305083A (en) * 1978-09-19 1981-12-08 Texas Instruments Incorporated Single junction charge injector floating gate memory cell
JPS575372A (en) * 1980-06-11 1982-01-12 Ricoh Co Ltd Thin film diode and manufacture thereof
JPS58197775A (ja) * 1982-05-13 1983-11-17 Canon Inc 薄膜トランジスタ
JP2743376B2 (ja) 1988-04-28 1998-04-22 セイコーエプソン株式会社 薄膜集積回路の製造方法
JPH02246160A (ja) 1989-03-17 1990-10-01 Matsushita Electron Corp 半導体装置
JP3526058B2 (ja) * 1992-08-19 2004-05-10 セイコーインスツルメンツ株式会社 光弁用半導体装置
US5341009A (en) * 1993-07-09 1994-08-23 Harris Corporation Fast charging MOS capacitor structure for high magnitude voltage of either positive or negative polarity
JP3176021B2 (ja) * 1995-05-30 2001-06-11 株式会社日立製作所 液晶ライトバルブ及びそれを用いた投射型液晶ディスプレイ
JP2795259B2 (ja) * 1996-04-17 1998-09-10 日本電気株式会社 半導体装置およびその製造方法
JPH1054999A (ja) * 1996-06-04 1998-02-24 Canon Inc 表示装置とその製造法
JP3145650B2 (ja) 1997-03-26 2001-03-12 セイコーインスツルメンツ株式会社 オペアンプ位相補償回路およびそれを用いたオペアンプ

Also Published As

Publication number Publication date
WO2000026970A1 (en) 2000-05-11
US6603160B1 (en) 2003-08-05
JP2000138346A (ja) 2000-05-16
KR100645480B1 (ko) 2006-11-13
JP4332244B2 (ja) 2009-09-16
TW424335B (en) 2001-03-01

Similar Documents

Publication Publication Date Title
US6862059B2 (en) Transflective liquid crystal device and electronic apparatus using the same
US6633359B1 (en) Liquid crystal display having signal lines on substrate intermittently extending and its manufacture
TW486581B (en) Semiconductor device, substrate for electro-optical device, electro-optical device, electronic equipment, and projection display apparatus
KR100209471B1 (ko) 박막트랜지스터
US5990988A (en) Reflection liquid crystal display and a semiconductor device for the display
KR100645480B1 (ko) Ｍｏｓ형 용량소자, 액정표시장치, 반도체 집적회로장치및 그 제조 방법
TWI245950B (en) Liquid crystal display apparatus
US6323918B1 (en) Liquid crystal display device and process for production thereof
US20030180975A1 (en) Electrooptic device, electronic apparatus, and method for making the electrooptic device
US20040142502A1 (en) Active matrix type organic light emitting diode device and thin film transistor thereof
TWI244765B (en) Liquid crystal apparatus, active matrix substrate, display apparatus and electronic machine
US6819385B2 (en) Transflective pixel structure
US6836302B2 (en) Active matrix substrate, electro-optical device and electronic equipment
US7687835B2 (en) Liquid crystal display panel
JP3707472B2 (ja) 電気光学装置及び電子機器
JPH1048663A (ja) 液晶表示装置
US6801265B2 (en) Liquid crystal display having shorting bar for testing thin film transistor
US7123230B2 (en) System and method for reducing off-current in thin film transistor of liquid crystal display device
US20030174267A1 (en) Reflective electrooptic device and electronic apparatus
US6927810B2 (en) Liquid crystal display device having indented gate electrode and fabricating method thereof
JP3518851B2 (ja) アクティブマトリクス基板の駆動方法
JP4512570B2 (ja) 液晶表示装置およびその製造方法
US20040104879A1 (en) Pixel structure
JP2006319370A (ja) Ｍｏｓ型容量素子および液晶表示装置の製造方法
JPH0695157A (ja) 液晶表示装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111019

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee