TW424335B - MOS-type capacitor, liquid crystal device, semiconductor integrated circuit device and the manufacturing method thereof - Google Patents

MOS-type capacitor, liquid crystal device, semiconductor integrated circuit device and the manufacturing method thereof Download PDF

Info

Publication number
TW424335B
TW424335B TW088118615A TW88118615A TW424335B TW 424335 B TW424335 B TW 424335B TW 088118615 A TW088118615 A TW 088118615A TW 88118615 A TW88118615 A TW 88118615A TW 424335 B TW424335 B TW 424335B
Authority
TW
Taiwan
Prior art keywords
electrode
semiconductor layer
diffusion region
diffusion
liquid crystal
Prior art date
Application number
TW088118615A
Other languages
English (en)
Inventor
Hongyong Zhang
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of TW424335B publication Critical patent/TW424335B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

4243 3 5 '·〗 A7 、 -______ B7____ 五、發明說明（1) 發明的背景 發明之技術領域. 本發明係有關一種液晶顯示裝置，詳言之，其係有關 一種具有MGS(备屬-氣化物-半導艎）電容的液晶顯示裝置 以及其製造方法‘進一步，本發明係論及該MOS電容， • .. . . . 以及具有該MOS電容的半導«裝置，和製造它們的方法 〇 液晶顯.示裝置通常作為低電力消耗和小型資訊顯示裝 . · . ^ . 置’在所謂的筆記.本型個人電滕等攜帶型資訊處理裝置中 ，被廣良使用' : 另一方面’液晶顯示裝置的用途並不限制於用在有關 的攜帶型資訊.處理裝置中。現在，在所謂的桌上型資訊處 ..... . . . ‘ . ·.圓 ... . 理裝置中，液晶類示裝置也可以取代以往的CRT顯示裝置 v而且’谈晶顯示裝置’也有望作為所謂高解析度（HDTV) ... . . . , . 之顯示裝置’特別是在投影式HDTV類示裝置上的應用， 正被進行研究之:中、 龙濟部智慧財產局貝工.浦費舍作-^印製 .在這:些高性能大面積液晶類示装置的情況下，使用以 往的單純矩降箱動方式，在應答速度或者對bt度係數 (contrast ratio)，進而在色彩的純度等方面，都不能滿足 規格上的要求，因此，使用由對應於每個像素的薄膜電晶 ·· . .· . 體（TFT)驅動的有源矩陣驅動方式》在有涿矩陣軀動方式 的液晶顯示裝置中，通常，使用在TFT的活性領域中使用 .- ..... 了非晶矽的非晶矽液晶顯示裝置。然而，非晶矽，電子移 動度小，不能諫足上述高性能液晶·顙示裝置在規格上的要 • . . . ·· . A7 A7 經濟部智慧財產局員工消费合作社印製 B7 五、發明說明（2) .» ； 求。因此’在該等高性能液晶顯示裝置中，TFT有必要使 用多晶矽TFT。 一般，在有源矩陣驅動方式的液晶顯示裝置中，為保 持被施加於液晶層上的驅動電壓，對應於各TFT使用電容 ' 器。該電容器，如通常的電容器一樣，可以由一對金屬電 極和介在於該等電極之間的絕緣膜來形成。但與被微型化 的多.晶矽TFT協動的電.容器，由所謂的MOS構造來形成較 Ο為有利》 習知技藝 第1圖為顯示習知的有源矩陣驅動型液晶顯示裝置的 構成之概略圖。 在第1圖中，液晶顯示裝置由，裝載有諸多TFT以及 與其協動的透明像素電極的TFT玻璃基板1A ;及，形成於 該TFT基板上的對置玻璃基板1B所構成，液晶層1利用密 封構件1C密封於基板1A和基板1B之間。在如圖所示的液 晶顯示裝置中，透過對應於上述透明像素電極的TFT選擇 性地驅動，藉此，在液晶層中，對應於上述被選擇的像素 電極，使液晶分子的分配選擇性地變化。進一步，在上述 玻璃基板1A以及1B的外侧，圖中雖未示出，但各配置有 呈直交尼柯爾（crossed Nicols)狀態的偏光板。而且，在上 述玻璃基板1A以及1B的内側，圖中雖未示出，但為與上 • 述液晶層1相接觸，形成有分子配向膜，以控制液晶分子 的分配方向。 第2圊為叛示上述TFT玻璃基板1A之部价放大圖》 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公藿〉 -! — —！1 •裝 i I-----訂----！|!線 (锖先閲讀背面之注$項再填寫本頁) 5
42433S A7 B7 濟. 部 智 財 ，產 Mj 負 工 消 费 合 作 社 印 製 五、發明說明（3 ) 參照第2圚’在上述玻璃基板1A上形成有，提供掃描 信號的諸多墊整（pad)電極13A以及從其處延伸配置的諸掃 ' 描電極13 ;及，提供視頻信號的諸墊整電極12A以及從其 處延仲配置的諸信號電極12，並且掃描電極13的延伸方向 和信號電極12的延伸方向幾乎垂直相交。在上述掃描電極 13與上述信號電極12的交點上，形成有TFT11。進一步， 在上述基板1A上，對專於各TFT11，形成透明像素電極14 。利用相對應的掃描電極13上的掃描信號，選擇各個 TFTU。利用相對應的信號電極12上的視頻信號，驅動進 行協動的透明像素電極14 » 第3圔為顧不第2¾.的液.晶顧.不裝置的一，個像素的液晶 單元驅每電路的構成、 ... . ... 參考第3圖’在第1圖的液晶層1中，相對應於諸像素 ...... ' ，規畫諸液晶單元15。车對應於第1®的玻璃基板ία的TFT 基板上，對應.於上述液晶單元15呈矩陣狀形成上述TFT11 。而且，在上述TFT基板1A上，將視頻信號提供至上述 FTF11的信號绛12，實質上相互平行，且沿列方向延伸。 / 進—步’控制上述TFT11的閉極控制線（掃描電極）13，實 質上相互平行，且沿行方向延伸、在圖所示的例子中，上 述TFT11係由相互串聯連接的一對TFTuA，1』所構成， ： ..... ' 並經樣素電择Η驅動對應的液晶單元15 »另外，在上述 TFT11中，連接有一舆上述液晶單光15並聯的電容器16 β 該電容器16形咸累積容f以便維持施加於液晶單元15上的 .驅動電壓。此時，電容器16連接在像素電極14和電容線17 ------^--ίί ΐ! ^ · I ί - *^/-, (請先闉讀背面之注$項再本頁) 線'
C 本紙張尺度適用令國國家標準（CNS>A4規格<210 * 297公爱） -6 - A7 B7 五、發明說明（4 ) ^ 之間。 …V 上述累積電容器16,如上所述，在構成上可以在一對 金屬電極模式（pattern)之間，保持誘電體膜，但在有源矩 陣驅動方式的液晶形式裝置中，採用MOS電容器的形狀 較為有利。 第4圖顯示具有該習知技術的MOS電容器的液晶顯示 裝置的電路構成。 0 如第4圈所示，液晶單元包括，對應於丁 FT基板1A的 玻璃基板10A ;形成在該基板10A上的多晶矽模式10B ; 及，形成在該基板10A上能覆蓋該多晶矽模式10B的氧化 膜10C。上述TFT11包括，形成在上述多晶矽模式10B中的 n+型擴散領域l〇a，10b以及10c ;形成在上述氧化膜l〇C上 並於上述擴散領域10a和10b之間的由銘或者多晶梦所構成 的閘極11a;及，形成在上述氧化膜10C上並於上述擴散 .領域1 Ob和10c之間的由同樣的IS或者多晶梦所構成的閘極 11b »然而，上述閘極11a對應於上述TFTUA，上述閘電 極丨以對應於上述TFT11B。上述氧化臈10C在上述問極1U ’ 1·1 b的下方，形成有閘極絕緣膜。而且，上述擴散領域j〇a 連接有信號線12，上述閘極11a，lib連接有上述問極控制 線13。 - 在第4囷的構成中，上述擴散領域1〇<；沿圖中右方延伸 - ，形成一個n+型擴散領域10d。進而，在上述氡化膜1〇匸 上，對應於該擴散領域10d形成有作為電容器電極，該電 極係由與上述閘極11a，lib相同的鋁或者多晶硬所構成的 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------I---—-裝 i I (請先閱讀背面之注意事項再填寫本頁) 訂： .線. 經濟部智慧財產局貝工消費合作社印製 7 五、發明說明（5 ) 電極Uc。上述電極11c以及擴散領域10d構成上述電容器16 的電容器電極》 在如此構成的液晶顯示裝置中，藉由上述閘極母線 (§伍〖6 1)113 1丨1^)13上的選擇信號，接通上述丁？1'11八以及113 ，藉由上述信號線12上的視頻信號’透過上述擴散領域i〇d ’給上述電容器16充電》结果，連接於上述擴散領域i〇c 以及擴散領域lOcl的像素電極14的電位，在下一個遲擇信 號到來之前，保持於一定的驅動電位》 另一方面1在相關習知液晶顯示裝置中，上述擴散領 域10a，10b以及10c，以上述閘極1 la，1 lb作為屏蔽，可 自匹配地形成，然而，上述擴散領域l〇d無法用自匹配工 程形成。換言之，在形成擴散領域10d時，需要另外使用 屏蔽’且需要與擴散領域10a至10c分別執行離子植入工程 〇 . 但是，在如此為形成擴散領域10d而使用其他的屏蔽 以及離子植入工程的情況下，使工程大為增加，而且伴隨 屏蔽偏差的閾值變動等，將造成不良概率的増加。進—步 ，在第2圈的構成中，假定擴散領域l〇a至i〇c不是用自匹 配工程，而是與擴散領域10d同時用同一屏蔽工程來形成 的情況下，因為上述氡化膜10c的形成工程在上述離子植 入工程之後施行，故多晶矽模式10B的表面容易被雜質元 素污染。在製造半導艟積體電路的情況下，該雜質元素可 利用洗淨除去，然而在使用玻璃基板的液晶類示裝置的情 況下，無法敬底的洗淨’因此，一！產生雜質元素的污染 本纸張尺度適用中國國家標準（CNS)A4规格（210 X 297公釐） --------------裝·！ - ·1/ 請先閲讀背面之注意事項本頁： « _ 經濟部智慧財產局貝工消费合作社印製 經濟部暫慧財產局貝工消费合作社印製 A7 B7 真、發明說明（6 ) , ，雜質元素容易殘留在多晶矽模式10B上。 相對於此，第5圖顯示一個相關習知液晶顯示裝置， 該裝置可以解決第4祖的液晶顯示裝置的上述問題。在第5 - 圖中，相同部分給予相同的符號，並省略其說明》
. 在第5圖所示的液晶顯示裝置中，除構成上述TFT11A ，11B的n+型擴散領域10a至10c之外，同樣的n+型擴散領 域10e，以上述閘極11a，lib以及電容器電極11c作為屏蔽 ，借助自匹配工程，於上述多晶矽模式10B *如此，製造 工程繁雜的問題和多量矽模式10B的雜質元素污染問題可 得到迴避。在第5圖的構成中，經由電容線17施加一所定 的電壓至上述電極11c，以便在上述多晶矽模式10B中， 於擴散領域l〇c和10e之間的本質（intrinsic)領域或者低濃 度摻雜（dope)領域1 Of ’誘起表面累積層。該領域l〇f，在 上述多晶矽模式10B中，與位於擴散領域l〇a和10b之間， 或者位於擴散領域10c和10d之間所形成的通道領域相比， 具有同樣的雜質濃度。 ❿ 第5圈的構成，雖可以迴避第4圖的構成所造成的問題 ，然而要在上述領域10f上誘發表面累積層，需要另外的 電源來驅動上述電容線17，因此，液晶顯示裝置中的驅動 電路變得複雜，無法迴避製造費用增加的問題《進一步，
• 如第3圖的電路所示，加有高電壓的電容線17,在上述TFT - 基板l〇A上與信號線12交又’然而在電容線17和信號線12 之間僅隔有薄的層間絕緣膜，所以有可能產生洩漏電流和 絕緣破壞。加在上述電容線17的電壓，與在通常的半導體 本紙張尺度適用中.國國家標準（CNS)A4規格（210 * 297公釐） ---------11 ----- 11 訂------I (請先閲讀背面之注意事項再填寫本頁) Α7 Β7 42433δ 五、發明說明（7 ) 積體電路所使用的電壓相比，要高很多。這樣的高電壓因 為持續地加在上述電容線17上，所以上述閘極氧化膜i〇c 比通常的MOS電晶體閘極氧化膜容易劣化β因此，第5圖 的構成中的電容器16，存在信賴性的問題。 進一步’在第5圖的構成中，伴隨將高電壓加在上述 電容線17上，在液晶單元中’在上述電容線和其他的配線 或者TFT之間’容易形成對應域（domain)。而且，為了迴 避伴隨該域的形成而產生的頰示混亂，有必要沿上述電容 線形成有實質幅度的遮光屏蔽，然而，一旦形成有寬幅度 的遮光屏蔽，液晶顧示裝置的開口率將會下降· 本發明的目的旨在提供一種可解決上述諸問題的，新 穎且有用的MOS型容量元件、液晶顯示裝置、半導體裝 置，以及其製造方法。 本發明的更為具體的目的旨在提供一種結構簡單，製 造容易的MOS型容量元件、和具有該MOS—容量元件的液 晶顯示裝置、以及其製造方法。 本發明可利用下述構成、方法，解決上述問題。 申請專利範圍第1項所記載之MOS型容量元件，其包 含有： 基板； 形成於該基板上的半導體層； 形成於該半導體層上的絕緣膜； 形成於該絕緣膜上的電極； 於上述半導體層中，與上述電極鄰接而形成的第1擴 本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐） 請 先 閱 讀 背 之 注 意 事 項 頁 Ο 經濟部智慧財產局員工消费合作社印製 10 A7
五、發明說明（8 ) 丨經濟部智慧財產局員工消費合作社印製 散領域；以及 於上述半導體層中，與上述電極鄰接而形成的第2擴 散領域， 上述第1擴散領域被摻雜成第1之導電型，上述第2擴 散領域被摻雜成第2之逆導電型。 申請專利範圍第2項所記載之MOS型容量元件，其中 ’上述電極被連接於第1輸入端（input terminal)，上述第1 擴散領域以及上述第2擴散領域，共通地被連接於第2輪入 端》 申請專利範圍第3項所記載之MOS型容量元件，其中 ’上述第1擴散領域，於上述半導體層中，與形成於上述 電極的一側的第1邊緣部實質上一致被形成；上述第2擴散 領域’於上述半導體層中，與形成於上述電極的另一側的 第2邊緣部實質上一致被形成。 申請專利範圍第4項所記載之MOS型夂量元件，其中 ，上述第1擴散領域，於上述半導體層中，與形成於上述 電極的一側的第1邊緣部的外側，且與上述電極直下的領 域之間經由上述第1導電型的第1LDD領域而形成；上述 第2擴散領域，於上述半導體層中，於形成於上述電極的 另一侧的第2邊緣部的外側，且與上述電極直下的領域之 間，經由上述第2導電型的第2LDD領域而形成。 申請專利範圍第5項所記載之MOS型容量元件，其中 ，上述第1擴散領域，於上述半導體層中，於形成於上述 電極的一側的第1邊緣部的外側，且與上述電極直下的領 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） n i n I · I i IB n Kt I (請先閱讀背面之注意事項再填寫本頁) 11 A7 B7 五、發明說明（9 ) 域之間，經由上述第1偏移（offset)領域而形成；上述第2 擴散領域，於上述半導體層中，於形成於上述電極的另一 侧的第2邊緣部的外側，且與上述電極直下的領域之間， 經由上述第2偏移領域而形成。 申請專利範圍第6項所記載之MOS型容量元件，其中 ，上述第1擴散領域和上述第2擴散領域，與上述電極的邊 緣部鄰接，並且相互鄰接而形成。 申請專利範圍第7項所記載之MOS型容量元件*其包 含有： 基板； 形成於該基板上的電極； 形成於上述基板上，用以覆蓋該電極的絕緣膜； 形成於該絕緣膜上的半導體層； 於上述半導體層中，與上述電極的一邊緣部鄰接而形 成的第1擴散領域；以及 _ 於上述半導體層中，與上述電極的另一邊緣部鄰接而 形成的第2擴散領域， 上述第1擴散領域被摻雜成第1之導電型，上述第2擴 散領域被掺雜成第2之逆導電型。 申請專利範圍第8項所記載之MOS型容量元件，其中 ，上述電極被連接於第1輸入端，上述第1擴散領域以及上 述第2擴散領域共通地被連接於第2輸入端。 申請專利範圍第9項所記載之MOS型容量元件，其中 ，上述第1擴散領域，於上述半導體層中，與形成於上述 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先 閱 讀 背 面- 之 注 意 事 項 Ή 本 頁 經濟部智慧財產局貝工消费合作社印製 12 A7 --------Β7__:、 .五、發明說明（10) ' 電極的一侧的第1邊緣部實質上一致被形成；上述第2擴散 領域’於上述半導體層中，與形成於上述電極的另一側的 第2邊緣部實質上致被形成》 t ' 申請專利範園第10項所記載之液晶顯示裝置，其包含 有： 第1玻璃基板； 與該第1玻璃基板相對的第2玻璃基板； 被密封於上述第1玻璃基板和上述第2玻璃基板之間的 液晶層； 於上述第1玻璃基板之上延伸的信號電極； 於上述第1玻璃基板之上延伸的掃描電極； 於上述第1玻璃基板之上延伸的共通電位線； 形成於上述信號電極和上述撺描電極的交點上的薄膜 電晶體； C_^„_ . ,^0濟部智慧W*產局員工消f合作杜印製 電性連接於該薄膜電晶體的像素電極，-以及 並聯連接於該像素電極的累積容量， 其中’上述薄膜電晶體，在形成於上述第1玻璃基板 上的半導體層中形成， 上述累積容量，其包含有： 形成於上述半導體層上的絕緣膜； 形成於該絕緣膜上的電容器電極； 於上述半導體層中，與上述電容器電極鄰接而形成的 第1擴散領域，以及 於上述半導體層中’與上述電容器電極鄰接而形成的 本紙張尺度適用中固固家標準（CNS)A4規格（210 x 297公釐〉 13 A7 B7 經濟部智慧財產局員工消费合作社印製 五、發明說明（11 ) 第2擴散領域， 上述第1擴散領域被摻雜成第1之導電型，上述第2擴 散領域被摻雜成第2之逆導電型。 申請專利範圍第11項所記載之液晶顯示裝置，其中， 上述薄膜電晶體包含有，於上述半導體層中，從上述第1 擴散領域利用通道領域被隔開形成的，且具有上述第1之 導電型的第3擴散領域：及，於上述絕緣膜上，覆蓋上述 半導體層中的上述通道領域而形成的閘電極；上述第1以 及第2擴散領域共通地被連接於上述像素電極，上述電容 器電極被連接於上述共通電位線，上述第3擴散領域被連 接於上述信號線’上述閘電極被連接於上述掃描線。 申請專利範圍第12項所記載之液晶顯示裝置，其中， 上述第1擴散領域，於上述半導體層中，與形成於上述電 容器電極的一側的第1邊緣部實質上一致被形成；上述第2 擴散領域，於上述半導體層中，與形成於上'述電容器電極 的另一側的第2邊緣部實質上一致被形成β 申請專利範圍第13項所記載之液晶顯示裝置，其中， 上述第1擴散領域，於上述半導體層中，與形成於上述電 容器電極的一側的第1邊緣部的外側，且與上述電容器電 極直下的領域之間’經由上述第1導電型的第1L]DD領域而 形成；上述第2擴散領域’於上述半導體層中，於形成於 上述電容器電極的另一側的第2邊緣部的外側，且與上述 電容器電極直下的領域之間，經由上述第2導電型的第 2LDD領域而形成。 閲 讀 背 ®r 之 注 意 事 項
I 裝 訂 本紙張尺度適用中國國家標準（CNS)A4規格<210 X 297公爱） 14 A7 B7 ΐ 經濟部智慧財產局貝工消费合作社印製 五、發明說明（12 申請專利範圍第14項所記載之液晶顯示裝置，其中， 上述第1擴散領域，於上述半導體層中，於形成於上述電 容器電極的一侧的第1邊緣部的外側，且與上述電容器電 極直下的領域之間，經由上述第1偏移領域而形成；上述 第2擴散領域’於上述半導體層中，於形成於上述電容器 電極的另一侧的第2邊緣部的外側，且與上述電容器電極 直下的領域之間，經由上述第2偏移領域而形成》 申請專利範圍第15項所記載之液晶顯示裝置，其中， 上述第1擴散領域和上述第2擴散領域，與上述電容器電極 的邊緣部鄰接，並且相互鄰接而形成。 申請專利範圍第16項所記載之投影型液晶顯示裝置， 其包含有： 配置於由該光泺所形成的光束的光路中，對該光束執 行空間調制的液晶面板(panel);以及 · 將已由該液晶面板執行空間調制的光束進行投影的投 影光學系| 上導液晶面板包含有： 第1玻璃基板； 與該第1玻璃基板相對的第2玻璃基板； 密封於上述第1玻璃基板和上述第2玻璃基板之間的液 晶層； 於上述第1玻璃基板之上延伸的信號電極； 於上述第1玻璃基板之上延伸的掃描電極； 本紙張尺度適用中國國家標準（CNS)A4規格（210^ 297公釐） 15 -------------裝--------訂_ ί猜先閲讀背面之注意事項再填寫本頁} A7
42433 S _ B7____ 五、發明說明（13) 於上述第1玻璃基板之上延伸的共通電位線； (請t閱讀背**之泫意事項再Λ』本頁) 形成於上述信號電極和上述掃描電極的交點上的薄膜 電晶趙； 電性連接於該薄膜電晶體的像素電極；以及 與該像素電極並聯連接的累積容量， 上述薄膜電晶體，在形成於上述第1玻璃基板上的半 導體層中形成， 上述累積容量，其包含有： 形成於上述半導體層上的絕緣膜； 形成於該絕緣膜上的電容器電極； 於上述半導體層中，與上述電容器電極鄰接而形成的 第1擴散領域；以及 於上述半導體層中，與上述電容器電極鄰接而形成的 第2擴散領域，
G 上述第1擴散領域被摻雜成第1之導電型，上述第2擴 散領域被摻雜成第2之逆導電型。 經濟部智慧財產局貝工消費合作杜印製 申請專利範圍第17項所記載之投影型液晶顯示裝置， 其中，上述薄膜電晶體包含有，於上述半導體層中，從上 述第1擴散領域利用通道領域隔開形成的，且具有上述第1 導電型的第3擴散領域；及，於上述絕緣膜上，為覆蓋上 述半導體層中的上述通道領域而形成的閘電極；上述第1 以及第2擴散領域共通地被連接於上述像素電極，上述電 容器電極被連接於上述共通電位線，上述第3擴散領域被 連接於上述信號線，上述閘電極被連接於上述掃描線。 本紙張尺度適用中國國家標準（CNS)A4規格<210 X 297公釐） 16 A7 B7 te濟部智慧財產局貝工消費合作社印製 五、發明說明（14) 申請專利範圍第18項所記載之投影型液晶顯示裝置， 其中，上述第1擴散領域’於上述半導體層中，與形成於 上述電容器電極的一側的第1邊緣部實質上一致被形成； 上述第2擴散領域，於上述半導體層中，與形成於上述電 容器電極的另一側的第2邊緣部實質上一致被形成。 申請專利範園第19項所記載之投影型液晶顯示裝置， 其中’上述第1擴散領域，於上述半導體層中，於形成於 上述電容器電極的一側的第1邊緣部的外側，且與上述電 容器電極直下的領域之間，經由上述第1導電型的第1LDD 領域而形成；上述第2擴散領域，於上述半導體層中，於 形成於上述電容器電極的另一側的第2邊緣部的外侧，且 與上述電容器電極直下的領域之間，經由上述第2導電型 的第2LDD領域而形成》 申請專利範圍第20項所記載之投影型液晶顯示裝置， 其中，上述第I擴散領域，於上述半導艎層-中，於形成於 上述電容器電極的一側的第1邊緣部的外侧，且與上述電 容器電極直下的領域之間，經由上述第1偏移領域而形成 ，上述等2擴散領域’於上述半導趙層中，於形成於上述 電容器電極的另一側的第2邊緣部的外側，且與上述電容 器電極直下的領域之間，經由上述第2偏移領域而形成。 申請專利範圍第21項所記載之投影型液晶顯示裝置， 其中’上述第1擴散領域和上述第2擴散領域，與上述電容 器電極的邊緣部鄰接，並且相互鄰接而形成。 申請專利範圍第22項所記載之半導體積體電路裝置， 本纸張尺度適用中國國家標準（CNS〉A4規格（210 * 297公釐） ------------* 裝 -------訂------ _ 線 (請先閱讀背面之注意事項再填窝本頁) 17 經濟部智慧財產局貝工消费合作社印製 42433 5 Ar __Β7_______ 五、發明說明（15) 其包含有電容器， 該電容器包括：基板；形成於該基板上的絕緣膜；形 成於該絕緣膜上的電極；在上述基板中與上述電極鄰接而 形成的第1擴散領域；以及，在上述基板中與上述電極鄰 接而形成的第2擴散領域， 上述第1擴散領域被摻雜成第1之導電型，上述第2擔 散領域被摻雜成第2之逆導電型β 申請專利範圍第23項所記載之半導體積體電路裝置， 其中，上述電極連接於第1輸入端，上述第1擴散領域以及 上述第2擴散領域共通地連接於第2輸入端。 申請專利範園第24項所記載之半導體積體電路裝置， 其中’上述第1擴散領域，於上述半導體層中，與形成於 上述電極的_側的第1邊緣部實質上一致被形成；上述第2 擴散領域，於上述半導體層中，與形成於上述電極的另一 側的第2邊緣部實質上一致被形成〃 · 申請專利範園第25項所記載之半導體積逋電路裝置， 其中，上述第1擴散領域，於上述半導逋層中，與形成於 上述電極的一側的第1邊緣部i的外側，且與上述電極直下 的領域之間，經由上述第1導電型的第1LDD領域而形成； 上述第2擴散領域，於上述半導體層中，於形成於上述電 極的另一側的第2邊緣部的外;側，且與上述電極直下的領 域之間，經由上述第2導電型的第2LDD領域而形成》 申請專利範圍第26項所記載之半導體·積體電路裝置， 其中，上述第1擴散領域’於上述半導體層中，與形成於 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公嫠> 請 先 閱 讀 背 面' - 之 注 項 貪 裝 訂 18 A7 B7 „經濟部智慧財產局員工消費合作社印製 -五、發明說明（16) 上述電極的一側的第1邊緣部的外側，且與上述電極直下 的領域之間’經由上述第丨偏移領域而形成；上述第2擴散 領域’於上述半導體層中，於形成於上述電極的另一側的 第2邊緣部的外侧，且與上述電極直下的領域之間，經由 上述第2偏移領域而形成。 申請專利範圍第27項所記載之半導體積體電路裝置， 其中’上述第1擴散領域和上述第2擴散領域，與上述電極 的邊緣部鄰接，並且相互鄰接而形成》 申請專利範圍第28項所記載之MOS型容量元件的製 造方法，其包括以下步驟： 在基板上形成半導體膜； 在該半導體膜上形成絕緣膜； 在該絕緣膜上形成閘電極； 以該閘電極作為屏蔽（mask)，於該閘電極的一側，將 第1之導電型雜質元素導入上述半導體膜中：以及 以該閘電極作為屏蔽，於該閘電極的另一側，將第2 之逆導電型雜質元素導入上述半導艘膜中。 申請專利範圍第29項所記载之具有MOS型容量元件 的液晶顯示裝置的製造方法，其中，MOS型容量元件由 以下步驟形成： 在玻璃基板上形成半導體膜； 在該半導體膜上形成絕緣膜； 在該絕緣膜上形成閘電極； 以該閘電極作為屏蔽（mask)，於該閘電極的一側，將 本紙張尺度適用中國國家標準（CNS>A4規格（210 X 297公釐） llll—ΙΙΙΙ — — — — - l I I I I I I (請先閲讀背面之注意事項再填寫本頁) 19 A7 B7 42綱5 五、發明說明（17 ) 第1之導電型雜質元素導入上述半導體膜中；以及 以該閘電極作為屏蔽，於該閘電極的另一側，將第2 之逆導電型雜質元素導入上述半導體膜中。 申請專利範圍第30項所記載之具有MOS型容量元件 的液晶顯示裝置的製造方法，其中，MOS型容量元件由 以下步驟形成： 在玻璃基板上形成電容器電極； ’ 在該玻璃基板上，形成復蓋上述電容器電極的絕緣膜 » 在該絕緣膜上形成半導體膜； 於該閘電極的一侧，將第1之導電型雜質元素導入上 述半導體膜中；以及 於該閘電極的另一側，將第2之逆導電型雜質元素導 入上述半導體膜中。 申請專利範園第31項所記載之具有MOS型容量元件 的半導體積體電路裝置的製造方法，其中，MOS型容量 元件由以下步驊形成： 在半導體基板上形成絕緣膜； 在該絕緣膜上形成閘電極； 以該閘電極作為屏蔽，於該閘電極的一侧，將第1之 導電型雜質元素導入上述半導體膜中；以及 以該閘電極作為屏蔽，於該閘電極的另一側，將第2 之逆導電型雜質元素導入上述半導體膜中。 本發明之其他目的和進一步之特徵，將可由下文參照 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公* > 請 先 閱 讀 背 面_ 之 注 項 再 本 頁 Ο 經濟部智慧財產局貝工消费合作社印製 20 P_ - - - f經濟部智慧財產局貝工消费合作社印製
A7 : h V '_B7_ .五、發明說明（18) ， 所附諸圖之詳細說明，而更臻明確。 [作用] 第6(A)圖顯示依據本發明的MOS型容量元件的原理圖 '，而第6(B)圖顯示其等效電路圖。圖中對應於已說明部分 -給予相同之符號，並省略其說明。 在第6(A)圊所示之上述MOS型容量元件中，於對應於 上述多晶矽模式10B的半導體層10B之處，形成有對應於 0 上述電容器電極11c之一邊緣部的η+型擴散領域10h，和對 應於上述閘電極11c之另一邊緣部的p+型擴散領域10i。 第6(B)圖顯示第6(A)圖的MOS型容量元件的一等效電 路圖^ 在第6(B)圖中，上述MOS型容量元件包括：對應於上 述氧化膜10C之電容且與上述閘電極11c連接的電容Co; 對應於上述擴散領域1 Oh以及10i的二極體Dn以及Dp :及 ，對應於上述擴散領域10h以及10i的接合電容Cjn以及Cjp 第7(A)，7(B)圖顯示，在將正或者負的直流偏壓土 Vg 施加在第6(A)，6(B)圖所示的MOS型容量元件10的情況下 ，電容-電壓特性（C-Vg特性其中，第7(A)囷顯示用以 測定有關電容的構成，在輸出端OUT之間測定阻抗Z，藉 此，獲取MOS型容量元件的容量值《第7(B)圖顯示所獲得 的電容-電壓特性。 首先參照第7(A)圖，在第6(A)，6(B)圖所示的MOS型 容量元件10中，以上述電容器電極11c作為第一輸入端 本紙張尺度適用中國國家標準（CNS〉A4規格（210 X 297公釐） ------------裝.-------訂---------線 <請先閱讀背面之注意事項再填寫本頁) 21 42433 § A7 B7 五、發明說明（19) 經濟部智慧財產局貝工消费合作社印製 (terminal)，並將上述n+型擴散領域i〇h和p+型擴散領域l〇i 共通地連接，而形成作為第二輸入端的互補MOS型容量 元件10。對於該互補MOS型容量元件1〇，在由交流信號 源提供100kHz以上的微小交流信號的同時，由一直流電 源22將正或者負的直流偏壓土Vg加在上述第一以及第二 端之間’以便在輸出端OUT測定阻抗Z，藉此，獲取電容 C的值。 第7(B)圖顯示以依照上述試驗而獲得的MOS型容量元 件10的電容作為直流偏壓電壓土Vg的函數。然而，在第7(B) 囷中’縱軸表示將獲得的容量值C用上述氧化膜10C的容 量值Co規割的規格化容量值C/Co *橫軸表示直流偏壓電 壓土Vg。 在參照第7(B)困的C-Vg特性中，虛線表示在MOSS 容量元件10中未採用第7(A)圖所示的互補構成，獲得上述 電容器電極11c和n+型擴散領域10h之間的電*容的情況，而 假想線，同樣地表示未採用上述互補構成，獲得上述電容 器電極11c和p+型擴散領域l〇i之間的電容的情況。虛線所 表示的上述電容器電極11c和上述n+型擴散領域10h之間的 容量，因為在正電壓+Vg被施加於上述電容器電極11c期 間，位於上述半導體層10B表面以及上述電極11c的直下 領域，連接上述n+型擴散領域10h而形成電子累積層，所 以雖然有與上述容量值C〇匹敵的值，但在負電壓-Vg施加 在上述電容器電極11c的情況下，該電子累積層無法形成 ，導致容量值變得很小· 諳 先· 閱 讀 背 面‘ 之 注 項 再 本 頁 裝 訂 本紙張尺度適用中困國家標準（CNS)A4蜆格（210 X 297公« ) 22 A7
.C. e經濟部智慧財產局貝工消费合作社印製 -五、發明說明（20) 同時，用假想線表示的上述電容器電極Uc和上述p+ 型擴散領域iOi之間的容量，因為在負電壓_Vg被加在上述 電容器電極11c之期間，位於上述半導體層1〇B表面以及 上述電極11c的直下領域，連接上述p+型擴散領域1〇i而形 成空穴累積層，所以雖然有與上述容量值c〇匹敵的值， 但在正電壓+vg施加在上述電容器電極Uc的情況下，該 空穴累積層無法形成，導致容量值變得很小。 而且，在未採用該等互補構成的情況下，如第7(B)圖 所示’上述c-vg特性受頻率左右。在第7(B)圖中，所示 的“低頻率C-V特性’，為在低頻率下之c_Vg特性，另一方面 ，所示的“高頻率C-V特性，，為在高頻率下之c_Vg特性^ 相對於此，在對於上述MOS型容量元件1〇,採用第7(A) 圓所示互補連接構成的情況下，可獲得第7(B)围中的實線 所示的C-Vg特性》換而言之，具有如此互補連接構成的 MOS型容量元件，被提供的直流偏壓電壓-無論是正還是 負’幾乎都具一定的容量值。而且，在具有該互補連接構 成的MOS型容量元件1〇中，上述C-Vg特性，實質上與頻 率無關。這意味著，加在上述電容電極Uc上的電壓極性 無論是正還是負，位於上述電容器電極11C直下的上述半 導體層11B中’不會形成空乏層，而且電子累積層或者空 穴累積層連續著n+型擴散領域llh，或者連績著p+型擴散 領域而形成。另外，在這些載碰累積層中，於上述半導體 層11B表面被誘發的載想，能高速追從加在上述電容器電 極11 c的電壓。 本紙張尺度適用中國國家標準（CNS)A4現格（210 X 297公釐） — — — — — — — — ---裝-------- 訂！！線 (請先閱讀背面之注意事項再填寫本頁) 23 A ^ c-3 5m ' A7 _：_B7 _ 五、發明說明（21 ) 如此，將第6(A)，6(B)圖的構成，如第7(A)圖所示， 連接成互補型構成的MOS型容量元件10，對於正電壓或 者負電壓都具有幾乎一定的容量值。 第8(A)，8(B)圖，省略了第7(A)圖的試驗裝置中的直 流偏壓電源22，顯示在施加用於液晶顯示裝置的驅動中的 對稱型高頻率交流信號的情況下，上述MOS型容量元件10 的電容特性《第8(A)圖顯示該高頻率交流信號的波形，第 8(B)圖顯示對應於第8(A)圚的波形的MOS型容量元件10的 容量。 如第8(A)圖所示，在液晶顯示裝置中所使用的驅動信 號是具有最小電平Vmin和最大電平Vmax之間的振幅的對 稱矩形波信號。第6(A)，6(B)圖之MOS型容量元件，在執 行互補連接的情況下，如第8(B)囷所示，與驅動信號的極 性和振幅無關，顯示幾乎一定的容量。在第8(B)圖中，縱 轴表示以上述絕緣膜10C的容量Co規格化的~容量C/Co，而 橫軸根據第8(A)圖的信號，表示加在上述電容器電極11c 的電壓》 經濟部智慧財產局員工消費合作社印製 (請先閲讀背Φ-之注意事項再Θ 7本頁) 如此，第6(A)，6(B)囷所示的本發明的MOS型容量元 件，透過如第7(A)園所示的互補連接，無論是對正電壓還 是對負電壓，而且無論是對高頻率信號還是對低頻率信號 ，都實質上表示同一容量，產生有效的電容器的作用。另 外，本發明的MOS型容量元件，可以和其他的MOS電晶 體的製造工程同時，且不需要增加工程而形成，並能減少 液晶顯示裝置等使用MOS型容量元件的電子裝置的製造 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 24 A7 B7 ^,ϊ—--Ρ-^-1- -k濟部智慧財產局具工消费合作社印製 五、發明說明（22 費用。進一步，在本實施例的^^;^型容量元件中，上述n+ 型擴散領域llh以及P+型擴散領域，是將上述半導體層10B 用絕緣膜10C覆蓋之後’執行離子注入而形成的，所以不 會產生如第4圖的習知技術中因半導體層1〇B的雜質元素 而導致的污染問題•而且在上述半導體層1〇B上，與上述 MOS型容量元件同時形成的電晶體的閾值電壓或者其他 動作特性，因上述雜質元素的污染而變動的問題也得到解 決。更進一步’將本發明的MOS型容量元件用於液晶顯 示裝置的驅動的情況下，因為可以將上述電容器電極保持 在共通電位上，所以施加於上述絕緣膜10C或者其他層間 絕緣膜的應力可得到減輕，由該應力而引起的顯示特性的 惡化也可得到回避。 圓式之簡單說明 第1圖為一簡略圖，可顯示習知技術中的一種液晶顯 示裝置； · 第2圊為_放大圓，可顯示第1圖所示的液晶顢示裝置 一部分； 第3圏為一電路囷，可顯示在第1圖所示的液晶顯示裝 置中被使用的液晶單元驅動電路的一部分； 第4圖為一斷面圖，可顯示習知技術中的一種液晶顯 示裝置的構成； 第5圖為一斷面圈，可顢示習知技術中的另外一個液 晶單元電路的構成； 第6(A)，6(B)圖為說明本發明原理之圈； 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） 25 -1--1 — — — — — — — — — -----— I— <請先閱讀背面之注ί項再填寫本頁) A7 B7 424335 五、發明說明（23) 第7(A)，7(B)圖為說明本發明原理之另一圖： 第8(A)，8(B)圖為說明本發明原理之另一圖； 第9(A)至9(E)囷用於顯示本發明第1實施例之MOS型 容量元件之製造工程； 第10(A)至10(C)圊可顯示本發明第1實施例之MOSS 容量元件之各種變形例； 第11圖為一平面圖，其可顯示本發明第1實施例之 MOS型容量元件； 第U(A)，12(B)圖顯示第11圖之MOS型容量元件之各 種變形例； 第13(A)至13(E)圖用於顯示本發明第2實施例之MOS 型容量元件之製造工程； 第14(A)囷為一斷面囷，其可顯示本發明第3實施例之 有源矩陣驅動液晶顯示裝置的液晶單元驅動電路的構成， 第14(B)圈可顯示加在該液晶單元驅動電路·上的各種信號 波形； 第15圖顯示本發明第4實施例，在一直視型液晶顯示 裝置上被使用的液晶面板（panel)的構成； * -s 4^.· 第16圖顯示本發明第5實施例，在一投影型液晶顯示 裝置上被使用的液晶面板的構成； 第17圖顯示一使用第16囷所示液晶板之投影型液晶顯 示裝置之構成； 第18圖顯示本發明第6實施例的一半導體積體電路的 構成； 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先 閱* 讀 背 面· 之 注 意 事 項 再 f Ί 經濟部智慧財產局員工消費合作社印製 26 A7 B7 五、發明說明（24) 第19圓為一電路圖，顯示使用第18圖所示半導體積體 電路之本發明之第7實施例之一傳輸閘電路的構成； 第20圖為一電路圖，顯示使用第18圖所示半導體積體 電路之本發明之第8實施例之一傳輸閘電路的構成； 第21圖為一電路圖，顯示使用第18圖所示半導體積體 電路之本發明之第9實施例之一取樣電路（sampling circuit) 的構成； * 第22圖為一電路圖，顯示使用第18圊所示半導艘積體 電路之本發明之第1〇實施例之一光電變換電路的構成； 第23圖為一電路圖，顯示使用第18囷所示半導體積體 電路之本發明之第11實施例之一光電變換電路的構成；以 及 第24(A)，24(B)圈為一斷面圖和一平面圈，可顯示本 發明之第12實施例之一有源矩陣驅動液晶顯示裝置的液晶 單元駆動電路的構成》 · % 較佳實施例 [第1實施例] 第9(A)至9(E)，顯示本發明之第1實施例之MOS型容 量元件30之製程。 如第9(A)圔所示，在基板31上形成有多晶矽或者非晶 矽等半導體模式（pattern)32。在第9(B)圖之工程中，在上 述該基板31上形成有用以覆蓋上述半導體模式32之由Si02 等所構成的絕緣膜33。上述基板31可以是液晶顯示裝置之 玻璃基板，或者可以是其他的絕緣基板。另外，上述基板 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------裝·-- (請先閱讀背面之注意事項再填寫本頁) 訂· --線· „經濟部智慧財產局貝工消费合作社印製 27 4^433 5 ' A7 _B7_ 五 '發明說明（25 ) 31亦可以是單結晶Si基板。上述半導體模式32可以是單結 晶Si模式。 閱’ 讀 背 面- 之 注 意 事 項 再 Λ 笨 頁 進一步，在第9(C)圖中，於上述絕緣膜33上，堆積有 由鋁或者導電性多晶矽等構成的導電膜，透過對該導電膜 進行模式化（patterning)可形成電容器電極34。在第9(D)圖 之工程上，將上述電容器電極34作為自匹配屏蔽，經由絕 緣膜33，將As+或者P+等η型雜質元素由離子注入法導入於 上述半導體模式32中，繼續執行熱處理，以便在上述電容 器電極34之一側形成η+型擴散領域32Α。當上述η型雜質 元素之離子注入工程執行之際，位於上述電容器電極34另 一侧的上述半導體模式32内之部分被光阻屏蔽所覆蓋。 在第9(E)圊所示之工程中，除去上述光阻屏蔽，上述 半導體模式32内之上述電容器電極34之上述另一侧被其他 的光阻屏蔽所覆蓋，經由上述絕緣膜33將BF+等ρ型雜質 元素由離子注入法導入於上述半導體模式31中，繼續執行 熱處理，以便在上述電容器電極34之上述另一側形成ρ+型 擴散領域32Β。 經濟部智慧財產局員工消費合作社印製 在本實施例之MOS型容量元件30之製程中，當上述 半導體模式32被上述絕緣膜33覆蓋之後，離子注入於第 9(D)圖以及第9(E)圊所示之工程中，由此可以回避於上述 半導體模式32之表面被雜質元素污染之問題。進而，在第 9(A)至9(E)圖之製程為形成MOS電晶體之製程，特別是與 在液晶顯示裝置中使*用之頂閘型TFT之製程為完全兩立之 製程。在本實施例争，於上述半導體模式32上，可以在形 28 本紙張尺度適用令國國家標準（CNS)A4規格（210 X 297公釐） A7 B7 五、發明說明（26) 成上述MOS型容量元件30之同時，形成其他之MOS電晶 體。 舉例而言，在與MOS型容量元件30相鄰接形成上述 頂閘型η通道TFT之情況下，第9(C)圖所示之製程可以在 形成上述電容器電極34之同時，於上述半導體模式32上或 者在其他之相同半導體模式上形成閘電極，上述第9(D)圖 所示在製程，可以在形成上述擴散領域32A之同時，於上 ’ 述閘電極之兩側形成n+型源極領域以及汲極領域。所形成 之TFT為p通道TFT之情況下，第9(E)圖所示之製程，於上 述閘電極之兩側，形成上述擴散領域32B之同時，形成p+ 型源極領域以及汲極領域。 如此形成之MOS容量元件30，具有第7B圖或者8B圖 所述之良好容量特性。 第10(A)圊顯示第9(E)圖所示之MOS容量元件30之一 變形例MOS型容量元件30A。 · 如第10(A)圖所示，在MOS容量元件30A中，上述半 ^ 導體模式32内，上述n+型擴散領域32A與上述電容器電極 34相隔而形成，在其之間形成有n-型LDD領域32a »同樣 ，上述P+型擴散領域32B亦與上述電容器電極34相隔而形 成，在其之間形成有型LDD領域32b。該LDD領域32a或 者32b之形成，舉例而言，可以利用在上述電容器電極34 上形成側壁絕緣膜來執行。或者，也可以另外執行屏蔽工 程。藉由形成上述LDD領域32a或者32b，可以使MOS型容 量元件30A之耐壓增大。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） _ _____—— — — — — —— ^___ (請先閲讀背面之注$項再填寫本頁) 訂 -線- k濟部暫慧財產局Λ工消费合作社印製 A7 B7 五、發明說明（27) 第10(B)圖顯示第10(A)圖所示之MOS型容量元件30A 之一變形例MOS型容量元件30B。 如第10(B)圖所示，在M0NS容量元件30B中，第10(A) 圖所示之MOS型容量元件30A之LDD領域中一方，舉例而 言，只有LDD領域32b被省略。即使如此構成也可以使MOS 型容量元件之耐壓增大。 第10(C)圖顯示第10(A)囷所示之MOS容量元件30A之 另一變形例MOS型容量元件30C。 如第10(C)圖所示，在MOS型容量元件30C中，上述 半導體模式32内，上述n+型擴散領域32A與上述電容器電 極34相離間而形成，在其之間，形成偏移（offset)領域32c 。同樣，上述p+型擴散領域32B與上述電容器電極34相離 間而形成，在其之間，亦形成偏移領域32d。該偏移領域32c 或者32d之形成，可以使MOS型容量元件30C之耐壓增大 第11圖顯示第9(E)囷所示之M0S型容量元件30之平面 閱 讀 背 Sr 之 注 I 頁 圖 Ο 經濟部智慧財產局具工消費合作社印製 如第11圖所示，將半導體模式32之中央部，用電容器 電極34覆蓋，上述半導體模式32中，從上述電容器電極34 之一侧露出之部分（露出部），形成n+型擴散領域32A，從 另一侧露出之部分，形成p+型擴散領域32B。而且，在上 述n+型擴散領域32A上形成有歐姆性接觸32A，（Ohmic Contact)在上述p+型擴散領域32B上形成有歐姆性接觸 32B’。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 30
i經濟部智慧財產局員工消费合作社印製 A7 B7 五、發明說明（28 ) 第12(A)圖為一平面圖，顯示第11圖所示之MOS型容 量元件30之變形例MOS型容量元件30D。 如第12(A)圖所示，在本實施例之MOS型容量元件30D 中，上述半導體模式32只在上述電容器電極34之一侧露出 ，與上述露出部相互鄰接，並形成有上述n+型擴散領域 32A和p+型擴散領域32B »在此構成中，上述歐姆性接觸 32A’以及32B’各自在上述擴散領域32A以及32B上相互連 ; 接，形成一個單一歐姆性接觸，以便能簡單實現上述n+型 擴散領域32A以及p+型擴散領域32B之互補連接之構成。 第12(B)圖為一平面圖，顯示第12(A)圖所示之MOSS 容量元件3 0D之變形例MOS型容量元件30E · 如第12(B)圖所示，在本實施例中，上述電容器電極34 在平面圊上包含於半導餿模式32上，在上述半導體模式32 之露出部之中，一方形成有n+型擴散領域32A，另一方形 成有P+型擴散領域32B。而且，與第12(A)圖.之實施例相同 ，上述擴散領域32A之歐姆性接觸32A’和上述擴散領域 、 32B之歐姆性接觸32B’相互連接，而形成一單一歐姆性接 觸》藉此，在本實施例，也能簡單實現上述n+型擴散領域 32A以友p+型擴散領域32B之互補連接之構成。 [第2實施例] 第13(A)至13(E)圖，顯示能與底閘構成的TFT製程同 時執行之，本發明第2實施例的MOS型容量元件40之製程。 如第13(A)圖所示，在玻璃基板等之絕緣基板41上， 形成有由導電性非結晶矽等構成之電容器電極模式42 ^在 第13(B)圖所示工程中，上述絕緣基板41上堆積有用以覆 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公嫠) --------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) -31 - A7 _B7 _ 五、發明說明（29 ) 蓋上述電容器電極模式42,且由Si02膜等構成之絕緣膜43 。而且，在第13(B)圖所示之工程中，在上述絕緣膜43上 ，堆積有非結晶矽膜44 » 進而，在第13(C)圖所示工程中，將上述非結晶矽膜44 模式化，形成半導體模式44P。在第13(D)圖所示工程申， 上述半導體模式44P内，於上述電容器電極模式42之一側 ，離子注入As+或者P+，藉此，形成n+型擴散領域44A。 再者，在第13(E)圖所示之工程中，上述半導體模式44P 内，於上述電容器電極模式42之另一側，離子注入BF+， 藉此，形成P+型擴散領域44B。第13(D)和13(E)圖所示之 離子注入工程，可以在用絕緣膜覆蓋上述半導體模式44P 之後，借助上述絕緣膜執行。 本實施例之MOS型容量元件40，在有源矩陣型液晶 顯示裝置等之中，可與底閘型TFT同時形成。 [第3實施例] - 經濟部智慧財產局員工消費合作社印製 (請先，閱讀背S-之注意事項再β本頁> 第14(A)和14(B)囷顯示將上述MOS型容量元件30適用 於第3圖所示之有源矩陣型液晶顯示裝置之液晶單元驅動 電路中之一例，該駆動電路在本發明之第3實施例中為驅 動電路50 »但是，第14(A)，14(B)圖中已說明之部分給予 同樣之符號，並省略其說明β 如第14(A)圊所示，本實施例之驅動電路50，包括： 形成於由多結晶矽等構成之半導體層10Β上之TFT1U;及 ，於上述半導體層10Β上與上述TFTlla相鄰接而形成之 MOS型容量元件30〇上述TFTUa與第5圊中所述之構成同 本紙張尺度適用中國圃家標準（CNS)A4規格（210 X 297公釐） 32 i經濟部智慧財產局具工消费合作社印製 A7 -___BZ___ 五、發明說明（3〇) 樣，包含形成於上述半導體層10B中之n+型擴散領域10a和 10b ’於上述絕緣膜10C上，且於上述擴散領域i〇a和i〇b 之間，形成有閘電極11 a。上述絕緣膜1 〇C，位於上述閘 電極11a之正下方，形成一閘絕緣膜。 另一方面，上述MOS型容量元件30具有第6(A)圖或者 第9(E)圖所示之構成，在上述半導體層10B中，包含有擴 散領域10b作為第6(A)圖所示之n+型擴散領域l〇h或者第 9(E)圖所示之擴散領域32A，而且，對應於第9(E)圖所示 之擴散領域32B ’包含有p+型擴散領域1〇卜進而，於上述 絕緣膜10C上，且於上述擴散領域l〇b和l〇i之間，形成有 電容器電極11c。 上述閘電極11a’經上述信號線13，供給第14(B)囷所 示之控制信號VG。參照第14(B)圖，上述控制信號VG通 常為-Vgl之電平，只在TFTlla選擇時為+Vg之電平。如第 14(B)圖所示之視頻信號VS，供給至上述擴散領域1如該 視頻信號通過上述TFTlla之通道領域，被送至上述擴散 ) 領域，且被保持於MOS型容量元件30中。上述視頻信號VS ’係如第14(B)圖所示具有幀（frame)周期T之對稱交流信 號，在其最小信號電平之區間内，值在十Vmin和-Vmin之 間交互變化，在其最大信號電平之區間内，值在+Vmax和 -Vmin之間交互變化。而且，在中間信號電平之區間，以 上述Vmax和Vmin之中間電平’信號之值正負交互變化。 進而，上逮電容器電極11c，被保持於供給至上述對向基 板1B(參考第1囷）上之透明對向電極之共用電位電平 本紙張尺度適用中國國家標準（CNS〉A4規格（210 X 297公釐） --— — — — — lull — * I---I I I ----- (請先w讀背面之注意事項再填寫本頁) 33
42433S A7 B7 五、發明說明（31) 請 先 閲· 讀 背 面- 注 意 事 項 A 本 頁 (Vcom) »上述電容器電極lie連接於第3圖所示之容量線17 ，但於本實施例中，上述共用電位Vcom被供給至上述容 量線。 保持於上述MOS型容量元件30之視頻信號VS，從上 述n+型擴散領域10b，經由像素電極14(參考第2圖），被送 到液晶單元15上。 在本實施例中，上述MOS型容量元件30，具有第7圖 或者第8(B)圖所示之特性，安定保持具有正或者負極性之 視頻信號。 如上所述，MOS型容量元件30，與TFT 11a製程並存 ，因此，可以在形成TFT1 la之同時被形成。 在有源矩陣驅動液晶顯示裝置中，將本發明之MOS 型容量元件30與TFTlla組合使用，藉此，可以使施加於 液晶單元之電壓穩定，並可獲得高品質之穩定顯示。而且 ，在本實施例中，提供至上述容量線17之電壓，與提供至 上述透明對向電極之電壓，可以是同一電壓，所以，不需 要為驅動上述容量線17而另外設置驅動電源。 [第4實施例] 經濟部智慧財產局員工消费合作社印製 第15圖顯示使用第14(A)，14(B)圖所示之液晶單元驅 動電路50之直視型液晶顯示裝置之液晶面板60之構成。圖 中前述之部分賦予相同之符號，並省略其說明。 如第15圖所示，上述液晶面板60包括：第1圖所示TFT 基板1A ;對向基板1B ;以及被封入其間之液晶層1 »在上 述TFT基板1A上，對應於上述呈矩陣狀排列之像素電極14( 本紙張尺度適用中國國家標準（CNS)A4規格<210 X 297公釐） 34 A7 B7 五、發明說明（32 ) 參見第2圖），呈矩陣狀排列第HA圖所示之液晶單元驅動 電路50(圖中未示出而且，為將上述像素電極14以及液 晶單元驅動電路50之排列包圍，於上述TFT基板1A之上， 形成有，用以選擇上述閘控制線13之閘周邊電路1G ;及 ’用以選擇上述信號線12之信號周邊電路IV。 cr ^ ,經濟部智慧財產局貝工消费合作社印製 (請先閲讀背面之注意事項再填窝本頁} 另一方面，在上述對置基板1B上，在面對上述基板1A 之對向面上，對應於各像素，形成有呈矩陣狀之紅，綠， 藍三色濾光器，而且為復蓋該三色濾光器，透明對置電極 (圖中未示出）相同地形成在上述對向面上。在上述透明對 向電極上，形成於基板1B之四角上之對向電極接觸點ibc ，被提供有共用電位Vcom，該電位Vcom與提供給上述 MOS型容量元件30之電容器電極lie之電壓相同。 [第5實施例] 第16圊顯示使用第14(A)，14(B)圖所示之液晶單元驅 動電路50之投影型液晶顯示裝置所使用之液-晶面板70之構 成。圖中已述之部分賦予相同之符號，並省略其說明。 如第16圖所示，上述液晶面板70包括，第1圖所示tft 基板1A;對向基板1B，以及，封入其間之液晶層1，在上 述TFT基板1A上’對應於上述呈矩陣狀排列之像素電極14( 參見第2圖），第14(A)圊所示之液晶單元驅動電路5〇被排 列呈矩陣狀。而且，為將上述像素電極14以及液晶單元驅 動電路50之排列包圍，於上述TFT基板1A之上形成有，用 以選擇上述閘控制線13之閘周邊電路1G ;及，用以選擇 上述信號線12之信號周邊電路IV。 本紙張尺度適用中國國家標準（CNS>A4規格（210 X 297公釐） 35 A7 S7 經濟部智慧財產局貝工消費合作，社印製 五、發明說明（33) 另一方面，在上述對向基板1B上，面對上述基板1A 之對向面上，一樣形成有透明對向電極（豳中未示出）。而 且與第15圖所示之液晶面板60相同，在上述透明對向電極 上，於對向電極接觸點lBc，被提供有共用電位Vcom ’該 電位Vcom與提供給上述MOS型容量元件30之電容器電極 lie之電座相同。進而，在上述對向基板1B上，為覆蓋上 述TFT基板1Α上之電路1G或者IV，形成有遮光模式ΒΜβ 還有另一同樣之遮光模式，圖雖未示出，亦設置在呈矩陣 狀排列之液晶單元期動電路50上。 第17围顯示使用第16囷所示液晶面板70之投影型液晶 顯示裝置80之構成。 如第17圊所示，上述投影顯示裝置.80包括：一強力光 濂81 ; —分色鏡91 ; 一分色鏡92 ;及，一反射鏡93 ’該光 源81係由金屬鹵化物照明器等構成，該分色鏡91配置於光 束82之光路上，讓藍色光成分透過而反射其他光成分。上 述光束從上述光源81發出並經過該光源之一部分之紫外線 截止濾光器81Α而射出。該分色鏡92配置在由上述分色鏡 91所反射之光束之先路上，並且反射紅色光成分’讓其他 光成分，即綠色光成分通過。該反射鏡93配I·在通過 分色鏡91之藍色光東之光路上，並且反射該藍色光束射方 過上述分色鏡之藍色光束Β，被鏡93反射後’通過入 ^ 偏光要素90Β，進入由第16圖所示液晶面板70所構成 閥 93Β。 „ 跬由對上遂入 通過上述液晶面板93Β之藍色光束Β ’错® 請 先 閱” 讀 背 注 項 頁 Ο 訂 線 本纸張尺度適用中國國家標準（CNS)A4規格（210 * 297公« ) -36 0. 經濟部智慧叶產局f工消费合作社印製 A7 _B7 五、發明說明（34) 射方偏光要素90B呈直交尼柯爾配置之射出方偏光要素 94b，接受空間調制。 同樣，由上述分色鏡92分離之紅色光束，通過入射方 偏光裝置90R，進而通過液晶面板93R之後，藉由射出方 偏光元件94R，接受空間調制。被射出方偏光元件94R空 間調制後之紅色光束，和被射出方偏光元件94B空間調制 之藍色光束，於分色鏡94合成，並進入另一分色鏡96 » 同樣，由上述分色鏡92分離之綠色光束，通過入射方 偏光裝置90G，進而通過液晶面板93G之後，藉由射出方 偏光元件94G接受空間調制。被射出方偏光元件94G空間 調制之綠色光束，再利用鏡95，進入上述分色鏡96，以便 和上述被空間調制後之藍色光束以及紅色光束合成。被合 成後之光束，利用投影光學系統97，投影至屏幕98上》 [第6實施例] 第18圖顯示使用本發明之MOS型容量>元件10或者30 的半導體積體電路100之構成。 如第18圖所示，半導體積體電路100形成於p型Si基板 101上，該Si基板101上典型地形成有10至Ornn厚的熱氧化 膜102 *而且，在上述基板101上，位於形成MOS電晶體 等活性元件的領域100A與形成MOS型容量元件的領域 100B之間，形成有由場致（field)氡化膜102A所構成的元件 分離構造β而且，在上述Si基板101之表面，位於上述領 域100A形成有n+型擴散領域101A以及101B，且位於上述 領域100B形成有n+型擴散領域101C以及p+型擴散領域 本紙張尺度適用中國國家標準<CNS)A4規格（210 X 297公楚> ----------—--裝-----訂·!----線 (請先閲讀背面之注意事項再填寫本頁} A7 B7 424311 五、發明說明（35) 閱 讀 背 面 之 注 意 事 項 再 !Λ % 頁 101D。進而，在上述熱氧化膜102上，位於上述擴散領域 101A與101B之間，形成有由鋁，多結晶矽或者Wsi構成的 閘電極103八，位於上述擴散領域101(：與1010之間，形成 有由與上述閘電極103A相同材料構成的電容器電極103B 。進一步，在上述領域100B，上述擴散領域101(：以及1010 共通地相連接，結果，在上述領域100B上，形成有MOS 型容量元件，其具有第1實施例所述之相同的互補連接構成。 [第7實施例]. 第19圖顯示本發明第7實施例之傳輸閘電路110，其使 用了第18圖所示互補連接的MOS型容量元件100B。 Ο 如第19圖所示，進入輸入端111的信號，以電荷的形 式保存在對應於第18圖所示之互補連接的MOS型容量元 件100B的電容器C1内。被保存在該電容器C1内的電荷， 利用由供給至輸入端113的控制信號來控制的MOS電晶體 Tr，被移送到輸出端之相同構成的電容器02上》因此， 在速接於電容器C2的輸出端112上，出現輸出信號。 [第8實施例] 經濟部智慧財產局員工消費合作社印製 第20圖顯示，本發明第8實施例，第19圖所示傳輸閘 電路110之變形例，傳輸閘電路115之構成。第20圖中，對 已描述的部分賦予相同之符號，並省略其說明。 如第20圖所示，在本實施例中，將第19圖所示電晶體 Tr，與由p通道MOS電晶體ΤΓι*η通道MOS電晶體1^2並聯 連接之構成替換。此時，電晶體ΤΓι，利用供給至輸入端113 的第1控制信號控制其導通，電晶體Τϊ2，利用供給至輸出 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 38
經濟部智慧財產局貝工消费合作社印製 A7 '____B7__ 、五、發明說明（36) 8 端114的第2控制信號，控制其導通。 電路112之其他特徵與電路110相同，省略其說明。 [第9實施例] 第21圖顯示，使用第18圖所示互補連接的MOS型容 量元件100B的，本發明第9實施例的取樣電路120之例。 如第21圖所示，進入輸入端121的信號，經由利用供 給至控制信號端122的控制信號導通的MOS電晶體T1，被 Ο 送至對應於第18圖所示MOS型容量元件Ι00Β的互補型 MOS型容量元件C3内，並以電荷的形式保存。被保存在 該電容器C3内的電荷，使MOS電晶體T3導通，於此，利 用供給至電晶體T2的控制信號端123的取樣信號，使與上 述MOS電晶踫T3串聯的MOS電晶體T2導通，藉此，上述 容量_元件C3中的電荷-經由上述電晶體:^供給至輸出端 124。 [第10實施例] · 第22圖顯示使用第18圖所示互補連接的MOS型容量 元件100B的，本發明第10實施例的光電變換電路130之構 成。 如第22围所示，光電變換電路130包含，利用供給至 偏壓電源端131的偏壓電壓而被偏壓的光電二極體D1，該 光電二極體D1—旦由輸入光信號導通，則上述偏壓電源 端131的偏壓電壓，經由利用供給至控制信號端132的控制 信號導通的MOS電晶體T4，施加於電容器C4上，並對其 充電*上述電容器C4具有對應於第18囷所示互補連接的 本纸張尺度適用中國國家標準（CNS)Α4規格（210 X 297公釐> 39 --!!!裝 ----- -- 訂--------線 {請先閱讀背面之注意事項再填寫本頁) 424311 A7 B7 五、發明說明（37) MOS型容量元件100B之構成。 第22圖所示之電路130中，保存於電容器C4中的電荷 ，利用放大器133讀出，以便獲得對應於輸出端134的輸出 信號。而且，上述電路130中，設置有使上述電容器C4放 電的MOS電晶體T5，該電晶體T5依進入復置端（reset terminal) 135的復置信號而導通。 [第U實施例] 第23圊顯示使用第18圖所示互補連接MOS型容量元 件100B的，本發明第11實施例的光電變換電路140的構成 如第23圖所示，先電變換電路140，包含：由借助進 入復置端141的復置信號而導通的MOS電晶體T6充電之， 對應於第18圖所示互補連接MOS型容量元件100B的電容 器Ct，該電容器Ct與光電二極體D1並聯》 當有光信號進入該光電二極體D1時，述電容器Ct 放電，伴隨該放電，與上述電容器Ct協動，且使供給有電 源電壓的MOS電晶體T7開路。在上述電晶體T7與接地電 位之間，設置有與電晶體T7串聯插入，且利用偏壓電路142 保持於導通狀態的電晶體T8，T9，因此*當上述電晶體T7 開路時，連接於上述電晶體T7和T8之間的連接節點 (node)143的電位變低。因此，在該狀態下，當電晶體T10 由進入控制輸入端144的控制信號導通時，與該電晶體ΤΙ0 的輸出端連接，且對應於第18圏所示互補連接MOS型容 量元件的電容器C1，經由電晶體T10以及T8，T7放電，伴 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 閱' 讀 背 Φ _ - 注 意. 事 項 6裝 頁 訂 h 經濟部智慧財產局員工消費合作社印製 40 V A7 B7 0, ί 經濟部智慧財產局貝工消费合作社印製 五、發明說明（38 ) 隨該放電，電容器CL的電位變化，由放大器145檢出，並 作為低電平輸出信號供給至輸出端146。 另一方面，第23囷的電路140中，當沒有光信號進入 上述光電二極體D1的情況下，上述電容器Ct處於被充電 狀態，因此，電晶體T7導通，經由電晶體T10，電容器CL 被充電。在如此狀態下，高電平輸出信號，從上述輸出端 H6輸出。 [第12實施例] 第24(A)，24(B)圖為斷面圖及平面圖，穎示本發明第 12實施例的液晶單元的驅動電路150的構成。 如第24(A)，24(B)圖所示，本實施例將第14(A)囷所 示驅動電路50中的p+型擴散領域l〇i延伸至上述電容器llc 的下方，並形成與n+型擴散領域10c連接之p+型擴散領域 10j。， 在第24(A)，24(B)圈的構成中，上述容-量線17被保持 於接地電平，而且，供給至控制線13的選擇信號，如第24(B) 囷所示，因為在接地電平和電源電壓VDD電平之間變動， 所以施加於上述控制線（掃描電極）13和容量線17之間的電 壓最大可為VDD電平，可以減少施加於液晶顯示裝置中的 絕緣膜或者層間絕緣膜的應力。 以上’對本發明之較佳實施例進行了說明，然而本發 明並不限於該等特定的實施例，不超過專利申請範圍的任 何變化和修改都屬於本發明。 根據上述本發明，能獲得如下效果》 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） !!!裝 i ! ! 訂·！ (請先閱讀背面之注意事項再填窝本頁) 41 A7 B7 五、發明說明（39) 請 先 閱' 讀 背 面* 注 意 事 項 再 % 頁 h 根據申請專利範圍第丨至9項所述本發明之特徵，本發 明的MOS型容量元件，利用互補連接，無論是對正電壓 還是對負電壓’無論是對低頻信號還是對高頻信號，都實 質上表示同一容量，發揮—有效的電容器的作用。而且， 本發明的MOS型容量元件，可與其他m〇S電晶體的製程 同時形成’不需要追加製程^在本實施例的MOS型容量 元件中’n+型擴散領域以及p+型擴散領域是在用絕緣膜覆 蓋上述半導艘層之後’由離子注入而形成，因此，不會發 生如習知技術中因半導體層雜質元素導致的污染問題β另 外，還能解決在上述半導體層上與上述MOS型容量元件 同時形成的電晶體的閾值電壓或者其他操作性能因雜質元 素的污染而導致的變動問題。進而，將本發明的MOS型 容量元件用於液晶顯示裝置的驅動的情況下，因為可以將 上述電容器電極保持於共用電位，故可減輕施加於上述電 容器絕緣膜或者其他的層間絕緣膜的應力，-且可迴避因該 應力所引起的顯示特性的惡化。 經濟部智慧財產局貝工消f合作社印製 根據申請專利範圍第10至15項所述本發明之特徵，將 本發明的MOS型容量元件用於液晶顯示裝置，藉此，可 以減少液晶顯示裝置的製造費用。而且，上述液晶顯示裝 置’因為施加於電容器絕緣膜或者其他層間絕緣膜的應力 可得到減輕，故可提高其信賴度，及良率》 根據申請專利範圍第16至21項所述本發明之特徵，可 以不增加製程數並且低成本地製造使用本發明的MOS型 容量元件的投影型液晶顯示裝置《上述液晶顯示裝置》因 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 42 A7 B7 ，.五、發明說明（4〇) ， 為可減輕施加於電容器絕緣膜或者其他層間絕緣膜的應力 ，故可提高其信賴度，及良率。 根據申請專利範圍第22至27項所述本發明之特徵，可 以使用本發明的MOS型容量元件，製造各色各樣的半導 體積體電路裝置。 根據申請專利範圍第28至31項所述本發明之特徵，可 以製造本發明的MOS型容量元件，或者使用本發明的m〇S 0 型容量元件的液晶顯示裝置’或者本發明的MOS型容量 元件的半導體積饉電路裝置。 -------------裝--- (請先閲讀背面之注意事項再填寫本頁) -線·
-ιίιιι 二 _=「- l_n. -S-- I I I 二—triTTITrntvlrtl-IITrvrr-Y k濟部智慧財產局貝工消费合作社印製 本紙張尺度適用巾國國家標準（CNS)A4規格（210 * 297公茇） 43 4 243319 A7 B7 五、發明說明（41) 元件標號對照 *- (請先閲讀背面之注意事項再本頁) 〇 經濟部智慧財產局員工消费合作社印製
V 1…液晶層 ΙΑ，10A…TFT基板 1B…對向基板 lBc_"對向電極接觸 1C…密封部件 1G…閘周邊電路 IV…信號周邊電路 10…MOS型容量元件 10B"·半導艘模式 10C…絕緣膜 10a ， 10b ， 10c ， 10d ， l〇e ， 101ι···η+型擴散領域 l〇f…低濃度參雜領域 10ί···ρ+型擴散領域 1卜 11Α，11Β …TFT 11a，lib···閘電極 lie···電容器電極 11…信號電極(信號線） 12A，13A…電極墊 13…掃描電極(控制線） 14…像素電極 15…液晶單元 16…累積容量 17…容量線 21…交流電源 22…直流偏壓電源 30 ， 30A ， 30B ， 30C ， 30D ，30E—MOS型容量元件 31，41…基板 32，44…半導體模式 32A，44Α···η+型擴散領域 32Α’ ’ 32Β’·..歐姆性接觸 32a_”n_ 型 LDD 領域 32B，44B".p+型擴散領域 32b ···!)'型擴散領域 32c，32d·.·偏移(offset)領域 33，43…絕緣膜 34，42…電容器電極 50 ’ 150…液晶單元驅動電路 60…直視型液晶顯示面板 70…投影型液晶顯示面板 80…投影型液晶顯示裝置 81…光源 81A…紫外線截止濾光器 本紙張尺度適用中國國家標準（CNSHA4规格（210 X 297公釐） 44 A7 -___B7 ，五、發明說明（42 ) 82…光束 103A…閘電極 90R，90G , 90Β···Μί側偏絲件 103B…電容器電極 91，92，94，96…分色鏡 110，115…傳輸閘電路 93，95…鏡 111，121…輸入端 93R，93G，93Β…液晶面板 U2，124，134，146…輸出端 94R，94G，94Β…射出侧偏光元件 113，114，122，123，132， 97··*投影光學系統 144…控制輸入端 98…屏幕 120…取樣電路 100…半導體積體電路裝置 130，140...光電變換電路 1(Π…半導體基板 131…偏壓輪入端 101Α，101Β，10K>.n+型擴散領戍 133 ’ 145.··放大器 101D…ρ+型擴散領域 135 ’ 14l···復置輸入蠕 102…熱氧化膜 ,142…傅麼電路 102A，…場致(field)氧化膜
hJ ,經濟部智慧財產局貝工消费合作社印製 適度尺<張紙本 21( /|\格規 4 A Ns) {c準標家 釐公 97 45

Claims (1)

  1. 42433 £> 六、申請專利範圍 0^8 δϋ ^BCD 1. 一種MOS型容量元件，其包含有： 基板； 形成於該基板上的半導體層； 形成於該半導體層上的絕緣膜； 形成於該絕緣膜上的電極； 於上述半導體層中，與上述電極鄰接而形成的第1 擴散領域；以及 於上述半導體層中，與上述電極鄰接而形成的第2 擴散領域， 上述第1擴散領域摻雜成第1之導電型，上述第2擴 散領域摻雜成第2之逆導電型。「 2. 如申請專利範圍第1項所述之MOS型容量元件，其中 請 先 閲严 讀 背 注 I 裝 頁 訂 上述電極連接於第1輸入端，上述第1擴散領域以 及上述第2擴散領域，共通地連接於第2輸入端。 3.如申請專利範圍第1項所述之MOS型容量元件，其中 .上述第1擴散領域，於上述半導體層中，與形成於 上述電極的一側的第1邊緣部*實質上一致被形成； 上述第2擴散領域，於上述半導體層中，與形成於 上述電極的另一側的第2邊緣部，實質上一致被形成。 4.如申請專利範圍第1項所述之MOS型容量元件，其中 上述第1擴散領域，於上述半導體層中，於形成於 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 0 經濟部智慧財產局貝工消费合作社印製 46 ^Bcs a Λ 經 濟 部 智 慧 财 產 局 貝 工 消 費 合 .作 杜 ，印 製 六、申請專利範圍 上述電極的一側的第1邊緣部的外側，且與上述電極正 下方的領域之間’經由上述第1導電型的第1LDD領域 而形成； 上述第2擴散領域，於上述半導體層中，於形成於 上述電極的另一側的第2邊緣部的外側，且與上述電極 正下方的領域之間’經由上述第2導電型的第2LDD領 域而形成。 5.如申請專利範圍第1項所述之m〇s型容量元件，其中 上述第1擴散領域，於上述半導饉層中，於形成於 上述電極的一側的第1邊緣部的外側，且與上述電極正 下方的領域之間，經由第1偏移領域而形成； 上述第2擴散領域，於上述半導體層十，於形成於 上述電極的另一側的第2邊緣部的外側，且與上述電極 正下方的領域之間，經由第2偏移領域而形成。 6. 如申請專利範圍第1項所述之MOS型容量元件，其中 .上述第1擴散領域和上述第2擴散領域，與上述電 極的邊緣部鄰接，並且相互鄰接而形成6 7. —種MOS型容量元件，其包含有： 基板； 形成於該基板上的電極； 於上述基板上，用以覆蓋該電極而形成的絕緣膜 本紙張尺度適用中0國家標準（CNS>A4規格（210 * 297公* > -----I---1----裝---— 丨— II 訂---1 — ！-線 (靖先閱讀背面之注意事項再填寫本頁) 47 42433S 靈S 六、申請專利範圍 形成於該絕緣膜上的半導體層； 於上述半導體層中，與上述電極的一邊緣部鄰接 而形成的第1擴散領域；以及， 於上述半導體層中，與上述電極的另一邊緣部鄰 接而形成的第2擴散領域， 上述第1擴散領域摻雜成第1之導電型，上述第2擴 散領域摻雜成第2之逆導電型。 8. 如申請專利範圍第7項所述之MOS型容量元件，其中 ί 上述電極連接於第1輸入端，上述第1擴散領域以 及上述第2擴散領域，共通地連接於第2輸入端。 9. 如申請專利範圍第7項所述之MOS型容量元件，其中 請 先 閲· 讀 背 面· 注 項 再hi% r 頁 訂 經濟部智慧財產局員工消费合作社印製 上述第1擴散領域，於上述半導體層中，與形成於 上述電極的一侧的第1邊緣部，實質上二致被形成； 上述第2擴散領域，於上述半導體層中，與形成於 上述電極的另一惻的第2邊緣部，實質上一致被形成。 10.—種液晶顯示裝置，其包含有： 第1玻璃基板； 與該第I玻璃基板對向的第2玻璃基板； 被密封於上述第1玻璃基板和上述第2玻璃基板之 間的液晶層； 於上述第1玻璃基板上延伸的信號電極； 於上述第1玻璃基板上延伸的掃描電極； 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 48
    二/、、申請卑利範圍 於上述第1玻璃基板上延伸的共通電位線； 形成於上述信號電極和上述掃描電極的交點上的 薄膜電晶體： 由該薄膜電晶體電性連接的像素電極；以及， 與該像素電極並聯連接的累積容量， 0. 經濟部智慧財產局Μ工消费合作社印製 (請先閱讀背面之注意事項再填寫本頁> 其中’上述薄膜電晶體形’在形成於上述第1玻璃 基板上的半導體層中形成， 上述累積容董，其包含有： 形成於上述半導體層上的絕緣膜； ，形成於該絕緣膜上的電容器電極； 於上述半導體層中，與上述電容器電極鄰接而形 成的第1擴散領域；以及， 於上述半導體層中，與上述電容器電極鄰接而形 成的第2擴散領域，‘ 上述第1擴散領域摻雜成第1之導電型，上述第2擴 散領域摻雜成第2之逆導電型。 11.如申請專利範圍第1〇項所述之液晶顯示裝置，其中， 上埠薄膜電晶體，包含有： 於上述半導體層中，從上述第1擴散領域利用通道 領域被隔開形成的，具有上述第1導電型的第3擴散領 域；以及， 於上述絕緣膜上’為覆蓋上述半導體層中的上述 通道領域而形成的閘電極； 上述第1以及第2擴散領域共通地連接於上述像素 本紙張尺度適用中a國家標準（CNS>A4規格（210 X 297公藿> 49 A8 B8 C8 D8 經濟部智慧財產局貝工消t合作社印製 六、申請專利範圍 電極，上述電容器電極連接於上述共通電位線，上述 第3擴散領域連接於上述信號線，上述閘電極連接於上 述掃描線。 12. 如申請專利範圍第1〇項所述之液晶顯示裝置，其中， 上述第1擴散領域，於上述半導體層中，與形成於 上述電容器電極的一側的第1邊緣部，實質上一致被形 成； 上述第2擴散領域，於上述半導體層中，與形成於 上述電容器電極的另一側的第2邊緣部，實質上一致被 形成^ 13. 如申請專利範圍第10項所述之液晶顯示裝置，其中， 上述第1擴散領域，於上述半導體層中，於形成於 上述電容器電極的一側的第1邊緣部的外侧，且與上述 電容器電極正下方的領域之間，經由上述第1導電型的 第1LDD領域而形成； · 上述第2擴散領域，於上述半導體層中，於形成於 上述電容器電極的另一側的第2邊緣部的外側，且與上 述雩容器電極正下方的領域之間，經由上述第2導電型 的第2LDD領域而形成。 14. 申請專利範圍第10項所述之液晶顯示裝置，其中， 上述第1擴散領域，於上述半導體層中，於形成於 上述電容器電極的一側的第1邊緣部的外侧，且與上述 電容器電極正下方的領域之間，經由第1偏移領域而形 成； 請 先 閲、 讀 背 面- 注 項 再 頁 裝 訂 各紙張尺度適用_國國家標準（CNS>A4規格（210 * 297公« ) 50 - A8B8C8D8 經濟部智慧財產局貝工消费合作杜印製 :六、申請事利範圍 • 上述第’2擴散領域，於上述半導體層中，於形成於 上述電容器電極的另一側的第2邊緣部的外側，且與上 述電容器電極正下方的領域之間，經由第2偏移領域而 形成。 15.如申請專利範圍第1〇項所述之液晶顯示裝置，其中， 上述第1擴散領域和上述第2擴散領域，與上述電 容器電極的邊緣部鄰接，並且相互鄰接而形成。 © 16.—種投影型液晶顯示裝置，其包含有： 光源； -配置於由該光源所形成的光束的光路中，對該光 束執行空間調變的液晶面板；以及， 將由該液晶面板執行空間調變後的光束，進行投 影的投影光學系統， 上述液晶面板，包含有： 第1玻璃基板； - 與該第1玻璃基板對向的第2玻璃基板； 被密封於上述第1玻璃基板和上述第2玻璃基板之 間的液晶層； 於上述第1玻璃基板上延伸的信號電極； 於上述第1玻瑀基板上延伸的掃描電極； 於上述第1玻璃基板上延神的共通電位線； 形成於上述信號電極和上述掃描電極的交點上的 薄膜電晶體； 與該薄膜電晶體電性連接的像素電極；以及， 本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公* ) ----------裝I丨丨訂---------線 <請先«讀背面之注意事項再填S本頁) 51 δοο 38 AS2CD 六、申請年利範圍 與該像素電極並聯連接的累積容量， 上述薄膜電晶體，在形成於上述第1玻璃基板上的 半導想層中被形成， 上述累積容量，其包含有： 形成於上述半導體層上的絕緣膜； 形成於該絕緣膜上的電容器電極； 於上述半導體層中’與上述電容器電極鄰接而形 成的第1擴散領域；以及 於上述半導體層中，與上述電容器電極鄰接而形 成的第2擴散領域， 上述第1擴散領域摻雜成第1之導電型，上述第2擴 散領域摻雜成第2之逆導電型。 17. 如申請專利範圍第16項所述之投影型液晶顯示裝置， 其中， 上述薄膜電晶饉，包含有··於上述半導體層中， 從上述第1擴散領域利用通道領域隔開而形成的，具有 上述第1導電型的第3擴散領域；及， .於上述絕緣膜上，為覆蓋上述半導體層中的上述 通道領域而形成的閘電極； 上述第1以及第2擴散領域共通地連接於上述像素 電極’上述電容器電極連接於上述共通電位線，上述 第3擴散領域連接於上述信號線，上述閉電極連接於上 述掃描線。 18. 如申請專利範圍第16項所述之投影型液晶顯示裝置， 本紙張尺度適用中Β國家標準（CNS>A4規格（210 * 297公簸〉 請 先 閲 讀 背 之 注 項 頁 經濟部智慧財產居貝工消费合作社印製 52 A8B8C8D8 w) 六、申請寻利範圍 其中， 上述第1擴散領域，於上述半導體廣中’與形成於 上述電容器電極的一側的第1邊緣部，實質上-致被形 成； 上述第2擴散領域，於上述半導想唐中，與形成於 上述電容器電極的另一側的第2邊緣部，實質上一致被 形成。 19. 如申清專利範圍第16項所述之投影型液晶顯示裝置， 其中， 上述第1擴散領域，於上述半導體層中，於形成於 上述電容器電極的一側的第1邊緣部的外側，且與上述 電容器電極正下方的領域之間，經由上述第1導電型的 第1LDD領域而形成； 上述第2擴散領域，於上述半導體層中，於形成於 上述1容器電極的另一側的第2邊緣部冯外側，且與上 述電容器電極正下方的領域之間，經由上述第2導電型 的第2LDD領域而形成。 20. 如申請專利範圍第16項所述之投影型液晶顯示裝置， 其中1 上述第1擴散領域’於上述半導體層中’於形成於 上述電容器電極的一側的第1邊緣部的外側，且與上述 電容器電極正下方的領域之間，經由第1偏移領域而形 成； 上述第2擴散領域，於上述半導體層中，於形成於 53 - 一！— ! ---II---— —------ (請先閲it背面之注意事項再填寫本頁》 經 濟 部 智 慧 財， 產 局 負， X 消 费 合 作 社 印 製 Ϊ紙張尺度適用中國a家標準（cns)A4規格（210 297公aT 霉2：各3^5 Is 經濟部智慧財產局員工消费合作杜印製 六、申請專利範圍 上述電容器電極的另_侧的第2邊緣部的外侧，且與上 述電容器電極正下方的領域之間，經由第2偏移領域而 形成。 21. 如申請專利範圍第16項所述之投影型液晶顯示裝置， 其中， 上述第1擴散領域和上述第2擴散領域，與上述電 容器電極的邊緣部鄰接，並且相互鄰接而形成》 22. —種半導體積體電路裝置，其包含有電容器， 該電容器，包括：基板； 形成於該基板上的絕緣膜； 形成於該絕緣膜上的電極； 上述基板中，與上述電極鄰接而形成的第1擴散領 域；以及， 上述基板中，與上述電極鄰接而形成的第2擴散領 域， * 上述第1擴散領域摻雜成第1之導電型，上述第2擴 散領域掺雜成第2之逆導電型。 23. 如申請專利範圍第22項所述之丰導體積體電路裝置， 其中， 上述電極連接於第I輸入端，上述第1擴散領域以 及上述第2擴散領域共通地連接於第2輸入端。 24. 如申請專利範圍第22項所述之半導體積體電路裝置， 其中， 上述第1擴散領域，於上述半導體層中，與形成於 閱 讀 背 面- 之 注 項 I裝 訂 本紙張尺度適用争國國家標準（CNS)A4規格<210 X 297公釐） 54 hr ，經濟部智慧財產局負工消费合作社印IL A8 B8 C8 D8 -六、申請旱利範圍 ’ ±述電極的一側的第i邊緣部，實質上一致被形成； ,上述第2擴散領域，於上述半導體層中，與形成於 上述電極的另_侧的第2邊緣部，實質上一致被形成。 25·如申請專利範圍第22項所述之半導體積體電路裝置， 其中， 上述第1擴散領域，於上述半導體層中，與形成於 上述電極的一側的第丨邊緣部的外侧，且與上述電極正 ^ 下的領域之間，經由上述第1導電型的第ILDD領域而 形成； 上述第2擴散領域，於上述半導體層中，於形成於 上述電極的另一側的第2邊緣部的外側，且與上述電極 正下方的領域之間，經由上述第2導電型的第2LDD領 域而形成。 26.如申請專利範圍第22項所述之半導體積體電路裝置， 其中， · 上述第1擴散領域，於上述半導體層中，於形成於 上述電極的一側的第1邊緣部的外侧，且與上述電極正 下方的領域之間，經由第1偏移領域而形成； 上述第2擴散領域，於上述半導體層中，於形成於 上述電極的另一側的第2邊緣部的外側，且與上述電極 正下方的領域之間，經由第2偏移領域而形成。 27.如申請專利範圍第22項所述之半導體積體電路裝置， 其中， 上述第1擴散領域和上述第2擴散領域’與上述電 本紙張尺度適用中囡國家標準（CNS>A4規格（210 X 297公釐） 55 — 111 — 1I — III1· — — —— — — I— « — — — — — — I— {請先W讀背面之注意事項再填寫本頁) 申請專利範圍 A8B8C8D8 極的邊緣部鄰接，並且相互鄰接而形成 絰濟部智慧財產局員工消费合作社印製 28. —種MOS型容量元件的製造方法，其包括以下步鄉. 在基板上形成半導艘膜； 在該半導體膜上形成絕緣膜； 在該絕緣膜上形成閘電極； 以該閘電極作為屏蔽（mask)，於該閘電極的—匈 ，將第1之導電型雜質元素，導入上述半導體膜中；以 及 以該閘電極作為屏蔽，於該閘電極的另一側，$ 第2逆導電型雜質元素，導入上述半導趙膜争。 29. —種具有MOS型容量元件的液晶顯示裝置的製造方法 *其中，MOS型容量元件，由以下步驟形成： 在玻璃基板上形成半導體膜； 在該半導體膜上形成絕緣膜； 在該絕緣膜上形成閘電極； ^ 以該閘電極作為屏蔽，於該閘電極的一侧，將第i 之導電型雜質元素，導入上述半導體膜中；以及 •以該閘電極作為屏蔽，於該閘電極的另一侧，將 第2之逆導電型雜質元素，導入上述半導體膜中。 30. —種具有MOS型容量元件的液晶顯示裝置的製造方法 ’其中，MOS型容量元件，由以下步驟形成： 在玻璃基板上形成電容器電極； 在該玻璃基板上，形成復蓋上述電容器電極的絕 緣膜； ·!!--裝 i — « * {請4?閱讀t面之注意事項本頁> h .ir 訂- -線· 本紙張尺度適用尹國國家標準（CNS)A4规格（210 X 297公« ) 56
    :六、申請导利範圍 ’ 在該絕緣膜上形成半導體膜； 於該閘電極的_侧，將第1導電型雜質元素，導入 上述半導體膜中；以及， 於該閘電極的另一側.，將第2逆導電型雜質元素， 導入上述半導體膜中。- 31. —種具有MOS型容量元件的半導體積體電路裝置的製 造方法’其中’ MOS型容量元件，由以下步驟形成： € 在半導體基板上形成絕緣膜； 在該絕緣膜上形成閑電極； .以該閘電極作為屏蔽，於該閘電極的一側，將第j 導電型雜質元素，導入上述半導體膜中；以及 以該閘電極作為屏蔽，於該閘電極的另一側，將 第2逆導電型雜質元素*導入上述半導體膜中。 裝--------訂---------線 t諳先間讀背面之注意事項再填寫本頁) 0 經濟部智慧·財產局貝X消t合作社印製 57 本紙張尺度適用中囷國家標準<CNS)A4規格（210x297公度）
TW088118615A 1998-10-30 1999-10-27 MOS-type capacitor, liquid crystal device, semiconductor integrated circuit device and the manufacturing method thereof TW424335B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31124998A JP4332244B2 (ja) 1998-10-30 1998-10-30 Ｍｏｓ型容量素子

Publications (1)

Publication Number Publication Date
TW424335B true TW424335B (en) 2001-03-01

Family

ID=18014892

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088118615A TW424335B (en) 1998-10-30 1999-10-27 MOS-type capacitor, liquid crystal device, semiconductor integrated circuit device and the manufacturing method thereof

Country Status (5)

Country Link
US (1) US6603160B1 (zh)
JP (1) JP4332244B2 (zh)
KR (1) KR100645480B1 (zh)
TW (1) TW424335B (zh)
WO (1) WO2000026970A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998656B2 (en) * 2003-02-07 2006-02-14 Hewlett-Packard Development Company, L.P. Transparent double-injection field-effect transistor
JP3589997B2 (ja) * 2001-03-30 2004-11-17 株式会社東芝 赤外線センサおよびその製造方法
US7825447B2 (en) * 2004-04-28 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. MOS capacitor and semiconductor device
JP2006066897A (ja) * 2004-07-30 2006-03-09 Semiconductor Energy Lab Co Ltd 容量素子及び半導体装置
KR20060111265A (ko) * 2005-04-22 2006-10-26 삼성전자주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 갖는 표시장치
EP1863090A1 (en) 2006-06-01 2007-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2008010849A (ja) * 2006-06-01 2008-01-17 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2007333808A (ja) * 2006-06-12 2007-12-27 Mitsubishi Electric Corp アクティブマトリクス表示装置
JP2008122504A (ja) * 2006-11-09 2008-05-29 Mitsubishi Electric Corp 表示装置とその製造方法
US9111775B2 (en) * 2011-01-28 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Silicon structure and manufacturing methods thereof and of capacitor including silicon structure
JP2013089869A (ja) 2011-10-20 2013-05-13 Canon Inc 検出装置及び検出システム
JP6282363B2 (ja) * 2017-02-09 2018-02-21 キヤノン株式会社 検出装置及び検出システム
JP6682587B2 (ja) * 2018-09-18 2020-04-15 キヤノン株式会社 撮像装置並びにその駆動方法
US11055593B1 (en) * 2020-01-07 2021-07-06 Capital One Services, Llc Providing alerts via a color changing transaction card

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4305083A (en) * 1978-09-19 1981-12-08 Texas Instruments Incorporated Single junction charge injector floating gate memory cell
JPS575372A (en) * 1980-06-11 1982-01-12 Ricoh Co Ltd Thin film diode and manufacture thereof
JPS58197775A (ja) * 1982-05-13 1983-11-17 Canon Inc 薄膜トランジスタ
JP2743376B2 (ja) * 1988-04-28 1998-04-22 セイコーエプソン株式会社 薄膜集積回路の製造方法
JPH02246160A (ja) * 1989-03-17 1990-10-01 Matsushita Electron Corp 半導体装置
JP3526058B2 (ja) * 1992-08-19 2004-05-10 セイコーインスツルメンツ株式会社 光弁用半導体装置
US5341009A (en) * 1993-07-09 1994-08-23 Harris Corporation Fast charging MOS capacitor structure for high magnitude voltage of either positive or negative polarity
JP3176021B2 (ja) 1995-05-30 2001-06-11 株式会社日立製作所 液晶ライトバルブ及びそれを用いた投射型液晶ディスプレイ
JP2795259B2 (ja) * 1996-04-17 1998-09-10 日本電気株式会社 半導体装置およびその製造方法
JPH1054999A (ja) * 1996-06-04 1998-02-24 Canon Inc 表示装置とその製造法
JP3145650B2 (ja) * 1997-03-26 2001-03-12 セイコーインスツルメンツ株式会社 オペアンプ位相補償回路およびそれを用いたオペアンプ

Also Published As

Publication number Publication date
US6603160B1 (en) 2003-08-05
JP4332244B2 (ja) 2009-09-16
WO2000026970A1 (en) 2000-05-11
KR100645480B1 (ko) 2006-11-13
JP2000138346A (ja) 2000-05-16
KR20010033722A (ko) 2001-04-25

Similar Documents

Publication Publication Date Title
TW424335B (en) MOS-type capacitor, liquid crystal device, semiconductor integrated circuit device and the manufacturing method thereof
US7233155B2 (en) Electrooptic device, electronic apparatus, and method for making the electrooptic device
US6466281B1 (en) Integrated black matrix/color filter structure for TFT-LCD
TWI245950B (en) Liquid crystal display apparatus
US6633359B1 (en) Liquid crystal display having signal lines on substrate intermittently extending and its manufacture
TW589743B (en) Semiconductor device, electro-optical device and electronic machine
TW503337B (en) Electrooptic device, method of manufacture thereof, and electronic device
CN100547472C (zh) 电光装置及其制造方法以及电子设备
CN105705985B (zh) 电光装置的驱动方法、电光装置及电子设备
TW200304009A (en) Liquid crystal display device and image display device
TW200405949A (en) Liquid crystal display device
TW408244B (en) Liquid crystal displaying apparatus and manufacturing method therefor
TW388800B (en) Semiconductor device and liquid crystal display apparatus using the same
US20050140903A1 (en) Substrate for a liquid crystal display
US6819385B2 (en) Transflective pixel structure
CN101131519A (zh) 电光装置用基板、电光装置以及电子设备
TWI297087B (zh)
TW200304563A (en) Electrooptic device and electronic device
TWI276216B (en) Capacitor, semiconductor device, electrooptical device, electronic apparatus, method of manufacturing capacitor, and method of manufacturing semiconductor device
TW594157B (en) Display device
TWI245957B (en) Active matrix display device
US7388624B2 (en) Reflective type liquid crystal panel and pixel structure thereof
JP2003255853A (ja) 電気光学装置、および電子機器
TW457388B (en) Liquid crystal display device
TW594329B (en) Active matrix type display device

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees