KR20010030284A - 반도체장치의 제조방법, 연마장치 및 연마방법 - Google Patents

반도체장치의 제조방법, 연마장치 및 연마방법 Download PDF

Info

Publication number
KR20010030284A
KR20010030284A KR1020000052728A KR20000052728A KR20010030284A KR 20010030284 A KR20010030284 A KR 20010030284A KR 1020000052728 A KR1020000052728 A KR 1020000052728A KR 20000052728 A KR20000052728 A KR 20000052728A KR 20010030284 A KR20010030284 A KR 20010030284A
Authority
KR
South Korea
Prior art keywords
polishing
film
metal film
polished
electrolytic
Prior art date
Application number
KR1020000052728A
Other languages
English (en)
Other versions
KR100745102B1 (ko
Inventor
노가미다케시
요시오아키라
사토슈조
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR20010030284A publication Critical patent/KR20010030284A/ko
Application granted granted Critical
Publication of KR100745102B1 publication Critical patent/KR100745102B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/046—Lapping machines or devices; Accessories designed for working plane surfaces using electric current
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H01L21/32125—Planarisation by chemical mechanical polishing [CMP] by simultaneously passing an electrical current, i.e. electrochemical mechanical polishing, e.g. ECMP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

다층 배선구조를 가지는 반도체장치의 배선을 구성하기 위한 금속막의 연마에 의한 평탄화 공정에 있어서, 디싱(dishing), 이로전(erosion)의 발생을 억제 가능한 연마방법, 연마장치 및 반도체장치의 제조방법이다. 상기 제조방법은 금속막의 표면에 당해 금속의 전해반응을 방해하는 작용을 발휘하는 부동태막(不動態膜)을 형성하는 공정; 볼록부 상의 부동태막을 선택적으로 제거하여, 금속막의 볼록부를 표면에 노출시키는 공정; 노출된 금속막의 볼록부를 전해(電解)연마에 의해 제거하여, 금속막 표면의 요철(凹凸)을 평탄화하는 공정; 표면이 평탄화된 금속막의 절연막 상에 존재하는 금속막을 전해연마와 기계연마를 복합시킨 전해복합연마에 의해 제거하여, 상기 배선을 형성하는 공정을 포함한다.

Description

반도체장치의 제조방법, 연마장치 및 연마방법 {METHOD FOR PRODUCING SEMICONDUCTOR DEVICE, POLISHING APPARATUS, AND POLISHING METHOD}
본 발명은, 예를 들면, 반도체장치의 다층배선구조에 따른 요철(凹凸)면을 평탄화하는 연마장치 및 연마방법과 다층배선구조를 가지는 반도체장치의 제조방법에 관한 것이다.
반도체장치의 고집적화, 소형화에 따라, 배선의 미세화, 배선피치의 축소화, 배선의 다층화가 진행되고 있으며, 반도체장치의 제조 프로세스에서의 다층배선기술의 중요성이 증대되고 있다.
한편, 종래, 다층배선구조의 반도체장치의 배선재료로서 알루미늄(Al)이 많이 사용되어 왔지만, 최근 0.25㎛ 룰(rule) 이하의 디자인 룰에 있어서, 신호의 전파 지연을 억제하기 위해, 배선재료를 알루미늄(Al)에서 동(Cu)으로 대신한 배선 프로세스의 개발이 한창 행해지고 있다. Cu를 배선에 사용하면, 저저항과 고일렉트로마이그레이션 내성을 양립할 수 있다고 하는 메리트가 있다.
이 Cu를 배선에 사용한 프로세스에서는, 예를 들면, 미리 층간 절연막에 형성한 홈형의 배선 패턴에 금속을 매입(埋入)하고, CMP(Chemical Mechanical Polishing: 화학기계연마)법에 의해 여분의 금속막을 제거하여 배선을 형성하는, 대머신(damascene)법이라고 불려지는 배선 프로세스가 유력해지고 있다. 이 대머신법은 배선의 에칭이 불필요하게 되고, 또한 위의 층간 절연막도 스스로 평탄한 것으로 되므로, 공정을 간략화할 수 있다고 하는 특징을 가진다.
또한, 층간 절연막에 배선뿐만 아니라, 콘택트 홀도 홈으로서 형성하고, 배선과 콘택트 홀을 동시에 금속으로 매입하는 듀얼 대머신(dual damascene)법에서는, 더욱 대폭의 배선공정 삭감이 가능하게 된다.
여기에서, 상기 듀얼 대머신법에 의한 배선형성 프로세스의 일예에 대하여 도 32~도 37을 참조하여 설명한다. 그리고, 배선재료로서 Cu를 사용한 경우에 대하여 설명한다.
먼저, 도 32에 나타낸 바와 같이, 예를 들면, 도시하지 않은 불순물 확산영역이 적당히 형성되어 있는 실리콘 등의 반도체로 이루어지는 기판(301) 상에, 예를 들면, 실리콘 산화막으로 이루어지는 층간 절연막(302)을, 예를 들면, 감압CVD(Chemical Vapor Deposition)법에 의해 형성한다.
이어서, 도 33에 나타낸 바와 같이, 기판(301)의 불순물 확산영역으로 통하는 콘택트 홀(303) 및 기판(301)의 불순물 확산영역과 전기적으로 접속되는 소정 패턴의 배선이 형성되는 홈(304)을 공지의 포토리소그래피기술 및 에칭기술을 사용하여 형성한다.
이어서, 도 34에 나타낸 바와 같이, 배리어막(305)을 층간 절연막(302)의 표면 및 콘택트 홀(303), 홈(304) 내에 형성한다. 이 배리어막(305)은, 예를 들면, Ta, Ti, TaN, TiN 등의 재료를 공지의 스퍼터법에 의해 형성한다. 배리어막(305)은 배선을 형성하는 재료가 층간 절연막(302) 중에 확산되는 것을 방지하기 위해 형성된다. 특히, 배선재료가 Cu이고 층간 절연막(302)이 실리콘 산화막과 같은 경우에는, Cu는 실리콘 산화막에의 확산계수가 커, 산화되기 쉽기 때문에, 이를 방지한다.
이어서, 도 35에 나타낸 바와 같이, 배리어막(305) 상에 시드(seed) Cu막(306)을 공지의 스퍼터법에 의해 소정의 막두께로 형성하고, 이어서, 도 36에 나타낸 바와 같이, 콘택트 홀(303) 및 홈(304)을 Cu로 매입하도록, Cu막(307)을 형성한다. Cu막(307)은, 예를 들면, 도금법, CVD법, 스퍼터법 등에 의해 형성한다.
이어서, 도 37에 나타낸 바와 같이, 층간 절연막(302) 상의 여분의 Cu막(307) 및 배리어막(305)을 CMP법에 의해 제거하여 평탄화한다.
이에 따라, 배선(308) 및 콘택트 홀(309)이 형성된다.
상기한 프로세스를 배선(308) 상에서 반복 행함으로써, 다층배선을 형성할 수 있다.
그런데, 상기한 듀얼 대머신법을 사용한 다층배선형성 프로세스에서는, 여분의 Cu막(307) 및 배리어막(305)을 CMP법에 의해 제거하는 공정에 있어서, 층간 절연막(302)과 CU막(307) 및 배리어막(305)과의 제거 성능이 상이하기 때문에, 배선(308)에 디싱(dishing), 이로전(erosion)(씨닝(thinning)), 리세스(recesses) 등이 발생하기 쉽다고 하는 불이익이 존재했다.
디싱은 도 38에 나타낸 바와 같이, 예를 들면, 0.18㎛ 룰의 디자인 룰에서, 예를 들면, 100㎛ 정도의 폭이 넓은 배선(308)이 존재한 경우, 당해 배선의 중앙부가 과잉으로 제거되어 오목하게 들어가 버리는 현상이며, 이 디싱이 발생하면 배선(308)의 단면적이 부족하기 때문에, 배선저항값 불량 등의 원인이 된다. 이 디싱은 배선재료에 비교적 연질의 동이나 알루미늄을 사용한 경우에 발생하기 쉽다.
이로전은 도 39에 나타낸 바와 같이, 예를 들면, 3000㎛의 범위에 1.0㎛ 폭의 배선이 50%의 밀도로 형성되어 있는 패턴 밀도가 높은 부분이 과잉으로 제거되어 버리는 현상이며, 이로전이 발생하면 배선의 단면적이 부족하기 때문에, 배선저항값 불량 등의 원인이 된다.
리세스는 도 40에 나타낸 바와 같이, 층간 절연막(302)과 배선(308)과의 경계에서 배선(308)이 낮아져 단차가 생겨 버리는 현상이며, 이 경우에도 배선의 단면적이 부족하기 때문에, 배선저항값 불량 등의 원인이 된다.
또한, 여분의 Cu막(307) 및 배리어막(305)을 CMP법에 의해 제거하는 공정에서는, Cu막(307) 및 배리어막(305)을 효율적으로 제거할 필요가 있고, 단위시간당 제거량인 연마레이트는, 예를 들면, 500nm/min 이상이 되도록 요구되고 있다. 이 연마레이트를 벌기 위해서는 웨이퍼에 대한 가공압력을 크게 할 필요가 있으며, 가공압력을 크게 하면, 도 41에 나타낸 바와 같이, 배선표면에 스크래치(SC)나 케미컬 대미지(CD)가 발생하기 쉽게 되며, 특히 연질의 Cu나 알루미늄에서 발생하기 쉽다. 그러므로, 배선의 오픈, 쇼트, 배선저항값 불량 등의 문제점의 원인으로 되고, 또, 가공압력을 크게 하면, 상기 디싱, 이로전, 리세스의 발생량도 커진다고 하는 불이익이 존재했다.
본 발명은 상기한 문제를 감안하여 이루어진 것이며, 예를 들면, 다층배선구조를 가지는 반도체 장치의 배선 등의 금속막을 연마에 의해 평탄화할 때, 초기 요철을 용히하게 평탄화할 수 있고, 또한 여분의 금속막 제거효율이 우수하여, 디싱, 이로전 등 금속막의 과잉 제거의 발생을 억제 가능한 연마장치 및 연마방법, 반도체장치의 제조방법을 제공한다.
도 1은 본 발명의 연마장치의 한 실시형태의 구성을 나타낸 도이다.
도 2는 도 1의 연마장치의 헤드부의 상세를 나타낸 확대도이다.
도 3 (A)는 전극판(23) 구조의 일예를 나타낸 하면도이며, 도 3 (B)는 전극판(23)과, 통전축(通電軸)(20), 스크러브(scrub)부재(24) 및 절연부재(4)와의 위치관계를 나타낸 단면도이다.
도 4는 연마공구와 웨이퍼와의 관계를 나타낸 도이다.
도 5는 연마공구에 대하여 웨이퍼를 X축방향으로 이동시킨 모양을 나타낸 도이다.
도 6은 헤드가공부로 웨이퍼를 연마가공하는 상태를 나타낸 개략도이다.
도 7은 연마공구와 전극판과의 관계를 나타낸 도이다.
도 8은 본 발명의 연마장치의 전해연마기능을 설명하기 위한 도이다.
도 9는 본 발명의 반도체장치 제조방법의 한 실시형태에 관한 제조 프로세스를 나타낸 공정도이다.
도 10은 본 발명의 반도체장치 제조방법의 제조 프로세스를 나타낸 단면도이다.
도 11은 도 10에 계속되는 제조 프로세스를 나타낸 단면도이다.
도 12는 도 11에 계속되는 제조 프로세스를 나타낸 단면도이다.
도 13은 도 12에 계속되는 제조 프로세스를 나타낸 단면도이다.
도 14는 도 13에 계속되는 제조 프로세스를 나타낸 단면도이다.
도 15는 도 14에 나타낸 반도체장치의 단면구조의 확대도이다.
도 16은 도 14에 계속되는 제조 프로세스를 나타낸 단면도이다.
도 17은 스크러브부재(24) 부근에서의 연마 프로세스를 나타낸 개념도이다.
도 18은 연마공구(3) 부근에서의 연마 프로세스를 나타낸 개념도이다.
도 19는 도 16에 계속되는 제조 프로세스를 나타낸 단면도이다.
도 20은 금속막의 볼록부가 선택적으로 제거되어 평탄화된 상태를 나타낸 단면도이다.
도 21은 도 19에 계속되는 제조 프로세스를 나타낸 단면도이다.
도 22는 도 21에 계속되는 제조 프로세스를 나타낸 단면도이다.
도 23은 도 22에 계속되는 제조 프로세스를 나타낸 단면도이다.
도 24는 연마가공이 종료된 반도체장치에 대하여 플러싱(flushing)을 한 상태를 나타낸 단면도이다.
도 25는 전해복합연마 프로세스에서 모니터한 전류값의 일예를 나타낸 그래프이다.
도 26은 본 발명의 연마장치의 변형예를 나타낸 도이다.
도 27은 본 발명의 연마장치의 또 다른 변형예를 나타낸 도이다.
도 28은 본 발명에 관한 연마장치의 다른 실시형태를 나타낸 개략구성도이다.
도 29는 도 28에 나타낸 연마장치에 의한 전해복합 연마동작을 설명하기 위한 도이다.
도 30은 연마패드의 전극 구성의 다른 예를 나타낸 도이다.
도 31은 연마패드의 전극 구성의 또 다른 예를 나타낸 도이다.
도 32는 듀얼대머신법(dual damascene process)에 의한 배선형성 프로세스를 나타낸 단면도이다.
도 33은 도 32에 계속되는 배선형성 프로세스를 나타낸 단면도이다.
도 34는 도 33에 계속되는 배선형성 프로세스를 나타낸 단면도이다.
도 35는 도 34에 계속되는 배선형성 프로세스를 나타낸 단면도이다.
도 36은 도 35에 계속되는 배선형성 프로세스를 나타낸 단면도이다.
도 37은 도 36에 계속되는 배선형성 프로세스를 나타낸 단면도이다.
도 38은 CMP법에 의한 금속막에 연마가공에서 발생하는 디싱(dishing)을 설명하기 위한 단면도이다.
도 39는 CPM법에 의한 금속막에 연마가공에서 발생하는 이로전(erosion)을 설명하기 위한 단면도이다.
도 40은 CMP법에 의한 금속막에 연마가공에서 발생하는 리세스(recess)를 설명하기 위한 단면도이다.
도 41은 CMP법에 의한 금속막에 연마가공에서 발생하는 스크래치(SC)와 화학 대미지(damage)(CD)를 설명하기 위한 단면도이다.
[부호의 설명]
1: 연마장치, 11: 가공헤드부, 61: 전해전원, 55: 컨트롤러, 5, 71: 슬러리 공급장치, 81: 전해액 공급장치.
본 발명의 연마장치는 연마면을 가지고, 도전성을 가지는 연마공구, 상기 연마공구를 소정의 회전축을 중심으로 회전시키고, 또한 지지하는 연마공구 회전지지수단, 피연마(被硏磨) 대상물을 지지하여 소정의 회전축을 중심으로 회전시키는 회전지지수단, 상기 연마공구를 상기 피연마 대상물에 대향하는 방향의 목표위치로 이동 위치결정하는 이동위치결정수단, 상기 피연마 대상물의 피연마면과 상기 연마공구의 연마면을 소정의 평면에 따라 상대이동시키는 상대이동수단, 상기 피연마 대상물의 피연마면 상에 전해액을 공급하는 전해액 공급수단, 및 상기 피연마 대상물의 피연마면을 양극으로 하고 상기 연마공구를 음극으로 하여, 상기 피연마면으로부터 상기 전해액을 통해 상기 연마공구로 흐르는 전해전류를 공급하는 전해전류 공급수단을 가진다.
또, 본 발명의 연마장치는 피연마 대상물의 피연마면의 전면(全面)으로 회전하면서 접촉하는 연마면을 가지는 연마공구를 구비하고, 상기 피연마 대상물을 상기 연마면에 회전시키면서 접촉시켜 평탄화 연마하는 연마장치로서, 상기 연마면 상에 전해액을 공급하는 전해액 공급수단을 가지고, 상기 연마면에 상기 피연마 대상물의 피연마면에 통전(通電) 가능한 양극전극 및 음극전극을 구비하고, 상기 전해액에 의한 전해연마와 상기 연마면에 의한 기계연마를 복합한 전해복합연마에 의해 상기 피연마 대상물의 피연마면을 평탄화 연마한다.
본 발명의 연마방법은, 도전성 연마공구의 연마면과 금속막이 최소한 표면 또는 내층에 형성된 피연마 대상물의 표면을 전해액을 개재시켜 누르고, 상기 연마공구를 음극으로 하고 상기 피연마 대상물의 표면을 양극으로 하여, 상기 피연마 대상물의 표면으로부터 상기 연마공구에 상기 전해액을 통해 흐르는 전해전류를 공급하고, 상기 연마공구와 상기 피연마 대상물을 함께 회전시키면서 소정의 평면에 따라 상대이동시키고, 상기 전해액에 의한 전해연마 및 상기 연마면에 의한 기계연마를 복합한 전해복합연마에 의해 상기 피연마 대상물에 형성된 금속막을 평탄화한다.
또, 본 발명의 연마방법은 피연마 대상물에 형성된 금속막의 표면에 당해 금속막의 전해반응을 방해하는 작용을 발휘하는 부동태막을 형성하는 공정; 도전성 연마공구의 연마면과 상기 금속막 사이에 전해액을 개재시켜 당해 연마면과 금속막을 누르고, 또한 상기 연마공구와 상기 금속막 사이에 소정의 전압을 인가하는 공정; 상기 연마공구의 연마면과 상기 피연마 대상물의 금속막을 소정의 평면에 따라 상대이동시키고, 상기 금속막 중 상기 연마공구의 연마면에 대하여 돌출된 볼록부 상의 부동태막을 상기 연마공구의 기계연마에 의해 선택적으로 제거하는 공정; 및 상기 부동태막이 제거되어 표면에 노출된 금속막의 볼록부를 상기 전해액에 의한 전해연마작용에 의해 제거하여 상기 금속막을 평탄화하는 공정을 가진다.
본 발명의 반도체장치의 제조방법은 기판 상에 형성된 절연막에 배선을 형성하기 위한 배선용 홈을 형성하는 공정, 상기 배선용 홈을 매입(埋入)하도록, 상기 절연막 상에 금속막을 퇴적시키는 공정, 상기 절연막 상에 퇴적된 금속막 표면에 당해 금속막의 전해반응을 방해하는 작용을 발휘하는 부동태막(不動態膜)을 형성하는 공정, 상기 금속막에 형성된 부동태막 중, 상기 배선용 홈의 매입에 의해 발생한 상기 금속막 표면에 존재하는 볼록부 상의 부동태막을 기계연마에 의해 선택적으로 제거하여, 당해 금속의 볼록부를 표면에 노출시키는 공정, 상기 노출된 금속막의 볼록부를 전해연마에 의해 제거하고, 상기 배선용 홈의 매입에 의해 발생한 상기 금속막 표면의 요철(凹凸)을 평탄화하는 공정을 가진다.
또, 본 발명의 반도체장치의 제조방법은 상기 표면이 평탄화된 금속막의 상기 절연막 상에 존재하는 여분의 금속막을 전해연마와 기계연마를 복합시킨 전해복합연마에 의해 제거하여, 상기 배선을 형성하는 공정을 추가로 가진다.
본 발명의 반도체장치의 제조방법에서는, 표면에 요철이 있는 금속막에 부동태막을 형성하고, 부동태막을 기계적으로 제거함으로써, 금속막의 볼록부가 표면에 노출된다. 이 금속막의 볼록부는 남은 부동태막을 마스크로서 전해액에 의한 전해작용에 따라 선택적으로 용출한다. 이 결과, 금속막의 초기 요철이 평탄화된다.
또, 초기 요철이 평탄화된 금속막은 전해복합연마에 의해 고능률로 제거되어, 예를 들면, 배선을 형성할 때 절연막 상에 존재하는 여분의 금속막은 고능률로 제거된다.
여분의 금속막이 제거되어 절연막이 노출되면, 자동적으로 그 부분의 전해작용이 정지되어, 절연막에 형성된 배선용 홈에 매입된 금속막이 과잉으로 제거되지 않는다.
이하, 본 발명의 실시형태에 대하여 도면을 참조하여 설명한다.
연마장치의 구성
도 1은 본 발명의 한 실시형태에 관한 연마장치의 구성을 나타낸 도면이다. 도 2는 도 1에 나타낸 연마장치의 가공헤드부의 요부 확대도이다.
도 1에 나타낸 연마장치(1)는 가공헤드부(2)와, 전해전원(61)과, 연마장치(1) 전체를 제어하는 기능을 가지는 컨트롤러(55)와, 슬러리 공급장치(71)아, 전해액 공급장치(81)를 구비하고 있다. 그리고, 도시하지 않지만, 연마장치(1)는 클린 룸 내에 설치되고, 당해 클린 룸 내에는 피연마 대상물로서의 웨이퍼를 수용한 웨이퍼 카세트를 반출입하는 반출입 포트(port)가 설치되어 있다. 또한, 이 반출입 포트를 통해 클린 룸 내로 반입된 웨이터 카세트와 연마장치(1) 사이에서 웨이퍼의 수도(受渡)를 행하는 웨이퍼반송 로봇이 반출입 포트와 연마장치(1) 사이에 설치된다.
가공헤드부(2)는 연마공구(3)를 지지하여 회전시키고, 연마공구(3)를 지지하는 연마공구 지지부(11)와, 연마공구 지지부(11)를 Z축방향의 목표위치에 위치 결정하는 Z축 위치결정 기구부(31)와, 피연마 대상물로서의 웨이퍼(W)를 지지하여 회전시키고 X축방향으로 이동하는 X축 이동기구부(41)를 구비한다.
그리고, 연마공구 지지부(11)가 본 발명의 연마공구 회전지지수단의 한 구체예에 대응하고 있으며, X축 이동기구부(41)가 본 발명의 회전지지수단 및 상대이동수단의 한 구체예에 대응하고 있으며, Z축 위치결정 기구부(31)는 본 발명의 이동위치 결정수단의 한 구체예에 대응하고 있다.
Z측 위치결정 기구부(31)는 도시하지 않은 칼럼에 고정된 Z축 서보모터(18)와, 지지장치(12) 및 주축모터(13)에 연결되고, Z축 서보모터(18)에 접속된 볼나사축(18a)에 나사맞춤되는 나사부가 형성된 Z축 슬라이더(16)와, Z축 슬라이더(16)를 Z축방향으로 이동 가능하게 지지하는 도시하지 않은 칼럼에 설치된 가이드레일(17)을 가진다.
Z축 서보모터(18)는 Z축 서보모터(18)에 접속된 Z축 드라이버(52)로부터 구동전류가 공급되어 회전구동된다. 볼나사축(18a)은 Z축방향에 따라 설치되며, 일단이 Z축 서보모터(18)에 접속되고, 타단은 상기 도시하지 않은 칼럼에 설치된 지지부재에 의해 회전 가능하게 지지되어 있다.
이에 따라, Z축 위치결정 기구부(31)는 Z축 서보모터(18)의 구동에 의해, 연마공구 지지부(11)에 지지된 연마공구(3)를 Z축방향의 임의의 위치로 이동 위치결정한다. Z축 위치결정 기구부(31)의 위치결정 정밀도는, 예를 들면, 분해능(分解能) 0.1㎛ 정도로 하고 있다.
X축 이동기구(41)는 웨이퍼(W)를 처킹하는 웨이퍼 테이블(42)과, 웨이퍼 테이블(42)을 회전 가능하게 지지하는 지지장치(45)와, 웨이퍼 테이블(42)을 회전시키는 구동력을 공급하는 구동모터(44)와, 구동모터(44)와 지지장치(45)의 회전축을 연결하는 벨트(46)와, 지지장치(45)에 설치된 가공팬(pan)(47)과, 구동모터(44) 및 지지장치(45)가 설치된 X축 슬라이더(48)와, 도시하지 않은 가대(架臺)에 장착된 X축 서보모터(49)와 X축 서보모터(49)에 접속된 볼나사축(49a)과, X축 슬라이더(48)에 연결되고 볼나사축(49a)에 나사맞춤되는 나사부가 형성된 가동부재(49b)를 가진다.
웨이퍼 테이블(42)은, 예를 들면, 진공흡착수단에 의해 웨이퍼(W)를 흡착한다.
가공팬(47)은 사용이 끝난 전해액이나, 슬러리 등의 액체를 회수하기 위해 설치되어 있다.
구동모터(44)는 테이블 드라이버(53)로부터 구동전류가 공급됨으로써 구동되고, 이 구동전류를 제어함으로써 웨이퍼 테이블(42)을 소정의 회전수로 회전시킬 수 있다.
X축 서보모터(49)는 X축 서보모터(49)에 접속된 X축 드라이버(54)로부터 공급되는 구동전류에 의해 회전구동되고, X축 드라이버(48)가 볼나사축(49a) 및 가동부재(49b)를 통해 X축방향으로 구동된다. 이 때, X축 서보모터(49)에 공급하는 구동전류를 제어함으로써, 웨이퍼 테이블(42)의 X축방향의 속도제어가 가능하게 된다.
도 2는 연마공구 지지부(11)의 내부구조의 일예를 나타낸 도이다.
연마공구 지지부(11)는 연마공구(3)와, 연마공구(3)를 지지하는 플랜지부재(4)와, 플랜지부재(4)를 회전 가능하게 지지하는 지지장치(12)와, 지지장치(12)에 지지된 주축(12a)과 접속되어 당해 주축(12a)을 회전시키는 주축모터(13)와, 주축모터(13) 상에 설치된 실린더장치(14)를 구비한다.
주축모터(13)는, 예를 들면, 다이렉트 드라이브 모터로 이루어지고, 이 다이렉트 드라이브 모터의 도시하지 않은 로터(rotor)는 지지장치(12)에 지지된 주축(12a)에 연결되어 있다.
또, 주축모터(13)는 중심부에 실린더장치(14)의 피스톤 로드(14b)가 삽입되는 관통공을 가지고 있다. 주축모터(13)는 주축드라이버(51)로부터 공급되는 구동전류에 의해 구동된다.
지지장치(12)는, 예를 들면, 에어 베어링을 구비하고 있으며, 이 에어 베어링으로 주축(12a)을 회전 가능하게 지지하고 있다. 지지장치(12)의 주축(12a)도 중심부에 실린더장치(14)의 피스톤 로드(14b)가 삽입되는 관통공을 가지고 있다.
플랜지부재(4)는 금속재료로 형성되어 있으며, 지지장치(12)의 주축(12a)에 연결되어, 저부에 개구부(4a)를 구비하고, 하단면(4b)에 연마공구(3)가 고착되어 있다.
플랜지부재(4)의 상단면측(4c)은 지지장치(12)에 지지된 주축(12a)에 연결되어 있고, 주축(12a)의 회전에 따라 플랜지부재(4)도 회전된다.
플랜지부재(4)의 상단면(4c)은 주축모터(13) 및 지지장치(12)의 측면에 배치된 도전성의 도전부재(28)에 고정된 통전플랜지(27)와 접촉되어 있고, 통전플랜지(28)와 플랜지부재(4)는 전기적으로 접속되어 있다.
실린더장치(14)는 주축모터(13)의 케이스 상에 고정되어 있고, 피스톤(14a)을 내장하고 있으며, 피스톤(14a)은, 예를 들면, 실린더장치(14) 내에 공급되는 공기압에 의해 화살표(A1 및 A2) 중 어느 하나의 방향으로 구동된다.
이 피스톤(14a)에는 피스톤 로드(14b)가 연결되어 있고, 피스톤 로드(14b)는 주축모터(13) 및 지지장치(12)의 중심을 통해, 플랜지부재(4)의 개구부(4a)로부터 돌출되어 있다.
피스톤 로드(14b)의 선단에는 누름부재(21)가 연결되어 있고, 이 누름부재(21)는 피스톤 로드(14b)에 대하여 소정의 범위에서 자세변경이 가능한 연결기구에 의해 연결되어 있다.
누름부재(21)는 대향하는 위치에 배치된 절연판(22)의 개구(22a) 주변부에 맞닿는 것이 가능하게 되어 있고, 피스톤 로드(14b)의 화살표(A2) 방향으로의 구동에 의해 절연판(22)을 누른다.
실린더장치(14)의 피스톤 로드(14b)의 중심부에는, 관통공이 형성되어 있고, 관통공 내에 통전축(20)이 삽입되고, 피스톤 로드(14b)에 대하여 고정되어 있다.
통전축(20)은 도전성 재료로 형성되어 있고, 상단측은 실린더장치(14)의 피스톤(14a)을 관통하여 실린더장치(14) 상에 설치된 로터리 조인트(15)까지 신장되어 있고, 하단측은 피스톤 로드(14b) 및 누름부재(21)를 관통하여 전극판(23)까지 신장되어 있고, 전극판(23)에 접속되어 있다.
통전축(20)은 중심부에 관통공이 형성되어 있고, 이 관통공이 화학연마제(슬러리) 및 전해액을 웨이퍼(W) 상에 공급하는 공급노즐로 되어 있다.
또, 통전축(20)은 로터리 조인트(15)와, 전극판(23)을 전기적으로 접속하는 역할을 하고 있다.
통전축(20)의 상단부에 접속된 로터리 조인트(15)는 전해전극(61)의 플러스극과 전기적으로 접속되어 있고, 이 로터리 조인트(15)는 통전축(20)이 회전해도 통전축(20)에의 통전을 유지한다. 즉, 통전축(20)은 회전해도 로터리 조인트(15)에 의해 전해전극(61)으로부터 플러스의 전위가 인가된다.
통전축(20)의 하단부에 접속된 전극판(23)은 금속재료로 이루어지고, 특히, 웨이퍼(W)에 형성되는 금속막보다 귀한 금속으로 형성되어 있다.
전극판(23)은 상면측이 절연판(22)에 지지되어 있고, 전극판(23)의 외주부는 절연판(22)에 끼워 맞추어져 있으며, 하측면에는 스크러브부재(24)가 접착되어 있다.
여기에서, 도 3 (A)는 전극판(23) 구조의 일예를 나타낸 하면도이며, 도 3 (B)는 전극판(23)과, 통전축(20), 스크러브부재(24) 및 절연부재(4)와의 위치관계를 나타낸 단면도이다.
도 3 (A)에 나타낸 바와 같이, 전극판(23)의 중앙부에는 원형의 개구부(23a)가 형성되어 있고, 이 개구부(23a)를 중심으로 전극판(23)의 반경방향으로 방사형으로 신장되는 복수의 홈부(23b)가 형성되어 있다.
또, 도 3 (B)에 나타낸 바와 같이, 전극판(23)의 개구부(23a)에는 통전축(20)의 하단부가 끼워맞춰져 고착되어 있다.
이와 같은 구성으로 함으로써, 통전축(20)의 중심부에 형성된 공급노즐(20a)을 통해 공급되는 슬러리 및 전해액이 홈부(23b)를 통해 스크러브부재(24)의 전면(全面)으로 확산되도록 되어 있다. 즉, 전극판(23)과, 통전축(20), 스크러브부재(24) 및 절연부재(4)가 회전하면서, 슬러리 및 전해액이 통전축(20)의 중심부에 형성된 공급노즐(20a)을 통해 스크러브부재(24)의 상면측에 공급되면, 스크러브부재(24)의 상측면 전체에 슬러리 및 전해액이 확산된다.
그리고, 스크러브부재(24) 및 통전축(20)의 공급노즐(20a)이 본 발명의 연마제 공급수단 및 전해액 공급수단의 한 구체예에 대응하고 있다. 또, 전극판(23), 통전축(20) 및 로터리 조인트(15)가 본 발명의 통전수단의 한 구체예에 대응하고 있다.
전극판(23)의 하면에 접착된 스크러브부재(24)는 전해액 및 슬러리를 흡수하고, 이들을 상면측으로부터 하면측으로 통과시킬 수 있는 재료로 형성되어 있다. 또, 이 스크러브부재(24)는 웨이퍼(W)에 대향하는 면이 웨이퍼(W)에 접촉하여 웨이퍼(W)를 스크러브하는 면으로 되어 있고, 웨이퍼(W) 표면에 스크래치 등을 발생시키지 않도록, 예를 들면, 유연한 브러시형의 재료, 스폰지형의 재료, 다공질형의 재료 등으로 형성된다. 예를 들면, 우레탄수지, 멜라민수지, 에폭시수지, 폴리비닐 아세탈(PVA) 등의 수지로 이루어지는 다공질체를 들 수 있다.
절연판(22)은, 예를 들면, 세라믹스 등의 절연재료로 형성되어 있고, 이 절연판(22)은 복수의 봉형(棒形)의 연결부재(26)에 의해 지지장치(12)의 주축(12a)에 연결되어 있다. 연결부재(26)는 절연판(22)의 중심축으로부터 소정의 반경위치에 등간격으로 배치되어 있고, 지지장치(12)의 주축(12a)에 대하여 이동 가능하게 지지되어 있다. 그러므로, 절연판(22)은 주축(12a)의 축방향으로 이동 가능하다. 또, 절연판(22)과 주축(12a) 사이에는, 각 연결부재(26)에 대응하여, 예를 들면, 코일 스프링으로 이루어지는 탄성부재(25)로 접속되어 있다.
절연판(22)을 지지장치(12)의 주축(12a)에 대하여 이동 가능하게 하고, 절연판(22)과 주축(12a)을 탄성부재(25)로 연결하는 구성으로 함으로써, 실린더장치(14)에 고압에어를 공급하여 피스톤 로드(14b)를 화살표(A2) 방향으로 하강시키면, 누름부재(21)가 탄성부재(25)의 복원력에 거역하여 절연판(22)을 하방으로 눌러 내리고, 이와 함께 스크러브부재(24)도 하강한다. 이 상태로부터 실린더장치(14)에의 고압에어의 공급을 정지하면, 탄성부재(25)의 복원력에 의해 절연판(22)은 상승하고, 이와 함께 스크러브부재(24)도 상승한다.
연마공구(3)는 브러시부재(4)의 환형 하단면(4b)에 고착되어 있다. 이 연마공구(3)는 휠형으로 형성되어 있고, 하단면에 환형 연마면(3a)을 구비하고 있다. 연마공구(3)는 도전성을 가지고 있으며, 바람직하게는, 비교적 연질성의 재료로 형성된다. 예를 들면, 바인더 매트릭스(결합제) 자체가 도전성을 갖는 카본이나, 또는, 소결동(燒結銅), 메탈 콤파운드 등의 도전성 재료를 함유하는 우레탄수지, 멜라민수지, 에폭시수지, 폴리비닐 아세탈(PVA) 등의 수지로 이루어지는 다공질체로 형성할 수 있다.
연마공구(3)는 도전성을 가지는 플랜지부재(4)에 직접 접속되고, 플랜지부재(4)에 접촉하는 통전브러시(27)로부터 통전된다.
즉, 주축모터(13) 및 지지장치(12)의 측면에 배치된 도전성의 통전부재(28)는 전해전원(61)의 마이너스극과 전기적으로 접속되고, 통전부재(28)에 배치된 통전브러시(27)는 플랜지부재(4)의 상단면(4c)에 접촉되어 있고, 이에 따라, 연마공구(3)는 전해전원(61)과 통전부재(28), 통전브러시(27) 및 플랜지부재(4)를 통해 전기적으로 접속되어 있다.
연마공구(3)는, 예를 들면, 도 4에 나타낸 바와 같이, 연마면(3a)은 중심축에 대하여 미소(微小)한 각도로 경사지어 있다. 또, 지지부재(12)의 주축(12a)도 웨이퍼(W)의 주면에 대하여 연마면(3a)의 경사와 동일하게 경사지어 있다. 예를 들면, 지지부재(12)의 Z축 슬라이더(16)에의 장착자세를 조정함으로써 주축(12a)의 미소한 경사를 만들어 낼 수 있다.
이와 같이, 연마공구(3)의 중심축이 웨이퍼(W)의 주면에 대하여 미소 각도로 경사지어 있음에 따라, 연마공구(3)의 연마면(3a)을 소정의 가공압력(F)으로 웨이퍼(W)로 눌렀을 때, 연마면(3a)의 웨이퍼(W)에 대한 실효적인 작용영역(S)이 도 4에 나타낸 바와 같이, 연마공구(3)의 반경방향으로 신장되는 직선형의 영역으로 된다. 그러므로, 웨이퍼(W)를 연마공구(3)에 대하여 X축방향으로 이동시켜 연마하강을 행할 때, 도 5 (A)의 상태로부터 도 5 (B)로 이동하는 동안, 실효적인 작용영역(S)의 면적은 대략 일정하게 된다.
본 실시형태에 관한 연마장치(1)에서는, 연마공구(3)의 연마면(3a)의 일부를 부분적으로 웨이퍼(W)의 표면에 작용시키고, 실효적 작용영역(S)을 웨이퍼(W)의 표면에 균일하게 주사시켜 웨이퍼(W)의 전면을 균일하게 연마한다.
전해전원(61)은 상기한 로터리 조인트(15)와 통전브러시(12) 사이에 소정의 전압을 인가하는 장치이다. 로터리 조인트(15)와 통전브러시(12) 사이에 전압을 인가함으로써, 연마공구(3)와 스크러브부재(24) 사이에는 전위차가 발생한다.
전해전원(61)에는 항상 일정한 전압을 출력하는 정(定)전압 전원이 아니라, 바람직하게는, 전압을 일정 주기로 펄스형으로 출력하는, 예를 들면, 스위칭 레귤레이터회로를 내장한 직류전원을 사용한다.
구체적으로는, 펄스형의 전압을 일정 주기로 출력하여, 펄스 폭을 적당히 변경 가능한 전원을 사용한다. 일예로서는, 출력전압이 DC 150V, 최대 출력전류가 2~3A, 펄스 폭이 1, 2, 5, 10, 20, 50㎲ 중 어느 하나로 변경 가능한 것을 사용했다.
상기와 같은 폭이 짧은 펄스형의 전압 출력으로 하는 것은, 1펄스당 전해 용출량을 매우 작게 하기 위해서이다. 즉, 웨이퍼(W)의 표면에 형성된 금속막의 요철이나 접촉한 경우 등에 보이는 극(極) 간 거리의 급변에 의한 방전, 기포나 파티클 등이 개재된 경우에 일어나는 전기저항의 급변에 의한 스파크 방전 등, 금속막의 돌발적인 크레이터(crater)형의 거대 용출을 방지, 또는, 가능한 한 억제하는 작은 것의 연속으로 하기 위해 유효하다.
또, 출력전류에 비해 출력전압이 비교적 높기 때문에, 극 간 거리의 설정에 어느 정도의 마진을 설정할 수 있다. 즉, 극 간 거리가 다소 변경되어도 출력압력이 높기 때문에 전류값 변화는 작다.
전해전원(61)에는 본 발명의 전류검출수단으로서의 전류계(62)를 구비하고 있으며, 이 전류계(62)는 전해전원(61)으로 흐르는 전해전류를 모니터하기 위해 설치되어 있으며, 모니터한 전류값 신호(62s)를 컨트롤러(55)에 출력한다.
또, 전해전원(61)은 본 발명의 저항값 검출수단으로서의 저항계(63)를 구비하고 있으며, 이 저항계(63)는 전해전원(61)으로 흐르는 전류에 따라, 웨이퍼(W)의 표면을 경유한 연마공구(3)와 전극판(23) 사이의 전기저항을 모니터링하기 위해 설치되어 있으며, 모니터링한 전기저항값 신호(63s)를 컨트롤러(55)에 출력한다.
슬러리 공급장치(71)는 슬러리를 상기 통전축(20)의 공급노즐(20a)에 공급한다. 슬러리로서는 금속막의 연마용으로서, 예를 들면, 과산화수소, 질산철, 요드산칼륨 등을 베이스로 한 산화력이 있는 수용액에 산화 알루미늄(알루미나), 산화 세륨, 실리카, 산화 게르마늄 등을 연마숫돌입자로서 함유시킨 것을 사용한다. 또, 연마숫돌입자는 분산성을 양호하게 하여 콜로이드(colloid)상태로 유지하기 위해 미리 포지티브로 대전시켜 둔다.
전해액 공급장치(81)는 전해액(EL)을 가공헤드부(11)에 공급한다. 전해액(EL)은 용액과 이온적으로 분리한 용질로 이루어지는 용액이다. 이 전해액으로서, 예를 들면, 질산염 또는 염화물계에 환원제를 조정한 수용액을 사용할 수 있다.
컨트롤러(55)는 연마장치(1)의 전체를 제어하는 기능을 가지며, 구체적으로는, 주축드라이버(51)에 대하여 제어신호(51s)를 출력하여 연마공구(3)의 회전수를 제어하고, Z축 드라이버(52)에 대하여 제어신호(52s)를 출력하여 연마공구(3)의 Z축방향의 위치결정 제어를 행하고, 테이블 드라이버(53)에 대하여 제어신호(53s)를 출력하여 웨이퍼(W)의 회전수를 제어하고, X축 드라이버(54)에 대하여 제어신호(54s)를 출력하여, 웨이퍼(W)의 X축방향의 속도제어를 행한다.
또, 컨트롤러(55)는 전해액 공급장치(81) 및 슬러리 공급장치(71)의 동작을 제어하고, 가공헤드부(2)에의 전해액(EL) 및 슬러리(SL)의 공급동작을 제어한다.
또, 컨트롤러(55)는 전해전원(61)의 출력전압, 출력펄스의 주파수, 출력펄스의 폭 등을 제어 가능하게 되어 있다.
또, 컨트롤러(55)에는, 전해전원(61)의 전류계(62) 및 저항계(63)로부터의 전류값 신호(62s) 및 전기저항값 신호(63s)가 입력된다. 컨트롤러(55)는 이들 전류값 신호(62s) 및 전기저항값 신호(63s)에 따라, 연마장치(1)의 동작을 제어 가능하게 되어 있다. 구체적으로는, 전류값 신호(62s)로부터 얻어진 전해전류가 일정하게 되도록, 전류값 신호(62s)를 피드백신호로서 Z축 서보모터(18)의 제어를 하거나, 전류값 신호(62s) 또는 전기저항값 신호(63s)로 특정되는 전류값, 전기저항값의 값에 따라, 연마가공을 정지시키도록 연마장치(1)의 동작을 제어한다.
컨트롤러(55)에 접속된 컨트롤 패널(56)은 오퍼레이터가 각종의 데이터를 입력하거나, 예를 들면, 모니터링한 전류값 신호(62s) 및 전기저항값 신호(63s)를 표시하거나 한다.
다음에, 상기한 연마장치(1)에 의한 연마동작을 웨이퍼(W) 표면에 형성된 금속막을 연마하는 경우를 예로 설명한다. 그리고, 웨이퍼(W)의 표면에는, 예를 들면, 동으로 이루어지는 금속막이 형성되어 있는 경우에 대하여 설명한다.
먼저, 웨이퍼 테이블(45)에 웨이퍼(W)를 처킹하고, 웨이퍼 테이블(45)을 구동하여 소정의 회전수로 웨이퍼(W)를 회전시킨다.
또, 웨이퍼 테이블(45)을 X축 방향으로 이동하여, 플랜지부(4)에 장착된 연마공구(3)를 웨이퍼(W) 상방의 소정 위치에 위치시키고, 연마공구(3)를 소정 회전수로 회전시킨다. 연마공구(3)를 회전시키면, 플랜지부(4)에 연결된 절연판(22), 전극판(23) 및 스크러브부재(24)도 회전구동된다. 또, 스크러브부재(24)를 누르고 있는 누름부재(21), 피스톤 로드(14b), 피스톤(14a), 통전축(20)도 동시에 회전한다.
이 상태로부터, 슬러리 공급장치(71) 및 전해액 공급장치(81)로부터 각각 슬러리(S) 및 전해액(EL)을 통전축(20) 내의 공급노즐(20a)에 공급하면, 스크러브부재(24)의 전면으로부터 슬러리(SL) 및 전해액(EL)이 공급된다.
연마공구(3)를 Z축방향으로 하강시켜 연마공구(3)의 연마면(3a)을 웨이퍼(W)의 표면에 접촉시키고, 소정의 가공압력으로 누르게 한다.
또, 전해전원(61)을 기동시켜, 통전브러시(27)를 통해 연마공구(3)에 마이너스의 전위를 인가하고, 로터리 조인트(15)를 통해 스크러브부재(24)에 플러스의 전위를 인가한다.
또한, 실린더장치(14)에 고압에어를 공급하여, 도 1의 화살표(A2)방향으로 피스톤 로드(14b)를 하강시켜, 스크러브부재(24)의 하면을 웨이퍼(W)에 접촉 또는 접근하는 위치까지 이동시킨다.
이 상태로부터 웨이터 테이블(45)을 X축방향으로 소정의 속도패턴으로 이동시켜, 웨이퍼(W)의 전면을 동일하게 연마가공한다.
여기에서, 도 6은 연마장치(1)에서 연마공구(3)를 Z축방향으로 하강시켜, 웨이퍼(W)의 표면에 접촉시킨 상태를 나타낸 개략도이며, 도 7은 도 6의 원(C) 내의 확대도이며, 도 8은 도 7의 원(D) 내의 확대도이다.
도 7에 나타낸 바와 같이, 스크러브부재(24)는 웨이퍼(W)에 형성된 금속막(MT)에, 웨이퍼(W) 상에 공급된 전해액(EL)을 통해, 또는, 직접 접촉함으로써 양극으로서 통전하고, 연마공구(3)도 웨이퍼(W)에 형성된 금속막(MT)에, 웨이퍼(W) 상에 공급된 전해액(EL)을 통해, 또는, 직접 접촉함으로써 음극으로서 통전한다. 그리고, 도 7에 나타낸 바와 같이, 금속막(MT)과 스크러브부재(24) 사이에는, 갭(δb)이 존재하고 있다. 또한, 도 8에 나타낸 바와 같이, 금속막(MT)과 연마공구(3)의 연마면(3a) 사이에는 갭(δw)이 존재하고 있다.
도 7에 나타낸 바와 같이, 절연판(4)은 연마공구(3)와 스크러브부재(24)(전극판(23)) 사이에 개재되어 있지만, 절연판(4)의 저항(R0)은 매우 크고, 따라서, 스크러브부재(24)로부터 절연판(4)을 통해 연마공구(3)로 흐르는 전류(i0)는 거의 제로이며, 스크러브부재(24)로부터 절연판(4)을 통해 연마공구(3)로는 전류가 흐르지 않는다.
그러므로, 스크러브부재(24)로부터 연마공구(3)로 흐르는 전류는 직접 전해액(EL) 중의 저항(R1)을 경유하여 연마공구(3)로 흐르는 전류(i1)와, 전해액(EL) 중에서 웨이퍼(W) 표면에 형성된 동으로 이루어지는 금속막(MT)를 경유하여 재차 전해액(EL) 중을 통해 연마공구(3)로 흐르는 전류(i2)로 분기(分岐)된다.
금속막(MT)의 표면에 전류(i2)가 흐르면, 금속막(MT)을 구성하는 동은 전해액(EL)의 전해작용에 의해 이온화되어, 전해액(EL) 중으로 용출된다.
여기에서, 전해액(EL) 중의 저항(R1)은 양극으로서의 스크러브부재(24)와 음극으로서의 연마공구(3)와의 거리(d)에 비례하여 극단적으로 커진다. 그러므로, 극 간 거리(d)를 갭(δb) 및 갭(δw)보다 충분히 크게 해 놓음으로써, 직접 전해액(EL) 중의 저항(R1)을 경유하여 연마공구(3)로 흐르는 전류(i1)는 매우 작아지고, 전류(i2)가 커져, 전해전류의 대부분은 금속막(MT)의 표면을 경유하게 된다. 그러므로, 금속막(MT)을 구성하는 동의 전해용출을 효율적으로 행할 수 있다.
또, 전류(i2)의 크기는 갭(δb) 및 갭(δw)의 크기에 의해 변화되기 때문에, 전술한 바와 같이, 컨트롤러(55)에 의해 연마공구(3)의 Z축방향의 위치제어를 행하여 갭(δb) 및 갭(δw)의 크기를 조정함으로써, 전류(i2)를 일정하게 할 수 있다. 갭(δw) 크기의 조정은 전류값 신호(62s)로부터 얻어진 전해전류, 즉 전류(i2)가 일정하게 되도록, 전류값 신호(62s)를 피드백신호로서 Z축 서보모터(18)의 제어를 행함으로써 가능하다.
또, 연마장치(1)의 Z축방향 위치결정 정밀도는 분해능 0.1㎛로 충분히 높고, 나아가, 주축(12a)을 웨이퍼(W)의 주면에 대하여 미소각도로 경사지게 하고 있으므로 실행적인 접촉면적(S)은 항상 일정하게 유지되기 때문에, 전해전류의 값을 일정하게 제어하면, 전류밀도는 항상 일정하게 할 수 있어, 금속막의 전해용출량도 항상 일정하게 할 수 있다.
이상과 같이, 상기 구성의 연마장치(1)는 전술한 웨이퍼(W)에 형성된 금속막(MT)을 구성하는 금속을 전해액(EL)에 의한 전해작용에 의해 용출 제거하는 전해연마기능을 구비하고 있다.
또한, 상기 구성의 연마장치(1)는 이 전해연마기능에 더하여, 연마공구(3) 및 슬러리(SL)에 의한 통상의 CMP장치의 화학기계 연마기능도 구비하고 있으며, 웨이퍼(W)를 이들 전해연마기능 및 화학기계연마의 복합작용에 의해 연마할 수(이하, 전해복합연마라고 함)도 있다.
또, 상기 구성의 연마장치(1)는 슬러리(SL)를 사용하지 않고 연마공구(3)의 연마면(3a)의 기계적인 연마와 전해연마기능과의 복합작용에 의해 연마가공을 행할 수도 있다.
상기 구성의 연마장치(1)는 전해연마 및 화학기계연마의 복합작용에 의해 금속막을 연마할 수 있기 때문에, 화학기계연마만, 또는 기계연마만을 사용한 연마장치와 비교하여 훨씬 고능률로 금속막의 제거를 행할 수 있다. 금속막에 대한 높은 연마레이트가 얻어지기 때문에, 연마공구(3)의 웨이퍼(W)에 대한 가공압력(F)을 화학기계연마만, 또는 기계연마만을 사용한 연마장치와 비교하여 낮게 억제하는 것이 가능하게 되어, 디싱, 이로전의 발생을 억제할 수 있다.
이하, 본 실시형태에 관한 연마장치(1)의 전해복합 연마기능을 사용한 연마방법에 대하여, 다층배선구조의 반도체장치의 듀얼 대머신법에 의한 배선형성 프로세스에 적용한 경우를 예로 설명한다.
도 9는 본 발명의 반도체장치의 제조방법의 한 실시형태에 관한 제조 프로세스를 나타낸 공정도이며, 도 9에 나타낸 공정도에 따라 본 실시형태에 관한 제조프로세스를 설명한다.
먼저, 도 10에 나타낸 바와 같이, 예를 들면, 도시하지 않은 불순물 확산영역이 적당히 형성되어 있는, 예를 들면, 실리콘 등의 반도체로 이루어지는 웨이퍼(W) 상에, 예를 들면, 실리콘 산화막(SiO2)으로 이루어지는 층간 절연막(102)을, 예를 들면, 반응원으로서 TEOS(tetraethyl orthosilicate)를 사용하여 감압CVD(Chemical Vapor Deposition)법에 의해 형성한다.
이어서, 도 11에 나타낸 바와 같이, 웨이퍼의 불순물 확산영역으로 통하는 콘택트 홀(103) 및 웨이퍼(W)의 불순물 확산영역과 전기적으로 접속되는 소정 패턴의 배선이 형성되는 배선용 홈(104)을, 예를 들면, 공지의 포토리소그래피기술 및 에칭기술을 사용하여 형성한다. 그리고, 배선용 홈(104)의 깊이는, 예를 들면, 800nm 정도이다.
이어서, 도 12에 나타낸 바와 같이, 배리어막(105)을 층간 절연막(102)의 표면 및 콘택트 홀(103), 배선용 홈(104) 내에 형성한다. 이 배리어막(305)은, 예를 들면, Ta, Ti, TaN, TiN 등의 재료를 스퍼터링장치, 진공증착장치 등을 사용한 PVD(Physical Vapor Deposition)법에 의해, 예를 들면, 15nm 정도의 막두께로 형성한다. 배리어막(305)은 배선을 구성하는 재료가 층간 절연막(102) 중으로 확산되는 것을 방지하기 위해, 그리고 층간 절연막(102)과의 밀착성을 높이기 위해 설치된다. 특히, 배선재료가 동이고 층간 절연막(102)이 실리콘 산화막과 같은 경우에는, 동은 실리콘 산화막에의 확산계수가 커, 산화되기 쉽기 때문에, 이를 방지한다. 이상까지의 프로세스가 도 9에 나타낸 프로세스이다.
이어서, 도 13에 나타낸 바와 같이, 배리어막(105) 상에, 배선형성재료와 동일 재료, 예를 들면, 동으로 이루어지는 시드막(seed film)(106)을 공지의 스퍼터법에 의해, 예를 들면, 150nm 정도의 막두께로 형성한다(프로세스 PR2). 시드막(106)은 동을 배선용 홈 및 콘택트 홀 내에 매입했을 때, 동 그레인(grain)의 성장을 촉진하기 위해 형성한다.
이어서, 도 14에 나타낸 바와 같이, 콘택트 홀(103) 및 배선용 홈(104)을 매입하도록, 배리어막(105) 상에 동으로 이루어지는 금속막(107)을, 예를 들면, 2000nm 정도의 막두께로 형성한다. 금속막(107)은, 바람직하게는, 전해도금법 또는 무전해도금법에 의해 형성하지만, CVD법, 스퍼터법 등에 의해 형성해도 된다. 그리고, 시드막(106)은 금속막(107)과 일체화한다(프로세스 PR3).
여기에서, 도 15는 금속막(107)을 배리어막(105) 상에 형성한 제조 프로세스 도중의 반도체장치 단면의 확대도이다.
도 15에 나타낸 바와 같이, 금속막(107)의 표면에는, 콘택트 홀(103) 및 배선용 홈(104)에의 매입을 위해, 예를 들면, 600nm 정도 높이의 요철이 발생되어 있다.
이상의 프로세스는 종래와 동일한 프로세스로 행해지지만, 본 발명의 연마방법에서는, 층간 절연막(102) 상에 존재하는 여분의 금속막(107) 및 배리어막(105)의 제거를 화학기계연마가 아니라, 상기 연마장치(1)의 전해복합연마에 의해 행한다.
또, 본 발명의 연마방법에서는, 상기 전해복합연마에 의한 프로세스에 앞서, 도 16에 나타낸 바와 같이, 금속막(107)의 표면에 부동태막(108)을 형성한다(프로세스 PR4).
이 부동태막(108)은 금속막(107)을 구성하는 금속(동)의 전해반응을 방해하는 작용을 발휘하는 재료로 이루어지는 막이다.
부동태막(108)의 형성방법은, 예를 들면, 금속막(107)의 표면에 산화제를 도포한 산화막을 형성한다. 금속막(107)을 구성하는 금속이 동인 경우에는, 산화동(CuO)이 부동태막(108)으로 된다.
또, 다른 방법으로서, 금속막(107)의 표면에, 예를 들면, 발수막, 오일막, 산화 방지막, 계면활성제로 이루어지는 막, 킬레트제로 이루어지는 막, 및 실란 커플링제로 이루어지는 막 중 어느 하나를 형성하여 부동태막(108)으로 하는 것도 가능하다.
부동태막(108)의 종류는 특히 한정되지 않으나, 전기저항이 금속막(107)에 대하여 높고, 기계적 강도가 비교적 낮고 약한 성질의 것을 사용한다.
다음에, 본 발명의 연마방법에서는, 금속막(107)의 볼록부에 형성된 부동태막(108)만을 선택적으로 제거한다(프로세스 PR5).
부동태막(108)의 선택적인 제거는, 상기 연마장치(1)에 의해 행한다. 그리고, 사용하는 슬러리(SL)에는, 동에 대한 연마레이트가 높은 슬러리를 사용한다. 예를 들면, 과산화수소, 질산철, 요드산 칼륨 등을 베이스로 한 수용액에 알루미나, 실리카, 망간계의 연마숫돌입자를 함유하는 것을 사용한다.
먼저, 웨이퍼(W)를 연마장치(1)의 웨이퍼 테이블(42)에 처킹하고, 전해액(EL) 및 슬러리(SL)를 웨이퍼(W) 상에 공급하면서 회전하는 연마공구(3) 및 스크러브부재(24)를 Z축방향으로 하강시켜 웨이퍼(W)에 접촉 또는 접근시키고, 웨이퍼(W)를 X축방향으로 소정의 속도패턴으로 이동시켜 연마가공을 행한다.
또, 연마공구(3)에 마이너스극, 전극판(23)을 플러스극으로 하여, 연마공구(3)와 전극판(23) 사이에 직류펄스전압을 인가한다.
그리고, 슬러리(SL)의 베이스로 되는 수용액에 전해액(SL)의 기능을 갖게 함으로써, 슬러리(SL)만을 웨이퍼(W) 상에 공급해도 된다.
여기에서, 도 17은 상기 상태에 있는 스크러브부재(24) 부근에서의 연마 프로세스를 나타낸 개념도이며, 도 18은 연막공구(3) 부근에서의 연마 프로세스를 나타낸 개념도이다.
도 17에 나타낸 바와 같이, 스크러브부재(24) 부근에서는, 회전하는 전극판(23)의 홈부(23b)로부터 슬러리(S) 및 전해액(EL)이 공급되고, 슬러리(SL) 및 전해액(EL)은 스크러브부재(24)를 통과하여 스크러브부재(24)의 전면으로부터 웨이퍼(W) 상에 공급된다.
금속막(107) 상에 형성된 부동태막(108)은 전해액(EL)에 의한 전해작용을 받지 않기 때문에 전해액(EL) 중에의 금속막(107)을 구성하는 동의 용출은 억제된 상태에 있다. 그러므로, 금속막(107)에는 전류가 거의 흐르지 않아, 상기 전류계(62)가 모니터한 전류값은 낮고 안정된채이다.
도 25는 본 실시형태의 전해복합연마 프로세스에 있어서 전류계(62)로 모니터한 전류값의 일예를 나타낸 그래프이다. 도 25에 나타낸 전류값의 개시위치 부근이 상기의 상태이다.
스크러브부재(24)의 회전에 따라, 기계적 제거작용 또는 슬러리(SL)에 함유되는, 예를 들면, 산화 알루미늄으로 이루어지는 연마숫돌입자(PT)의 기계적 제거작용에 의해 부동태막(108)의 높은 부분, 즉, 금속막의 볼록부 상의 부동태막(108)으로부터 기계적으로 제거되어 간다.
한편, 도 18에 나타낸 바와 같이, 연마공구(3) 부근에서는, 연마공구(3)의 기계적 제거작용, 또는, 연마숫돌입자(PT)의 기계적 제거작용에 의해 금속막(108)에 존재하는 부동태막(108)이 높은 부분으로부터 제거된다.
이와 같이 하여, 예를 들면, 도 19에 나타낸 바와 같이, 금속막(107)의 볼록부 상에 형성된 부동태막(108)이 선택적으로 제거되면, 부동태막(108)이 선택적으로 제거된 부분으로부터 금속막(107)이 표면에 노출된다.
금속막(107)이 표면에 노출되면, 볼록부인 금속막(107)의 노출부분이 선택적으로 용출된다(프로세스 PR5).
이 때의 전해액(EL)의 작용은 도 18에 나타낸 바와 같이, 부동태막(108)이 제거된 부분인 금속막(107)의 볼록부는 금속막(107)을 구성하는 동이 전해작용에 의해 동이온(Cu+)으로서 전해액(EL) 중에 용출된다. 이에 따라, 금속막(107) 중에는 마이너스전자(e-)가 흐르고, 이 마이너스전자(e-)는 도 17에 나타낸 바와 같이, 금속막(107)의 표면으로부터 전해액(EL)을 통해 전극판(23)으로 흘러 상기한 전류(i2)로 된다.
전술한 바와 같이, 금속막(107)을 구성하는 동은 부동태막(108)과 비교하여 전기저항이 낮고 전류밀도가 증가하기 때문에, 집중적인 전해작용을 받아 선택적으로 용출이 일어나, 재료 제거가 가속된다.
또, 전해액(EL)을 통해 통전되기 때문에, 양극으로서의 금속막(107)과 음극으로서의 연마공구(3)의 전위차가 일정한 경우, 극 간 거리가 짧은, 즉, 전기저항값이 낮은 쪽이 극 간으로 흐르는 전류값은 커진다. 그러므로, 음극으로서의 연마공구(3)에 대하여, 음극으로서의 금속막(107)의 요철에 의한 전극 간 거리의 차(금속막(107)의 볼록부 내라도 높은 부분 쪽이 극 간 거리가 짧아 전기저항이 낮다)가 있으면, 전류밀도의 상위(相違)에서 높은 순으로 용출속도가 커지는 효율적인 평탄화가 진행된다. 이 때, 도 25에서, P1로 나타낸 바와 같이, 상기 전류계(62)가 모니터한 전류값은 상승하기 시작한다.
이와 같은 작용에 의해, 금속막(107)의 볼록부는 기계적 평탄화와 비교하여, 훨씬 고능률로 평탄화가 행해진다.
상기 작용에 의해, 금속막(107)의 볼록부가 거의 완전하게 평탄화될 때까지 선택적인 전해복합연마가 완료된 금속막(107)의 표면은, 예를 들면, 도 20에 나타낸 바와 같이, 금속막(107)의 오목부였던 부분에 잔존하는 부동태막(108)과 금속막(107)의 볼록부가 제거된 동의 신생면의 복합면으로 된다.
계속해서, 도 21에 나타낸 바와 같이, 이 금속막(107)의 표면에 연마공구(3) 및 슬러러(SL) 중의 연마숫돌입자(PT)에 의해 행해지는 기계적 제거와 전해액(EL)에 의한 전해작용이 복합된 전해복합연마가 진행된다(프로세스 PR7).
이 때, 잔존하는 부동태막(108)의 기계적 강도는 전술한 바와 같이 동의 신생면과 비교하여 낮기 때문에, 부동태막(108)이 전해복합연마될 때, 주로 기계적 작용에 의해 제거되어, 그 아래에 있는 동 표면이 노출되고, 그 면적에 비례하여 전해작용이 증대된다.
부동태막(108)이 완전히 제거된 시점에서 금속막(107)을 구성하는 동의 표면적은 최대로 된다. 이와 동시에, 전류계(62)로 모니터한 전류는, 도 25에서 P1의 위치로부터 상승한 전류값은 부동태막(108)의 제거에 따라 상승한 후, 동의 표면적이 최대로 되는 P2로 나타낸 시점에서 최대값으로 된다. 여기까지의 프로세스에 의해, 금속막(107) 표면의 초기 요철의 평탄화는 완료된다.
이와 같이, 본 실시형태의 전해복합연마는 전기화학적으로 연마레이트가 어시스트(assist)된 연마이기 때문에, 통상의 화학기계연마와 비교하여 낮은 가공압력으로 연마를 행할 수 있다. 이는 단순한 기계적 연마로서 비교해도 스크래치의 저감, 단차 완화 성능, 디싱이나 이로전의 저감 등 면에서 매우 유리하다.
또한, 낮은 가공압력으로 연마를 행할 수 있기 때문에, 기계강도가 낮아 통상의 화학기계연마에서는 파괴되어 버리기 쉬운, 유기계의 저유전률막이나 다공질 저유전률 절연막을 층간 절연막(102)에 사용한 경우에 매우 유리하다.
상기 금속막(107)의 전해복합연마가 진행되어, 여분의 금속막(107)이 제거되면, 도 22에 나타낸 바와 같이, 배리어막(105)이 노출된다(프로세스 PR8).
이 때, 전류계(62)가 모니터하는 전류는 도 25의 P2로 나타낸 금속막(107) 상의 부동태막(108)이 모두 제거된 시점으로부터 최대값을 취하고, 도 25의 P3으로 나타낸 배리어막(105)이 노출되는 시점까지 대략 일정한 값을 취한다.
배리어막(105)이 노출되면, 예를 들면, Ta, Ti, TaN, TiN 등의 재료를 사용한 경우에는, 그 전기저항이 동과 비교하여 크기 때문에, 예를 들면, 도 25의 배리어막(105)의 노출이 개시되는 P3으로 나타낸 시점으로부터 전류계(62)로 모니터한 전류값이 저하되기 시작한다. 이 상태에서는, 금속막(107)의 불균일분의 동막이 잔류되는 상태이며, 이 상태에서는 연마가공을 일단 정지한다.
이 연마가공의 정지는 도 25의 P4로 나타낸 바와 같이 전류값이 소정의 값까지 내려간 것을 컨트롤러(55)가 판단하여, 연마장치(1)의 연마동작을 정지시킨다.
이어서, 배리어막(105)을 제거한다(프로세스 PR9).
이 배리어막(105)을 제거하는 프로세스에서는, 상기 동으로 구성되는 금속막(107)에 대하여 연마레이트가 높은 슬러리(SL)가 아니라, Ta, TaN, Ti, TiN 등의 재료로 형성된 배리어막(105)에 대하여 연마레이트가 높고, 금속막(107)에 대하여 연마레이트가 낮은 슬러리(SL)를 사용한다. 즉, 배리어막(105)과 금속막(107)의 연마레이트의 선택비가 될 수 있는 한, 큰 슬러리(SL)를 사용한다.
또한, 오버(over) 폴리시에 의한 디싱, 이로전의 발생을 억제하는 관점 등에서, 전해전원(61)의 출력전압을 상기 프로세스보다 작게 하여 배리어막(105)의 연마제거를 행한다. 또, 연마공구(3)의 가공압력도 상기 프로세스보다 작게 하는 것이 바람직하다.
또, 전해전원(61)의 출력전압을 작게 하고, 배리어막(105)을 제거하면 층간 절연막(102)이 표면에 노출되기 때문에, 전해전류의 값은 작아지므로, 상기 전류계(62)에 의한 전해전류의 모니터에 대신하여, 상기 저항계(63)에 의해 스크러브부재(24)와 연마공구(3) 사이에 전기저항을 모니터한다.
배리어막(105)을 제거하면, 도 23에 나타낸 바와 같이, 층간 절연막(102)이 표면에 노출된다(프로세스 PR10).
층간 절연막(102)이 노출되면, 도 23에 나타낸 바와 같이, 이 노출부분에는 양극으로서 표면에 통전하기 위한 금속막(107)이나 배리어막(105)이 없기 때문에, 스크러브부재(24)에 의한 통전이 차단되어, 층간 절연막(102)의 노출부분에서의 전해작용이 정지된다. 이 때, 저항계(63)에 의해 모니터한 전기저항값은 증가하기 시작한다.
여기에서, 금속막(107)이 잔존하는 부분과 배리어막(105)의 노출부분 사이에서, 상기한 금속막(107)의 볼록부의 단차 완화의 경우와 마찬가지로, 즉, 부동태막(108) 대신에 배리어막(105)을 전기저항이 높은 부분으로 하여, 금속막(107)의 잔존부분에의 전기밀도의 집중이 일어나 선택적으로 금속막(107)의 잔존부분은 용출 제거된다. 전해작용이 정지된 부분에는, 연마공구(3)와 슬러리(SL)에 의한 기계적인 재료제거 작용만이 주체적으로 활동한다.
그런데, 통상의 화학기계연마에서는, 배리어막(105) 및 금속막(107)의 층간 절연막(102)에 대한 연마레이트 선택비를 될 수 있는 한 크게 하고, 그 레이트차를 마진으로서 층간 절연막(102) 상면의 치수 정밀도를 확보하려 하고 있다. 그러므로, 금속막(107)의 디싱은 피할 수 없는 구성으로 되어 있다.
또, 선택비를 낮게 설정하면, 디싱은 어느 정도 적게 할 수 있지만, 치수 정밀도는 웨이퍼면 내 제거량 분포의 균일성에 의존하기 때문에, 배리어막(105) 및 금속막(107)의 제거가 충분하지 않은 경우도 발생한다. 그러므로, 배리어막(105) 및 금속막(107)이 층간 절연막(102)의 상면에 잔존된 상태인 언더(under) 폴리시를 방지하기 위해서는, 제거량의 면 내 불균일분의 오버 폴리시가 필요하게 되어, 이 오버 폴리시에 의한 이로전의 악화는 본질적으로 피할 수 없다.
한편, 본 실시형태에서는, 웨이퍼(W)의 면 내 불균일을 어느 정도 확보해 두면, 층간 절연막(102) 상에 남는 배리어막(105), 또는, 금속막(107)의 잔존부분에는 전해작용이 활동함으로써 고능률로 제거되어, 층간 절연막(102)의 노출부분으로부터 용출이 정지된다. 그러므로, 층간 절연막(102)의 치수 정밀도는 자동적으로 확보되어, 디싱, 이로전의 발생이 억제된다.
상기와 같이 하여, 예를 들면, Ta, TaN, Ti, TiN 등의 재료로 형성된 배리어막(105)을 완전히 제거할 수 있는 동시에, 오버 폴리시에 의한 디싱, 이로전의 발생을 억제할 수 있다.
또, 전술한 배리어막(105)의 제거 프로세스에서는, 절대전류값은 낮고, 기계적 부하도 가볍게 설정함으로써 제거속도는 늦어지지만, 잔존하는 막두께가 불균일한 부분의 잔류분의 동막으로 이루어지는 금속막(107)이 적으면, 배리어막(105)은 금속막(107)과 비교하여 얇기 때문에, 배리어막(105)의 제거량 자체는 작고, 이 프로세스에서 변화 및 불균일이 있다고 해도 디싱, 이로전의 절대값은 무시할 수 있을 정도로 적게 할 수 있고, 처리시간도 짧게 할 수 있다.
또한, 본 실시형태에 관한 연마방법은 기계적 연마에 더하여 전기화학적 작용이 부가된 복합가공이기 때문에, 평탄화된 표면은 대미지가 적고 기계적으로도 평활한 면을 얻을 수 있다.
이어서, 저항계(63)로 모니터한 전기저항값에 따라, 전기저항값이 최대값, 즉 배선 형성이 완료된 시점에서 배리어막(105)을 제거하는 프로세스를 종료한다(프로세스 PR11). 컨트롤러(55)는 전기저항값의 값을 판단하여, 연마장치(1)의 가공동작을 정지시킨다.
그리고, 연마가공을 종료하기 전에, 전해작용을 부가한 채의 상태에서, 연마공구(3)를 웨이퍼(W)의 표면에 접촉하지 않고, 예를 들면, 100㎛ 정도 위를 통과시킴으로써, 기계적 연마는 행하지 않고, 전해작용만에 의한 대미지 프리(damage free)의 표면을 형성할 수 있다.
이에 따라, 도 23에 나타낸 바와 같이, 층간 절연막(102) 중에는 배선(109) 및 콘택트(110)가 최종적으로 형성된다.
이어서, 배선(109) 및 콘택트(110)가 형성된 반도체장치에 대하여 플러싱을 행한다(프로세스 PR12).
이 플러싱 프로세스는 배선(109) 및 콘택트(110)가 형성된 후, 바로 세정약액, 산화 방지제를 웨이퍼(W)의 표면에 공급하면서, 웨이퍼(W)에는 통전하지 않고, 도 24에 나타낸 바와 같이, 연마공구(3)에 플러스의 펄스전압을 인가하고, 순수 세정, 약액 세정을 행하여, 웨이퍼(W)의 표면에 존재하는 슬러리(SL)나 파티클을 제거한다.
본 실시형태에서는 플러싱을 행하기 이전에도, 슬러리(SL)에 함유되는, 예를 들면, 알루미나로 이루어지는 연마숫돌입자(PT)는 분산성을 양호하게 하기 위해 포지티브로 대전시키고 있기 때문에, 동으로 이루어지는 금속막(107) 표면에 기계적으로 충돌하여 제거가공에 기여한 후 마멸되지 않고 잔류된 경우에도, 양극으로서의 금속막(107)을 구성하는 동의 표면에 매몰되지 않고, 도 23에 나타낸 바와 같이, 음극으로서의 연마공구(3) 표면에 재부착되어 다음의 가공에 기여한다. 또한, 포지티브로 대전한 파티클도 음극으로서의 연마공구(3)의 표면으로 끌어 당겨지기 때문에, 동의 표면에 매몰되지 않는다.
한편, 웨이퍼(W)의 표면에 잔존하여 네거티브로 대전하고 있는 파티클도 상기 플러싱에 의해, 웨이퍼(W)의 표면으로부터 제거할 수 있다.
또, 연마숫돌입자(PT)가 네거티브로 대전한 슬러리(SL)를 사용한 경우에도 동일하게 제거할 수 있다.
배선형성재료가 동인 경우, 산화되기 쉬어, 동 표면을 변질시키지 않고, 금속이온이나 파티클을 제거할 필요가 있지만, 본 실시형태에서는, 미리 연마숫돌입자(PT)를 포지티브로 대전시켜 두고, 또한, 플러싱에 의해 이 문제가 해결된다.
그리고, 연마숫돌입자로서, 산화 알루미늄(알루미나)을 예로서 들었지만, 산화 세륨, 실리카, 산화 게르마늄 등을 사용한 경우에도 동일하다.
이상과 같이, 본 실시형태에 관한 반도체장치의 제조방법에 의하면, 절연막(102) 내에 형성한 배선용 홈 배선 및 콘택트 홀을 매입하는 금속막(107)에 부동태막(108)을 형성하고, 금속막(107)의 볼록부에 형성된 부동태막(108)을 선택적으로 제거하고, 남은 부동태막(108)을 마스크로서 표면에 노출된 금속막(107)을 전해연마에 의해 선택적으로 제거하고, 또한 전류밀도에 집중에 의해 집중적으로 제거함으로써, 통상의 CMP와 비교하여 훨씬 고능률로 초기 요철을 평탄화할 수 있다.
또, 초기 요철이 평탄화된 금속막(107)은 전해연마와 화학기계연마가 복합된 전해복합연마에 의해 제거되기 때문에, 통상의 CMP와 비교하여 훨씬 고능률로 여분의 금속막(107)을 제거할 수 있다. 그러므로, 연마공구(3)의 가공압력을 낮게 설정해도 충분한 연마레이트가 얻어져, 금속막(107)에의 대미지를 경감할 수 있는 동시에, 디싱이나 이로전의 발생을 억제할 수 있다.
또, 본 실시형태에 관한 반도체장치의 제조방법에 의하면, 여분의 금속막(107)을 제거하여 배리어막(105)이 노출된 시점에서, 연마를 정지하여, 슬러리(SL)를 배리어막(105)에 대하여 연마레이트가 높은 것으로 변경하고, 전해전원(61)의 출력전압 등의 연마조건을 변경하여 여분의 배리어막(105)의 제거를행하기 때문에, 여분의 배리어막(105)을 확실하게 제거할 수 있어, 오버 폴리시가 필요한 경우에도, 디싱이나 이로전의 발생량을 작게 억제할 수 있다.
또, 본 실시형태에 관한 반도체장치의 제조방법에 의하면, 금속막의 연마를 전해복합연마에 의해 고능률로 행하기 때문에, 연마공구(3)의 가공압력을 저압력으로 할 수 있으므로, 예를 들면, 저소비 전력화 및 고속화 등의 관점에서 유전률을 저감하기 위해 층간 절연막(102)으로서 기계적 강도가 비교적 낮은 유기계 저유전률막이나 다공질 저유전률 절연막을 사용한 경우에도, 이들 절연막에의 대미지를 저감할 수 있다.
전술한 실시형태에서는, 금속막의 연마가공량의 절대값은 전해전류의 적산량과 연마공구(3)의 웨이퍼(W)를 통과하는 시간으로 제어할 수 있다.
전술한 실시형태에서는, 동에 의한 배선형성 프로세스의 경우를 설명했지만, 본 발명은 이에 한정되지 않고, 텅스텐, 알루미늄, 은 등 여러가지의 금속배선형성프로세스에 적용 가능하다.
또, 전술한 실시형태에서는, 슬러리(SL)를 사용한 확학기계연마와 전해액(EL)을 사용한 전해연마를 복합한 전해복합연마의 경우에 대하여 설명했지만, 본 발명은 이에 한정되지 않는다. 즉, 본 발명은 슬러리(SL)를 사용하지 않고, 전해액(EL)의 전해연마와 연마공구(3)의 연마면(3a)에 의한 기계연마에 의해 전해복합연마를 행하는 것도 가능하다.
또, 전술한 실시형태에서는, 연마공구(3)와 전극판(23) 사이를 흐르는 전류치를 모니터하고, 이 값에 따라 배리어막(105)이 노출될 때까지의 연마 프로세스를 관했지만, 모든 연마 프로세스를 모니터한 전류값으로 관리하는 것도 가능하다.
마찬가지로, 전술한 실시형태에서는, 연마공구(3)와 전극판(23) 사이의 전기저항값을 모니터하고, 이 값에 따라, 배리어막(105)의 제거 프로세스만의 관리를 행하는 구성으로 했지만, 모든 연마 프로세스를 모니터한 전기저항값으로 관리하는 것도 가능하다.
변형예 1
도 26은 본 발명에 관한 연마장치의 한 변형예를 나타낸 개략도이다.
전술한 실시형태에 관한 연마장치(1)에서는, 웨이퍼(W) 표면에의 통전을 도전성의 연마공구와, 스크러브부재(24)를 구비한 통전판(23)에 의해 행하였다.
도 26에 나타낸 바와 같이, 휠형의 연마공구(401)는 연마장치(1)의 경우와 동일하게 도전성을 갖게하는 동시에, 웨이퍼(W)를 처킹하여 회전시키는 웨이퍼 테이블(402)에도 도전성을 갖게 하는 구성으로 해도 된다. 연마공구(401)에의 급전은 전술한 실시형태와 동일한 구성으로 행한다.
이 경우에는, 웨이퍼 테이블(402)에의 통전은 웨이퍼 테이블(402)의 하부에 로터리 조인트(403)를 설치하고, 로터리 조인트(403)에 의해 회전되는 웨이퍼 테이블(402)에의 통전을 항상 유지하는 구성으로 함으로써, 전해전류의 공급을 행할 수 있다.
변형예 2
도 27은 본 발명에 관한 연마장치의 다른 변형예를 나타낸 개략도이다.
웨이퍼(W)를 처킹하여, 회전시키는 웨이퍼 테이블(502)은 웨이퍼(W)를 웨이퍼(W)의 주위에 설치한 리테이너 링(retainer ring)(504)에 의해 지지하고 있다.
연마공구(501)에는, 도전성을 갖게 하는 동시에, 리테이너 링(504)에도 도전성을 갖게 하여, 연마공구(501)에는 전술한 실시형태와 동일한 구성으로 급전한다.
또, 리테이너 링(504)은 웨이퍼(W)에 형성된 상기 배리어층 부분까지 피복하여 통전한다. 또한, 리테이너 링(504)에는, 웨이퍼 테이블(502)의 하부에 설치한 로터리 조인트(503)를 통해 급전한다.
그리고, 연마공구(501)가 웨이퍼(W)에 접촉해도, 에지 부분에서 리테이너 링(504)의 두께 이상의 간극이 유지될 수 있도록 연마공구(3)의 경사량을 크게 해둠으로써, 연마공구(501)와 리테이너 링(504)과의 간섭을 방지할 수 있다.
변형예 3
도 28은 본 발명에 관한 연마장치의 다른 실시형태를 나타낸 개략구성도이다.
도 28에 나타낸 연마장치는 종래형의 CMP장치에 본 발명의 전해연마기능을 부가한 것으로서, 정반(定盤)(201) 상에 연마 패드(연마포)(202)가 접착된 연마공구의 연마면에 웨이퍼 척(207)에 의해 처킹된 웨이퍼(W)의 전면을 회전시키면서 접촉시켜 웨이퍼(W)의 표면을 평탄화하는 연마장치이다.
연마패드(202)에는 양극전극(204)과 음극전극(203)이 방사형으로 교대로 배치되어 있다. 또, 양극전극(204)과 음극전극(203)은 절연체(206)에 의해 전기적으로 절연되어 있고, 양극전극(204)과 음극전극(203)은 정반(201)측으로부터 통전된다. 이들 양극전극(204)과 음극전극(203)과 절연체(206)에 의해 연마패드(202)은 구성되어 있다.
또, 웨이퍼 척(207)은 절연재료로 형성되어 있다.
또한, 이 연마장치에는, 연마 패드(202)의 표면에 전해액(EL) 및 슬러리(SL)를 공급하는 공급부(208)가 형성되어 있고, 전해연마 및 화학기계연마를 복합시킨 전해복합연마가 가능하게 되어 있다.
여기에서, 도 29는 상기 구성의 연마장치에 의한 전해복합 연마동작을 설명하기 위한 도이다. 그리고, 웨이퍼(W) 표면에는, 예를 들면, 동막(210)이 형성되어 있는 것으로 한다.
도 29에 나타낸 바와 같이, 전해복합연마 중에는, 웨이퍼(W) 표면에 형성된 동막(210)과 연마 패드(202)의 연마면 사이에는, 전해액(EL) 및 슬러리(SL)가 개재된 상태에서, 양극전극(204)과 음극전극(203) 사이에 직류전압이 인가되고, 전류(i)가 양극전극(204)으로부터 전해액(EL)을 통해 동막(210) 내를 이동하고 재차 전해액(EL)을 통해 음극전극(203)으로 흐른다.
이 때, 도 29에 나타낸 원(G) 내의 부근에서는, 전해작용에 의해 동막(210)이 용출되는 동시에, 동막(210)은 연마 패드(202)와 슬러리(SL)에 의한 기계적 제거작용에 의해 다시 제거된다.
이와 같은 구성으로 함으로써, 전술한 실시형태에 관한 연마장치(1)와 동일한 효과가 나타난다.
그리고, 연마패드에 형성하는 양극전극, 음극전극의 배치는 도 28의 구성에 한정되지 않고, 예를 들면, 도 30에 나타낸 바와 같이, 선형의 복수의 양극전극(222)을 종횡으로 등간격으로 배열하고, 양극전극(222)에 의해 에워싸이는 각 직사각형영역에 음극전극(223)을 배치하고, 양극전극(222)과 음극전극(223)을 절연체(224)로 전기적으로 절연한 연마패드(221)로 해도 된다.
또한, 예를 들면, 도 31에 나타낸 바와 같이, 반경이 각각 상이한 환형의 양극전극(242)을 동심 상에 배치하고, 각 양극전극(242) 간에 형성되는 환형 영역에 음극전극(243)을 각각 배치하여, 양극전극(242)과 음극전극(243)을 절연체(244)로 전기적으로 절연한 연마패드(241)로 해도 된다.
본 발명에 의하면, 기계연마와 전해연마와의 복합작용에 의해 금속막을 연마하므로, 기계연마에 의한 금속막 평탄화의 경우와 비교하여, 매우 고능률로 금속막의 볼록부의 선택적 제거 및 평탄화가 가능하게 된다.
또, 본 발명에 의하면, 연마공구를 음극으로서 통전하기 때문에, 미리 포지티브로 대전한 파티클이나 연마제 중의 연마숫돌입자가 연마공구로 끌어 당겨져, 웨이퍼 표면에 잔류되는 것을 방지할 할 수 있어, 수율의 향상을 도모할 수 있다.
또, 본 발명에 의하면, 고능률로 금속막의 제거가 가능하므로, 비교적 낮은 연마압력이라도 충분한 연마레이트가 얻어져, 연마한 금속막에 스크래치, 디싱, 이로전 등이 발생하는 것을 억제할 수 있다.
또한, 본 발명에 의하면, 비교적 낮은 연마압력이라도 충분한 연마레이트가 얻어지기 때문에, 반도체장치의 저소비 전력화 및 고속화 등의 관점에서 유전률을 저감하기 위해 층간 절연막으로서 기계적 강도가 비교적 낮은 유기계 저유전률막이나 다공질 저유전률 절연막을 사용한 경우에도, 용이하게 적용 가능하다.
또, 본 발명에 의하면, 층간 절연막 상에 남는 배리어막, 또는 금속 부분은 전해작용이 활동함으로써 효율적으로 제거되고, 절연막의 노출부분으로부터 용출이 정지되기 때문에, 연마의 정지 정밀도를 자동적으로 확보할 수 있어, 디싱, 이로전을 억제할 수 있다.
또, 본 발명에 의하면, 전해전류를 모니터링함으로써, 연마프로세스의 관리를 행할 수 있어, 연마 프로세스의 진행상태를 정확히 파악하는 것이 가능하게 된다.
또, 본 발명에 의하면, 연마공구와 전극부재 사이의 전기저항값을 모니터링함으로써, 전류가 흐르기 어려운, 또는 전류가 흐르지 않는 막과 금속막을 동시에 연마하는 경우라도, 연마 프로세스를 정확하게 관리할 수 있다.
이상, 본 발명에 대하여 구체적인 실시예를 참조하여 설명했지만, 이 기술분야에서 숙련된 사람은 본 발명의 기본 개념 및 법위를 일탈하지 않고 여러가지의 변형을 가할 수 있음을 알 수 있을 것이다.

Claims (48)

  1. 기판 상에 형성된 절연막에 배선을 형성하기 위한 배선용 홈을 형성하는 공정,
    상기 배선용 홈을 매입(埋入)하도록, 상기 절연막 상에 금속막을 퇴적시키는 공정,
    상기 절연막 상에 퇴적된 금속막 표면에 당해 금속막의 전해반응을 방해하는 작용을 발휘하는 부동태막(不動態膜)을 형성하는 공정,
    상기 금속막에 형성된 부동태막 중, 상기 배선용 홈의 매입에 의해 발생한 상기 금속막 표면에 존재하는 볼록부 상의 부동태막을 기계연마에 의해 선택적으로 제거하여, 당해 금속의 볼록부를 표면에 노출시키는 공정, 및
    상기 노출된 금속막의 볼록부를 전해연마에 의해 제거하고, 상기 배선용 홈의 매입에 의해 발생한 상기 금속막 표면의 요철(凹凸)을 평탄화하는 공정
    을 가지는 반도체장치의 제조방법.
  2. 제1항에 있어서,
    상기 표면이 평탄화된 금속막의 상기 절연막 상에 존재하는 여분의 금속막을 전해연마와 기계연마를 복합시킨 전해복합연마에 의해 제거하여, 상기 배선을 형성하는 공정을 추가로 가지는 반도체장치의 제조방법.
  3. 제2항에 있어서,
    상기 전해복합연마는 전해연마와 화학기계연마를 복합시키는 반도체장치의 제조방법.
  4. 제2항에 있어서,
    상기 배선용 홈을 형성한 후, 상기 절연막 상 및 상기 홈 내를 피복하도록 상기 금속막의 상기 절연막에의 확산을 방지하기 위한 도전성 재료로 이루어지는 배리어막(barrier film)을 형성하고, 상기 노출된 금속막의 볼록부를 평탄화한 후, 상기 절연막 상에 존재하는 여분의 금속막을 상기 전해복합연마에 의해 상기 배리어막이 표면에 노출될 때까지 제거하는 공정, 및
    상기 절연막 상에 존재하는 여분의 배리어막을 상기 절연막이 표면에 노출될 때까지 상기 전해복합연마에 의해 제거하는 공정을 추가로 가지는 반도체장치의 제조방법.
  5. 제4항에 있어서,
    도전성을 가지는 연마공구의 연마면과 상기 부동태막 사이에 전해액을 개재(介在)시키고, 상기 금속막 및 배리어막을 양극으로 하고 상기 연마공구를 음극으로 하여, 상기 금속막 및 배리어막과 상기 연마공구 사이에 전압을 인가하고,
    상기 연마공구를 상기 부동태막 표면에 상대적으로 이동시켜, 상기 금속막의 볼록부에 형성된 부동태막을 선택적으로 제거하고,
    상기 선택적으로 제거된 부동태막으로부터 노출된 상기 금속막의 볼록부를 상기 전해액의 전해작용에 의해 용출(溶出)시키는 공정을 추가로 가지는 반도체장치의 제조방법.
  6. 제5항에 있어서,
    상기 연마공구 사이에서 전압이 인가된 전극부재를 상기 금속막 및 배리어막에 접촉 또는 접근시켜 상기 금속막 및 상기 배리어막에 통전(通電)하고,
    상기 전극부재로부터 상기 금속막 및 상기 배리어막을 경유하여 상기 연마공구로 흐르는 전류를 모니터링하고, 당해 전류값의 크기에 따라 상기 금속막 및 배리어막의 연마 진행을 관리하는 공정을 추가로 가지는 반도체장치의 제조방법.
  7. 제5항에 있어서,
    상기 연마공구 사이에서 전압이 인가된 전극부재를 상기 금속막 및 배리어막에 접촉 또는 접근시켜 상기 금속막 및 상기 배리어막에 통전하고,
    상기 전극부재와 상기 연마공구 사이에 발생하는 전기저항의 크기를 모니터링하고, 당해 전기저항값에 따라 상기 금속막 및 배리어막의 연마 진행을 관리하는 공정을 추가로 가지는 반도체장치의 제조방법.
  8. 제5항에 있어서,
    상기 연마공구의 연마면과 상기 부동태막 사이에 연마숫돌입자를 함유하는 화학연마제를 개재시켜 상기 부동태막을 선택적으로 제거하는 공정을 추가로 가지는 반도체장치의 제조방법.
  9. 제5항에 있어서,
    상기 금속막과 상기 배리어막을 구성하는 각 재료에 대하여 각각 연마레이트가 높은 상이한 화학연마제를 사용하여 상기 여분의 금속막과 배리어막을 각각 제거하는 공정을 추가로 가지는 반도체장치의 제조방법.
  10. 제5항에 있어서,
    상기 여분의 배리어막을 제거하는 공정에서는, 상기 배리어막과 상기 연마공구 사이에 인가하는 전압을, 상기 여분의 금속막을 제거하는 공정에서의 상기 금속막과 상기 연마공구 사이에 인가하는 전압보다 낮게 하는 반도체장치의 제조방법.
  11. 제2항에 있어서,
    상기 배선용 홈을 형성하는 공정은 상기 배선용 홈의 형성과 함께, 상기 절연막의 하층에 형성된 불순물 확산층 또는 배선과 당해 절연막 상에 형성되는 배선을 접속하기 위한 콘택트 홀을 형성하는 공정을 가지고,
    상기 배선용 홈에 금속을 매입하는 공정은 상기 배선용 홈과 함께 상기 콘택트 홀에 금속을 매입하는 반도체장치의 제조방법.
  12. 제11항에 있어서,
    상기 배선의 형성재료에는 동을 사용하고,
    상기 배선용 홈 및 콘택트 홀에는 전기도금법을 이용하여 동을 매입하는 반도체장치의 제조방법.
  13. 제4항에 있어서,
    상기 배리어막의 형성재료에는 Ta, Ti, TaN 및 TiN 중 어느 하나를 사용하는 반도체장치의 제조방법.
  14. 제1항에 있어서,
    상기 부동태막은 상기 금속막의 표면을 산화시킨 산화막으로 이루어지는 반도체장치의 제조방법.
  15. 제14항에 있어서,
    상기 금속막의 표면에 산화제를 공급하여 상기 산화막을 형성하는 반도체장치의 제조방법.
  16. 제1항에 있어서,
    상기 부동태막은 상기 금속막을 구성하는 금속의 전해반응을 방해하는 작용을 발휘하는 재료로 이루어지는 막을 상기 금속막의 표면 상에 형성하는 반도체장치의 제조방법.
  17. 제16항에 있어서,
    상기 부동태막은 상기 금속막의 표면에 발수막(撥水膜), 오일막, 산화 방지막, 계면활성제로 이루어지는 막, 킬레트제(chelating agent)로 이루어지는 막, 및 실란 커플링제로 이루어지는 막 중 어느 하나를 형성하는 반도체장치의 제조방법.
  18. 제1항에 있어서,
    상기 부동태막은 상기 금속막보다 전기적 저항이 높고, 또한 기계적 강도가 낮은 반도체장치의 제조방법.
  19. 연마면을 가지고, 도전성을 가지는 연마공구;
    상기 연마공구를 소정의 회전축을 중심으로 회전시키고, 또한 지지하는 연마공구 회전지지수단;
    피연마(被硏磨) 대상물을 지지하여 소정의 회전축을 중심으로 회전시키는 회전지지수단;
    상기 연마공구를 상기 피연마 대상물에 대향하는 방향의 목표위치로 이동 위치결정하는 이동위치결정수단;
    상기 피연마 대상물의 피연마면과 상기 연마공구의 연마면을 소정의 평면에 따라 상대이동시키는 상대이동수단;
    상기 피연마 대상물의 피연마면 상에 전해액을 공급하는 전해액 공급수단; 및
    상기 피연마 대상물의 피연마면을 양극으로 하고 상기 연마공구를 음극으로 하여, 상기 피연마면으로부터 상기 전해액을 통해 상기 연마공구로 흐르는 전해전류를 공급하는 전해전류 공급수단
    을 가지는 연마장치.
  20. 제19항에 있어서,
    상기 피연마 대상물의 피연마면에 연마숫돌입자를 함유하는 화학연마제를 공급하는 연마제 공급수단을 추가로 가지는 연마장치.
  21. 제19항에 있어서,
    상기 전해전류 공급수단은 상기 피연마 대상물의 피연마면에 접촉 가능 또는 접근 가능하게 배치되고, 상기 피연마 대상물의 피연마면을 양극으로 하여 당해 피연마면에 통전하는 통전수단, 및
    상기 통전수단과 상기 연마공구 사이에 소정 직류전위를 인가하는 직류전원을 구비하는 연마장치.
  22. 제21항에 있어서,
    상기 직류전원은 소정 주기의 펄스형 전압을 출력하는 연마장치.
  23. 제21항에 있어서,
    상기 연마공구는 휠(wheel)형의 도전성 부재로 이루어지고, 당해 부재의 환형(環形)의 일단면이 연마면을 구성하고 있으며,
    상기 통전수단은 상기 연마공구의 내측에 당해 연마공구와 격리되어 배치되며, 상기 회전지지수단에 의해 지지되어, 상기 연마공구와 함께 회전하는 도전성의 전극판을 구비하는 연마장치.
  24. 제23항에 있어서,
    상기 전극판은 상기 피연마 대상물의 피연마면에 대향하는 측에 당해 피연마면을 스크러브(scrub)하는 면을 가지는 스크러브부재를 구비하는 연마장치.
  25. 제24항에 있어서,
    상기 스크러브부재는 상기 전해액 및 연마숫돌입자를 함유하는 화학연마제를 흡수하고, 또한 통과시킬 수 있는 재료로 형성되어 있고, 상기 전극판측으로부터 공급되는 전해액 및/또는 화학연마제를 피연마 대상물의 피연마면에 공급하는 연마장치.
  26. 제21항에 있어서,
    상기 연마공구는 상기 회전지지수단에 연결된 도전성 부재에 의해 지지되어 있고, 상기 회전하는 도전성 부재에 접촉하는 통전 브러시(brush)를 통해 통전되는 연마장치.
  27. 제23항에 있어서,
    상기 전극부재는 상기 피연마 대상물의 피연마면에 형성된 피(被)전해금속보다 귀한 금속으로 이루어지는 연마장치.
  28. 제19항에 있어서,
    상기 피연마 대상물의 피연마면으로부터 상기 연마공구로 흐르는 전해전류의 값을 검출하는 전류검출수단을 추가로 구비하는 연마장치.
  29. 제23항에 있어서,
    상기 피연마 대상물의 피연마면을 경유한 상기 전극부재와 상기 연마공구 사이의 전기저항을 검출하는 저항값 검출수단을 추가로 구비하는 연마장치.
  30. 제29항에 있어서,
    상기 전류검출수단의 검출신호에 따라, 상기 전해전류의 값이 일정하게 되도록 상기 연마공구와 상기 피연마 대상물과의 대향방향의 위치를 제어하는 제어수단을 추가로 가지는 연마장치.
  31. 피연마 대상물의 피연마면의 전면(全面)으로 회전하면서 접촉하는 연마면을 가지는 연마공구를 구비하고, 상기 피연마 대상물을 상기 연마면에 회전시키면서 접촉시켜 평탄화 연마하는 연마장치로서,
    상기 연마면 상에 전해액을 공급하는 전해액 공급수단을 가지고,
    상기 연마면에 상기 피연마 대상물의 피연마면에 통전 가능한 양극전극 및 음극전극을 구비하고,
    상기 전해액에 의한 전해연마와 상기 연마면에 의한 기계연마를 복합한 전해복합연마에 의해 상기 피연마 대상물의 피연마면을 평탄화 연마하는
    연마장치.
  32. 제31항에 있어서,
    상기 연마면에 연마숫돌입자를 함유하는 화학연마제를 공급하는 연마제 공급수단을 추가로 가지고,
    상기 전해액에 의한 전해연마와 상기 연마면 및 상기 연마제에 의한 화학기계연마를 복합한 전해복합연마에 의해 상기 피연마 대상물의 피연마면을 평탄화 연마하는 연마장치.
  33. 도전성 연마공구의 연마면과 금속막이 최소한 표면 또는 내층에 형성된 피연마 대상물의 표면을 전해액을 개재시켜 누르고,
    상기 연마공구를 음극으로 하고 상기 피연마 대상물의 표면을 양극으로 하여, 상기 피연마 대상물의 표면으로부터 상기 연마공구에 상기 전해액을 통해 흐르는 전해전류를 공급하고,
    상기 연마공구와 상기 피연마 대상물을 함께 회전시키면서 소정의 평면에 따라 상대이동시키고,
    상기 전해액에 의한 전해연마 및 상기 연마면에 의한 기계연마를 복합한 전해복합연마에 의해 상기 피연마 대상물에 형성된 금속막을 평탄화하는
    연마방법.
  34. 제33항에 있어서,
    상기 연마면과 상기 피연마 대상물의 표면 사이에 상기 전해액과 함께 연마숫돌입자를 함유하는 화학연마제를 개재시키고, 상기 전해액에 의한 전해연마와 상기 연마면 및 상기 연마제에 의한 화학기계연마를 복합한 전해복합연마에 의해 상기 피연마 대상물에 형성된 금속막을 평탄화하는 공정을 추가로 가지는 연마방법.
  35. 제33항에 있어서,
    상기 피연마 대상물에는, 상이한 재료로 이루어지는 복수의 막이 적층되어 있고,
    상기 각 막 재료의 전기적 특성의 상위에 의해 변화되는 상기 전해액을 통해 상기 피연마 대상물의 표면으로부터 상기 연마공구로 흐르는 전해전류를 모니터링하여, 당해 전해전류의 크기에 따라 연마의 진행을 관리하는 연마방법.
  36. 제33항에 있어서,
    상기 연마공구와 상기 피연마 대상물의 표면 사이에, 소정 주기의 펄스형 전압을 인가하여 상기 전해전류를 공급하는 공정을 추가로 가지는 연마방법.
  37. 제33항에 있어서,
    전극부재를 상기 전해액이 공급된 상기 피연마 대상물의 표면에 접근 또는 맞닿게 하여, 상기 피연마 대상물의 표면에 통전하는 공정을 추가로 가지는 연마방법.
  38. 제37항에 있어서,
    상기 전극부재를 상기 연마공구와 함께 회전시키고, 또한 상기 피연마 대상물에 대하여 상대이동시키면서 상기 피연마 대상물에 형성된 금속막에 통전하는 공정을 추가로 가지는 연마방법.
  39. 제37항에 있어서,
    상기 피연마 대상물의 표면을 경유한 상기 전극부재와 상기 연마공구 사이의 전기저항의 크기에 따라, 상기 피연마 대상물의 연마 진행을 관리하는 공정을 추가로 가지는 연마방법.
  40. 제34항에 있어서,
    상기 연마제에 함유되는 연마숫돌입자를 포지티브로 대전(帶電)시키는 공정을 추가로 가지는 연마방법.
  41. 피연마 대상물에 형성된 금속막의 표면에 당해 금속막의 전해반응을 방해하는 작용을 발휘하는 부동태막을 형성하는 공정;
    도전성 연마공구의 연마면과 상기 금속막 사이에 전해액을 개재시켜 당해 연마면과 금속막을 누르고, 또한 상기 연마공구와 상기 금속막 사이에 소정의 전압을 인가하는 공정;
    상기 연마공구의 연마면과 상기 피연마 대상물의 금속막을 소정의 평면에 따라 상대이동시키고, 상기 금속막 중 상기 연마공구의 연마면에 대하여 돌출된 볼록부 상의 부동태막을 상기 연마공구의 기계연마에 의해 선택적으로 제거하는 공정; 및
    상기 부동태막이 제거되어 표면에 노출된 금속막의 볼록부를 상기 전해액에 의한 전해연마작용에 의해 제거하여 상기 금속막을 평탄화하는 공정
    을 가지는 연마방법.
  42. 제41항에 있어서,
    상기 연마면과 상기 금속막 사이에 상기 전해액과 함께 연마숫돌입자를 함유하는 화학연마제를 개재시키고, 상기 연마면 및 상기 연마숫돌입자에 의한 화학기계연마에 의해 상기 부동태막을 선택적으로 제거하는 공정을 추가로 가지는 연마방법.
  43. 제41항에 있어서,
    상기 부동태막은 상기 금속막의 표면을 산화시킨 산화막으로 이루어지는 연마방법.
  44. 제41항에 있어서,
    상기 부동태막은 상기 금속막을 구성하는 금속의 전해반응을 방해하는 작용을 발휘하는 재료로 이루어지는 막을 상기 금속막의 표면 상에 형성하는 연마방법.
  45. 제41항에 있어서,
    상기 부동태막은 상기 금속막보다 전기적 저항이 높고, 또한 기계적 강도가 낮은 연마방법.
  46. 제41항에 있어서,
    전극부재를 상기 금속막의 표면에 접근 또는 맞닿게 하여, 상기 금속막에 통전하는 공정을 추가로 가지는 연마방법.
  47. 제46항에 있어서,
    상기 전극부재와 상기 연마공구 사이의 전기저항의 크기에 따라 연마의 진행을 관리하는 공정을 추가로 가지는 연마방법.
  48. 제42항에 있어서,
    상기 연마제에 함유되는 연마숫돌입자를 포지티브로 대전시키는 공정을 추가로 가지는 연마방법.
KR1020000052728A 1999-09-07 2000-09-06 반도체장치의 제조방법, 연마장치 및 연마방법 KR100745102B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-253605 1999-09-07
JP25360599A JP4513145B2 (ja) 1999-09-07 1999-09-07 半導体装置の製造方法および研磨方法

Publications (2)

Publication Number Publication Date
KR20010030284A true KR20010030284A (ko) 2001-04-16
KR100745102B1 KR100745102B1 (ko) 2007-08-01

Family

ID=17253708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000052728A KR100745102B1 (ko) 1999-09-07 2000-09-06 반도체장치의 제조방법, 연마장치 및 연마방법

Country Status (4)

Country Link
US (2) US6693036B1 (ko)
JP (1) JP4513145B2 (ko)
KR (1) KR100745102B1 (ko)
TW (1) TW507318B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100558692B1 (ko) * 2002-12-02 2006-03-10 학교법인고려중앙학원 반도체 집적회로 제조 방법
KR101018187B1 (ko) * 2001-04-24 2011-02-28 에이씨엠 리서치, 인코포레이티드 더미 구조물들을 사용하여 트렌치 또는 비아를 구비한 웨이퍼 상의 금속층을 전해연마하는 방법

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100537207B1 (ko) * 1999-06-30 2005-12-16 주식회사 하이닉스반도체 불활성금속의 화학적 기계적 연마방법
US6379223B1 (en) 1999-11-29 2002-04-30 Applied Materials, Inc. Method and apparatus for electrochemical-mechanical planarization
US6299741B1 (en) * 1999-11-29 2001-10-09 Applied Materials, Inc. Advanced electrolytic polish (AEP) assisted metal wafer planarization method and apparatus
US7303462B2 (en) * 2000-02-17 2007-12-04 Applied Materials, Inc. Edge bead removal by an electro polishing process
US7066800B2 (en) 2000-02-17 2006-06-27 Applied Materials Inc. Conductive polishing article for electrochemical mechanical polishing
US6848970B2 (en) 2002-09-16 2005-02-01 Applied Materials, Inc. Process control in electrochemically assisted planarization
US20040182721A1 (en) * 2003-03-18 2004-09-23 Applied Materials, Inc. Process control in electro-chemical mechanical polishing
US6537144B1 (en) 2000-02-17 2003-03-25 Applied Materials, Inc. Method and apparatus for enhanced CMP using metals having reductive properties
US8003595B2 (en) * 2000-03-01 2011-08-23 Cellectis Amino acid sequences facilitating penetration of a substance of interest into cells and/or cell nuclei
JP4644954B2 (ja) * 2000-03-09 2011-03-09 ソニー株式会社 研磨装置
US7153410B2 (en) * 2000-08-30 2006-12-26 Micron Technology, Inc. Methods and apparatus for electrochemical-mechanical processing of microelectronic workpieces
US7078308B2 (en) 2002-08-29 2006-07-18 Micron Technology, Inc. Method and apparatus for removing adjacent conductive and nonconductive materials of a microelectronic substrate
US7094131B2 (en) * 2000-08-30 2006-08-22 Micron Technology, Inc. Microelectronic substrate having conductive material with blunt cornered apertures, and associated methods for removing conductive material
US7192335B2 (en) * 2002-08-29 2007-03-20 Micron Technology, Inc. Method and apparatus for chemically, mechanically, and/or electrolytically removing material from microelectronic substrates
US7134934B2 (en) * 2000-08-30 2006-11-14 Micron Technology, Inc. Methods and apparatus for electrically detecting characteristics of a microelectronic substrate and/or polishing medium
US7129160B2 (en) 2002-08-29 2006-10-31 Micron Technology, Inc. Method for simultaneously removing multiple conductive materials from microelectronic substrates
US7112121B2 (en) * 2000-08-30 2006-09-26 Micron Technology, Inc. Methods and apparatus for electrical, mechanical and/or chemical removal of conductive material from a microelectronic substrate
US7074113B1 (en) * 2000-08-30 2006-07-11 Micron Technology, Inc. Methods and apparatus for removing conductive material from a microelectronic substrate
US7153195B2 (en) * 2000-08-30 2006-12-26 Micron Technology, Inc. Methods and apparatus for selectively removing conductive material from a microelectronic substrate
US7160176B2 (en) * 2000-08-30 2007-01-09 Micron Technology, Inc. Methods and apparatus for electrically and/or chemically-mechanically removing conductive material from a microelectronic substrate
US7220166B2 (en) * 2000-08-30 2007-05-22 Micron Technology, Inc. Methods and apparatus for electromechanically and/or electrochemically-mechanically removing conductive material from a microelectronic substrate
US6867448B1 (en) 2000-08-31 2005-03-15 Micron Technology, Inc. Electro-mechanically polished structure
US6896776B2 (en) 2000-12-18 2005-05-24 Applied Materials Inc. Method and apparatus for electro-chemical processing
US7582564B2 (en) * 2001-03-14 2009-09-01 Applied Materials, Inc. Process and composition for conductive material removal by electrochemical mechanical polishing
US6811680B2 (en) * 2001-03-14 2004-11-02 Applied Materials Inc. Planarization of substrates using electrochemical mechanical polishing
US7323416B2 (en) * 2001-03-14 2008-01-29 Applied Materials, Inc. Method and composition for polishing a substrate
US6899804B2 (en) * 2001-12-21 2005-05-31 Applied Materials, Inc. Electrolyte composition and treatment for electrolytic chemical mechanical polishing
US20060169597A1 (en) * 2001-03-14 2006-08-03 Applied Materials, Inc. Method and composition for polishing a substrate
US7160432B2 (en) * 2001-03-14 2007-01-09 Applied Materials, Inc. Method and composition for polishing a substrate
JP2005229121A (ja) * 2001-03-16 2005-08-25 Ebara Corp 配線形成装置及びその方法
CN101524826A (zh) * 2001-05-29 2009-09-09 株式会社荏原制作所 基片托板系统与用于抛光基片的方法
JP4043234B2 (ja) * 2001-06-18 2008-02-06 株式会社荏原製作所 電解加工装置及び基板処理装置
US7638030B2 (en) * 2001-06-18 2009-12-29 Ebara Corporation Electrolytic processing apparatus and electrolytic processing method
KR100598477B1 (ko) * 2001-06-21 2006-07-11 마이크론 테크놀로지 인코포레이티드 무딘 코너형 간극들을 갖는 도전 재료를 구비한 마이크로전자 기판과, 도전 재료를 제거하기 위한 연관된 방법들
CN100413037C (zh) * 2001-06-21 2008-08-20 微米技术有限公司 从微电子基底中电、机械和/或化学除去导电材料的方法和装置
US6592742B2 (en) 2001-07-13 2003-07-15 Applied Materials Inc. Electrochemically assisted chemical polish
US6863794B2 (en) 2001-09-21 2005-03-08 Applied Materials, Inc. Method and apparatus for forming metal layers
WO2003054255A1 (en) * 2001-12-13 2003-07-03 Ebara Corporation Electrolytic processing apparatus and method
US20070295611A1 (en) * 2001-12-21 2007-12-27 Liu Feng Q Method and composition for polishing a substrate
JP2003205428A (ja) * 2002-01-08 2003-07-22 Ebara Corp 電解加工装置及び方法
US6951599B2 (en) 2002-01-22 2005-10-04 Applied Materials, Inc. Electropolishing of metallic interconnects
US6837983B2 (en) * 2002-01-22 2005-01-04 Applied Materials, Inc. Endpoint detection for electro chemical mechanical polishing and electropolishing processes
TWI277473B (en) * 2002-01-31 2007-04-01 Ebara Corp Electrolytic processing apparatus and method, fixing method, fixing structure for ion exchanging member
EP1489204A4 (en) * 2002-03-25 2008-01-02 Ebara Corp ELECTROCHEMICAL MACHINE AND METHOD FOR ELECTROCHEMICAL MACHINING
JP2003311538A (ja) * 2002-04-23 2003-11-05 Sony Corp 研磨方法、研磨装置及び半導体装置の製造方法
JP2003332274A (ja) * 2002-05-17 2003-11-21 Tokyo Seimitsu Co Ltd 化学的機械研磨方法及び化学的機械研磨装置
TWI291732B (en) * 2002-05-17 2007-12-21 Ebara Corp Substrate treating device and substrate treating method
JP2003342800A (ja) * 2002-05-21 2003-12-03 Sony Corp 研磨方法および研磨装置、並びに半導体装置の製造方法
US20050061674A1 (en) * 2002-09-16 2005-03-24 Yan Wang Endpoint compensation in electroprocessing
WO2004033765A1 (en) * 2002-10-08 2004-04-22 Ebara Corporation Electrode for electrolytic processing
JP2004179588A (ja) * 2002-11-29 2004-06-24 Sanyo Electric Co Ltd 半導体装置の製造方法
US6920689B2 (en) * 2002-12-06 2005-07-26 Formfactor, Inc. Method for making a socket to perform testing on integrated circuits
US7842169B2 (en) 2003-03-04 2010-11-30 Applied Materials, Inc. Method and apparatus for local polishing control
JP2004327561A (ja) * 2003-04-22 2004-11-18 Ebara Corp 基板処理方法及び基板処理装置
EP1473387A1 (de) * 2003-05-02 2004-11-03 Siemens Aktiengesellschaft Verfahren zur Entschichtung eines Bauteils
US7390429B2 (en) * 2003-06-06 2008-06-24 Applied Materials, Inc. Method and composition for electrochemical mechanical polishing processing
WO2005018650A2 (fr) * 2003-08-14 2005-03-03 Diatos Composition anti-bacterienne plus particulierement contre les bacteries gram negatif comprenent un peptide et un agent anti-bacterien avantageusement hydrophobe
US7112122B2 (en) * 2003-09-17 2006-09-26 Micron Technology, Inc. Methods and apparatus for removing conductive material from a microelectronic substrate
US20050092620A1 (en) * 2003-10-01 2005-05-05 Applied Materials, Inc. Methods and apparatus for polishing a substrate
US7527723B2 (en) 2004-01-16 2009-05-05 Ebara Corporation Electrolytic processing apparatus and electrolytic processing method
US20060021974A1 (en) * 2004-01-29 2006-02-02 Applied Materials, Inc. Method and composition for polishing a substrate
US7390744B2 (en) * 2004-01-29 2008-06-24 Applied Materials, Inc. Method and composition for polishing a substrate
US7153777B2 (en) 2004-02-20 2006-12-26 Micron Technology, Inc. Methods and apparatuses for electrochemical-mechanical polishing
IL161771A0 (en) * 2004-05-04 2005-11-20 J G Systems Inc Method and composition to minimize dishing in semiconductor wafer processing
WO2005123317A1 (en) * 2004-06-11 2005-12-29 Applied Materials, Inc. Edge bead removal by an electro polishing process
EP1612299B1 (de) * 2004-06-30 2008-03-19 Siemens Aktiengesellschaft Verfahren und Vorrichtung zur Oberflächenbehandlung eines Bauteils
US20060043534A1 (en) * 2004-08-26 2006-03-02 Kirby Kyle K Microfeature dies with porous regions, and associated methods and systems
US7566391B2 (en) * 2004-09-01 2009-07-28 Micron Technology, Inc. Methods and systems for removing materials from microfeature workpieces with organic and/or non-aqueous electrolytic media
US7084064B2 (en) * 2004-09-14 2006-08-01 Applied Materials, Inc. Full sequence metal and barrier layer electrochemical mechanical processing
KR100905561B1 (ko) * 2004-09-14 2009-07-02 어플라이드 머티어리얼스, 인코포레이티드 금속 및 배리어 층의 전기화학적 기계적 프로세싱 공정
JP2006173390A (ja) * 2004-12-16 2006-06-29 Oki Electric Ind Co Ltd 半導体装置の製造方法
TW200629392A (en) * 2004-12-22 2006-08-16 Ebara Corp Flattening method and flattening apparatus
WO2006081589A2 (en) * 2005-01-28 2006-08-03 Applied Materials, Inc. Tungsten electroprocessing
US20060169674A1 (en) * 2005-01-28 2006-08-03 Daxin Mao Method and composition for polishing a substrate
JP4582409B2 (ja) * 2005-02-23 2010-11-17 株式会社東京精密 電解加工装置及び加工方法
US20060219663A1 (en) * 2005-03-31 2006-10-05 Applied Materials, Inc. Metal CMP process on one or more polishing stations using slurries with oxidizers
US20060249394A1 (en) * 2005-05-05 2006-11-09 Applied Materials, Inc. Process and composition for electrochemical mechanical polishing
US20060249395A1 (en) * 2005-05-05 2006-11-09 Applied Material, Inc. Process and composition for electrochemical mechanical polishing
US20070235345A1 (en) * 2006-04-07 2007-10-11 Applied Materials, Inc. Polishing method that suppresses hillock formation
US20070254485A1 (en) * 2006-04-28 2007-11-01 Daxin Mao Abrasive composition for electrochemical mechanical polishing
KR100815188B1 (ko) * 2006-06-29 2008-03-19 주식회사 하이닉스반도체 반도체 소자의 제조방법 및 이를 이용한 낸드 플래시메모리 소자의 제조방법
US7422982B2 (en) * 2006-07-07 2008-09-09 Applied Materials, Inc. Method and apparatus for electroprocessing a substrate with edge profile control
US20080142375A1 (en) * 2006-12-13 2008-06-19 Francois Doniat Electrolyte formulation for electrochemical mechanical planarization
FR2911240B1 (fr) 2007-01-10 2009-04-10 Halys Soc Par Actions Simplifi Systeme de terminaisons d'appels vers des numeros de mobiles par ip sans cooperation du reseau de mobile
JP2008177180A (ja) * 2007-01-16 2008-07-31 Ebara Corp 配線基板研磨用前処理液、研磨方法、配線基板製造方法及び配線基板製造装置
US8383003B2 (en) * 2008-06-20 2013-02-26 Nexplanar Corporation Polishing systems
CN102412136B (zh) * 2011-05-13 2014-03-12 上海华力微电子有限公司 一种消除金属表面突起物的化学机械抛光装置及方法
CN103904011B (zh) * 2012-12-28 2016-12-28 上海微电子装备有限公司 翘曲硅片吸附装置及其吸附方法
AT518722B1 (de) * 2016-05-25 2020-10-15 Minebea Mitsumi Inc Elektrode zur elektrochemischen Bearbeitung eines metallischen Werkstücks
JP6938262B2 (ja) * 2017-07-24 2021-09-22 株式会社ディスコ ウエーハの加工方法
JP7104512B2 (ja) * 2017-12-18 2022-07-21 株式会社ディスコ 保持テーブル及び保持テーブルを備える研磨装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2565385B2 (ja) * 1988-09-30 1996-12-18 理化学研究所 電解ドレッシング研削法と導電性砥石を工具に兼用した研磨法の複合加工方法および装置
US6159858A (en) * 1995-07-04 2000-12-12 Fujitsu Limited Slurry containing manganese oxide and a fabrication process of a semiconductor device using such a slurry
JP3230986B2 (ja) * 1995-11-13 2001-11-19 株式会社東芝 ポリッシング方法、半導体装置の製造方法及び半導体製造装置。
US5575706A (en) * 1996-01-11 1996-11-19 Taiwan Semiconductor Manufacturing Company Ltd. Chemical/mechanical planarization (CMP) apparatus and polish method
JP4204649B2 (ja) * 1996-02-05 2009-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5823854A (en) * 1996-05-28 1998-10-20 Industrial Technology Research Institute Chemical-mechanical polish (CMP) pad conditioner
US5637031A (en) * 1996-06-07 1997-06-10 Industrial Technology Research Institute Electrochemical simulator for chemical-mechanical polishing (CMP)
US6126853A (en) * 1996-12-09 2000-10-03 Cabot Microelectronics Corporation Chemical mechanical polishing slurry useful for copper substrates
US5911619A (en) * 1997-03-26 1999-06-15 International Business Machines Corporation Apparatus for electrochemical mechanical planarization
JPH1137374A (ja) * 1997-07-25 1999-02-12 Sekisui Chem Co Ltd 電気融着式配管部材及び電気融着式配管部材の製造方法
JP3371775B2 (ja) * 1997-10-31 2003-01-27 株式会社日立製作所 研磨方法
US6096652A (en) * 1997-11-03 2000-08-01 Motorola, Inc. Method of chemical mechanical planarization using copper coordinating ligands
AU1468199A (en) * 1997-11-25 1999-06-15 Johns Hopkins University, The Electrochemical-control of abrasive polishing and machining rates
US6153043A (en) * 1998-02-06 2000-11-28 International Business Machines Corporation Elimination of photo-induced electrochemical dissolution in chemical mechanical polishing
JP2000040679A (ja) * 1998-07-24 2000-02-08 Hitachi Ltd 半導体集積回路装置の製造方法
JP2000208443A (ja) * 1999-01-13 2000-07-28 Sony Corp 電子装置の製造方法および製造装置
US6121149A (en) * 1999-04-22 2000-09-19 Advanced Micro Devices, Inc. Optimized trench/via profile for damascene filling
US6297159B1 (en) * 1999-07-07 2001-10-02 Advanced Micro Devices, Inc. Method and apparatus for chemical polishing using field responsive materials

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101018187B1 (ko) * 2001-04-24 2011-02-28 에이씨엠 리서치, 인코포레이티드 더미 구조물들을 사용하여 트렌치 또는 비아를 구비한 웨이퍼 상의 금속층을 전해연마하는 방법
KR100558692B1 (ko) * 2002-12-02 2006-03-10 학교법인고려중앙학원 반도체 집적회로 제조 방법

Also Published As

Publication number Publication date
KR100745102B1 (ko) 2007-08-01
JP4513145B2 (ja) 2010-07-28
US6693036B1 (en) 2004-02-17
TW507318B (en) 2002-10-21
US20050016960A1 (en) 2005-01-27
US7232760B2 (en) 2007-06-19
JP2001077117A (ja) 2001-03-23

Similar Documents

Publication Publication Date Title
KR100745102B1 (ko) 반도체장치의 제조방법, 연마장치 및 연마방법
KR100741148B1 (ko) 반도체 소자의 제조 및 연마 방법, 및 연마 장치
KR100780257B1 (ko) 연마 방법, 연마 장치, 도금 방법 및 도금 장치
US5807165A (en) Method of electrochemical mechanical planarization
JP2893012B2 (ja) ワークピースを平坦化する方法および装置
US8268135B2 (en) Method and apparatus for electrochemical planarization of a workpiece
US6902659B2 (en) Method and apparatus for electro-chemical mechanical deposition
US6464855B1 (en) Method and apparatus for electrochemical planarization of a workpiece
US20040248412A1 (en) Method and composition for fine copper slurry for low dishing in ECMP
JP2002254248A (ja) 電解加工装置
US7361582B2 (en) Method of forming a damascene structure with integrated planar dielectric layers
JP4644954B2 (ja) 研磨装置
US20070034502A1 (en) Electrolytic processing apparatus
US20070034525A1 (en) Electrolytic processing method
JP2001326204A (ja) 半導体装置の製造方法および研磨方法
KR20050005389A (ko) 연마 방법 및 연마 장치와, 반도체 장치의 제조 방법
WO2003090964A1 (fr) Systeme et procede de polissage
KR20040067893A (ko) 전해 연마 장치 및 연마 방법
US20040043608A1 (en) Method for manufacturing semiconductor device and apparatus for manufacturing thereof
KR100791907B1 (ko) 연마 장치
WO2010052917A1 (ja) 研磨ヘッド、研磨装置及び基板研磨体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120713

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee