KR20010029930A - 전자 부품용 금속 재료, 전자 부품, 전자 장치, 및 금속재료의 처리 방법 - Google Patents

전자 부품용 금속 재료, 전자 부품, 전자 장치, 및 금속재료의 처리 방법 Download PDF

Info

Publication number
KR20010029930A
KR20010029930A KR1020000039875A KR20000039875A KR20010029930A KR 20010029930 A KR20010029930 A KR 20010029930A KR 1020000039875 A KR1020000039875 A KR 1020000039875A KR 20000039875 A KR20000039875 A KR 20000039875A KR 20010029930 A KR20010029930 A KR 20010029930A
Authority
KR
South Korea
Prior art keywords
metal material
electrode
electronic
wiring pattern
contact
Prior art date
Application number
KR1020000039875A
Other languages
English (en)
Other versions
KR100715405B1 (ko
Inventor
우에노다까시
아라따니가쯔히사
Original Assignee
후루야메탈스 가부시끼가이샤
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루야메탈스 가부시끼가이샤, 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 후루야메탈스 가부시끼가이샤
Publication of KR20010029930A publication Critical patent/KR20010029930A/ko
Application granted granted Critical
Publication of KR100715405B1 publication Critical patent/KR100715405B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/06—Alloys based on silver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53247—Noble-metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Conductive Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Weting (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 전자 부품용 금속 재료, 전자 부품, 전자 장치, 금속 재료 처리 방법, 및 전기 광학 부품에 관한 것이다. 예를 들어, 본 발명은 액정 디스플레이 패널, 다양한 반도체 장치, 와이어링 기판, 칩 부품 등에 응용된다. 본 발명은 종래 기술에 비해 저 저항, 높은 안정성, 및 보다 우수한 처리 능력으로 특징되는 전자 부품용 금속 재료를 제안한다. 본 발명은 또한, 이러한 금속 재료를 사용하는 전자 부품 및 전자 장치를 제안한다. 응용가능한 금속 재료로는, 주성분으로서 Ag, 0.1 내지 3 wt%의 Pd, 및 총 0.1 내지 3 wt%의 Al 등의 원소를 함유한 합금이다.

Description

전자 부품용 금속 재료, 전자 부품, 전자 장치, 및 금속 재료의 처리 방법{METAL MATERIAL FOR ELECTRONIC PARTS, ELECTRONIC PARTS, ELECTRONIC APPARATUSES, AND METHOD OF PROCESSING METAL MATERIALS}
본 발명은 전자 부품용 금속 재료, 전자 부품, 전자 장치, 및 금속 재료의 처리 방법에 관한 것이다. 예를 들어, 본 발명은 액정 디스플레이 패널(panel), 다양한 반도체 장치, 와이어링 보드, 칩 부품 등에 적용될 수 있다. 본 발명은 금속 재료, 보다 구체적으로는 0.1 ~ 3 wt%의 Pd와, 0.1 ~ 3 wt%의 Al과 같은 원소를 주요 혼합물로 하는 Ag를 포함한 합금을 사용한다. 따라서, 본 발명은 전자 부품용 금속 재료, 및 이러한 금속 재료를 사용한 전자 부품 및 장치를 제공하며, 금속 재료는 종래 기술보다 낮은 저항성, 고 안정성, 및 더 우수한 처리능력으로 특징지어진다.
종래의 와이어, 전극, 및 전자 부품의 컨택트와 장치는 와이어링 패턴을 형성하기 위해, Cu, Al, Mo, Ta, W, Cr 등을 포함한 순수 금속과, Al-Cu, Al-Cu-Si, Al-Pd, TaSi, WSi 등을 포함한 합금과 같은 금속 재료를 사용한다.
예를 들어, 평평한 패널 디스플레이를 구성하는 투명 액정 디스플레이 패널은 일반적으로, 우수한 에칭 특성 및 저 전기 저항 때문에, 와이어링 재료로써, 순수 Al을 사용한다. 그러나, 순수 Al은 660℃의 낮은 융점의 특성을 나타낸다. 액정 디스플레이 패널용의 와이어링 재료로써 순수한 Al을 사용하면, 와이어링 막 형성 이후의 화학적 증기 피착(CVD)에 대해 대략 300℃ ~ 400℃로 열 처리하는 동안, 힐락(hillock) 및 휘스커(whisker)와 같은 결함(defect)을 일으킬 가능성이 있다. 어떤 유형의 액정 디스플레이 패널들은 순수 Al 대신 고온에서 안정된 Ta, Mo, Cr, 및 W 등과 같이, 와이어링하는 데 고융점 물질을 사용함으로써, 이러한 결점들을 방지한다.
반사형 액정 디스플레이 패널은 액정 셀을 통해 전도된 광을 반사하는 고-반사율 층을 필요로 한다. 이러한 고-반사율 층 또는 고-반사율 층으로 작용하는 와이어링 패턴에 대한 부재와 전극은 부재들은 순수 Al, Al계 합금, 순수 Ag, Ag계 합금, Au 등을 사용한다. 전기-광학 부분(이후로는 마이크로 미러(micromirror)를 사용한 전기-광학 부분으로 불리어짐)은 실리콘 칩과 각 미러(mirror)의 광학 변조(optical modulation)에 의한 디스플레이 이미지상에 구성된 마이크로 미러를 사용한다. 이러한 전기-광학 부분은 미러 부재용으로 순수 Al을 사용한다.
종래의 전자 장치에 사용된 금속 재료보다 낮은 전기 저항, 고 안정성, 및 더 우수한 처리 능력으로 특징지어진 금속 재료가 제공된다면, 다양한 전자 부품에 대해 이러한 금속 재료를 사용할 때, 성능을 향상시키며, 제조 공정을 단순화할 수 있다.
투명 액정 디스플레이 패널은 결함을 방지하기 위해 순수 Al 대신 Ta, Mo, Cr, W 등을 사용한다. 그러나, 표 1에 도시된 바와 같이, 이들 재료는 순수 Al에 비해 저항이 더 크다는 단점을 갖는다. 투명 액정 디스플레이 패널이 더 커지고 더 높은 해상도를 제공한다면, 와이어링 패턴에 대한 와이어 길이가 증가하고 와이어링 패턴이 훨신 정교해져서, 신뢰할 수 있는 동작을 쉽게 제공하기 어렵다. 이러한 이유로, 투명 액정 디스플레이 패널에 대해 최적의 와이어링 재료를 이용할 수 없다.
반사형 액정 디스플레이 패널과 마이크로 미러를 사용한 전기-광학 부분은 와이어와 전극이 고-반사율 층으로서 제공하도록 한다. 이 경우에, 투명 액정 디스플레이 패널에 대해 와이어링 재료 특성에 고 반사율 층에 대한 요구사항을 추가할 필요가 있다.
고 반사율 층상에서 효과적으로 반사하는 입사(incident) 광의 관점에서, 순수 Ag는 고-반사율 층에 대해 최적의 물질이며, 그 이유는 순수 Ag는 가시 광선의 파장 영역에 최고 반사율을 제공하기 때문이다. 그러나, 순수 Ag는 약한 부식 저항을 가지며, 와이어링 또는 전극 재료용으로 적합하지 않다. 이러한 이유로, 최적의 와이어링 재료는 또한, 반사형 액정 디스플레이 패널과 마이크로 미러를 사용한 전기-광학 부분에 항상 이용될 수 없다.
이들 관점을 고려하여, 반사형 액정 디스플레이 패널은 고 반사율 막과 와이어링 전극 층상에 또는 이들 위와 아래에 형성된 배리어 층을 사용하여, 부식(corrosion) 저항을 향상시킨다. 그러나, 배리어 층을 형성하기 위해 단계를 증가시키면 제조 공정이 복잡해진다. 또한, 배리어 층이 형성되면, 고온 조건하에서는 배리어 층의 신뢰성이 불안정하게 남아있다.
저 저항 와이어링 재료 Au, Cu, 및 Ag는 Al의 저항보다 더 낮은 저항 특성을 나타낸다. 그러나, Au는 쉽게 이용될 수 없다. Cu는 나쁜 부식 저항 특성으로 특징되기 때문에, 에칭에 의해 열화된 처리 능력을 제공하며, 정교한 처리를 하기 어렵다. Ag는 염화물, 황, 및 황화물에 매우 잘 반응하여서, 정교한 처리와 부식 저항에서 문제를 발생시킨다.
예를 들어, Ag는 염소 함유 에칭 가스에 의한 건조 에칭 공정동안 과다하게 반응한다. 에칭 공정이 진행함에 따라서, Ag는 에칭 가스내의 염소와 반응하여서, 와이어링 패턴의 경계 표면상에 AgCl을 생성한다. 이 AgCl은 전기 전도성과 열 전도성을 열화시킨다.
Ag가 부식 저항에 관련하여 문제를 일으키는 보기가 여기에 있다. 반사형 액정 디스플레이 패널에 Ag가 적용되면, 투명 도전층과의 직접 컨택트(contact)에 의해 인터페이스상에서 산소 또는 소량의 황 등과 반응할 가능성이 매우 높다. Al과 유사하게, 기판 층상에 배리어 층을 형성하거나, 또는 샌드위치 구조로 배리어 층 사이에 기판 층을 위치시키는 것이 필요하다.
많은 경우에, 이들 액정 디스플레이 패널은 구동 장치로서, 비결정 실리콘 또는 다결정 실리콘을 포함한 TFT(Thin Film Transistor)를 사용한다. 현재, 구동 장치의 관점에서 최적의 전극 재료가 이용될 수 없다.
이들 구동 장치 중의 어떠한 것은 전극의 금속 재료를 산화시키고, 이러한 전극과 실리콘 활성 소자 사이에 게이트 절연성 막을 형성함으로써, 제조 공정을 간략화한다. 이것을 애노딕(anodic) 산화 방법으로 부른다.
표 1에 도시된 와이어링 재료 중에서, Al과 Ta는 게이트 절연성 막을 형성할 수 있다. 특히, Ta는 산화 절연성 막을 형성할 수 있으며, 산화 절연성 막은 바늘 구멍(pinhole)과 같은 작은 결함만을 발생시켜서 높은 수율(yield)을 보장한다. 그러나, Ta는 고 저항성으로 특징지어진다. 애노딕 산화 방법이 사용될 때, 전극 구조는 저 저항성을 갖는 Al을 사용한 2-층 와이어링을 필요로 하여, 제조 공정을 증가시킨다. 2-층 와이어링이 사용될 때, 와이어링 패턴의 저항은 Al에 의해 결정된 저항과 동일해진다.
상술된 디스플레이 장치의 적용에 추가하여, DRAM, 플래쉬 메모리, CPU, MPU, 및 ASIC과 같은 반도체 장치는 고집적으로 인해 더 좁은 와이어링 폭을 요구한다. 와이어링 패턴에서의 와이어링 길이는 칩 크기의 증가와 다층 상호 연결과 같은 복잡한 와이어링으로 인해 더 길어진다. 이들 반도체 장치는 또한 저 저항성, 안정된 동작, 및 우수한 처리 능력으로 특징 지어진 와이어링 재료를 필요로 한다.
와이어링 폭을 줄이고 와이어링 길이를 줄임에 따라, 와이어링 저항이 증가한다. 와이어링 저항이 증가하면 또한, 와이어링에서의 전압 하강이 증가하여, 소자에 대한 구동 전압이 감소하게 된다. 또한, 전력 소모가 증가하고, 와이어링으로 인해 신호 전송이 지연되게 한다.
이들 반도체 장치에 추가하여, 프린팅-와이어링 보드, 칩 캐패시터, 및 릴레이(relay)와 같은 전자 부품은 와이어링, 전극, 및 컨택트 재료에 대해 Cu와 Ag를 사용한다. 이들 재료는 또한, 실질적으로 불완전한 부식 저항을 제공하여, 재사용이 어렵다.
본 발명은 앞서의 설명으로 고려되어 만들어졌다. 본 발명은 현존하는 물질에 비해 낮은 저항성, 보다 안정된 동작, 및 더 우수한 처리 능력으로 특징지어진 전극 부분에서의 금속 재료를 제안하는 데에 그 목적을 둔다. 본 발명은 또한, 전자 부품, 전자 장치, 이 금속 재료를 사용한 전기-광학 부분, 및 금속 재료의 처리 방법을 제안하는 데 그 목적을 둔다.
이들 문제를 해결하기 위해, 청구항 1에 따른 본 발명이 전자 부품용 금속 재료에 적용된다. 금속 재료는 주요 혼합물로서 0.1 ~ 3wt%의 Pd와, Al, Au, Pt, Cu, Ta, Cr, Ti, Ni, Co, 및 Si로 구성된 그룹에서 선택된 0.1 ~ 3wt%의 적어도 하나의 임의의 원소 또는 복수의 원소가 든 Ag 합금을 포함한다.
청구항 7에 따른 본 발명은 전자 부품용 금속 재료에 적용된다. 금속 재료는 주요 혼합물로 0.1 ~ 3wt%의 Pd와, Al, Au, Pt, Cu, Ta, Cr, Ti, Ni, Co, 및 Si로 구성된 그룹으로부터 선택된 0.1 ~ 3wt%의 원소가 든 Ag 합금을 포함한다.
청구항 12에 따른 본 발명은 특정 금속 재료로 만들어진 전자 부품에 적용되며, 와이어링 패턴, 전극, 또는 컨택트가 이들 부분에 형성된다. 금속 재료는 주요 혼합물로서, 0.1 ~ 3wt%의 Pd와, Al, Au, Pt, Cu, Ta, Cr, Ti, Ni, Co, 및 Si로 구성된 그룹으로부터 선택된 0.1 ~ 3wt%의 하나 또는 복수의 원소가 든 Ag 합금을 포함한다.
청구항 19에 따른 본 발명은 특정 금속 재료로 만들어진 전자 장치에 적용되는데, 와이어링 패턴, 전극, 캔택트가 이들 부분에 형성된다. 금속 재료는 주요 혼합물로서 0.1 ~ 3wt%의 Pd와, Al, Au, Pt, Cu, Ta, Cr, Ti, Ni, Co, 및 Si로 구성된 그룹에서 선택된 0.1 ~ 3wt%의 하나 또는 복수의 원소가 든 Ag 합금을 포함한다.
청구항 26에 따른 본 발명은 금속 재료의 처리 방법에 적용된다. 처리 방법은 인 함유 산을 포함한 용액을 사용함으로써, 와이어링 패턴, 전극, 또는 컨택트를 형성하여, 주요 혼합물로서 0.1 ~ 3wt%의 Pd와, Al, Au, Pt, Cu, Ta, Cr, Ti, Ni, Co, 및 Si로 구성된 그룹에서 선택된 0.1 ~ 3wt%의 하나 또는 복수의 원소가 든 Ag 합금을 포함한 금속 막을 에칭한다.
청구항 27에 따른 본 발명은 금속 재료의 처리 방법에 적용된다. 처리 방법은 염소 함유 가스 분위기를 사용함으로써, 와이어링 패턴, 전극, 또는 컨택트를 형성하여, 주요 혼합물로서 0.1 ~ 3wt%의 Pd와, Al, Au, Pt, Cu, Ta, Cr, Ti, Ni, Co, 및 Si로 구성된 그룹에서 선택된 0.1 ~ 3wt%의 하나 또는 복수의 원소가 든 Ag 합금을 포함한 금속 막을 에칭한다.
청구항 28항에 따른 본 발명은 금속 재료를 포함한 디바이스(device) 처리 방법에 적용된다. 금속 재료가 주요 혼합물로서 0.1 ~ 3wt%의 Pd와, Al, Au, Pt, Cu, Ta, Cr, Ti, Ni, Co, 및 Si로 구성된 그룹에서 선택된 0.1 ~ 3wt%의 하나 또는 복수의 원소가 든 Ag 합금을 포함한 금속 막을 포함할 때, 처리 방법은 플루오르(fluorine) 함유 가스 분위기의 에칭을 사용함으로써, 상술된 금속 막 이외의 재료들을 처리한다.
청구한 29에 따른 본 발명은 금속 재료의 처리 방법에 적용된다. 처리 방법은 300℃ ~ 750℃의 범위의 온도내로 금속 막을 열 처리함으로써, 와이어링 패턴, 전극, 또는 컨택트를 형성한다. 그래서, 금속 막은 주요 혼합물로서 0.1 ~ 3wt%의 Pd와, Al, Au, Pt, Cu, Ta, Cr, Ti, Ni, Co, 및 Si로 구성된 그룹으로부터 선택된 0.1 ~ 3wt%의 하나 또는 복수의 원소가 든 Ag 합금을 포함한다.
청구항 30에 따른 본 발명은 금속 재료의 처리 방법에 적용된다. 처리 방법은 W, Ta, Mo, 인듐 틴 옥사이드(indium tin oxide), 티타늄 나이트라이드(titanium nitride), 실리콘 옥사이드(silicon oxide), 실리콘 나이트라이드, Si, 또는 비결정 Si로 만들어진 기판 또는 피착 막 상에 와이어링 패턴, 전극, 또는 컨택트를 형성한다. 그래서, 와이어링 패턴 전극, 또는 컨택트는 주요 혼합물로서 0.1 ~ 3wt%의 Pd와, Al, Au, Pt, Cu, Ta, Cr, Ti, Ni, Co, 및 Si로 구성된 그룹에서 선택된 0.1 ~ 3wt%의 하나 또는 복수의 원소가 든 Ag 합금을 포함한다.
청구항 31에 따른 본 발명은 금속 재료의 처리 방법에 적용된다. 처리 방법은 유리 또는 플라스틱 기판상에 금속 막을 직접 형성함으로써, 와이어링 패턴, 전극, 또는 컨택트를 형성한다. 그래서, 금속 막은 주요 혼합물로서 0.1 ~ 3wt%의 Pd와, Al, Au, Pt, Cu, Ta, Cr, Ti, Ni, Co, 및 Si로 구성된 그룹으로부터 선택된 0.1 ~ 3wt%의 하나 또는 복수의 원소가 든 Ag 합금을 포함한다.
청구항 32에 따른 본 발명은 특정 금속 재료로 만들어진 전기-광학 부분에 적용되며, 반사 막, 와이어링 패턴, 전극, 또는 컨택트는 이들 부분에 형성된다. 금속 재료는 주요 혼합물로서 0.1 ~ 3wt%의 Pd와, Al, Au, Pt, Cu, Ta, Cr, Ti, Ni, Co, 및 Si로 구성된 그룹에서 선택된 0.1 ~ 3wt%의 하나 또는 복수의 원소가 든 Ag 합금을 포함한다.
Ag에 Pd를 더하고, 더 나아가 Ag의 그레인(grane) 경계에 Pd를 혼합함으로써, 전체 Ag에 대한 부식 저항을 향상시키는 것이 가능하다. Al, Au, Pt, Cu, Ta, Cr, Ti, Ni, Co, 및 Si로 구성된 그룹에서 선택된 하나 또는 복수의 원소를 더함으로써, 저항을 줄일 수 있다. 여기서의 제3 원소는 저항의 증가율을 억제할 수 있다. 부식 저항을 향상시키기 위해서는 0.1 ~ 3wt%의 원소가 더해질 필요가 있다.
AgPd 합금에 Al, Au, Pt, Cu, Ta, Cr, Ti, Ni, Co, 및 Si로 구성된 그룹에서 선택된 0.1 ~ 3wt%의 하나 또는 복수의 원소를 제공함으로써, 합금을 생산할 수 있다. 이 합금은 순수 Ag의 우수한 열 도전성을 유지시킨다. 이 합금은 스퍼터링 방법, 증발 요법, CVD 방법, 및 도금(plating) 방법과 같은 종래의 막 형성 공정을 따를 수 있다. 합금은 습식 에칭 기술과 건식 에칭 기술을 사용하여, 패터닝을 할 수 있다. 합금은 고온에서 안정 상태를 유지할 수 있다.
청구항 1 또는 7에 따라, 현존하는 재료보다 낮은 저항성, 보다 안정된 동작, 및 더 우수한 처리 능력으로 특징지어진 전자 부품용 금속 재료를 제공하는 것이 가능하다.
청구항 12에 따라, 와이어링 패턴, 전극, 또는 컨택트가 전자 부품용 금속 재료를 사용하는 전자 부품을 제공하며, 이 재료는 저 저항성, 안정된 동작, 및 우수한 처리 능력에 의해 특징된다.
청구항 19에 따라, 와이어링 패턴, 전극, 또는 컨택트가 전자 부품용 금속 재료를 사용하는 전자 장치를 제공하는 것이 가능하며, 재료는 저 저항성, 안정된 동작, 우수한 처리 능력으로 특징지어진다.
이러한 3원소 합금은 H3PO4+ HNO3+ CH3COOH와 같은 인 함유-산-계 에칭 용액을 사용하여 에칭하게 한다. 인 함유 산, 질소 함유 산, 및 초산(acetic acid) 뿐 아니라, 물, 세륨 질산염(cerium nitrate), 은(silver) 질산염을 더함으로써, 에칭 속도를 제어할 수 있다.
청구항 26에 따라, 종래의 패터닝 기술에 추가하여 이러한 종류의 금속 재료에 적합한 패터닝 기술을 제공할 수 있다.
이러한 3원소는 염소 함유 가스 분위기에서 건식 에칭을 하게 한다. 예를 들어, RIE(Reactive Ion Etching) 및 플라즈마 에칭은 Cl2, CCl4, BCl3, 및 SiCl4와 같은 염소 함유 가스 분위기에서 이용가능하다.
청구항 27에 따라, 종래의 패터닝 기술에 추가하여 이러한 종류의 금속 재료에 적합한 패터닝 기술을 제공할 수 있다.
이러한 3원소 합금은 플루오르 함유 가스 분위기에서 건식 에칭을 행하기가 어렵게 해서, 합금이 이들 가스로 인해 합금의 손상되지 않는 이점을 제공한다. 3원소 합금이 RIE 또는 CF4, C3F8, C4F8, 및 SF6와 같은 플루오르 함유 가스 분위기에서의 플라즈마 에칭에 의해 에칭되는 것을 방지할 수 있다. 그러나, Si, 다결정 Si, 비결정 Si, SiO2, Si3N4, Mo, W, Ta, Ti, 및 Pt와 같은 다른 재료를 에칭하는 것 또한 가능하다.
청구항 28에 따른 본 발명은 이러한 종류의 금속 재료 종류 및 다른 재료를 포함한 디바이스에 적용되어서, 최적의 패터닝 기술을 제공할 수 있다.
청구항 29에 따른 본 발명은 금속 재료의 처리 방법에 적용될 수 있다. 증발, CVD, 등을 사용한 이 합금으로 구성된 피착 층을 형성하고, 이 피착 층들을 합금하는 것이 가능하다. 합금은 고온에서 특히 안정된다. 다양한 막 형성 방법을 사용하여 막 형성을 한 후에, 고온 처리 동안 안정 상태를 유지하는 것이 가능하다. 고온 처리를 필요로 하는 다양한 디바이스에 합금이 적용될 수 있어서, 안정되며 처리 능력이 우수한 와이어링 패턴 등을 제공할 수 있다.
청구항 30에 따른 본 발명은 금속 재료의 처리 방법에 적용될 수 있다. 이러한 종류의 합금으로 만들어진 와이어링 패턴, 전극, 또는 컨택트는 W, Ta, Mo, 인듐 틴 옥사이드, 티타늄 나이트라이드, 실리콘 옥사이드, 실리콘 나이트라이드, Si, 또는 비결정 Si 중의 임의의 하나를 포함한 기판 또는 피착 막 상에 형성된다. 종래의 처리 공정은 충분한 부착(adhesion) 성질을 보장하기 위해 적용되었다. 저 저항성, 안정된 동작, 및 우수한 처리 능력에 의해 특징지어진 와이어링 패턴 등이 주어졌다.
청구항 31에 따른 본 발명은 금속 재료의 처리 방법에 적용될 수 있다. 이러한 종류의 합금으로 만들어진 와이어링 패턴, 전극, 또는 컨택트는 유리 또는 플라스틱 보드상에 직접 형성될 수 있다. 이 경우에, Al에서 발견된 저항의 증가가 그리 크지 않은데, 그 이유는 이러한 합금은 산소에 거의 영향을 미치지 않는 처리를 받기 때문이다. 따라서, 저 저항성의 와이어링 패턴을 효과적으로 제조하기 위해 쉬운 제조 공정이 도입될 수 있다.
청구항 32에 따른 본 발명은 반사 막, 와이어링 패턴, 또는 전극이 금속 재료로 만들어지는 전기-광학 부분을 제공하며, 금속 재료는 저 저항성, 안정된 동작, 및 우수한 처리 능력과 반사율로 특징된다.
상술된 바와 같이, 본 발명에 따른 금속 재료는 주요 혼합물로서 0.1 ~ 3wt%의 Pd와, 0.1 ~ 3wt%의 Al과 같은 원소가 든 Ag 합금일 수 있다. 이 금속 재료를 사용하여, 전자 부품용 금속 재료, 전자 부품, 및 장치가 제공될 수 있으며, 금속 재료는 종래의 기술보다 낮은 저항성, 더 높은 안정성, 및 보다 더 우수한 처리 능력으로 특징된다.
도 1은 본 발명에 따른 Ag 합금이 적용될 수 있는 액정 디스플레이 패널의 간략한 단면도.
도 2는 본 발명에 따른 Ag 합금이 적용될 수 있는 다른 액정 디스플레이 패널의 간략한 단면도.
도 3은 본 발명에 따른 Ag 합금이 적용될 수 있는 플래쉬(flash) 메모리 셀(cell)의 간략한 단면도.
도 4는 본 발명을 적용함으로써 형성된 전자 부품의 간략한 단면도.
도 5는 본 발명을 적용함으로써 형성된 다른 전자 부품의 간략한 단면도.
도 6은 본 발명의 목적을 위해 금속 재료를 처리하기 위해 이용될 수 있는 스퍼터링(sputtering) 장치의 간략한 예시를 나타낸 도.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 스퍼터링 장치
2 : 진공 탱크
5 : 타겟 부재
6 : 기판
8 : 흡입 펌프
10 : 자석
11 : 반사형 컬러 액정 디스플레이 패널
13 : 반사 전극
14 : 액정 층
15 : 투명 전극
16 : 컬러 필터
18 : 위상 차이 막
19 : 편광 판
20 : 스캐터링 판
34 : 부동 게이트
31 : p-형 실리콘 층
32 : 소스 영역
33 : 드레인 영역
이제 본 발명은 첨부하는 도면을 참조하여, 예시적인 실시예의 사용을 통해 이제 설명될 것이다.
본 실시예는 다양한 전자 부품용 금속 재료를 사용하며, 이 전자 부품은 주요 혼합물로서 0.1 ~ 3wt%의 Pd와, Al, Au, Pt, Cu, Ta, Cr, Ti, Ni, Co, 및 Si로 구성된 그룹에서 선택된 0.1 ~ 3wt%의 하나 또는 복수의 원소가 든 Ag 합금이다. 이 경우에, 여러 전자 부품은 투명 액정 디스플레이 패널, 반사형 액정 디스플레이 패널, 유기 EL(electro luminescence) 패널, 플라즈마 디스플레이, 마이크로 미러 등을 사용한 전기-광학 부분들, 다양한 반도체 장치, 프린팅-와이어링 보드, 칩 캐패시터, 릴레이 등과 같은 디스플레이 장치를 포함한다. 이들 합금은 와이어링 제조 등에 사용된 와이어링 재료, 전극 재료, 고-반사막 재료, 컨택트 재료 등, 및 스퍼터링 타겟(target) 재료에 적용된다.
Ag에 Pd를 더하고, Ag의 그레인 경계에 Pd를 혼합함으로써, 전체 Ag에 대한 부식 저항이 향상될 수 있음이 잘 알려졌다. 그러나, 충분한 부식 저항을 보장하기 위해 Ag에 Pd를 더하기만 하면 저항이 증가한다. Al, Au, Pt, Cu, Ta, Cr, Ti, Ni, Co, 및 Si로 구성된 그룹에서 선택된 하나 또는 복수의 원소를 더함으로써, 저항을 줄이거나, 저항 증가를 억제할 수 있다. 부식 저항을 향상시키기 위해서, 0.1 ~ 3wt%의 제3 원소가 더해질 필요가 있다. 이 원소를 3wt% 이상 더하면, 부식 저항을 감소시킬 수 있다.
향상된 부식 저항을 갖는 은 합금은 금속 원소에서 가장 우수한 전기 전도성, 열 전도성, 및 반사율을 제공하는 순수 Ag의 특징을 유지한다. 이 합금은 금속 재료에 우수한 부식 저항, 저 저항성, 높은 열 전도성, 및 고 반사율을 제공할 수 있다.
특히, 와이어링 재료에 합금이 적용될 때, 상술된 그룹으로부터 추가적인 원소를 선택해서 와이어링 재료에 요구되는 3μΩ㎝이하의 값을 보장할 수 있다. 실질적으로 사용할 수 있는 와이어링 재료에 대한 기준은 널리 사용된 AlSi 합금의 저항을 넘지 않을 것이다. 실험은 1.6μΩ㎝ 이상의 저항으로 결과된다. 필요에 따라, 이러한 AlSi 합금에 대해 요구된 3.5μΩ㎝의 저항을 보장할 수 있다.
이러한 은 합금은 공융(eutetic)-작용 합금 재료가 아니라, 완성된 고형 용액(solid solution)이다. 또한, 마이크로 범위의 관점에서 은 합금은 안정되어 일정한 특징을 제공할 수 있다. 이들 완성된 고형-용액 금속 합금은 Ag의 가단성(malleability)을 유지한다. 막 응력에 의한 열화가 작기 때문에, 예를 들어 대략 1㎛의 두꺼운 막 또는 말아진 종이상에서 응력 발생이 감소된다. 따라서, 합금은 Al, Mo, Cr, Ti, Ta, 및 Cu와 같은 종래의 재료에 비해, 우수한 처리 능력, 고온에 안정된 동작, 및 향상된 신뢰성을 제공할 수 있다.
Ag 처리 방법에 대해서, 건식 에칭은 염소-계 혼합 가스를 사용한다. 습식 에칭은 질소 함유-계 에천트(etchant)를 사용한다. 이들 방법은 또한, 본 실시예에 따른 Ag 합금을 에칭하기 위해 사용될 수 있. 종래의 Ag 합금에 대해 축적된 다양한 처리 방법을 적용하는 것이 가능하다.
염소 함유 가스는 Cl2, CCl4, BCl3, SiCl4를 포함한다. 이들 분위기에서, 본 실시예에 따른 Ag 합금의 막 처리를 위해, RIE 또는 플라즈마 에칭이 사용될 수 있다. 염소 함유 에칭 가스를 사용한 건식 에칭 처리는 Ag-계 와이어링 패턴에 적용될 수 있다. 에칭이 진행됨에 따라, 가스내의 염소는 Ag와 반응하고, 와이어링 패턴의 경계 표면상에 AgCl을 생성한다. 이 AgCl은 전기 전도성 및 열 전도성을 열화시킨다. 본 실시예에 따른 Ag 합금 막은 이러한 어떠한 반응도 일으키지 않음이 확인된다.
건식 에칭으로 많이 사용된 HCl, Cl2, CCl4, BCl3, 및 SiCl4중에서, Cl2는 정교한(fine) 처리를 위해 가장 유리하게 사용될 수 있으며, 그 다음으로 HCl과 BCl3을 들 수 있다. 건식 에칭 처리의 처리 효과는 이러한 가스들 중의 임의의 하나에, HI와 같은 요오드-함유 가스를 더함으로써 얻어진 혼합물 Cl2+HI, HCl+HI, 또는 BCl3+HI를 사용하여, 향상될 수 있다.
염소 가스 분위기에서의 에칭은 이러한 종류의 금속 재료를 사용하여, 전자 부품의 제조 공정 동안 최적의 패터닝 기술을 제공할 수 있다.
3원소 합금은 플루오르 함유 가스 분위기에서 건식 에칭을 수행하기 어렵게 만들지만, 염소 함유 가스 분위기에서는 그렇지 않아서, 이러한 종류의 가스에 의한 손상을 피할 수 있다는 이점을 제공한다. CF4, C3F8, C4F8, 또는 SF6의 가스 분위기에서의 RIE 또는 플라즈마 에칭은 이러한 3원소 합금에 어떠한 영향을 유발하지 않으면서, 다결정 Si, 비결정 Si, SiO2, Si3N4, Mo, W, Ta, Ti, 및 Pt와 같은 다른 재료를 에칭할 수 있다.
염소가 아닌 플루오르 함유 가스 분위기에서의 공정은 3원 합금이 아닌 다른 부분을 선택적으로 에칭한다. 이 방법은 또한, 이러한 종류의 금속 재료에 최적으로 적용된 패터닝 기술을 제공할 수 있다.
현재, 액정 디스플레이 제조 장비에서 습식 에칭은 순수 Al 등을 에칭하기 위해 인 함유 산을 함유한 에천트를 사용한다. 인 함유 에천트는 H3PO4+HNO3+CH3COOH를 포함한다. 종래의 순수 Ag 또는 주요 혼합물로써 Ag를 함유한 2개 또는 3개의 합금을 에칭하기 위해, 이러한 에천트를 사용하는 것은 어려웠었다.
이러한 인 함유 복합체는 주요 혼합물로서 0.1 ~ 3wt%의 Pd와, 0.2 ~ 3wt%의 Cu 또는 Ti 원소가 든 Ag 합금을 에칭하기 위해 사용될 수 있다. 에칭하기 위해 종래의 Al-계 에칭 장비가 효과적으로 사용될 수 있다. 종래의 기술과 유사하게, 인 함유 산, 질소 함유 산, 및 초산뿐만 아니라 물, 세륨 질산염, 및 은 질산염을 더함으로써, 에칭 속도를 제어하는 것 또한, 가능하다.
세정(washing)과 같은 에칭 이후의 사후(post)-처리로 순수 Al, Al 합금 등의 처리와 동일한 처리를 사용한다. Al 재료가 에칭되는 경우에 비해, 환경 오염 가능성을 줄일 수 있다.
본 발명에 따른 재료는 Al, Mo, Cr, Ta, 및 Cu와 같은 종래의 물질보다 더 잘 처리될 수 있다.
이러한 Ag 합금은 스퍼터링 방법, 증발 방법, CVD 방법, 및 도금 방법과 같은 종래의 막 형성 공정에 의해 쉽고, 신뢰성 있게 형성될 수 있다. 스퍼터링 방법은 Al 물질의 3배 정도로 이 Ag 합금을 스퍼터링할 수 있다. 이것은 Ag 합금이 스퍼터링 방법에 대해 빠른 박막 형성의 특징을 갖는다는 것을 의미한다. 이것은 막 형성 시간과 전체 생산에 필요되는 시간을 줄일 수 있다. 주요 혼합물 Ag는 비싼(precious) 금속이기 때문에, 이 Ag는 추출되어서, 다른 금속들 보다 더 쉽게 재활용될 수 있어야 한다.
본 발명의 목적을 위해, 도 1에 도시된 바와 같은 구성을 일반적으로 갖는 스퍼터링 장치와의 조합으로 스퍼터링 장치(1)가 사용된다. 도 1을 참조할 때, 스퍼터링 장치(1), 본 발명에 따른 Ag 합금으로 만들어진 타겟 부재(5), 및 타겟 부재(5)로부터 나온 Ag 합금이 피착된 기판(6)이 진공 탱크(2)에 배치된다. 타겟 부재(5)가 물과 아르곤 가스-이들은 예를 들어, 가스 공급부(9)에 의해 진공 탱크(2)에 공급됨-를 사용하여 회로(7)를 냉각하여서 냉각됨에 따라, 진공 탱크(2)에서 스퍼터링 공정이 진행되는 한편, 공기는 흡입 펌프(suction pump)(8)에 의해 진공 탱크(2)에서 빠져나오게 된다. 스퍼터링 장치(1)의 자석(10)에 의해 생성된 자장에서 마그네트론(magnetron) 스퍼터링 공정이 진행한다.
스퍼터링 방법 또는 증발 등이 막 형성으로 사용될 때, 합금하기 위해서 열이 필요하다. 300℃ ~ 750℃의 범위에서의 열 처리는 저 저항성, 고 안정성, 및 우수한 처리 능력에 의해 특징되는 금속 막을 생산할 수 있다.
공정을 처리하기 위해서 기판 재료로의 부착이 중요하다. 기판에 대해 W, Ta, Mo, 인듐 틴 옥사이드, 티타늄 나이트라이드, 실리콘 옥사이드, 또는 실리콘 나이트라이드를 사용함으로써, 우수한 부착이 보장될 수 있다. 여러 반도체 디바이스 등에 대해, 종래의 Al-계 와이어링 패턴이 쉽게 대체될 수 있으며, 유리한 특징으로 확신될 수 있다.
Al-계 박막이 플라스틱 또는 유리 상에 직접 형성될 때, Al은 산소와 반응하여, 상당히 큰 저항값 즉, 벌크 물질의 저항의 2배 내지 3배로 큰 저항을 유발한다. 그러나, 본 발명에 따른 Ag 합금은 산소에 거의 영향을 주지 않게 처리되어서, 플라스틱 또는 유리 상에 박막을 직접적인 형성함으로 인한 저항의 증가를 줄여준다. 플라스틱 또는 유리 상에 와이어링 패턴 등을 직접 형성함으로써, 우수한 특성을 갖는 와이어링 패턴 등을 생산할 수 있다. 저 저항성을 갖는 와이어링 패턴 등을 생성하기 위해 간단한 제조 공정이 사용될 수 있다.
Ag 합금은 투명 액정 디스플레이 패턴의 와이어링 패턴에 적용될 수 있다. 만일 와이어링 길이가 늘어나고, 와이어링이 큰 디스플레이의 크기 또는 고해성도 때문에 복잡해지더라도, 쉽고 안전한 동작을 제공하며, 신뢰성을 향상시키고, 전력 소모를 줄일 수 있다.
한편, 전체 파장에 걸친 가시광에 고 반사율을 나타내기 위해, 반사형 액정 디스플레이 패널에 사용된 반사 막이 희망된다. Ag의 경우에, Ag는 400㎚의 파장을 갖는 광에 대해 대략 90%의 반사율을 나타낸다. 그러나, AgPd(0.9wt%) Cu(1.0wt%)의 경우에, 400㎚의 파장을 갖는 광에서의 반사율은 대략 86%로 감소된다. 상기 Al을 포함한 합금에 함유된 Cu 부분을 대체함으로써, 화학적 안정성을 감소시키지 않은 채, 400㎚의 파장을 갖는 광에서의 반사율의 감소를 줄일 수 있다.
AgPd(0.9wt%)Cu(0.3wt%)Al(0.7wt%)과 같은 Ag 함유 합금은 상기 파장을 갖는 광에서의 반사성을 88%로 향상시킬 수 있다. 그래서, 막에서 대략 300㎚와 500㎚ 사이의 단파장 범위에 걸친 광에서의 반사성은 막의 화학적 안정성을 감소시키지 않은 채, 향상될 수 있다.
따라서, 투명 액정 디스플레이 패널과 동일한 효과를 제공하기 위해서, 반사형 액정 디스플레이 패널의 와이어링 패턴에 Ag 합금이 적용될 수 있다. 고-반사 막에 Ag 합금을 제공하면 고 반사율을 보장하여, 밝은 디스플레이 스크린을 형성한다.
반사형 컬러 액정 디스플레이 패널은 본 발명에 따른 Ag 합금을 적용함으로써 실현된 TFT 액정 디스플레이 디바이스의 보기로서 간단히 설명될 것이다. 도 2에 나타난 바와 같이, 반사형 컬러 액정 디스플레이 패널(11)은 반사 전극(13), 액정 층(14), 투명 전극(15), 컬러 필터(16), 유리 기판(17), 위상 차이 막(18), 편광 판(19), 및 스캐터링 판(20)의 순서로 유리 기판(11)상에 놓여있는 이것들을 포함한다. 반사 전극(13)은 상술된 Ag 합금 재료로 만들어졌다.
도 2의 반사형 컬러 액정 디스플레이 패널(11)은 반사 전극(13)과 스캐터링 판(20)의 미러 표면을 유용화한 유형으로, 기본적으로 이러한 구성은 투명 전극으로 이루어진 임의의 전극에 적용될 수 있다. 본 발명에 따른 Ag 합금으로 만들어진 반사 전극은 전극 재료로서의 저 저항성, 동작시의 높은 신뢰성, 및 반사형 장치에 적용될 때의 높은 반사율의 이점을 제공한다.
액정 디스플레이 디바이스는 반사형 또는 전도형중의 하나일 것이며, 본 발명에 따른 Ag 합금은 후자 유형의 액정 디스플레이 디바이스에 또한, 사용될 수 있다는 것은 말할 필요가 없다. 또한, 본 발명에 따른 Ag 합금은 도 2에 나타난 액정 구동 전극에 사용될 수 있을 뿐 아니라, 액티브 매트릭스 구동 시스템을 사용한 반사형 컬러 액정 디스플레이 패널에 사용될 수 있다.
상술된 바와 같이, 반사형 컬러 액정 디스플레이 패널은 낮은 전력 소모 속도 때문에, 휴대 전화기 셋트, PDA(Personal Digital Assistant), 또는 어떤 다른 휴대형 정보 단자의 디스플레이 패널로서 유리하게 사용될 수 있다. 본 발명에 따른 Ag 합금을 사용함으로써 형성되며, 상술된 유형의 액정 디스플레이 패널에 사용된 TFT에는 AL 또는 임의의 공지된 Al 합금이 어떤 다른 물질과 반응하거나 어떤 다른 물질에 퍼지는 것을 방지하기 위해, 배리어 층이 제공될 필요는 없다.
도 3에 나타난 바와 같이, 상술된 유형의 반사형 컬러 액정 디스플레이 패널(21)은 유리 기판(22) 상의 각각의 영역에 형성되며, 데이터 라인(23)과 워드 라인(24)에 의해 분리된 액정 층(25)을 갖는다. 스위칭 소자(26)는 각 영역의 액정 층(25)과 전기적으로 연결되었다. 도 3에 나타난 바와 같이, 반사형 컬러 액정 디스플레이 패널(21)은 투명 전극(27), 컬러 필터(28), 유리 기판(29)의 순으로 액정 층(25)에 놓여져있는 이것들을 추가적으로 포함한다.
본 발명에 따른 Ag 합금은 게이트 전극, 드레인 전극 및/또는 어떤 다른 전극 뿐 아니라, 이들을 연결하는 와이어를 포함하는 TFT와 같은 스위칭 소자에서의 여러 전극에 사용될 수 있다. 또한, 일렉트로 루미네센스(electroluminescence; EL) 디바이스, 파일화된 방사 디바이스(filed emission device; FED), 및 플라즈마 디스플레이 패널(PDP)을 포함한 다양한 디스플레이 디바이스에 사용될 수 있다.
또한, 본 발명에 다른 Ag 합금은 반사형 액정 반사 막, 반사 전극, 및 액정 디스플레이 패널의 이러한 전극을 연결하는 와이어에 사용되고, 게이트 전극, 게이트 영역에서의 전극, 드레인 영역에서의 전극, 및 전도형 액정 디바이스의 TFT에서의 이러한 전극을 연결하는 와이어에 사용되고, 백(back) 전극 및 플라즈마 디스플레이 디바이스에서 이것을 연결하는 와이어에 유리하게 사용될 수 있다.
이와 유사하게, 마이크로 미러를 사용한 전기-광학 부분과 같은 광학 변조 디바이스를 위한 반사 막, 전극, 또는 와이어링 패턴에 Ag 합금이 적용될 수 있다. 고 전도율과 저 저항성 때문에, 높은 밝기와 빠른 동작을 수행할 수 있는 장치를 형성하는 것이 가능하다.
이들 액정 디스플레이 패널과 여러 반도체 장치에 대해 Ta를 사용한 애노딕 옥시데이션 방법에 Ag 합금이 적용될 수 있다. 예를 들어, 이러한 은 합금 및 Ta를 사용한 A2-층 구조는 충분히 작은 저항 값을 제공할 수 있다.
도 4는 본 발명에 따른 Ag 합금이 사용될 수 있는 플래쉬 메모리의 가장 작은 저장 유닛으로 동작하는 플레쉬 메모리 셀을 도시한다.
도 4에 도시한 바와 같이, 플레쉬 메모리 셀은 Ag 합금으로 만들어진 부동(floating) 게이트(34), 제어 게이트(35), 및 비트(bit) 라인(36)과 함께 p-형 실리콘 층(31)에 형성된 소스 영역(32)과 드레인 영역(33)을 포함한다.
도 4가 Ag 합금으로 만들어진 비트 라인(36)을 갖는 n-형 채널 금속 옥사이드 반도체(nMOS; Metal Oxide Semiconductor) 디바이스를 도시할 때, 본 발명에 따른 Ag 합금의 적용가능한 범위는 nMOS의 비트 라인에 한정되지 않으며, p-형 채널 금속 옥사이드 반도체 장치(pMOS), 바이폴라 트랜지스터, biCMOS(Complementaty Metal-Oxide Semiconductor Device), 박막 트랜지스터, 및 강유전성 물질 또는 강자성 물질을 사용한 메모리 디바이스와 같은 거의 모든 전자 디바이스에서의 와이어를 포함한다.
본 발명에 따른 Ag 합금은 도 4에 도시된 디바이스의 최상층으로서 형성된 단일 와이어링 층의 물질로서뿐만 아니라, 도 5와 도 6에 도시된 다-층 와이어링 구성의 물질로서 사용될 수 있다. 도 5의 반도체 디바이스는 Al 합금으로 만들어진 제1, 제2, 및 제3 층(41, 42, 및 43)를 가지며, 이들은 이들 사이에 절연성 층(44)이 삽입되어서, 그 순서대로 놓여있다. 제1, 제2, 및 제3 층(41, 42, 및 43) 각각에는 관통 홀(through hole)이 제공된다.
도 6의 반도체 디바이스는 또한, 일반적으로 폴리 실리콘 또는 실리사이드로 만들어진 제1 층(51), 제2 층(52), 및 제3 층(53)의 3-층을 가지며, 이들 층 사이에는 절연성 층이 삽입되며, 상기 제2 층(52) 및 상기 제3 층(53)은 Ag 합금으로 만들어졌다. 제1, 제2, 및 제3 층(51, 52, 및 53) 각각에는 또 다시, 관통 홀(55)이 제공된다.
다-층 와이어링 구성으로 알려져 있으며, 와이어링 층은 통상적으로 와이어링 처리 다음의 핫(hot) 처리에서 와이어링 층의 화학적 안정성을 보장할 목적으로, WSi2, MoSi2, 또는 TaSi2와 같은 폴리 실리콘 또는 실리콘 혼합물로 만들어졌다. 그러나, 상기 나열된 물질은 높은 전기 저항성을 나타내는 결점(drawback)을 갖는다. Al 및 Al 합금이 상기 고 융점중의 임의의 하나의 저항보다 훨씬 더 낮은 전기 저항을 나타내는 반면, 융점은 660℃로 낮은 결점을 갖는다. 이러한 상황을 볼 때, 본 발명에 따른 Ag 합금은 다-층 와이어링 구성에 유리하게 사용될 수 있는데, 그 이유는 은의 융점은 960℃로 높아서, 그 합금이 고온에서 화학적으로 안정되기 때문이다.
본 발명에 적용될 수 있는 반도체 장치는 CPU(Central Processing Unit), MPU(Micro-Processing Unit), 메모리를 갖는 LSI(Large-Scale Integrated Circuit), DRAM(Dynamic Random-Access Memory), SRAM(Static RAM), ROM(Read-Only Memory), PROM(Programmable ROM), 플래쉬 메모리, FeRAM(Ferroelectric RAM), MRAM(Magnetic RAM), 게이트 어레이, CCD(Charge-Coupled Device), MOS 이미지 센서, 및 솔러 셀(solar cell)을 포함한다.
Ag 합금은 또한, 여러 반도체 디바이스의 와이어링 패턴에 적용될 수 있으며, 와이어링 길이의 증가와 정교해진 와이어링으로 인한 저항 값의 증가를 방지할 수 있다. Ag 합금은 또한, 전력 소모를 감소시킬 수 있다. 또한, 와이어링으로 인한 전압 강압을 방지하고, 신호 지연을 막을 수 있어서, 다양한 특성과 신뢰성을 향상시킬 수 있다.
Ag 합금은 또한, 프린팅 와이어링 보드의 와이어링 패턴, 칩 부품 전극, 릴레이 컨택트 등에 적용될 수 있어서, 최적의 특성과 높은 신뢰성을 확신할 수 있다.
이제, Ag 합금을 함유한 4가지 원소의 유형 및 그 효과가 아래에 논의될 것이다. 부러진(broken) 와이어의 문제는 와이어가 Al 또는 Al 합금으로 만들어질 때 발생하는 데, 그 이유는 와이어가 디바이스 제조 공정에서 고온에 노출되기 때문이고, Al 원자의 마이그레이션(migration)으로 불리어진 현상은 와이어가 높은 전류 밀도로 오랜 시간 동안 사용될 때, 발생한다. 그러나, 본 발명에 따른 Ag 합금으로 만들어진 와이어는 원자 특히, Ag 합금의 마이그레이션이 AgPdCuTi 또는 AgPdCuCr인 부분에서 우수하다. 특히, AgPd(0.7-0.8wt%)Cu(0.5wt%)Ti(0.5wt%) 또는 AgPd(0.7-0.8wt%)Cu(0.5wt%)Cr(0.5wt%)은 원자의 마이그레이션이라는 부분에서 우수하게 수행한다.
[실시예]
표 2는 종래에 사용된 순수 Al, Al-계 합금, 및 Ag 합금과 비교하여, 상술된 은 합금의 저항 값과 화학적 저항을 나타낸다.
우리는 RF 스퍼터링 방법에 따른 실리카(silica) 보드상의 각각의 혼합물 막을 형성함으로써, 이 측정을 위해 사용된 샘플을 생성하였고, 그 후 진공 상태에서 3시간 동안 300℃로 열 처리를 행하였다. 모든 샘플은 300㎚의 막 두께를 갖는다. 우리는 상온에서 저항 값을 측정하기 위해 4가지 시험(probe) 방법을 사용했다.
이들 금속 재료 중에서, Ag는 가장 낮은 저항성을 나타낸다. Ag에 다른 원소를 더하면 저항이 증가한다. 참조로서, 저항 값의 증가는 가장 널리 사용된 AlSi 합금에 대한 3.5μΩ㎝의 저항에 기초된다. AgPdCu 합금은 Pd의 추가적인 부피가 0.1 ~ 3wt%이고, Cu의 추가적 부피가 0.1 ~ 3wt%일 때, 이 기준을 만족한다. Cu와 Pd에 대해 더해진 부피가 동일한 조건일 때, Cu를 더해서 증가된 저항 값은 Pd를 더해서 증가된 저항값보다 더 작다. Cu가 AgPd 합금에 더해질 때, Cu를 더하면 저항이 감소하는 경우가 있다.
막을 형성하기 위해 스퍼터링 이외의 막 형성 방법이 사용될 때, 저항을 조사하기 위해, 우리는 증발, 도금, 및 CVD 방법을 사용해서, Ag-1.0wt% Pd-1.0wt% Cu 막을 형성했다. 우리는 상술된 측정 방법을 사용하여 저항을 측정했다. 측정 결과는 1.90 ~ 1.98μΩ㎝의 범위의 저항이 모든 증발, 도금, 및 CVD 방법에서 탐지됨을 보여준다. 거의 동일한 막이 막 형성 방법에 무관하게 형성될 수 있음이 발견되었다.
표 3은 어닐링 없이 방금 막 형성을 한 후의 저항을 나타낸다. 이 측정은 아크릴 기판상에 150㎚의 두께로 막을 형성하기 위해, 스퍼터링 방법을 사용했다. 막이 플라스틱-계 기판상에 형성될 때, Al-계 합금은 박막 성질, 산소와의 반응, 및 다른 이유들 때문에, 저항 값이 두드러지게 증가한다. 저항은 벌크 물질의 저항보다 2배 또는 3배 만큼 더 커진다.
반대로, 본 발명에 따른 Ag 합금은 산소에 거의 영향을 미치지 않도록 처리받아서, 벌크 물질 저항의 1.6배만큼 저항이 증가하도록 유지한다. 저항은 2.56μΩ㎝로 낮게 결과된다. 합금을 생성하기 위해, AgPd에 Cr, Si, Ti, 및 Cu가 더해질 때, 더해진 물질은 저항과, 저항 증가 속도에 서로 다르게 영향을 미친다. Cr 및 Si를 더하면, Al에 비해 저항이 증가한다. Cu 및 Ti를 더하면, Al에 비해 저항이 감소한다. 특히, Cu를 더하면, 3.23μΩ㎝의 충분히 낮은 저항을 제공했다.
표 4는 반사 막 재료에 대한 화학적 저항 값을 측정한 결과이다. 표 2의 화학적 저항 열(column)은 표 4의 측정 결과를 요약한다. 이 측정 테스트에 대해, 상온에서 24시간 동안 3% NaCl, 5% NaOH, 1% KOH, 및 1% H2SO4의 용액에 샘플이 담궈졌다. 24 시간 후에, 샘플인 가시적으로 체크되었다.
Au를 제외한, 종래의 물질 Al, AlCu, AlSi, 및 AlCuSi는 금속 광택이 감소하거나, 불투명 백색 및 투명하게 변하는 것을 나타낸다. 이것은 이들 물질이 해당한 화학 물질에 반응했음을 의미한다. 반대로, AgPdCu 합금은 Pd 및 Cu를 소량(0.1wt%)만 더함으로써, 화학적 저항을 훨씬 향상시켰으며, 표면상에서 약간 변색했음을 나타냈을 뿐이다. Pd 및 Cu의 추가적인 양을 증가시킬 때, 어떠한 변화도 발생하지 않는 정도로 화학적 저항이 향상된다.
표 5와 표 6은 열 처리에 대한 안정성과 오랜 기간의 신뢰성을 측정한 결과를 나타낸다. 우리는 스퍼터링 방법을 사용하여, 슬라이드(slide) 유리 보드상에 각 샘플을 생성하였다. 표 5의 측정 결과는 24 시간 동안 600℃로 100% 산소 분위기에 샘플을 둔 후의 가시적 체크에 기초된다. 표 6의 측정 결과는 1,000 시간 동안 85%의 습도로 90℃의 분위기에서 샘플을 둔 후의 가시적 체크에 기초된다.
표 5에 나타난 바와 같이, 0.1 ~ 3wt%의 Pd와 0.1 ~ 3wt%의 Cu를 함유한 AgPdCu 합금은 이러한 엄격한 고온 환경하에서 어떠한 변화도 일어나지 않았음을 나타낸다. 이들 테스트에 추가하여, 24 시간 동안 750℃로 100% 산소 분위기에 동일한 물질을 두었다. 또한, 이 조건 하에서, 어떠한 변화도 관측되지 않았다.
이들 테스트에 따라서, 대략 750℃의 고온 처리 동안, 관련된 물질이 안정되었음이 발견되었다. 막 형성 후에, 물질은 보호 막을 생성하지 않음에도, 고온에서 변화하지 않아서, 막 형성 이후의 사후(post)-열 처리를 간략화할 수 있다.
물질은 또한, 고온과 습도의 조건 하에서도 안정하다는 것이 발견되어서, 와이어링 물질 등으로서 사용하기 위해 충분한 신뢰성을 보장할 수 있다.
표 7은 포토리소그래피 공정 동안의 화학적 저항의 측정 결과를 나타낸다. 이 측정에 대해, 우리는 Si 기판상에 150㎚의 두께로 Ag-0.9wt% Pd-1.0wt% Cu 막을 형성함으로써, 샘플을 생성하였다. 이 샘플은 통상의 리소그래피 공정 중의 하나인 저항 디벨롭먼트(resist development) 처리를 받았다. 그 후, 쉬트(sheet) 저항의 변화를 관찰하기 위해 저항이 베이크된다(baked). 실제로, 디벨롭먼트 공정으로서, 디벨로핑(developing) 용액의 주요 혼합물인 5%의 NaOH 용액에 샘플이 담궈졌다. 저항 베이크 공정으로서, 적용된 저항을 갖는 샘플은 30분 동안 120℃로 베이크된다.
표 7에 도시된 바와 같이, 이 샘플은 각 공정 전후의 쉬트 저항에 변화를 보이지 않았다. 샘플은 종래의 포토리소그래피 공정에 적용될 수 있으며, 안정되게 처리될 수 있음을 알게 되었다.
표 8은 AgPdCu 막의 하부층의 막 재료의 부착성 측정 결과를 나타낸다. 이 부착성을 측정하기 위해, 우리는 ITO(Indium Tin Oxide), 티타늄 나이트라이드, 실리콘 나이트라이드, 실리콘 옥사이드, 및 비결정 실리콘과 같은 막 Ti, Cr, W, Ta, 및 Mo, 옥사이드, 및 나이트라이드를 사용하여 하부층 막 물질을 형성하고, 그 후 그 위에 AgPdCd 막을 형성함으로써, 샘플을 생성하였다. 기판 막 두께는 100㎚이다. AgPdCu 막 두께는 300㎚이다. 측정 목적을 위해, 우리는 부착 테이프를 사용하여 필링(peeling) 테스트를 행하였다. 그 후, 샘플은 질산염 용액에 에칭되어서, 막 껍질이 벗겨지는 것과 같은 결함에 대하여 가시적으로 체크되었다.
이 측정 결과는 Ti 기판을 제외하고 좋은 부착성을 얻을 수 있음을 나타낸다. Cr 기판상에 약간의 필(peel)이 관측되었지만, 선택 막 형성 조건과 같이 공정을 최적화함으로써, 우수한 부착성이 획득될 수 있다는 것을 알았다.
표 8의 부착성 측정과 거리를 두어, 우리는 보드상에 AgPdCu 막을 직접 형성함으로써, 보드 그 자체에서의 부착성을 측정하였다. 이 측정에 따라서, 소다(soda) 유리와 실리카 유리와 같은 임의의 유리 보드, 실리콘 웨이퍼 보드, 및 폴리카르보네이트(polycarbonate)와 아크릴과 폴리에틸렌 테레프탈레이트(terephthalate)와 같은 플라스틱 보드상에 어떠한 필(peel)도 관측되지 않았다. 이들 물질이 보드에 대해 사용될 때, 우수한 부착성을 얻을 수 있음이 발견되었다.
표 9는 RF 마그네트론 스퍼터링 방법에 따른 막 형성 속도의 측정 결과를 나타낸다. 이 측정은 3-인치 스퍼터링 타겟을 위해 각각의 막 형성 물질로 만들어진 Ag 합금을 사용한다. 우리는 이 타겟으로부터 94㎜ 떨어진 보드상에 막을 형성하고, 이 기판 상의 막 두께가 100㎚가 될 때까지의 시간 주기를 측정하였다.
이 측정 결과에서 AgPdCu 타겟을 사용한 막 형성은 Al 타겟을 사용한 막 형성보다 대략 3배 정도 더 빨리 진행함을 나타낸다. 금속 재료로서 Al 대신 AgPdCu를 사용하면, 막 형성 시간이 3분의 1로 줄어들 수 있고, 또한 제조 시간을 단축할 수 있음을 알았다.
이 측정은 또한, 타겟으로 Ag를 사용한 것과 비교했을 때, 막 형성 속도가 향상되었음을 나타내었다. 이들 종래의 막 형성 물질과 비교할 때, 보드상에서는 거의 온도가 상승하지 않아서, 플라스틱 보드 또한 사용될 수 있음을 알 수 있었다.
상술된 실시에는 Al, Au, Pt, Cu, Ta, Cr, Ti, Ni, Co, 및 Si로 구성된 그룹으로부터 선택된 하나의 원소를 더한 것을 설명한다. 본 발명은 이것에 한정되지 않는다. 본 발명은 Al, Au, Pt, Cu, Ta, Cr, Ti, Ni, Co, 및 Si로 구성된 그룹으로부터 선택된 0.1 ~ 3wt%의 복수의 원소를 함유하는 합금에 널리 적용될 수 있다.
상술된 실시예는 스퍼터링 등을 사용한 막 형성을 설명한다. 본 발명은 이것에 한정되지 않는다. 본 발명은 다른 막 형성과, 더 나아가 두꺼운 막 형성에 널리 적용될 수 있다.
본 발명은 전자 부품용 금속 재료, 전자 부품, 전자 장치, 및 금속 재료의 처리 방법에 관한 것이다. 예를 들어, 본 발명은 액정 디스플레이 패널(panel), 다양한 반도체 장치, 와이어링 보드, 칩 부품 등에 적용될 수 있다. 본 발명은 금속 재료, 보다 구체적으로는 0.1 ~ 3 wt%의 Pd와, 0.1 ~ 3 wt%의 Al과 같은 원소를 주요 혼합물로 하는 Ag를 포함한 합금을 사용한다. 따라서, 본 발명은 전자 부품용 금속 재료, 및 이러한 금속 재료를 사용한 전자 부품 및 장치를 제공하며, 금속 재료는 종래 기술보다 낮은 저항성, 고 안정성, 및 더 우수한 처리능력으로 특징지어진다.

Claims (32)

  1. Ag를 주성분으로 함유하는 전자 부품용 금속 재료에 있어서,
    0.1 내지 3 wt%의 Pd 및
    Al, Au, Pt, Cu, Ta, Cr, Ti, Ni, Co 및 Si로 구성된 그룹에서 선택된 임의의 적어도 하나 또는 복수의 원소를 총 0.1 내지 3 wt% 함유한 합금을 포함하는 전자 부품용 금속 재료.
  2. 제1항에 있어서, 상기 전자 부품용 금속 재료는 와이어링 재료인 전자 부품용 금속 재료.
  3. 제1항에 있어서, 전기 저항이 3 μΩcm 이하인 전자 부품용 금속 재료.
  4. 제1항에 있어서, 상기 전자 부품용 금속 재료는 전극 재료인 전자 부품용 금속 재료.
  5. 제1항에 있어서, 상기 전자 부품용 금속 재료는 컨택트 재료인 전자 부품용 금속 재료.
  6. 제1항에 있어서, 상기 전자 부품용 금속 재료는 스퍼터링 타겟 재료인 전자 부품용 금속 재료.
  7. Ag를 주성분으로 함유하는 전자 부품용 금속 재료에 있어서,
    0.1 내지 3 wt%의 Pd 및
    Al, Au, Pt, Cu, Ta, Cr, Ti, Ni, Co 및 Si로 구성된 그룹에서 선택된 하나의 원소를 0.1 내지 3 wt% 함유한 3원 합금(ternary alloy)을 포함하는 전자 부품용 금속 재료.
  8. 제7항에 있어서, 상기 전자 부품용 금속 재료는 와이어링 재료인 전자 부품용 금속 재료.
  9. 제7항에 있어서, 전기 저항이 1.6 μΩcm 이상 3.5 μΩcm 이하인 전자 부품용 금속 재료.
  10. 제7항에 있어서, 상기 전자 부품용 금속 재료는 전극 재료인 전자 부품용 금속 재료.
  11. 제7항에 있어서, 상기 전자 부품용 금속 재료는 스퍼터링 타겟 재료인 전자 부품용 금속 재료.
  12. 특정 금속 재료로 이루어진 와이어링 패턴, 전극 또는 컨택트를 갖는 전자 부품에 있어서,
    상기 금속 재료는
    주성분으로서 Ag,
    0.1 내지 3 wt%의 Pd, 및
    Al, Au, Pt, Cu, Ta, Cr, Ti, Ni, Co 및 Si로 구성된 그룹에서 선택된 하나 또는 복수의 원소를 총 0.1 내지 3 wt% 함유한 합금을 포함하는 전자 부품.
  13. 제12항에 있어서, 상기 와이어링 패턴, 전극 또는 컨택트는 인 함유 산을 함유한 용액을 사용하여 에칭에 의해 형성되는 전자 부품.
  14. 제12항에 있어서, 상기 와이어링 패턴, 전극 또는 컨택트는 염소를 함유한 가스 분위기에서 에칭에 의해 형성되는 전자 부품.
  15. 제12항에 있어서, 상기 와이어링 패턴, 전극 및 컨택트 이외의 부분은 염소를 함유한 가스 분위기에서 에칭에 의해 처리되는 전자 부품.
  16. 제12항에 있어서, 상기 와이어링 패턴, 전극 또는 컨택트는 300℃ 내지 750℃의 온도에서 열처리되는 전자 부품.
  17. 제12항에 있어서, 상기 와이어링 패턴, 전극 또는 컨택트는 W, Ta, Mo, 인듐 틴 옥사이드, 티타늄 질화물, 실리콘 옥사이드 또는 실리콘 나이트라이드로 이루어진 기판 상에 형성되는 전자 부품.
  18. 제12항에 있어서, 상기 와이어링 패턴, 전극 또는 컨택트는 유리 또는 플라스틱 기판 상에 직접 형성되는 전자 부품.
  19. 특정 금속 재료로 이루어진 와이어링 패턴, 전극 또는 컨택트를 갖는 전자 장치에 있어서,
    상기 금속 재료는
    주성분으로서 Ag,
    0.1 내지 3 wt%의 Pd, 및
    Al, Au, Pt, Cu, Ta, Cr, Ti, Ni, Co 및 Si로 구성된 그룹에서 선택된 하나 또는 복수의 원소를 총 0.1 내지 3 wt% 함유한 합금을 포함하는 전자 장치.
  20. 제19항에 있어서, 상기 와이어링 패턴, 전극 또는 컨택트는 인산을 함유한 용액을 사용하여 에칭에 의해 형성되는 전자 장치.
  21. 제19항에 있어서, 상기 와이어링 패턴, 전극 또는 컨택트는 염소를 함유한 가스 분위기에서 에칭에 의해 형성되는 전자 장치.
  22. 제19항에 있어서, 상기 와이어링 패턴, 전극 및 컨택트 이외의 부분은 염소를 함유한 가스 분위기에서 에칭에 의해 처리되는 전자 장치.
  23. 제19항에 있어서, 상기 와이어링 패턴, 전극 또는 컨택트는 300℃ 내지 750℃의 온도에서 열처리되는 전자 장치.
  24. 제19항에 있어서, 상기 와이어링 패턴, 전극 또는 컨택트는 W, Ta, Mo, 인듐 주석 산화물, 티타늄 질화물, 실리콘 옥사이드 또는 실리콘 나이트라이드로 이루어진 기판 상에 형성되는 전자 장치.
  25. 제19항에 있어서, 상기 와이어링 패턴, 전극 또는 컨택트는 유리 또는 플라스틱 기판 상에 직접 형성되는 전자 장치.
  26. 금속 재료를 처리하는 방법에 있어서,
    주성분으로서 Ag,
    0.1 내지 3 wt%의 Pd, 및
    Al, Au, Pt, Cu, Ta, Cr, Ti, Ni, Co 및 Si로 구성된 그룹에서 선택된 하나 또는 복수의 원소를 총 0.1 내지 3 wt% 함유한 합금의 금속막을 인 함유 산을 함유한 용액을 사용하여 에칭함으로써 와이어링 패턴, 전극 또는 컨택트를 형성하는 금속 재료 처리 방법.
  27. 금속 재료를 처리하는 방법에 있어서,
    주성분으로서 Ag,
    0.1 내지 3 wt%의 Pd, 및
    Al, Au, Pt, Cu, Ta, Cr, Ti, Ni, Co 및 Si로 구성된 그룹에서 선택된 하나 또는 복수의 원소를 총 0.1 내지 3 wt% 함유한 합금의 금속막을 염화수소산을 함유한 용액을 사용하여 에칭함으로써 와이어링 패턴, 전극 또는 컨택트를 형성하는 금속 재료 처리 방법.
  28. 전자 부품을 처리하는 방법에 있어서,
    주성분으로서 Ag,
    0.1 내지 3 wt%의 Pd, 및
    Al, Au, Pt, Cu, Ta, Cr, Ti, Ni, Co 및 Si로 구성된 그룹에서 선택된 하나 또는 복수의 원소를 총 0.1 내지 3 wt% 함유한 합금의 금속막 이외의 재료를 처리하기 위해 플루오르를 함유한 가스 분위기에서 에칭을 수행하는 전자 부품 처리 방법.
  29. 금속 재료를 처리하는 방법에 있어서,
    주성분으로서 Ag,
    0.1 내지 3 wt%의 Pd, 및
    Al, Au, Pt, Cu, Ta, Cr, Ti, Ni, Co 및 Si로 구성된 그룹에서 선택된 하나 또는 복수의 원소를 총 0.1 내지 3 wt% 함유한 합금의 금속막을 300℃ 내지 750℃의 온도에서 열처리하여 와이어링 패턴, 전극 또는 컨택트를 형성하는 금속 재료 처리 방법.
  30. 금속 재료를 처리하는 방법에 있어서,
    W, Ta, Mo, 인듐 주석 산화물, 티타늄 질화물, 실리콘 옥사이드, 실리콘 나이트라이드, 또는 비결정 Si로 이루어진 하부 층 재료 상에,
    주성분으로서 Ag,
    0.1 내지 3 wt%의 Pd, 및
    Al, Au, Pt, Cu, Ta, Cr, Ti, Ni, Co 및 Si로 구성된 그룹에서 선택된 하나 또는 복수의 원소를 총 0.1 내지 3 wt% 함유한 합금의 금속막을 형성함으로써 와이어링 패턴, 전극 또는 컨택트를 형성하는 금속 재료 처리 방법.
  31. 금속 재료를 처리하는 방법에 있어서,
    유리, 플라스틱, 또는 Si 보드 상에,
    주성분으로서 Ag,
    0.1 내지 3 wt%의 Pd, 및
    Al, Au, Pt, Cu, Ta, Cr, Ti, Ni, Co 및 Si로 구성된 그룹에서 선택된 하나 또는 복수의 원소를 총 0.1 내지 3 wt% 함유한 합금의 금속막을 직접 형성함으로써 와이어링 패턴, 전극 또는 컨택트를 형성하는 금속 재료 처리 방법.
  32. 전기 광학 부품에 있어서,
    주성분으로서 Ag,
    0.1 내지 3 wt%의 Pd 및
    Al, Au, Pt, Cu, Ta, Cr, Ti, Ni, Co 및 Si로 구성된 그룹에서 선택된 하나 또는 복수의 원소를 총 0.1 내지 3 wt% 함유한 합금의 금속막으로 이루어진 반사막 또는 전극 또는 와이어링 재료를 사용하는 것을 특징으로 하는 전기 광학 부품.
KR1020000039875A 1999-07-12 2000-07-12 전자 부품용 금속 재료, 전자 부품, 전자 장치, 및 금속재료의 처리 방법 KR100715405B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP19687899 1999-07-12
JP1999-196878 1999-07-12
JP2000-092980 2000-03-28
JP2000092980A JP4247863B2 (ja) 1999-07-12 2000-03-28 電子部品用金属材料、電子部品用配線材料、電子部品用電極材料、電子部品、電子機器、金属材料の加工方法及び電子光学部品

Publications (2)

Publication Number Publication Date
KR20010029930A true KR20010029930A (ko) 2001-04-16
KR100715405B1 KR100715405B1 (ko) 2007-05-08

Family

ID=26510042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000039875A KR100715405B1 (ko) 1999-07-12 2000-07-12 전자 부품용 금속 재료, 전자 부품, 전자 장치, 및 금속재료의 처리 방법

Country Status (11)

Country Link
US (1) US6723281B1 (ko)
EP (1) EP1069194B1 (ko)
JP (1) JP4247863B2 (ko)
KR (1) KR100715405B1 (ko)
CN (1) CN1165990C (ko)
CA (1) CA2313767C (ko)
DE (1) DE60022951T2 (ko)
ID (1) ID26547A (ko)
MX (1) MXPA00006720A (ko)
MY (1) MY127011A (ko)
TW (1) TW457650B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003058724A1 (en) * 2002-01-08 2003-07-17 Samsung Electronics Co., Ltd. A thin film transistor array panel and a method for manufacturing the same
WO2015034287A1 (ko) * 2013-09-04 2015-03-12 엠케이전자 주식회사 은 합금 본딩 와이어 및 그의 제조 방법

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7314657B2 (en) 2000-07-21 2008-01-01 Target Technology Company, Llc Metal alloys for the reflective or the semi-reflective layer of an optical storage medium
US7384677B2 (en) 1998-06-22 2008-06-10 Target Technology Company, Llc Metal alloys for the reflective or semi-reflective layer of an optical storage medium
US6852384B2 (en) 1998-06-22 2005-02-08 Han H. Nee Metal alloys for the reflective or the semi-reflective layer of an optical storage medium
US7374805B2 (en) 2000-07-21 2008-05-20 Target Technology Company, Llc Metal alloys for the reflective or the semi-reflective layer of an optical storage medium
US7316837B2 (en) 2000-07-21 2008-01-08 Target Technology Company, Llc Metal alloys for the reflective or the semi-reflective layer of an optical storage medium
US7314659B2 (en) 2000-07-21 2008-01-01 Target Technology Company, Llc Metal alloys for the reflective or semi-reflective layer of an optical storage medium
JP4571741B2 (ja) * 2000-10-31 2010-10-27 株式会社フルヤ金属 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法及び電子光学部品
CN1217028C (zh) * 2001-03-16 2005-08-31 石福金属兴业株式会社 溅射靶材
KR100750922B1 (ko) * 2001-04-13 2007-08-22 삼성전자주식회사 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
JP3804858B2 (ja) 2001-08-31 2006-08-02 ソニー株式会社 有機電界発光素子およびその製造方法
US6860949B1 (en) * 2001-12-10 2005-03-01 Commemorative Brands, Inc. High strength, tarnish resistant composition of matter
SG152056A1 (en) * 2002-05-17 2009-05-29 Idemitsu Kousan Co Ltd Wiring material and wiring board using the same
KR100878236B1 (ko) * 2002-06-12 2009-01-13 삼성전자주식회사 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법
TW574383B (en) * 2002-07-31 2004-02-01 Ritdisplay Corp Alloy target for conductive film
WO2004066354A2 (en) * 2003-01-16 2004-08-05 Target Technology Company, Llc Photo-voltaic cells including solar cells incorporating silver-alloy reflective and/or transparent conductive surfaces
KR20040073142A (ko) * 2003-02-13 2004-08-19 키스타 주식회사 박막 트랜지스터 액정표시장치의 반사판에 사용되는박막용 Ａｇ 합금
TWI368819B (en) 2003-04-18 2012-07-21 Target Technology Co Llc Metal alloys for the reflective or the semi-reflective layer of an optical storage medium
KR100960687B1 (ko) 2003-06-24 2010-06-01 엘지디스플레이 주식회사 구리(또는 구리합금층)를 포함하는 이중금속층을 일괄식각하기위한 식각액
DE102004040778B4 (de) * 2004-08-23 2011-11-24 Umicore Ag & Co. Kg Silberhartlotlegierungen
EP1793013B1 (en) * 2005-12-05 2017-07-19 Rohm and Haas Electronic Materials LLC Metallization of dielectrics
DE102006003279B4 (de) * 2006-01-23 2010-03-25 W.C. Heraeus Gmbh Sputtertarget mit hochschmelzender Phase
JP2008130799A (ja) * 2006-11-21 2008-06-05 Sharp Corp 半導体発光素子および半導体発光素子の製造方法
KR101001700B1 (ko) * 2007-03-30 2010-12-15 엠케이전자 주식회사 반도체 패키지용 은합금 와이어
JP5228595B2 (ja) * 2008-04-21 2013-07-03 ソニー株式会社 半導体発光素子及びその製造方法、並びに、積層構造体及びその形成方法
CN102130069A (zh) * 2008-07-14 2011-07-20 Mk电子株式会社 用于半导体封装的Ag基合金引线
US20100239455A1 (en) * 2009-03-23 2010-09-23 Lee Jun-Der Composite alloy bonding wire and manufacturing method thereof
CN102154574A (zh) * 2010-10-18 2011-08-17 东莞市正奇电子有限公司 半导体组件连接用合金线
TW201216300A (en) * 2011-07-11 2012-04-16 Profound Material Technology Co Ltd Composite silver thread
JP5472353B2 (ja) * 2012-03-27 2014-04-16 三菱マテリアル株式会社 銀系円筒ターゲット及びその製造方法
CN103985699A (zh) * 2013-02-08 2014-08-13 大瑞科技股份有限公司 银合金线
CN103194636A (zh) * 2013-03-29 2013-07-10 上海中希合金有限公司 含钯的银合金自润滑电接触材料及复合带材
CN103146945A (zh) * 2013-03-29 2013-06-12 上海中希合金有限公司 用于微电机整流子的自润滑电接触材料
EP2941105B1 (en) * 2013-05-13 2022-02-16 ULVAC, Inc. Mounting device and method of manufacturing the same
JP2015109633A (ja) * 2013-10-22 2015-06-11 株式会社大真空 圧電振動素子と当該圧電振動素子を用いた圧電デバイスおよび、前記圧電振動素子の製造方法と当該圧電振動素子を用いた圧電デバイスの製造方法
DE102014214683A1 (de) * 2014-07-25 2016-01-28 Heraeus Deutschland GmbH & Co. KG Sputtertarget auf der Basis einer Silberlegierung
JP6574714B2 (ja) * 2016-01-25 2019-09-11 株式会社コベルコ科研 配線構造およびスパッタリングターゲット
CN108062991B (zh) * 2016-11-08 2021-01-26 光洋应用材料科技股份有限公司 银合金线材
US11261533B2 (en) * 2017-02-10 2022-03-01 Applied Materials, Inc. Aluminum plating at low temperature with high efficiency
JP2020090706A (ja) * 2018-12-05 2020-06-11 三菱マテリアル株式会社 金属膜、及び、スパッタリングターゲット
CN111235425B (zh) * 2020-02-19 2021-04-06 基迈克材料科技（苏州）有限公司 AgPdCu合金及其制备方法、AgPdCu合金溅射靶材及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU386021A1 (ru) 1968-05-05 1973-06-14 BMEi/;i' ЭЛЕКТРОПРОВОДНЫЙ СПЛАВ НА ОСНОВЕ СЕРЕ^ТГ"^'
JPS56119747A (en) * 1980-02-25 1981-09-19 Nippon Telegr & Teleph Corp <Ntt> Electrical contact material and its manufacture
JP2834550B2 (ja) * 1989-08-02 1998-12-09 古河電気工業株式会社 小電流領域用摺動電気接点材料とその製造方法
JPH0649269A (ja) * 1992-03-27 1994-02-22 Mitsubishi Materials Corp 鱗片状Ａｇ−Ｐｄ合金導電性フィラー材及びそれを含む製品
JP2996016B2 (ja) * 1992-07-14 1999-12-27 三菱マテリアル株式会社 チップ型電子部品の外部電極
JP3369633B2 (ja) * 1993-05-01 2003-01-20 太平洋セメント株式会社 導体ペースト及びそれを用いたセラミック多層配線基板
JP2895793B2 (ja) * 1995-02-24 1999-05-24 マブチモーター株式会社 摺動接点材料及びクラッド複合材ならびにそれらからなるコンミテータ及びそのコンミテータを使用した直流小型モータ
EP0785572A2 (en) * 1996-01-22 1997-07-23 Matsushita Electric Industrial Co., Ltd. Dry etching method for aluminium alloy and etching gas therefor
US6291137B1 (en) * 1999-01-20 2001-09-18 Advanced Micro Devices, Inc. Sidewall formation for sidewall patterning of sub 100 nm structures

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003058724A1 (en) * 2002-01-08 2003-07-17 Samsung Electronics Co., Ltd. A thin film transistor array panel and a method for manufacturing the same
KR100825102B1 (ko) * 2002-01-08 2008-04-25 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
US7375373B2 (en) 2002-01-08 2008-05-20 Samsung Electronics Co., Ltd. Thin film transistor array panel
US7608494B2 (en) 2002-01-08 2009-10-27 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
WO2015034287A1 (ko) * 2013-09-04 2015-03-12 엠케이전자 주식회사 은 합금 본딩 와이어 및 그의 제조 방법
KR101535412B1 (ko) * 2013-09-04 2015-07-24 엠케이전자 주식회사 은 합금 본딩 와이어 및 그의 제조 방법

Also Published As

Publication number Publication date
KR100715405B1 (ko) 2007-05-08
MXPA00006720A (es) 2007-05-08
TW457650B (en) 2001-10-01
EP1069194A1 (en) 2001-01-17
DE60022951D1 (de) 2005-11-10
US6723281B1 (en) 2004-04-20
CA2313767A1 (en) 2001-01-12
CA2313767C (en) 2010-09-28
JP4247863B2 (ja) 2009-04-02
CN1280387A (zh) 2001-01-17
EP1069194B1 (en) 2005-10-05
ID26547A (id) 2001-01-18
MY127011A (en) 2006-11-30
DE60022951T2 (de) 2006-07-20
CN1165990C (zh) 2004-09-08
JP2001192752A (ja) 2001-07-17

Similar Documents

Publication Publication Date Title
KR100715405B1 (ko) 전자 부품용 금속 재료, 전자 부품, 전자 장치, 및 금속재료의 처리 방법
JP3754011B2 (ja) 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法、電子部品の製造方法及び電子光学部品
KR100600229B1 (ko) 전자 디바이스와 그의 제법, 및 스퍼터링 타겟
JP2002302780A (ja) エッチング溶液及びエッチング溶液でパターン形成された銅配線を有する電子機器用アレー基板
KR20080009866A (ko) 은 또는 은합금의 배선 및 반사막 형성을 위한 식각용액
KR20100127290A (ko) 표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃
JP4571741B2 (ja) 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法及び電子光学部品
JP2006193783A (ja) 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法、電子部品の製造方法及び電子光学部品
KR102343674B1 (ko) 은 함유 박막의 식각액 조성물 및 이를 이용한 화상표시장치용 어레이 기판의 제조방법
JP2005163070A (ja) エッチング液およびエッチング方法
KR102446220B1 (ko) 전자 디바이스들에서의 금속화를 위한 전류-유도된 다크 층 형성
JP4583564B2 (ja) 配線、電極及び接点
KR100441839B1 (ko) Tft기판
JPH10282906A (ja) 表示装置用電極基板
KR100787883B1 (ko) 전자부품용 금속재료 및 금속재료의 가공방법
KR100788266B1 (ko) 전자부품, 전자기기, 전자부품의 제조방법 및 전자광학부품
JPH10307303A (ja) 液晶表示基板、その製造方法および液晶表示装置
JP2003055780A (ja) エッチング溶液およびエッチング方法
JP2002111003A (ja) 薄膜トランジスタとその製造方法および薄膜トランジスタアレイ
KR20020057223A (ko) 액정 디스플레이의 식각방법
KR20020087752A (ko) 액정표시소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130419

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150422

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160422

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180420

Year of fee payment: 12