KR20010014523A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR20010014523A
KR20010014523A KR1020000010483A KR20000010483A KR20010014523A KR 20010014523 A KR20010014523 A KR 20010014523A KR 1020000010483 A KR1020000010483 A KR 1020000010483A KR 20000010483 A KR20000010483 A KR 20000010483A KR 20010014523 A KR20010014523 A KR 20010014523A
Authority
KR
South Korea
Prior art keywords
memory device
semiconductor memory
read
address
data
Prior art date
Application number
KR1020000010483A
Other languages
English (en)
Other versions
KR100334201B1 (ko
Inventor
타카타히데카주
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 마찌다 가쯔히꼬
Publication of KR20010014523A publication Critical patent/KR20010014523A/ko
Application granted granted Critical
Publication of KR100334201B1 publication Critical patent/KR100334201B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G06F8/66—Updates of program code stored in read-only memory [ROM]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

본 발명은 판독 전용 반도체 메모리 장치; 및, 상기 판독 전용 반도체 메모리 장치에서 발생된 적어도 하나의 결함 영역에서의 결함 데이타를 상기 결함 데이타를 수정하기 위한 수정 데이타로 교체하기 위한 비휘발성 반도체 메모리 장치로서, 결함 영역의 어드레스와 상기 수정 데이타를 나타내는 어드레스 데이타를 전기적으로 기입할 수 있는 메모리 섹션; 및, 어드레스 데이타가 상기 반도체 메모리 장치 외부로부터 제공된 어드레스와 일치할 때 상기 판독 전용 반도체 메모리 장치를 비활성화하는 판정 결과 신호를 출력하기 위한 어드레스 판정 회로;를 포함하는 비휘발성 반도체 메모리 장치;를 포함하며, 상기 비휘발성 반도체 메모리 장치는 상기 어드레스 데이타가 상기 어드레스와 일치할 때 상기 메모리 섹션으로부터 상기 수정 데이타를 판독하고 출력하는 반도체 메모리 장치를 제공한다.

Description

반도체 메모리 장치{SEMICONDUCTOR MEMORY DEVICE}
본 발명은 판독전용 반도체 메모리 장치내에서 정보를 교체하기 위한 장치에 관한 것으로, 보다 구체적으로 게임 장치, 이동 터미널 등에서 사용되는 재기입불가능한 메모리 장치의 업데이트 또는 수리를 가능하게 하는 비휘발성 반도체 메모리 장치에 관한 것이다.
일본 특개평 제7-129396호는 판독전용 메모리 장치를 수정하기 위한 판독전용 메모리 장치에서의 패치방법(patch method)을 제안하는데, 상기 패치방법은 상기 수정 데이타를 재기입 메모리 장치내에 미리 저장하고 나서, 판독 전용 메모리 장치로부터 판독된 결함있는 데이타를 상기 수정 데이타를 사용하여 의사적으로 수정한다.
일본 특개평 제6-103056호는 결함 데이타가 판독될 때, 결함 데이타를 다른 데이타로 교체하기 위한 선택기를 포함하는 메모리 장치를 기재하고 있다.
그러나, 상술한 종래의 패치 방법은 다음과 같은 문제점을 갖는다:
결함 데이타가 판독 전용 메모리 장치로부터 판독된 후에 수정되기 때문에 고속 동작이 가능하지 않다(일본 특개평 제7-129396호); 또는
선택기는 결함 데이타가 판독된 후에 결함 데이타를 수정 데이타로 교체하는데 사용된다(일본 특개평 제6-103056호);
수정 데이타의 업데이트는 불가능하다; 및,
판독 전용 메모리는 올바른 데이타가 판독될 때 뿐만 아니라 결함 데이타가 판독될 때에도 활성화되기 때문에 전력 소모가 상당하다.
본 발명에 따른 반도체 장치는 판독 전용 반도체 메모리 장치 및 상기 판독 전용 반도체 메모리 장치내에서 발생된 적어도 하나의 결함 영역에서 결함 데이타를 그를 수정하기 위한 수정 데이타와 교체하기 위한 비휘발성 반도체 메모리 장치;룰 포함하며, 상기 비휘발성 반도체 메모리 장치는 상기 결함 영역의 어드레스를 나타내는 어드레스 데이타와 수정 데이타를 전기적으로 기입할 수 있는 메모리섹션, 및, 어드레스 데이타가 상기 반도체 메모리 장치의 외부로부터 제공된 어드레스와 매칭될 때 상기 판독 전용 반도체 장치를 비활성화하는 판정 결과 신호를 출력하기 위한 어드레스 판정 회로를 포함하며, 상기 비휘발성 반도체 메모리 장치는 어드레스 데이타가 상기 어드레스와 매칭될 때 상기 메모리섹션으로부터 수정 데이타를 판독 및 출력한다.
본 발명의 한 실시예에서, 상기 메모리 섹션은 어드레스 데이타를 저장하기 위한 어드레스 데이타 저장 영역 및 상기 수정 데이타를 저장하기 위한 수정 데이타 저장 영역을 포함한다.
본 발명의 다른 실시예에서, 상기 반도체 메모리 장치는 판독 전용 반도체 메모리 장치의 출력과 비휘발성 반도체 메모리 장치의 출력에 접속된 데이타 처리 장치를 더 포함한다.
본 발명의 또 다른 실시예에서, 판정 결과 신호는 상기 장치 외부로 출력된다.
본 발명의 또 다른 실시예에서, 반도체 메모리 장치는 적어도 하나의 수정 데이타 저장 영역과 적어도 하나의 어드레스 데이타 저장 영역을 더 포함한다.
본 발명의 또 다른 실시예에서, 반도체 메모리 장치는 수정 데이타 저장 영역을 보호하기 위한 회로를 더 포함한다.
본 발명의 또 다른 실시예에서, 수정 데이타 저장 영역을 보호하기 위한 회로는 전원 전압보다 높은 전압이 외부 입력 신호로서 인가될 때 수정 데이타 저장 영역의 보호를 해제한다.
본 발명의 또 다른 실시예에서, 비휘발성 반도체 메모리 장치는 어드레스 데이타 저장 영역을 보호하기 위한 회로를 더 포함한다.
본 발명의 또 다른 실시예에서, 어드레스 데이타 저장 영역을 보호하기 위한 회로는 전원 전압보다 높은 전압이 외부로부터 입력 신호로서 인가될 때 어드레스 데이타 저장 영역의 보호를 해제한다.
본 발명의 또 다른 실시예에서, 비휘발성 반도체 메모리는 판독 커맨드(read command)의 입력에 응하여 메모리 섹션으로부터 판독된 어드레스 데이타를 저장하는 레지스터를 더 포함한다.
본 발명의 또 다른 실시예에서, 판독 전용 반도체 메모리 장치와 비휘발성 반도체 메모리 장치는 단일 칩 LSI로 각각 형성되고 동일한 팩키지내에 포함된다.
본 발명의 반도체 메모리 장치에 따르면, 비휘발성 반도체 메모리 장치는 결함 데이타가 발생하거나 수정 데이타가 업데이트될 때 이용된다. 비휘발성 반도체 장치는 그 메모리 섹션내에 수정 데이타 저장 영역과 어드레스 데이타 저장 영역을 포함하여, 수정 데이타와 어드레스 데이타를 저장가능하게 한다. 결함 데이타는 교체된 결함 영역의 어드레스가 입력될 때 자동적으로 저장 어드레스에 따른 수정 데이타와 교체될 수 있고, 판독 전용 반도체 메모리 장치는 수정된 데이타만을 출력하기 위해 비활성화될 수 있다.
따라서, 본 발명은 (1) 결함 데이타를 고속으로 수정된 데이타로 교체할 수 있는 반도체 장치; (2) 결함 데이타가 수정 데이타로 교체될 때 판독 전용 반도체 장치를 비활성화할 수 있는 반도체 장치; 및, (3) 판독 전용 반도체 장치가 수정될 때 수정 데이타를 업데이트할 수 있는 반도체 장치;를 제공하는 잇점을 가능하게 한다.
본 발명의 상술한 잇점과 기타 잇점은 첨부 도면을 참조하여 이하의 발명의 상세한 설명을 통해 본 발명이 속한 분야의 당업자에게 명확할 것이다.
도 1은 본 발명에 따른 반도체 메모리 장치의 제1 실시예를 도시한 블록도.
도 2는 도 1에 도시된 반도체 메모리 장치의 구성 변형예를 도시한 블록도로서, 비휘발성 반도체 메모리 장치에서 록킹 회로(lock circuit)를 더 포함하는 도면.
도 3은 도 1에 도시된 반도체 메모리 장치의 판독 전용 반도체 메모리 장치의 내부 구성을 도시한 블록도.
도 4는 도 1의 실시예의 동작 타이밍도.
도 5는 본 발명의 제2 실시예를 도시한 블록도.
도 6a는 본 발명에 따른 반도체 메모리 장치의 제3 실시예의 구성에서 사용된 비휘발성 반도체 메모리 장치를 도시한 블록도.
도 6b는 도 6a에서의 실시예의 동작 타이밍도.
도 7은 도 6a에서의 실시예의 메모리맵.
도 8a는 본 발명에 따른 반도체 메모리 장치의 제4 실시예에서 사용된 비휘발성 반도체 메모리 장치를 도시한 블록도.
도 8b는 도 8a에서의 실시예의 동작 타이밍도.
본 발명은 첨부 도면을 참조하여 이하에서 상세히 설명한다.
(제1 실시예)
도 1은 본 발명에 따른 반도체 메모리 장치의 제1 실시예를 도시한 블록도이다.
제1 실시예의 반도체 장치(100)는 재기입불가능한 판독 전용 반도체 메모리 장치(마스크 ROM:1), 기입/소거 가능한 비휘발성 반도체 메모리 장치(플래시 메모리 장치:2)를 포함한다. 활성 신호(CS#), 판독 신호(RD#), 어드레스(4), 보호 신호(WP#) 및 커맨드 명령 신호(command instruction signal)는 반도체 장치(100)로 외부로부터 입력된다.
비휘발성 반도체 메모리 장치(2)는 전기적으로 기입/소거 가능한 메모리 섹션(21E), 레지스터(21D) 및 어드레스 판정 회로(21A)를 포함한다. 메모리 섹션(21E)은 구체적으로 플래시 메모리로서, 전기 기입/소거를 가능하게 하기 위한 매트릭스로 형성된 플래시 메모리셀을 갖는다. 마스크 ROM(1)은 수정을 요구하는 결함 데이타를 저장하기 위한 교체 ROM 영역(11A)를 가진다. 메모리 섹션(21E)은 교체 ROM 영역(11A)의 어드레스 데이타를 저장하는 어드레스 데이타 저장 영역(21F), 결함 데이타를 수정하는 수정 데이타를 저장하는 수정 데이타(ROM 패치) 저장 영역(21B) 및 다른 데이타를 저장하는 데이타 저장 영역(21G)을 포함한다.
도 1을 참조하면, 결함이 판독 전용 반도체 메모리 장치(1)에서 발생되고 결함 데이타를 저장하는 교체 ROM 영역(11A)이 형성되면, 교체 ROM 영역(11A)을 나타내는 어드레스 데이타는 어드레스 저장 영역(21F)내에 저장된다. 교체 ROM 영역(11A)에서의 결함 데이타를 수정하는 수정 데이타는 수정 데이타 저장 영역(21B)내에 저장된다. 저장 방법으로서, 기입 명령이 비휘발성 반도체 메모리 장치(2)로 전송되고 나서, 데이타 각각이 메모리 섹션(21E)의 어드레스 데이타 저장 영역(21F)과 수정 데이타 저장 영역(21B)내에 각각 저장된다.
비휘발성 반도체 메모리 장치(2)는 또한 어드레스 데이타 저장 영역(21F)내에 기입된 어드레스 데이타와 수정 데이타 저장 영역(21B)내에 기입된 수정 데이타의 우발적인 재기입을 방지하기 위한 보호 기능을 가진다. 외부로부터의 명령에 응하여 록킹함으로써(예를 들면, 커맨드에 의한 록킹, 또는 외부 입력 신호 WP#에 의한 록킹), 보호 기능은 재기입을 방지하고 데이타를 보호한다. 어드레스 데이타와 수정 데이타를 변경하는 것은 어드레스 데이타와 수정 데이타가 어드레스 데이타 저장 영역(21F)과 수정 데이타 저장 영역(21B)내에 저장된 후일지라도, 외부 커맨드 또는 신호에 따라 가능하다. 비휘발성 반도체 메모리 장치(2)는 또한 어드레스 데이타 저장 영역(21F)과 수정 데이타 저장 영역(21B)의 내용을 변경하기 위해서 보호를 해제하는 기능을 가진다. 보호 기능은 외부 입력 신호(WP#)에서 인가된 전압이 전원 전압(VCC)보다 높을 때 해제된다. 변경은 보호 기능이 해제될 때에만 가능하다. 더 구체적으로, 도 2에서 도시된 반도체 장치(100A)에서와 같이 비휘발성 반도체 메모리 장치(2A)는 메모리 섹션(21E)으로 록킹 정보를 출력하기 위한 록킹 회로(21H)를 제공하여, 메모리 섹션(21E)이 보호/해제를 수행하도록 한다.
판독 커맨드가 비휘발성 반도체 메모리 장치(2)로 보내질 때, 어드레스 데이타는 어드레스 데이타 저장 영역(21F)으로부터 판독되고 레지스터(21D)로 전송된다. 어드레스 판정 회로(21A)는 레지스터(21D)에 기입된 어드레스 데이타를 외부에서 입력된 어드레스(4)와 비교하여, 판정 결과 신호(3)를 출력한다. 판정 결과 신호(3)는 H 레벨 또는 L 레벨을 나타내는데, 어드레스 판정 회로(21A)로부터 출력되고 판독 전용 반도체 메모리 장치(1)로 입력된다. 판정 결과 신호(3)에 따라서, 판독 전용 반도체 메모리 장치(1)는 데이타를 출력할지 출력을 금지할지 여부를 판정한다. 레지스터(21D)내에 기입된 어드레스 데이타가 외부에서 입력된 어드레스(4)와 일치된다면, 판독 전용 반도체 메모리 장치(1)로부터 판독된 데이타는 출력이 금지된다. 대신에, 어드레스 판정 회로(21A)는 내부 플래시 어드레스(21C)를 비휘발성 반도체 메모리 장치(2)의 메모리 섹션(21E)으로 제공한다. 그리고 나서, 내부 플래시 어드레스(21C)는 수정 데이타 저장 영역(21B)에서 저장된 수정 데이타를 판독하여, 수정 데이타를 데이타 출력 터미널(5)로 출력한다.
더 구체적으로, 판독 전용 반도체 메모리 장치(1)는 판정 결과 신호(3)에 따라 비활성화된다. 비활성화의 방법으로서, 예를 들면, 센스 앰프(31)와 출력 버퍼(32)(도 3)가 판독 전용 반도체 메모리 장치(1)로부터 데이타가 출력되는 것을 방지하기 위해 비활성화된다. 출력 버퍼(32)는 높은 구동 전압을 필요로 하므로, 통상 전력을 많이 소모한다. 그러나, 본 발명에 따르면, 판독 전용 반도체 메모리 장치(1)의 출력 버퍼(32)가 레지스터(21D)내에 기입된 어드레스 신호가 외부에서 입력된 어드레스(4)와 일치할 때 비활성화 되기 때문에 전력 소모를 감소하는 것이 가능하다. 도 3은 이러한 경우의 구성예를 도시한다. 레지스터(21D)내에 기입된 어드레스 데이타가 외부에서 입력된 어드레스(4)와 일치하지 않을 때, 판독 전용 반도체 메모리 장치(1)로부터 판독된 데이타는 데이타 출력 터미널(5)로 출력된다.
판독 전용 반도체 메모리 장치(1)내에 저장된 결함 데이타를 비휘발성 반도체 메모리 장치(2)내에 저장된 수정 데이타로 교체하기 위한 동작 타이밍은 도 4를 참조하여 설명될 것이다. CS#는 반도체 메모리 장치들을 활성화 하기 위한 신호를 나타내며, RD#는 판독을 실행하기 위한 판독 신호를 나타낸다. 상술한 바와 같이, 비휘발성 반도체 메모리 장치(2)에 주어진 판독 커맨드 명령에 응하여 어드레스 데이타는 어드레스 데이타 저장 영역(21F)으로부터 레지스터(21D)로 이미 보내져 있다. 판독 커맨드 명령은 전력이 턴 온 되었을 때에 적어도 한번 실행된다. 동작 타이밍의 이러한 실시예에서, 판독 전용 반도체 메모리 장치(1)는 CS#이 "로우" 상태일 때 신호 RD#의 상승에 응하여 연속적으로 저장된 데이타를 판독한다. 결함 데이타의 수정 데이타로의 교체는 판정 결과 신호(3)와 RD#(시간 T1)의 상승에 응하여 시작된다. 교체가 종결되면, 판독 전용 반도체 메모리 장치(1)는 판정 결과 신호(3)와 RD#(시간 T2)에 응하여 다시 활성화되고 나서, 판독 전용 반도체 메모리 장치(1)로부터의 판독이 재시작된다. 데이타는 RD#의 하강에 응하여 판독될 수 있다. 다른 동작 타이밍은 판정 결과 신호(3)의 레벨이 변화할 때 결함 데이타가 수정 데이타와 교체되는 한, 본 발명에 적용가능하다. 따라서, 판독 전용 반도체 메모리 장치(1)의 결함 영역에 대응하는 어드레스가 외부에서 입력될 때, 본 발명의 반도체 장치(100)는 결함 영역(결함 ROM 영역 11A)에서 발생하는 결함 데이타를 메모리 섹션(21E)의 수정 데이타 저장 영역(21B)내에 저장된 수정 데이타로 교체하고 수정된 데이타를 출력하는 것이 가능하다.
본 실시예에서 교체 ROM 영역(11A)과 수정 데이타 저장 영역(21B)의 크기가 각각 2k일지라도, 이러한 영역의 크기는 변화가능하다.
본 실시예의 반도체 장치(100)는 교체의 종료를 외부 장치에 알리기 위한 장치를 더 포함한다. 예를 들면, 상기 교체가 비휘발성 반도체 메모리 장치(2)에 의해 실행될 때 출력 터미널(24)은 ROMOE 신호(23)를 장치(100)의 외부로 출력하기 위해 제공한다. ROMOE 신호(23)는 상술한 바와 같은 어드레스 판정 회로(21A)로부터 전송된 판정 결과 신호(3)이다. ROMOE 신호(23)를 장치(100)의 외부로 출력하기 위해, 출력 터미널(24)을 제공하는 것 대신에 다른 방법이 사용될 수 있다. 예를 들면, 플래시 메모리 등 상에 통상 제공되는 상태 정보(status information)(I/O 터미널의 데이타)를 판독하기 위한 장치가 사용될 수 있다.
(제2 실시예)
본 발명의 제2 실시예가 이하 설명된다.
도 5는 본 발명의 제2 실시예에 따른 반도체 장치(500)를 도시한 블록도이다. 반도체 장치(500)에서, 판독 전용 반도체 메모리 장치(1)와 재기입 가능한 비휘발성 반도체 메모리 장치(2)의 데이타 출력(52A)이 반도체 장치(6)를 통해 접속된다. 본 실시예에서, 제1 실시예와 유사한 다음과 같은 동작이 수행된다. 판정 결과 신호(3)에 따라 교체가 수행된 때 데이타 출력(52B)은 없고, 그 후 데이타 출력(52A)에 관한 데이타는 출력된다. 따라서, 반도체 장치(6)는 데이타 출력(52A)만을 처리한다. 반도체 장치(6)는 예를 들면, 판독 전용 반도체 메모리 장치(1) 또는 비휘발성 반도체 메모리 장치(2)로부터 판독된 데이타를 처리하는 CPU이다. 반도체 장치(6)의 처리 결과는 데이타 출력 터미널(51)로 출력된다.
(제3 실시예)
본 발명의 제3 실시예가 이하 설명된다.
도 6a 및 6b는 본 발명의 제3 실시예에 따른 반도체 장치(600)를 도시한 도면이다. 도 6a는 비휘발성 반도체 메모리 장치(2A)의 블록도이며, 도 6b는 도 6a에 도시된 비휘발성 반도체 메모리 장치(2A)의 동작 타이밍도이다. 본 실시예에서, 메모리 섹션(621E)은 두개의 수정 데이타 저장 영역(621B1, 621B2) 및 두개의 어드레스 데이타 저장 영역(621F1, 621F2)을 포함한다. 두개의 결함 데이타가 판독 전용 메모리 장치에서 발생할 지라도, 결함 데이타 모두가 수정 데이타로 교체될 수 있다. 본 실시예에서, 반도체 장치(600)는 또한 두개의 레지스터(621D1, 621D2)를 포함한다.
도 7은 실시예 3의 메모리맵이다. 블록(0 내지 15)은 어드레스 공간(700)에 할당된다. 블록(0)에서의 영역은 영역(621F1, 621F2)에 대응하는데, 패치 정보 0과 패치 정보 1 (모두 어드레스 데이타임)이 저장된다. 블록(1)에서의 영역은 ROM 패치 지역(ROM patch area) 0을 포함하는 영역(621B1)과 ROM 패치 지역 1을 포함하는 영역(621B2)에 대응하며, 각각은 수정 데이타를 저장한다. 블록(2 내지 15)의 나머지는 다른 데이타를 저장한다.
(제4 실시예)
본 발명의 제4 실시예가 이하 설명된다.
도 8a 및 8b는 본 발명의 제4 실시예에 따른 반도체 장치(800)를 도시하는 도면이다. 도 8a는 비휘발성 반도체 메모리 장치(2B)의 블록도이며, 도 8b는 도 8a에 도시된 비휘발성 반도체 메모리 장치의 동작 타이밍도이다. 이 실시예에서, 메모리 섹션(821E)은 4개의 수정 데이타 저장 영역(821B1, 821B2, 821B3, 821B4)을 포함하며, 4개의 어드레스 데이타 저장 영역(821F1, 821F2, 821F3, 821F4)을 포함한다. 4개의 결함 데이타가 판독 전용 반도체 메모리 장치에서 발생할 때라도, 이러한 4개의 결함 데이타는 수정 데이타와 교체될 수 있다. 이러한 실시예에서, 반도체 장치(800)는 4개의 레지스터(821D1, 821D2, 821D3, 821D4)를 포함한다.
상술한 실시예 1 내지 4에서, 판독 전용 반도체 메모리 장치(1)와 비휘발성 반도체 메모리 장치(2)는 각각 하나의 칩 LSI로 형성된다. 이 경우에, 판독 전용 반도체 메모리 장치(1)가 형성된 후에 결함이 상기 판독 전용 반도체 메모리 장치(1)내에서 발생할 지라도, 비휘발성 반도체 메모리 장치(2)는 판독 전용 반도체 메모리 장치(1)내의 결함 영역에서의 결함 데이타를 수정 데이타로 교체할 수 있다. 따라서, 판독 전용 반도체 메모리 장치(1)를 재설계할 필요가 없다.
각각 하나의 칩 LSI로 형성된 판독 전용 반도체 메모리 장치(1)와 비휘발성 반도체 메모리 장치(2)는 동일한 팩키지내에 포함된다. 이는 스택 패키지(두개의 칩을 포함하는 단일 팩키지)를 사용하여 수행되는데, 사용자에게는 단일 장치처럼 보인다.
본 발명에 따른 반도체 메모리 장치는 앞서 상세히 설명된 바와 같이, 다음과 같은 효과를 갖는다.
(1) 판독 전용 반도체 메모리 장치의 결함 영역은 어드레스 판정 회로에 의해 자동적으로 판정되며, 레지스터에 기입된 어드레스 데이타가 외부에서 입력된 어드레스와 일치할 때, 비휘발성 반도체 메모리 장치는 어드레스 판정 회로에 의해 판정 결과 신호를 출력한다. 판독 전용 반도체 메모리 장치는 판정 결과 신호에 따라 비활성화되며, 판독 전용 반도체 메모리 장치의 결함 영역에서의 결함 데이타는 반도체 메모리 장치의 메모리 섹션에서 저장된 수정 데이타와 교체된다. 그리고 나서, 수정 데이타는 출력된다. 이러한 방식으로, 고속 동작이 가능하다. 상술한 비활성화때문에 또한 전력 소모에서 감소가 가능하다. 크기에서의 감소는 판독 전용 반도체 메모리 장치에서 결함 영역의 어드레스 데이타와 결함 데이타를 수정하기 위한 수정 데이타가 어드레스 공간에서 할당된 전기적으로 기입가능한 메모리 섹션내에 저장되기 때문에 또한 가능하다. 따라서, 개별적인 메모리 섹션내에 어드레스 데이타와 수정 데이타를 저장할 필요가 없다. 메모리 섹션이 전기적으로 기입/소거 가능한 비휘발성 메모리이기 때문에 어드레스 데이타와 수정 데이타를 용이하게 수정하는 것이 또한 가능하다. 또한, 메모리 섹션이 전기적인 기입/소거 가능한 비휘발성 메모리이기 때문에, 데이타는 전력이 턴 오프된 후에도 상실되지 않는다.
(2) 데이타 처리는 판독 전용 반도체 메모리 장치로부터 판독된 데이타 또는 비휘발성 반도체 메모리 장치로부터 판독된 수정 데이타에 따라 용이하게 실행될 수 있다.
(3) 장치 외부로 판정 결과 신호를 출력함으로써, 출력 데이타가 판독 전용 반도체 메모리 장치로부터 판독된 데이타 인지 비휘발성 반도체 메모리 장치로부터 판독된 수정 데이타 인지 여부가 판정되므로, 반도체 장치의 출하 이전에 최종 테스트로 데이타가 적절하게 수정데이타로 교체되었는지 여부를 체크하는 것이 가능하다. 상기 교체가 부정확하게 수행될 지라도, 비휘발성 반도체 메모리 장치의 메모리 섹션내에 저장된 수정 데이타와 어드레스 데이타는 정확한 수정 데이타로 적절하게 교체 또는 업데이트 될 수 있다.
(4) 복수의 결함 영역이 판독 전용 반도체 메모리 장치에서 발생하면, 메모리 섹션이 수정 데이타와 어드레스 데이타를 저장하는 복수의 영역을 포함하기 때문에 복수의 데이타가 수정 데이타로 각각 교체될 수 있다.
(5) 수정 데이타 저장 영역에 대한 보호 회로가 제공되기 때문에 수정 데이타 저장 영역으로의 우발적인 재기입이 방지된다.
(6) 수정 데이타 보호 영역에 대한 보호가 전원 전압(VCC) 보다 높은 전압이 외부 입력 신호로서 제공될 때에만 해제되기 때문에, 보호가 해제될 때에만 수정 데이타를 수정/업데이트 하는 것이 가능하다.
(7) 어드레스 데이타 저장 영역으로의 우발적인 기입은 어드레스 데이타 저장 영역에 대한 보호 회로가 제공되기 때문에 방지된다.
(8) 어드레스 데이타 저장 영역에 대한 보호가 전원 전압(VCC)보다 높은 전압이 외부 입력 신호로서 제공될 때에만 해제될 수 있기 때문에 보호가 해제된 때에만 어드레스 데이타를 수정/업데이트 하는 것이 가능하다.
(9) 어드레스 데이타가 제3자에 의해 알려지는 것을 방지할 수 있다. 이는 판독 커맨드에 응하여 어드레스 데이타 저장 영역을 판독하고 나서 어드레스를 외부를 출력하는 대신에 비휘발성 반도체 메모리 장치내에서 레지스터로 전달함으로써 수행된다. 레지스터를 제공하는 것은 레지스터가 메모리 섹션에 저장된 어드레스 데이타를 항상 판독해야 할 필요성을 제거시키기 때문에 적은 전력 소모로 어드레스 판정 회로에 의해 어드레스 데이타와 외부에서 입력된 어드레스간의 고속 비교를 수행하는 것이 가능하도록 한다.
(10) 판독 전용 반도체 메모리 장치와 비휘발성 반도체 메모리 장치는 각각 단일 칩 LSI로 형성되어, 결함이 판독 전용 반도체 메모리에서 발생할 때 상기 판독 전용 반도체 메모리가 형성된 후일지라도 판독 전용 반도체 메모리 장치에서 결함 영역에서의 결함 데이타를 수정 데이타로 교체하는 것이 가능하다. 따라서, 판독 전용 반도체 메모리 장치를 제설계할 필요가 없다.
(11) 사용자에게는 단일 패키지로 보이는 스택 팩키지(두개의 칩을 포함하는 단일 패키지)를 이용하는 것이 가능하다.
본 발명의 범위내에서 다양한 변형은 자명하며 당업자에 의해 용이하게 수행될 수 있다. 따라서, 본 발명은 상술한 상세한 설명에 의해 한정되지 않으며, 이하의 특허청구의 범위에 의해 넓게 해석되어야 한다.

Claims (12)

  1. 판독 전용 반도체 메모리 장치; 및,
    상기 판독 전용 반도체 메모리 장치에서 발생된 적어도 하나의 결함 영역에서의 결함 데이타를 상기 결함 데이타를 수정하기 위한 수정 데이타로 교체하기 위한 비휘발성 반도체 메모리 장치로서,
    결함 영역의 어드레스와 상기 수정 데이타를 나타내는 어드레스 데이타를 전기적으로 기입할 수 있는 메모리 섹션; 및,
    어드레스 데이타가 상기 반도체 메모리 장치 외부로부터 제공된 어드레스와 일치할 때 상기 판독 전용 반도체 메모리 장치를 비활성화하는 판정 결과 신호를 출력하기 위한 어드레스 판정 회로;
    를 포함하는 비휘발성 반도체 메모리 장치;
    를 포함하며,
    상기 비휘발성 반도체 메모리 장치는 상기 어드레스 데이타가 상기 어드레스와 일치할 때 상기 메모리 섹션으로부터 상기 수정 데이타를 판독하고 출력하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 메모리 섹션은,
    상기 어드레스 데이타를 저장하기 위한 어드레스 데이타 저장 영역; 및,
    상기 수정 데이타를 저장하기 위한 수정 데이타 저장 영역;
    을 포함하는 반도체 메모리 장치.
  3. 제1항에 있어서, 상기 판독 전용 반도체 메모리 장치의 출력과 상기 비휘발성 반도체 메모리 장치의 출력에 접속된 데이타 처리 장치를 더 포함하는 반도체 메모리 장치.
  4. 제1항에 있어서, 상기 판정 결과 신호는 상기 장치의 외부로 출력되는 반도체 메모리 장치.
  5. 제2항에 있어서, 적어도 하나의 수정 데이타 저장 영역과 적어도 하나의 어드레스 데이타 저장 영역을 더 포함하는 반도체 메모리 장치.
  6. 제2항에 있어서, 상기 수정 데이타 저장 영역을 보호하기 위한 회로를 더 포함하는 반도체 메모리 장치.
  7. 제6항에 있어서, 상기 수정 데이타 저장 영역을 보호하기 위한 회로는 전원 전압보다 높은 전압이 외부 입력 신호로서 인가될 때 상기 수정 데이타 저장 영역의 보호를 해제하는 반도체 메모리 장치.
  8. 제2항에 있어서, 상기 비휘발성 반도체 메모리 장치는 어드레스 데이타 저장 영역을 보호하기 위한 회로를 더 포함하는 반도체 메모리 장치.
  9. 제8항에 있어서, 상기 어드레스 데이타 저장 영역을 보호하기 위한 회로는 전원 전압보다 높은 전압이 외부로부터 입력 신호로서 인가될 때 상기 어드레스 데이타 저장 영역을 해제하는 반도체 메모리 장치.
  10. 제1항에 있어서, 상기 비휘발성 반도체 메모리 장치는 판독 커맨드의 입력에 응하여 상기 메모리 섹션으로부터 판독된 어드레스 데이타를 저장하기 위한 레지스터를 더 포함하는 반도체 메모리 장치.
  11. 제1항에 있어서, 상기 판독 전용 반도체 메모리 장치와 상기 비휘발성 반도체 메모리 장치는 각각 단일 칩 LSI로 형성되는 반도체 메모리 장치.
  12. 제11항에 있어서, 상기 판독 전용 반도체 메모리 장치와 상기 비휘발성 반도체 메모리 장치는 단일 칩 LSI로 각각 형성되며 동일한 팩키지내에 포함되는 반도체 메모리 장치.
KR1020000010483A 1999-03-26 2000-03-02 반도체 메모리 장치 KR100334201B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8277999A JP3948692B2 (ja) 1999-03-26 1999-03-26 半導体記憶装置
JP11-82779 1999-03-26

Publications (2)

Publication Number Publication Date
KR20010014523A true KR20010014523A (ko) 2001-02-26
KR100334201B1 KR100334201B1 (ko) 2002-05-02

Family

ID=13783916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000010483A KR100334201B1 (ko) 1999-03-26 2000-03-02 반도체 메모리 장치

Country Status (6)

Country Link
US (1) US6594777B1 (ko)
EP (1) EP1039385B1 (ko)
JP (1) JP3948692B2 (ko)
KR (1) KR100334201B1 (ko)
DE (1) DE60009776T2 (ko)
TW (1) TW459241B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7089427B1 (en) * 2000-11-28 2006-08-08 Nintendo Co., Ltd. Security system method and apparatus for preventing application program unauthorized use
JP2003208359A (ja) * 2002-01-16 2003-07-25 Mitsubishi Electric Corp マイクロコンピュータ
US6957295B1 (en) * 2002-01-18 2005-10-18 Lexar Media, Inc. File management of one-time-programmable nonvolatile memory devices
JP4982883B2 (ja) * 2006-09-14 2012-07-25 株式会社メガチップス 記憶装置及びデータ出力回路
JP6107682B2 (ja) * 2014-01-23 2017-04-05 富士通株式会社 半導体記憶装置及び半導体記憶装置の制御方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4542453A (en) * 1982-02-19 1985-09-17 Texas Instruments Incorporated Program patching in microcomputer
JPH0291749A (ja) * 1988-09-29 1990-03-30 Toshiba Corp 不揮発型半導体メモリ装置
EP0383452B1 (en) * 1989-01-31 1996-12-11 Fujitsu Limited Semiconductor memory device having means for replacing defective memory cells
US5179536A (en) * 1989-01-31 1993-01-12 Fujitsu Limited Semiconductor memory device having means for replacing defective memory cells
JPH06103056A (ja) 1991-09-20 1994-04-15 Nec Home Electron Ltd アドレス制御装置
JP3575811B2 (ja) * 1992-05-07 2004-10-13 株式会社日立製作所 記憶装置
JPH06318261A (ja) * 1992-09-18 1994-11-15 Sony Corp 電子装置
JPH07129397A (ja) 1993-09-09 1995-05-19 Mitsubishi Electric Corp データ処理装置及びデータ処理システム
JP3561002B2 (ja) * 1994-05-18 2004-09-02 富士通株式会社 ディスク装置
JP3553138B2 (ja) * 1994-07-14 2004-08-11 株式会社ルネサステクノロジ 半導体記憶装置
US5680640A (en) * 1995-09-01 1997-10-21 Emc Corporation System for migrating data by selecting a first or second transfer means based on the status of a data element map initialized to a predetermined state
US5758056A (en) * 1996-02-08 1998-05-26 Barr; Robert C. Memory system having defective address identification and replacement
US6158018A (en) * 1997-11-25 2000-12-05 Philips Semiconductor, Inc. Integrated circuit including patching circuitry to bypass portions of an internally flawed read only memory and a method therefore

Also Published As

Publication number Publication date
EP1039385B1 (en) 2004-04-14
EP1039385A1 (en) 2000-09-27
US6594777B1 (en) 2003-07-15
JP2000276349A (ja) 2000-10-06
KR100334201B1 (ko) 2002-05-02
TW459241B (en) 2001-10-11
DE60009776T2 (de) 2005-03-24
JP3948692B2 (ja) 2007-07-25
DE60009776D1 (de) 2004-05-19

Similar Documents

Publication Publication Date Title
JP3884839B2 (ja) 半導体記憶装置
US8050106B2 (en) Fast writing non-volatile memory with main and auxiliary memory areas
KR970059929A (ko) 데이터보호회로
JPH07114497A (ja) 半導体集積回路装置
US6836433B2 (en) Rewrite disable control method for determining rewrite enable/disable based on result of majority decision
KR100334201B1 (ko) 반도체 메모리 장치
KR100321152B1 (ko) 반도체 메모리 장치의 리던던시 회로
KR20050011953A (ko) 쓰기 방지 가능한 버퍼 메모리를 갖는 메모리 장치 및그것을 포함하는 정보 처리 시스템
US5880992A (en) Electrically erasable and programmable read only memory
US6535442B2 (en) Semiconductor memory capable of debugging an incorrect write to or an incorrect erase from the same
JP2004355699A (ja) 不揮発性記憶装置及び半導体記憶装置
JP2003085511A (ja) Ｉｃカード及びｉｃカードへのデータ書き込み方法
JPH103434A (ja) 半導体ディスク装置及びその書き込み方式
JP2000276461A (ja) マイクロコンピュータ
JP2002014947A (ja) マイクロコンピュータ
JP2002099468A (ja) 書き込み制御回路
KR900005315A (ko) 데이타 처리시스템의 개발방법 및 데이타 처리용 반도체 집적회로
JPH10207705A (ja) 半導体記憶装置及びマイクロコンピュータ
JPH06208513A (ja) 記憶装置のデータ保護装置
JP2002269988A (ja) 不揮発性半導体記憶装置
JP5269020B2 (ja) 半導体集積回路装置およびメモリの管理方法
JP2001318907A (ja) フラッシュメモリ内蔵マイクロコンピュータ
JPS63266562A (ja) 半導体集積回路
JPH01118974A (ja) カードモジュール
JPH1050086A (ja) Ｅｅｐｒｏｍを有するマイクロコンピュータ及びその書換方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
LAPS Lapse due to unpaid annual fee