KR20050011953A - 쓰기 방지 가능한 버퍼 메모리를 갖는 메모리 장치 및그것을 포함하는 정보 처리 시스템 - Google Patents

쓰기 방지 가능한 버퍼 메모리를 갖는 메모리 장치 및그것을 포함하는 정보 처리 시스템 Download PDF

Info

Publication number
KR20050011953A
KR20050011953A KR1020030051029A KR20030051029A KR20050011953A KR 20050011953 A KR20050011953 A KR 20050011953A KR 1020030051029 A KR1020030051029 A KR 1020030051029A KR 20030051029 A KR20030051029 A KR 20030051029A KR 20050011953 A KR20050011953 A KR 20050011953A
Authority
KR
South Korea
Prior art keywords
write
write protection
memory
address
volatile memory
Prior art date
Application number
KR1020030051029A
Other languages
English (en)
Other versions
KR100614639B1 (ko
Inventor
황상원
이진엽
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030051029A priority Critical patent/KR100614639B1/ko
Priority to JP2004177506A priority patent/JP4624008B2/ja
Priority to US10/883,950 priority patent/US20050021918A1/en
Publication of KR20050011953A publication Critical patent/KR20050011953A/ko
Application granted granted Critical
Publication of KR100614639B1 publication Critical patent/KR100614639B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

여기에 개시되는 메모리 장치는 불 휘발성 메모리, 버퍼 메모리로서 휘발성 메모리, 쓰기 방지 제어 회로 그리고 제어 회로를 포함한다. 쓰기 방지 제어 회로는 휘발성 메모리의 소정 영역을 지정하는 어드레스를 입력받고, 입력된 어드레스가 휘발성 메모리의 쓰기 방지 영역에 대응하는 어드레스인 지의 여부를 나타내는 쓰기 방지 플래그 신호를 발생한다. 제어 회로는 쓰기 방지 플래그 신호에 응답하여 불 휘발성 메모리 및 휘발성 메모리의 읽기 및 쓰기 동작들을 제어한다. 특히, 제어 회로는 쓰기 방지 플래그 신호가 활성화될 때 휘발성 메모리의 쓰기 동작이 수행되지 않도록 휘발성 메모리를 제어한다.

Description

쓰기 방지 가능한 버퍼 메모리를 갖는 메모리 장치 및 그것을 포함하는 정보 처리 시스템{MEMORY SYSTEM WITH LOCKABLE BUFFER MEMORY AND INFORMATION PROCESSING SYSTEM INCLUDING THE SAME}
본 발명은 정보 처리 시스템에 관한 것으로, 좀 더 구체적으로는 버퍼 메모리를 포함하는 메모리 장치에 관한 것이다.
모바일 시스템 및 각종 어플리케이션의 개발에 따라 비휘발성 메모리인 플래시 메모리와 더불어 플래시 메모리를 제어하는 메모리 시스템의 요구가 증가되고 있다. 플래시 메모리는 대용량의 데이터 정보를 저장할 수 있는 능력을 갖는 반면에 데이터 읽기 및 쓰기 시간이 램에 비교해서 다소 길다는 단점을 갖는다.
이러한 단점은 버퍼 메모리를 이용함으로써 해결될 수 있다. 예를 들면, 호스트로부터의 데이터는 직접 플래시 메모리에 저장되는 것이 아니라 버퍼 메모리에 먼저 저장된다. 그 다음에, 버퍼 메모리에 저장된 데이터가 읽혀지며, 그렇게 읽혀진 데이터가 플래시 메모리에 저장된다. 마찬가지로, 플래시 메모리에서 읽혀진 데이터는 직접 호스트로 전송되는 것이 아니라 버퍼 메모리에 먼저 저장된다. 그 다음에, 버퍼 메모리에 저장된 데이터가 읽혀지며, 그렇게 읽혀진 데이터가 호스트로 전송된다. 이러한 데이터 전송 방식에 따라 메모리 시스템 또는 그를 포함하는 정보 처리 시스템 (또는 모바일 어플리케이션)의 성능을 향상시킬 수 있다.
메모리 시스템의 버퍼 메모리에는 호스트에 의해서 사용되는 중요한 정보 (예를 들면, 부트 코드)가 저장될 수 있다. 예를 들면, 부트 코드와 같은 중요한 정보는 전원이 켜질 때 플래시 메모리에서 버퍼 메모리로 로드될 수 있다. 또한, 버퍼 메모리에 저장된 부트 코드는 다시 플래시 메모리에 저장될 수 있다. 부트 코드와 달리, 호스트에 의해서 참조되는 중요한 정보가 버퍼 메모리에 저장될 수 있다. 잘못된 명령 또는 바이어스와 같은 원인으로 인해서, 예를 들면, 버퍼 메모리에 저장된 중요한 정보가 변경될 수 있다. 따라서, 버퍼 메모리에 중요한 정보가 저장되는 경우, 의도되지 않은 쓰기 동작에 의해서 중요한 정보가 변경되어서는 안된다.
본 발명의 목적은 버퍼 메모리의 쓰기 방지 영역에 대한 의도되지 않은 쓰기 동작을 방지할 수 있는 메모리 장치 및 그것을 포함하는 정보 처리 시스템을 제공하는 것이다.
도 1은 본 발명에 따른 메모리 장치를 포함하는 정보 처리 시스템을 보여주는 블록도; 그리고
도 2는 본 발명의 바람직한 실시예에 따른 도 1의 쓰기 방지 제어기를 보여주는 블록도이다.
* 도면의 주요 부분에 대한 부호 설명 *
1000 : 호스트 2000 : 메모리 장치
2100 : 호스트 인터페이스 2200 : 쓰기 방지 제어기
2300 : 레지스터 2400 : 상태 머신
2500 : 버퍼 제어기 2600 : 버퍼 메모리
2700 : ECC & DQ 2800 : 플래시 제어기
2900 : 플래시 메모리 2210 : 어드레스 레지스터
2220 : 상태 레지스터 2300 : 비교기
2400 : 쓰기 방지 플래그 발생기
상술한 제반 목적을 달성하기 위한 본 발명의 일 특징에 따르면, 메모리 장치는 불 휘발성 메모리와; 상기 불 휘발성 메모리에 저장될 데이터 또는 상기 불 휘발성 메모리로부터 읽혀진 데이터를 저장하는 휘발성 메모리와; 상기 휘발성 메모리의 소정 영역을 지정하는 어드레스를 입력받고, 상기 입력된 어드레스가 상기 휘발성 메모리의 쓰기 방지 영역에 대응하는 어드레스인 지의 여부를 나타내는 쓰기 방지 플래그 신호를 발생하는 쓰기 방지 제어 회로와; 그리고 상기 쓰기 방지 플래그 신호에 응답하여 상기 불 휘발성 메모리 및 상기 휘발성 메모리의 읽기 및 쓰기 동작들을 제어하되, 상기 쓰기 방지 플래그 신호가 활성화될 때 상기 휘발성 메모리의 쓰기 동작이 수행되지 않도록 상기 휘발성 메모리를 제어하는 제어 회로를 포함한다.
이 실시예에 있어서, 상기 휘발성 메모리, 상기 불 휘발성 메모리, 상기 쓰기 방지 제어기, 그리고 상기 제어 회로는 단일 칩으로 형성된다.
이 실시예에 있어서, 상기 쓰기 방지 플래그 신호가 활성화될 때, 상기 제어 회로는 상기 휘발성 메모리로부터 데이터가 읽혀지고 그렇게 읽혀진 데이터가 상기 불 휘발성 메모리에 저장되도록 상기 휘발성 및 불 휘발성 메모리들을 제어한다.
이 실시예에 있어서, 상기 쓰기 방지 플래그 신호가 활성화될 때 상기 제어 회로는 상기 불 휘발성 메모리의 읽기 동작이 수행되지 않도록 상기 불 휘발성 메모리를 제어한다.
이 실시예에 있어서, 상기 쓰기 방지 플래그 신호가 비활성화될 때, 상기 제어 회로는 상기 휘발성 메모리의 쓰기 동작 및 상기 불 휘발성 메모리의 읽기 동작이 수행되도록 상기 휘발성 및 불 휘발성 메모리들을 제어한다.
이 실시예에 있어서, 상기 쓰기 방지 제어 회로는 상기 휘발성 메모리의 쓰기 방지 영역을 지정하기 위한 어드레스를 저장하는 어드레스 레지스터와; 상기 휘발성 메모리의 일부 영역 또는 전체 영역이 쓰기 방지 영역으로 지정되었는 지의 여부를 나타내는 정보를 저장하는 상태 레지스터와; 외부로부터 전달된 어드레스가 상기 어드레스 레지스터에 저장된 어드레스와 일치하는 지의 여부를 판별하는 비교기와; 그리고 상기 상태 레지스터의 출력 및 상기 비교기의 출력에 응답하여 상기 쓰기 방지 플래그 신호를 발생하는 신호 발생기를 포함한다.
이 실시예에 있어서, 상기 상태 레지스터에 저장된 정보가 상기 휘발성 메모리의 일부 영역 또는 전체 영역이 쓰기 방지 영역으로 지정되었음을 나타낼 때, 상기 신호 발생기는 상기 비교기의 출력에 따라 상기 쓰기 방지 플래그 신호를 활성화/비활성화시킨다.
이 실시예에 있어서, 상기 상태 레지스터에 저장된 정보가 상기 휘발성 메모리의 일부 영역 또는 전체 영역이 쓰기 방지 영역으로 지정되어 있지 않음을 나타낼 때, 상기 신호 발생기는 상기 비교기의 출력에 관계없이 상기 쓰기 방지 플래그 신호를 비활성화시킨다.
이 실시예에 있어서, 상기 제어 회로는 하드웨어 리세트, 소프트웨어 리세트 또는 파워-온시에 어드레스 레지스터 및 상기 상태 레지스터가 초기화되도록 상기 쓰기 방지 제어 회로를 제어한다.
이 실시예에 있어서, 상기 제어 회로는 외부로부터 제공되는 상기 쓰기 방지 영역의 어드레스 및 쓰기 방지 명령을 저장하는 레지스터를 포함하며, 상기 제어 회로는 상기 쓰기 방지 명령이 입력될 때 상기 쓰기 방지 영역의 어드레스 및 상기 쓰기 방지 명령이 상기 어드레스 레지스터 및 상기 상태 레지스터에 각각 저장되도록 상기 쓰기 방지 제어 회로를 제어한다.
본 발명의 다른 특징에 따르면, 메모리 장치는 휘발성 메모리와; 상기 휘발성 메모리의 쓰기 방지 영역을 지정하기 위한 쓰기 방지 어드레스 및 쓰기 방지 명령을 임시 저장하는 레지스터와; 상기 레지스터에 상기 쓰기 방지 명령이 입력될 때, 상기 쓰기 방지 어드레스, 상기 쓰기 방지 명령, 그리고 제어 신호를 출력하는 상태 머신과; 상기 제어 신호에 응답하여 상기 쓰기 방지 어드레스 및 명령을 저장하며, 상기 휘발성 메모리의 소정 영역을 지정하기 위한 어드레스가 상기 쓰기 방지 영역을 지정하기 위한 어드레스인 지의 여부를 나타내는 쓰기 방지 플래그 신호를 발생하는 쓰기 방지 제어 회로와; 그리고 쓰기 명령이 입력될 때, 상기 쓰기 방지 플래그 신호가 활성화되었는 지의 여부에 따라 상기 휘발성 메모리의 쓰기 동작을 제어하는 제 1 메모리 제어기를 포함하며, 상기 메모리 제어기는 상기 쓰기 방지 플래그 신호가 활성화될 때 상기 휘발성 메모리의 쓰기 동작을 차단한다.
이 실시예에 있어서, 상기 쓰기 방지 플래그 신호가 비활성화될 때, 상기 제 1 메모리 제어기는 상기 휘발성 메모리가 입력 명령에 대응하는 동작을 수행하게 한다.
본 발명의 또 다른 특징에 따르면, 시스템은 호스트와; 그리고 상기 호스트의 요구에 따라 데이터를 저장하거나 저장된 데이터를 출력하는 메모리 장치를 포함한다. 상기 메모리 장치는 불 휘발성 메모리와; 상기 불 휘발성 메모리에 저장될 데이터 또는 상기 불 휘발성 메모리로부터 읽혀진 데이터를 저장하는 휘발성 메모리와; 상기 휘발성 메모리의 소정 영역을 지정하는 어드레스를 입력받고, 상기 입력된 어드레스가 상기 휘발성 메모리의 쓰기 방지 영역에 대응하는 어드레스인 지의 여부를 나타내는 쓰기 방지 플래그 신호를 발생하는 쓰기 방지 제어 회로와; 그리고 상기 쓰기 방지 플래그 신호에 응답하여 상기 불 휘발성 메모리 및 상기 휘발성 메모리의 읽기 및 쓰기 동작들을 제어하되, 상기 쓰기 방지 플래그 신호가 활성화될 때 상기 휘발성 메모리의 쓰기 동작이 수행되지 않도록 상기 휘발성 메모리를 제어하는 제어 회로를 포함한다.
본 발명의 또 다른 특징에 따르면, 시스템은 호스트와; 그리고 상기 호스트의 요구에 따라 데이터를 저장하거나 저장된 데이터를 출력하는 메모리 장치를 포함한다. 상기 메모리 장치는 휘발성 메모리와; 상기 휘발성 메모리의 쓰기 방지 영역을 지정하기 위한 쓰기 방지 어드레스 및 쓰기 방지 명령을 상기 호스트로부터 입력받는 레지스터와; 상기 레지스터에 상기 쓰기 방지 명령이 입력될 때, 상기 쓰기 방지 어드레스, 상기 쓰기 방지 명령, 그리고 제어 신호를 출력하는 상태 머신과; 상기 제어 신호에 응답하여 상기 쓰기 방지 어드레스 및 명령을 저장하며, 상기 휘발성 메모리의 소정 영역을 지정하기 위한 어드레스가 상기 쓰기 방지 영역을 지정하기 위한 어드레스인 지의 여부를 나타내는 쓰기 방지 플래그 신호를 발생하는 쓰기 방지 제어 회로와; 그리고 상기 호스트 또는 상기 상태 머신으로부터 쓰기 명령이 입력될 때, 상기 쓰기 방지 플래그 신호가 활성화되었는 지의 여부에 따라 상기 휘발성 메모리의 쓰기 동작을 제어하는 제 1 메모리 제어기를 포함하며, 상기 메모리 제어기는 상기 쓰기 방지 플래그 신호가 활성화될 때 상기 휘발성 메모리의 쓰기 동작을 차단한다.
이 실시예에 있어서, 상기 쓰기 방지 플래그 신호가 비활성화될 때, 상기 제 1 메모리 제어기는 상기 휘발성 메모리가 입력 명령에 대응하는 동작을 수행하게 한다.
이 실시예에 있어서, 상기 메모리 장치는 불 휘발성 메모리와; 상기 상태 머신에 의해서 제어되며, 상기 제 1 메모리 제어기와 상기 불 휘발성 메모리 사이에서 전송되는 데이터의 에러를 정정하는 에러 정정 및 데이터 입출력 회로와; 그리고 상기 상태 머신에 의해서 제어되며, 상기 불 휘발성 메모리의 읽기 및 쓰기 동작을 제어하는 제 2 메모리 제어기를 더 포함한다. 상기 쓰기 방지 플래그 신호가활성화될 때, 상기 상태 머신은 상기 휘발성 메모리로부터 데이터가 읽혀지고 그렇게 읽혀진 데이터가 상기 불 휘발성 메모리에 저장되도록 상기 제 1 및 제 2 메모리 제어기들을 제어한다. 상기 쓰기 방지 플래그 신호가 활성화될 때 상기 상태 머신은 상기 불 휘발성 메모리의 읽기 동작이 수행되지 않도록 상기 제 2 메모리 제어기를 제어한다. 상기 쓰기 방지 플래그 신호가 비활성화될 때, 상기 상태 머신은 상기 휘발성 메모리의 쓰기 동작 및 상기 불 휘발성 메모리의 읽기 동작이 수행되도록 상기 제 1 및 제 2 메모리 제어기들을 제어한다.
이 실시예에 있어서, 상기 쓰기 방지 제어 회로는 상기 제어 신호에 응답하여 상기 쓰기 방지 어드레스를 저장하는 어드레스 레지스터와; 상기 제어 신호에 응답하여 상기 쓰기 방지 명령을 저장하는 상태 레지스터와; 상기 호스트 또는 상기 상태 머신으로부터 전달된 어드레스가 상기 어드레스 레지스터에 저장된 어드레스와 일치하는 지의 여부를 판별하는 비교기와; 그리고 상기 상태 레지스터의 출력 및 상기 비교기의 출력에 응답하여 상기 쓰기 방지 플래그 신호를 발생하는 신호 발생기를 포함한다.
이 실시예에 있어서, 상기 상태 레지스터에 저장된 정보가 상기 휘발성 메모리의 일부 영역 또는 전체 영역이 쓰기 방지 영역으로 지정되었음을 나타낼 때, 상기 신호 발생기는 상기 비교기의 출력에 따라 상기 쓰기 방지 플래그 신호를 활성화/비활성화시킨다. 또한, 상기 상태 레지스터에 저장된 정보가 상기 휘발성 메모리의 일부 영역 또는 전체 영역이 쓰기 방지 영역으로 지정되어 있지 않음을 나타낼 때, 상기 신호 발생기는 상기 비교기의 출력에 관계없이 상기 쓰기 방지 플래그신호를 비활성화시킨다.
이 실시예에 있어서, 상기 상태 머신은 하드웨어 리세트, 소프트웨어 리세트 또는 파워-온시에 어드레스 레지스터 및 상기 상태 레지스터를 초기화시키기 위한 초기화 신호를 발생한다.
본 발명의 바람직한 실시예들이 참조 도면들에 의거하여 이하 상세히 설명될 것이다. 본 발명에 따른 메모리 장치는 시스템 성능을 향상시키기 위해서 버퍼 메모리를 포함하며, 버퍼 메모리는 일반적인 정보를 저장하도록 또는 일반적인 정보와 중요한 정보 (예를 들면, 부트 코드)를 저장하도록 또는 중요한 정보만을 저장하도록 구현될 수 있다. 중요한 정보가 버퍼 메모리에 저장되는 경우, 본 발명에 따른 메모리 장치는 의도되지 않은 동작에 의해서 버퍼 메모리에 저장된 중요한 정보가 변경되는 것을 방지할 수 있다. 이는 이하 상세히 설명될 것이다.
본 발명에 따른 메모리 장치를 포함하는 정보 처리 시스템을 보여주는 블록도가 도 1에 도시되어 있다. 도 1을 참조하면, 정보 처리 시스템은 버스를 통해 호스트 (1000)와 연결된 메모리 장치 (2000)를 포함한다. 메모리 장치 (2000)는 호스트 (1000)의 제어에 따라 데이터를 저장하거나 저장된 데이터를 출력한다. 메모리 장치 (2000)는 호스트 (1000)와 인터페이스 역할을 수행하는 호스트 인터페이스 (2100)를 포함하며, 호스트 인터페이스 (2100)는 다양한 인터페이스 방식들로 구현될 수 있다. 예를 들면, 호스트 인터페이스 (2100)는 에스램 인터페이스 방식을 갖도록 구현될 수 있다. 또는, 호스트 인터페이스 (2100)는 에스램 인터페이스 방식과 유사한 노어 플래시 메모리의 인터페이스 방식을 갖도록 구현될 수 있다.
메모리 장치 (2000)는 버퍼 메모리 (2600)과 플래시 메모리 (2900)를 포함한다. 플래시 메모리 (2900)에 데이터를 저장하기 위해서, 호스트 (1000)는 저장될 데이터를 메모리 장치 (2000)로 전송하고 메모리 장치 (2000)는 전송된 데이터를 버퍼 메모리 (2600)에 일시 저장한다. 그 다음에, 메모리 장치 (2000)는 버퍼 메모리 (2600)에 저장된 데이터를 내부적으로 읽고, 읽혀진 데이터를 플래시 메모리 (2900)에 저장한다. 플래시 메모리 (2900)에 저장된 데이터를 호스트로 전송하는 경우, 먼저, 플래시 메모리 (2900)에서 데이터가 읽혀지고, 그렇게 읽혀진 데이터는 버퍼 메모리 (2600)에 일시 저장된다. 그 다음에, 메모리 장치 (2000)는 버퍼 메모리 (2600)에 저장된 데이터를 내부적으로 읽고, 그렇게 읽혀진 데이터를 호스트로 전송한다. 버퍼 메모리 (2600)를 이용한 데이터 읽기/쓰기 동작은 호스트 (1000)의 성능이 향상되게 한다.
이 실시예에 있어서, 버퍼 메모리 (2600)는, 예를 들면, 에스램을 이용하여 구현될 수 있다. 또한, 버퍼 메모리 (2600)가 다른 랜덤 액세스 메모리를 이용하여 구현될 수 있음은 자명하다. 이 경우, 버퍼 메모리 (2600)로서 채택된 램의 인터페이스 방식에 따라 호스트 인터페이스의 방식이 결정될 것이다. 앞서 설명된 바와 같이, 부트 코드와 같은 중요한 정보를 저장하도록 버퍼 메모리 (2600)의 일부 영역 또는 전체 영역이 지정될 수 있다. 부트 코드와 달리, 호스트 (1000)에 의해서 사용되는 중요한 정보가 버퍼 메모리 (2600)의 일부 영역 또는 전체 영역에 저장될 수 있다. 부트 코드와 같은 중요한 정보는 플래시 메모리 (2900)의 특정 영역에 저장될 것이다. 버퍼 메모리 (2600)에 저장된 부트 코드는 파워-업시 플래시 메모리(2900)에서 버퍼 메모리 (2600)로 전송되며, 호스트 (1000)에 의해서 사용되는 중요한 정보는 메모리 장치 (2000)의 외부로부터 전송될 것이다. 일단 버퍼 메모리 (2600)에 중요한 정보가 저장되면, 원하지 않는 동작 (예를 들면, 바이러스 또는 실수)에 의해서 중요한 정보가 변경되어서는 안된다. 본 발명에 따른 메모리 장치 (2000)는 호스트 (1000)에 의해서 지정된 버퍼 메모리 (2600)의 일부 영역 또는 전체 영역에 저장된 중요한 정보가 변경되는 것을 방지할 수 있다. 이는 이하 상세히 설명될 것이다.
계속해서 도 1을 참조하면, 본 발명에 따른 메모리 장치 (2000)는 쓰기 방지 제어기 (lock controller or write protection controller) (2200), 레지스터 (register) (2300), 상태 머신 (state machine) (2400), 버퍼 제어기 (buffer controller) (2500), 에러 정정 및 데이터 입출력 블록 (error collection and data input/output block) (도면에서 "ECC & DQ"로 표기됨) (2700), 그리고 플래시 제어기 (flash controller) (2800)를 더 포함한다.
쓰기 방지 제어기 (2200)는 호스트 인터페이스 (2100)를 통해 호스트 (1000)로부터 전송되는 어드레스 (BUF_ADDR1)가 버퍼 메모리 (2600)의 쓰기 방지 영역 (locked region or write-protected region)을 지정하기 위한 어드레스인 지의 여부를 판별한다. 쓰기 방지 제어기 (2200)는 판별 결과에 따라 쓰기 방지 플래그 신호 (LOCK_F)를 활성화시킨다. 예를 들면, 호스트 인터페이스 (2100)를 통해 호스트 (1000)로부터 전송되는 어드레스 (BUF_ADDR1)가 버퍼 메모리 (2600)의 쓰기 방지 영역을 지정하기 위한 어드레스이면, 쓰기 방지 제어기 (2200)는 쓰기 방지 플래그신호 (LOCK_F)를 하이로 활성화시킨다. 호스트 인터페이스 (2100)를 통해 호스트 (1000)로부터 전송되는 어드레스 (BUF_ADDR1)가 버퍼 메모리 (2600)의 쓰기 방지 영역을 지정하기 위한 어드레스가 아니면, 쓰기 방지 제어기 (2200)는 쓰기 방지 플래그 신호 (LOCK_F)를 로우로 비활성화시킨다. 마찬가지로, 상태 머신 (2400)으로부터 전송되는 어드레스 (BUF_ADDR2)가 버퍼 메모리 (2600)의 쓰기 방지 영역을 지정하기 위한 어드레스이면, 쓰기 방지 제어기 (2200)는 쓰기 방지 플래그 신호 (LOCK_F)를 하이로 활성화시킨다. 상태 머신 (2400)으로부터 전송되는 어드레스 (BUF_ADDR2)가 버퍼 메모리 (2600)의 쓰기 방지 영역을 지정하기 위한 어드레스가 아니면, 쓰기 방지 제어기 (2200)는 쓰기 방지 플래그 신호 (LOCK_F)를 로우로 비활성화시킨다.
이하, 버퍼 메모리 (2600)의 쓰기 방지 영역을 지정하기 위한 어드레스를 "쓰기 방지 어드레스"라 칭하고, 버퍼 메모리 (2600)의 쓰기 영역을 지정하기 위한 어드레스를 "쓰기 어드레스"라 칭한다.
레지스터 (2300)는 호스트 인터페이스 (2100)를 통해 호스트 (1000)로부터 전달되는 어드레스 및 명령을 저장하는 데 사용된다. 예를 들면, 레지스터 어드레스 (REG_ADDR)에 대응하는 레지스터 (2300)의 영역에 레지스터 데이터 (REG_DATA)가 저장된다. 여기서, 레지스터 데이터 (REG_DATA)는 버퍼 메모리의 어드레스, 플래시 메모리의 어드레스, 읽기/쓰기 명령, 쓰기 방지 어드레스, 쓰기 방지 명령 등을 포함한다. 레지스터 어드레스 (REG_ADDR)에 지정된 영역에 버퍼 메모리의 어드레스, 플래시 메모리의 어드레스, 읽기/쓰기 명령, 쓰기 방지 어드레스, 그리고 쓰기 방지 명령이 각각 저장될 것이다.
상태 머신 (2400)은 레지스터 (2300)에 저장된 값들을 참조하여 동작한다. 예를 들면, 레지스터 (2300)에 쓰기 방지 명령 및 쓰기 방지 어드레스가 로드될 때, 상태 머신 (2400)은 쓰기 방지 어드레스 (LOCK_ADD) 및 쓰기 방지 상태 정보 (LOCK_STATUS)가 쓰기 방지 제어기 (2200)에 저장되도록 제어 신호 (LOCK_REG_CNT)를 발생한다. 또한, 상태 머신 (2400)는 쓰기 방지 제어기 (2200)에 저장된 어드레스 및 쓰기 방지 상태 정보가 초기화되도록 초기화 신호 (LOCK_RST)를 발생한다. 쓰기 방지 제어기 (2200)로부터의 쓰기 방지 플래그 신호 (LOCK_F)가 활성화될 때, 상태 머신 (2400)은 플래시 메모리 (2900)의 읽기 동작이 수행되지 않도록 제어한다. 상태 머신 (2400)은 레지스터 (2300)에 저장된 명령에 따라 버퍼 제어기 (2500), 에러 정정 및 데이터 입출력 블록 (2700), 그리고 플래시 제어기 (2800)를 제어하며, 이에 대한 설명은 이하 상세히 설명될 것이다.
계속해서 도 1을 참조하면, 버퍼 제어기 (2500)는 쓰기 방지 플래그 신호 (LOCK_F) 및 상태 머신 (2400)에 의해서 제어되며, 버퍼 메모리 (2600)의 데이터 읽기 및 쓰기 동작들을 제어한다. 마찬가지로, 플래시 제어기 (2800)는 상태 머신 (2400)에 의해서 제어되며, 플래시 메모리 (2900)의 데이터 읽기 및 쓰기 동작들을 제어한다. 에러 정정 및 데이터 입출력 블록 (2700)은 상태 머신 (2400)의 제어에 따라 버퍼 제어기 (2500)와 플래시 메모리 (2700) 사이에 전송되는 데이터의 에러를 정정한다. 에러 정정 및 데이터 입출력 블록 (2700)은, 또한, 플래시 메모리 (2900)에 전송될 데이터 및 어드레스를 정해진 타이밍에 따라 멀티플렉싱한다.
이 실시예에 있어서, 메모리 장치 (2000)의 구성 요소들 (2100-2900)은 단일 칩을 구성하도록 하나의 기판에 형성된다. 즉, 메모리 장치 (2000)는 단일 칩이다. 이에 반해서, 메모리 장치 (2000)가 다중칩 기술을 이용하여 구현될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
본 발명에 따른 도 1의 쓰기 방지 제어기 (2200)를 보여주는 블록도가 도 2에 도시되어 있다. 도 2를 참조하면, 쓰기 방지 제어기 (2200)는 어드레스 레지스터 (address register) (2210), 상태 레지스터 (status register) (2220), 비교기 (comparator) (2230), 그리고 쓰기 방지 플래그 발생기 (lock flag generator) (2240)를 포함한다.
어드레스 레지스터 (2210)는 상태 머신 (2400)의 제어에 따라 쓰기 방지 영역으로 지정된 버퍼 메모리 (2600)의 어드레스 (LOCK_ADD)를 저장한다. 예를 들면, 어드레스 레지스터 (2210)는 제어 신호 (LOCK_REG_CNT)에 응답하여 어드레스 (LOCK_ADD)를 저장한다. 상태 레지스터 (2220)는 상태 머신 (2400)의 제어에 따라 버퍼 메모리 (2600)의 일부 또는 전체가 쓰기 방지 영역으로 지정되었는 지의 여부를 나타내는 쓰기 방지 상태 정보 (LOCK_STATUS)를 저장한다. 예를 들면, 상태 레지스터 (2220)는 제어 신호 (LOCK_REG_CNT)에 응답하여 쓰기 방지 정보 (LOCK_STATUS)를 저장한다. 어드레스 레지스터 (2210) 및 상태 레지스터 (2220)는 상태 머신 (2400)으로부터의 초기화 신호 (LOCK_RST)에 의해서 초기화된다. 상태 머신 (2400)은 하드웨어 리세트, 소프트웨어 리세트, 또는 파워-업시 활성화되도록 초기화 신호 (LOCK_RST)를 발생한다.
비교기 (2230)는 호스트 인터페이스 (2100)로부터의 입력 어드레스 (BUF_ADDR1) 또는 상태 머신 (2400)으로부터의 입력 어드레스 (BUF_ADDR2)가 어드레스 레지스터 (2210)에 저장된 어드레스와 일치하는 지의 여부를 판별한다. 쓰기 방지 플래그 발생기 (2240)는 상태 레지스터 (2220)로부터의 쓰기 방지 상태 신호 (LOCK_STATUS)와 비교기 (2230)의 출력 신호에 응답하여 쓰기 방지 플래그 신호 (LOCK_F)를 발생한다. 예를 들면, 쓰기 방지 상태 신호 (LOCK_STATUS)가 버퍼 메모리 (2600)의 일부 또는 전체가 쓰기 방지 영역으로 지정되어 있음을 나타낼 때, 쓰기 방지 플래그 신호 (LOCK_F)는 비교기 (2230)의 출력 신호에 따라 활성화되거나 비활성화된다. 이에 반해서, 쓰기 방지 상태 신호 (LOCK_STATUS)가 버퍼 메모리 (2600)의 일부 또는 전체가 쓰기 방지 영역으로 지정되어 있지 않음을 나타낼 때, 쓰기 방지 플래그 신호 (LOCK_F)는 비교기 (2230)의 출력 신호에 관계없이 비활성화된다.
이하 본 발명에 따른 정보 처리 시스템의 동작이 도 1 및 도 2를 참조하여 상세히 설명될 것이다.
먼저, 버퍼 메모리 (2600)의 일부 영역 또는 전체가 쓰기 방지 영역으로 지정될 것이다. 설명의 편의상, 버퍼 메모리 (2600)의 일부 영역이 쓰기 방지 영역으로 지정된다고 가정하자. 이를 위해서, 호스트 (1000)는 레지스터 어드레스 (REG_ADDR) 및 레지스터 데이터 (REG_DATA)를 메모리 장치 (2000)로 전송하며, 메모리 장치 (2000)는 호스트로부터의 레지스터 어드레스 (REG_ADDR) 및 레지스터 데이터 (REG_DATA)를 레지스터 (2300)에 저장한다. 레지스터 데이터 (REG_DATA)는 쓰기 방지 어드레스 및 쓰기 방지 명령을 포함한다. 그 다음에, 상태 머신 (2400)은 레지스터 (2300)에 저장된 값들에 따라 제어 신호 (LOCK_REG_CNT), 쓰기 방지 어드레스 (LOCK_ADD), 그리고 쓰기 방지 상태 정보 (LOCK_STATUS)를 발생한다. 쓰기 방지 제어기 (2200)의 어드레스 레지스터 (2210) 및 상태 레지스터 (2220)는 제어 신호 (LOCK_REG_CNT)에 응답하여 쓰기 방지 어드레스 (LOCK_ADD) 및 쓰기 방지 상태 정보 (LOCK_STATUS)를 각각 래치한다. 제어 신호 (LOCK_REG_CNT)는, 예를 들면, 펄스 클록 신호이다.
쓰기 방지 영역에는 호스트 (1000)에 의해서 관리되는 중요한 정보 또는 부트 코드가 저장될 것이다. 쓰기 방지 영역에 중요한 정보를 저장하는 동작은 쓰기 방지 영역을 설정하기 이전에 수행될 것이다. 이후, 쓰기 방지 제어기 (2200)의 어드레스 및 상태 레지스터들 (2210, 2220)이 초기화되기 이전까지 쓰기 방지 영역에는 어떠한 정보도 저장될 수 없다. 버퍼 메모리의 쓰기 방지 동작이 이하 상세히 설명될 것이다. 호스트에서 플래시 메모리로의 데이터 전송 과정에서 또는 플래시 메모리에서 호스트로의 데이터 전송 과정에서 버퍼 메모리에는 데이터가 쓰여질 수 있다. 먼저 호스트에서 플래시 메모리로의 데이터 전송 과정에서 생기는 버퍼 메모리의 쓰기 방지 동작이 설명될 것이다.
호스트 (1000)는 어드레스 (BUF_ADDR1), 데이터 (BUF_DATA) 그리고 제어 신호들 (BUF_CNT1)을 메모리 장치 (2000)로 전달한다. 데이터 (BUF_DATA)는 플래시 메모리 (2900)에 저장될 데이터이며, 어드레스 (BUF_ADDR1)는 버퍼 메모리 (2600)의 어드레스이다. 그 다음에, 호스트 (1000)는 플래시 메모리 (2900)의 어드레스,버퍼 메모리 (2600)의 어드레스 그리고 읽기/쓰기 명령을 메모리 장치 (2000)로 전달하며, 메모리 장치 (2000)의 호스트 인터페이스 (2100)는 레지스터 (2300)에 플래시 메모리 (2900)의 어드레스, 버퍼 메모리 (2600)의 어드레스 그리고 읽기/쓰기 명령을 레지스터 (2300)로 전달한다. 레지스터 (2300)에 데이터를 저장하는 동작은 어드레스 (BUF_ADDR1), 데이터 (BUF_DATA) 그리고 제어 신호들 (BUF_CNT1)의 전송 동작 이전에 수행될 수 있다.
쓰기 방지 제어기 (2200)의 비교기 (2230)는 입력 어드레스 (BUF_ADDR1)를 어드레스 레지스터 (2210)에 저장된 쓰기 방지 어드레스와 비교한다. 입력 어드레스 (BUF_ADDR1)가 어드레스 레지스터 (2210)에 저장된 쓰기 방지 어드레스와 일치하면, 쓰기 방지 플래그 발생기 (2240)는 상태 레지스터 (2220)의 출력 신호 (LOCK_STATUS) 및 비교기 (2230)의 출력 신호에 응답하여 쓰기 방지 플래그 신호 (LOCK_F)를 하이로 활성화시킨다. 쓰기 방지 플래그 신호 (LOCK_F)가 하이로 활성화될 때, 버퍼 제어기 (2500)는 호스트 인터페이스 (2100)를 통해 전달된 데이터 (BUF_DATA)가 버퍼 메모리 (2600)에 저장되지 않도록 제어한다. 이는, 예를 들면, 쓰기 동작에 필요한 제어 신호들 중 하나 또는 모두가 비활성화되게 함으로써 달성될 수 있다.
비록 버퍼 메모리 (2600)에 데이터가 저장되는 동작이 차단되었지만, 버퍼 메모리 영역에 저장된 데이터는 상태 머신 (2400)의 제어에 따라 읽혀지며, 그렇게 읽혀진 데이터는 플래시 메모리 (2900)에 저장될 것이다. 이는 버퍼 메모리 (2600)의 쓰기 방지 영역에 저장된 데이터를 플래시 메모리 (2900)에 백업하는 데 필요하다. 좀 더 구체적으로 설명하면 다음과 같다.
버퍼 메모리 (2600)의 데이터 쓰기 동작이 차단된 후, 상태 머신 (2400)은 레지스터 (2300)에 저장된 값들에 따라 버퍼 메모리 (2600)에 저장된 데이터가 읽혀지도록 그리고 그렇게 읽혀진 데이터가 플래시 메모리 (2900)에 저장되도록 버퍼 제어기 (2500), ECC & DQ 블록 (2700) 그리고 플래시 제어기 (2800)를 제어한다. 예를 들면, 상태 머신 (2400)은 읽기 동작을 알리는 명령 플래그 신호 (CMD_FLAG), 제어 신호들 (BUF_CNT2), 그리고 어드레스 (BUF_ADDF2)를 출력한다. 쓰기 방지 제어기 (2200)의 비교기 (2230)는 입력 어드레스 (BUF_ADDR2)를 어드레스 레지스터 (2210)에 저장된 쓰기 방지 어드레스와 비교한다. 입력 어드레스 (BUF_ADDR2)가 어드레스 레지스터 (2210)에 저장된 쓰기 방지 어드레스와 일치하지 않으면, 쓰기 방지 플래그 신호 (LOCK_F)는 계속해서 비활성화 상태로 유지된다.
명령 플래그 신호 (CMD_FLAG)가 읽기 동작을 나타내고 쓰기 방지 플래그 신호 (LOCK_F)가 비활성화 상태를 가질 때, 또는 명령 플래그 신호 (CMD_FLAG)가 읽기 동작을 나타내고 쓰기 방지 플래그 신호 (LOCK_F)가 활성화 상태를 가질 때, 버퍼 제어기 (2500)는 어드레스 (BUF_ADDR2)에 대응하는 버퍼 메모리 영역에서 데이터가 읽혀지도록 제어한다. 그렇게 읽혀진 데이터는 ECC & DQ 블록 (2700)으로 전달된다. 그 다음에, 상태 머신 (2400)은 레지스터 (2300)에 저장된 플래시 어드레스를 참조하여 플래시 어드레스 (F_ADDR)를 ECC & DQ 블록 (2700)으로 출력한다. ECC & DQ 블록 (2700)은 상태 머신 (2400)의 제어 하에 에러 정정 기능을 수행하고 정해진 타이밍에 따라 쓰기 커맨드, 어드레스 그리고 데이터를 플래시 메모리(2900)로 출력한다. 이와 동시에, 플래시 제어기 (2800)는 상태 머신 (2400)으로부터의 제어 신호들 (F_CNT)을 플래시 메모리 (2900)에 적합한 제어 신호들로 변환하여 출력한다. 이후, 잘 알려진 방법에 따라 플래시 메모리의 데이터 쓰기 동작이 수행될 것이다.
호스트 (1000)로부터 전달된 어드레스 (BUF_ADDR1)가 어드레스 레지스터 (2210)에 저장된 쓰기 방지 어드레스와 일치하지 않으면, 쓰기 방지 플래그 발생기 (2240)는 쓰기 방지 플래그 신호 (LOCK_F)를 로우로 비활성화시킨다. 쓰기 방지 플래그 신호 (LOCK_F)가 로우로 비활성화되는 경우, 버퍼 제어기 (2500)는 입력 데이터 (BUF_DATA)가 어드레스 (BUF_ADDR1)에 대응하는 버퍼 메모리 영역에 정상적으로 저장되도록 제어한다. 버퍼 메모리 (2600)의 데이터 쓰기 동작이 수행된 후, 상태 머신 (2400)은 레지스터 (2300)에 저장된 값들에 따라 버퍼 메모리 (2600)에 저장된 데이터가 읽혀지도록 그리고 그렇게 읽혀진 데이터가 플래시 메모리 (2900)에 저장되도록 버퍼 제어기 (2500), ECC & DQ 블록 (2700) 그리고 플래시 제어기 (2800)를 제어한다. 이후 동작은 앞서 설명된 것과 동일하게 수행되며, 그것에 대한 설명은 그러므로 생략된다.
앞서의 설명으로부터 알 수 있듯이, 버퍼 메모리 (2600)의 쓰기 방지 영역에 데이터를 저장하고자 할 때 쓰기 방지 제어기 (2200)의 제어에 따라 쓰기 방지 영역의 데이터 쓰기 동작은 차단된다.
플래시 메모리에서 호스트로의 데이터 전송 과정에서 생기는 버퍼 메모리의 쓰기 방지 동작이 참조 도면들에 의거하여 이하 설명될 것이다. 플래시 메모리에서호스트로 데이터를 전송하기 위해서, 플래시 메모리 (2900)에서 데이터가 읽혀지고, 그렇게 읽혀진 데이터가 버퍼 메모리 (2600)에 저장될 것이다. 플래시 메모리 (2900)로부터 데이터를 읽기 이전에, 쓰기 방지 제어기 (2200)를 통해 플래시 메모리 (2900)로부터 데이터가 버퍼 메모리 (2600)에 쓰여진 영역이 쓰기 방지 영역인 지의 여부가 판별된다.
좀 더 구체적으로, 호스트 (1000)는 플래시 메모리 (2900)의 어드레스, 버퍼 메모리 (2600)의 어드레스 그리고 읽기/쓰기 명령을 메모리 장치 (2000)로 전달하며, 메모리 장치 (2000)의 호스트 인터페이스 (2100)는 레지스터 (2300)에 플래시 메모리 (2900)의 어드레스, 버퍼 메모리 (2600)의 어드레스 그리고 읽기/쓰기 명령을 레지스터 (2300)로 전달한다. 그 다음에, 쓰기 방지 제어기 (2200)의 비교기 (2230)는 상태 머신 (2400)으로부터의 입력 어드레스 (BUF_ADDR2)를 어드레스 레지스터 (2210)에 저장된 쓰기 방지 어드레스와 비교한다. 입력 어드레스 (BUF_ADDR2)가 어드레스 레지스터 (2210)에 저장된 쓰기 방지 어드레스와 일치하면, 쓰기 방지 플래그 발생기 (2240)는 상태 레지스터 (2220)의 출력 신호 (LOCK_STATUS) 및 비교기 (2230)의 출력 신호에 응답하여 쓰기 방지 플래그 신호 (LOCK_F)를 하이로 활성화시킨다. 쓰기 방지 플래그 신호 (LOCK_F)가 하이로 활성화될 때, 상태 머신 (2400)은 플래시 메모리 (2900)의 데이터 읽기 동작이 수행되지 않도록 제어한다. 이는, 예를 들면, 플래시 메모리 (2900)의 데이터 읽기 동작에 필요한 제어 신호들 중 하나 또는 모두가 비활성화되게 함으로써 달성될 수 있다.
만약 입력 어드레스 (BUF_ADDR2)가 어드레스 레지스터 (2210)에 저장된 쓰기방지 어드레스와 일치하지 않으면, 상태 머신 (2400)은 어드레스 및 커맨드가 정해진 타이밍에 따라 플래시 메모리 (2900)로 전달되도록 ECC & DQ 블록 (2700)을 제어함과 동시에 데이터 읽기 동작에 필요한 제어 신호들이 플래시 메모리 (2900)에 전달되도록 플래시 제어기 (2800)를 제어한다. 잘 알려진 방법으로 플래시 메모리 (2900)에서 읽혀진 데이터는 ECC & DQ 블록 (2700)을 통해 버퍼 제어기 (2500)로 전달된다. 그 다음에, 상태 머신 (2400)은 어드레스 (BUF_ADDR2), 명령 플래그 신호 (CMD_FLAG) 그리고 제어 신호들 (BUF_CNT2)을 버퍼 제어기 (2500)로 출력한다. 버퍼 제어기 (2500)는 플래시 메모리로부터 읽혀진 데이터가 어드레스 (BUF_ADDR2)에 대응하는 버퍼 메모리 영역에 저장되도록 그리고 그렇게 저장된 데이터가 읽혀지도록 버퍼 메모리 (2600)를 제어한다. 버퍼 메모리 (2600)에서 출력된 데이터는 버퍼 제어기 (2500) 및 호스트 인터페이스 (2100)를 통해 호스트 (1000)로 전달된다.
플래시 메모리 (2900)와 버퍼 메모리 (2600) 간의 동작에서 호스트 (1000)가 플래시 메모리 (2900)의 데이터를 버퍼 메모리 (2600)의 쓰기 방지 영역에 옮기려고 할 경우 메모리 장치 (2000)는 앞서 설명된 것과 같이 동작을 정지하고 호스트 (1000)에 오류 정보를 보낼 수 있다. 또는, 플래시 메모리 (2900)와 버퍼 메모리 (2600) 간의 동작에서 호스트 (1000)가 플래시 메모리 (2900)의 데이터를 버퍼 메모리 (2600)의 쓰기 방지 영역에 옮기려고 할 경우 메모리 장치 (2000)는 앞서 설명된 것과 같이 동작을 정지하고 호스트 (1000)가 오류 정보를 가져가게 할 수 있다. 쓰기 방지 제어기 (2200)의 상태 레지스터 (2220)에 저장된 쓰기 방지 상태 정보는 전원이 꺼질 때 소멸되거나, 전원이 껴질 때 소멸될 수 있다.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
상술한 바와 같이, 중요한 정보를 저장하는 버퍼 메모리 영역을 쓰기 방지 영역으로 설정하고 쓰기 방지 영역에 대한 쓰기 동작을 차단함으로써 쓰기 방지 영역에 저장된 중요한 정보가 실수로 또는 바이러스에 의해서 변경되는 것을 방지할 수 있다.

Claims (34)

  1. 불 휘발성 메모리와;
    상기 불 휘발성 메모리에 저장될 데이터 또는 상기 불 휘발성 메모리로부터 읽혀진 데이터를 저장하는 휘발성 메모리와;
    상기 휘발성 메모리의 소정 영역을 지정하는 어드레스를 입력받고, 상기 입력된 어드레스가 상기 휘발성 메모리의 쓰기 방지 영역에 대응하는 어드레스인 지의 여부를 나타내는 쓰기 방지 플래그 신호를 발생하는 쓰기 방지 제어 회로와; 그리고
    상기 쓰기 방지 플래그 신호에 응답하여 상기 불 휘발성 메모리 및 상기 휘발성 메모리의 읽기 및 쓰기 동작들을 제어하되, 상기 쓰기 방지 플래그 신호가 활성화될 때 상기 휘발성 메모리의 쓰기 동작이 수행되지 않도록 상기 휘발성 메모리를 제어하는 제어 회로를 포함하는 메모리 장치.
  2. 제 1 항에 있어서,
    상기 휘발성 메모리, 상기 불 휘발성 메모리, 상기 쓰기 방지 제어기, 그리고 상기 제어 회로는 단일 칩으로 형성되는 메모리 장치.
  3. 제 1 항에 있어서,
    상기 쓰기 방지 플래그 신호가 활성화될 때, 상기 제어 회로는 상기 휘발성메모리로부터 데이터가 읽혀지고 그렇게 읽혀진 데이터가 상기 불 휘발성 메모리에 저장되도록 상기 휘발성 및 불 휘발성 메모리들을 제어하는 메모리 장치.
  4. 제 1 항에 있어서,
    상기 쓰기 방지 플래그 신호가 활성화될 때 상기 제어 회로는 상기 불 휘발성 메모리의 읽기 동작이 수행되지 않도록 상기 불 휘발성 메모리를 제어하는 메모리 장치.
  5. 제 1 항에 있어서,
    상기 쓰기 방지 플래그 신호가 비활성화될 때, 상기 제어 회로는 상기 휘발성 메모리의 쓰기 동작 및 상기 불 휘발성 메모리의 읽기 동작이 수행되도록 상기 휘발성 및 불 휘발성 메모리들을 제어하는 메모리 장치.
  6. 제 1 항에 있어서,
    상기 쓰기 방지 제어 회로는
    상기 휘발성 메모리의 쓰기 방지 영역을 지정하기 위한 어드레스를 저장하는 어드레스 레지스터와;
    상기 휘발성 메모리의 일부 영역 또는 전체 영역이 쓰기 방지 영역으로 지정되었는 지의 여부를 나타내는 정보를 저장하는 상태 레지스터와;
    외부로부터 전달된 어드레스가 상기 어드레스 레지스터에 저장된 어드레스와일치하는 지의 여부를 판별하는 비교기와; 그리고
    상기 상태 레지스터의 출력 및 상기 비교기의 출력에 응답하여 상기 쓰기 방지 플래그 신호를 발생하는 신호 발생기를 포함하는 메모리 장치.
  7. 제 6 항에 있어서,
    상기 상태 레지스터에 저장된 정보가 상기 휘발성 메모리의 일부 영역 또는 전체 영역이 쓰기 방지 영역으로 지정되었음을 나타낼 때, 상기 신호 발생기는 상기 비교기의 출력에 따라 상기 쓰기 방지 플래그 신호를 활성화/비활성화시키는 메모리 장치.
  8. 제 6 항에 있어서,
    상기 상태 레지스터에 저장된 정보가 상기 휘발성 메모리의 일부 영역 또는 전체 영역이 쓰기 방지 영역으로 지정되어 있지 않음을 나타낼 때, 상기 신호 발생기는 상기 비교기의 출력에 관계없이 상기 쓰기 방지 플래그 신호를 비활성화시키는 메모리 장치.
  9. 제 6 항에 있어서,
    상기 제어 회로는 하드웨어 리세트, 소프트웨어 리세트 또는 파워-온시에 어드레스 레지스터 및 상기 상태 레지스터가 초기화되도록 상기 쓰기 방지 제어 회로를 제어하는 메모리 장치.
  10. 제 6 항에 있어서,
    상기 제어 회로는 외부로부터 제공되는 상기 쓰기 방지 영역의 어드레스 및 쓰기 방지 명령을 저장하는 레지스터를 포함하며, 상기 제어 회로는 상기 쓰기 방지 명령이 입력될 때 상기 쓰기 방지 영역의 어드레스 및 상기 쓰기 방지 명령이 상기 어드레스 레지스터 및 상기 상태 레지스터에 각각 저장되도록 상기 쓰기 방지 제어 회로를 제어하는 메모리 장치.
  11. 휘발성 메모리와;
    상기 휘발성 메모리의 쓰기 방지 영역을 지정하기 위한 쓰기 방지 어드레스 및 쓰기 방지 명령을 임시 저장하는 레지스터와;
    상기 레지스터에 상기 쓰기 방지 명령이 입력될 때, 상기 쓰기 방지 어드레스, 상기 쓰기 방지 명령, 그리고 제어 신호를 출력하는 상태 머신과;
    상기 제어 신호에 응답하여 상기 쓰기 방지 어드레스 및 명령을 저장하며, 상기 휘발성 메모리의 소정 영역을 지정하기 위한 어드레스가 상기 쓰기 방지 영역을 지정하기 위한 어드레스인 지의 여부를 나타내는 쓰기 방지 플래그 신호를 발생하는 쓰기 방지 제어 회로와; 그리고
    쓰기 명령이 입력될 때, 상기 쓰기 방지 플래그 신호가 활성화되었는 지의 여부에 따라 상기 휘발성 메모리의 쓰기 동작을 제어하는 제 1 메모리 제어기를 포함하며, 상기 메모리 제어기는 상기 쓰기 방지 플래그 신호가 활성화될 때 상기 휘발성 메모리의 쓰기 동작을 차단하는 메모리 장치.
  12. 제 11 항에 있어서,
    상기 쓰기 방지 플래그 신호가 비활성화될 때, 상기 제 1 메모리 제어기는 상기 휘발성 메모리가 입력 명령에 대응하는 동작을 수행하게 하는 메모리 장치.
  13. 제 11 항에 있어서,
    불 휘발성 메모리와;
    상기 상태 머신에 의해서 제어되며, 상기 제 1 메모리 제어기와 상기 불 휘발성 메모리 사이에서 전송되는 데이터의 에러를 정정하는 에러 정정 및 데이터 입출력 회로와; 그리고
    상기 상태 머신에 의해서 제어되며, 상기 불 휘발성 메모리의 읽기 및 쓰기 동작을 제어하는 제 2 메모리 제어기를 더 포함하는 메모리 장치.
  14. 제 13 항에 있어서,
    상기 쓰기 방지 플래그 신호가 활성화될 때, 상기 상태 머신은 상기 휘발성 메모리로부터 데이터가 읽혀지고 그렇게 읽혀진 데이터가 상기 불 휘발성 메모리에 저장되도록 상기 제 1 및 제 2 메모리 제어기들을 제어하는 메모리 장치.
  15. 제 13 항에 있어서,
    상기 쓰기 방지 플래그 신호가 활성화될 때 상기 상태 머신은 상기 불 휘발성 메모리의 읽기 동작이 수행되지 않도록 상기 제 2 메모리 제어기를 제어하는 메모리 장치.
  16. 제 13 항에 있어서,
    상기 쓰기 방지 플래그 신호가 비활성화될 때, 상기 상태 머신은 상기 휘발성 메모리의 쓰기 동작 및 상기 불 휘발성 메모리의 읽기 동작이 수행되도록 상기 제 1 및 제 2 메모리 제어기들을 제어하는 메모리 장치.
  17. 제 13 항에 있어서,
    상기 쓰기 방지 제어 회로는
    상기 제어 신호에 응답하여 상기 쓰기 방지 어드레스를 저장하는 어드레스 레지스터와;
    상기 제어 신호에 응답하여 상기 쓰기 방지 명령을 저장하는 상태 레지스터와;
    외부로부터 전달된 어드레스가 상기 어드레스 레지스터에 저장된 어드레스와 일치하는 지의 여부를 판별하는 비교기와; 그리고
    상기 상태 레지스터의 출력 및 상기 비교기의 출력에 응답하여 상기 쓰기 방지 플래그 신호를 발생하는 신호 발생기를 포함하는 메모리 장치.
  18. 제 17 항에 있어서,
    상기 상태 레지스터에 저장된 정보가 상기 휘발성 메모리의 일부 영역 또는 전체 영역이 쓰기 방지 영역으로 지정되었음을 나타낼 때, 상기 신호 발생기는 상기 비교기의 출력에 따라 상기 쓰기 방지 플래그 신호를 활성화/비활성화시키는 메모리 장치.
  19. 제 17 항에 있어서,
    상기 상태 레지스터에 저장된 정보가 상기 휘발성 메모리의 일부 영역 또는 전체 영역이 쓰기 방지 영역으로 지정되어 있지 않음을 나타낼 때, 상기 신호 발생기는 상기 비교기의 출력에 관계없이 상기 쓰기 방지 플래그 신호를 비활성화시키는 메모리 장치.
  20. 제 17 항에 있어서,
    상기 상태 머신은 하드웨어 리세트, 소프트웨어 리세트 또는 파워-온시에 어드레스 레지스터 및 상기 상태 레지스터를 초기화시키기 위한 초기화 신호를 발생하는 메모리 장치.
  21. 호스트와; 그리고
    상기 호스트의 요구에 따라 데이터를 저장하거나 저장된 데이터를 출력하는 메모리 장치를 포함하며,
    상기 메모리 장치는
    불 휘발성 메모리와;
    상기 불 휘발성 메모리에 저장될 데이터 또는 상기 불 휘발성 메모리로부터 읽혀진 데이터를 저장하는 휘발성 메모리와;
    상기 휘발성 메모리의 소정 영역을 지정하는 어드레스를 입력받고, 상기 입력된 어드레스가 상기 휘발성 메모리의 쓰기 방지 영역에 대응하는 어드레스인 지의 여부를 나타내는 쓰기 방지 플래그 신호를 발생하는 쓰기 방지 제어 회로와; 그리고
    상기 쓰기 방지 플래그 신호에 응답하여 상기 불 휘발성 메모리 및 상기 휘발성 메모리의 읽기 및 쓰기 동작들을 제어하되, 상기 쓰기 방지 플래그 신호가 활성화될 때 상기 휘발성 메모리의 쓰기 동작이 수행되지 않도록 상기 휘발성 메모리를 제어하는 제어 회로를 포함하는 시스템.
  22. 제 21 항에 있어서,
    상기 휘발성 메모리, 상기 불 휘발성 메모리, 상기 쓰기 방지 제어기, 그리고 상기 제어 회로는 단일 칩으로 형성되는 시스템.
  23. 제 21 항에 있어서,
    상기 쓰기 방지 플래그 신호가 활성화될 때, 상기 제어 회로는 상기 휘발성 메모리로부터 데이터가 읽혀지고 그렇게 읽혀진 데이터가 상기 불 휘발성 메모리에저장되도록 상기 휘발성 및 불 휘발성 메모리들을 제어하는 시스템.
  24. 제 21 항에 있어서,
    상기 쓰기 방지 플래그 신호가 활성화될 때 상기 제어 회로는 상기 불 휘발성 메모리의 읽기 동작이 수행되지 않도록 상기 불 휘발성 메모리를 제어하는 시스템.
  25. 호스트와; 그리고
    상기 호스트의 요구에 따라 데이터를 저장하거나 저장된 데이터를 출력하는 메모리 장치를 포함하며
    상기 메모리 장치는
    휘발성 메모리와;
    상기 휘발성 메모리의 쓰기 방지 영역을 지정하기 위한 쓰기 방지 어드레스 및 쓰기 방지 명령을 상기 호스트로부터 입력받는 레지스터와;
    상기 레지스터에 상기 쓰기 방지 명령이 입력될 때, 상기 쓰기 방지 어드레스, 상기 쓰기 방지 명령, 그리고 제어 신호를 출력하는 상태 머신과;
    상기 제어 신호에 응답하여 상기 쓰기 방지 어드레스 및 명령을 저장하며, 상기 휘발성 메모리의 소정 영역을 지정하기 위한 어드레스가 상기 쓰기 방지 영역을 지정하기 위한 어드레스인 지의 여부를 나타내는 쓰기 방지 플래그 신호를 발생하는 쓰기 방지 제어 회로와; 그리고
    상기 호스트 또는 상기 상태 머신으로부터 쓰기 명령이 입력될 때, 상기 쓰기 방지 플래그 신호가 활성화되었는 지의 여부에 따라 상기 휘발성 메모리의 쓰기 동작을 제어하는 제 1 메모리 제어기를 포함하며, 상기 메모리 제어기는 상기 쓰기 방지 플래그 신호가 활성화될 때 상기 휘발성 메모리의 쓰기 동작을 차단하는 시스템.
  26. 제 25 항에 있어서,
    상기 쓰기 방지 플래그 신호가 비활성화될 때, 상기 제 1 메모리 제어기는 상기 휘발성 메모리가 입력 명령에 대응하는 동작을 수행하게 하는 시스템.
  27. 제 25 항에 있어서,
    상기 메모리 장치는
    불 휘발성 메모리와;
    상기 상태 머신에 의해서 제어되며, 상기 제 1 메모리 제어기와 상기 불 휘발성 메모리 사이에서 전송되는 데이터의 에러를 정정하는 에러 정정 및 데이터 입출력 회로와; 그리고
    상기 상태 머신에 의해서 제어되며, 상기 불 휘발성 메모리의 읽기 및 쓰기 동작을 제어하는 제 2 메모리 제어기를 더 포함하는 시스템.
  28. 제 27 항에 있어서,
    상기 쓰기 방지 플래그 신호가 활성화될 때, 상기 상태 머신은 상기 휘발성 메모리로부터 데이터가 읽혀지고 그렇게 읽혀진 데이터가 상기 불 휘발성 메모리에 저장되도록 상기 제 1 및 제 2 메모리 제어기들을 제어하는 시스템.
  29. 제 27 항에 있어서,
    상기 쓰기 방지 플래그 신호가 활성화될 때 상기 상태 머신은 상기 불 휘발성 메모리의 읽기 동작이 수행되지 않도록 상기 제 2 메모리 제어기를 제어하는 시스템.
  30. 제 27 항에 있어서,
    상기 쓰기 방지 플래그 신호가 비활성화될 때, 상기 상태 머신은 상기 휘발성 메모리의 쓰기 동작 및 상기 불 휘발성 메모리의 읽기 동작이 수행되도록 상기 제 1 및 제 2 메모리 제어기들을 제어하는 시스템.
  31. 제 27 항에 있어서,
    상기 쓰기 방지 제어 회로는
    상기 제어 신호에 응답하여 상기 쓰기 방지 어드레스를 저장하는 어드레스 레지스터와;
    상기 제어 신호에 응답하여 상기 쓰기 방지 명령을 저장하는 상태 레지스터와;
    상기 호스트 또는 상기 상태 머신으로부터 전달된 어드레스가 상기 어드레스 레지스터에 저장된 어드레스와 일치하는 지의 여부를 판별하는 비교기와; 그리고
    상기 상태 레지스터의 출력 및 상기 비교기의 출력에 응답하여 상기 쓰기 방지 플래그 신호를 발생하는 신호 발생기를 포함하는 시스템.
  32. 제 31 항에 있어서,
    상기 상태 레지스터에 저장된 정보가 상기 휘발성 메모리의 일부 영역 또는 전체 영역이 쓰기 방지 영역으로 지정되었음을 나타낼 때, 상기 신호 발생기는 상기 비교기의 출력에 따라 상기 쓰기 방지 플래그 신호를 활성화/비활성화시키는 시스템.
  33. 제 31 항에 있어서,
    상기 상태 레지스터에 저장된 정보가 상기 휘발성 메모리의 일부 영역 또는 전체 영역이 쓰기 방지 영역으로 지정되어 있지 않음을 나타낼 때, 상기 신호 발생기는 상기 비교기의 출력에 관계없이 상기 쓰기 방지 플래그 신호를 비활성화시키는 시스템.
  34. 제 31 항에 있어서,
    상기 상태 머신은 하드웨어 리세트, 소프트웨어 리세트 또는 파워-온시에 어드레스 레지스터 및 상기 상태 레지스터를 초기화시키기 위한 초기화 신호를 발생하는 시스템.
KR1020030051029A 2003-07-24 2003-07-24 쓰기 방지 가능한 버퍼 메모리를 갖는 메모리 장치 및그것을 포함하는 정보 처리 시스템 KR100614639B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030051029A KR100614639B1 (ko) 2003-07-24 2003-07-24 쓰기 방지 가능한 버퍼 메모리를 갖는 메모리 장치 및그것을 포함하는 정보 처리 시스템
JP2004177506A JP4624008B2 (ja) 2003-07-24 2004-06-15 書き込み防止可能なバッファメモリを有するメモリ装置及びそれを含む情報処理システム
US10/883,950 US20050021918A1 (en) 2003-07-24 2004-07-02 Memory and information processing systems with lockable buffer memories and related methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030051029A KR100614639B1 (ko) 2003-07-24 2003-07-24 쓰기 방지 가능한 버퍼 메모리를 갖는 메모리 장치 및그것을 포함하는 정보 처리 시스템

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020060033643A Division KR20060038981A (ko) 2006-04-13 2006-04-13 쓰기 방지 가능한 버퍼 메모리를 갖는 메모리 장치 및그것을 포함하는 정보 처리 시스템

Publications (2)

Publication Number Publication Date
KR20050011953A true KR20050011953A (ko) 2005-01-31
KR100614639B1 KR100614639B1 (ko) 2006-08-22

Family

ID=34074971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030051029A KR100614639B1 (ko) 2003-07-24 2003-07-24 쓰기 방지 가능한 버퍼 메모리를 갖는 메모리 장치 및그것을 포함하는 정보 처리 시스템

Country Status (3)

Country Link
US (1) US20050021918A1 (ko)
JP (1) JP4624008B2 (ko)
KR (1) KR100614639B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585165B1 (ko) * 2004-11-30 2006-06-01 삼성전자주식회사 데이터 저장 장치 및 데이터 보호 방법
KR100779760B1 (ko) * 2006-04-13 2007-11-26 천정범 하드디스크 드라이브를 위한 쓰기방지장치 및 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110225654A1 (en) * 2008-08-25 2011-09-15 Mao-Huai Weng Write-Proof Protection Method of a Storage Device
US8082440B2 (en) * 2008-09-29 2011-12-20 Intel Corporation Managed data region for server management
US9015436B2 (en) * 2011-08-22 2015-04-21 Intel Corporation Performing an atomic operation without quiescing an interconnect structure
CN103034505A (zh) * 2011-09-30 2013-04-10 英业达股份有限公司 写入数据的方法及电子装置
JP5801158B2 (ja) * 2011-10-21 2015-10-28 ラピスセミコンダクタ株式会社 Ｒａｍ記憶装置
KR102196971B1 (ko) 2014-03-28 2020-12-31 삼성전자주식회사 스토리지 시스템, 그것의 쓰기 방지 수행 방법, 그리고 그것의 쓰기 방지 인증 방법
CN104951405B (zh) * 2014-03-28 2019-09-06 三星电子株式会社 存储系统以及对存储系统执行和验证写保护的方法
CN104916243B (zh) * 2015-06-29 2017-10-17 深圳市华星光电技术有限公司 扫描驱动电路的检测方法和检测装置、液晶面板
US9864548B2 (en) * 2015-09-10 2018-01-09 Toshiba Memory Corporation Memory module, electronic device and method
CN109614048B (zh) * 2018-12-10 2022-11-11 深圳市硅格半导体有限公司 基于闪存的数据读写方法、装置及计算机可读存储介质
KR20220165106A (ko) 2021-06-07 2022-12-14 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그것을 포함하는 메모리 시스템

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4388695A (en) * 1980-02-21 1983-06-14 Timeplex, Inc. Hardware memory write lock circuit
US5249285A (en) * 1988-08-01 1993-09-28 Stenograph Corporation RAM lock device and method for a text entry system
US5027317A (en) * 1989-03-17 1991-06-25 Allen-Bradley Company, Inc. Method and circuit for limiting access to a RAM program memory
JPH04364515A (ja) * 1991-06-11 1992-12-16 Hitachi Ltd 記録媒体再生装置
US5726937A (en) * 1994-01-31 1998-03-10 Norand Corporation Flash memory system having memory cache
US5818771A (en) * 1996-09-30 1998-10-06 Hitachi, Ltd. Semiconductor memory device
US20010011318A1 (en) * 1997-02-27 2001-08-02 Vishram P. Dalvi Status indicators for flash memory
US6047358A (en) * 1997-10-31 2000-04-04 Philips Electronics North America Corporation Computer system, cache memory and process for cache entry replacement with selective locking of elements in different ways and groups
US6154819A (en) * 1998-05-11 2000-11-28 Intel Corporation Apparatus and method using volatile lock and lock-down registers and for protecting memory blocks
US6209069B1 (en) * 1998-05-11 2001-03-27 Intel Corporation Method and apparatus using volatile lock architecture for individual block locking on flash memory
JP2001014871A (ja) * 1999-06-29 2001-01-19 Toshiba Corp 不揮発性半導体記憶装置
JP3813393B2 (ja) * 1999-10-01 2006-08-23 富士通株式会社 キャッシュメモリの制御方法及び情報処理装置
US6868472B1 (en) * 1999-10-01 2005-03-15 Fujitsu Limited Method of Controlling and addressing a cache memory which acts as a random address memory to increase an access speed to a main memory
US6859862B1 (en) * 2000-04-07 2005-02-22 Nintendo Co., Ltd. Method and apparatus for software management of on-chip cache
JP3871184B2 (ja) * 2000-06-12 2007-01-24 シャープ株式会社 半導体記憶装置
US6633964B2 (en) * 2001-03-30 2003-10-14 Intel Corporation Method and system using a virtual lock for boot block flash
US6931498B2 (en) * 2001-04-03 2005-08-16 Intel Corporation Status register architecture for flexible read-while-write device
US6530003B2 (en) * 2001-07-26 2003-03-04 International Business Machines Corporation Method and system for maintaining data coherency in a dual input/output adapter utilizing clustered adapters
JP4059473B2 (ja) * 2001-08-09 2008-03-12 株式会社ルネサステクノロジ メモリカード及びメモリコントローラ
US6862668B2 (en) * 2002-02-25 2005-03-01 International Business Machines Corporation Method and apparatus for using cache coherency locking to facilitate on-line volume expansion in a multi-controller storage system
KR100543442B1 (ko) * 2002-09-06 2006-01-23 삼성전자주식회사 불 휘발성 반도체 메모리 장치의 메모리 블록들의 쓰기방지 영역을 설정하는 장치
US6948041B2 (en) * 2002-10-24 2005-09-20 Micron Technology, Inc. Permanent memory block protection in a flash memory device
US7173863B2 (en) * 2004-03-08 2007-02-06 Sandisk Corporation Flash controller cache architecture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585165B1 (ko) * 2004-11-30 2006-06-01 삼성전자주식회사 데이터 저장 장치 및 데이터 보호 방법
KR100779760B1 (ko) * 2006-04-13 2007-11-26 천정범 하드디스크 드라이브를 위한 쓰기방지장치 및 방법

Also Published As

Publication number Publication date
KR100614639B1 (ko) 2006-08-22
JP4624008B2 (ja) 2011-02-02
US20050021918A1 (en) 2005-01-27
JP2005044341A (ja) 2005-02-17

Similar Documents

Publication Publication Date Title
US20240220424A1 (en) Block or page lock features in serial interface memory
KR100614639B1 (ko) 쓰기 방지 가능한 버퍼 메모리를 갖는 메모리 장치 및그것을 포함하는 정보 처리 시스템
KR0138697B1 (ko) 마이크로컴퓨터
US12001689B2 (en) Transparently attached flash memory security
JP2004280790A (ja) Ｅｃｃ制御装置
US6510501B1 (en) Non-volatile memory read/write security protection feature selection through non-volatile memory bits
WO2018166201A1 (zh) 数据读取方法、低电压检测逻辑电路、集成电路和芯片
US20080034150A1 (en) Data processing circuit
KR20180066601A (ko) 메모리 시스템의 구동 방법
JP2002015584A (ja) 不揮発性メモリのリードプロテクト回路
KR20060038981A (ko) 쓰기 방지 가능한 버퍼 메모리를 갖는 메모리 장치 및그것을 포함하는 정보 처리 시스템
JP2003051195A (ja) 半導体記憶装置
US10599589B2 (en) Semiconductor device and flash-memory control method
JPH04162300A (ja) 半導体メモリ
JP2005209178A (ja) メモリ保護装置、メモリ保護方法及びメモリ保護プログラム
US8037282B2 (en) Register having security function and computer system including the same
JP2003323392A (ja) 記録装置
KR20000009381A (ko) 컴퓨터 시스템의 메모리 쓰기 보호 장치
CN112417528A (zh) 用来管理支持数据存储的安全程序库的方法与电子装置
JPH06187520A (ja) Ｉｃメモリカード
JP2000207235A (ja) 情報処理装置
JP2012073755A (ja) 半導体装置
JPH11249970A (ja) ライトプロテクト制御回路
JPH0344751A (ja) メモリ保護システム
JPS63112894A (ja) ランダムアクセスメモリのバツテリ−バツクアツプ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee