TW459241B - Semiconductor memory device - Google Patents
Semiconductor memory device Download PDFInfo
- Publication number
- TW459241B TW459241B TW089102964A TW89102964A TW459241B TW 459241 B TW459241 B TW 459241B TW 089102964 A TW089102964 A TW 089102964A TW 89102964 A TW89102964 A TW 89102964A TW 459241 B TW459241 B TW 459241B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory device
- semiconductor memory
- read
- address
- storage area
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
- G06F8/66—Updates of program code stored in read-only memory [ROM]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Stored Programmes (AREA)
- Memory System (AREA)
Description
4 592 41 A7 B7 五、發明說明(1 ) - 發明背景 1 ·發明領域: 本發明與用以取代唯讀半導體記憶裝置中資訊之裝置有 關’更具體地’本發明與使用了非揮發性半導體記憶裝置 之半導體記憶裝置有關;有了該非揮發性半導體記憶裝置 使我們有能力對使用於遊戲機、行動終端機、或相類似裝 置中之無法覆寫記憶體裝置,進行修補或更新。 2 ·相關技藝描述 日本早期公開字號7-129396㊣出下列的用以在唯讀記憶 .體中,修改該唯讀記憶體之锋基方法,在此方法中,該修 正資料是預先儲存在一可抹窝龙憶體裝置中的,然後再從 該唯讀記憶體中讀出該缺陷資料,以人工方式使用該修正 資料予以修正。 曰本早期公開字號6-103056描述了一種記憶體裝置,包 含一在讀取到該缺陷資料時,用以將該缺陷資料代換成另 種資料之選擇器。 不過,上述傳統的補綻方法有下列的問題:因爲此方法 是在從該唯讀記憶體裝置中讀取出缺陷資料之後,才針對 它予以修正(EJ本早期公開字號7_129396 )以及在該缺陷資 料被讀取出來之後’才使用選擇器將缺陷資料代換成修正 資料(曰本早期公開字號61 〇3〇56 ),所以此方法無法以高 速操作;另外還有其不可能對修正資料進行更新;以及不 僅僅是在讀取修正資料時會致動該唯讀記憶體裝置,在讀 取缺陷資料時亦是如此,所以此方法對功率有極大的消耗。 本紙也义\ 丐+四國冢標準(CNS)A4規格(210 X 297公釐) (請先閱讀背&之注$項再填寫本頁) ^--------訂---------線. 經濟部智慧財產局員工消费合作社印製 4592^1 經濟部智慧料產局員工消費合作社印製 Α7 Β7 五、發明說明(2 ) - 發明摘要 本發明之半導體裝置包含:一唯讀半導體記憶裝置;以 及一非揮發性半導體記憶裝置,該非揮發性半導體記憶裝 置係用之以將該唯讀半導體記憶裝置中所發生之至少一個 缺陷區域中之缺陷資料,代換成修整該缺陷資料之修正資 料;該非揮發性半導體記憶裝置包含:一可以電氣方式將 指出該缺陷區域位址之位址資料以及該修正資料寫入之記 憶體部份;以及一決定位址電路,用以在該半導體記憶裝 置外部所提供出之位址與該位址資料相符時,輸出一可間 置該唯讀半導體記憶裝置之最七決定信號,其中當該位址 資料與該位址相符時,該非择鲁性半導體記憶裝置會讀取 該記憶體部份中之修正資料並予以輸出。 在本發明之一具體實施例中,該記憶體部份包含:一用 以儲存該位址資料之位址資料存儲區;以及一用以儲存該 修正資料之修正資料存儲區。 在本發明之另一具體實施例中’該半導體記憶裝置另包 含一與該唯讀半導體記憶裝置以及該非揮發性半導體記愫 裝置之輸出相連接之資料處理裝置。 在本發明之又一具體實施例中,該決定結果信號乃輸出 至該裝置之外部β 在本發明之又一-具體實施例中,該半導體記憶裝置另包 含至少一個的修正資料存儲區0及至少一個的位址資 儲區。 _ 本纸張尺度家標準(CNS)A4規格mo Χ 297公f ) {請先閱讀背赴之注意事項再填寫本頁) k 轾1Γ,;- %慧財產局員Η消費合作社印製 A7 B7 五、發明說明(3 ) 在本發明之又一具體實施例中,該半導體記憶裝置另包 含一用以保護該修正資料存儲區之電路。 在本發明之又一具體實施例中,該用以保護該修正資科 =儲區之電路’會在外部輸人信號送人—高於供應電壓之 電壓時,解除對該修正資料存儲區之保護。 在本發明之又-具體實施例中’該非揮發性半導體記德 裝置另包含一用以保護該位址資料存儲區之電路。 在本發明之又一具體實施例中,該用以保護該位址資科 存儲區之電路,會在從外部而.举之輸人信號送人—高於供 應電壓之電壓時’解除對該位真資料存儲區之保護。 在本發明^又一具體實施例十,該非揮發性半導體記憶 裝置另包含.一可回應讀取命令之輸入,將從該記憶體部份 中所讀取到之該位址資料予以儲存之電阻。 在本發明i又一具體實施例中,該唯讀記憶體裝置以及 入 < 非揮發性記憶體裝置每一個均是由單晶片大型積體電 路所形成。 .在本發明之又一具體實施例中,該唯讀記憶體裝置以及 與該非揮發性記憶體裝置每一個均是由單晶片大型積體電 路所形成並封入同—個封裝中。 承根據本發明之半導體記憶裝置’在有缺陷資料發生或是 :對修正資料進彳〒更新的時侯,才會使用到非揮發性記憶 仏装置。該非揮發性記憶體裝置在它的記憶體部份中,包 "修正資料存儲區以及—位址-資料存儲區’因此我們可 以將修正資料與位址資料儲存在該裝置中。在該欲代換之 -6- Μ家標準(CNS)A4規格(2斤 x 297公釐) 广猜本閲讀背此厶浲意事項矜填寫本貢)
4 59':?
ν· V
經濟部智¾財產局員工消費合作社印製 缺陷區的位址被輸入時’裝置可以根據該儲存的位置資料 ,自動地將缺陷資料代換成修正資料;而同時也可以是間 置孩唯讀記憶體裝置以便僅有該修正資料得以輸出。 所以,此處描述之本發明可提供出之好處:(1)半導體裝 置有能力以高速將缺陷資料代換成修正資料;(2)半導體裝 置有能力在修正資料取代缺陷資料時,間置該唯讀半導體 裝置,(3)半導體裝置有能力在該唯讀半導體裝置被修正時 ,更新該修正資料。 在身於此藝人士閱讀並了解下列配以圖式之詳細説明後 •,本發明之·這些以及其他的好4將會變得益發顯明。 圖式之簡要説明 —_ 圖1之方塊圖顯示出本發明半導體記憶裝置的第—示範組 態。 圖2 I方塊圖是圖〗半導體記憶裝置的變異型,其非揮發 性半導體記憶裝置中另包含了 一鎖定電路。 圖3义方塊圖是圖i半導體記憶裝置之唯讀半導體記憶裝 置的内部組態。 圖4是圖1例子之運作時序圖。 圖5之方塊圖顯示出本發明之第二示範组態。 圖6 A之方塊圖顯示出本發明半導體記憶裝置之第三组態 其中所使用的非揮-發性半導體記憶裝置。 圖6B是圖6A例子之運作時序圖。 • 〜 圖7是圖6 A之例子的記憶體映身圖。 圖8 A之方塊圖顯示出本發明半導體記憶裝置之第四组態 ——.----------— (請先閲讀背&之注§項再填寫本頁)
訂---------線C 本紙狀度適用中國國家標準(CNSM4lilirnii 297公釐) 4592^1 A7 ________ 五'發明說明(5) - 其中所使用的非揮發性半導體記憶裝置。 圖8B是圖8A例子之運作時序圖。 較佳具體實施例之描述 現在’參考著附圖,將要詳細説明本發明。 (例1) 現在,參考著附圖,要説明的是本發明之第—例。 圖1之方塊圖顯示出本發明之半導體記憶裝置的第—示範 組態。 例1之半導體裝置1 〇〇包含一為法覆窝之唯讀半導體記情 .裝置(一可遮軍式唯讀記憶體;以及一可抹寫之非揮發性 半導體記憶裝置(快閃記憶體絮-置)2。致動信號cs#,讀取 信號RD#,位址4,保護信號WP#以及命令指令信號均是外 部輸入給半導體裝置1 〇〇的信號。 非揮發性半導體裝置2包含一可以電氣方式予以抹窝之記 憶體部份21Ε,一電阻21D以及一決定位址電路2丨Α。具體 地’該記憶體部份21E是一快閃記憶體,其具有形成以矩陣 之快閃記憶體單元’用以致能電氣抹寫。可遮罩式唯讀記 憶體1具有一置換唯讀記憶體區Π A,用以儲存須修改之缺 陷資料。記憶體部份21E包含一位址資料存儲區21 F,用以 儲存遠置換唯謂記憶體區11A之位址資料,一修正資料(唯 讀記憶體補綻)存儲區21B,用以儲存修正該缺陷資料之修 正資料,以及一用以儲存其他資料之資料存儲區2丨G。 參考圓1,當唯讀半導體記憶裝置1發生缺陷且已建立起 儲存該缺陷資料之置換唯讀記憶體區11A時,指出該置換唯 -8- 4 Θ家標準(CNS)A4規格(210 X 297公釐) (諳先閲讀背I6-之注急事項再填寫本頁) 訂丨——^----線o_ 經濟部智祛財產局員工消费合作社印裂 經濟部智慧財產局員工消費合作社印製 d592^1 A7 _ ____B7^_ — 五、發明說明(6 ) - 讀記憶體區11A位址之資料就會被儲存在位址存儲區21F。 然後’用以修正該置換唯讀記憶體區i丨A中缺陷資料之修正 資料,就會被儲存在修正資料存儲區21B中。與儲存之作法 相同的,寫入指令會先被送至非揮發性半導體記憶裝置2中 ,然後,每一個資料分別地被儲存到該記憶體部份21E之位 址資料存儲區21F與修正資料存儲區21B中。 非揮發性半導體記憶裝置2也具有一保護功能,用以避免 寫在位址資料存儲區21F之位址資料以及寫在修正資料存儲 區21B之修正資料被意外地覆窝。回應由外界而來之指令( •譬如,命令或是外部輸入信%^^所要求的鎖住行爲),該 保護功能會執行鎖住行爲,譽立覆窝以保護資料。而該位 址資料以及修正資料,縱使是在已儲存到位址資料存儲區 21F以及修正資料存儲區21 B之後,針對它們的變更仍是有 可能的,此取決於外部的命令和信號。非揮發性半導體記 憶裝置2也具有解除該保護行爲之功能,以便裝置來變更位 址資料存儲區21F以及修正資料存儲區21B中之内容。在外 部輸入信號WP#所送來之電壓高於供應電壓vcc時,該保 護功能就會被解除。更具體地,就如圖2之半導體裝置 100A中所示的,非揮發性半導體記憶裝置2A配備有一用= 可輸出鎖住資訊至記憶體部份21E之鎖住電路2ΪΗ,由此裝 置有能力對記憶體啷份21E執行保護^/解除。 當讀取命令指令被送至非揮發·性半導體記憶裝置㈣,位 址資料存儲區犯中之位址資料就會被讀取出來,並傳送至 電阻加。位址決定電路圖21A會將寫入該電阻训中之位 f請先閱讀背钋之汰急事項再填寫本頁}
本紙張尺度適用中國國家標準(CNS)A4規格(21〇 297公釐) 經-部智竑財產局員工消費合作枝印製 469241 A7 __ ___B7____ 五、發明說明(7 ) - 址資料,與外部所輸入之位址4作比較以輸出決定結果信號 3。該若非高位準即爲低位準之決定結果信號3,則會被輸 出至唯讀半導體記憶裝置i。唯讀半導體記憶裝置!根據決 定結果信號3來決定它是否應輸出資料,還是被禁止輸出。 如果寫在電阻21D中之位址資料與外部所輸入之位址4相符 ,那麼從唯讀半導體記憶裝置〗中所讀取到之資料就會被禁 止輸出。在此同時,位址決定電路21A會提供内部的快閃位 址21C給非揮發性半導體記憶裝置2之記憶體部份21E,然 後,利用内郅的快閃位址2 1 c即可讀取到修正資料存儲 .區21B所儲存之修正資料並將_資料輸出至資料輸出端子 更具體地.,唯讀半導體記憶裝置丨是根據決定結果信號3 被間置的。以閒置的方法爲例,感測放大器3 1以及輸出緩 衝器3 2 (圖3 )將被間置以禁止資料從唯讀半導體記憶裝置 中輸出。因爲輸出緩衝器32需要具有高的驅動能力,所以 其通常會消耗掉許多功率3然而,根據本發明,由於唯讀 半導體記憶裝置1之輸出緩衝器3 2在寫入電阻2〗D中之位址 資料與外部所輸入之位址4相符時,會被閒置,所以其對功 軎的損耗有可能降低。圖3顯示出此例之組態。當寫在電阻 21 D中之位址資料與外部所輸入之位址4不相符時,唯讀半 導體記憶裝置中之資料就會被讀取出來,輸出至資料輸出 端子5。 參考著圖4,現在要説明的是一,將唯讀半導體記憶裝置! 中所儲存之缺陷資料,代換成儲存在非揮發性半導體記憶 (請先閱讀背岛之注急事項再填寫本頁} -Lofe--------^---------
A7 B7 五、發明說明(8 ) 裝置2中之修正資料;其操作的時序。代表的是用以致 動孩二半導體記憶裝置之信號,RD#代表的則是用以執行 讀取動作之信號。就如以上所描述的,回應於非揮發性半 導體記憶裝置2所接收到的讀取命令指令,位址資料已經從 位址資料存儲區21F中被送至電阻21D。在電源打開後,至 少必須執行一次該讀取命令指令。在此操作時序例中,准 讀半導體記憶裝置1在C S #處於"低,,狀態時,會回應信號 RD#之上昇緣,依序地將儲存資料讀取出來。裝置會回應 確定結果信號3之上昇以及RD#_之上昇緣(時間τ丨),開始 執行將缺陷資料代換成修正家翁之置換動作。在代換完成 之後,唯讀半導體記憶裝置if回應決定結果信號3之下降 緣以及RD#之上昇緣(時間T2),而再次地被致動,然後, 從唯讀半導體記憶裝置丨中讀取資料的動作會再次地開始。 資料的讀取可以是在RD#的下降緣。其他的操作時序也可 以應用在本發明,只要缺陷資料是在決定結果信號3變更位 準時,被代換成修正資料就可以了。於是,當唯讀半導體 記憶裝置1之缺陷區所相應的位址從外界輸入時,本發明之 半導體裝置1 00有能力將缺陷區中之缺陷資料代換成儲存在 記憶部份21E修正資料存儲區2 i B中之修正資料(置換唯讀記 憶體區域11A) ’然後輸出修正資料。 雖然在此例中,蘆換唯讀記憶體區域〗〗八與修正資料存儲 區2〗B的大小均爲2仟位元組,叉過此大小是可以變更的。 此例之半導體裝置丨00另包含一用以通知外部裝置代換行 爲已完成之裝置。譬如,我們提供出_個在非揮發性半導 -11 - 本紙張尺度泊用中國國家標準(CNS)A4規格(210 X 297公髮) {請先閱讀背®-之注意事項再填寫本頁)
經濟部智铋財產局員工消費合作社印製 ,4 A7 B7 五、發明說明(9 體記憶裝置2執行代換動作時,使R〇M〇E信號2 3得以輸出 至裝置100外部之輸出端子24。R0M0E信號23就是從上述 位址決定電路21A所送出之決定結果信號3。至於如何將 ROMOE信號2 3輸出至裝置1〇〇的外部,並不僅限於提供輸 出端子24。譬如,我們可以使用一個可讀取狀態資訊(輸出 人端子上之資料)之裝置,這種裝置通常提供在快閃記憶體 及相類似的裝置上。 (例2) 現在要説明的是本發明之第上例。 圖5之方塊圖是本發明第二^之半導體裝置5〇〇。在半導 體裝置500中,唯讀半導體記憶文之資料輸出52B以及可 覆寫非揮發性半導體5己憶裝置2之資料輸出52A透過半導體 裝置6而相連接。在此例中,接下來要執行的操作與例!中 之操作相類似。在回應確定結果信號3,執行置換時,是沒 有資料輸出52B的;而只有資料時輸出52A之資料輸出。所 以,半導體裝置6處理的僅僅是資料輸出52A。半導體裝置 6譬如,是一個中央處理單元,它可以處理從唯讀半導體記 憶裝置1或非揮發性半導體記憶裝置2中讀取到的資料。半 導體裝置6處理後的結果會輸出至資料輸出端子51。 (例3 ) 現在要説明的是-,本發明之第三例。 圖6A與6B之方塊圖是本發明第三例之半導體裝置6〇〇。 圖6 A是非揮發性半導體圮憶裝蓋2 a之方塊圖,圖6 b則是 圖6 A非揮發性半導體記憶裝置2 A之操作時序圓。在此例 12- 本^贿緖準(CN—210 X 297公g>· f請先閲讀背办之注意事項再填寫本頁) 經濟荀智慧財產局員工消费合作社印製
裝--------訂---------線一
4S A7 B7 五、發明說明(10 經濟部智慧財產局脅工消費合作社印裂 中,記憶體部份621E包含兩個修正資料存儲區621Bl與 621B2,以及兩個位址資料存儲區621F1與621F2。即便是唯 讀半導體記憶裝置(未顯示)中有兩處產生缺陷資料,這兩 個缺陷資料都可以被代換成修正資料。在此例中,半導體 裝置600也包含兩個電阻621D1與621D2。 圖7是例3之記憶體映射。區塊〇至〗5被配置在位址空間 700中。區塊〇之區域相當於區域621F1與621F2,其中儲存 著補旋資訊0以及補淀資訊1(兩者均爲位址資料)。區塊1之 區域相當於包含唯讀記憶體補哮區〇之區域621B1以及包含 难碩記憶體補绽區1之區域62JB?,其中每一個區域均儲存 —個修正資料。其他的區塊2至15則儲存著其他的資料。 (例 4) . ' 現在要説明的是,本發明之第四例。 圖8A與8B之方塊圖是本發明第四例之半導體裝置⑽〇。 圖8 A是非揮發性半導體記憶裝置2 B之方塊圖,圖8 b則是 圖8A非揮發性半導體記憶裝置2B之操作時序圖。在此例 中’此憶體部份821E包含四個修正資料存儲區, 821B2,821B3與821B4,以及四個位址資料存儲區82ιρι, 821F2,UIF3與821F4。即便是唯讀半導體記憶裝置(未顯 示)中有四處產生缺陷資料,這四個缺陷資料都可以同時被 代換成修正資料。·在此例中,半導體裝置8〇〇也包含四個電阻821D1,821D2,821D3與821D4。 在每一個以上的例1至4中,唯讀半導體記憶裝置〗與非 揮發性半導體記憶裝置2均可由單晶片大型積體電路所形成 閲 讀 背· 面·» 之 注 項 再 填 寫 頁 k" 訂 線 13- 本紙張尺度適用中國固家標準(CNSM4規格m〇 X 297 ) 4 592 4 A7 B7 五、發明說明(11 ) 。如果是如此,即使是在唯讀半導體記憶裝置形成之後其 内才發生缺陷的,由於非揮發性半導體記憶裝置2可以將唯 讀半導體記憶裝置1缺陷區域中之缺陷資料,代換成修正資 料;所以,我們毋需重新設計唯讀半導體記憶裝置1。 均單晶片大型積體電路所形成之唯讀半導體記憶裝置1與 非揮發性半導體記憶裝置2,可以封在同一個封裝中。使用 堆疊封裝(單--個封裝内包含兩個晶片)可以做到此要求 ’對使用者而言,看起來就像是一個單一裝置。 本發明如上詳述之半導體記憶裝置,具有下列之結果: (1 )該唯讀半導體記憶裝置之激陷區域可以由位址決定電 路自動地決定出來,當窝在贫嚅阻中之位址資料與決定電 路自動地決,定出來,當窝在該電阻中之位址資料與外界所 輸入之位址相符時,該非揮發性半導體記憶裝置藉由該位 址決定電路而輸出一決定結果信號。根據該決定結果信號 ,該唯讀半導體記憶裝置會被間置,然後該唯讀半導體記 憶裝置缺陷區域之缺陷資料會被代換成儲存在該半導體記 憶裝置之記憶部份中之修正資料。接著,輸出該修正資料 。使用此方法,高速之操作就變爲可行。而功率的消耗也 由於上述之唯讀半導體記憶裝置的被間置現象而有可能得 以降低。由於該唯讀記憶體裝置中缺陷區域的位址資料以 及分配於該位址空.間之可電氣寫入的記憶體部份其中所儲 存之用以修正該缺陷資料之修正資料,尺寸的大小也有可 能得以縮減。因爲該記憶體部你_是一個電氣可抹寫非揮發 性記憶體’所以輕易地修改位址資料以及修正資料也變得 -14- 本纸張义哼这用十商囚家標準(CNS)A4規格(2ICU 297公楚) (請先閱讀背®-之注意事項再填寫本頁) k 訂··——^----線( 經-部智-財產局員工消費合作社印製 459241 A7 ------- 五、發明說明(12) 可行。另外,因爲該記憶體部份是—個電氣可袜寫非揮發 性記憶體,所以即便是在電源關閉之後,資料 ' V吧不會不見0 (2)從該唯讀半導體記憶裝置中所讀取之資科或是從該非 揮發性半導體記憶裝置中所讀取之修正資料,均可非常容 易的處理。 (3 )由於可藉由輸出一決定結果信號至裝置的外部來決定 所輸出的資料是要唯讀半導體記憶裝置中之讀取資料還是 非揮發性半導體記憶裝置中之修正資料,所以在該半導= 裝置出貨之前,仍可對該資料為否已正確地代換:修正; .料作最後的測試。即便是發現患換不正確,我們仍有能力 將儲存在該非揮發性半導體史·憶裝置中之修正資料與位址 資料代換爲(或更新爲)正確的修正資料。 (4) 因爲該記憶體部份包含了多個儲存修正資料與位址資 料之區域,所以,如果該唯讀半導體記憶裝置中同時有多 個缺陷區域產生’那麼該多個資料片每—個均可以代 修正資料。 (5) 因爲提供出修正資料存儲區之保護電路,所以可以避 免該修正資料存儲區被意外地覆寫。 (6) 因爲只有在提供作爲外部輸入信號之電壓高於供應電 壓(VCC)時’修正資料存儲區的保護才會解除,所以^ 有在該保護行爲被-解除時,才有可能針對修正資料修改與 更新。 、 ⑺因爲提供有位址資料存餘之保護電路,所以可以避 免該位址資料存儲區被意外地覆寫。 -15- 本紙關緖靴 (21G,7公发) <請先閲讀背&之注意事項再填寫本頁) 't·--------訂---------線广丨V. ''4 經濟部智祛財產局員工消费合作杜印製 4 ο 9 2 4 1 Α7 _ -----------Β7 ____ — 五、發明說明(13) _ (8) 因爲只有在提供作爲外部輸人信號 歷(VCC)時’位址資料存儲區的保護才會解除,所;;又= 有在該保護行爲被解除時,才有可能针對位址資料修改盘 更新。 、 (9) 可避免位址資料爲第三者所看見。回應讀取命令來讀 取該位址資料存儲區,然後將該位址轉移至該非揮發性半 導體記憶裝置中之電阻而非外部,所以,可做到位址資料 被第三者所看見。因爲該電阻的存在可免去一直去讀取儲 存在該1己憶體部份中位址資料、必要,所以提供出電阻也 •使得孩位址決定電路有能力夺翁低功率消耗的情況下,以 向速來執行該位址資料與外部^入位址的比較。 (1 〇)因爲.該唯讀半導體記憶裝置與該非揮發性半導體記 憶裝置均是由單晶片大型積體電路所形成,所以即便是在 邊准讀半導體記憶裝置形成之後其内才發生缺陷,該非揮 發性半導體記憶裝置將唯讀半導體記憶裝置缺陷區域中之 缺陷資料,代換成修正資料。是故,沒有必要重新設計該 唯讀半導體記憶裝置。 (1 1)使用堆疊封裝(單--個封裝内包含兩的晶片)是有 可能的,對使用者而言,這看起來就像是一個單一裝置。 只要在不偏離此發明之精神與範園之下,習於此藝人士 可輕易地作各式樣·的修改。於是,不意圖以在此之説明爲 所附專利範園之限,而是意圖建構寬廣的專利範園。 -16- 本紙佐屮ψ囚囚家標準(CnS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁)
_ · .^1 .^1 n. - --- 一ffJ· I a^i I 經濟部智祛时產局貧工消饽合作社印製
Claims (1)
- AS B8 C8 D8 六、申請專利範圍 - 1. 一種半導體記憶裝置,包含: —唯讀半導體記憶裝置;以及 一非揮發性半導體記憶裝置,用之以將該唯讀半導體 纪憶裝置中所發生之至少一個缺陷區域中之缺陷資料, 代換成用以修整該缺陷資料之修正資料;該非揮發性半 導體記憶裝置包含: 一可以電氣方式將指出該缺陷區域位址之位址資料 以及該修正資料予以寫入之記憶體部份;以及 一決定位址電路,用以4該半導體記憶裝置外部所 提供之位址與該位址資料-郝符時,輸出一可間置該唯 讀半導體記憶裝置之最H決定信號, 其中當該位址資料與該位址相符時,該非揮*發性半導體 記憶裝置會讀取該記憶體部份中之修正資料並予以輸出。 2 ·如申請專利範園第1項之半導體記憶裝置,其中該記憶 體部份包含: 一位址資料存儲區,用以儲存該位址資料;以及 一修正資料儲存區,用以儲存該修正資料D 3 .如申請專利範園第1項之半導體記憶裝置,尚包含一與 該唯讀半導體記憶裝置之輸出以及該非揮發性半導體纪 憶裝置之輸出相連接之資料處理裝置。 4·如申請專利範園第1項之半導體記憶裝覃,其中該決定 結果信號乃是輸出至該裝置之外部。 5,如申請專利範園第2項之半導骝記憶裝置,尚包含至少一 個的修正資料存儲區以及至少—個的位址資料存儲區。 -17« 巧茶又度通用中國國家橾準(CNS)A4規格(210 X 297 -- (請先閲讀背&之沒意事項再填寫本頁) ^--------訂---------旅广... 經濟部智慧財產局員工消f合作社印*''私 2 .J A8B8C8D8 六、申請專利範圍 _ 5,如申請專利範園第2項之半導體記憶裝置,尚包冬至少一 個的修正資料存儲區以及至少—個的位址資料存儲區。 6. 如申請專利範圍第2項之半導體記憶裝置,尚包含一用 以保護該修正資料存儲區之電路。 7. 如申請專利範圍第6項之半導體記憶裝置,其中該用以 保護該修正資料存儲區之電路,會在外部輸人信號送入 —高於供應電壓之電壓時,解除對該修正資料存儲區之 保護。 8 .如申凊專利範圍第2項之半導體記憶裝置,其中該非揮 - 發性半導體記憶裝置尚包含之用以保護該位址資料存儲 區之電路。 --- 9 -如申请專利範圍第8項之半導體記憶裝置,其中該用以 保護該位址資料存儲區之電路,會在從外部而來之輸入 信號送入一高於供應電壓之電壓時,解除對該位址資料 存儲區之保護。 1 〇.如申請專利範圍第丨項之半導體記憶裝置,其中該非揮 發性半導體把憶裝置尚包含一可回應讀取命令之輸入, 將從該記憶體部份中所讀取到之該位址資料予以儲存之 電阻。 1 1 .如申請專利範園第1項之半導體記憶裝置,其中該唯讀 記憶體裝置以及-與該非揮發性記憶體裝置每一個均是由 單晶片大型積體電路所形成。 1 2.如申請專利範圍第1 1项之半f體記憶裝置, 其中該唯讀記憶體裝置以及與該非揮發性記憶體裝置 -18- 本用中内國家標準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注$項再填寫本頁) .-^4--------訂--------·線【 I 經濟部智慧財產局P'工消費合作社_印製 Α8 Β8 C8 D8 經濟部智慧財產局員工消費合作社印製 Α592Λ1 六、申請專利範圍 每一個均是由單晶片大型積體電路所形成並封入同一個 封裝中。 -19- i I i t--------^,.1^---- (請先閱讀背s-之注意事項再填寫本頁) 訂---------線'- 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8277999A JP3948692B2 (ja) | 1999-03-26 | 1999-03-26 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW459241B true TW459241B (en) | 2001-10-11 |
Family
ID=13783916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089102964A TW459241B (en) | 1999-03-26 | 2000-02-21 | Semiconductor memory device |
Country Status (6)
Country | Link |
---|---|
US (1) | US6594777B1 (zh) |
EP (1) | EP1039385B1 (zh) |
JP (1) | JP3948692B2 (zh) |
KR (1) | KR100334201B1 (zh) |
DE (1) | DE60009776T2 (zh) |
TW (1) | TW459241B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7089427B1 (en) * | 2000-11-28 | 2006-08-08 | Nintendo Co., Ltd. | Security system method and apparatus for preventing application program unauthorized use |
JP2003208359A (ja) * | 2002-01-16 | 2003-07-25 | Mitsubishi Electric Corp | マイクロコンピュータ |
US6957295B1 (en) * | 2002-01-18 | 2005-10-18 | Lexar Media, Inc. | File management of one-time-programmable nonvolatile memory devices |
JP4982883B2 (ja) * | 2006-09-14 | 2012-07-25 | 株式会社メガチップス | 記憶装置及びデータ出力回路 |
JP6107682B2 (ja) * | 2014-01-23 | 2017-04-05 | 富士通株式会社 | 半導体記憶装置及び半導体記憶装置の制御方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4542453A (en) * | 1982-02-19 | 1985-09-17 | Texas Instruments Incorporated | Program patching in microcomputer |
JPH0291749A (ja) * | 1988-09-29 | 1990-03-30 | Toshiba Corp | 不揮発型半導体メモリ装置 |
US5179536A (en) * | 1989-01-31 | 1993-01-12 | Fujitsu Limited | Semiconductor memory device having means for replacing defective memory cells |
EP0686980B1 (en) * | 1989-01-31 | 1998-12-16 | Fujitsu Limited | Semiconductor memory device having means for replacing defective memory cells |
JPH06103056A (ja) | 1991-09-20 | 1994-04-15 | Nec Home Electron Ltd | アドレス制御装置 |
JP3575811B2 (ja) * | 1992-05-07 | 2004-10-13 | 株式会社日立製作所 | 記憶装置 |
JPH06318261A (ja) * | 1992-09-18 | 1994-11-15 | Sony Corp | 電子装置 |
JPH07129397A (ja) | 1993-09-09 | 1995-05-19 | Mitsubishi Electric Corp | データ処理装置及びデータ処理システム |
JP3561002B2 (ja) * | 1994-05-18 | 2004-09-02 | 富士通株式会社 | ディスク装置 |
JP3553138B2 (ja) * | 1994-07-14 | 2004-08-11 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
US5680640A (en) * | 1995-09-01 | 1997-10-21 | Emc Corporation | System for migrating data by selecting a first or second transfer means based on the status of a data element map initialized to a predetermined state |
US5758056A (en) * | 1996-02-08 | 1998-05-26 | Barr; Robert C. | Memory system having defective address identification and replacement |
US6158018A (en) * | 1997-11-25 | 2000-12-05 | Philips Semiconductor, Inc. | Integrated circuit including patching circuitry to bypass portions of an internally flawed read only memory and a method therefore |
-
1999
- 1999-03-26 JP JP8277999A patent/JP3948692B2/ja not_active Expired - Lifetime
-
2000
- 2000-02-14 DE DE60009776T patent/DE60009776T2/de not_active Expired - Lifetime
- 2000-02-14 EP EP00301106A patent/EP1039385B1/en not_active Expired - Lifetime
- 2000-02-17 US US09/505,514 patent/US6594777B1/en not_active Expired - Lifetime
- 2000-02-21 TW TW089102964A patent/TW459241B/zh not_active IP Right Cessation
- 2000-03-02 KR KR1020000010483A patent/KR100334201B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100334201B1 (ko) | 2002-05-02 |
EP1039385B1 (en) | 2004-04-14 |
DE60009776D1 (de) | 2004-05-19 |
DE60009776T2 (de) | 2005-03-24 |
KR20010014523A (ko) | 2001-02-26 |
US6594777B1 (en) | 2003-07-15 |
EP1039385A1 (en) | 2000-09-27 |
JP2000276349A (ja) | 2000-10-06 |
JP3948692B2 (ja) | 2007-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070109856A1 (en) | Method of managing fails in a non-volatile memory device and relative memory device | |
CN108874301A (zh) | 数据储存装置以及其操作方法 | |
US20090204749A1 (en) | Redimdamt purge for flash storage device | |
US5933595A (en) | Computer apparatus having electrically rewritable nonvolatile memory, and nonvolatile semiconductor memory | |
CN109065096A (zh) | 具有错误校正逻辑的存储模块 | |
US8417902B2 (en) | One-time-programmable memory emulation | |
TW459241B (en) | Semiconductor memory device | |
US20140244919A1 (en) | Method of erasing information stored in a nonvolatile rewritable memory, storage medium and motor vehicle computer | |
US9396769B1 (en) | Memory device and operating method of same | |
TW550807B (en) | Semiconductor memory device | |
JP5332845B2 (ja) | Icチップ及びデータ保護方法等 | |
JP4213140B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4235624B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
CN203535643U (zh) | 系统使用功能的控制装置 | |
JP4985781B2 (ja) | 半導体記憶装置およびその制御方法 | |
US20070088905A1 (en) | System and method for purging a flash storage device | |
KR960004223B1 (ko) | 기억장치 | |
JP5487603B2 (ja) | 記録制御装置、記録制御方法、記録制御プログラムおよび記憶媒体 | |
JP2003331236A (ja) | 携帯可能電子装置 | |
US20040170073A1 (en) | Semiconductor storage unit | |
CN116129977A (zh) | 一次性可编程存储器的输出校正方法、设备及存储介质 | |
JP4438740B2 (ja) | 画像形成装置 | |
JPH01118974A (ja) | カードモジュール | |
CN115981566A (zh) | 存储器的数据修改方法、装置、设备及存储介质 | |
CN111159071A (zh) | eFlash存储器实现OTP的装置、方法及OTP存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |