JPH06208513A - 記憶装置のデータ保護装置 - Google Patents
記憶装置のデータ保護装置Info
- Publication number
- JPH06208513A JPH06208513A JP148393A JP148393A JPH06208513A JP H06208513 A JPH06208513 A JP H06208513A JP 148393 A JP148393 A JP 148393A JP 148393 A JP148393 A JP 148393A JP H06208513 A JPH06208513 A JP H06208513A
- Authority
- JP
- Japan
- Prior art keywords
- write
- bit
- signal
- writing
- byte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【目的】Ｅ2 ＰＲＯＭにおいて、データの為造や破壊を
防ぐ為、任意の時期から任意のバイト数の書き換えを永
久に禁止する。 【構成】Ｅ2 ＰＲＯＭにおいて、バイト内に１乃至数ビ
ットの書込制御用のビットを有し、書込命令発行時に
は、指定アドレスの同ビットを読み出し、この値によっ
て同ビットを含む指定アドレスのデータの書込可否を自
己制御する。これにより、初期には書込可能な設定にさ
れている書込制御用ビットの値を書き換える事により、
任意の時点から任意のバイト数のデータを永久に書き換
え禁止にすることができる。
防ぐ為、任意の時期から任意のバイト数の書き換えを永
久に禁止する。 【構成】Ｅ2 ＰＲＯＭにおいて、バイト内に１乃至数ビ
ットの書込制御用のビットを有し、書込命令発行時に
は、指定アドレスの同ビットを読み出し、この値によっ
て同ビットを含む指定アドレスのデータの書込可否を自
己制御する。これにより、初期には書込可能な設定にさ
れている書込制御用ビットの値を書き換える事により、
任意の時点から任意のバイト数のデータを永久に書き換
え禁止にすることができる。
Description
【０００１】
【産業上の利用分野】本発明は記憶装置のデータ保護装
置に関し、特にＥ2 ＰＲＯＭにおいてバイト単位に書換
えを永久的に禁止する手段を有する記憶装置のデータ保
護装置に関する。
置に関し、特にＥ2 ＰＲＯＭにおいてバイト単位に書換
えを永久的に禁止する手段を有する記憶装置のデータ保
護装置に関する。
【０００２】
【従来の技術】従来の記憶装置では、Ｅ2 ＰＲＯＭにお
けるデータ破壊やデータ為造を防ぐ為に、ユーザー側で
データの書換えを禁止したり、“０”書込はできるが
“１”書込はできないという様な、制約をする為に、図
４に示す様に、書込の可否を設定するモード信号１０を
設け、例えば本信号が“Ｈ”の時にのみ書込命令１１が
有効となり実際の書込信号１２が発行となり、書込が実
行される。ここでモード信号１０は、図５にある様にヒ
ューズ素子１７と抵抗９の抵抗比にて出力され、初めは
抵抗の低いヒューズ素子１７により“Ｈ”即ち書換可能
となるが、書換を禁止したい時点でヒューズ素子に高電
圧を印加して溶断することで、その後、永久的に“Ｌ”
即ち書換禁止モードとすることができる。
けるデータ破壊やデータ為造を防ぐ為に、ユーザー側で
データの書換えを禁止したり、“０”書込はできるが
“１”書込はできないという様な、制約をする為に、図
４に示す様に、書込の可否を設定するモード信号１０を
設け、例えば本信号が“Ｈ”の時にのみ書込命令１１が
有効となり実際の書込信号１２が発行となり、書込が実
行される。ここでモード信号１０は、図５にある様にヒ
ューズ素子１７と抵抗９の抵抗比にて出力され、初めは
抵抗の低いヒューズ素子１７により“Ｈ”即ち書換可能
となるが、書換を禁止したい時点でヒューズ素子に高電
圧を印加して溶断することで、その後、永久的に“Ｌ”
即ち書換禁止モードとすることができる。
【０００３】
【発明が解決しようとする課題】この従来の記憶装置の
データ保護装置では、記憶素子の書換可否を一括して行
う為、仮りに記憶素子を分割して書換制御を行いたい場
合には、その分割数に合っただけのモード信号を発生さ
せる必要があり、分割数を多くし、フレキシビリティー
を高くしようとした場合、大幅に回路が増加してしまう
欠点があった。
データ保護装置では、記憶素子の書換可否を一括して行
う為、仮りに記憶素子を分割して書換制御を行いたい場
合には、その分割数に合っただけのモード信号を発生さ
せる必要があり、分割数を多くし、フレキシビリティー
を高くしようとした場合、大幅に回路が増加してしまう
欠点があった。
【０００４】
【課題を解決するための手段】本発明の記憶装置のデー
タ保護装置は、所定アドレスに対応するバイト毎に、１
乃至数ビットの書込制御用ビットを有するＥ2 ＰＲＯＭ
と、書込命令時指定アドレスの値を読み出し、書込実行
迄に書込制御信号を発生する回路とを有している。
タ保護装置は、所定アドレスに対応するバイト毎に、１
乃至数ビットの書込制御用ビットを有するＥ2 ＰＲＯＭ
と、書込命令時指定アドレスの値を読み出し、書込実行
迄に書込制御信号を発生する回路とを有している。
【０００５】
【実施例】次に本発明について、図面を参照して説明す
る。
る。
【０００６】図１は本発明の第１の実施例の構成図であ
る。Ｅ2 ＰＲＯＭの１バイトは、書込制御ビット１が１
ビットと、ＤＡＴＡ２がｎビットにより構成される。こ
こで書込命令１１が発行されると、アドレス設定後、制
御用ビット読出回路３は、アドレス指定されたバイトの
制御用ビットの値を読み出し、これで書込フラグ５をセ
ットあるいはリセットする。本例では、書込フラグ５が
“Ｈ”の時、書込フラグ５が“Ｈ”の時、実際の書込信
号１２が書込実行迄に出力され、書込が行なわれ、書込
フラグ５が“Ｌ”の時書込信号１２は“Ｌ”となり書込
は実行されない。
る。Ｅ2 ＰＲＯＭの１バイトは、書込制御ビット１が１
ビットと、ＤＡＴＡ２がｎビットにより構成される。こ
こで書込命令１１が発行されると、アドレス設定後、制
御用ビット読出回路３は、アドレス指定されたバイトの
制御用ビットの値を読み出し、これで書込フラグ５をセ
ットあるいはリセットする。本例では、書込フラグ５が
“Ｈ”の時、書込フラグ５が“Ｈ”の時、実際の書込信
号１２が書込実行迄に出力され、書込が行なわれ、書込
フラグ５が“Ｌ”の時書込信号１２は“Ｌ”となり書込
は実行されない。
【０００７】ここでモード信号１０であるが、これが
“Ｈ”の時は、書込フラグ５の値にかかわらず、全アド
レス自由に書込が行なえ、“Ｌ”の時は前述の様に書込
フラグ５によって書換制御が行なえる様になる。この
為、モード信号１０を初期は“Ｈ”として、書込制御用
ビット１を“Ｈ”に設定することで、のちにモード信号
１０を“Ｌ”に固定した時に、ＤＡＴＡ２の値を自由に
変更できかつ、書込制御用ビット１を“Ｌ”とする事
で、必要な時に必要なバイト数だけ、書込を永久に禁止
することができる。
“Ｈ”の時は、書込フラグ５の値にかかわらず、全アド
レス自由に書込が行なえ、“Ｌ”の時は前述の様に書込
フラグ５によって書換制御が行なえる様になる。この
為、モード信号１０を初期は“Ｈ”として、書込制御用
ビット１を“Ｈ”に設定することで、のちにモード信号
１０を“Ｌ”に固定した時に、ＤＡＴＡ２の値を自由に
変更できかつ、書込制御用ビット１を“Ｌ”とする事
で、必要な時に必要なバイト数だけ、書込を永久に禁止
することができる。
【０００８】また、モード信号１０の発生方法は、従来
例で示した図５の方法でも良いが、本例では初期に書込
制御用ビット１を書込可能な状態、本例では“Ｈ”に設
定できれば良く（図２を参照）、外部信号に接続される
テスト端子８を用い、外部から“Ｈ”を入力すること
で、モード信号１０を“Ｈ”に設定、あとはテスト端子
８をオープンとすることで抵抗９にて、モード信号１０
を常に“Ｌ”としておくことも可能である。
例で示した図５の方法でも良いが、本例では初期に書込
制御用ビット１を書込可能な状態、本例では“Ｈ”に設
定できれば良く（図２を参照）、外部信号に接続される
テスト端子８を用い、外部から“Ｈ”を入力すること
で、モード信号１０を“Ｈ”に設定、あとはテスト端子
８をオープンとすることで抵抗９にて、モード信号１０
を常に“Ｌ”としておくことも可能である。
【０００９】また、この例ではバイト当りの書込制御ビ
ットを１ビットとしたが、例えばこれは多ビットとして
ＡＮＤをとることで偶発的、あるいは使用環境を変える
事で故意的に書込フラグ５が“Ｈ”となるのを防ぐこと
ができる。
ットを１ビットとしたが、例えばこれは多ビットとして
ＡＮＤをとることで偶発的、あるいは使用環境を変える
事で故意的に書込フラグ５が“Ｈ”となるのを防ぐこと
ができる。
【００１０】図３は、本発明の第２の実施例の構成図で
ある。
ある。
【００１１】この実施例は第１の実施例に対し、書込制
御用領域が、ＤＡＴＡ領域の一部に組み込まれている。
御用領域が、ＤＡＴＡ領域の一部に組み込まれている。
【００１２】本例は特にプリベイドカードの様にメモリ
ーの大半が度数として減算専用に用いられる場合に有効
で、バイト内で最初に減算、即ち“０”書込するビット
を書込制御ビット１とすることで、一度減算を開始した
バイトには、書込フラグ５が“１”書込のみの制御信号
として働く為に減算はできるが加算はできなくなり、為
造できなくなる。この実施例では、ＤＡＴＡ領域とは別
に書込制御領域が不要で、本装置を半導体チップ上に実
現した場合、この装置の半導体チップの占有面積増を抑
えることができる。
ーの大半が度数として減算専用に用いられる場合に有効
で、バイト内で最初に減算、即ち“０”書込するビット
を書込制御ビット１とすることで、一度減算を開始した
バイトには、書込フラグ５が“１”書込のみの制御信号
として働く為に減算はできるが加算はできなくなり、為
造できなくなる。この実施例では、ＤＡＴＡ領域とは別
に書込制御領域が不要で、本装置を半導体チップ上に実
現した場合、この装置の半導体チップの占有面積増を抑
えることができる。
【００１３】
【発明の効果】以上、説明したように本発明は、１バイ
ト毎に、１乃至数ビットの書込制御ビットを設けること
で、任意の時点から任意のバイト数だけ書込を禁止でき
る様になるという効果を有する。
ト毎に、１乃至数ビットの書込制御ビットを設けること
で、任意の時点から任意のバイト数だけ書込を禁止でき
る様になるという効果を有する。
【図１】本発明の第１の実施例の構成図である。
【図２】図１で示した、モード信号を発生する回路例で
ある。
ある。
【図３】本発明の第２の実施例の構成図である。
【図４】従来例での構成図である。
【図５】図４に示す従来例でのモード信号を発生する回
路例である。
路例である。
１ 書込制御ビット ２ ＤＡＴＡ ３ 書込制御ビット読出回路 ４ ＤＡＴＡ読出回路 ５ 書込フラグ ６ ＯＲ回路 ７ ＡＮＤ回路 ８ テスト端子 ９ 抵抗 １０ モード信号 １１ 書込命令 １２ 書込信号 １３ ＷＥ信号 １４ 読出データ １５ “１”書込命令 １６ “０”書込命令 １７ ヒューズ素子
Claims (1)
- 【請求項１】 所定アドレスに対応するバイト毎に、１
乃至数ビットの書込制御用ビットを有する、Ｅ2 ＰＲＯ
Ｍと、書込命令時指定アドレスの書込制御用ビットの値
を読み出し書込実行迄に書込制御用信号を発生する回路
とを有することを特徴とする記憶装置のデータ保護装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP148393A JPH06208513A (ja) | 1993-01-08 | 1993-01-08 | 記憶装置のデータ保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP148393A JPH06208513A (ja) | 1993-01-08 | 1993-01-08 | 記憶装置のデータ保護装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06208513A true JPH06208513A (ja) | 1994-07-26 |
Family
ID=11502691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP148393A Pending JPH06208513A (ja) | 1993-01-08 | 1993-01-08 | 記憶装置のデータ保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06208513A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09231330A (ja) * | 1995-12-22 | 1997-09-05 | Dainippon Printing Co Ltd | Ｉｃカード |
| JP2005004698A (ja) * | 2003-06-16 | 2005-01-06 | Sumitomo Electric Ind Ltd | 光モジュール及びホストシステム機器 |
-
1993
- 1993-01-08 JP JP148393A patent/JPH06208513A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09231330A (ja) * | 1995-12-22 | 1997-09-05 | Dainippon Printing Co Ltd | Ｉｃカード |
| JP2005004698A (ja) * | 2003-06-16 | 2005-01-06 | Sumitomo Electric Ind Ltd | 光モジュール及びホストシステム機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2527935B2 (ja) | 半導体メモリ試験装置 | |
| JP3461234B2 (ja) | データ保護回路 | |
| KR940002754B1 (ko) | 반도체 집적회로 장치의 제어방법 | |
| US5383161A (en) | IC card with decoder for selective control for memory storage | |
| KR940022578A (ko) | 비휘발성 반도체 메모리 장치를 소거하고 검증하기 위한 방법 및 장치 | |
| KR910006995A (ko) | 전기적 소거 및 기입 가능형 불휘발성 반도체 기억장치 | |
| US20070133280A1 (en) | Semiconductor integrated circuit apparatus and electronic system | |
| KR100327286B1 (ko) | 어드레스백업기능을갖는디지털음성기록재생장치및어드레스정보의관리방법 | |
| US5450366A (en) | IC memory card | |
| JPH06208513A (ja) | 記憶装置のデータ保護装置 | |
| US6594777B1 (en) | Semiconductor memory device | |
| JPH0922385A (ja) | データセキュリティ装置および方法 | |
| KR920003271B1 (ko) | 마이컴의 제어에 의한 메모리 라이트 방지회로 | |
| JPH022435A (ja) | 半導体不揮発性記憶装置 | |
| JPH11297066A (ja) | 半導体装置 | |
| JP2659147B2 (ja) | 評価用マイクロコンピュータ | |
| KR920010468A (ko) | 싱글칩.마이크로컴퓨우터 및 그것을 내장한 전자기기 | |
| KR20040019220A (ko) | 모니터의 이이피롬의 데이터 보호 장치 및 방법 | |
| KR100204020B1 (ko) | 메모리 윈도우 맵핑 레지스터 | |
| JP3232109B2 (ja) | メモリのライトプロテクト回路 | |
| RU1791849C (ru) | Элемент пам ти | |
| JPH06187520A (ja) | Ｉｃメモリカード | |
| KR900000478B1 (ko) | 메모리 보호회로 | |
| JPH0363783A (ja) | Ｉｃメモリカード | |
| KR950020736A (ko) | 반도체 기억장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010424 |