KR20010008397A - 가변전압발생기를 이용한 앤티퓨즈의 프로그래밍 회로 - Google Patents

가변전압발생기를 이용한 앤티퓨즈의 프로그래밍 회로 Download PDF

Info

Publication number
KR20010008397A
KR20010008397A KR1019980026223A KR19980026223A KR20010008397A KR 20010008397 A KR20010008397 A KR 20010008397A KR 1019980026223 A KR1019980026223 A KR 1019980026223A KR 19980026223 A KR19980026223 A KR 19980026223A KR 20010008397 A KR20010008397 A KR 20010008397A
Authority
KR
South Korea
Prior art keywords
fuse
unit
signal
output
voltage
Prior art date
Application number
KR1019980026223A
Other languages
English (en)
Other versions
KR100359855B1 (ko
Inventor
김영희
구기봉
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR10-1998-0026223A priority Critical patent/KR100359855B1/ko
Priority to US09/342,510 priority patent/US6144247A/en
Priority to JP18570399A priority patent/JP3660828B2/ja
Priority to TW088112871A priority patent/TW434558B/zh
Publication of KR20010008397A publication Critical patent/KR20010008397A/ko
Application granted granted Critical
Publication of KR100359855B1 publication Critical patent/KR100359855B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 내부전압발생기의 전압 레벨을 가변시켜 앤티퓨즈를 프로그래밍하여 효율을 높이고 피드백루프를 사용하여 프로그래밍시 발생되는 누설전류를 차단하므로서 전력소모를 줄일 수 있도록 한 앤티퓨즈의 프로그래밍 회로에 관한 것으로서, 프로그래밍 신호에 따라 전압레벨이 가변되는 가변전압발생부(10)와, 가변전압발생부(10)의 출력신호가 완만하게 이루어지도록 하는 완충부(20)와, 가변전압발생부(10)의 전원으로 프리차지시키는 작동스위치부(30)와, 작동스위치부(30)와 연결되어 과전류가 흐를 경우 절연파괴가 일어나는 앤티퓨즈(90)와, 앤티퓨즈(90)의 프로그래밍된 상태를 확인하기 위한 감지신호를 입력받는 감지신호입력부(40)와, 앤티퓨즈(90)의 전연파괴를 위해 가변전압발생부(10)의 전압을 공급하는 파괴전압공급부(50)와, 감지신호입력부(40)의 신호에 따라 앤티퓨즈(90)의 프로그래밍상태를 출력하는 출력부(80)와, 출력부(80)의 신호를 입력받아 파괴전압공급부(50)에서 앤티퓨즈(90)로 공급되는 전류 패스를 단속하는 전류차단부(60)와, 출력부(80)의 신호를 입력받아 앤티퓨즈(90)의 일측단에 가변전압발생부(10)의 전압으로 강하게 유지시키는 래치부(70)로 이루어져 프로그래밍시 가변전압발생부(10)의 출력값의 변경으로 앤티퓨즈(90)를 프로그래밍할 수 있으며 전류소모를 현저하게 줄일 수 있다는 이점이 있다.

Description

가변전압발생기를 이용한 앤티퓨즈의 프로그래밍 회로
본 발명은 앤티퓨즈의 프로그래밍 회로에 관한 것으로서, 보다 상세하게는 내부전압발생기의 전압 레벨을 가변시켜 앤티퓨즈를 프로그래밍하여 효율을 높이고 피드백루프를 사용하여 프로그래밍시 발생되는 누설전류를 차단하므로서 전력소모를 줄일 수 있도록 한 앤티퓨즈의 프로그래밍 회로에 관한 것이다.
일반적인 퓨즈는 예정한 이상의 전류가 흐르면 발열 때문에 용단되어 회로를 열어서 기기를 보호하는 사용된다.
한편, 반도체 메모리소자 등에서 리던던시회로에 사용되는 퓨즈는 예비라인으로 절환하기 위해 사용된다. 이때 사용되는 퓨즈를 프로그램하기 위한 방식으로는 과전류를 흘려 녹여 끊어버리는 전기 퓨즈 방식과, 레이저 빔으로 퓨즈를 태어 끊어 버리는 방식과, 레이저 빔으로 접합부위를 서로 연결시키는 방식과, EPROM 메모리셀로 프로그램하는 방식이 있다.
위에 언급된 방식들중에서 레이저로 절단하는 방법이 단순하면서도 확실하고 배치도 용이하여 널리 이용되고 있으며 이때 사용되는 퓨즈의 재료로는 폴리실리콘 배선이나 금속배선이 사용된다.
그런데 위에 언급된 방법중 고전류를 흘려 보내는 방식에는 고전류 드라이버 및 퓨즈 브로잉 패드가 필요하므로 면적에서 손해가 클뿐만아니라 단선시 발생되는 잔유물이 존재하게 되고 스위치오프현상이 발생한다.
또한, 폴리실리콘을 레이저 빔을 이용하여 절단할 경우에는 정확하게 레이저빔을 조사하기 위한 오차가 발생하고 단선시 발생되는 잔유물이 잔존하게 된다. 그리고 레이저 절단장비는 시간이 많이 소요되고, 어려우며, 부정확하다는 문제점이 있으며 패키지 레벨에서의 수리가 불가능해 단가 및 신뢰성이 떨어진다는 문제점이 있다.
이러한 문제점을 해결하기 위해 패키지 레벨에서도 간단하게 프로그래밍할 수 있는 앤티퓨즈라는 새로운 소자를 도입하게 되었다.
앤티퓨즈는 프로그램시 상부전극과 하부전극간에 인가되는 전압차에 따라 상부전극과 하부전극간에 있는 절연막을 절연파괴전압 이하에서도 쉽게 절연파괴되도록 하여 두 전극이 단락되도록 한 퓨즈다.
즉, 일반적인 퓨즈의 경우 단락을 시킴으로서 프로그래밍을 수행하는 방식이지만 앤티퓨즈의 경우에는 서로 연결을 시킴으로서 프로그래밍을 수행하는 방식이다.
따라서, 위와 같은 앤티퓨즈를 프로그래밍하여 프로그래밍된 결과를 확인하기 위한 회로가 필요하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 내부전압발생기의 전압 레벨을 가변시켜 앤티퓨즈를 프로그래밍하고 전류의 소모를 줄이기 위해 전류패스를 차단하는 앤티퓨즈의 프로그래밍 회로를 제공함에 있다.
도1은 본 발명에 의한 실시예로서 앤티퓨즈의 프로그래밍 회로를 나타낸 회로도이다.
도2는 본 발명에 의한 실시예에서의 입출력신호를 나타낸 시뮬레이션 그래프이다.
도3은 본 발명에 의한 가변전압발생부의 입출력신호를 나타낸 시뮬레이션 그래프이다.
- 도면의 주요부분에 대한 부호의 설명 -
10 : 가변전압발생부 20 : 완충부
30 : 작동스위치부 40 : 감지신호입력부
50 : 파괴전압공급부 60 : 전류차단부
70 : 래치부 80 : 출력부
상기와 같은 목적을 실현하기 위한 본 발명은 프로그래밍 신호에 따라 전압레벨이 가변되는 가변전압발생부와, 가변전압발생부의 출력신호가 완만하게 이루어지도록 하는 완충부와, 가변전압발생부의 전원으로 프리차지시키는 작동스위치부와, 작동스위치부와 연결되어 과전류가 흐를 경우 절연파괴가 일어나는 앤티퓨즈와, 앤티퓨즈의 프로그래밍된 상태를 확인하기 위한 감지신호를 입력받는 감지신호입력부와, 앤티퓨즈의 전연파괴를 위해 가변전압발생부의 전압을 공급하는 파괴전압공급부와, 감지신호입력부의 신호에 따라 앤티퓨즈의 프로그래밍상태를 출력하는 출력부와, 출력부의 신호를 입력받아 파괴전압공급부에서 앤티퓨즈로 공급되는 전류 패스를 단속하는 전류차단부와, 출력부의 신호를 입력받아 앤티퓨즈단에 가변전압발생부의 전압으로 강하게 유지시키는 래치부로 이루어진다.
위에서 앤티퓨즈는 하프전원전압에서는 절연상태가 유지되고 전원전압일 경우 절연파괴가 일어나도록 설정되었다.
위와 같이 이루어진 본 발명의 작동을 설명하면 다음과 같다.
먼저, 가변전압발생부는 일반적인 상태에서는 하프전원전압을 출력하고, 프로그래밍 상태에서는 전원전압을 출력하게 된다. 따라서, 일반적인 상태에서 작동스위치를 통해 가변전압발생부의 하프전원전압으로 프로그래밍 회로에 프리차지시킨다. 그리고 래치부에 의한 가변전압발생부의 출력전압으로 강하게 유지한다.
이와 같은 상태에서 앤티퓨즈를 프로그래밍하기 위한 신호가 입력되면 가변전압발생부의 출력전압을 전원전압 전위로 상승하게 된다. 그러면 프리차지전압이 전원전압상태로 높아지게 되고 파괴전압공급부에 의해 전원전압 전위로 높아진 가변전압발생부의 출력이 앤티퓨즈단에 공급되어 앤티퓨즈가 절연파괴되어 프로그래밍된다.
이렇게 앤티퓨즈가 프로그래밍된 다음 앤티퓨즈의 프로그래밍된 상태를 확인하기 위해 감지신호입력부를 통해 신호가 입력되면 출력부를 통해 앤티퓨즈의 프로그래밍된 상태가 출력부를 통해 출력된다.
또한, 앤티퓨즈가 절연파괴됨에 따라 파괴전압공급부를 통해 가변전압발생부의 출력전압이 공급되는 전류패스가 형성된 것을 전류차단부에서 출력신호를 입력받아 전류패스를 차단함으로서 더 이상의 전류가 소모되는 것을 방지하게 된다.
한편, 가변전압발생부에 완충부를 둠으로서 프리차지 전압의 갑작스러운 변동을 막아 앤티퓨즈 프로그래밍이 저전압에서도 가능하게 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.
도1은 본 발명에 의한 실시예로서 앤티퓨즈의 프로그래밍 회로를 메모리소자에 사용할 때를 도시한 회로도이다.
여기에 도시된 바와 같이 가변전압발생부(10)는 전원전압(VCC)과 하프전원전압(HVCC)을 입력받아 프로그래밍신호(pgm)와 상보 프로그래밍신호(pgmb)에 따라 출력신호를 절환해주는 스위칭부(102)로 이루어진다.
스위칭부(102)는 전원전압(VCC)과 출력단(PVCC) 사이에 매개되어 상보 프로그래밍신호(pgmb)에 의해 스위칭되는 제1PMOS(P1)와,
하프전원전압(HVCC)과 출력단(PVCC) 사이에 매개되어 프로그래밍신호(pgm)에 의해 스위칭되는 제2PMOS(P2)로 이루어져 프로그램시에는 전원전압(VCC)을 출력으로 내고 정상상태에서는 하프전원전압(HVCC)을 출력으로 내게된다.
그리고 가변전압발생부(10)의 출력단(PVCC)에는 완충부(20)로서 리저브커패시터를 둔다. 리저브커패시터는 대용량의 NMOS커패시터(C1)를 접지와 연결시켜 놓음으로서 출력신호가 0V에서 하프전원전압(HVCC)으로 변화하거나, 하프전원전압(HVCC)에서 전원전압(VCC)으로 전압 레벨이 변할 때 리저브커패시터의 용량에 따른 시정수만큼의 지연시간을 가지고 천천히 변화하게 된다.
이는 정상상태에서는 아무러 의미가 없지만 급격한 신호가 입력될때는 앤티퓨즈(90)의 상태를 판단하는 중요한 요인이 된다.
왜냐하면, 앤티퓨즈(90)는 절연파괴가 일어나기 전에는 커패시터와 같이 작동하기 때문에 전원전압(VCC)의 변화가 급격하게 발생할 경우에는 앤티퓨즈(90)를 통하여 전류가 흐르게 된다. 따라서 앤티퓨즈(90)를 프로그래밍하기 위해서는 고전위가 필요하다는 단점이 있다.
작동스위치부(30)는 앤티퓨즈 프로그래밍회로를 작동시키기 위해 가변전압발생부(10)의 출력신호를 단속하여 앤티퓨즈 프로그래밍회로를 프리차지시키는 제3PMOS(P3)로 이루어진다.
제3PMOS(P3)는 드레인이 가변전압발생부(10)의 출력단(PVCC)과 연결되고 소오스단이 앤티퓨즈(90)의 일측단에 연결된다. 그리고 상보 프리차지신호(prechb)가 게이트단에 입력됨으로서 작동된다.
이후 앤티퓨즈(90)의 일측단과 제3PMOS(P3)의 소오스가 연결된 부분을 노드'A'라고 칭하기로 한다.
감지신호입력부(40)는 접지와 노드'A'에 각각 소오스와 드레인이 연결되고, 게이트에는 오류가 발생된 어드레스신호가 연결된 제1NMOS(N1)로 이루어진다.
파괴전압공급부(50)는 가변전압발생부(10)의 출력단(PVCC)의 출력신호를 노드'A'에 공급하기 위한 것으로서 제6PMOS(P6)로 이루어진다.
그리고, 파괴전압공급부(50)에 의해 공급되는 앤티퓨즈(90)의 파괴전압을 차단하여 앤티퓨즈(90)의 프로그램후 발생되는 전류패스를 차단하기 위한 전류차단부(60)로서 제5PMOS(P5)가 연결된다.
위의 제6PMOS(P6)는 드레인에 가변전압발생부(10)의 출력단(PVCC)이 연결되고, 소오스에 제5PMOS(P5)의 드레인이 연결되고 게이트단에 상보 프로그래밍신호(pgmb)가 연결된다. 또한 제5PMOS(P5)의 소오스는 노드'A'에 연결되고 게이트는 노드'A'의 전위를 반전시키는 제1인버터(INV1)의 출력값이 피드백되도록 연결된다.
제1인버터(INV1)는 가변전압발생부(10)의 출력전압으로 작동된다. 즉, 프로그램시에는 전원전압(VCC)으로 작동되고 정상상태에서는 하프전원전압(HVCC)으로 작동된다.
래치부(70)는 노드'A'에 걸리는 전압이 강하게 유지되도록 가변전압발생부(10)의 출력전압을 공급하는 것으로서 드레인은 가변전압발생부(10)의 출력단(PVCC)에 연결되고 소오스는 노드'A'에 연결되며 게이트는 제1인버터(INV1)의 출력단에 연결된다.
출력부(80)는 앤티퓨즈(90)의 일측단, 즉 노드'A'에 연결되어 상기 가변전압발생부(10)의 출력전압(PVCC)으로 구동되어 입력신호를 반전시키기는 제1인버터(INV1)와, 상기 가변전압발생부(10)의 출력전압(PVCC)으로 구동되어 상기 제1인버터(INV1)의 입력신호를 반전시키는 제2인버터(INV2)로 이루어져 노드'A'의 전위상태를 출력한다.
출력부(80)의 출력신호는 정상상태에서는 고전위가 출력되고 앤티퓨즈(90)가 프로그래밍되었을 때 감지신호입력부(40)에 어드레스신호(ADDR)가 입력되면 저전위가 출력된다.
도2는 본 발명에 의한 실시예에서의 입출력신호를 나타낸 시뮬레이션 그래프이다.
위와 같이 이루어진 앤티퓨즈 프로그래밍 회로의 작동을 도2에 도시된 입출력신호를 나타낸 시뮬레이션 그래프를 참조하여 설명하면 다음과 같다.
먼저, 정상상태일 때를 살펴보면 다음과 같다. 정상상태일 경우의 프로그래밍 신호(pgm)는 저전위이고 상보 프로그래밍신호(pgmb)는 고전위가 된다.
그러면, 가변전압발생부(10)의 제1PMOS(P1)는 오프된 상태가 되고, 제2PMOS(P2)는 턴온되어 하프전원전압(HVCC)이 출력단(PVCC)으로 출력된다.
위와 같이 가변전압발생부(10)을 두어 정상상태에서는 하프전원전압(HVCC)를 출력하게 하고 프로그램시에만 전원전압(VCC)가 출력되도록 하여 프로그래밍 회로에 높은 전압이 인가되지 않도록 함으로서 정상상태에서의 전류소모를 줄일 수 있게 된다.
이때, 작동스위치부(30)에서 앤티퓨즈 프로그래밍 회로를 프리차지시키기 위해 상보 프리차지신호(prechb)가 저전위 상태로 제3PMOS(P3)를 턴온시켜 가변전압발생부(10)의 출력값을 노드'A'에 공급한다.
또한, 출력부(80)의 출력값은 제2인버터(INV2)의 출력값으로 고전위를 가리킨다. 이때 고전위는 제2인버터(INV2)가 하프전원전압(HVCC)으로 구동되기 때문에 하프전원전압(HVCC) 레벨로 설정된다.
이렇게 프리차지된 상태에서 상보 프리차지신호(prechb)가 고전위로 상승되면 제3PMOS(P3)가 오프되어 하프전원전압(HVCC)이 노드'A'걸리지 않게 되지만 래치부(70)에 의해 강하게 하프전원전압(HVCC)으로 프리차지되어있다.
그리고 전류차단부(60)의 제5PMOS(P5)는 제1인버터(INV1)의 출력값을 피드백받기 때문에 턴온된 상태를 유지하게 된다.
이때, 앤티퓨즈(90)의 프로그램상태를 감지하기 어드레스신호(ADDR)가 고전위로 상승하면 제1NMOS(N1)가 턴온된다. 그러나 앤티퓨즈(90)에 절연파괴가 일어나지 않았기 때문에 출력부(80)의 값은 변화하지 않는다.
이후, 앤티퓨즈(90)를 프로그램하기 위한 프로그래밍신호(pgm)가 고전위로 상승하게 되면 상보 프로그래밍신호(pgmb)는 저전위로 하강하게 된다. 그러면 가변전압발생부(10)의 제1PMOS(P1)는 턴온되고 제2PMOS(P2)는 오프되면서 완충부(20)에 의해 일정한 시정수를 갖고 출력단(PVCC)의 전압이 레벨이 전원전압(VCC) 레벨로 상승하게 된다.
또한, 상보 프로그래밍신호(pgmb)에 의해 제6PMOS(P6)가 턴온되면 가변전압발생부(10)의 출력단(PVCC) 전압레벨인 전원전압(VCC)을 노드'A'에 공급하여 앤티퓨즈(90)를 매개하여 턴온되어 있는 제1NMOS(N1)를 통해 접지로 전류패스가 형성되면서 앤티퓨즈(90)가 절연파괴를 일으킨다.
이와 같이 앤티퓨즈(90)가 절연파괴를 일으키면 노드'A'는 저전위로 바뀌게 되고 이 값은 제1인버터(INV1)에 의해 반전되기 때문에 전류차단부(60)의 제5PMOS(P5)와 래치부(70)의 제4PMOS(P4)는 오프되어 더 이상 노드'A'에 전원전압(VCC)을 공급하지 못하게 된다.
그러면, 노드'A'에 걸리는 저전위는 제1인버터(INV1)와 제2인버터(INV2)에 의해 반전되어 출력부(80)의 출력단(repb)은 저전위로 떨어져 정상적으로 프로그래밍이 된 것을 알리게 된다.
도3은 위와 같이 이루어져 작동되는 가변전압발생부(10)의 출력값의 변화를 나타낸 시뮬레이션 그래프로서 완충부(20)의 작동으로 상보 프로그래밍신호(pgmb)와 프로그래밍신호(pgm)가 급격하게 변화하고 있어도 출력단(PVCC)의 전위는 완충부(20)의 리저브커패시터의 시정수에 의해 지연되어 상승되고 있음을 알 수 있다.
위에서도 언급했듯이 완충부(20)에 의해 가변전압발생부(10)의 출력값이 완만하게 변동하기 때문에 급격한 전압의 변화로 인한 프로그래밍 회로의 오동작을 방지할 수 있게 된다.
상기한 바와 같이 본 발명은 반도체장치에서 절연파괴를 일으켜 서로 연결시키는 앤티퓨즈를 이용함으로서 패키지 단계에서 프로그래밍이 가능하여 가격이나 신뢰성이 향상된다는 이점이 있다.
또한, 가변전압발생기를 사용하여 앤티퓨즈를 프로그래밍함으로서 항상 고전압레벨인 전원전압이 공급되지 않도록할 뿐만아니라 앤티퓨즈가 절연파괴를 일으킨 후 계속적인 전원공급을 차단함으로서 전류의 소모를 현저하게 줄일 수 있다는 이점이 있다.

Claims (10)

  1. 프로그래밍 신호에 따라 전압레벨이 가변되는 가변전압발생부와,
    상기 가변전압발생부의 출력신호가 완만하게 이루어지도록 하는 완충부와,
    상기 가변전압발생부의 전원으로 프리차지시키는 작동스위치부와,
    상기 작동스위치부와 연결되어 과전류가 흐를 경우 절연파괴가 일어나는 앤티퓨즈와,
    상기 앤티퓨즈의 프로그래밍된 상태를 확인하기 위한 감지신호를 입력받는 감지신호입력부와,
    상기 앤티퓨즈의 전연파괴를 위해 상기 가변전압발생부의 전압을 공급하는 파괴전압공급부와,
    상기 감지신호입력부의 신호에 따라 상기 앤티퓨즈의 프로그래밍상태를 출력하는 출력부와,
    상기 출력부의 신호를 입력받아 상기 파괴전압공급부에서 상기 앤티퓨즈로 공급되는 전류 패스를 단속하는 전류차단부와,
    상기 출력부의 신호를 입력받아 상기 앤티퓨즈단에 상기 가변전압발생부의 전압으로 강하게 유지시키는 래치부
    로 이루어진 것을 특징으로 하는 앤티퓨즈 프로그래밍 회로.
  2. 제1항에 있어서, 상기 가변전압발생부는
    전원전압과 하프전원전압을 입력받아 프로그래밍신호에 따라 출력신호를 절환해주는 스위칭부
    로 이루어진 것을 특징으로 하는 앤티퓨즈 프로그래밍 회로.
  3. 제2항에 있어서, 상기 스위칭부는
    전원전압단과 출력단 사이에 매개되어 상보 프로그래밍신호에 의해 스위칭되는 제1PMOS와,
    하프전원전압단과 출력단 사이에 매개되어 프로그래밍신호에 의해 스위칭되는 제2PMOS
    로 이루어진 것을 특징으로 하는 앤티퓨즈 프로그래밍 회로.
  4. 제1항에 있어서, 상기 완충부는
    상기 가변전압발생부의 출력단과 접지사이에 매개된 리저브커패시터
    인 것을 특징으로 하는 앤티퓨즈 프로그래밍 회로.
  5. 제1항에 있어서, 상기 작동스위치부는
    상기 가변전압발생부의 출력단과 앤티퓨즈의 일측단에 매개되어 프리차지신호에 의해 작동되는 제3PMOS
    로 이루어진 것을 특징으로 하는 앤티퓨즈 프로그래밍 회로.
  6. 제1항에 있어서, 상기 감지신호입력부
    상기 앤티퓨즈의 타측단과 접지단 사이에 매개되어 감지신호에 의해 작동되는 제1NMOS
    로 이루어진 것을 특징으로 하는 앤티퓨즈 프로그래밍 회로.
  7. 제1항에 있어서, 상기 파괴전압공급부는
    상기 가변전압발생부의 출력단과 전류차단부에 매개되어 프로그래밍 신호에 의해 작동되는 제6PMOS
    로 이루어진 것을 특징으로 하는 앤티퓨즈 프로그래밍 회로.
  8. 제1항에 있어서, 상기 출력부는
    상기 앤티퓨즈의 일측단과 연결되어 상기 가변전압발생부의 출력전압으로 구동되어 입력신호를 반전시키기는 제1인버터와,
    상기 가변전압발생부의 출력전압으로 구동되어 상기 제1인버터의 입력신호를 반전시키는 제2인버터
    로 이루어진 것을 특징으로 하는 앤티퓨즈 프로그래밍 회로.
  9. 제1항에 있어서, 상기 전류차단부는
    상기 파괴전압공급부의 출력단과 상기 앤티퓨즈의 일측단에 매개되어 상기 출력부의 출력신호에 의해 작동되는 제5PMOS
    로 이루어진 것을 특징으로 하는 앤티퓨즈 프로그래밍 회로.
  10. 제1항에 있어서, 상기 래치부는
    상기 앤티퓨즈의 일측단과 상기 가변전압발생부의 출력단에 매개되어 상기 출력부의 신호에 의해 단속되는 제4PMOS
    로 이루어진 것을 특징으로 하는 앤티퓨즈 프로그래밍 회로.
KR10-1998-0026223A 1998-06-30 1998-06-30 가변전압발생기를이용한앤티퓨즈의프로그래밍회로 KR100359855B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-1998-0026223A KR100359855B1 (ko) 1998-06-30 1998-06-30 가변전압발생기를이용한앤티퓨즈의프로그래밍회로
US09/342,510 US6144247A (en) 1998-06-30 1999-06-29 Anti-fuse programming circuit using variable voltage generator
JP18570399A JP3660828B2 (ja) 1998-06-30 1999-06-30 可変電圧発生器を用いるアンチヒューズのプログラミング回路
TW088112871A TW434558B (en) 1998-06-30 1999-07-29 Anti-fuse programming circuit using variable voltage generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0026223A KR100359855B1 (ko) 1998-06-30 1998-06-30 가변전압발생기를이용한앤티퓨즈의프로그래밍회로

Publications (2)

Publication Number Publication Date
KR20010008397A true KR20010008397A (ko) 2001-02-05
KR100359855B1 KR100359855B1 (ko) 2003-01-15

Family

ID=19542563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0026223A KR100359855B1 (ko) 1998-06-30 1998-06-30 가변전압발생기를이용한앤티퓨즈의프로그래밍회로

Country Status (4)

Country Link
US (1) US6144247A (ko)
JP (1) JP3660828B2 (ko)
KR (1) KR100359855B1 (ko)
TW (1) TW434558B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399896B1 (ko) * 2001-04-23 2003-09-29 주식회사 하이닉스반도체 안티 퓨즈용 공급전압 콘트롤회로
US8599635B2 (en) 2010-08-11 2013-12-03 Samsung Electronics Co., Ltd. Fuse circuit and semiconductor memory device including the same

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100368307B1 (ko) * 1999-12-29 2003-01-24 주식회사 하이닉스반도체 안티퓨즈 프로그램 회로
US6614278B2 (en) * 2001-05-29 2003-09-02 Samsung Electronics Co., Ltd. Pulsed signal transition delay adjusting circuit
US6628561B2 (en) * 2001-08-30 2003-09-30 Micron Technology, Inc. Small anti-fuse circuit to facilitate parallel fuse blowing
JP3730932B2 (ja) 2002-04-16 2006-01-05 エルピーダメモリ株式会社 半導体記憶装置および容量ヒューズの状態確認方法
US20030234665A1 (en) * 2002-06-20 2003-12-25 Sterling Smith Anti-fuse sense amplifier
KR100865708B1 (ko) * 2002-07-19 2008-10-29 주식회사 하이닉스반도체 반도체 장치
JP3878586B2 (ja) * 2003-07-17 2007-02-07 株式会社東芝 リード／プログラム電位発生回路
US7437584B2 (en) * 2006-02-27 2008-10-14 Atmel Corporation Apparatus and method for reducing power consumption in electronic devices
JP4191202B2 (ja) * 2006-04-26 2008-12-03 エルピーダメモリ株式会社 不揮発性記憶素子を搭載した半導体記憶装置
JP4946260B2 (ja) * 2006-08-16 2012-06-06 富士通セミコンダクター株式会社 アンチヒューズ書込電圧発生回路を内蔵する半導体メモリ装置
JP5082334B2 (ja) 2006-08-18 2012-11-28 富士通セミコンダクター株式会社 電気ヒューズ回路、メモリ装置及び電子部品
CN101556825B (zh) * 2009-05-20 2011-11-30 炬力集成电路设计有限公司 一种集成电路
KR101240256B1 (ko) * 2011-03-28 2013-03-11 에스케이하이닉스 주식회사 반도체 집적회로
KR101842143B1 (ko) * 2011-11-29 2018-03-27 에스케이하이닉스 주식회사 안티퓨즈 제어 회로
EP2849183B1 (en) 2013-09-17 2017-03-22 Dialog Semiconductor GmbH On-chip Voltage Generation for a Programmable Memory Device
US10803966B1 (en) * 2019-07-16 2020-10-13 Nanya Technology Corporation Method of blowing an antifuse element
CN111796807B (zh) * 2020-04-09 2023-08-22 电子科技大学 一种应用于反熔丝器件的自适应编程方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243226A (en) * 1991-07-31 1993-09-07 Quicklogic Corporation Programming of antifuses
US5491444A (en) * 1993-12-28 1996-02-13 Sgs-Thomson Microelectronics, Inc. Fuse circuit with feedback disconnect
US5426614A (en) * 1994-01-13 1995-06-20 Texas Instruments Incorporated Memory cell with programmable antifuse technology
US5517455A (en) * 1994-03-31 1996-05-14 Sgs-Thomson Microelectronics, Inc. Integrated circuit with fuse circuitry simulating fuse blowing
US5495436A (en) * 1995-01-13 1996-02-27 Vlsi Technology, Inc. Anti-fuse ROM programming circuit
KR0145221B1 (ko) * 1995-05-25 1998-08-17 김광호 반도체 메모리 소자의 스위치 회로
US5583463A (en) * 1995-05-30 1996-12-10 Micron Technology, Inc. Redundant row fuse bank circuit
KR0149259B1 (ko) * 1995-06-30 1998-10-15 김광호 반도체 메모리 장치의 퓨즈 시그너쳐 회로
US5604693A (en) * 1995-08-16 1997-02-18 Micron Technology, Inc. On-chip program voltage generator for antifuse repair
US5689455A (en) * 1995-08-31 1997-11-18 Micron Technology, Inc. Circuit for programming antifuse bits
JPH09251797A (ja) * 1996-03-18 1997-09-22 Fujitsu Ltd 半導体記憶装置、その救済方法及びその試験方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399896B1 (ko) * 2001-04-23 2003-09-29 주식회사 하이닉스반도체 안티 퓨즈용 공급전압 콘트롤회로
US8599635B2 (en) 2010-08-11 2013-12-03 Samsung Electronics Co., Ltd. Fuse circuit and semiconductor memory device including the same

Also Published As

Publication number Publication date
JP2000082297A (ja) 2000-03-21
US6144247A (en) 2000-11-07
JP3660828B2 (ja) 2005-06-15
KR100359855B1 (ko) 2003-01-15
TW434558B (en) 2001-05-16

Similar Documents

Publication Publication Date Title
KR100321169B1 (ko) 앤티퓨즈의프로그래밍회로
KR100359855B1 (ko) 가변전압발생기를이용한앤티퓨즈의프로그래밍회로
KR100321168B1 (ko) 앤티퓨즈를갖는리던던시회로의리페어회로
KR0147194B1 (ko) 반도체 메모리 소자
KR100504433B1 (ko) 앤티퓨즈를 이용한 메모리소자의 리페어 회로
US5566107A (en) Programmable circuit for enabling an associated circuit
KR100306469B1 (ko) 집적회로의 퓨즈옵션회로 및 방법
KR100359857B1 (ko) 크로스커플드피드백루프를갖는앤티퓨즈의프로그래밍회로
KR100321167B1 (ko) 앤티퓨즈로미세조정되는기준전압발생기
KR100519512B1 (ko) 앤티퓨즈를 이용한 저전력 칼럼 리페어 회로
US7116127B2 (en) Circuit with fuse and semiconductor device having the same circuit
KR100359856B1 (ko) 앤티퓨즈를갖는내부전압발생기
KR20010034296A (ko) 부분 단선 상태에 대해서 전력 도출이 없는 퓨즈 회로
KR100908538B1 (ko) 반도체 소자의 퓨즈 회로
KR100631912B1 (ko) 반도체 메모리장치에 적용되는 리던던시 디코더
KR100505406B1 (ko) 리페어 퓨즈 회로
KR100341579B1 (ko) 반도체메모리장치의 리페어 장치
KR20130132049A (ko) 안티 퓨즈 회로
KR20000003602A (ko) 내부전압 발생회로
KR20000061080A (ko) 메모리장치의 리페어 회로
US20120001231A1 (en) Electrical Fuse
KR970060244A (ko) 반도체 메모리 장치의 오류검출정정 (ecc) 회로를 제어하는 회로
KR20020074574A (ko) 반도체 메모리 장치의 리페어 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee