KR970060244A - 반도체 메모리 장치의 오류검출정정 (ecc) 회로를 제어하는 회로 - Google Patents
반도체 메모리 장치의 오류검출정정 (ecc) 회로를 제어하는 회로 Download PDFInfo
- Publication number
- KR970060244A KR970060244A KR1019960001956A KR19960001956A KR970060244A KR 970060244 A KR970060244 A KR 970060244A KR 1019960001956 A KR1019960001956 A KR 1019960001956A KR 19960001956 A KR19960001956 A KR 19960001956A KR 970060244 A KR970060244 A KR 970060244A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- input terminal
- memory device
- error detection
- gate
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/14—Implementation of control logic, e.g. test mode decoders
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 반도체 메모리 장치의 오류검출정정 회로를 제어하는 회로에 관해 게시한다. 종래에는 전기적 테스트 수행시 오류검출정정 회로가 항상 인에이블되어 있어서 만약 오류검출정정 회로가 불량일 경우는 상기 오류검출정정 회로로 말미암아 오류검출정정 회로에 관련된 회로가 전기적 테스트에서 불량이 될 수가 있었으나, 본 발명의 회로에 따르면 전기적 테스트 수행시 선택적으로 우류검출정정 회로를 디세이블시킴으로써 설사 오류검출정정 회로가 불량일지라도 오류검출정정 회로에 관련된 회로는 전기적 테스트시에 영향을 받지 않음으로 불량성 오류검출정정 회로로 인한 양질의 제불이 불량으로 처리되는 것을 방지할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제1실시예에 의한 반도체 메모리 장치의 오류검출정정 회로를 제어하는 회로도.
제3도는 본 발명의 제2실시예에 의한 반도체 메모리 장치의 오류검출정정 회로를 제어하는 회로도.
Claims (10)
- 전기퓨즈를 절단하기 위한 전압을 인가해주는 테스트 패드; 오류검출정정 회로의 제1입력단; 전기퓨즈를 갖는 전기퓨즈단; ECC패드; 상기 ECC패드로부터 입력된 신호를 제어하는 제2입력단; 및 상기 제1입력단 및 제2입력단의 출력을 게이팅하는 게이트단을 구비하는 것을 특징으로 하는 반도체 메모리 장치의 오류검출정정 회로를 제어하는 회로.
- 제1항에 있어서, 상기 제1입력단은 테스트 패드에 종속적으로 연결된 제1 PMOS 트랜지스터 및 제1 NMOS 트랜지스터와, 상기 제1 PMOS 트랜지스터 및 제1 NMOS 트랜지스터들의 게이트들에 각각 연결된 제1인버터 및 제2인버터와, 상기 제1 NMOS 트랜지스터의 드레인에 연결된 제3인버터 및 제4인버터와, 상기 제1 NMOS 트랜지스터의 드레인에 연결된 연결되면서 소오스가 Vcc에 연결된 제2 PMOS 트랜지스터 및 소오스가 접지에 연결된 제2 NMOS 트랜지스터와, 상기 제2 PMOS 트랜지스터 및 제2 NMOS 트랜지스터들의 게이트들과 상기 제1인버터 및 제2인버터의 입력단에 연결된 클럭핀으로 구성되는 것을 특징으로 하는 반도체 메모리 장치의 오류검출정정 회로를 제어하는 회로.
- 제1항에 있어서, 상기 전기퓨즈단은 전기퓨즈와, 드레인은 상기 전기퓨즈에 게이트는 Vcc에 소오스는 접지에 연결된 NMOS 트랜지스터로 구성되는 것을 특징으로 하는 반도체 메모리 장치의 오류검출정정 회로를 제어하는 회로.
- 제1항에 있어서, 상기 제2입력단은 상기 ECC패드에 종속적으로 연결된 두 개의 인버터와, 상기 ECC패드에 드레인이 연결되고 게이트는 Vcc에 소오스는 접지에 연결된 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 오류검출정정 회로를 제어하는 회로.
- 제1항에 있어서, 상기 게이트단은 상기 제1입력단 및 제2입력단의 출력에 연결된 오아게이트(OR gate)와, 상기 오아게이트의 출력단에 연결된 인버터로 구성되는 것을 특징으로 하는 반도체 메모리 장치의 오류검출정정 회로를 제어하는 회로.
- 레이저퓨즈를 갖는 레이저퓨즈단; 오류검출정정 회로의 제1입력단; ECC패드; 상기 ECC패드로부터 입력된 신호를 제어하는 제2입력단; 및 상기 제1입력단 및 제2입력단의 출력을 게이팅하는 게이트단을 구비하는 것을 특징으로 하는 반도체 메모리 장치의 오류검출정정 회로를 제어하는 회로.
- 제6항에 있어서, 상기 레이저퓨즈단은 레이저퓨즈와, 드레인은 상기 레이저퓨즈에 게이트는 Vcc에 소오스는 접지에 연결된 NMOS 트랜지스터로 구성되는 것을 특징으로 하는 반도체 메모리 장치의 오류검출정정회로를 제어하는 회로.
- 제6항에 있어서, 상기 제1입력단은 N1노드를 통해서 드레인은 레이저퓨즈에 소오스는 전원전압에 연결된 PMOS 트랜지스터 및 소오스가 접지에 연결된 제2 NMOS 트랜지스터와, 상기 N1노드에 연결된 제1인버터 및 제2인버터와, 상기 PMOS 트랜지스터 및 제2 NMOS 트랜지스터들의 게이트들에 연결된 클럭핀으로 구성되는것을 특징으로 하는 반도체 메모리 장치의 오류검출정정 회로를 제어하는 회로.
- 제6항에 있어서, 상기 제2입력단은 ECC패드에 연결된 제3인버터 및 제4인버터와, 상기 ECC패드에 드레인이 연결되고 게이트는 Vcc와 소오스는 접지와 연결된 제3 NMOS 트랜지스터로 구성되는 것을 특징으로 하는 반도체 메모리 장치의 오류검출정정 회로를 제어하는 회로.
- 제6항에 있어서, 상기 게이트단은 상기 제1 입력단 및 제2 입력단에 연결된 오아게이트(OR gate)와, 상기 오아게이트의 출력단에 연결된 인버터로 구성되는 것을 특징으로 하는 반도체 메모리 장치의 오류검출정정 회로를 제어하는 회로.※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960001956A KR100200698B1 (ko) | 1996-01-29 | 1996-01-29 | 반도체 메모리 장치의 오류검출정정 회로를 제어하는 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960001956A KR100200698B1 (ko) | 1996-01-29 | 1996-01-29 | 반도체 메모리 장치의 오류검출정정 회로를 제어하는 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970060244A true KR970060244A (ko) | 1997-08-12 |
| KR100200698B1 KR100200698B1 (ko) | 1999-06-15 |
Family
ID=19450286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960001956A KR100200698B1 (ko) | 1996-01-29 | 1996-01-29 | 반도체 메모리 장치의 오류검출정정 회로를 제어하는 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100200698B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480563B1 (ko) * | 1997-08-26 | 2005-05-16 | 삼성전자주식회사 | 양방향핀의입력상태안정회로 |
-
1996
- 1996-01-29 KR KR1019960001956A patent/KR100200698B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480563B1 (ko) * | 1997-08-26 | 2005-05-16 | 삼성전자주식회사 | 양방향핀의입력상태안정회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100200698B1 (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100359855B1 (ko) | 가변전압발생기를이용한앤티퓨즈의프로그래밍회로 | |
| KR970029882A (ko) | 웨이퍼 테스트 신호발생기를 가지는 반도체 메로리 장치 | |
| KR970060217A (ko) | 출력회로, 누설전류를 감소시키기 위한 회로, 트랜지스터를 선택적으로 스위치하기 위한 방법 및 반도체메모리 | |
| JPH11176945A (ja) | ヒュージング装置 | |
| US5825698A (en) | Redundancy decoding circuit for a semiconductor memory device | |
| KR100382093B1 (ko) | 출력회로 | |
| KR20200034604A (ko) | 정전류 회로 | |
| KR970060244A (ko) | 반도체 메모리 장치의 오류검출정정 (ecc) 회로를 제어하는 회로 | |
| KR100904468B1 (ko) | 안티퓨즈 리페어 전압 제어 회로 | |
| KR970051444A (ko) | 반도체 메모리 장치의 리던던시 회로 | |
| KR970071797A (ko) | 지연조정이 용이한 반도체 메모리 장치 | |
| KR950001875A (ko) | 반도체 집적회로장치 | |
| JP2583362B2 (ja) | 集積回路の修正回路 | |
| KR0184147B1 (ko) | 웨이퍼 번 인 제어 회로 | |
| KR970060245A (ko) | 반도체 메모리 장치의 오류검출정정 (ecc) 회로의 디세이블회로 | |
| KR100500468B1 (ko) | 반도체 장치의 테스트 모드 제어회로 | |
| KR100266672B1 (ko) | 디램의 리페어 회로 | |
| KR100243018B1 (ko) | 테스트 모드 회로 | |
| KR100223827B1 (ko) | 프로그래머블 출력버퍼회로 | |
| KR200156160Y1 (ko) | 반도체 기억소자의 구제회로 | |
| KR970003278A (ko) | 비교기를 이용한 용장 디코더 | |
| KR100214509B1 (ko) | 반도체 메모리 동작모드 변경회로 | |
| JPH08220191A (ja) | 半導体装置 | |
| KR950010310B1 (ko) | 메모리소자의 스페어 디코더회로 | |
| KR100505406B1 (ko) | 리페어 퓨즈 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070228 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |