KR20010004899A - 액정표시소자 제조방법 - Google Patents

Abstract

본 발명은 액정표시소자 제조방법에 관한 것으로, 공정 레이어를 기존과 동일하게 유지하면서 기존의 박스 모양의 상대전극을 소스-드레인에 연결하여 화소전극이 되게하고, 기존의 슬릿형 화소전극을 불투명 금속인 공통 버스 라인과 콘택트 홀을 통해서 연결하여 상대전극이 되게 함으로써, 동일 레이어에 존재하는 게이트 버스 라인과 박스형의 화소전극인 첫번째 아이 티 오(ITO) 전극간에 파티클에 의해 쇼트가 발생하더라도 브라이트 픽셀 디펙트로 한 픽셀로만 불량이 발생하게하여 수율을 향상시킬 수 있는 효과가 있다.

Description

액정표시소자 제조방법{Method of manufacture liquid crystal display}

본 발명은 액정표시소자 제조방법에 관한 것으로, 보다 상세하게는 공정 레이어(layer)를 기존과 동일하게 유지하면서 기존의 박스(Box) 모양의 상대전극을 소스-드레인에 연결하여 화소전극이 되게하고, 기존의 슬릿(slit)형 화소전극을 불투명 금속인 공통 버스 라인과 콘택트 홀을 통해서 연결하여 상대전극이 되게 함으로써, 동일 레이어에 존재하는 게이트 버스 라인과 박스형의 화소전극인 첫번째 아이 티 오(ITO ; indium tin oxide) 전극간에 파티클(particle)에 의해 쇼트(short)가 발생하더라도 브라이트 픽셀 디펙트(bright pixel defect)로 한 픽셀로만 불량이 발생하게하여 수율을 향상시킨 액정표시소자 제조방법에 관한 것이다.

일반적으로, 액정표시소자는 두개의 유리기판 사이에 액정물질이 주입되고, 외부에서 전압이 인가되어 액정의 전기 광학적인 특성을 사용한 디스플레이 기구이다. 액정표시소자는 외부에서 입사되는 빛을 이용한다는 점에서 기존의 다른 표시소자와 구분된다. 액정표시소자의 장점으로는 소형, 박형 제작이 가능하고 소비 전력이 적다. 현재 사용되거나 개발 중에 있는 액정표시소자의 종류로는 네마틱 액정을 이용한 수동구동형의 TN, STN, ECB LCD와 능동구동형의 TET LCD가 있으며, 스멕틱 액정을 이용한 FLC, 고분자에 분산되어 산란모드를 이용하는 PDLC등이 있다.

도 1은 종래의 FFS(Fringe Field Switching)모드 구조를 갖는 액정표시소자의 하부 기판 구조도이다. 여기서, 부호 2는 화소전극, 부호 4는 상대전극, 부호 6은 공통 버스 라인, 부호 8은 게이트 버스 라인, 부호 10은 파티클에 의한 게이트 라인 디펙트를 나타낸 것이다.

상기 도면에서, 고투과 광시야각 기술의 하나인 FFS 모드는 하부 기판 제작 과정에서 아이 티 오(ITO) 식각에 의한 부식을 막기 위해 첫번째 ITO로 상대전극(4)을 형성후 대면적에 적합한 AL 계열의 게이트 메탈로 게이트 버스 라인(8)과 공통 버스 라인(6)을 형성한 구조이다.

그러나, 이와 같이 구성된 종래의 FFS모드 구조를 갖는 액정표시소자에 있어서는, 상대전극(4)이 공통 버스 라인(6)에 모두 연결되어있고, 게이트 버스 라인(8)과 동일 층에 존재하게 되어 파티클(particle)에 기인하여 상대전극(4)과 게이트 버스 라인(8) 간에 쇼트가 발생할 확률이 크다. 따라서, 파티클에 의하여 어느 한 부분만 쇼트가 나더라도 게이트 라인에 하이 전압이 항상 걸리게 되어 게이트 라인의 결함을 유발하게 되고, 이로인해 공정상 트위스트 네마틱(Twisted Nematic ; TN) 대비 약 20%의 수율 감소가 발생하는 문제점이 있었다.

이에, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 공정 레이어를 기존과 동일하게 유지하면서 기존의 박스 모양의 상대전극을 소스-드레인에 연결하여 화소전극이 되게 하고 기존의 슬릿형 화소 전극을 불투명 금속인 공통 버스 라인과 콘택크 홀을 통해서 연결하여 상대전극이 되게 함으로써, 동일 레이어에 존재하는 게이트 버스 라인과 박스형의 화소전극인 첫번째 ITO 전극간에 파티클에 의해 쇼트가 발생하더라도 브라이트 픽셀 디펙트(Bright Pixel defect)로 한 픽셀로만 불량이 발생하게하여 수율을 향상시킨 액정표시소자 제조방법을 제공하는데 있다.

도 1a 및 도 1b는 종래의 FFS 모드 구조를 갖는 액정표시소자의 하부 기판 구조도

도 2a 및 도 2b는 본 발명에 의한 액정표시소자의 하부 기판 구조도

도 2c는 도 2a에 도시한 A-A' 단면도

도 2d는 도 2a에 도시한 B-B' 단면도

* 도면의 주요부분에 대한 부호의 설명 *

2, 12 : 화소전극 4, 14 : 상대전극

6, 16 : 공통 버스 라인 8, 18 : 게이트 버스 라인

10, 20 : 파티클에 의한 게이트 라인 디펙트

30, 38 : ITO 32 : 게이트

34 : 콘택트 36 : 보호막

40 : 절연층 42 : 글라스

50 : 소스/드레인 60 : 에치 스토퍼

70 : a-Si 층

상기 목적을 달성하기 위하여, 본 발명의 액정표시소자 제조방법은,

적어도, 유리 기판에 제 1 투명전극을 패터닝하여 화소전극을 형성하고 게이트 버스라인과 공통 버스 라인을 형성하는 제 1단계와,

상기 결과물 위에 게이트 절연막을 증착후 패터닝하는 제 2단계와,

상기 결과물 위에 에치 스토퍼와 엑티브를 패터닝하여 형성하는 제 3단계와,

상기 결과물 위에 상대 전극용 제 2 투명전극을 증착후 패터닝하는 제 4단계와,

상기 결과물 위에 소스/드레인 금속으로 데이타 라인과 소스/드레인 전극을 형성하는 제 5단계와,

상기 결과물 위에 실리콘질화막으로 이루어진 보호막을 코팅후 패드부 아우트 리더 본딩 작업을 위해 패터닝하여 오픈하는 제 6단계를 포함하여 이루어지는 것을 특징으로 한다.

여기서, 상기 제 1 투명전극과 소스/드레인이 콘택트 홀을 통해 연결된 것이 바람직하다.

그리고, 상기 제 1 투명전극 위의 콘택트 홀의 크기가 6×20㎛이다.

또한, 상기 제 2 투명전극이 공통 버스 라인과 콘택트 홀을 통해 연결된 것이 바람직하며, 이때 공통 버스 라인 위의 콘택트 홀의 크기는 10×30㎛이다.

그리고, 상기 화소전극의 두께는 400Å인 것이 바람직하며, 상기 공통 버스 라인과 제 1 투명전극으로 이루어진 화소전극 사이에 5㎛로 이격된 것이 바람직하다.

이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.

또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.

도 2a 내지 도 2b는 본 발명에 의한 액정표시소자의 하부 기판 구조도이고, 도 2c는 도 2a에 도시한 A-A' 단면도이고, 도 2d는 도 2a에 도시한 B-B' 단면도를 각각 나타낸 것이다.

상기 도면을 참조하여 본 발명의 액정표시소자의 하부 기판 제작 과정을 설명하기로 한다.

첫번째 ITO을 패터닝하여 화소전극(12)을 형성한다. 이때, 화소전극은 박스형으로 패터닝되며 400Å정도의 두께를 갖는다.

그 후, 상기 하부 기판에 알루미늄(Al) 계열 금속으로 게이트 버스라인(18)과 공통 버스 라인(16)을 형성한다. 이때, 공통 버스 라인(16)과 첫번째 ITO로 이루어진 화소전극(12)간에 소정거리(5㎛ 정도) 이격되어야 한다.

그 후, 게이트 절연막을 증착후 패터닝한다. 이때, 공통 버스 라인(16) 위와 첫번째 ITO로 이루어진 화소전극(12)의 소정 부위를 패터닝하여 그 윗층인 두번째 ITO로 이루어진 슬릿형의 상대전극(14) 및 소스/드레인 전극(50)과 각각 연결되게 콘택트 홀(34)을 형성한다. 콘택트 홀(34)의 크기는 공통 버스 라인(16)위에서는 10×30㎛가 적당하고, 첫번째 ITO 위에서는 6×20㎛가 되게 한다. 물론 패드(Pad)부 위의 절연막도 제거되어야 한다.

그 후, 4 레이어 형성후 에치 스토퍼(Etch stopper: E/S)와 엑티브를 패터닝하여 형성한다.

그리고, 상대 전극용 두번째 ITO를 증착후 패터닝한다. 이때, 상대전극(14)은 슬릿 모양으로 패터닝하고, 콘택트 홀을 통하여 하층의 공통 버스 라인(16)과 연결한다.

그 다음, 몰리브덴(Mo)/알루미늄(Al)/몰리브덴(Mo) 적층으로 이루어진 2000Å 두께의 불투명인 소스/드레인(S/D) 금속으로 데이타 라인과 소스/드레인 전극(50)을 형성한다. 이때 소스-드레인 전극(50)은 콘택트 홀을 통하여 하층의 박스형의 첫번째 ITO로 이루어진 화소전극(12)과 연결한다.

마지막으로, 실리콘질화막(SiNx)로 이루어진 2000Å 정도의 두께로 보호막(36)을 코팅후 패드부 OLB(Out Leader Bonding) 작업을 위해 패터닝하여 오픈 한다.

이상에서 설명한 바와 같이, 본 발명의 액정표시소자 제조방법에 의하면, 공정 레이어를 기존과 동일하게 유지하면서 기존의 박스 모양의 상대전극을 소스-드레인에 연결하여 화소전극이 되게 하고 기존의 슬릿형 화소 전극을 불투명 금속인 공통 버스 라인과 콘택크 홀을 통해서 연결하여 상대전극이 되게 함으로써, 동일 레이어에 존재하는 게이트 버스 라인과 박스형의 화소전극인 첫번째 ITO 전극간에 파티클에 의해 쇼트가 발생하더라도 브라이트 픽셀 디펙트로 한 픽셀로만 불량이 발생하게 되어, 보통 15.0"급에서 5개까지의 브라이트 픽셀이 있더라도 화면품위상 통과 시키므로써 치명적인 불량이 되지 않으며 이로인해 수율을 향상시킬 수 있는 효과가 있다.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (7)

1. 액정표시소자 제조방법에 있어서,

   적어도, 유리 기판에 제 1 투명전극을 패터닝하여 화소전극을 형성하고 게이트 버스라인과 공통 버스 라인을 형성하는 제 1단계와,

   상기 결과물 위에 게이트 절연막을 증착후 패터닝하는 제 2단계와,

   상기 결과물 위에 에치 스토퍼와 엑티브를 패터닝하여 형성하는 제 3단계와,

   상기 결과물 위에 상대 전극용 제 2 투명전극을 증착후 패터닝하는 제 4단계와,

   상기 결과물 위에 소스/드레인 금속으로 데이타 라인과 소스/드레인 전극을 형성하는 제 5단계와,

   상기 결과물 위에 실리콘질화막으로 이루어진 보호막을 코팅후 패드부 아우트 리더 본딩 작업을 위해 패터닝하여 오픈하는 제 6단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자 제조방법.
2. 제 1항에 있어서, 상기 제 1 투명전극과 소스/드레인은 콘택트 홀을 통해 연결된 것을 특징으로 하는 액정표시소자 제조방법.
3. 제 2항에 있어서, 상기 제 1 투명전극 위의 콘택트 홀의 크기는 6×20㎛인 것을 특징으로 하는 액정표시소자 제조방법.
4. 제 1항에 있어서, 상기 제 2 투명전극은 공통 버스 라인과 콘택트 홀을 통해 연결된 것을 특징으로 하는 액정표시소자 제조방법.
5. 제 4항에 있어서, 상기 공통 버스 라인 위의 콘택트 홀의 크기는 10×30㎛인 것을 특징으로 하는 액정표시소자 제조방법.
6. 제 1항에 있어서, 상기 화소전극의 두께는 400Å인 것을 특징으로 하는 액정표시소자 제조방법.
7. 제 1항에 있어서, 상기 공통 버스 라인은 상기 제 1 투명전극으로 이루어진 화소전극과 5㎛로 이격된 것을 특징으로 하는 액정표시소자 제조방법.