WO2013015133A1 - 液晶ディスプレイ用基板、液晶ディスプレイ用基板の製造方法、及び、液晶ディスプレイ - Google Patents

液晶ディスプレイ用基板、液晶ディスプレイ用基板の製造方法、及び、液晶ディスプレイ Download PDF

Info

Publication number
WO2013015133A1
WO2013015133A1 PCT/JP2012/067882 JP2012067882W WO2013015133A1 WO 2013015133 A1 WO2013015133 A1 WO 2013015133A1 JP 2012067882 W JP2012067882 W JP 2012067882W WO 2013015133 A1 WO2013015133 A1 WO 2013015133A1
Authority
WO
WIPO (PCT)
Prior art keywords
liquid crystal
crystal display
layer
substrate
conductive layer
Prior art date
Application number
PCT/JP2012/067882
Other languages
English (en)
French (fr)
Inventor
聖 中原
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Publication of WO2013015133A1 publication Critical patent/WO2013015133A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements

Definitions

  • the present invention relates to a liquid crystal display substrate, a method for manufacturing a liquid crystal display substrate, and a liquid crystal display. More specifically, the present invention relates to a liquid crystal display substrate suitable for a liquid crystal display including a transparent conductive layer containing a metal oxide, a method for manufacturing a liquid crystal display substrate, and a liquid crystal display.
  • a liquid crystal display is a device that displays characters and images using the electro-optical characteristics of liquid crystal molecules, and is widely used in devices such as mobile phones, notebook computers, and liquid crystal televisions.
  • an active matrix liquid crystal display is well known.
  • This type of liquid crystal display includes an active matrix substrate, and the active matrix substrate usually forms wiring such as data bus lines, gate bus lines, and storage capacitor lines, pixel electrodes, switching elements, and storage capacitors.
  • Electrode As an electrode material such as a pixel electrode, a transparent conductive film material such as indium tin oxide (ITO) is often used.
  • ITO indium tin oxide
  • liquid crystal display having a wiring / electrode in which a transparent conductive film is coated on a laminated structure film in which aluminum or an alloy layer mainly composed of aluminum is coated with a refractory metal layer on an insulating substrate (for example, patents) Reference 1).
  • the active matrix substrate includes a first electrode, an insulating film and / or a passivation film formed on the first electrode, and an insulating film and / or a passivation film.
  • a laminated structure including the second electrode formed on the substrate is formed.
  • the first purpose is to form a storage capacitor
  • the second purpose is to form a pixel electrode and a common electrode on the same substrate.
  • the aperture region of the pixel becomes clouded (the transmittance of the aperture region changes), and the transmittance of the panel may be lowered. It was.
  • an ITO film is formed on a glass substrate.
  • the surface of the ITO film is processed by a dry process in an atmosphere of 300 ° C. or higher containing hydrogen gas and / or hydride gas (hereinafter, such gas is also referred to as hydrogen gas). Since the ITO film crystallizes when the temperature exceeds 200 ° C., the ITO film is crystallized by this treatment. Further, the surface of the ITO film is reduced by a hydrogen-based gas. More specifically, oxygen in the crystallized ITO film reacts with hydrogen in the hydrogen-based gas, and the metal in the ITO film is reduced.
  • the reduced metal for example, indium
  • the reduced metal aggregates in the form of particles.
  • a metal layer 1022 containing the particulate metal and an ITO layer 1015 remaining without reduction are formed.
  • an insulating film 1019 is formed over the metal layer 1022 and the ITO layer 1015.
  • an ITO layer 1017 is formed over the insulating film 1019.
  • the ITO layer 1015 functions as the first electrode
  • the ITO layer 1017 functions as the second electrode. Since the insulating film 1019 is formed following the metal layer 1022, unevenness is generated on the surface of the insulating film 1019. And the opening area becomes cloudy due to the unevenness, and the transmittance of the panel is lowered.
  • the present invention has been made in view of the above situation, and an object of the present invention is to provide a liquid crystal display substrate capable of improving the transmittance of the panel, a method for manufacturing the liquid crystal display substrate, and a liquid crystal display. Is.
  • the inventors focused on a process of processing a transparent conductive film such as an ITO film by a dry process using a hydrogen-based gas.
  • a transparent conductive layer containing a metal oxide is formed, and a compound layer for preventing the metal in the metal oxide from being reduced on the transparent conductive layer, more specifically, fluoride, chloride, nitride Forming a compound layer containing at least one compound selected from the group consisting of silicon oxide, silicon oxynitride, and Group 4 element oxide, and using a hydrogen-based gas on the compound layer, an insulating layer
  • fluoride, chloride, nitride Forming a compound layer containing at least one compound selected from the group consisting of silicon oxide, silicon oxynitride, and Group 4 element oxide, and using a hydrogen-based gas on the compound layer, an insulating layer
  • the process of forming the insulating layer it was found that the
  • a transparent conductive layer containing a metal oxide (hereinafter, such a layer is also referred to as a lower conductive layer), a compound layer formed on the transparent conductive layer, hydrogen gas, And / or an insulating layer formed on the compound layer using a hydride gas, wherein the compound layer includes fluoride, chloride, nitride, silicon oxide, silicon oxynitride, And a liquid crystal display substrate (hereinafter also referred to as a first substrate according to the present invention) containing at least one compound selected from the group consisting of Group 4 element oxides.
  • the configuration of the first substrate according to the present invention is not particularly limited by other components as long as such components are formed as essential.
  • Another aspect of the present invention is a liquid crystal display including the first substrate according to the present invention.
  • Another aspect of the present invention uses a transparent conductive layer (lower conductive layer) containing a metal oxide, a compound layer formed on the transparent conductive layer, hydrogen gas, and / or a hydride gas.
  • This is a liquid crystal display substrate (hereinafter also referred to as a second substrate according to the present invention) which prevents the reduction of the metal.
  • the configuration of the second substrate according to the present invention is not particularly limited by other components as long as such components are formed as essential.
  • the first substrate according to the present invention and the second substrate according to the present invention may be combined with each other. That is, the compound layer in the first substrate according to the present invention may have the characteristics of the compound layer in the second substrate according to the present invention.
  • Another aspect of the present invention is a liquid crystal display including the second substrate according to the present invention.
  • Another aspect of the present invention is a step of forming a transparent conductive layer (lower conductive layer) containing a metal oxide, a step of forming a compound layer on the transparent conductive layer, hydrogen gas, and / or a hydride.
  • the configuration of the first manufacturing method according to the present invention is not particularly limited by other steps as long as such steps are included as essential.
  • Another aspect of the present invention is a liquid crystal display including a liquid crystal display substrate manufactured using the first manufacturing method according to the present invention.
  • Another aspect of the present invention is a step of forming a transparent conductive layer (lower conductive layer) containing a metal oxide, a step of forming a compound layer on the transparent conductive layer, hydrogen gas, and / or a hydride.
  • a method for manufacturing a substrate for a liquid crystal display that prevents the metal in the metal oxide from being reduced by reacting with the hydride gas hereinafter also referred to as a second manufacturing method according to the present invention).
  • the configuration of the second production method according to the present invention is not particularly limited by other steps as long as such steps are included as essential.
  • the first manufacturing method according to the present invention and the second manufacturing method according to the present invention may be combined with each other. That is, the compound layer in the first manufacturing method according to the present invention may have the characteristics of the compound layer in the second manufacturing method according to the present invention.
  • Another aspect of the present invention is a liquid crystal display including a liquid crystal display substrate manufactured using the second manufacturing method according to the present invention.
  • the step of forming the compound layer preferably includes a dry process using plasma.
  • the compound layer can be efficiently formed by forming the compound layer by a dry process using plasma.
  • the metal oxide may be at least one metal oxide selected from the group consisting of indium tin oxide, zinc oxide, and aluminum oxide.
  • the opening region is likely to become cloudy, and the transmittance of the panel is likely to decrease due to this. Therefore, according to this embodiment, it can suppress effectively that the transmittance
  • the step of forming the insulating layer preferably includes a dry process using plasma. Thereby, an insulating film can be formed efficiently.
  • Each of the first and second substrates according to the present invention may further include a transparent conductive layer (hereinafter, this layer is also referred to as an upper conductive layer) formed on the insulating layer.
  • Each of the first and second manufacturing methods may further include a step of forming a transparent conductive layer (upper conductive layer) on the insulating layer.
  • the upper conductive layer can function as a pixel electrode and / or an electrode for a storage capacitor.
  • the lower conductive layer can function as a common electrode and / or an electrode for a storage capacitor.
  • the liquid crystal display substrate which can improve the transmittance
  • FIG. 2 is a schematic plan view illustrating the liquid crystal display according to Embodiment 1.
  • FIG. FIG. 2 is a schematic cross-sectional view taken along line AB in FIG. 6 is a schematic cross-sectional view showing a liquid crystal display according to Embodiment 2.
  • FIG. 6 is a schematic cross-sectional view showing a liquid crystal display according to Embodiment 3.
  • FIG. 6 is a schematic plan view showing a liquid crystal display according to Embodiment 4.
  • FIG. 7 is a schematic cross-sectional view showing a liquid crystal display of Embodiment 6.
  • FIG. 3 is a schematic cross-sectional view showing an active matrix substrate according to comparative form 1.
  • the liquid crystal display according to the first embodiment is an active matrix drive type and transmissive liquid crystal display. As shown in FIGS. 1 and 2, the liquid crystal panel 101 and a backlight (see FIG. And a control unit (not shown) for driving and controlling the liquid crystal panel 101 and the backlight unit.
  • the liquid crystal panel 101 includes an active matrix substrate (array substrate) 10, a counter substrate 50 facing the array substrate 10, a liquid crystal layer 61 provided between the substrates 10 and 50, an alignment film 62 and 63 and polarizing plates 64 and 65.
  • the array substrate 10 is provided on the back side of the liquid crystal display, and the counter substrate 50 is provided on the viewer side.
  • the alignment films 62 and 63 are provided on the surfaces of the substrates 10 and 50 on the liquid crystal layer 61 side, respectively.
  • the polarizing plates 64 and 65 are provided on the surfaces of the substrates 10 and 50 opposite to the liquid crystal layer 61, respectively.
  • the polarizing plates 64 and 65 are arranged in crossed Nicols.
  • the display method of this embodiment is a vertical electric field method, and an electric field (vertical electric field) is generated in a direction substantially perpendicular to the surfaces of the substrates 10 and 50 when a voltage is applied.
  • the orientation of liquid crystal molecules (for example, nematic liquid crystal) in the liquid crystal layer 61 is controlled by this vertical electric field.
  • Specific examples of the display (liquid crystal) mode of the present embodiment include, for example, a horizontal alignment mode such as a twisted nematic (TN) mode, and a vertical alignment mode such as a vertical aligned twisted nematic (Vertical Aligned Twisted Nematic: VATN) mode.
  • TN twisted nematic
  • VATN Vertical Aligned Twisted Nematic
  • the substrates 10 and 50 are bonded to each other by a sealing material (not shown) provided so as to surround the display area of the liquid crystal display.
  • the substrates 10 and 50 are opposed to each other via a spacer (not shown) such as a columnar spacer.
  • the liquid crystal layer 61 is formed by sealing a liquid crystal material in a gap between the substrates 10 and 50, and functions as a layer that modulates incident light.
  • the counter substrate 50 includes a transparent substrate 51 formed using a material such as glass or resin, a black matrix (BM) 52, a plurality of colors (for example, red, green, and , Blue color) color filter (CF) 53, BM 52, and transparent common electrode 54 covering CF 53.
  • BM black matrix
  • CF color filter
  • the array substrate 10 includes a source bus line 12 parallel to each other, a gate bus line 13 intersecting the source bus line 12, and a storage capacitor wiring (Cs wiring) provided in parallel with the gate bus line 13. ) 14, a transparent conductive layer (lower conductive layer) 15 connected to the Cs wiring 14, a light shielding member 16 that shields a region between adjacent subpixels, a source bus line 12, and a gate bus line 13. It includes a TFT 30 provided in the vicinity of the intersecting region, and a transparent conductive layer (upper conductive layer) 17 connected to the TFT 30 and functioning as a pixel electrode.
  • the lower conductive layer 15 is provided in a region defined by the source bus line 12 and the gate bus line 13, and the upper conductive layer 17 is disposed so as to cover the lower conductive layer 15.
  • the TFT 30 functions as a switching element and includes a semiconductor layer 31, a gate electrode 32, a source electrode 33, and a drain electrode 34.
  • the gate electrode 32 is connected to the gate bus line 13
  • the source electrode 33 is connected to the source bus line 12
  • the drain electrode 34 is connected to the upper conductive layer (pixel electrode) 17.
  • the semiconductor layer 31 includes a semiconductor active layer (i layer) and a contact layer (n + layer) formed on the i layer, and the source electrode 33 and the drain electrode 34 are formed in the i layer via the n + layer. It is connected.
  • the array substrate 10 includes a transparent substrate 11 formed using a material such as glass or resin, and the gate bus line 13, the gate electrode 32, the lower conductive layer 15, and the light shielding member 16 are disposed on the substrate 11. Is formed.
  • the Cs wiring 14 is formed on the substrate 11 while partially overlapping with the lower conductive layer 15.
  • the array substrate 10 includes a transparent compound layer 18 formed on the lower conductive layer 15 and an insulating layer 19 covering these members, and includes a semiconductor layer 31, a source bus line 12, a source electrode 33, and a drain.
  • the electrode 34 is formed on the insulating layer 19.
  • the insulating layer 19 functions as a gate insulating film of the TFT 30.
  • the array substrate 10 has a passivation film 20 that covers these members, and the upper conductive layer 17 is formed on the passivation film 20.
  • the insulating layer 19 is formed using a source gas containing hydrogen gas and / or a hydride gas (hydrogen-based gas).
  • a SiNx (x: any positive number) layer is suitable.
  • the upper conductive layer 17 is connected to the drain electrode 34 through a contact hole 21 formed in the passivation film 20.
  • An image signal is applied to the upper conductive layer 17 from the source bus line 12 through the TFT 30.
  • a predetermined voltage common to each pixel is applied to the common electrode 54.
  • a voltage corresponding to the image signal is applied to the liquid crystal layer 61.
  • the upper conductive layer 17 overlaps the lower conductive layer 15 in the opening region, and the compound layer 18, the insulating layer 19, and the passivation film 20 are formed of the upper conductive layer 17 and the lower conductive layer 15. Is intervening. A predetermined voltage common to each subpixel is applied to the lower conductive layer 15 from the Cs wiring 14. Therefore, when an image signal is applied to the upper conductive layer 17, a storage capacitor is formed by these members.
  • the lower conductive layer 15 functions as a storage capacitor electrode
  • the upper conductive layer 17 functions as a storage capacitor electrode in addition to the pixel electrode.
  • the lower conductive layer 15 includes one or more metal oxides.
  • the specific type is not particularly limited, but may be at least one metal oxide selected from the group consisting of indium tin oxide, zinc oxide, and aluminum oxide.
  • the metal oxide is included in the compound generated when it is assumed that the O—H bond (more specifically, the compound layer 18 is not provided and the hydrogen-based gas and the metal oxide react when the insulating layer 19 is formed).
  • the bond energy of each bond may be smaller than the bond energy of the OH bond.
  • the metal oxides When these metal oxides are used, white turbidity in the opening region and a decrease in the transmittance of the panel can be particularly effectively suppressed.
  • Specific examples of the metal oxide include ITO, ZnO, AlO, and compounds containing these. These bond energies are smaller than the bond energy of the OH bond.
  • the lower conductive layer 15 may be in an amorphous state, but is preferably in a crystalline state.
  • the processing temperature is set to 300 ° C. (preferably 350 ° C.) or higher, but the lower conductive layer 15 is formed using a transparent conductive film that maintains an amorphous state even at such a temperature.
  • the structure of the lower conductive layer 15 does not change even at the above-described processing temperature, and it is difficult to cause white turbidity in the opening region and a decrease in the transmittance of the panel.
  • the compound layer 18 is a layer containing one or more compounds, and the oxygen in the metal oxide contained in the lower conductive layer 15 reacts with the hydrogen-based gas when the insulating layer 19 is formed, so that the metal in the metal oxide Is prevented from being reduced. Therefore, even if a dry process using a hydrogen-based gas is performed to form the insulating layer 19, the surface of the lower conductive layer 15 can be prevented from being reduced by the hydrogen-based gas. Therefore, it is possible to suppress the occurrence of unevenness on the surface of the insulating layer 19. As a result, it is possible to suppress white turbidity in the opening region and a decrease in the transmittance of the panel.
  • the compound layer 18 does not necessarily need to completely prevent the metal in the metal oxide from being reduced. If the transmittance of the panel is within a practically allowable range, the metal in the metal oxide may be reduced.
  • the specific type of the compound contained in the compound layer 18 is not particularly limited as long as the compound layer 18 can exhibit the above functions, but preferred specific examples include fluoride, chloride, nitride, silicon. Oxides of silicon, oxynitrides of silicon, oxides of Group 4 elements (eg, titanium, zirconium), and the like. Since the binding energy of these compounds is very high, the metal in the metal oxide can be prevented from being reduced. In addition, the binding energy of these compounds is larger than that of the OH bond.
  • the compound layer 18 may be a mixture containing a plurality of types of the above-described compounds.
  • the compound layer 18 preferably contains a compound having a bond energy larger than the bond energy of the OH bond.
  • the bond energy of each bond is larger than the bond energy of the OH bond.
  • the compound layer 18 has electroconductivity, it does not need to have it. Since the compound layer 18 is interposed between the lower conductive layer 15 and the Cs wiring 14, when the compound layer 18 does not have conductivity, the contact resistance between the lower conductive layer 15 and the Cs wiring 14 increases. There is a concern to do. In that case, the contact resistance actually deteriorates. However, as will be described later, the liquid crystal panel 101 can normally be driven without any problem. Further, if necessary, in the region where the lower conductive layer 15 and the Cs wiring 14 overlap each other, the compound layer 18 may be partially removed, and the Cs wiring 14 may be brought into direct contact with the lower conductive layer 15.
  • the compound layer 18 Since the compound layer 18 is formed in the opening region of the pixel, it needs to have transparency.
  • the degree of transparency is not particularly limited as long as the transmittance of the panel is within a practically allowable range, but it is preferably as high as possible.
  • a method for manufacturing the array substrate 10 will be described below. First, the substrate 11 is prepared, and the following steps are performed.
  • a transparent conductive film containing one or more metal oxides is formed on the substrate 11 by sputtering.
  • the transparent conductive film is patterned using a photolithography method. More specifically, first, a photoresist is applied onto the transparent conductive film, and the photoresist is exposed and developed to form a resist pattern. Then, the transparent conductive film is etched using the resist pattern as a mask. Then, the lower conductive layer 15 is formed by peeling the resist pattern.
  • a compound layer 18 having a thickness of 1 to 50 nm (preferably 4 to 10 nm) is formed on the lower conductive layer 15.
  • a method for forming the compound layer 18 is not particularly limited, but a dry process using plasma is suitable. Thereby, the compound layer 18 can be formed efficiently.
  • Specific processing apparatuses in the case of using a dry process include, for example, a reactive ion etching apparatus (RIE apparatus), a direct current (DC) sputtering apparatus, a plasma CVD (Chemical Vapor Deposition) apparatus, and the like.
  • RIE apparatus reactive ion etching apparatus
  • DC direct current
  • CVD plasma CVD
  • the compound layer 18 can be formed by appropriately selecting the source gas and the reaction conditions.
  • the compound layer 18 contains a metal compound such as silicon oxide, silicon oxynitride, or Group 4 element oxide
  • a DC sputtering apparatus and a plasma CVD apparatus are suitable as the processing apparatus.
  • the raw material gas for the compound layer 18 can be appropriately selected according to the desired compound.
  • examples of the source gas include fluorine-based gases such as CF 4 gas and SF 6 gas.
  • examples of the source gas include chlorine-based gases such as Cl 2 gas and BCl 3 gas.
  • a chlorine-based gas it is preferable to lightly perform the treatment using the fluorine-based gas after the chlorine-based gas is processed.
  • a general target for sputtering can be used as the material of the oxide of titanium or zirconium.
  • a metal film is formed on the substrate 11 on which the compound layer 18 is formed by using a sputtering method.
  • the material for the metal film include a refractory metal such as molybdenum and a low resistance metal such as aluminum.
  • the metal film is patterned using a photolithography method. More specifically, first, a photoresist is applied on the metal film, and the photoresist is exposed and developed to form a resist pattern. Then, the metal film is etched using the resist pattern as a mask. Then, by removing the resist pattern, lower wiring layers such as the gate bus line 13, the gate electrode 32, and the light shielding member 16 are formed.
  • an insulating film is formed at a processing temperature of 300 ° C. (preferably 350 ° C.) or higher by a dry process using plasma (preferably plasma CVD method).
  • a hydrogen-based gas is used as a source gas for the insulating film.
  • the hydrogen-based gas include SiH 4 gas, H 2 gas, NH 3 gas, and the like.
  • the temperature in the chamber rises and the lower conductive layer 15 is also heated.
  • the temperature in the chamber is higher than the crystallization temperature of the lower conductive layer 15, the lower conductive layer 15 is crystallized at this stage.
  • the method for crystallizing the lower conductive layer 15 may be the following method.
  • the first method is a method of forming a transparent conductive film in a crystalline state at a temperature equal to or higher than the crystallization temperature, and forming the lower conductive layer 15 from this film.
  • a transparent conductive film in an amorphous state is formed at a temperature lower than the crystallization temperature, the film is baked at a temperature equal to or higher than the crystallization temperature, and crystallized.
  • the lower conductive layer 15 is formed.
  • an amorphous silicon film and an amorphous silicon film doped with phosphorus (n + film) are successively formed in the same chamber. Thereafter, both silicon films are patterned using a photolithographic method to form an amorphous silicon layer.
  • the insulating film is patterned using a photolithography method to form the insulating layer 19.
  • a metal film is formed by sputtering.
  • the material for the metal film include a refractory metal such as molybdenum and a low resistance metal such as aluminum.
  • the metal film is patterned using a photolithography method. More specifically, first, a photoresist is applied on the metal film, and the photoresist is exposed and developed to form a resist pattern. Then, the metal film is etched using the resist pattern as a mask. Next, using this resist pattern as a mask, a part of the amorphous silicon layer (more specifically, an exposed portion of the n + film) is etched. Then, by removing the resist pattern, upper wiring layers such as the source bus line 12, the source electrode 33, and the drain electrode 34 are formed. In addition, a semiconductor layer 31 including an i layer and an n + layer is formed.
  • Step of forming upper conductive layer a transparent conductive film is formed by sputtering. Then, the upper conductive layer (pixel electrode) 17 is formed by patterning the transparent conductive film using a photolithography method.
  • the present embodiment it is possible to prevent the surface of the lower conductive layer 15 from being reduced by the hydrogen-based gas when the insulating layer 19 is formed. Therefore, it is possible to suppress the occurrence of unevenness on the surface of the insulating layer 19. As a result, it is possible to suppress white turbidity in the opening region and a decrease in the transmittance of the panel.
  • the liquid crystal display of this embodiment is substantially the same as the liquid crystal display of Embodiment 1 except for the following points.
  • the compound layer 18 is formed on a lower wiring layer such as the Cs wiring 14. Further, the compound layer 18 is formed after the etching of the metal film for the lower wiring layer or the peeling of the resist pattern for the lower wiring layer in the step (3). According to the present embodiment, the same effect as that of the first embodiment can be obtained. Further, since the lower conductive layer 15 is in direct contact with the Cs wiring 14, the contact resistance between them can be reduced.
  • the liquid crystal display of this embodiment is substantially the same as the liquid crystal display of Embodiment 1 except for the following points.
  • the lower conductive layer 15 is formed on a lower wiring layer such as the Cs wiring 14. That is, the lower wiring layer such as the Cs wiring 14, the lower conductive layer 15, and the compound layer 18 are formed in this order. According to the present embodiment, the same effect as that of the first embodiment can be obtained. Further, since the lower conductive layer 15 is in direct contact with the Cs wiring 14, the contact resistance between them can be reduced.
  • the liquid crystal display of the present embodiment is substantially the same as the liquid crystal display of the first embodiment except as described below.
  • the liquid crystal display of the present embodiment is a field fringe switching (FFS) mode liquid crystal display, does not include the common electrode 54, and instead of the upper conductive layer 17 as shown in FIGS. An upper conductive layer 217 is provided.
  • FFS field fringe switching
  • the upper conductive layer 217 is the same as the upper conductive layer 17 except that the upper conductive layer 217 has slits 217S parallel to each other.
  • an image signal is applied to the upper conductive layer 217, electric lines of force are generated parabolically from the upper conductive layer 217 toward the lower conductive layer 15.
  • a voltage corresponding to the image signal is applied to the liquid crystal layer 61.
  • a storage capacitor is formed in a region where the upper conductive layer 217 and the lower conductive layer 15 overlap each other.
  • the lower conductive layer 15 functions as a common electrode for applying a voltage to the liquid crystal layer 61 in addition to the storage capacitor electrode.
  • the display method of the present embodiment is a horizontal electric field method, and an electric field (lateral electric field) containing many electric field components parallel to the surfaces of the substrates 10 and 50 is generated when a voltage is applied.
  • the orientation of liquid crystal molecules (for example, nematic liquid crystal) in the liquid crystal layer 61 is controlled by this lateral electric field.
  • the liquid crystal display of this embodiment is substantially the same as the liquid crystal display of Embodiment 1 except for the following points.
  • the present embodiment includes a patterned compound layer 318 instead of the compound layer 18 formed on the entire surface of the substrate 11.
  • the formation method of the compound layer 318 is as follows. First, a transparent conductive film containing one or more metal oxides is formed on the substrate 11 using a sputtering method. Next, a compound layer is formed on the entire surface of the transparent conductive film, and a laminated film of the transparent conductive film and the compound layer is formed. Next, this laminated film is patterned using a photolithography method.
  • a photoresist is applied on the laminated film, and the photoresist is exposed and developed to form a resist pattern. Then, the laminated film is etched using the resist pattern as a mask. According to the present embodiment, the same effect as that of the first embodiment can be obtained.
  • the liquid crystal display of the present embodiment is substantially the same as the liquid crystal display of the third embodiment except for the following points.
  • the present embodiment includes a patterned compound layer 418 instead of the compound layer 18 formed on the entire surface of the substrate 11.
  • the method for forming the compound layer 418 is as follows. After forming a lower wiring layer such as the Cs wiring 14, a transparent conductive film containing one or more metal oxides is formed on the substrate 11 using a sputtering method. Next, a compound layer is formed on the entire surface of the transparent conductive film, and a laminated film of the transparent conductive film and the compound layer is formed. Next, this laminated film is patterned using a photolithography method.
  • a photoresist is applied on the laminated film, and the photoresist is exposed and developed to form a resist pattern. Then, the laminated film is etched using the resist pattern as a mask. According to this embodiment, the same effects as those of Embodiments 1 and 3 can be obtained.
  • the compound layer may be patterned, for example, may be patterned together with the insulating film for forming the insulating layer 19.
  • the lower conductive layer functions as a storage capacitor electrode and / or a common electrode, but the function and application of the lower conductive layer are not particularly limited thereto.
  • Each embodiment may be a reflective or transflective liquid crystal display or a passive drive type liquid crystal display.
  • the specific display mode in each embodiment is not particularly limited, can be set as appropriate, and may be an orientation-divided mode.
  • Examples of display modes other than the above-described modes include, for example, a multi-domain vertical alignment mode (Multi-domain Vertical Alignment: MVA) mode, an in-plane switching (IPS) mode, and optically compensated birefringence (Optical Compensated Birefringence: OCB) mode and the like.
  • MVA Multi-domain Vertical Alignment
  • IPS in-plane switching
  • OCB optically compensated birefringence
  • Example 1 As the liquid crystal display of Example 1, the liquid crystal display of Embodiment 1 shown in FIGS. The manufacturing method will be described below.
  • an array substrate manufacturing method will be described. First, a glass substrate was prepared. Next, an ITO film (film thickness: 50 nm) was formed on the glass substrate by sputtering. Next, the ITO film was patterned using a photolithography method to form a lower conductive layer.
  • CF 4 gas was used as a source gas
  • the glass substrate on which the lower conductive layer was formed was dry-treated under the following conditions.
  • an RIE plasma dry etching apparatus for a 400 ⁇ 500 mm size substrate was used.
  • a compound layer (film thickness: approximately 4 nm) was formed.
  • the composition of this compound layer was analyzed by Auger electron spectroscopy, it was found that this layer was a layer in which CF, COF, CF 3 , C 2 H 2 OF, and C 3 H 3 OF were mixed. .
  • the compound layer was a layer in which fine particles were deposited.
  • the power value is set based on the volume of the chamber for processing a 400 ⁇ 500 mm size substrate, but the power value is preferably changed as appropriate according to the volume of the chamber.
  • a Mo film (film thickness: 50 nm), an Al film (film thickness: 200 nm), and a Mo film (film thickness: 100 nm) were sequentially formed on the glass substrate by sputtering to form a laminated film.
  • the laminated film was patterned by using a photolithography method to form a gate bus line, a gate electrode, a Cs wiring, and a light shielding member.
  • SiH 4 gas, N 2 gas, and NH 3 gas were used as the source gas.
  • a SiN film (film thickness: 410 nm) was formed.
  • the compound layer containing the fluoride is formed on the lower conductive layer and the binding energy of fluoride is very high, it is considered that the reduction reaction of the lower conductive layer does not occur.
  • the temperature in the chamber rises and the lower conductive layer is also heated. Since the ITO film becomes crystalline when the temperature exceeds 200 ° C., the lower conductive layer is crystallized at this stage.
  • the compound layer does not react with SiH 4 gas, which is a hydrogen-based gas, and NH 3 gas.
  • an amorphous silicon film and an amorphous silicon film doped with phosphorus (n + film) were successively formed in the same chamber. Thereafter, both silicon films were patterned using a photolithography method to form an amorphous silicon layer.
  • n + film is etched using a photolithography method to form an i layer and a semiconductor layer including the n + layer, and then an unnecessary part of the SiN film is removed using a photolithography method. Then, an insulating layer was formed.
  • a Mo film (film thickness: 50 nm), an Al film (film thickness: 150 nm), and a Mo film (film thickness: 150 nm) were sequentially formed by sputtering to form a laminated film.
  • patterning of the laminated film was performed using a photolithography method. In this way, a source bus line, a source electrode, and a drain electrode were formed.
  • a SiN film (film thickness: 500 nm) was formed using a plasma CVD apparatus. Then, a passivation film and a contact hole were formed by patterning the SiN film using a photolithography method.
  • an IZO film (film thickness: 50 nm) was formed by sputtering.
  • the IZO film was patterned using a photolithography method to form an upper conductive layer (pixel electrode).
  • liquid crystal display of the present Example was produced according to the general manufacturing flow.
  • Comparative Example 1 A liquid crystal display of Comparative Example 1 was produced in the same manner as Example 1 except that the power of the processing apparatus was changed to 500 W in the compound layer forming step.
  • Example 2 A liquid crystal display of Example 2 was produced in the same manner as Example 1 except that the power of the processing apparatus was changed to 800 W in the compound layer forming step.
  • Example 3 A liquid crystal display of Example 3 was produced in the same manner as in Example 1 except that the power of the processing apparatus was changed to 2000 W in the compound layer forming step.
  • Example 4 A liquid crystal display of Example 4 was produced in the same manner as Example 1 except that the pressure was changed to 30 mTorr in the compound layer forming step.
  • Example 5 A liquid crystal display of Example 5 was produced in the same manner as Example 1 except that the pressure was changed to 150 mTorr in the compound layer forming step.
  • Example 6 A liquid crystal display of Example 6 was produced in the same manner as Example 1 except that the pressure was changed to 200 mTorr in the compound layer forming step.
  • Comparative Example 2 A liquid crystal display of Comparative Example 2 was produced in the same manner as Example 1 except that the pressure was changed to 300 mTorr in the compound layer forming step.
  • Example 7 In the step of forming the compound layer, a CF 4 flow rate and O 2 flow rate ratio of 4: 1: it was changed to (CF 4 flow rate O 2 flow rate), a liquid crystal display of Example 7 in the same manner as in Example 1 Produced.
  • Example 8 In the step of forming the compound layer, CF 4 flow rate and O 2 flow rate ratio of 3: 2: was changed to (CF 4 flow rate O 2 flow rate), a liquid crystal display of Example 8 in the same manner as in Example 1 Produced.
  • Example 9 In the step of forming the compound layer, the ratio of the CF 4 flow rate and O 2 flow rate 1: 1: was changed to (CF 4 flow rate O 2 flow rate), a liquid crystal display of Example 9 in the same manner as in Example 1 Produced.
  • Comparative Example 3 The liquid crystal display of Comparative Example 3 was prepared in the same manner as in Example 1 except that the ratio of the CF 4 flow rate and the O 2 flow rate was changed to 2: 3 (CF 4 flow rate: O 2 flow rate) in the compound layer forming step. Produced.
  • Example 10 A liquid crystal display of Example 10 was produced in the same manner as in Example 1 except that the treatment time was changed to 5 seconds in the compound layer forming step.
  • Example 11 A liquid crystal display of Example 11 was produced in the same manner as in Example 1 except that in the compound layer forming step, the treatment time was changed to 15 sec.
  • Example 12 A liquid crystal display of Example 12 was produced in the same manner as in Example 1 except that the treatment time was changed to 60 seconds in the compound layer forming step.
  • Tables 1 to 4 below show the results of confirming whether or not the surface of the array substrate has unevenness and whether or not white turbidity has occurred in each example and comparative example.
  • Tables 1 to 4 the case where the surface irregularities and the occurrence of white turbidity are suppressed is indicated by ⁇ , and the case where the occurrence is not suppressed is indicated by ⁇ .
  • Example 2 a substrate in which an ITO film, a compound layer, and an insulating film were formed in this order on a glass substrate was produced, and this substrate was observed by SEM. As a result, as shown in FIGS. 9 and 10, the surface of the insulating film was not uneven and the surface was flat. Moreover, although it cannot confirm in FIG. 9, when further increasing magnification and observing, it has confirmed that the particle
  • a substrate in which an ITO film and an insulating film were formed in this order on a glass substrate was prepared in the same manner as in Example 1 except that the compound layer was not formed, and this substrate was observed by SEM. .
  • the metal particles were aggregated on the ITO film, and as shown in FIGS. 11 and 12, it was confirmed that the surface of the insulating film was uneven. .
  • the TEG 70 includes a pad 71 functioning as a connection terminal, a transparent conductive layer 72, a connection member 73 for connecting the transparent conductive layer 72 in series, and a connection member 74 for connecting the pad 71 to the transparent conductive layer 72.
  • the transparent conductive layer 72 was formed in the same manner as the lower conductive layer, and the connection members 73 and 74 were formed in the same manner as the lower wiring layer such as Cs wiring.
  • a compound layer was formed between the transparent conductive layer 72 and the connection members 73 and 74. As a result, it was confirmed that the formation of the compound layer deteriorates the contact resistance of the lower conductive layer and the Cs wiring, but there is no problem in driving the liquid crystal panel.
  • Example 13 In the compound layer forming step, the RIE plasma dry etching apparatus for a substrate having a size of 680 ⁇ 880 mm is used as the processing apparatus, and the power of the processing apparatus is changed to 4000 W. A liquid crystal display was produced.
  • the power value is set based on the volume of the chamber for processing a substrate of 680 ⁇ 880 mm size, but the power value is preferably changed as appropriate according to the volume of the chamber.
  • Example 13 it was possible to suppress the occurrence of irregularities and white turbidity on the surface of the array substrate.
  • Example 14 As the liquid crystal display of Example 14, the liquid crystal display of Embodiment 2 shown in FIG. 3 was produced. The manufacturing method will be described below.
  • an array substrate manufacturing method will be described. First, a glass substrate was prepared. Next, an ITO film (film thickness: 50 nm) was formed on the glass substrate by sputtering. Next, the ITO film was patterned using a photolithography method to form a lower conductive layer.
  • a Mo film (film thickness: 50 nm), an Al film (film thickness: 200 nm), and a Mo film (film thickness: 100 nm) were sequentially formed on the glass substrate by sputtering to form a laminated film.
  • the laminated film was patterned by using a photolithography method to form a gate bus line, a gate electrode, a Cs wiring, and a light shielding member.
  • a SiN film (film thickness: 410 nm) was formed under the same conditions as in Example 1 using a plasma CVD apparatus.
  • an amorphous silicon film and an amorphous silicon film doped with phosphorus (n + film) were successively formed in the same chamber. Thereafter, both silicon films were patterned using a photolithography method to form an amorphous silicon layer.
  • n + film is etched using a photolithography method to form an i layer and a semiconductor layer including the n + layer.
  • an unnecessary SiN film and SiON film are used using a photolithography method. The portion was removed, and an insulating layer and a compound layer were formed.
  • Example 1 Thereafter, the remaining members were formed in the same manner as in Example 1 to produce an array substrate. And the liquid crystal display of the present Example was produced according to the general manufacturing flow.
  • Example 14 the unevenness of the surface of the array substrate and the occurrence of white turbidity could be suppressed.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

本発明は、パネルの透過率を向上することができる液晶ディスプレイ用基板、液晶ディスプレイ用基板の製造方法、及び、液晶ディスプレイを提供する。本発明は、金属酸化物を含む透明導電層と、前記透明導電層上に形成された化合物層と、水素ガス、及び／又は、水素化物のガスを用いて前記化合物層上に形成された絶縁層とを備え、前記化合物層は、フッ化物、塩化物、窒化物、ケイ素の酸化物、ケイ素の酸窒化物、及び、第４族元素の酸化物からなる群より選ばれる少なくとも一つの化合物を含む液晶ディスプレイ用基板である。　

Description

液晶ディスプレイ用基板、液晶ディスプレイ用基板の製造方法、及び、液晶ディスプレイ
本発明は、液晶ディスプレイ用基板、液晶ディスプレイ用基板の製造方法、及び、液晶ディスプレイに関する。より詳しくは、金属酸化物を含む透明導電層を備える液晶ディスプレイに好適な液晶ディスプレイ用基板、液晶ディスプレイ用基板の製造方法、及び、液晶ディスプレイ関するものである。
液晶ディスプレイは、液晶分子の電気光学特性を利用して文字及び画像を表示する装置であり、携帯電話、ノートパソコン、液晶テレビ等の機器に広く普及している。そのような液晶ディスプレイとしては、アクティブマトリクス駆動方式の液晶ディスプレイがよく知られている。この方式の液晶ディスプレイは、アクティブマトリクス基板を備え、アクティブマトリクス基板は、通常、データバスライン、ゲートバスライン、保持容量配線等の配線と、画素電極と、スイッチング素子と、保持容量を形成するための電極とを有する。画素電極等の電極材料としては、酸化インジウム錫（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ：ＩＴＯ）等の透明導電膜材料がよく用いられている。
また、絶縁基板上に、アルミニウム又はアルミニウムを主体とする合金層に高融点金属層を被覆した積層構造膜に透明導電膜を被覆した配線／電極を有する液晶ディスプレイが開示されている（例えば、特許文献１参照。）。
特開２００１－１９４６７６号公報
下記第１及び／又は第２の目的から、アクティブマトリクス基板には、第１の電極と、第１の電極上に形成された絶縁膜及び／又はパッシベーション膜と、絶縁膜及び／又はパッシベーション膜上に形成された第２の電極とを含む積層構造が形成されることがある。第１の目的は、保持容量を形成するためであり、第２の目的は、同一基板上に画素電極及び共通電極を形成するためである。しかしながら、このような積層構造を含むアクティブマトリクス基板を用いて液晶ディスプレイを作製した場合、画素の開口領域が白濁し（開口領域の透過率が変化し）、パネルの透過率が低下することがあった。
ここで、比較形態１に係るアクティブマトリクス基板の製造方法を参照しながら、このような現象が発生する原因について説明する。まず、ガラス基板上にＩＴＯ膜を形成する。次に、水素ガス、及び／又は、水素化物のガス（以下、このようなガスを水素系ガスとも言う。）を含む３００℃以上の雰囲気下、ＩＴＯ膜の表面をドライプロセスにて処理する。ＩＴＯ膜は、２００℃を超えると結晶化することから、この処理により、ＩＴＯ膜は、結晶化状態となる。また、ＩＴＯ膜の表面は、水素系ガスによって還元される。より詳細には、結晶化状態のＩＴＯ膜中の酸素が水素系ガス中の水素と反応し、ＩＴＯ膜中の金属が還元される。この原因は、ＩＴＯ膜の結合エネルギーよりも水素系ガス中の水素とＩＴＯ中の酸素との結合エネルギーのほうが大きいことが考えられる。そして、還元された金属（例えばインジウム）は粒子状に凝集する。その結果、図１４に示すように、この粒子状金属を含む金属層１０２２と、還元せずに残ったＩＴＯ層１０１５とが形成される。また、金属層１０２２、及び、ＩＴＯ層１０１５上に絶縁膜１０１９が形成される。最後に、絶縁膜１０１９上にＩＴＯ層１０１７を形成する。ＩＴＯ層１０１５が前記第１の電極として機能し、ＩＴＯ層１０１７が前記第２の電極として機能する。絶縁膜１０１９は、金属層１０２２に追随して形成されるため、絶縁膜１０１９の表面には凹凸が発生してしまう。そして、この凹凸が原因で開口領域が白濁し、パネルの透過率が低下する。
本発明は、上記現状に鑑みてなされたものであり、パネルの透過率を向上することができる液晶ディスプレイ用基板、液晶ディスプレイ用基板の製造方法、及び、液晶ディスプレイを提供することを目的とするものである。
本発明者は、パネルの透過率を向上することができる液晶ディスプレイ用基板について種々検討したところ、水素系ガスを用い、ＩＴＯ膜等の透明導電膜をドライプロセスにて処理する工程に着目した。そして、金属酸化物を含む透明導電層を形成し、透明導電層上に、金属酸化物中の金属が還元するのを防止する化合物層、より具体的には、フッ化物、塩化物、窒化物、ケイ素の酸化物、ケイ素の酸窒化物、及び、第４族元素の酸化物からなる群より選ばれる少なくとも一つの化合物を含む化合物層を形成し、化合物層上に水素系ガス用いて絶縁層を形成することにより、絶縁層を形成する工程において、透明導電層表面が還元されることを防止できることを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。
すなわち、本発明の一側面は、金属酸化物を含む透明導電層（以下、このような層を下層導電層とも言う。）と、前記透明導電層上に形成された化合物層と、水素ガス、及び／又は、水素化物のガスを用いて前記化合物層上に形成された絶縁層とを備え、前記化合物層は、フッ化物、塩化物、窒化物、ケイ素の酸化物、ケイ素の酸窒化物、及び、第４族元素の酸化物からなる群より選ばれる少なくとも一つの化合物を含む液晶ディスプレイ用基板（以下、本発明に係る第１の基板とも言う。）である。
本発明に係る第１の基板の構成としては、このような構成要素を必須として形成されるものである限り、その他の構成要素により特に限定されるものではない。
本発明の他の側面は、本発明に係る第１の基板を備える液晶ディスプレイである。
本発明の他の側面は、金属酸化物を含む透明導電層（下層導電層）と、前記透明導電層上に形成された化合物層と、水素ガス、及び／又は、水素化物のガスを用いて前記化合物層上に形成された絶縁層とを備え、前記化合物層は、前記金属酸化物中の酸素が前記水素ガス、及び／又は、前記水素化物のガスと反応することによって前記金属酸化物中の金属が還元されることを防止する液晶ディスプレイ用基板（以下、本発明に係る第２の基板とも言う。）である。
本発明に係る第２の基板の構成としては、このような構成要素を必須として形成されるものである限り、その他の構成要素により特に限定されるものではない。
なお、本発明に係る第１の基板と、本発明に係る第２の基板とは、互いに組み合わされてもよい。すなわち、本発明に係る第１の基板における前記化合物層は、本発明に係る第２の基板における前記化合物層の特徴を併せ持ってもよい。
本発明の他の側面は、本発明に係る第２の基板を備える液晶ディスプレイである。
本発明の他の側面は、金属酸化物を含む透明導電層（下層導電層）を形成する工程と、前記透明導電層上に化合物層を形成する工程と、水素ガス、及び／又は、水素化物のガスを用いて前記化合物層上に絶縁層を形成する工程とを含み、前記化合物層は、フッ化物、塩化物、窒化物、ケイ素の酸化物、ケイ素の酸窒化物、及び、第４族元素の酸化物からなる群より選ばれる少なくとも一つの化合物を含む液晶ディスプレイ用基板の製造方法（以下、本発明に係る第１の製造方法とも言う。）である。
本発明に係る第１の製造方法の構成としては、このような工程を必須として含むものである限り、その他の工程により特に限定されるものではない。
本発明の他の側面は、本発明に係る第１の製造方法を用いて作製された液晶ディスプレイ用基板を備える液晶ディスプレイである。
本発明の他の側面は、金属酸化物を含む透明導電層（下層導電層）を形成する工程と、前記透明導電層上に化合物層を形成する工程と、水素ガス、及び／又は、水素化物のガスを用いて前記化合物層上に絶縁層を形成する工程とを含み、前記絶縁層を形成する工程において、前記化合物層は、前記金属酸化物中の酸素が前記水素ガス、及び／又は、前記水素化物のガスと反応することによって前記金属酸化物中の金属が還元されることを防止する液晶ディスプレイ用基板の製造方法（以下、本発明に係る第２の製造方法とも言う。）である。
本発明に係る第２の製造方法の構成としては、このような工程を必須として含むものである限り、その他の工程により特に限定されるものではない。
なお、本発明に係る第１の製造方法と、本発明に係る第２の製造方法とは、互いに組み合わされてもよい。すなわち、本発明に係る第１の製造方法における前記化合物層は、本発明に係る第２の製造方法における前記化合物層の特徴を併せ持ってもよい。
本発明の他の側面は、本発明に係る第２の製造方法を用いて作製された液晶ディスプレイ用基板を備える液晶ディスプレイである。
以下に、本発明に係る第１及び第２の基板と、本発明に係る第１及び第２の製造方法とにおける好ましい実施形態を示す。以下に示す実施形態は、適宜組み合わされてもよい。
前記化合物層を形成する工程は、プラズマを利用したドライプロセスを含むことが好ましい。このように、プラズマを利用したドライプロセスにより化合物層を形成することにより、化合物層を効率的に形成することができる。
前記金属酸化物は、酸化インジウム錫、酸化亜鉛、及び、酸化アルミニウムからなる群より選ばれる少なくとも一つの金属酸化物であってもよい。これらの金属酸化物を用い、化合物層を形成しなかった場合、上述のように、開口領域が白濁しやすく、それに起因してパネルの透過率が低下しやすい。したがって、本実施形態によれば、パネルの透過率が低下するのを効果的に抑制することができる。
前記絶縁層を形成する工程は、プラズマを利用したドライプロセスを含むことが好ましい。これにより、絶縁膜を効率的に形成することができる。
本発明に係る第１及び第２の基板は各々、前記絶縁層上に形成された透明導電層（以下、このような層を上層導電層とも言う。）を更に備えてもよく、本発明に係る第１及び第２の製造方法は各々、前記絶縁層上に透明導電層（上層導電層）を形成する工程を更に含んでもよい。これらの形態により、上層導電層を画素電極、及び／又は、保持容量用の電極として機能させることができる。また、下層導電層を共通電極、及び／又は、保持容量用の電極として機能させることができる。
本発明によれば、パネルの透過率を向上することができる液晶ディスプレイ用基板、液晶ディスプレイ用基板の製造方法、及び、液晶ディスプレイを実現することができる。
実施形態１の液晶ディスプレイを示す平面模式図である。 図１中のＡ－Ｂ線における断面模式図である。 実施形態２の液晶ディスプレイを示す断面模式図である。 実施形態３の液晶ディスプレイを示す断面模式図である。 実施形態４の液晶ディスプレイを示す平面模式図である。 図５中のＣ－Ｄ線における断面模式図である。 実施形態５の液晶ディスプレイを示す断面模式図である。 実施形態６の液晶ディスプレイを示す断面模式図である。 本発明に係る液晶ディスプレイの製造方法を用いて作製された基板断面のＳＥＭ写真である。 本発明に係る液晶ディスプレイの製造方法を用いて作製された基板表面のＳＥＭ写真である。 化合物層を形成せずに作製された基板断面のＳＥＭ写真である。 化合物層を形成せずに作製された基板表面のＳＥＭ写真である。 本発明者が評価したＴＥＧの平面模式図である。 比較形態１に係るアクティブマトリクス基板を示す断面模式図である。
以下に実施形態を掲げ、本発明を図面に参照して更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。
（実施形態１）
実施形態１の液晶ディスプレイは、アクティブマトリクス駆動方式、かつ、透過型の液晶ディスプレイであり、図１、２に示すように、液晶パネル１０１と、液晶パネル１０１の後方に配置されたバックライト（図示せず）と、液晶パネル１０１、及び、バックライトユニットを駆動、及び、制御する制御部（図示せず）とを備えている。
液晶パネル１０１は、図２に示すように、アクティブマトリクス基板（アレイ基板）１０と、アレイ基板１０に対向する対向基板５０と、基板１０、５０の間に設けられた液晶層６１と、配向膜６２、６３と、偏光板６４、６５とを有している。アレイ基板１０は、液晶ディスプレイの背面側に設けられ、対向基板５０は、観察者側に設けられている。配向膜６２、６３はそれぞれ、基板１０、５０の液晶層６１側の面上に設けられている。偏光板６４、６５はそれぞれ、基板１０、５０の液晶層６１とは反対側の面上に設けられている。偏光板６４、６５は、クロスニコルに配置されている。
本実施形態の表示方式は、縦電界方式であり、電圧印加時に、基板１０、５０の面に対してほぼ垂直な方向に電界（縦電界）が発生する。そして、この縦電界により液晶層６１中の液晶分子（例えばネマチック液晶）の配向が制御される。本実施形態の表示（液晶）モードの具体例としては、例えば、捩れネマチック（Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ：ＴＮ）モード等の水平配向モード、垂直配向捩れネマチック（Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｅｄ　Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ：ＶＡＴＮ）モード等の垂直配向モード等が挙げられる。
基板１０、５０は、液晶ディスプレイの表示領域を取り囲むように設けられたシール材（図示せず）によって互いに貼り合わされている。また、基板１０、５０は、柱状スペーサ等のスペーサ（図示せず）を介して互いに対向している。液晶層６１は、基板１０、５０の間の空隙に液晶材料が封入されることによって形成され、入射した光を変調する層として機能する。
対向基板５０は、図１、２に示すように、ガラス、樹脂等の材料を用いて形成された透明な基板５１と、ブラックマトリクス（ＢＭ）５２と、複数色（例えば、赤、緑、及び、青の３色）のカラーフィルタ（ＣＦ）５３と、ＢＭ５２、及び、ＣＦ５３を覆う透明な共通電極５４とを有している。ＢＭ５２、及び、ＣＦ５３は、基板５１上に形成されている。
本実施形態において、アレイ基板１０に含まれる部材以外の部材については一般的なものを使用することができる。したがって、以下では主にアレイ基板１０について詳述する。
アレイ基板１０は、図１に示すように、互いに平行なソースバスライン１２と、ソースバスライン１２に交差するゲートバスライン１３と、ゲートバスライン１３と平行に設けられた保持容量配線（Ｃｓ配線）１４と、Ｃｓ配線１４に接続された透明導電層（下層導電層）１５と、隣り合うサブ画素の間の領域を遮光する遮光部材１６と、ソースバスライン１２、及び、ゲートバスライン１３が交差する領域付近に設けられたＴＦＴ３０と、ＴＦＴ３０に接続され、画素電極として機能する透明導電層（上層導電層）１７とを有している。下層導電層１５は、ソースバスライン１２及びゲートバスライン１３によって区画される領域内に設けられ、上層導電層１７は、下層導電層１５を覆うように配置されている。
ＴＦＴ３０は、スイッチング素子として機能し、半導体層３１、ゲート電極３２、ソース電極３３、及び、ドレイン電極３４を含んでいる。ゲート電極３２は、ゲートバスライン１３に接続され、ソース電極３３は、ソースバスライン１２に接続され、ドレイン電極３４は、上層導電層（画素電極）１７に接続されている。半導体層３１は、半導体活性層（ｉ層）と、ｉ層上に形成されたコンタクト層（ｎ＋層）とを含み、ソース電極３３、及び、ドレイン電極３４は、ｎ＋層を介してｉ層に接続されている。
図２を参照して、アレイ基板１０の断面構造について詳述する。
アレイ基板１０は、ガラス、樹脂等の材料を用いて形成された透明な基板１１を有し、ゲートバスライン１３、ゲート電極３２、下層導電層１５、及び、遮光部材１６は、基板１１上に形成されている。Ｃｓ配線１４は、下層導電層１５と部分的に重なりながら基板１１上に形成されている。アレイ基板１０は、下層導電層１５上に形成された透明な化合物層１８と、これらの部材を覆う絶縁層１９とを有し、半導体層３１、ソースバスライン１２、ソース電極３３、及び、ドレイン電極３４は、絶縁層１９上に形成されている。絶縁層１９は、ＴＦＴ３０のゲート絶縁膜として機能する。アレイ基板１０は、これらの部材を覆うパッシベーション膜２０を有し、上層導電層１７は、パッシベーション膜２０上に形成されている。
絶縁層１９は、水素ガス、及び／又は、水素化物のガス（水素系ガス）を含む原料ガスを用いて形成される。絶縁層１９の具体例としては、ＳｉＮｘ（ｘ：任意の正の数）層が好適である。
上層導電層１７は、図１に示すように、パッシベーション膜２０に形成されたコンタクトホール２１を通してドレイン電極３４に接続されている。そして、上層導電層１７には、ＴＦＴ３０を介してソースバスライン１２から画像信号が印加される。他方、共通電極５４には、各画素に共通の所定の電圧が印加される。これにより、液晶層６１には、画像信号に応じた電圧が印加される。
また、上層導電層１７は、開口領域内において、下層導電層１５と重畳しており、化合物層１８、絶縁層１９、及び、パッシベーション膜２０は、上層導電層１７、及び、下層導電層１５の間に介在している。そして、下層導電層１５には、Ｃｓ配線１４から各サブ画素に共通の所定の電圧が印加される。したがって、上層導電層１７に画像信号が印加されると、これらの部材によって保持容量が形成される。このように、下層導電層１５は、保持容量用の電極として機能し、上層導電層１７は、画素電極に加えて、保持容量用の電極としても機能する。
下層導電層１５は、１種以上の金属酸化物を含む。その具体的な種類は特に限定されないが、酸化インジウム錫、酸化亜鉛、及び、酸化アルミニウムからなる群より選ばれる少なくとも一つの金属酸化物であってもよい。また、金属酸化物は、Ｏ－Ｈ結合（より詳細には、化合物層１８がなく、絶縁層１９の形成時に水素系ガスと金属酸化物とが反応すると仮定した場合に生成される化合物に含まれる酸素原子と水素原子の共有結合）の結合エネルギーよりも小さな結合エネルギーを有してもよい。また、下層導電層１５が複数種の結合を有する金属酸化物を含む場合は、各結合の結合エネルギーが前記Ｏ－Ｈ結合の結合エネルギーよりも小さくてもよい。こられの金属酸化物を用いる場合、開口領域の白濁、及び、パネルの透過率の低下を特に効果的に抑制することができる。金属酸化物の具体例としては、例えば、ＩＴＯ、ＺｎＯ、ＡｌＯ、これらを含む化合物等が挙げられる。これらの結合エネルギーは、前記Ｏ－Ｈ結合の結合エネルギーよりも小さい。
下層導電層１５は、非晶質状態であってもよいが、結晶状態であることが好ましい。絶縁層１９の形成工程において、処理温度は３００℃（好適には３５０℃）以上に設定されるが、このような温度においても非晶質状態を保つ透明導電膜を用いて下層導電層１５を形成した場合、下層導電層１５の構造は、上記処理温度においても変化せず、開口領域の白濁、及び、パネルの透過率の低下が発生し難いためである。すなわち、上記処理温度において構造が変化する透明導電膜を用いた場合に、開口領域の白濁、及び、パネルの透過率の低下を効果的に抑制することができる。なお現状では、上記処理温度において非晶質状態を保つ透明導電膜としては、ＩＺＯ膜ぐらいしか存在しない。
化合物層１８は、１種以上の化合物を含む層であり、絶縁層１９の形成時に下層導電層１５に含まれる金属酸化物中の酸素が水素系ガスと反応することによって金属酸化物中の金属が還元されるのを防止する。そのため、絶縁層１９を形成するために水素系ガスを用いたドライプロセスを行ったとしても、下層導電層１５の表面が水素系ガスによって還元されるのを防止することができる。したがって、絶縁層１９の表面に凹凸が発生するのを抑制することができる。その結果、開口領域の白濁、及び、パネルの透過率の低下を抑制することができる。
なお、化合物層１８は、金属酸化物中の金属が還元されるのを必ずしも完全に防止する必要はない。パネルの透過率が実用上、許容される範囲内であれば、金属酸化物中の金属は還元されてもよい。
化合物層１８に含まれる化合物の具体的な種類は、化合物層１８が上記機能を発揮し得るものであれば特に限定されないが、好適な具体例としては、フッ化物、塩化物、窒化物、ケイ素の酸化物、ケイ素の酸窒化物、第４族元素（例えば、チタン、ジルコニウム）の酸化物等が挙げられる。これらの化合物の結合エネルギーはいずれも非常に高いため、金属酸化物中の金属が還元されるのを防止することができる。また、これらの化合物の結合エネルギーは、前記Ｏ－Ｈ結合の結合エネルギーよりも大きな結合エネルギーを有する。
フッ化物の具体例としては、例えば、ＣＦ、ＣＯＦ、ＳｉＯＦ、ＣＦ３、Ｃ２Ｈ２ＯＦ、Ｃ３Ｈ３ＯＦ等が挙げられる。塩化物の具体例としては、例えば、ＣＣｌ、ＣＯＣｌ、ＣＣｌ３、Ｃ２Ｈ２ＯＣｌ、Ｃ３Ｈ３ＯＣｌ等が挙げられる。窒化物の具体例としては、例えば、ＳｉＮ、ＳｉＯＮ等が挙げられる。ケイ素の酸化物の具体例としては、例えば、ＳｉＯ等が挙げられ、ケイ素の酸窒化物の具体例としては、例えば、ＳｉＯＮ等が挙げられ、チタンの酸化物の具体例としては、例えば、ＴｉＯ等が挙げられ、ジルコニウムの酸化物の具体例としては、例えば、ＺｒＯ等が挙げられる。なお、化合物層１８は、上述の化合物を複数種含む混合物であってもよい。
また、化合物層１８は、上述のように、前記Ｏ－Ｈ結合の結合エネルギーよりも大きな結合エネルギーを有する化合物を含むことが好ましい。また、化合物層１８が複数種の結合を有する化合物を含む場合は、各結合の結合エネルギーが前記Ｏ－Ｈ結合の結合エネルギーよりも大きいことが好ましい。これらにより、下層導電層１５の表面が水素系ガスによって還元されるのを効果的に防止することができる。
化合物層１８は、導電性を有することが好ましいが、有さなくてもよい。化合物層１８は、下層導電層１５、及び、Ｃｓ配線１４の間に介在するので、化合物層１８が導電性を有さない場合は、下層導電層１５及びＣｓ配線１４の間のコンタクト抵抗が増加することが懸念される。実際にその場合はコンタクト抵抗が悪化するが、後述するように、通常は液晶パネル１０１を問題なく駆動することができる。また、必要に応じて、下層導電層１５、及び、Ｃｓ配線１４が互いに重なり合う領域において、化合物層１８を部分的に除去し、Ｃｓ配線１４を下層導電層１５に直に接触させてもよい。
化合物層１８は、画素の開口領域内に形成されているため、透明性を有する必要がある。透明性の程度は、パネルの透過率が実用上、許容される範囲内であれば特に限定されないが、高ければ高いほど好ましい。
アレイ基板１０の製造方法を以下に示す。まず、基板１１を準備し、そして、以下の工程を行う。
（１）下層導電層の形成工程
スパッタ法を用いて基板１１上に、１種以上の金属酸化物を含む透明導電膜を形成する。次に、フォトリソグラフィー法を用いて透明導電膜をパターニングする。より詳細には、まず、透明導電膜上にフォトレジストを塗布し、フォトレジストの露光及び現像を行い、レジストパターンを形成する。そして、レジストパターンをマスクとして用いて透明導電膜をエッチングする。そして、レジストパターンを剥離することによって下層導電層１５が形成される。
（２）化合物層の形成工程
次に、下層導電層１５上に、膜厚１～５０ｎｍ（好適には４～１０ｎｍ）の化合物層１８を形成する。化合物層１８の形成方法は特に限定されないが、プラズマを利用したドライプロセスが好適である。これにより、効率的に化合物層１８を形成することができる。他方、薬液（例えば、フッ素系の薬液）を用いてウェットプロセスにより化合物層１８を形成することも可能であるが、ドライプロセスを用いる場合に比べ、下層導電層１５の表面が水素系ガスによって還元されるのを防止する効果は小さい。
ドライプロセスを利用する場合の具体的な処理装置としては、例えば、反応性イオンエッチング装置（ＲＩＥ装置）、直流（ＤＣ）スパッタリング装置、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）装置等が挙げられる。なお、ＲＩＥ装置は、本来はエッチングを行うものであるが、原料ガスと反応条件を適宜選択することによって化合物層１８を成膜することが可能である。ケイ素の酸化物、ケイ素の酸窒化物、第４族元素の酸化物等の金属の化合物を化合物層１８が含む場合は、処理装置としては、直流スパッタリング装置及びプラズマＣＶＤ装置が好適である。
化合物層１８の原料ガスについては、所望の化合物に合わせて適宜選択することができる。フッ化物を形成する場合、原料ガスとしては、例えば、ＣＦ４ガス、ＳＦ６ガス等のフッ素系ガスが挙げられる。塩化物を形成する場合、原料ガスとしては、例えば、Ｃｌ２ガス、ＢＣｌ３ガス等の塩素系ガスが挙げられる。塩素系ガスを使用する場合、塩素系ガスの処理後に上記フッ素系ガスを用いた処理を軽く行うことが好ましい。チタン又はジルコニウムの酸化物の材料には、例えば、スパッタ用の一般的なターゲットを用いることができる。
（３）下層配線層の形成工程
次に、スパッタ法を用いて、化合物層１８が形成された基板１１上に金属膜を形成する。金属膜の材料としては、モリブデン等の高融点金属、アルミニウム等の低抵抗金属等が挙げられる。次に、フォトリソグラフィー法を用いて金属膜をパターニングする。より詳細には、まず、金属膜上にフォトレジストを塗布し、フォトレジストの露光及び現像を行い、レジストパターンを形成する。そして、レジストパターンをマスクとして用いて金属膜をエッチングする。そして、レジストパターンを剥離することによって、ゲートバスライン１３、ゲート電極３２、遮光部材１６等の下層配線層が形成される。
（４）絶縁層、及び、アモルファスシリコン層の形成工程
次に、プラズマを利用したドライプロセス（好適にはプラズマＣＶＤ法）により、３００℃（好適には３５０℃）以上の処理温度で絶縁膜を形成する。この絶縁膜の原料ガスとしては、水素系ガスを用いる。水素系ガスの具体例としては、例えば、ＳｉＨ４ガス、Ｈ２ガス、ＮＨ３ガス等が挙げられる。
このとき、チャンバー内の温度は上昇し、下層導電層１５も加熱される。チャンバー内の温度が下層導電層１５の結晶化温度よりも高い場合は、この段階で、下層導電層１５は、結晶化される。
なお、下層導電層１５を結晶化する方法は、以下の方法であってもよい。第１の方法は、結晶化温度以上の温度で結晶状態の透明導電膜を成膜し、この膜から下層導電層１５を形成する方法である。第２の方法は、結晶化温度未満の温度で非晶質状態の透明導電膜を成膜し、この膜を結晶化温度以上の温度で焼成して結晶化させ、この結晶化された膜から下層導電層１５を形成する方法である。
絶縁膜の形成後、同じチャンバー内で、続けて、アモルファスシリコン膜と、リンがドープされたアモルファスシリコン膜（ｎ＋膜）とを順次形成する。その後、フォトリソグラフィー法を用いて両シリコン膜をパターニングし、アモルファスシリコン層が形成される。
次に、フォトリソグラフィー法を用いて絶縁膜をパターニングし、絶縁層１９が形成される。
（５）上層配線層の形成工程、及び、チャネルエッチング工程
次に、スパッタ法を用いて金属膜を形成する。金属膜の材料としては、モリブデン等の高融点金属、アルミニウム等の低抵抗金属等が挙げられる。次に、フォトリソグラフィー法を用いて金属膜をパターニングする。より詳細には、まず、金属膜上にフォトレジストを塗布し、フォトレジストの露光及び現像を行い、レジストパターンを形成する。そして、レジストパターンをマスクとして用いて金属膜をエッチングする。次に、このレジストパターンをマスクとして用いてアモルファスシリコン層の一部（より詳細にはｎ＋膜の露出部）をエッチングする。そして、レジストパターンを剥離することによって、ソースバスライン１２、ソース電極３３、ドレイン電極３４等の上層配線層が形成される。また、ｉ層、及び、ｎ＋層を含む半導体層３１が形成される。
（６）パッシベーション膜の形成工程
次に、プラズマＣＶＤ法を用いてＳｉＮｘ膜を形成する。そして、フォトリソグラフィー法を用いてＳｉＮｘ膜をパターニングすることによって、パッシベーション膜２０、及び、コンタクトホール２１を形成する。
（７）上層導電層の形成工程
次に、スパッタ法を用いて透明導電膜を形成する。そして、フォトリソグラフィー法を用いて透明導電膜をパターニングすることによって上層導電層（画素電極）１７を形成する。
（８）ベーク工程
最後に、ベーク工程を行ってアレイ基板１０が完成する。
以上説明したように、本実施形態によれば、絶縁層１９の形成時に、下層導電層１５の表面が水素系ガスによって還元されるのを抑制することができる。したがって、絶縁層１９の表面に凹凸が発生するのを抑制することができる。その結果、開口領域の白濁、及び、パネルの透過率の低下を抑制することができる。
（実施形態２）
本実施形態の液晶ディスプレイは、以下の点を除いて、実施形態１の液晶ディスプレイと実質的に同じである。本実施形態においては、図３に示すように、化合物層１８が、Ｃｓ配線１４等の下層配線層上に形成されている。また、化合物層１８は、上記（３）の工程において、下層配線層用の金属膜のエッチング後、又は、下層配線層用のレジストパターンの剥離後に形成される。本実施形態によっても実施形態１と同様の効果を奏することができる。また、下層導電層１５は、Ｃｓ配線１４と直に接することから、両者の間のコンタクト抵抗を小さくすることができる。
（実施形態３）
本実施形態の液晶ディスプレイは、以下の点を除いて、実施形態１の液晶ディスプレイと実質的に同じである。本実施形態においては、図４に示すように、下層導電層１５がＣｓ配線１４等の下層配線層上に形成されている。すなわち、Ｃｓ配線１４等の下層配線層、下層導電層１５、及び、化合物層１８がこの順に形成される。本実施形態によっても実施形態１と同様の効果を奏することができる。また、下層導電層１５は、Ｃｓ配線１４と直に接することから、両者の間のコンタクト抵抗を小さくすることができる。
（実施形態４）
本実施形態の液晶ディスプレイは、以下で説明することを除いて、実施形態１の液晶ディスプレイと実質的に同じである。
本実施形態の液晶ディスプレイは、フィールドフリンジスイッチング（Ｆｉｅｌｄ　Ｆｒｉｎｇｅ　Ｓｗｉｔｃｈｉｎｇ：ＦＦＳ）モードの液晶ディスプレイであり、共通電極５４を備えておらず、図５、６に示すように、上層導電層１７の代わりに上層導電層２１７を備えている。
上層導電層２１７は、互いに平行なスリット２１７Ｓを有することを除いて上層導電層１７と同じである。上層導電層２１７に画像信号が印加されると、上層導電層２１７から下層導電層１５に向かって放物線状に電気力線が発生する。その結果、液晶層６１には、画像信号に応じた電圧が印加される。また、上層導電層２１７、及び、下層導電層１５が互いに重なる領域には保持容量が形成される。このように、本実施形態では、下層導電層１５は、保持容量用の電極に加えて、液晶層６１に電圧を印加するための共通電極としても機能する。
また、本実施形態の表示方式は、横電界方式であり、電圧印加時に、基板１０、５０の面に対して平行な電界成分を多く含む電界（横電界）が発生する。そして、この横電界により液晶層６１中の液晶分子（例えばネマチック液晶）の配向が制御される。
本実施形態によっても実施形態１と同様の効果を奏することができる。
（実施形態５）
本実施形態の液晶ディスプレイは、以下の点を除いて、実施形態１の液晶ディスプレイと実質的に同じである。本実施形態は、図７に示すように、基板１１の全面上に形成されていた化合物層１８の代わりに、パターニングされた化合物層３１８を備える。化合物層３１８の形成方法は、以下の通りである。まず、スパッタ法を用いて基板１１上に、１種以上の金属酸化物を含む透明導電膜を形成する。次に、透明導電膜の全面上に化合物層を形成し、透明導電膜及び化合物層の積層膜を形成する。次に、フォトリソグラフィー法を用いてこの積層膜をパターニングする。より詳細には、まず、積層膜上にフォトレジストを塗布し、フォトレジストの露光及び現像を行い、レジストパターンを形成する。そして、レジストパターンをマスクとして用いて積層膜をエッチングする。本実施形態によっても実施形態１と同様の効果を奏することができる。
（実施形態６）
本実施形態の液晶ディスプレイは、以下の点を除いて、実施形態３の液晶ディスプレイと実質的に同じである。本実施形態は、図８に示すように、基板１１上の全面上に形成されていた化合物層１８の代わりに、パターニングされた化合物層４１８を備える。化合物層４１８の形成方法は、以下の通りである。Ｃｓ配線１４等の下層配線層を形成した後、スパッタ法を用いて基板１１上に、１種以上の金属酸化物を含む透明導電膜を形成する。次に、透明導電膜の全面上に化合物層を形成し、透明導電膜及び化合物層の積層膜を形成する。次に、フォトリソグラフィー法を用いてこの積層膜をパターニングする。より詳細には、まず、積層膜上にフォトレジストを塗布し、フォトレジストの露光及び現像を行い、レジストパターンを形成する。そして、レジストパターンをマスクとして用いて積層膜をエッチングする。本実施形態によっても実施形態１及び３と同様の効果を奏することができる。
実施形態５、６で説明したように、各実施形態において、化合物層は、パターニングされていてもよく、例えば、絶縁層１９の形成用の絶縁膜と一緒にパターニングされていてもよい。
なお、上述した各実施形態では、下層導電層は、保持容量用の電極、及び／又は、共通電極として機能しているが、下層導電層の機能及び用途はこれらに特に限定されない。
また、各実施形態は、反射型、又は、半透過型の液晶ディスプレイであってもよいし、パッシブ駆動方式の液晶ディスプレイであってもよい。更に、各実施形態における具体的な表示モードは特に限定されず、適宜設定することができ、配向分割されたモードであってもよい。上述したモード以外の表示モードしては、例えば、マルチドメイン垂直配向モード（Ｍｕｌｔｉ－ｄｏｍａｉｎ　Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ：ＭＶＡ）モード、面内スイッチング（Ｉｎ　Ｐｌａｎｅ　Ｓｗｉｔｃｈｉｎｇ：ＩＰＳ）モード、光学補償複屈折（Ｏｐｔｉｃａｌｌｙ　Ｃｏｍｐｅｎｓａｔｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ：ＯＣＢ）モード等が挙げられる。
そして、上述した実施形態は、本発明の要旨を逸脱しない範囲において、適宜組み合わされてもよい。
（実施例１）
実施例１の液晶ディスプレイとして、図１、２に示した実施形態１の液晶ディスプレイを作製した。以下、その製造方法を説明する。
まず、アレイ基板の製造方法を説明する。はじめにガラス基板を準備した。次に、スパッタ法を用いてガラス基板上にＩＴＯ膜（膜厚：５０ｎｍ）を形成した。次に、フォトリソグラフィー法を用いてＩＴＯ膜をパターニングし、下層導電層を形成した。
次に、原料ガスとしてＣＦ４ガスを用い、以下の条件にて、下層導電層が形成されたガラス基板をドライ処理した。処理装置としては、４００×５００ｍｍサイズの基板用のＲＩＥプラズマドライエッチ装置を用いた。その結果、化合物層（膜厚：略４ｎｍ）が形成された。この化合物層の組成をオージェ電子分光分析により分析したところ、この層は、ＣＦ、ＣＯＦ、ＣＦ３、Ｃ２Ｈ２ＯＦ、及び、Ｃ３Ｈ３ＯＦが混合された層であることがわかった。また、ＳＥＭ観察の結果、化合物層は、微細な粒子が堆積した層であった。
パワー　　　：　１５００Ｗ
圧力　　　　：　８０ｍＴｏｒｒ
ＣＦ４流量　：　３５０ｓｃｃｍ
Ｏ２流量　　：　１５０ｓｃｃｍ
（ＣＦ４流量：Ｏ２流量＝７：３）
処理時間　　：　３０ｓｅｃ
なお、ここでは、４００×５００ｍｍサイズの基板を処理するチャンバーの容積を基準にしてパワーの値を設定したが、パワーの値は、チャンバーの容積に応じて適宜変更することが好ましい。
次に、スパッタ法を用いてガラス基板上にＭｏ膜（膜厚：５０ｎｍ）、Ａｌ膜（膜厚：２００ｎｍ）、及び、Ｍｏ膜（膜厚：１００ｎｍ）を順次形成し、積層膜を形成した。次に、フォトリソグラフィー法を用いて積層膜をパターニングし、ゲートバスライン、ゲート電極、Ｃｓ配線、及び、遮光部材を形成した。
次に、プラズマＣＶＤ装置を用い、以下の条件にて、プラズマＣＶＤ処理を行った。原料ガスとしては、ＳｉＨ４ガス、Ｎ２ガス、及び、ＮＨ３ガスを用いた。その結果、ＳｉＮ膜（膜厚：４１０ｎｍ）が形成された。
パワー　　　　：　２５００Ｗ
圧力　　　　　：　１５００ｍＴｏｒｒ
ＳｉＨ４流量　：　６５０ｓｃｃｍ
Ｎ２流量　　　：　７０００ｓｃｃｍ
ＮＨ３流量　　：　２４００ｓｃｃｍ
温度　　　　　：　３５０℃
このとき、下層導電層上には上記フッ化物を含む化合物層が形成されており、フッ化物の結合エネルギーは非常に高いため、下層導電層の還元反応は起こらないと考えられる。またこのとき、チャンバー内の温度は上昇し、下層導電層も加熱される。ＩＴＯ膜は、２００℃を超えると結晶状態になることから、この段階で、下層導電層は、結晶化される。なお、このとき、化合物層は、水素系ガスであるＳｉＨ４ガス、及び、ＮＨ３ガスとは反応しない。
ＳｉＮ膜の形成後、同じチャンバー内で、続けて、アモルファスシリコン膜と、リンがドープされたアモルファスシリコン膜（ｎ＋膜）とを順次形成した。その後、フォトリソグラフィー法を用いて両シリコン膜をパターニングし、アモルファスシリコン層を形成した。
次に、フォトリソグラフィー法を用いてｎ＋膜の一部をエッチングし、ｉ層、及び、ｎ＋層を含む半導体層を形成し、次に、フォトリソグラフィー法を用いてＳｉＮ膜の不要な部分を除去し、絶縁層を形成した。
次に、スパッタ法を用いてＭｏ膜（膜厚：５０ｎｍ）、Ａｌ膜（膜厚：１５０ｎｍ）、及び、Ｍｏ膜（膜厚：１５０ｎｍ）を順次形成し、積層膜を形成した。次に、フォトリソグラフィー法を用いて、積層膜のパターニングを行った。このようにして、ソースバスライン、ソース電極、及び、ドレイン電極を形成した。
次に、プラズマＣＶＤ装置を用いてＳｉＮ膜（膜厚：５００ｎｍ）を形成した。そして、フォトリソグラフィー法を用いてＳｉＮ膜をパターニングすることによって、パッシベーション膜、及び、コンタクトホールを形成した。
次に、スパッタ法を用いてＩＺＯ膜（膜厚：５０ｎｍ）を形成した。次に、フォトリソグラフィー法を用いてＩＺＯ膜をパターニングし、上層導電層（画素電極）を形成した。
そして、ベーク工程を行ってアレイ基板を作製した。
その後、一般的な製造フローに従って本実施例の液晶ディスプレイを作製した。
（比較例１）
化合物層の形成工程において、処理装置のパワーを５００Ｗに変更したこと以外は、実施例１と同様にして比較例１の液晶ディスプレイを作製した。
（実施例２）
化合物層の形成工程において、処理装置のパワーを８００Ｗに変更したこと以外は、実施例１と同様にして実施例２の液晶ディスプレイを作製した。
（実施例３）
化合物層の形成工程において、処理装置のパワーを２０００Ｗに変更したこと以外は、実施例１と同様にして実施例３の液晶ディスプレイを作製した。
（実施例４）
化合物層の形成工程において、圧力を３０ｍＴｏｒｒに変更したこと以外は、実施例１と同様にして実施例４の液晶ディスプレイを作製した。
（実施例５）
化合物層の形成工程において、圧力を１５０ｍＴｏｒｒに変更したこと以外は、実施例１と同様にして実施例５の液晶ディスプレイを作製した。
（実施例６）
化合物層の形成工程において、圧力を２００ｍＴｏｒｒに変更したこと以外は、実施例１と同様にして実施例６の液晶ディスプレイを作製した。
（比較例２）
化合物層の形成工程において、圧力を３００ｍＴｏｒｒに変更したこと以外は、実施例１と同様にして比較例２の液晶ディスプレイを作製した。
（実施例７）
化合物層の形成工程において、ＣＦ４流量とＯ２流量の比率を４：１（ＣＦ４流量：Ｏ２流量）に変更したこと以外は、実施例１と同様にして実施例７の液晶ディスプレイを作製した。
（実施例８）
化合物層の形成工程において、ＣＦ４流量とＯ２流量の比率を３：２（ＣＦ４流量：Ｏ２流量）に変更したこと以外は、実施例１と同様にして実施例８の液晶ディスプレイを作製した。
（実施例９）
化合物層の形成工程において、ＣＦ４流量とＯ２流量の比率を１：１（ＣＦ４流量：Ｏ２流量）に変更したこと以外は、実施例１と同様にして実施例９の液晶ディスプレイを作製した。
（比較例３）
化合物層の形成工程において、ＣＦ４流量とＯ２流量の比率を２：３（ＣＦ４流量：Ｏ２流量）に変更したこと以外は、実施例１と同様にして比較例３の液晶ディスプレイを作製した。
（実施例１０）
化合物層の形成工程において、処理時間を５ｓｅｃに変更したこと以外は、実施例１と同様にして実施例１０の液晶ディスプレイを作製した。
（実施例１１）
化合物層の形成工程において、処理時間を１５ｓｅｃに変更したこと以外は、実施例１と同様にして実施例１１の液晶ディスプレイを作製した。
（実施例１２）
化合物層の形成工程において、処理時間を６０ｓｅｃに変更したこと以外は、実施例１と同様にして実施例１２の液晶ディスプレイを作製した。
各実施例、及び、比較例について、アレイ基板の表面に凹凸が発生しているか否か、また、白濁が発生しているか否かを確認した結果を下記表１～４に示す。表１～４において、表面の凹凸、及び、白濁の発生が抑制された場合を○で、抑制されなかった場合を×で示す。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
Figure JPOXMLDOC01-appb-T000003
Figure JPOXMLDOC01-appb-T000004
その結果、実施例１～１２の液晶ディスプレイでは、表面の凹凸、及び、白濁の発生を抑制されていることがわかった。一方、比較例１～３の液晶ディスプレイでは、表面の凹凸、及び、白濁の発生を抑制できなかった。これは、比較例１～３の条件では、化合物層が形成されなかったためと考えられる。実際にオージェ電子分光分析を行った結果、比較例１～３では、化合物の存在を確認できなかった。
また、実施例１と同様にして、ガラス基板上にＩＴＯ膜、化合物層、及び、絶縁膜がこの順に形成された基板を作製し、この基板をＳＥＭにより観察した。その結果、図９、１０に示すように、絶縁膜表面に凹凸は発生せず、表面は平坦であった。また、図９では確認できないが、更に倍率を上げて観察すると、ＩＴＯ膜と絶縁膜の間の界面に化合物層の粒子が存在することが確認できた。
また、化合物層を形成しなかったことを除いて実施例１と同様にして、ガラス基板上にＩＴＯ膜、及び、絶縁膜がこの順に形成された基板を作製し、この基板をＳＥＭにより観察した。その結果、この基板では、図１１に示すように、ＩＴＯ膜上に金属粒子が凝集しており、図１１、１２に示すように、絶縁膜表面に凹凸が発生していることが確認できた。
更に、実施例１と同様にして、図１３に示すようなＴＥＧ（Ｔｅｓｔ　Ｅｌｅｍｅｎｔ　Ｇｒｏｕｐ）７０を作製し、下層導電層及びＣｓ配線の間のコンタクト抵抗を評価した。ＴＥＧ７０は、接続端子として機能するパッド７１と、透明導電層７２と、透明導電層７２を直列に接続するための接続部材７３と、パッド７１を透明導電層７２に接続するための接続部材７４とを含む。透明導電層７２は、下層導電層と同様にして形成し、接続部材７３、７４は、Ｃｓ配線等の下層配線層と同様にして形成した。また、透明導電層７２と接続部材７３、７４との間には、化合物層を形成した。その結果、化合物層を形成することによって下層導電層及びＣｓ配線のコンタクト抵抗は悪化するが、液晶パネルの駆動には問題ないことが確認できた。
（実施例１３）
化合物層の形成工程において、処理装置として６８０×８８０ｍｍサイズの基板用のＲＩＥプラズマドライエッチ装置を用い、処理装置のパワーを４０００Ｗに変更したこと以外は、実施例１と同様にして実施例１３の液晶ディスプレイを作製した。なお、ここでは、６８０×８８０ｍｍサイズの基板を処理するチャンバーの容積を基準にしてパワーの値を設定したが、パワーの値は、チャンバーの容積に応じて適宜変更することが好ましい。
実施例１３によっても、アレイ基板表面の凹凸、及び、白濁の発生を抑制することができた。
（実施例１４）
実施例１４の液晶ディスプレイとして、図３に示した実施形態２の液晶ディスプレイを作製した。以下、その製造方法を説明する。
まず、アレイ基板の製造方法を説明する。はじめにガラス基板を準備した。次に、スパッタ法を用いてガラス基板上にＩＴＯ膜（膜厚：５０ｎｍ）を形成した。次に、フォトリソグラフィー法を用いてＩＴＯ膜をパターニングし、下層導電層を形成した。
次に、スパッタ法を用いてガラス基板上にＭｏ膜（膜厚：５０ｎｍ）、Ａｌ膜（膜厚：２００ｎｍ）、及び、Ｍｏ膜（膜厚：１００ｎｍ）を順次形成し、積層膜を形成した。次に、フォトリソグラフィー法を用いて積層膜をパターニングし、ゲートバスライン、ゲート電極、Ｃｓ配線、及び、遮光部材を形成した。
次に、スパッタ法を用いてガラス基板上に、化合物層形成用に膜厚５０ｎｍのＳｉＯＮ膜を成膜した。
次に、プラズマＣＶＤ装置を用い、実施例１と同様の条件にて、ＳｉＮ膜（膜厚：４１０ｎｍ）を形成した。
ＳｉＮ膜の形成後、同じチャンバー内で、続けて、アモルファスシリコン膜と、リンがドープされたアモルファスシリコン膜（ｎ＋膜）とを順次形成した。その後、フォトリソグラフィー法を用いて両シリコン膜をパターニングし、アモルファスシリコン層を形成した。
次に、フォトリソグラフィー法を用いてｎ＋膜の一部をエッチングし、ｉ層、及び、ｎ＋層を含む半導体層を形成し、次に、フォトリソグラフィー法を用いてＳｉＮ膜及びＳｉＯＮ膜の不要な部分を除去し、絶縁層及び化合物層を形成した。
この後、実施例１と同様にして残りの部材を形成してアレイ基板を作製した。そして、一般的な製造フローに従って本実施例の液晶ディスプレイを作製した。
実施例１４によっても、アレイ基板表面の凹凸、及び、白濁の発生を抑制することができた。
本願は、２０１１年７月２２日に出願された日本国特許出願２０１１－１６１２８９号を基礎として、パリ条約ないし移行する国における法規に基づく優先権を主張するものである。該出願の内容は、その全体が本願中に参照として組み込まれている。
１０：アレイ基板
１１：基板
１２：ソースバスライン
１３：ゲートバスライン
１４：保持容量配線（Ｃｓ配線）
１５：透明導電層（下層導電層）
１６：遮光部材
１７、２１７：透明導電層（上層導電層、画素電極）
１８、３１８、４１８：化合物層
１９：絶縁層
２０：パッシベーション膜
２１：コンタクトホール
３０：ＴＦＴ
３１：半導体層
３２：ゲート電極
３３：ソース電極
３４：ドレイン電極
５０：対向基板
５１：基板
５２：ブラックマトリクス（ＢＭ）
５３：カラーフィルタ（ＣＦ）
５４：共通電極
６１：液晶層
６２、６３：配向膜
６４、６５：偏光板
７０：ＴＥＧ
７１：パッド
７２：透明導電層
７３、７４：接続部材
１０１：液晶パネル
２１７Ｓ：スリット

Claims (20)

  1. 金属酸化物を含む透明導電層と、
    前記透明導電層上に形成された化合物層と、
    水素ガス、及び／又は、水素化物のガスを用いて前記化合物層上に形成された絶縁層とを備え、
    前記化合物層は、フッ化物、塩化物、窒化物、ケイ素の酸化物、ケイ素の酸窒化物、及び、第４族元素の酸化物からなる群より選ばれる少なくとも一つの化合物を含む液晶ディスプレイ用基板。
  2. 前記金属酸化物は、酸化インジウム錫、酸化亜鉛、及び、酸化アルミニウムからなる群より選ばれる少なくとも一つの金属酸化物である請求項１記載の液晶ディスプレイ用基板。
  3. 前記絶縁層上に形成された透明導電層を更に備える請求項１又は２記載の液晶ディスプレイ用基板。
  4. 請求項１～３のいずれかに記載の液晶ディスプレイ用基板を備える液晶ディスプレイ。
  5. 金属酸化物を含む透明導電層と、
    前記透明導電層上に形成された化合物層と、
    水素ガス、及び／又は、水素化物のガスを用いて前記化合物層上に形成された絶縁層とを備え、
    前記化合物層は、前記金属酸化物中の酸素が前記水素ガス、及び／又は、前記水素化物のガスと反応することによって前記金属酸化物中の金属が還元されることを防止する液晶ディスプレイ用基板。
  6. 前記金属酸化物は、酸化インジウム錫、酸化亜鉛、及び、酸化アルミニウムからなる群より選ばれる少なくとも一つの金属酸化物である請求項５記載の液晶ディスプレイ用基板。
  7. 前記絶縁層上に形成された透明導電層を更に備える請求項５又は６記載の液晶ディスプレイ用基板。
  8. 請求項５～７のいずれかに記載の液晶ディスプレイ用基板を備える液晶ディスプレイ。
  9. 金属酸化物を含む透明導電層を形成する工程と、
    前記透明導電層上に化合物層を形成する工程と、
    水素ガス、及び／又は、水素化物のガスを用いて前記化合物層上に絶縁層を形成する工程とを含み、
    前記化合物層は、フッ化物、塩化物、窒化物、ケイ素の酸化物、ケイ素の酸窒化物、及び、第４族元素の酸化物からなる群より選ばれる少なくとも一つの化合物を含む液晶ディスプレイ用基板の製造方法。
  10. 前記化合物層を形成する工程は、プラズマを利用したドライプロセスを含む請求項９記載の液晶ディスプレイ用基板の製造方法。
  11. 前記金属酸化物は、酸化インジウム錫、酸化亜鉛、及び、酸化アルミニウムからなる群より選ばれる少なくとも一つの金属酸化物である請求項９又は１０記載の液晶ディスプレイ用基板の製造方法。
  12. 前記絶縁層を形成する工程は、プラズマを利用したドライプロセスを含む請求項９～１１のいずれかに記載の液晶ディスプレイ用基板の製造方法。
  13. 前記絶縁層上に透明導電層を形成する工程を更に含む請求項９～１２のいずれかに記載の液晶ディスプレイ用基板の製造方法。
  14. 請求項９～１３のいずれかに記載の液晶ディスプレイ用基板の製造方法を用いて作製された液晶ディスプレイ用基板を備える液晶ディスプレイ。
  15. 金属酸化物を含む透明導電層を形成する工程と、
    前記透明導電層上に化合物層を形成する工程と、
    水素ガス、及び／又は、水素化物のガスを用いて前記化合物層上に絶縁層を形成する工程とを含み、
    前記絶縁層を形成する工程において、前記化合物層は、前記金属酸化物中の酸素が前記水素ガス、及び／又は、前記水素化物のガスと反応することによって前記金属酸化物中の金属が還元されることを防止する液晶ディスプレイ用基板の製造方法。
  16. 前記化合物層を形成する工程は、プラズマを利用したドライプロセスを含む請求項１５記載の液晶ディスプレイ用基板の製造方法。
  17. 前記金属酸化物は、酸化インジウム錫、酸化亜鉛、及び、酸化アルミニウムからなる群より選ばれる少なくとも一つの金属酸化物である請求項１５又は１６記載の液晶ディスプレイ用基板の製造方法。
  18. 前記絶縁層を形成する工程は、プラズマを利用したドライプロセスを含む請求項１５～１７のいずれかに記載の液晶ディスプレイ用基板の製造方法。
  19. 前記絶縁層上に透明導電層を形成する工程を更に含む請求項１５～１８のいずれかに記載の液晶ディスプレイ用基板の製造方法。
  20. 請求項１５～１９のいずれかに記載の液晶ディスプレイ用基板の製造方法を用いて作製された液晶ディスプレイ用基板を備える液晶ディスプレイ。
PCT/JP2012/067882 2011-07-22 2012-07-13 液晶ディスプレイ用基板、液晶ディスプレイ用基板の製造方法、及び、液晶ディスプレイ WO2013015133A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-161289 2011-07-22
JP2011161289 2011-07-22

Publications (1)

Publication Number Publication Date
WO2013015133A1 true WO2013015133A1 (ja) 2013-01-31

Family

ID=47600984

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/067882 WO2013015133A1 (ja) 2011-07-22 2012-07-13 液晶ディスプレイ用基板、液晶ディスプレイ用基板の製造方法、及び、液晶ディスプレイ

Country Status (1)

Country Link
WO (1) WO2013015133A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS599962A (ja) * 1982-07-08 1984-01-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2001059976A (ja) * 1999-06-30 2001-03-06 Hyundai Electronics Ind Co Ltd 液晶表示装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS599962A (ja) * 1982-07-08 1984-01-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2001059976A (ja) * 1999-06-30 2001-03-06 Hyundai Electronics Ind Co Ltd 液晶表示装置及びその製造方法

Similar Documents

Publication Publication Date Title
KR101248459B1 (ko) 액정표시장치 및 그 제조방법
US9461077B2 (en) Active matrix substrate and method for manufacturing the same
US10120246B2 (en) Manufacturing method of IPS array substrate and IPS array substrate
EP2899588A1 (en) Liquid crystal display
JPH10153796A (ja) 液晶表示装置及びその作製方法
TWI582838B (zh) 一種液晶顯示面板陣列基板的製作方法
US8531637B2 (en) Liquid crystal display device and manufacturing method thereof
JP6501514B2 (ja) 薄膜トランジスタ基板およびその製造方法
CN107112367B (zh) 薄膜晶体管基板、薄膜晶体管基板的制造方法、液晶显示装置
JP2008089994A (ja) 画像表示装置およびその製造方法
JP4875702B2 (ja) 半透過型液晶表示装置及びその製造方法
WO2015087585A1 (ja) 液晶表示装置
US10082715B2 (en) Conductive element and liquid crystal display element
WO2013015133A1 (ja) 液晶ディスプレイ用基板、液晶ディスプレイ用基板の製造方法、及び、液晶ディスプレイ
KR101962917B1 (ko) 액정 디스플레이 장치와 이의 제조방법
US20120257133A1 (en) Manufacturing method of liquid crystal display device and liquid crystal display device
JP5318269B2 (ja) 液晶表示装置
KR101894552B1 (ko) 폭이 다른 화소전극이 형성된 액정표시소자
JP4871507B2 (ja) 液晶表示装置とその製造方法
WO2011155470A1 (ja) 液晶表示装置及び液晶表示装置の製造方法、並びに液晶表示装置用電極基板
JP4920119B2 (ja) アクティブマトリクス型液晶表示装置
JP4955134B2 (ja) アクティブマトリクス型液晶表示装置
JP4940374B2 (ja) 液晶表示装置
JP5235236B2 (ja) 液晶表示装置
JP5322357B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12817432

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12817432

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP