KR20000077256A - 입력 신호에 동기되는 신호를 발진하는 자기 동조 발진기 - Google Patents

입력 신호에 동기되는 신호를 발진하는 자기 동조 발진기 Download PDF

Info

Publication number
KR20000077256A
KR20000077256A KR1020000025573A KR20000025573A KR20000077256A KR 20000077256 A KR20000077256 A KR 20000077256A KR 1020000025573 A KR1020000025573 A KR 1020000025573A KR 20000025573 A KR20000025573 A KR 20000025573A KR 20000077256 A KR20000077256 A KR 20000077256A
Authority
KR
South Korea
Prior art keywords
signal
control
frequency
input
input signal
Prior art date
Application number
KR1020000025573A
Other languages
English (en)
Other versions
KR100333428B1 (ko
Inventor
모리켄지
Original Assignee
가네코 히사시
닛폰 덴키 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네코 히사시, 닛폰 덴키 주식회사 filed Critical 가네코 히사시
Publication of KR20000077256A publication Critical patent/KR20000077256A/ko
Application granted granted Critical
Publication of KR100333428B1 publication Critical patent/KR100333428B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00—Oscillators
    • Y10S331/02—Phase locked loop having lock indicating or detecting means

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

발진 회로는 주파수가 가변되는 입력 신호와 프리러닝 발진 신호(free-running oscillation signal)(105)간 위상차를 2단계 전압 주파수 제어를 통해 제거하며, 주파수 비교기(16), 검출기(18), 플립플롭(20)은 카운터와 함께 동작하여 입력 전압 제어 발진기의 제어 범위를 주파수 근처로 변경한 후, 위상 비교기(15)는 프리러닝 발진 신호와 입력 신호간 위상 비교를 통해서 프리러닝 발진 신호를 입력 신호에 동기되게 함으로서, 전압 제어 발진기(14)의 전압 주파수 특성이 설계 범위에서 벗어날지라도, 제조업자가 발진 회로로부터 외부 조정기를 삭제할 수 있도록 제 1 단계 제어를 통해 편차를 해결한다.

Description

입력 신호에 동기되는 신호를 발진하는 자기 동조 발진기{Self-tunable oscillator for oscillating signal synchronous with input signal}
본 발명은 발진기에 관한 것으로, 특히 입력 신호에 동기되는 발진 신호용 발진기에 관한 것이다.
모니터 디스플레이는 통상 개인용 컴퓨터에 접속된다. 비디오 신호는 모니터 디스플레이에 공급되며, 예로서 VGA(가변 그래픽 어레이) 혹은 SVGA(슈퍼 가변 그래픽 어레이)로 정의된 화소수에 따라 동기 주파수들의 화상을 전달한다. 비디오 신호가 서로 다른 동기 주파수들로 모니터 디스플레이에 공급될지라도, 모니터 디스플레이 스크린에 화상의 크기 및 위치가 안정되어야 한다. 이러한 이유로, 서로 다른 주파수들로 공급되는 비디오 신호에 멀티-싱크 모니터 디스플레이가 널리 사용된다.
반도체 칩에 동기 신호 처리 회로가 집적되고 반도체 집적 회로 장치는 멀티-싱크 모니터 디스플레이 내에 탑재된다. 동기 신호 처리 회로는 수평 출력 주파수에 대해 자동 조정을 달성하며 자동 수평 주파수 조정 회로는 프리러닝(free-running) 발진 주파수가 수평 입력 주파수에 따르게 하기 위해서 수평 입력 주파수의 변동에 응한다. 자유 계속 발진 신호의 위상 및 주파수는 수평 입력 신호와 일치한다.
도 1은 종래의 자동 수평 주파수 조정 회로를 도시한 것이다. 종래의 자동 수평 주파수 조정 회로는 카운터(51), 디지털 아날로그 변환기(52), 전압 제어 발진기(53) 및 위상 비교기(54)를 포함한다. 카운터(51)는 디지털 아날로그 변환기(52)에 접속되고 이 변환기는 전압 제어 발진기(53)에 접속된다. 전압 제어 발진기(53) 및 신호 입력 노드는 위상 비교기에 접속되고, 위상 비교기(54)는 입력 노드(101)에 입력 신호와 자유 계속 발진 신호(503)간 비교를 통해 발진 주파수를 조정한다.
종래의 자동 수평 주파수 조정 회로는 다음과 같이 행동한다. 도 2는 입력 주파수와 제어 전압 신호(502)간 관계를 도시한 것이다. 디지털 아날로그 변환기(52)는 입력 주파수에 따라 제어 전압 신호(502)의 진폭을 선형으로 증가시키며, 카운터(51) 및 디지털 아날로그 변환기(52)는 입력 주파수를 기준으로 제어 전압 신호(502)의 진폭을 유일하게 결정한다. 한편, 제어 전압 신호(502)와 프리러닝 발진 신호(503)간 관계를 도 3에 도시하였다. 주파수 f0는 제어 전압 신호(502)의 진폭에 따라 선형으로 증가된다. 따라서, 전압 제어 발진기(52)는 제어 전압 신호의 진폭을 기준으로 프리러닝 발진 주파수를 고유하게 결정한다. 플롯의 기울기가 적합하게 조정될 때, 전압 제어 발진기(53)는 입력 주파수와 일치되게 프리러닝 발진 신호(503)의 주파수를 변경한다.
종래의 자동 수평 주파수 조정 회로에서 문제는 제조 공정을 완료한 후에 사후 조정해야 한다는 것이다. 구체적으로, 전압 제어 발진기(53)는 프리러닝 신호를 위해서 반복하여 캐패시터를 충방전한다. 종래의 자동 수평 주파수 조정 회로의 회로 구성 요소는 제조 공정을 통해 반도체 칩에 집적되고, 캐패시터는 반도체 칩 상에 또한 형성된다. 그러나, 정전 용량은 제품마다 달라지게 되고 제어 전압 신호의 진폭과 프리러닝 주파수간 관계는 제품마다 일정하지 않다. 예를 들면, 전압 제어 발진기(53)가 도 4의 실선으로 나타낸 바와 같이 설계될지라도, 제품의 전압 제어 발진기(53)는 점선으로 나타낸 전압 대 주파수 특성을 가질 수도 있다. 이 경우, 프리러닝 주파수는 제어 전압 신호(v1)에서 f02이고, 설계된 주파수 f01와 다르다. 그 차이가 전압 제어 발진기(53) 및 위상 비교기(54)로 구성된 루프의 제어 범위를 초과할 때, 종래의 자동 수평 주파수 조정 회로는 어떠한 동위상(in-phase) 신호도 출력할 수 없다. 결함이 있는 제품이 폐기되지 않고 사용할 수 있게 하기 위해서, 종래의 자동 수평 주파수 조정 회로에 외부 조정 회로가 필요하고, 제조업자는 외부 조정 회로를 사용하여 사후 조정을 수행한다. 외부 조정 회로로 인해 종래 동기 신호 처리 회로가 커지게 되고, 제조 비용을 상승시킨다. 개별 캐패시터들이 문제를 피할 수 있어도, 반도체 집적 회로 장치는 이산 캐패시터에 접속할 추가 핀이 필요하고, 개별 캐패시터는 가능하지 않다.
그러므로, 본 발명의 목적은 어떠한 추가 조정 회로 없이 입력 신호에 출력 발진 신호를 자동으로 동기시키는 발진 회로를 제공하는 것이다.
목적을 달성하기 위해서, 본 발명은 입력 신호의 주파수 근처에서 전압 제어 발진기의 제어 범위를 가변시키는 것을 제안한다.
본 발명의 한 면에 따라서, 입력 신호가 공급되는 신호 입력 노드; 일정한 제어 범위에서 달성되는 전압 주파수 특성을 가지며, 상기 출력 신호의 주파수를 변경하는 제어 전압 신호에 응답하는 전압 제어 발진기; 상기 신호 입력 노드 및 상기 전압 제어 발진기에 접속되어 상기 제어 전압 신호의 제 1 서브 신호를 공급하는 제 1 제어 루프; 및 상기 신호 입력 노드 및 상기 전압 제어 발진기에 접속되고, 상기 제어 전압 신호의 제 2 서브 신호로 상기 전압 제어 발진기를 제어하여 상기 출력 신호 및 상기 입력 신호가 동위상이 되게 하는 제 2 제어 루프를 포함하는 것으로서, 입력 신호에 동기되는 출력 신호를 생성하는 발진 회로가 제공된다.
도 1은 종래의 수평 주파수 자동 조정 회로의 회로 구성을 도시한 도면.
도 2는 입력 주파수와 제어 전압 신호간 관계를 도시한 그래프.
도 3은 제어 전압 신호와 프리러닝 발진 주파수간 관계를 도시한 그래프.
도 4는 상이한 제품들에서 전압 제어 발진기들의 전압 주파수 특성을 도시한 그래프.
도 5는 본 발명에 따른 자기 동조 발진 회로의 회로 구성을 도시한 블록도.
도 6은 자기 동조 발진 회로에 설치된 주파수 비교기(16)의 회로 구성을 도시한 블록도.
도 7은 자기 동조 발진 회로에 설치된 주파수 비교기의 회로 동작을 도시한 타이밍도.
도 8은 자기 동조 발진 회로에 설치된 전압 제어 발진기(14)의 회로 동작을 도시한 타이밍도.
도 9는 자기 동조 발진 회로에 설치된 검출기의 회로 동작을 도시한 타이밍도.
도 10은 자기 동조 발진 회로에 설치된 카운터의 회로 동작을 도시한 타이밍도.
도 11은 자기 동조 발진 회로의 회로 동작을 도시한 타이밍도.
도 12는 본 발명에 따른 또 다른 자기 동조 발진 회로의 회로 구성을 도시한 블록도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 자기 동조 발진 회로 10 : 주파수 분주기
11 : 카운터 12 : 스위칭 회로
13 : 디지털 아날로그 변환기 14 : 전압 제어 발진기
15 : 위상 비교기 16 : 주파수 비교기
17 : 스위칭 회로 18 : 검출기
20 : 플립플롭 회로
발진기의 특징 및 잇점은 첨부한 도면에 관련하여 다음의 설명으로부터 보다 명확하게 이해될 것이다.
제 1 실시예
도 5에서 본 발명을 채용한 자기 동조 발진 회로(1)는 주파수 분주기(10), 카운터(11), 스위칭 회로(12), 디지털 아날로그 변환기(13), 전압 제어 발진기(14), 위상 비교기(15), 주파수 비교기(16), 스위칭 회로(17), 검출기(18) 및 플립플롭 회로(20)를 포함한다. 주파수 분주기(10), 스위칭 회로(12/17), 주파수 비교기916), 검출기(18) 및 플립플롭(20)은 주파수 조정기(11/13/14/15)에 새롭게 부가된다.
입력 노드(101)는 주파수 분주기(10)의 입력 노드, 주파수 비교기(16) 및 검출기(18)에, 그리고 스위칭 회로(17)를 통해 위상 비교기(15)에 직접 접속된다. 입력 신호는 주파수 분주기(10), 주파수 비교기(16) 및 검출기(18)에 항시 공급된다. 스위칭 회로(12/17)는 제어 신호(107)에 응답하여 이 신호에 따라 카운터/위상 비교기(13/15)로 신호 경로를 제공하거나 이를 통과하는 신호로부터 카운터/위상 비교기(13/17)를 차단한다. 제어 신호(107)는 또한 검출기(18)에 공급된다. 제어 신호는 입력 신호와 프리러닝 발진 신호간 주파수 일치를 나타내는 활성 레벨과 이들간 주파수 차를 나타내는 비활성 레벨간에 변경된다. 스위칭 회로(17)가 입력 신호에 대해 신호 경로를 제공할 때, 입력 신호는 스위칭 회로(17)를 통해 위상 비교기(15)로 전송된다. 주파수 분주기(10)는 다른 스위칭 회로(12)의 신호 경로를 통해 카운터(11)의 클락 노드(CK)에 접속될 수 있다.
주파수 분주기(10)는 입력 신호와는 주파수가 다른 펄스 신호(103)를 생성하여, 이 펄스 신호를 스위칭 회로(12)와 비교기(18)에 공급한다. 스위칭 회로(12)는 주파수 분주기(10)의 출력 노드와 카운터(11)의 클락 노드(CK) 사이에 접속되어, 활성 레벨의 제어 신호(107)가 있을 때 펄스 신호(103)를 클락 노드(CK)로 전송된다. 제어 신호(107)가 비활성일 때, 스위칭 회로(12)는 펄스 신호를 차단한다.
스위칭 회로(12)가 펄스 신호(103)를 클락 노드(CK)에 전송하고 있는 동안, 카운터(11)는 저장된 2진수를 증분하여, 2진수를 나타내는 출력 신호를 변경한다. 출력 신호는 카운터(11)로부터 디지털 아날로그 변환기(13)로 공급되고, 현재의 2진수에 비례하는 제어 전압 신호(104)로 변환된다. 제어 전압 신호(104)는 전압 제어 발진기(13)에 공급되고, 전압 제어 발진기(14)는 제어 전압 신호(104)의 진폭에 비례하는 주파수로 발진한다. 전압 제어 발진기(14)는 프리러닝 발진 신호(105)를 위상 비교기(15), 주파수 비교기(16) 및 위상 검출기(18)에 공급한다. 전압 제어 발진기(14)의 가장 낮은 주파수는 입력 신호의 가장 낮은 주파수보다 낮다.
위상 비교기(15)는 프리러닝 발진 신호(105)와 입력 신호간에 어떤 위상차가 발생되는지 알기 위해서 이들을 비교한다. 위상 비교기(15)는 프리러닝 발진 신호와 입력 신호간 비교에 근거하여 제어 신호(106)를 생성한다. 전압 제어 발진기(14)는 프리러닝 발진 신호가 입력 신호와 일치되게 제어 신호(106)로 프리러닝 발진 신호의 주파수를 변경한다.
주파수 비교기(16)는 프리러닝 발진 신호가 입력 신호의 주파수와 동일한지 여부를 알기 위해서 프리러닝 발진 신호와 입력 신호를 비교한다. 프리러닝 발진 신호가 입력 신호의 주파수와 동일할 때, 주파수 비교기(16)는 제어 신호(107)를 활성 레벨로 변경한다. 그러나, 프리러닝 발진 신호가 입력 신호의 주파수와 다를 때, 주파수 비교기(16)는 제어 신호(107)를 비활성으로 유지한다.
검출기(18)는 활성 레벨의 제어 신호(107)에 응답하여 그의 활성화를 펄스 신호(103)를 사용하여 지연시킨다. 지연 시간 후에, 검출기(18)는 입력 신호와 프리러닝 발진 신호간에 어떤 위상차가 있는지 알기 위해서 이들을 비교한다. 프리러닝 신호와 입력 신호가 동위상일 때, 검출기(18)는 제어 신호(108)를, 록 상태(locked state)를 나타내는 하이레벨로 변경한다. 그러나, 프리러닝 발진 신호(105)와 입력 신호간에 위상차가 있으면, 검출기(18)는 제어 신호(108)를 로우레벨로 유지한다. 로우레벨의 제어 신호(108)는 언록 상태(unlocked state)를 나타낸다.
플립플롭 회로(20)는 제 1 노드(ON), 제 2 노드(ON), 데이터 노드(D) 및 리셋 노드(R)를 갖는다. 제 1 노드(ON)는 검출기(18)의 출력 노드에 접속되며 제 2 노드(ON)는 카운터(11)의 제어 노드(UD)에 접속된다. 데이터 노드엔 데이터 신호(Hi)가 공급되고, 리셋 노드(R)는 카운터(11)에 접속된다. 플립플롭 회로(20)는 제어 신호(108)의 하강에지에서 데이터 신호(Hi)를 래치한다. 플립플롭(20)은 카운트 업 모드 혹은 카운트 다운 모드를 나타내는 제어 신호(111)를 제어 노드(UP)에 공급한다. 카운터(11)가 값 00에 도달할 때, 카운터(11)는 리셋 신호(112)를 리셋 노드(R)에 공급하여 플립플롭 회로(20)는 리셋된다.
도 6은 주파수 비교기(16)의 회로 구성을 도시한 것이다. 주파수 비교기(16)는 입력 노드(101)에 접속된 주파수 분주기(41), 주파수 분주기(41) 및 위상 비교기(15)에 접속된 카운터(42) 및 카운터(42)에 접속된 비교기(42)를 포함한다. 주파수 분주기(41)는 입력 신호의 주파수의 약수 n의 주파수를 갖는 윈도우 펄스를 생성한다. 윈도우 펄스 신호(44)는 카운터(42)에 공급된다. 윈도우 펄스(44)가 활성 하이레벨에 머물러 있는 동안, 카운터(42)는 프리러닝 발진 신호(105)의 펄스들을 카운트한다. 윈도우 펄스 신호(44)가 로우레벨로 변경될 때, 카운터(42)는 펄스 수 n2를 나타내는 출력 신호(45)를 비교기(43)로 공급한다. 비교기(43)는 펄스 수 n2와 약수 n을 비교한다. 펄스 수 n2가 약수 n과 같을 때, 비교기(43)는 일치를 나타내는 활성 레벨로 제어 신호(107)를 변경한다.
주파수 분주기(10)가 입력 신호를 8로 분주한다고 할 때, 본 발명에 따른 자기 동조 발진 회로(1)는 도 7에 도시한 바와 같이 행동한다. 약수 n은 8이하인 한 주파수 분주기(41)에 임의로 주어진다. 이 경우, 약수 n은 6이라 가정한다.
입력 신호(101)는 시간 t=0에서 상승하여, 주파수 분주기(10)는 펄스 신호(103)를 생성하고, 이의 펄스 주기는 입력 신호의 펄스의 주기보다 8배로 길다. 펄스 신호(103)는 스위칭 회로(12)를 통해 펄스 신호로서 카운터(11)의 클락 노드(CK)에 공급된다. 카운터(11)는 펄스 신호(110)의 제 1 펄스 주기 동안 2진수를 00으로 유지한다. 펄스 신호(110)는 시간 t=1에서 상승하고, 카운터(11)는 1 카운트한다. 저장된 카운트값은 00에서 01로 변경된다. 주파수 분주기(16)는 제어 신호(107)에 의해 스위칭 회로(12/17)를 제어할 것이기 때문에, 주파수 분주기(41)는 카운터(11)가 펄스 신호(103/110)에 의해 카운트해 나가기 전에 윈도우 펄스 신호(44)를 생성한다.
전술한 바와 같이, 약수 n은 6이며, 주파수 분주기(41)는 입력 신호의 6개의 펄스와 동일한 시간 동안 펄스 신호(44)를 하이레벨로 유지한다. 윈도우 펄스 신호(44)가 하이레벨에 있는 동안, 카운터(42)는 카운트해 나간다. 이 경우, 4개의 펄스는 윈도우 펄스 신호(44)에 의해 정해진 범위 내에 있고, 카운터(42)는 4개의 펄스를 카운트한다. 따라서, n1은 4이다. 비교기(43)는 펄스 n1의 개수 n2와 약수 n을 비교하여, 펄스 수 n1이 약수 n보다 작은 것으로 판정한다. 이어서, 주파수 비교기(16)는 제어 신호(107)를 비활성 레벨로 유지한다. 플립플롭 회로(20)는 카운트 업 모드를 나타내는 제어 신호(111)를 공급하고, 카운터(11)는 제어 신호(111)에 의해 1카운트한다.
도 8은 전압 제어 발진기(14)의 동작을 도시한 것이다. 카운터(11)가 00에서 01로 카운트해 나갈 때, 디지털 아날로그 변환기(104)는 제어 전압 신호(104)의 진폭을 증가시키고 제어 전압 신호(104)는 전압 제어 발진기(14)에 공급된다. 이어서, 전압 제어 발진기(14)는 발진 주파수를 f01에서 f02로 증가시킨다. 이에 따라 펄스 수 n1이 약수 n보다 작을 때, 카운터(11)는 1만큼 카운트를 진행하고, 전압 제어 발진기(14)는 발진 주파수를 증가시킨다.
자기 동조 발진 회로(1)는 전술한 제어 순서를 윈도우 펄스 신호(44) 내 펄스수가 약수 n과 같게 될 때까지 반복한다. 입력 신호(101)는 프리러닝 발진 신호(106)에 비동기이므로 펄스 수는 윈도우 펄스 신호(44)를 상승시키는 타이밍에 따라 다를 수 있다. 이것은 펄스수가 약수 n과 같을지라도, 주파수 비교기(16)는 카운터911)에 카운트 업 동작을 명령할 가능성이 있음을 의미한다. 이를 피하기 위해서, 레지스터(도시 없음)는 카운터(42)의 최대 카운트에 상한을 설정할 수 있다. 윈도우 펄스 신호(44)가 없어지기 전에 펄스수가 n에 도달해도, 레지스터는 카운터(42)가 카운트해나가지 않게 하며, 비교기(43)는 제어 신호(107)를 일치를 나타내는 활성 레벨로 변경한다.
도 9는 검출기(18)의 동작을 도시한 것이다. 주파수 비교기(16)가 제어 신호(107)를 일치를 나타내는 활성 레벨로 변경하였을 때, 스위칭 회로(12)는 턴오프하고, 다른 스위칭 회로(12)는 턴온된다. 스위칭 회로(12)는 펄스 신호(103)로부터 클락 노드(CK)를 차단하여 펄스 신호(110)는 카운터(11)의 클락 노드(CK)에 공급되지 않는다. 카운터(11)는 계속 카운트한다. 한편, 스위칭 회로(17)는 위상 비교기(15)에 입력 신호를 공급하고, 위상 비교기(15)는 프리러닝 발진 신호(106)와 입력 신호를 비교하여, 위상차를 나타내는 제어 신호(106)를 전압 제어 발진기(14)에 공급한다.
검출기(18)가 일치를 나타내는 제어 신호(107)를 수신할 때, 검출기(18)는 지연 신호 n2를 시작한다. 지연 시간 n2는 펄스 신호(103)를 사용하여 검출기(18)의 활성화에 도입된다. 지연 시간 n2이 끝났을 때, 검출기(18)는 활성화되어 프리러닝 발진 신호(105)와 입력 신호를 비교함으로써 이들간에 위상차가 있는지 파악한다. 지연 시간량은 위상 비교기(15) 본연의 응답 속도에 좌우된다. 지연 시간은 위상 비교기(15)가 입력 신호 및 프리러닝 발진 신호를 동위상이 되게 한 후에 검출기(18)가 활성되게 하는 적합한 값으로 조정된다. 프리러닝 발진 신호(105)가 입력 신호와 동위상이 될 때, 검출기(18)는 제어 신호(108)를 록상태를 나타내는 하이레벨로 변경한다. 프리러닝 발진 신호(105)와 입력 신호간에 위상차가 있는 경우, 검출기(18)는 제어 신호(108)를 언록 상태를 나타내는 로우레벨로 유지한다.
도 10은 카운터(11)의 회로 동작을 도시한 것이다. 록상태로 된 후에 입력 신호(101)가 이의 주파수를 변경하였다고 할 때, 입력 신호와 프리러닝 발진 신호(105)간에 위상차가 발생한다. 이에 따라 제어 신호(108)는 하이레벨에서 로우레벨로 변경이 된다. 플립플롭(20)은 제어 신호(108)에 응하여 제어 신호(111)를 카운트 다운 모드를 나타내는 로우레벨로 변경시킨다.
제어 신호(111)는 카운터(11)의 제어 노드(UD)에 공급된다. 카운터(11)는 제어 신호(111)에 응하여 동작을 카운트 다운 모드로 변경한다. 주파수 비교기(16)는 비활성화되고, 제어 신호(107)를 출력하지 않는다. 이어서, 스위칭 회로(12)는 턴온되고, 펄스 신호(103)는 카운터(11)의 클락 노드(CK)로 전송된다. 한편, 스위칭 회로(17)는 턴오프되어 입력 신호를 차단한다. 카운터(11)는 펄스 신호(110)에 응답하여 카운트 다운 동작을 시작한다. 카운트가 0에 도달하였을 때, 카운터(11)는 리셋 신호(112)를 플립플롭 회로(20)의 리셋 노드(R)에 공급한다. 리셋 신호(112)는 플립플롭 회로(20)가 제어 신호(111)를 카운트 업 모드를 나타내는 하이레벨로 변경시키게 한다. 카운트 다운 모드에서 카운트 업 모드로 변경될 때 펄스 신호(110)가 클락 노드(CK)에 공급되면, 카운터(11)는 펄스 신호(110)에 응하여 카운트 업 동작을 시작한다. 카운터(11)가 펄스 신호(110)에 응답하여 그에 저장된 2진값을 감소시키고 있는 동안, 주파수 비교기(16)는 일치를 나타내는 제어 신호(17)를 출력하지 않고, 따라서 검출기는 입력 신호와 프리러닝 발진 신호(105)를 결코 비교하지 않는다.
구체적으로, 도 11은 자기 동조 발진 회로(1)의 회로 동작을 도시한 것이다. 입력 신호(101)는 주파수 f1을 갖는 것으로 가정한다. 플립플롭(20)은 초기 상태에서 하이레벨의 제어 신호(111)를 출력한다. 주파수 분주기(10)는 펄스 신호(103/110)를 스위칭 회로(12)를 통해 카운터(11)의 클락 노드(CK)에 공급하고, 카운터(11)는 펄스 신호(110)에 응하여 카운트 업 동작을 시작한다. 카운터(11)의 출력 신호는 펄스 신호(110)에 의해 진행되는 카운트를 나타내고, 디지털 아날로그 변환기(13)로 공급된다. 디지털 아날로그 변환기(13)는 제어 전압 신호(104)의 진폭을 상승시키고, 따라서 전압 제어 발진기(14)는 프리러닝 발진 신호(105)의 주파수를 증가시킨다. 프리러닝 발진 신호(105)는 위상 비교기(15), 주파수 비교기(16) 및 검출기(18)에 공급된다.
주파수 비교기(16)는 프리러닝 발진 신호(105)를 입력 신호와 비교하여 프리러닝 발진 신호(105)의 위상이 입력 신호의 위상이 일치되는지 여부를 파악한다. 주파수 비교기(16)가 일치를 발견하였을 때, 주파수 비교기(16)는 제어 신호(107)를 일치를 나타내는 하이레벨로 변경하고 제어 신호(107)를 스위칭 회로(12/17) 및 검출기(18)에 공급한다.
스위칭 회로(12)는 턴오프되고, 펄스 신호(103/110)를 차단한다. 이어서, 카운터(11)는 카운트 업 동작을 중지시키고 그 2진수가 이미 공급된 펄스를 계속해서 나타내게 한다. 한편, 스위칭 회로(17)는 턴온되고, 입력 노드(101)로부터 입력 신호를 위상 비교기(15)에 전송한다. 위상 비교기(15)는 프리러닝 신호(105)와 입력 신호간 위상 비교를 시작한다.
제어 신호(107)는 검출기(18)가 지연 신호 n2를 카운트하게 하며, 검출기(18)는 시간 n2 종료 후에 활성화된다. 이어서, 검출기(18)는 프리러닝 발진 신호(15)와 입력 신호를 비교하여 프리러닝 발진 신호(105)가 입력 신호의 위상과 일치하는지 여부를 파악한다. 검출기(18)가 이들 간에 일치를 발견하였을 때, 검출기(18)는 제어 신호(108)를 일치를 나타내는 하이레벨로 변경한다. 한편, 위상차가 발견되면, 검출기(10)는 제어 신호(108)를 위상차를 나타내는 로우레벨로 변경한다. 위상 비교기(15)는 제어 신호(106)를 공급하여 지연 시간 n2 내에 프리러닝 발진 신호(105)의 주파수를 변경시키고, 프리러닝 발진 신호(105)와 입력 신호간 위상차를 제거한다. 프리러닝 발진 신호(105)와 입력 신호간 위상차가 제거되었을 때, 검출기(18)는 제어 신호(108)를 록상태를 나타내는 하이레벨로 변경한다. 하이레벨의 제어 신호로, 플립플롭(20)은 제어 신호(111)로서 데이터 신호 Hi를 제어 노드(UD)로 전송한다.
입력 신호는 f1에서 f2로 주파수를 변경하였다고 가정한다. 검출기(18)는 프리러닝 발진 신호 및 입력 신호가 위상이 어긋난 것을 알고, 제어 신호(108)를 언록 상태를 나타내는 로우레벨로 변경한다. 주파수 비교기(16)는 프리러닝 발진 신호와 입력 신호간 위상차를 발견하며, 제어 신호(107)를 위상 어긋남을 나타내는 비활성 레벨로 변경한다. 플립플롭 호로(20)는 제어 신호(108)의 지연에 응하여 제어 신호(111)를 하이레벨에서 카운트 다운 모드를 나타내는 로우레벨로 변경한다. 제어 신호(111)는 주파수 비교기(1) 및 카운터(11)의 제어 노드(UD)에 공급된다. 제어 신호(111)는 주파수 비교기(16)를 비활성화시키고, 따라서, 주파수 비교기(16)는 제어 신호(107)를 비활성 레벨로 고정한다. 제어 신호(107)는 스위칭 회로(12/17)에 공급된다. 스위칭 회로(12)는 펄스 신호(103/110)를 카운터(11)의 클락 노드(CK)로 전송한다. 카운터(11)는 펄스 신호(110)에 응하여 그에 저장된 2진수를 감소시킨다. 따라서, 디지털 아날로그 변환기(13)는 제어 전압 신호(104)의 진폭을 감소시킨다. 카운트가 00에 도달할 때, 카운터(11)는 리셋 신호(112)를 활성 레벨로 변경하고, 플립플롭 회로(20)를 리셋시킨다. 이어서, 플립플롭 회로(20)는 제어 신호(111)를 카운트 업 모드를 나타내는 하이레벨로 변경한다. 하이레벨의 제어 신호(111)는 주파수 비교기(16)를 활성화시키며, 카운터(11)는 동작을 카운트 업 모드로 변경한다. 다음에, 자기 동조 발진 회로(1)는 입력 주파수 f1에 관련하여 전술한 회로 동작을 반복한다.
알겠지만, 주파수 비교기(16), 검출기(18) 및 플립플롭 회로(20)는 카운트를 증가시키고, 따라서, 프리러닝 발진 신호(105)의 주파수가 입력 신호의 주파수에 가깝게 될 때까지 제어 전압 신호(104)의 진폭이 증가하고, 그 후에, 위상 비교기(15)는 프리러닝 발진 신호(105)를 입력 신호의 위상과 일치되게 한다. 즉, 자기 동조 발진 회로는 프리러닝 발진 신호를 2단 위상 제어를 통해 입력 신호에 동기시킨다. 발진기(14)의 전압 주파수 특성이 제품마다 다를지라도, 2단 위상 제어를 통해 편차가 처리되어 외부 조정기가 필요하지 않다.
제 2 실시예
도 12는 본 발명을 채용한 또 다른 자기 동조 발진 회로(1A)를 도시한 것이다. 자기 동조 발진 회로(1A)는 스위칭 회로(19)를 제외하고 자기 동조 발진 회로(1)와 회로 구성이 유사하다. 이러한 이유로, 다른 회로 구성 요소는 상세한 설명없이 자기 동조 발진 회로(1)의 대응하는 회로 구성 요소를 나타내는 동일 참조부호로 표기되었다.
스위칭 회로(19)는 2개의 입력 노드와 출력 노드를 갖는다. 입력 노드 중 하나는 입력 노드(101)에 접속되며, 다른 입력 노드엔 프리러닝 신호(105)가 공급된다. 출력 노드는 주파수 분주기(10)의 입력 노드에 접속된다.
스위칭 회로(19)는 제어 신호(111)에 응하여 입력 신호원을 변경한다. 구체적으로, 제어 신호(111)가 카운트 다운 모드를 나타내는 로우레벨로 변경되었을 때, 스위칭 회로(19)는 프리러닝 발진 신호를 주파수 분주기(10)에 전송한다. 상업용으로 동작시, 입력 신호는 짧은 시간 내에 발진하지 않을 가능성이 있다. 이러한 상황에서, 검출기(18)는 제어 신호(108)를 언록 상태를 나타내는 로우레벨로 변경하며, 플립플롭 회로(20)는 제어 신호(111)를 카운트 다운 모드를 나타내는 로우레벨로 변경한다. 카운터(11)는 클락 노드(CK)에서 펄스에 응하여 그에 저장된 2진값을 감소시키게 된다. 그러나, 입력 신호가 주파수 분주기910)에 공급된다면, 어떠한 펄스도 클락 노드(CK)에 공급되지 않기 때문에, 카운터(11)는 그에 저장된 2진수를 감소시키지 않는다. 제 2 실시예에서, 스위칭 회로(19)는 입력 신호 대신에 프리러닝 발진 신호(105)를 전송한다. 주파수 분주기(10)는 프리러닝 발진 신호(105)로부터 펄스 신호(103/110)를 생성하고, 프리러닝 발진 신호(105)로부터 생성된 펄스 신호(110)에 응하여 카운터(11) 내에 저장된 2진수를 카운터(11)가 감소시키게 된다.
마지막으로, 자기 동조 발진 회로(1/1A)는 내부적으로 입력 신호로부터 펄스 신호(103/110)를 생성한다. 이러한 특징은 어떤 다른 펄스도 필요하거나 추가 핀이 필요하지 않기 때문에 바람직하다.
전술한 실시예들에서, 주파수 비교기(16), 검출기(18), 플립플롭(20), 주파수 분주기(10), 스위칭 회로(12/17), 카운터(11), 디지털 아날로그 변환기(13) 및 이들간의 신호 라인들은 그 전체가 제 1 회로 루프를 구성한다. 제 2 실시예에서, 스위치 회로(19)는 제 1 제어 루프 내에 또한 설치된다. 위상 비교기(15)와, 전압 제어 발진기(14)와 위상 비교기(15)간 신호 라인들은 결합되어 제 2 제어 루프를 형성한다.
전술한 바로부터 알 수 있듯이, 입력 신호 및 프리러닝 발진 신호가 위상이 어긋났을 때, 제 1 제어 루프는 제어 전압 신호(104)를 가변시켜 전압 제어 발진기(14)의 제어 범위를 입력 신호 근처로 되게 한 후에, 위상 비교기(15)는 프리러닝 발진 신호를 입력 신호에 동기시킨다. 전압 제어 발진기(14)의 전압 주파수 특성이 지정된 범위를 벗어날지라도, 제 1 제어 루프는 전압 주파수 특성을 입력 신호 주파수의 근처로 가져오게 하므로, 어떠한 외부 조정기도 필요하지 않게 된다.
본 발명의 특정한 실시예를 도시 및 기술하였지만, 본 발명의 정신 및 범위에서 벗어나지 않고 여러 가지 변경 및 수정이 행해질 수 있음을 이 분야에 숙련된 자들에게 명백할 것이다. 전술한 바와 같이, 자기 동조 발진 회로(1/1A)는 먼저 카운트를 00으로 감소시킨 후에 카운트를 전압 제어 발진기(14)에 접합한 2진수로 증가시킨다. 이것은 전압 제어 발진기(14)의 출력 주파수의 급변에 기인하여 모니터 디스플레이의 구성 트랜지스터가 파손될 수 있다는 사실 때문이다. 카운터(11)는 발진 주파수의 조정 전에 카운트 다운 동작을 통해서 구성 트랜지스터들이 파손되는 것을 방지한다. 그러나, 응용에서 문제가 더 발생할 것이라면, 카운터(11)는 카운트 다운 동작없이 제로로 리셋될 수도 있다. 이 경우, 제어 신호(108)는 리셋 신호로서 카운터(11)에 공급될 수 있고 검출기(18)는 주파수 비교기(16)를 항시 활성 상태로 유지한다.
더욱이, 주파수 비교기(16)는 전술한 실시예에서 카운트 다운 동작시 활성화되지 않는다. 주파수 비교기(16)는 펄스수가 약수 n을 초과할 때 활성 레벨의 제어 신호(107)를 출력하게 재설계될 수 있다. 이러한 수정은 입력 신호가 고주파수에서 저주파수로 가변되는 경우 고속으로 프리러닝 발진 신호를 조정하기 때문에 수정이 바람직하다.
본 발명의 발진 회로는 어떠한 추가 조정 회로 없이 입력 신호에 출력 발진 신호를 자동으로 동기시킬 수 있다.

Claims (11)

  1. 입력 신호에 동기되는 출력 신호를 생성하는 발진 회로로써,
    상기 입력 신호가 공급되는 신호 입력 노드(101),
    일정한 제어 범위에서 달성되는 전압 주파수 특성을 가지며, 상기 출력 신호의 주파수를 변경하는 제어 전압 신호(104/106)에 응답하는 전압 제어 발진기(14),
    상기 신호 입력 노드(101) 및 상기 전압 제어 발진기(14)에 접속되어 상기 제어 전압 신호의 제 1 서브 신호(104)를 공급하는 제 1 제어 루프(10/11/12/13/16/17/18/20; 10/11/12/13/16/17/18/19/20), 및
    상기 신호 입력 노드(101) 및 상기 전압 제어 발진기(14)에 접속되고, 상기 제어 전압 신호의 제 2 서브 신호(106)로 상기 전압 제어 발진기(14)를 제어하여 상기 출력 신호(105) 및 상기 입력 신호가 동위상이 되게 하는 제 2 제어 루프를 포함하는 발진 회로에 있어서,
    상기 제 1 제어 루프는 상기 입력 신호가 상기 일정 제어 범위 내에 있는지 알기 위해서 상기 출력 신호(105)의 상기 주파수와 상기 입력 신호의 주파수를 비교하며, 상기 입력 신호가 상기 일정 제어 범위에서 벗어났을 때 상기 입력 신호를 상기 일정 제어 범위 내에 있게 하기 위해 상기 제 1 서브 신호(104)를 변경하는 것을 특징으로 하는 발진 회로.
  2. 제 1 항에 있어서, 상기 제 1 제어 루프는
    상기 입력 신호가 상기 일정 제어 범위 내에 있는지 알기 위해서 상기출력 신호(105)의 상기 주파수와 상기 입력 신호의 상기 주파수를 비교하여 비교 결과를 나타내는 제 1 제어 신호(107)를 생성하는 주파수 비교기(16), 및
    상기 주파수 비교기(16)와 상기 전압 제어 발진기(14)간에 접속되고 상기 제 1 제어 신호(107)에 응답하여 상기 제 1 서브 신호(104)를 가변시키는 제 1 제어 신호 발생기(10/11/12/13/16/17/18/20; 10/11/12/13/16/17/18/19/20)를 포함하는 발진 회로.
  3. 제 1 항에 있어서,
    상기 제 2 제어 루프는 상기 제 2 서브 신호(106)를 생성하기 위해서 상기 전압 제어 발진기(14)에 접속된 위상 비교기(15)를 포함하는 발진 회로.
  4. 제 2 항에 있어서, 상기 제 1 제어 신호 발생기는
    상기 입력 신호가 상기 일정 제어 범위에서 벗어난 것을 상기 제 1 제어 신호가 나타내고 있는 동안 상기 입력 신호로부터 생성된 펄스열에 근거하여 저장된 카운트를 변경하는 카운터(11), 및
    상기 카운터(11) 및 상기 전압 제어 발진기(14)간에 접속되고 상기 제 1 서브 신호(104)를 상기 카운트에 대응하는 진폭으로 변경하는 변환기(13)를 포함하는 발진 회로.
  5. 제 4 항에 있어서, 상기 제 1 제어 루프는 상기 입력 신호로부터 상기 펄스열을 생성하기 위해 상기 카운터(11)에 접속된 주파수 분주기(10)를 더 포함하는 발진 회로.
  6. 제 5 항에 있어서, 상기 제 1 제어 신호 발생기는
    상기 주파수 비교기(16)와 상기 카운터(11) 간에 접속되고, 상기 제 1 제어 신호(107)에 응답하여, 상기 출력 신호 및 상기 입력 신호가 위상이 어긋난 것을 상기 주파수 비교기가 발견하였을 때 카운트 다운 동작을 나타내는 제 1 레벨의 제 2 제어 신호(111)를 생성하는 제 2 제어 신호 발생기(18/20),
    상기 카운트가 상기 카운트 다운 동작을 통해 소정의 값에 도달하였을 때 상기 제 2 제어 신호(111)를 카운트 업 동작을 나타내는 제 2 레벨로 변경하여 상기 변환기(13)가 적합한 진폭으로 상기 제 1 서브 신호(104)를 조정하게 하는 상기 제 2 제어 신호 발생기(18/20)를 더 포함하는 발진 회로.
  7. 제 6 항에 있어서, 상기 제 2 제어 신호 발생기는,
    상기 주파수 비교기(16)에 접속되고 상기 제 1 제어 신호(107)에 응답하여 록상태 및 언록 상태 중 하나를 나타내는 제 3 제어 신호(108)를 생성하는 검출기(18), 및
    상기 검출기(18), 상기 제 2 레벨(Hi) 소스 그리고 상기 카운터(11) 간에 접속되고, 상기 제 3 제어 신호에 응답하여, 상기 제 1 레벨과 상기 제 2 레벨간에 상기 제 2 제어 신호(111)를 변경하는 플립플롭 회로(20)를 포함하는 발진 회로.
  8. 제 7 항에 있어서,
    상기 검출기(18)는 상기 일정 제어 범위 밖의 상기 입력 신호를 나타내는 상기 제 1 제어 신호(107)의 생성으로부터 지연 시간 후에 활성화되는 발진 회로.
  9. 제 6 항에 있어서,
    상기 주파수 비교기(16)는 상기 제 2 제어 신호(111)가 상기 카운트 다운 동작을 나타내고 있는 동안 비활성화되는 발진 회로.
  10. 제 6 항에 있어서, 상기 제 1 제어 루프는
    상기 주파수 분주기(10)와 상기 카운터(1)간에 접속되고, 상기 제 1 제어 신호(107)가 상기 일정 제어 범위 밖의 상기 입력 신호를 나타내고 있는 동안 상기 펄스열을 상기 카운터에 전송하는 제 1 스위칭 회로(12), 및
    상기 입력 노드와 상기 제 2 제어 루프간에 접속되고 상기 제 1 제어 신호가 상기 일정 제어 범위 내에 상기 입력 신호가 있음을 나타내고 있는 동안 상기 제 2 스위칭 회로에 상기 입력 신호를 전송하는 제 2 스위칭 회로를 더 포함하는 발진 회로.
  11. 제 10 항에 있어서,
    상기 제 1 제어 루프는 신호 입력 노드(101) 및 상기 전압 제어 발진기(14)에 각각 접속된 입력 노드들과 상기 주파수 분주기(10)에 접속된 출력 노드를 구비하고, 상기 카운트 업 동작을 나타내는 상기 제 2 제어 신호(111)에 응답하여 상기 입력 신호를 상기 주파수 분주기(10)에 전송하는 것으로서, 또한 상기 카운트 다운 동작을 나타내는 상기 제 2 제어 신호(111)에 응답하여 상기 주파수 분주기(10)에 상기 출력 신호(105)를 전송하는 제 3 스위칭 회로(19)를 더 포함하는 발진 회로.
KR1020000025573A 1999-05-13 2000-05-13 입력 신호에 동기되는 신호를 발진하는 자기 동조 발진기 KR100333428B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-132464 1999-05-13
JP13246499A JP3367465B2 (ja) 1999-05-13 1999-05-13 発振周波数調整装置

Publications (2)

Publication Number Publication Date
KR20000077256A true KR20000077256A (ko) 2000-12-26
KR100333428B1 KR100333428B1 (ko) 2002-04-19

Family

ID=15081993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000025573A KR100333428B1 (ko) 1999-05-13 2000-05-13 입력 신호에 동기되는 신호를 발진하는 자기 동조 발진기

Country Status (4)

Country Link
US (1) US6498536B1 (ko)
JP (1) JP3367465B2 (ko)
KR (1) KR100333428B1 (ko)
TW (1) TW480827B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589736B1 (en) 2001-05-18 2009-09-15 Pixelworks, Inc. System and method for converting a pixel rate of an incoming digital image frame
US6741109B1 (en) * 2002-02-28 2004-05-25 Silicon Laboratories, Inc. Method and apparatus for switching between input clocks in a phase-locked loop
US6920622B1 (en) 2002-02-28 2005-07-19 Silicon Laboratories Inc. Method and apparatus for adjusting the phase of an output of a phase-locked loop
JP4236998B2 (ja) 2003-02-19 2009-03-11 株式会社神戸製鋼所 発振器
KR100665060B1 (ko) * 2004-12-21 2007-01-09 삼성전자주식회사 디스플레이장치 및 그 제어방법과 영상신호 처리 디바이스
CN1960183B (zh) * 2005-10-31 2010-07-28 盛群半导体股份有限公司 自动调整的高准确性振荡器
US7405628B2 (en) * 2006-09-29 2008-07-29 Silicon Laboratories Inc. Technique for switching between input clocks in a phase-locked loop
US7443250B2 (en) * 2006-09-29 2008-10-28 Silicon Laboratories Inc. Programmable phase-locked loop responsive to a selected bandwidth and a selected reference clock signal frequency to adjust circuit characteristics
JP4625494B2 (ja) * 2007-12-25 2011-02-02 日本電波工業株式会社 発振周波数制御回路
US8566891B2 (en) * 2008-03-31 2013-10-22 Verizon Patent And Licensing Inc. Systems and methods for monitoring, troubleshooting and/or controlling a digital television
DE102008001679A1 (de) * 2008-05-09 2009-11-12 Robert Bosch Gmbh Verfahren und Vorrichtung zur Verarbeitung von aufgenommenen Bildinformationen aus einem Fahrzeug
US8982099B2 (en) * 2009-06-25 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Touch panel and driving method of the same
KR101308479B1 (ko) * 2010-12-31 2013-09-16 엘지디스플레이 주식회사 입출력 동기 신호의 동기화 방법 및 회로와, 그를 이용한 액정 표시 장치의 백라이트 드라이버 및 그 구동 방법
CN104849547B (zh) * 2015-05-08 2018-12-04 中国电子科技集团公司第四十一研究所 一种提高yto预置准确度的校准方法及校准系统
KR101730095B1 (ko) 2015-09-09 2017-05-15 주식회사수산중공업 발파폭약 장진차량
KR101714485B1 (ko) 2015-09-09 2017-03-09 주식회사수산중공업 발파폭약 장진 차량
JP7163935B2 (ja) * 2020-02-04 2022-11-01 株式会社村田製作所 コモンモードチョークコイル

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE795045A (nl) * 1972-02-08 1973-08-06 Philips Nv Inrichting voor het naar keuze opwekken van een uit een aantal in een brede frequentieband gelegen discrete frequenties
JPH0732221B2 (ja) 1988-10-06 1995-04-10 日本電気株式会社 集積回路の冷却構造
JPH03274917A (ja) 1990-03-26 1991-12-05 Teac Corp 可変調波数発振器
JPH05268078A (ja) 1992-03-24 1993-10-15 Fujitsu Ltd 周波数監視機能を有するｐｌｌキャリブレーション回路
JPH0879069A (ja) * 1994-09-08 1996-03-22 Mitsubishi Electric Corp Ｖｃｏ回路及びｐｌｌ回路
JP2914287B2 (ja) 1996-03-08 1999-06-28 日本電気株式会社 Ｐｌｌ回路
JP2954052B2 (ja) 1996-11-28 1999-09-27 日本電気アイシーマイコンシステム株式会社 映像表示装置
JPH1139806A (ja) * 1997-07-14 1999-02-12 Oki Electric Ind Co Ltd クロック逓倍回路

Also Published As

Publication number Publication date
TW480827B (en) 2002-03-21
KR100333428B1 (ko) 2002-04-19
US6498536B1 (en) 2002-12-24
JP3367465B2 (ja) 2003-01-14
JP2000323983A (ja) 2000-11-24

Similar Documents

Publication Publication Date Title
KR100333428B1 (ko) 입력 신호에 동기되는 신호를 발진하는 자기 동조 발진기
US5479073A (en) Dot clock generator for liquid crystal display device
US7308062B2 (en) Apparatus for providing system clock synchronized to a network universally
US6177845B1 (en) Frequency-providing circuit
JPH11205134A (ja) ロック検出回路及びｐｌｌ周波数シンセサイザ
US5361044A (en) Phase locked loop frequency synthesizer
US7016450B2 (en) Clock recovery circuit and related methods
JPH10143133A (ja) Ｏｓｄ装置
US6018273A (en) Externally-synchronized voltage-controlled oscillator in phase locked loop
JP2001230667A (ja) 位相調整回路
JP3386026B2 (ja) Ｐｌｌ回路
KR102205037B1 (ko) 글리치를 제거하기 위한 멀티 모듈러스 분주기 및 이를 포함하는 전자 장치
JPH09153799A (ja) 半導体集積回路
KR100195086B1 (ko) 위상동기 루프 주파수 신서사이저 회로
JP2002314413A (ja) 位相同期ループ回路
KR20020046482A (ko) 차지 펌프형 아날로그 위상고정루프
JPH0884074A (ja) Ｐｌｌ回路
JP2000022529A (ja) 位相同期回路
KR100651511B1 (ko) Ｐｌｌ 온/오프 전환 장치 및 그 방법
CN117713816A (zh) 锁相装置的压控方法、锁相装置及芯片
JPH09135369A (ja) 映像表示装置
JPH0477140A (ja) 位相同期回路
JPH11340827A (ja) フェーズ・ロックド・ループ回路
JPH10224215A (ja) 半導体装置
JPH02217018A (ja) 位相同期発振器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090326

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee