JPH10224215A

JPH10224215A - 半導体装置

Info

Publication number: JPH10224215A
Application number: JP9023078A
Authority: JP
Inventors: Masako Takase; 政子高瀬; Hisayoshi Tanaka; 久喜田中; Kiyouichi Nagatakiya; 恭一長瀧谷
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1997-02-06
Filing date: 1997-02-06
Publication date: 1998-08-21

Abstract

(57)【要約】【課題】対応可能な周波数が広帯域化でき、その周波
数変動を抑えて安定化することができる半導体装置を提
供する。【解決手段】ローパスフィルタ２０１の出力を、電圧
制御発振器２０２〜２０４に入力すると共に、シュミッ
トインバータ２０８，２０９を介して補助選択回路２０
７に入力してデコードした後に選択回路２０６に入力
し、その出力により電圧制御発振器２０２〜２０４の何
れかを選択し出力クロック２１３として出力する際に、
その出力クロック２１３と基準クロック２１２との位相
比較器２０５での位相比較の結果をローパスフィルタ２
０１に入力して出力クロック２１３の周波数を調整する
ので、ローパスフィルタ２０１の出力がスイッチングレ
ベル付近で振れてもシュミットインバータ２０８，２０
９の出力は変化せずに、安定した電圧制御発振器を選択
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、周波数シンセサイ
ザなどの同期用信号として用いられるクロック信号を出
力する半導体装置に関するものである。

【０００２】

【従来の技術】従来から、周波数シンセサイザなどの同
期用信号として用いることが可能なクロック信号を発生
する半導体装置としてＰＬＬ装置がある。以下に従来の
ＰＬＬ装置について説明する。

【０００３】図１２（ａ）は従来のＰＬＬ装置の構成を
示すブロック図である。図１２（ａ）において、１２０
１はローパスフィルタ、１２０５は基準クロックの逓倍
率の調整及び２つの入力クロックの位相を比較する位相
比較器、１２１２は基準クロック、１２１３は同期用信
号として用いることが可能なクロック信号となる出力ク
ロック、１２１４は電圧によって発振信号出力の周波数
を制御することのできる電圧制御発振器（以下、ＶＣＯ
と略称する）である。

【０００４】また、ＶＣＯ１２１４の出力信号は出力ク
ロック１２１３として用いると同時に位相比較器１２０
５に入力する。さらに基準クロック１２１２も位相比較
器１２０５に入力することで、この位相比較器１２０５
は、２つの位相の差を検出し、その検出結果である位相
差信号をローパスフィルタ１２０１に入力し、ローパス
フィルタ１２０１から電圧制御発振器に入力する電圧信
号の電圧値を制御する構成となっている。

【０００５】以上のように構成された従来のＰＬＬ装置
について、その動作を以下に説明する。図１２（ｂ）に
ＶＣＯ１２１４の動作特性を表すグラフを示す。横軸を
ＶＣＯ１２１４の発振周波数の調整のための制御電圧
（ローパスフィルタ１２０１の出力電圧）、縦軸を図１
２（ａ）における出力クロック１２１３の出力周波数と
すると、制御電圧を調節することにより、所望のＶＣＯ
の出力周波数を得ることができる。ＶＣＯ１２１４は、
ローパスフィルタ１２０１の出力電圧に対応した周波数
で発振する。ＶＣＯ１２１４の出力クロック１２１３と
基準クロック１２１２は位相比較器１２０５に入力さ
れ、位相の差を検出する。

【０００６】まず、基準クロック１２１２の方がＶＣＯ
１２１４の出力クロック１２１３よりも位相が進んでい
る場合について説明する。位相比較器１２０５の出力は
位相の差に応じた時間だけハイレベル（以下、Ｈｉｇｈ
と略す）を出力し、ローパスフィルタ１２０１を介しＶ
ＣＯ１２１４への入力電圧を上昇させる。このＶＣＯ１
２１４の入力電圧が上昇することにより、出力クロック
１２１３の周波数が高くなり、出力クロック１２１３と
基準クロック１２１２との位相の差がなくなる。

【０００７】次に、基準クロック１２１２の方がＶＣＯ
１２１４の出力クロック１２１３よりも位相が遅れてい
る場合について説明する。位相比較器１２０５の出力は
位相の差に応じた時間だけローレベル（以下、Ｌｏｗと
略す）を出力し、ローパスフィルタ１２０１を介しＶＣ
Ｏ１２１４への入力電圧を下降させる。このＶＣＯ１２
１４の入力電圧が下降することにより、出力クロック１
２１３の周波数が低くなる。従って、ＰＬＬ装置全体と
して基準クロックと位相の合ったクロックを安定に出力
することができる。

【０００８】

【発明が解決しようとする課題】しかしながら上記のよ
うな従来の半導体装置であるＰＬＬ装置では、広帯域の
周波数に対応できるようにするためには、ＶＣＯ１２１
４を、その制御電圧の少しの変化に対して出力周波数が
大きく変化するような構成とする必要がある。

【０００９】例えば、図１２（ｃ）で、グラフ１２２１
は低域から高域までの広帯域の周波数に対応できるＶＣ
Ｏの特性であり、グラフ１２２０は低域周波数のみに対
応できるＶＣＯの特性である。ここに示すように、グラ
フ１２２０よりもグラフ１２２１のような特性を示すＶ
ＣＯにすることによって、広帯域の周波数で用いること
ができるが、その場合、ローパスフィルタの出力電圧が
同じ△Ｖだけ振れた場合、ＶＣＯの出力周波数は、グラ
フ１２２０では△Ｆ１だけ振れるのに対して、グラフ１
２２１では△Ｆ２振れるので（△Ｆ２＞△Ｆ１）、広帯
域の回路ほど出力信号に大きな周波数変動が発生してし
まうという問題点を有していた。

【００１０】本発明は、上記従来の問題点を解決するも
ので、従来に比べて対応可能な周波数をより広帯域化す
ることができるとともに、その帯域内の任意の周波数を
有する出力信号に対して、その周波数変動を抑えて出力
周波数を従来よりもさらに安定化することができる半導
体装置を提供する。

【００１１】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明の半導体装置は、ローパスフィルタからの
電圧信号を、複数の電圧制御発振器に入力すると共に、
シュミットインバータを介して選択信号として選択回路
に入力し、その選択信号により複数の電圧制御発振器の
何れかの発振信号を選択しクロック信号として出力する
際に、その出力クロックと基準クロックとの位相比較器
での位相比較により得られた位相差信号をローパスフィ
ルタに入力してクロック信号の周波数を調整するので、
ローパスフィルタからの電圧信号がスイッチングレベル
付近で振れてもシュミットインバータからの選択信号は
変化せずに、安定した状態で電圧制御発振器の選択を可
能とすることを特徴とする。

【００１２】以上により、従来に比べて対応可能な周波
数をより広帯域化することができるとともに、その帯域
内の任意の周波数を有する出力信号に対して、その周波
数変動を抑えて出力周波数を従来よりもさらに安定化す
ることができる。

【００１３】

【発明の実施の形態】本発明の請求項１に記載の半導体
装置は、システム内の同期用信号として用いられるクロ
ック信号を出力する半導体装置において、高周波数の信
号を発振する高周波数用電圧制御発振器と、低周波数の
信号を発振する低周波数用電圧制御発振器と、前記高周
波数用および低周波数用の２種類の電圧制御発振器から
の発振信号の一方を選択し、その発振信号を前記クロッ
ク信号として出力する選択回路と、前記選択回路からの
出力クロックと基準クロックとの位相を比較し、その位
相差に対応する信号を出力する位相比較器と、前記位相
比較器からの位相差信号に基づいて、前記２種類の電圧
制御発振器からの各発振信号の周波数を制御するための
電圧信号を出力するローパスフィルタと、前記ローパス
フィルタからの電圧信号に基づいて、選択回路による前
記選択のための選択信号を出力するシュミットインバー
タとを備えた構成とする。

【００１４】請求項２に記載の半導体装置は、システム
内の同期用信号として用いられるクロック信号を出力す
る半導体装置において、互いに周波数帯域が異なる信号
を発振する複数の電圧制御発振器と、前記複数の電圧制
御発振器からの発振信号のいずれかを選択し、その発振
信号を前記クロック信号として出力する選択回路と、前
記選択回路からの出力クロックと基準クロックとの位相
を比較し、その位相差に対応する信号を出力する位相比
較器と、前記位相比較器からの位相差信号に基づいて、
前記複数の電圧制御発振器からの各発振信号の周波数を
制御するための電圧信号を出力するローパスフィルタ
と、電圧制御発振器の種類がＮ（Ｎは自然数）である場
合に（Ｎー１）個設けられ、前記ローパスフィルタから
の電圧信号に基づいて、選択回路による前記選択のため
の異なる選択信号をそれぞれ出力するシュミットインバ
ータと、前記（Ｎー１）個のシュミットインバータから
の選択信号のいずれかを選択し、その選択信号によって
選択回路による前記選択を制御する補助選択回路とを備
えた構成とする。

【００１５】請求項３に記載の半導体装置は、システム
内の同期用信号として用いられるクロック信号を出力す
る半導体装置において、互いに周波数帯域が異なる信号
を発振する複数の電圧制御発振器と、前記複数の電圧制
御発振器からの発振信号のいずれかを選択し、その発振
信号を前記クロック信号として出力する選択回路と、前
記選択回路からの出力クロックと基準クロックとの位相
を比較し、その位相差に対応する信号を出力する位相比
較器と、前記位相比較器からの位相差信号に基づいて、
前記複数の電圧制御発振器からの各発振信号の周波数を
制御するための電圧信号を出力するローパスフィルタ
と、前記ローパスフィルタからの電圧信号に基づいて、
選択回路による前記選択のための選択信号を出力するシ
ュミットインバータと、電圧制御発振器の種類がＮ（Ｎ
は自然数）である場合に（Ｎー１）個設けられ、かつ互
いにスイッチングレベルが異なり、前記ローパスフィル
タからの電圧信号に基づいて、シュミットインバータか
ら出力される前記選択信号とは別の異なる選択信号をそ
れぞれ出力するインバータと、前記シュミットインバー
タからの選択信号と前記（Ｎー１）個のインバータから
の選択信号とを、任意の繰り返し周期を有するクロック
信号から得られる一定周期毎に順次出力し、その選択信
号によって選択回路による前記選択を制御する補助選択
回路とを備えた構成とする。

【００１６】請求項４に記載の半導体装置は、システム
内の同期用信号として用いられるクロック信号を出力す
る半導体装置において、互いに周波数帯域が異なる信号
を発振する複数の電圧制御発振器と、前記複数の電圧制
御発振器からの発振信号のいずれかを選択し、その発振
信号を前記クロック信号として出力する選択回路と、前
記選択回路からの出力クロックと基準クロックとの位相
を比較し、その位相差に対応する信号を出力する位相比
較器と、前記位相比較器からの位相差信号に基づいて、
前記複数の電圧制御発振器からの各発振信号の周波数を
制御するための電圧信号を出力するローパスフィルタ
と、電圧制御発振器の種類がＮ（Ｎは自然数）である場
合に（Ｎー１）個設けられ、それらへの入力信号に基づ
いて、選択回路による前記選択のための異なる選択信号
をそれぞれ出力するシュミットインバータと、前記（Ｎ
ー１）個のシュミットインバータへの各入力信号とし
て、前記ローパスフィルタからの電圧信号を一定時間だ
け任意の電圧またはグランド電位を有する電源に切り替
えるスイッチと、前記（Ｎー１）個のシュミットインバ
ータからの選択信号を、任意の繰り返し周期を有するク
ロック信号から得られる一定周期毎に順次出力し、その
選択信号によって、選択回路による前記選択を制御する
とともに、スイッチによる前記切り替えを制御する補助
選択回路とを備えた構成とする。

【００１７】これらの構成によると、ローパスフィルタ
からの電圧信号を、複数の電圧制御発振器に入力すると
共に、シュミットインバータを介して選択信号として選
択回路に入力し、その選択信号により複数の電圧制御発
振器の何れかの発振信号を選択しクロック信号として出
力する際に、その出力クロックと基準クロックとの位相
比較器での位相比較により得られた位相差信号をローパ
スフィルタに入力してクロック信号の周波数を調整する
ので、ローパスフィルタからの電圧信号がスイッチング
レベル付近で振れてもシュミットインバータからの選択
信号は変化せずに、安定した状態で電圧制御発振器の選
択を可能とする。

【００１８】以下、本発明の実施の形態を示す半導体装
置について、その一つであるＰＬＬ装置を例に挙げて、
図面を参照しながら具体的に説明する。（実施の形態１）本発明の実施の形態１の半導体装置で
あるＰＬＬ装置を説明する。

【００１９】図１（ａ）は本実施の形態１のＰＬＬ装置
の構成を示すブロック図である。図１（ａ）において、
１０１はローパスフィルタ、１０２は低周波数用ＶＣ
Ｏ、１０３は高周波数用ＶＣＯ、１０５は位相比較器、
１０６は２種類のＶＣＯ１０２，１０３からの発振信号
のどちらか１つを選択する選択回路、１０８はシュミッ
トインバータ、１１２は基準クロック、１１３はシステ
ム内の同期用信号として用いられるクロック信号となる
出力クロックであり、２種類のＶＣＯ１０２，１０３と
選択回路１０６とシュミットインバータ１０８とをブロ
ックとしてＶＣＯ部１１４を構成している。

【００２０】また、ローパスフィルタ１０１の出力であ
る電圧信号を低周波数用ＶＣＯ１０２と高周波数用ＶＣ
Ｏ１０３とシュミットインバータ１０８に入力し、これ
ら３つの出力を選択回路１０６に入力する。このときシ
ュミットインバータ１０８の出力信号は選択回路１０６
での選択信号として用いられ、選択回路１０６からは選
択された方のＶＣＯからの発振信号が上記のクロック信
号として出力される。このとき、図１（ａ）のＶＣＯ部
１１４と図１２（ａ）のＶＣＯ１２１４は同じ機能を持
つブロックであると見なすことができるので、図１
（ａ）も図１２（ａ）も同じ機能をもつＰＬＬ装置であ
ると言える。ＶＣＯ部１１４の出力信号は出力クロック
１１３として用いると同時に位相比較器１０５に入力す
る。さらに基準クロック１１２も位相比較器１０５に入
力することで、２つの位相の差を検出し、その検出結果
である位相差信号をローパスフィルタ１０１に入力す
る。ローパスフィルタ１０１の出力である電圧信号を各
電圧制御発振器１０２，１０３に入力する構成となって
いる。

【００２１】以上のように構成されたＰＬＬ装置につい
て、その動作を以下に説明する。図１（ｂ）は図１
（ａ）に示すＰＬＬ装置の動作特性をグラフにしたもの
である。グラフ１２０は低周波数用ＶＣＯ１０２、グラ
フ１２１は高周波数用ＶＣＯ１０３を用いた場合のグラ
フであり、横軸は図１（ａ）におけるローパスフィルタ
１０１の出力電圧、縦軸は図１（ａ）における出力クロ
ック１１３の周波数である。周波数帯域にあったＶＣＯ
を複数用いると、１種類だけのＶＣＯを用いた場合に比
べ、特性のグラフ勾配が緩やかになるため、ＶＣＯの出
力の周波数変動を低減させることができる。

【００２２】いま、低周波数用ＶＣＯ１０２から高周波
数用ＶＣＯ１０３へ周波数Ｆ１で切り換える場合を考え
る。Ｖ１は低周波数用ＶＣＯ１０２を用いた場合に出力
周波数がＦ１となるような電圧値、Ｖ２は高周波数用Ｖ
ＣＯ１０３を用いた場合に出力周波数がＦ１となるよう
な電圧値である。△Ｖは高周波数用ＶＣＯ１０３を用い
た場合の安定時の出力周波数変動差分△Ｆに対する電圧
差分、Ｖ３はＶ２より△Ｖ低い値である。また、Ｆ２は
高周波数用ＶＣＯ１０３を用いた場合に入力電圧がＶ３
のときの出力周波数である。いま、シュミットインバー
タ１０８はシュミット電圧幅がＶ１−Ｖ３である場合、
ＰＬＬ装置は以下のように動作する。

【００２３】ローパスフィルタ１０１からの出力は低周
波数用ＶＣＯ１０２と高周波数用ＶＣＯ１０３の両方に
入力され、両ＶＣＯ１０２，１０３は、ローパスフィル
タ１０１の出力電圧に対応した周波数で発振し、それぞ
れの発振信号は選択回路１０６に入力される。またロー
パスフィルタ１０１からの出力信号をシュミットインバ
ータ１０８に入力し、その出力信号を、選択回路１０６
により両ＶＣＯ１０２，１０３の発振信号を選択する際
の選択信号として用いる。このとき、シュミットインバ
ータ１０８の出力がＬｏｗの時には選択回路１０６で高
周波数用ＶＣＯ１０３を選択し、シュミットインバータ
１０８の出力がＨｉｇｈの時には選択回路１０６で低周
波数用ＶＣＯ１０２を選択する。

【００２４】いま、図１（ｂ）を用いると、２つのＶＣ
Ｏ１０２，１０３の選択遷移は以下のようになる。ま
ず、ローパスフィルタ１０１の出力電圧が０Ｖとする
と、シュミットインバータ１０８の出力はＨｉｇｈにな
り、選択回路１０６は低周波数用ＶＣＯ１０２を選択し
ている。ローパスフィルタ１０１の出力電圧が０Ｖから
高くなっていくと、初めは低周波数領域であるので出力
クロック１１３はグラフ１２０に沿った特性を示す。図
１（ｂ）中のＡ点に到達し、ローパスフィルタ１０１の
出力電圧がＶ１より大きくなると、シュミットインバー
タ１０８の出力はＬｏｗになり、選択回路１０６は高周
波数用ＶＣＯ１０３を選択する。このため、出力クロッ
ク１１３の周波数特性は、図１（ｂ）中のＢ点に移り、
グラフ１２１に沿った周波数特性を示す。このとき基準
クロックと位相が一致する周波数がＦ１であるとする場
合、Ａ点で一旦Ｂ点に移ってしまうと高周波数用ＶＣＯ
１０３を用いたままになり、Ｃ点で周波数はロックす
る。

【００２５】シュミットインバータ１０８の出力がＨｉ
ｇｈレベルからＬｏｗレベルへ変化する入力レベルはＣ
点の電圧よりも△Ｖ低いＶ３であるので、シュミットイ
ンバータ１０８の入力電圧がＣ点付近で△Ｖ振れてもシ
ュミットインバータ１０８の出力は安定しているため、
選択回路１０６の出力は、低周波数用ＶＣＯ１０２に切
り替わることはなく、高周波数用ＶＣＯ１０３を用いて
安定したクロックを出力する。

【００２６】このように、シュミットインバータを用い
ることにより、シュミットインバータの入力電圧が振れ
ても、シュミットインバータ１０８の出力は変化しな
い。従って、ローパスフィルタ１０１の出力電圧により
高周波数用ＶＣＯが選択されたり低周波数用ＶＣＯが選
択されたりすることはなく、どちらかのＶＣＯが安定し
て選択されるので、ＰＬＬシステムとしても安定した出
力クロック１１３が得られる。

【００２７】以上のように、高周波数用ＶＣＯと低周波
数用ＶＣＯの２種類のＶＣＯを設け、２つのＶＣＯを選
択回路で切り替えるようにし、その選択信号として、ロ
ーパスフィルタの出力信号をシュミットインバータに入
力し、その出力信号を用いることにより、広帯域におい
て周波数変動の少ない安定したクロックを出力すること
ができる。（実施の形態２）本発明の実施の形態２の半導体装置で
あるＰＬＬ装置を説明する。

【００２８】図２（ａ）は本実施の形態２のＰＬＬ装置
の構成を示すブロック図である。図２（ａ）において、
２０１はローパスフィルタ、２０２〜２０４はそれぞれ
の周波数帯域の異なる第１ＶＣＯ，第２ＶＣＯ，第３Ｖ
ＣＯ（第１ＶＣＯ，第２ＶＣＯ，第３ＶＣＯの順に対応
できる周波数領域は低い）、２０５は位相比較器、２０
６は複数のＶＣＯ２０２，２０３，２０４の出力である
各発振信号から１つだけを選択する選択回路、２０７
は、２つのシュミットインバータ２０８，２０９の出力
である互いに異なる選択信号から一方を選択し、その選
択信号を選択回路２０６で認識できるような信号に変換
する補助選択回路、２０８，２０９はシュミットインバ
ータ、２１２は基準クロック、２１３はシステム内の同
期用信号として用いられるクロック信号となる出力クロ
ックであり、ＶＣＯ２０２〜２０４と選択回路２０６と
補助選択回路２０７とシュミットインバータ２０８，２
０９とをブロックとしてＶＣＯ部２１４を構成してい
る。

【００２９】また、ローパスフィルタ２０１の出力であ
る電圧信号をＶＣＯ２０２〜２０４とシュミットインバ
ータ２０８〜２０９に入力する。シュミットインバータ
２０８，２０９の出力を補助選択回路２０７に入力して
デコードしてから選択回路２０６に入力する。さらにＶ
ＣＯ２０２〜２０４の出力である各発振信号も選択回路
２０６に入力する。このとき補助選択回路２０７の出力
が選択回路２０８での選択信号として用いられ、選択回
路２０６からはＶＣＯ２０２〜２０４のなかから選択さ
れたＶＣＯの発振信号のみが出力される。

【００３０】このとき、図２（ａ）のＶＣＯ部２１４と
図１２（ａ）のＶＣＯ１２１４は同じ機能を持つブロッ
クであると見なすことができるので、図２（ａ）も図１
２（ａ）も同じ機能をもつＰＬＬ装置であると言える。
ＶＣＯ部２１４の出力信号はクロック信号となる出力ク
ロック２１３として用いると同時に位相比較器２０５に
入力する。さらに基準クロック２１２も位相比較器２０
５に入力することで、これら２つのクロック間の位相差
を検出し、その検出結果である位相差信号をローパスフ
ィルタ２０１に入力する。ローパスフィルタ２０１の出
力を各電圧制御発振器２０２，２０３，２０４に入力す
る構成となっている。

【００３１】このようにＶＣＯを３個以上の複数個設け
ることにより、実施の形態１のＰＬＬ装置よりもさらに
周波数変動の少ない安定したクロック信号となる出力ク
ロックを得ることができる。

【００３２】以上のように構成されたＰＬＬ装置につい
て、その動作を以下に説明する。ここでは、ＶＣＯを３
個用いた場合を例に挙げて説明する。このような構成の
ＰＬＬ装置についての特性を図２（ｂ）に示す。２２
０、２２１、２２２はそれぞれＶＣＯ２０２、２０３、
２０４を用いたときの出力周波数特性であり、順に対応
する周波数が高くなっている。ＶＣＯ２０２からＶＣＯ
２０３へ周波数Ｆ１で切り替え、ＶＣＯ２０３からＶＣ
Ｏ２０４へ周波数Ｆ２で切り替えるようにする。グラフ
２２０上での周波数Ｆ１に対する電圧値をＶ１，グラフ
２２１上での周波数Ｆ２に対する電圧値をＶ３とし、Ｖ
ＣＯ２０３およびＶＣＯ２０４を用いた時の周波数変動
分に対応する電圧変動分を、それぞれ△Ｖ１，△Ｖ２と
する。グラフ２２１上で周波数Ｆ１に対する電圧値より
も△Ｖ１低い電圧値をＶ２，グラフ２２２上で周波数Ｆ
２に対する電圧値よりも△Ｖ２低い電圧値をＶ４とす
る。このとき、シュミットインバータ２０８のシュミッ
ト電圧値をＶ１−Ｖ２，シュミットインバータ２０９の
シュミット電圧値をＶ３−Ｖ４とする。

【００３３】さらに、補助選択回路２０７は図３のよう
な機能をもっている。今、周波数が高くなっていく場合
を考える。周波数がかなり小さい間はローパスフィルタ
２０１の出力はＬｏｗであるのでシュミットインバータ
２０８、２０９の出力は共にＨｉｇｈであり、図３に従
ってＶＣＯ２０２が選択されグラフ２２０上に沿った周
波数特性を示す。周波数がＦ１を超え、ローパスフィル
タ２０１の出力電圧がＶ１を超えるとシュミットインバ
ータ２０８の出力はＨｉｇｈからＬｏｗに切り替わり図
３に従ってＶＣＯ２０３が選択されグラフ２２１上に沿
った周波数特性を示す。さらに周波数がＦ２を越え、ロ
ーパスフィルタ２０１の出力がＶ３を越えると、シュミ
ットインバータ２０９の出力もＨｉｇｈからＬｏｗに切
り替わり、図３に従ってＶＣＯ２０４が選択されグラフ
２２２上に沿った周波数特性を示す。また、高い周波数
から小さくなっていく場合も同様に考えることができ
る。

【００３４】このようにして、複数個のＶＣＯと複数個
のシュミットインバータを組み合わせて適切なＶＣＯ回
路を選択して用いることで、周波数変動の少ない安定し
た出力クロックを得ることができる。（実施の形態３）本発明の実施の形態３の半導体装置で
あるＰＬＬ装置を説明する。

【００３５】図４（ａ）は本実施の形態３のＰＬＬ装置
の構成を示すブロック図である。図４（ａ）において、
４０１はローパスフィルタ、４０２〜４０４はそれぞれ
の周波数帯域の異なる第１ＶＣＯ，第２ＶＣＯ，第３Ｖ
ＣＯ（第１ＶＣＯ，第２ＶＣＯ，第３ＶＣＯの順に対応
できる周波数領域は低い）、４０５は位相比較器、４０
６は複数のＶＣＯの出力から１つだけを選択する選択回
路、４０７は、シュミットインバータと２つのインバー
タの出力である互いに異なる選択信号から１つを選択
し、その選択信号を選択回路４０６で認識できるような
信号に変換する補助選択回路、４０８はシュミットイン
バータ、４１０，４１１はインバータ、４１２は基準ク
ロック、４１３はシステムの同期用信号として用いられ
るクロック信号となる出力クロック、４１５は補助選択
回路４０７へ入力されるクロックであり、ＶＣＯ４０
２，４０３，４０４と選択回路４０６と補助選択回路４
０７とシュミットインバータ４０８とインバータ４１
０，４１１とクロック４１５とをブロックとしてＶＣＯ
部４１４を構成している。

【００３６】また、ローパスフィルタ４０１の出力であ
る電圧信号をＶＣＯ４０２〜４０４とシュミットインバ
ータ４０８とインバータ４１０，４１１に入力し、シュ
ミットインバータ４０８及びインバータ４１０，４１１
の出力を補助選択回路４０７に入力する。補助選択回路
４０７にクロック４１５を入力し、そのクロック４１５
を用いて一定の間隔で、シュミットインバータ４０８と
インバータ４１０，４１１の出力である選択信号を順次
取り込み、その選択信号を選択回路４０６で認識できる
信号に変換したあと選択回路４０６に入力し、さらにＶ
ＣＯ４０２〜４０４の出力である発振信号も選択回路４
０６に入力する。このとき補助選択回路４０７からの出
力が選択回路４０８での選択信号として用いられ、選択
回路４０６からはＶＣＯ４０２〜４０４のなかから選択
されたＶＣＯの発振信号のみが出力される。このとき、
図４（ａ）のＶＣＯ部４１４と図１２（ａ）のＶＣＯ１
２１４は同じ機能を持つブロックと見なすことができる
ので、図４（ａ）も図１２（ａ）も同じ機能をもつＰＬ
Ｌ装置と言える。

【００３７】以上のように構成されたＰＬＬ装置につい
て、その動作を以下に説明する。なお、実施の形態２と
同様に３個以上のＶＣＯを用いて実現することができる
が、ここでもＶＣＯを３個用いた場合を例に挙げ説明す
る。

【００３８】このような構成のＰＬＬ装置についての特
性を図４（ｂ）に示す。実施の形態２のＰＬＬ装置と同
様に、グラフ４２０、４２１、４２２はそれぞれＶＣＯ
４０２、４０３、４０４を用いたときの出力周波数特性
であり、順に対応する周波数域は高くなっている。ＶＣ
Ｏ４０２からＶＣＯ４０３へ周波数Ｆ１で切り替え、Ｖ
ＣＯ４０３からＶＣＯ４０４へ周波数Ｆ２で切り替える
ようにする。ここではグラフ４２０、４２１上での周波
数Ｆ１，Ｆ２に対する電圧値が同じＶ１となる場合を考
える。また、実施の形態２と同様に、グラフ４２１上で
の周波数Ｆ１に対する電圧値から安定時の周波数変動差
分に対する電圧差分をひいた値と、グラフ４２２上での
周波数Ｆ２に対する電圧値から安定時の周波数変動差分
に対する電圧差分をひいた値とを比較し、２つのうち小
さいほうをＶ２とする。このとき、シュミットインバー
タ４０８のシュミット電圧幅をＶ１−Ｖ２，インバータ
４１０、４１１のスイッチングレベルをそれぞれＶ２，
Ｖ１となるように設計する。

【００３９】さらに、補助選択回路４０７では、図５の
ような機能をもつように設計し、一定のクロック間隔で
シュミットインバータ４０８と２つのインバータ４１
０，４１１の出力を取り込み、それらの出力値を選択回
路４０６で認識できるような信号に変換することで、選
択回路４０６でどのＶＣＯを選択するかを行う構成にす
る。但し、図５において、シュミットインバータ４０８
とインバータ４１０，４１１の出力が全てＨｉｇｈであ
り、かつ既に最も周波数帯域の低いＶＣＯが選択されて
いる場合はＶＣＯは遷移せずそのまま最も周波数帯域の
低いＶＣＯが選択され続ける。同様に、図５において、
シュミットインバータ４０８とインバータ４１０，４１
１の出力が全てＬｏｗであり、かつ既に最も周波数帯域
の高いＶＣＯが選択されている場合はＶＣＯは遷移せず
そのまま最も周波数帯域の高いＶＣＯが選択され続け
る。

【００４０】初め、ローパスフィルタ４０１の出力が０
Ｖであるとき、シュミットインバータ４０８とインバー
タ４１０，４１１の出力は全てＨｉｇｈであり、図５に
従ってＶＣＯ４０２が選択されている。今、周波数が大
きくなってきて、図中Ａ点にきて、シュミットインバー
タ４０８の出力がＬｏｗ、インバータ４１０，４１１の
出力が共にＬｏｗになった場合を考える。シュミットイ
ンバータ４０８の出力がＬｏｗになったことによりＶＣ
Ｏ４０３（グラフ４２１）に遷移し、図４（ｂ）中Ｂ点
にくる。ここで周波数がさらに大きくなっていくときは
グラフ４２１上を高周波数側へ移動していき、次のクロ
ックのエッジでインバータ４１１の出力は再びＬｏｗに
なっているので（タイミングチャートを図６に示す）、
図５に従ってＶＣＯ４０４（グラフ４２２）に遷移し、
図４（ｂ）のＣ点にくる。Ｂ点にきた段階で周波数が小
さくなっていく場合には、ローパスフィルタ４０１の出
力はＶ１より低いので、次のクロックのエッジでインバ
ータ４１１の出力Ｈｉｇｈになっているので、選択され
るＶＣＯはＶＣＯ４０３のまま変わらない（タイミング
チャートを図７に示す）。

【００４１】逆の場合を考える。図４（ｂ）のＣ点より
さらに高周波数側では、ローパスフィルタ４０１の出力
は電圧が高くなっているので、シュミットインバータ４
０８とインバータ４１０，４１１は全てＬｏｗであり、
選択回路４０６ではＶＣＯ４０４が選択されている。図
４（ｂ）のＣ点から周波数が小さくなってきて、図中Ｄ
点にきて、シュミットインバータ４０８の出力がＨｉｇ
ｈ、インバータ４１０、４１１の出力が共にＨｉｇｈに
なった場合を考える。シュミットインバータ４０８の出
力がＨｉｇｈになったことによりＶＣＯ４０３（グラフ
４２１）に遷移し、図中Ｅ点にくる。ここで周波数がさ
らに小さくなっていくときはグラフ４２１上を低周波数
側へ移動していき、次のクロックのエッジでインバータ
４１０の出力は再びＨｉｇｈとでるので（タイミングチ
ャートを図８に示す）、図５に従ってＶＣＯ４０２（グ
ラフ４２０）に遷移し、図４（ｂ）中Ｆ点にくる。Ｅ点
にきた段階で周波数が大きくなっていく場合には、ロー
パスフィルタ４０１の出力はＶ２よりも大きいので、次
のクロックのエッジでインバータ４１０の出力はＬｏｗ
とでるので、選択されるＶＣＯはＶＣＯ４０３のまま変
わらない（タイミングチャートを図９に示す）。

【００４２】このようにして、複数個のＶＣＯと１個の
シュミットインバータ及び２個のインバータを組み合わ
せて適切なＶＣＯ回路を選択し用いることで、周波数変
動の少ない安定した出力クロックを得ることができる。（実施の形態４）本発明の実施の形態４の半導体装置で
あるＰＬＬ装置を説明する。

【００４３】図１０（ａ）は本実施の形態４のＰＬＬ装
置の構成を示すブロック図である。図１０（ａ）におい
て、１００１はローパスフィルタ、１００２〜１００４
はそれぞれの周波数帯域の異なる第１ＶＣＯ，第２ＶＣ
Ｏ，第３ＶＣＯ（第１ＶＣＯ，第２ＶＣＯ，第３ＶＣＯ
の順に対応できる周波数領域は低い）、１００５は位相
比較器、１００６は複数のＶＣＯ１００２〜１００４の
出力から１つだけを選択する選択回路、１００７は、２
つのシュミットインバータの出力である互いに異なる選
択信号から１つを選択し、その選択信号を選択回路１０
０６で認識できるような信号に変換する補助選択回路、
１００８、１００９はシュミットインバータ、１０１２
は基準クロック、１０１３は出力クロック、１０１５は
補助選択回路１００７に入力されているクロック、１０
１６はローパスフィルタ１００１の出力と電源とを切り
換えてどちらか一方を選択するスイッチとしてのセレク
タ、１０１７はローパスフィルタ１００１の出力とグラ
ンド電位とを切り換えてどちらか一方を選択するスイッ
チとしてのセレクタであり、ＶＣＯ１００２，１００
３，１００４と選択回路１００６と補助選択回路１００
７とシュミットインバータ１００８，１００９とクロッ
ク１０１５とセレクタ１０１６，１０１７とをブロック
としてＶＣＯ部１０１４を構成している。

【００４４】また、補助選択回路１００７の２つの入力
のうち、シュミットインバータ１００８からの出力が入
力される端子をＩＮＡ、シュミットインバータ１００９
からの出力が入力される端子をＩＮＢとし、補助選択回
路１００７の２つの出力のうち、選択回路１００６に入
力される端子をＯＵＴＡ、セレクタ１０１６，１０１７
に入力される端子をＯＵＴＢとする。

【００４５】また、ローパスフィルタ１００１の出力で
ある電圧信号をＶＣＯ１００２〜１００４及びセレクタ
１０１６，１０１７に入力し、セレクタ１０１６，１０
１７の出力をそれぞれシュミットインバータ１００８，
１００９に入力する。その出力とクロック１０１５とを
補助選択回路１００７のＩＮＡ，ＩＮＢとクロック入力
部に入力し、クロック１０１５のクロックに同期してＩ
ＮＡとＩＮＢのデータを取り込み、補助選択回路１００
７において、選択回路１００６で認識できる選択信号Ｏ
ＵＴＡと、セレクタ１０１６，１０１７へのセレクタ信
号ＯＵＴＢとを生成する。この２つの信号のうち、選択
信号ＯＵＴＡは選択回路１００６に入力され、セレクタ
信号ＯＵＴＢはセレクタ１０１６，１０１７に入力され
る。ＶＣＯ１００２〜１００４は選択回路１００６に入
力され、選択回路１００６からはＶＣＯ１００２〜１０
０４のなかから選択されたＶＣＯの出力のみが出力され
る。このとき、図１０（ａ）のＶＣＯ部１０１４と図１
２（ａ）のＶＣＯ１２１４は同じ機能を持つブロックと
見なすことができるので、図１０（ａ）も図１２（ａ）
も同じ機能をもつＰＬＬ装置と言える。

【００４６】以上のように構成されたＰＬＬ装置につい
て、その動作を以下に説明する。なお、実施の形態３と
同様に３個以上のＶＣＯを用いて実現することができる
が、ここでも、ＶＣＯを３個用いた場合を例に挙げ説明
する。

【００４７】このような構成のＰＬＬ装置についての特
性を図１０（ｂ）に示す。実施の形態３のＰＬＬ装置の
ときと同様に、グラフ１０２０、１０２１、１０２２は
それぞれＶＣＯ１００２、１００３、１００４を用いた
ときの出力周波数特性であり、順に対応する周波数域は
高くなっている。ＶＣＯ１００２からＶＣＯ１００３へ
は周波数Ｆ１で切り替え、ＶＣＯ１００３からＶＣＯ１
００４へは周波数Ｆ２で切り替えるようにする。ここで
はグラフ１０２０、１０２１上での周波数Ｆ１，Ｆ２に
対する電圧値が同じＶ１となる場合を考える。また、実
施の形態３のＰＬＬ装置と同じように、グラフ１０２１
上での周波数Ｆ１に対する電圧値から安定時の周波数変
動差分に対する電圧差分をひいた値と、グラフ１０２２
上での周波数Ｆ２に対する電圧値から安定時の周波数変
動差分に対する電圧差分をひいた値とを比較し、２つの
うち小さいほうをＶ２とする。このとき、シュミットイ
ンバータ１００８，１００９のシュミット電圧幅をどち
らもＶ１−Ｖ２となるようにする。

【００４８】さらに、補助選択回路１００７では、図１
１のような機能をもつように設計し、図１１に従ってセ
レクタ１０１６，１０１７も動作させる。クロック１０
１５に同期してシュミットインバータ１００８，１００
９の出力を取り込み、それらの出力値を選択回路１００
６で認識できるような信号に変換し、ＯＵＴＡから選択
回路１００６に入力することで、選択回路１００６でど
のＶＣＯを選択するかを行う構成にする。初め、セレク
タ１０１６，１０１７ではローパスフィルタ１００１の
出力が選択されている。ローパスフィルタ１００１の出
力が０Ｖであるとき、ＶＣＯ１００２が選択されてい
る。今、周波数が大きくなってきて、図中Ａ点にきて、
シュミットインバータ１００８，１００９の出力が共に
Ｌｏｗになった場合を考える。シュミットインバータ１
００８，１００９の出力がＬｏｗになると制御クロック
１０１５に同期して選択回路１００６の選択信号ＯＵＴ
Ａが、図１１に従ってＶＣＯ１００３（グラフ１０２
１）に遷移する信号を出し、図１０（ｂ）中Ｂ点にく
る。選択回路の選択信号ＯＵＴＡが変化すると共に、補
助選択回路１００７のＯＵＴＢからはセレクタ１０１
６，１０１７にセレクタ信号を送り、セレクタ１０１６
ではシュミットインバータ１００８の入力を電源に接続
し、セレクタ１０１７ではシュミットインバータ１００
９の入力をグランドに接続させる。

【００４９】この時は、図１１に従って、選択されるＶ
ＣＯは変化しないので、遷移したあとしばらくはそのＶ
ＣＯ１００３を使用してＰＬＬ動作を行う。ある一定期
間が過ぎると再び、補助選択回路１００７はＯＵＴＡか
ら、セレクタ１０１６，１０１７でローパスフィルタ１
００１の出力が選択されるような信号を送る。ここで周
波数がさらに大きくなっていくときは、ローパスフィル
タ１００１の出力はＨｉｇｈであるのでシュミットイン
バータ１００８，１００９の出力は共にＬｏｗとなり、
図１１に従って１つ高周波数側のＶＣＯ１００４に遷移
しグラフ１０２２上Ｃ点にくる。そのあとは先程と同様
に、しばらくの間はＶＣＯ１００４が選択され続けるの
で遷移した直後の発振の安定化がはかられる。

【００５０】逆の場合を考える。初め、セレクタ１０１
６，１０１７ではローパスフィルタ１００１の出力が選
択されている。ローパスフィルタ１００１の出力がＨｉ
ｇｈであるとき、ＶＣＯ１００４が選択されている。
今、周波数が小さくなってきて、図中Ｄ点にきて、シュ
ミットインバータ１００８，１００９の出力が共にＨｉ
ｇｈになった場合を考える。シュミットインバータ１０
０８，１００９の出力がＨｉｇｈになると、制御クロッ
ク１０１５に同期して選択回路１００６の選択信号ＯＵ
ＴＡが、図１１に従ってＶＣＯ１００３（グラフ１０２
１）に遷移する信号を出し、図１０（ｂ）中Ｅ点にく
る。選択回路の選択信号ＯＵＴＡが変化すると共に、補
助選択回路１００７のＯＵＴＢからはセレクタ１０１
６，１０１７にセレクタ信号を送り、セレクタ１０１６
ではシュミットインバータ１００８の入力を電源に接続
し、セレクタ１０１７ではシュミットインバータ１００
９の入力をグランドに接続させる。

【００５１】この時は、図１１に従って、選択されるＶ
ＣＯは変化しないので、遷移したあとしばらくはそのＶ
ＣＯ１００３を使用してＰＬＬ動作を行う。ある一定期
間が過ぎると再び、補助選択回路１００７はＯＵＴＡか
ら、セレクタ１０１６，１０１７でローパスフィルタ１
００１の出力が選択されるような信号を送る。ここで周
波数がさらに小さくなっていくときは、ローパスフィル
タ１００１の出力はＬｏｗであるのでシュミットインバ
ータ１００８，１００９の出力は共にＨｉｇｈとなり、
図１１に従って１つ低周波数側のＶＣＯ１００２に遷移
しグラフ１０２０上Ｆ点にくる。そのあとは先程と同様
に、しばらくの間はＶＣＯ１００２が選択され続けるの
で遷移した直後の発振の安定化がはかられる。

【００５２】このようにして、複数個のＶＣＯとシュミ
ットインバータを組み合わせて適切なＶＣＯ回路を選択
し用いることで、周波数変動の少ない安定した出力クロ
ックを得ることができる。

【００５３】

【発明の効果】以上のように本発明によれば、ローパス
フィルタからの電圧信号を、複数の電圧制御発振器に入
力すると共に、シュミットインバータを介して選択信号
として選択回路に入力し、その選択信号により複数の電
圧制御発振器の何れかの発振信号を選択しクロック信号
として出力する際に、その出力クロックと基準クロック
との位相比較器での位相比較により得られた位相差信号
をローパスフィルタに入力してクロック信号の周波数を
調整するので、ローパスフィルタからの電圧信号がスイ
ッチングレベル付近で振れてもシュミットインバータか
らの選択信号は変化せずに、安定した状態で電圧制御発
振器を選択することができる。

【００５４】そのため、従来に比べて対応可能な周波数
をより広帯域化することができるとともに、その帯域内
の任意の周波数を有する出力信号に対して、その周波数
変動を抑えて出力周波数を従来よりもさらに安定化する
ことができる。

【００５５】その結果、上記の効果を有する装置をＰＬ
Ｌ装置としてシステムに組み込むことで、そのシステム
内でより安定したシステムクロックを供給することがで
き、当該システムの動作もさらに安定化するとともに、
単一のシステム内での対応周波数をより広帯域化するよ
うに設計することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１のＰＬＬ装置の構成図及
び動作特性図

【図２】本発明の実施の形態２のＰＬＬ装置の構成図及
び動作特性図

【図３】同実施の形態２での補助選択回路と選択回路の
動作説明図

【図４】本発明の実施の形態３のＰＬＬ装置の構成図及
び動作特性図

【図５】同実施の形態３での補助選択回路の動作説明図

【図６】同実施の形態３での補助選択回路と選択回路の
タイミングチャート

【図７】同実施の形態３での補助選択回路と選択回路の
別のタイミングチャート

【図８】同実施の形態３での補助選択回路と選択回路の
また別のタイミングチャート

【図９】同実施の形態３での補助選択回路と選択回路の
更に別のタイミングチャート

【図１０】本発明の実施の形態４のＰＬＬ装置の構成図
及び動作特性図

【図１１】同実施の形態４での補助選択回路の動作説明
図

【図１２】従来のＰＬＬ装置の構成図及び動作特性図

【符号の説明】

１０１ローパスフィルタ１０２低周波数用ＶＣＯ１０３高周波数用ＶＣＯ１０５位相比較器１０６選択回路１０８シュミットインバータ１１２基準クロック１１３出力クロック１１４ＶＣＯ部１２０，１２１出力周波数特性２０１ローパスフィルタ２０２第１ＶＣＯ２０３第２ＶＣＯ２０４第３ＶＣＯ２０５位相比較器２０６選択回路２０７補助選択回路２０８，２０９シュミットインバータ２１２基準クロック２１３出力クロック２１４ＶＣＯ部２２０，２２１，２２２出力周波数特性４０１ローパスフィルタ４０２第１ＶＣＯ４０３第２ＶＣＯ４０４第３ＶＣＯ４０５位相比較器４０６選択回路４０７補助選択回路４０８シュミットインバータ４１０，４１１インバータ４１２基準クロック４１３出力クロック４１４ＶＣＯ部４１５クロック４２０，４２１，４２２出力周波数特性１００１ローパスフィルタ１００２第１ＶＣＯ１００３第２ＶＣＯ１００４第３ＶＣＯ１００５位相比較器１００６選択回路１００７補助選択回路１００８，１００９シュミットインバータ１０１２基準クロック１０１３出力クロック１０１４ＶＣＯ部１０１５クロック１０１６，１０１７セレクタ１０２０，１０２１，１０２２出力周波数特性１２０１ローパスフィルタ１２０５位相比較器１２１２基準クロック１２１３出力クロック１２１４ＶＣＯ部１２２０，１２２１出力周波数特性

Claims

【特許請求の範囲】

【請求項１】システム内の同期用信号として用いられ
るクロック信号を出力する半導体装置において、高周波
数の信号を発振する高周波数用電圧制御発振器と、低周
波数の信号を発振する低周波数用電圧制御発振器と、前
記高周波数用および低周波数用の２種類の電圧制御発振
器からの発振信号の一方を選択し、その発振信号を前記
クロック信号として出力する選択回路と、前記選択回路
からの出力クロックと基準クロックとの位相を比較し、
その位相差に対応する信号を出力する位相比較器と、前
記位相比較器からの位相差信号に基づいて、前記２種類
の電圧制御発振器からの各発振信号の周波数を制御する
ための電圧信号を出力するローパスフィルタと、前記ロ
ーパスフィルタからの電圧信号に基づいて、選択回路に
よる前記選択のための選択信号を出力するシュミットイ
ンバータとを備えた半導体装置。
【請求項２】システム内の同期用信号として用いられ
るクロック信号を出力する半導体装置において、互いに
周波数帯域が異なる信号を発振する複数の電圧制御発振
器と、前記複数の電圧制御発振器からの発振信号のいず
れかを選択し、その発振信号を前記クロック信号として
出力する選択回路と、前記選択回路からの出力クロック
と基準クロックとの位相を比較し、その位相差に対応す
る信号を出力する位相比較器と、前記位相比較器からの
位相差信号に基づいて、前記複数の電圧制御発振器から
の各発振信号の周波数を制御するための電圧信号を出力
するローパスフィルタと、電圧制御発振器の種類がＮ
（Ｎは自然数）である場合に（Ｎー１）個設けられ、前
記ローパスフィルタからの電圧信号に基づいて、選択回
路による前記選択のための異なる選択信号をそれぞれ出
力するシュミットインバータと、前記（Ｎー１）個のシ
ュミットインバータからの選択信号のいずれかを選択
し、その選択信号によって選択回路による前記選択を制
御する補助選択回路とを備えた半導体装置。
【請求項３】システム内の同期用信号として用いられ
るクロック信号を出力する半導体装置において、互いに
周波数帯域が異なる信号を発振する複数の電圧制御発振
器と、前記複数の電圧制御発振器からの発振信号のいず
れかを選択し、その発振信号を前記クロック信号として
出力する選択回路と、前記選択回路からの出力クロック
と基準クロックとの位相を比較し、その位相差に対応す
る信号を出力する位相比較器と、前記位相比較器からの
位相差信号に基づいて、前記複数の電圧制御発振器から
の各発振信号の周波数を制御するための電圧信号を出力
するローパスフィルタと、前記ローパスフィルタからの
電圧信号に基づいて、選択回路による前記選択のための
選択信号を出力するシュミットインバータと、電圧制御
発振器の種類がＮ（Ｎは自然数）である場合に（Ｎー
１）個設けられ、かつ互いにスイッチングレベルが異な
り、前記ローパスフィルタからの電圧信号に基づいて、
シュミットインバータから出力される前記選択信号とは
別の異なる選択信号をそれぞれ出力するインバータと、
前記シュミットインバータからの選択信号と前記（Ｎー
１）個のインバータからの選択信号とを、任意の繰り返
し周期を有するクロック信号から得られる一定周期毎に
順次出力し、その選択信号によって選択回路による前記
選択を制御する補助選択回路とを備えた半導体装置。
【請求項４】システム内の同期用信号として用いられ
るクロック信号を出力する半導体装置において、互いに
周波数帯域が異なる信号を発振する複数の電圧制御発振
器と、前記複数の電圧制御発振器からの発振信号のいず
れかを選択し、その発振信号を前記クロック信号として
出力する選択回路と、前記選択回路からの出力クロック
と基準クロックとの位相を比較し、その位相差に対応す
る信号を出力する位相比較器と、前記位相比較器からの
位相差信号に基づいて、前記複数の電圧制御発振器から
の各発振信号の周波数を制御するための電圧信号を出力
するローパスフィルタと、電圧制御発振器の種類がＮ
（Ｎは自然数）である場合に（Ｎー１）個設けられ、そ
れらへの入力信号に基づいて、選択回路による前記選択
のための異なる選択信号をそれぞれ出力するシュミット
インバータと、前記（Ｎー１）個のシュミットインバー
タへの各入力信号として、前記ローパスフィルタからの
電圧信号を一定時間だけ任意の電圧またはグランド電位
を有する電源に切り替えるスイッチと、前記（Ｎー１）
個のシュミットインバータからの選択信号を、任意の繰
り返し周期を有するクロック信号から得られる一定周期
毎に順次出力し、その選択信号によって、選択回路によ
る前記選択を制御するとともに、スイッチによる前記切
り替えを制御する補助選択回路とを備えた半導体装置。