TW480827B - Self-tunable oscillator for oscillating signal synchronous with input signal - Google Patents

Self-tunable oscillator for oscillating signal synchronous with input signal Download PDF

Info

Publication number
TW480827B
TW480827B TW089109089A TW89109089A TW480827B TW 480827 B TW480827 B TW 480827B TW 089109089 A TW089109089 A TW 089109089A TW 89109089 A TW89109089 A TW 89109089A TW 480827 B TW480827 B TW 480827B
Authority
TW
Taiwan
Prior art keywords
signal
control
frequency
input
circuit
Prior art date
Application number
TW089109089A
Other languages
English (en)
Inventor
Kenji Mori
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW480827B publication Critical patent/TW480827B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00—Oscillators
    • Y10S331/02—Phase locked loop having lock indicating or detecting means

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

480827 五、發明說明ο) 發明背景 發明2 4㈣ >，毛月係種振盪器，更明確地說，係一種用於與輸 出#號同步之振盪信號的可自調式振盪器。
相關技術I ^顯不器通常皆與個人電腦相連接，傳給顯示器之視訊 係以同步之頻率傳送畫面，此同步之頻率則視 VGACVariable Graphic Array) iLSVGA(Super Variable 相I Array)所定義之像素數目而定，即使以不同步之 器、，晝面之大小與位置也必須能ί顯 收點龄測頻-、⑽穩疋，為此，以不同頻率提供視訊之多接 收2皿測顯不器已被廣泛地使用。 一同步信號處理電路可整合在一半導曰 半導體積體電路妒置則祜供夕 體日日片上’而此 = = 達成水平輸出頻率之自動調整，而水平ί 電路則回應於水平輸入頻率之變化，以#伟 ^ X振盪頻率隨著水平輸入頻率改變，自發振 相位二頻率則與水平輪入信號之相位與頻率“。… 習知率1動調整電路系統之習知技術，此 位類比轉：；5;自動^電路系統包含-記數器5卜-數 54，記數‘』挺：*控制振盪器53、與-相位比較器 壓控制振=接接著並連接至電 控制振盪5 3與一信號輸入節點被 第5頁 480827
五、發明說明（2) 連接至相位比較器，相位比較器5 4透過輸入節點丨〇 i之輸 入信號與自發振盪信號503之比較而調整振盪頻率。 此習知之水平頻率自動調整電路系統運作如下，圖2 顯示輸入頻率與一控制電壓信號5〇 2之關係，數位類比轉 換Is 5 2會隨著輸入頻率增加而線性增加控制電壓信號5 〇 2 之大小’而記數器5 1與數位類比轉換器5 2則依據輸入頻率 決定控制電壓信號5 〇 2之特定大小，另一方面，圖3則顯示 控制電壓信號5 0 2與自發振盪信號5 〇 3之關係，頻率f 〇隨著 控制電壓彳§號5 0 2之大小而線性增加，所以，電壓控制振 盪器5 2會依據控制電壓信號之大小來決定特定之自發振盪 頻率’適當地調整圖中之梯度後，電壓控制振盪器53即會 改變自發振盪信號5 0 3之頻率，以便使其與輸入頻率同 習知之水平頻率自動調整電路系統所遭遇的一個問題 疋’在其製造程序後還需要一後續的調整，·更詳細地說， 電壓控制振盡為53將電荷充入電容器、再從中放電以振盪 出自然頻率之信號，其電路元件可由其製程整合成一半導 體晶片’然而’其電容易於被分散，而控制電壓信號之大 小與自然頻率之關係在各產品中又不盡相同，例如，若電 壓控制振盪器5 3被設計成如圖4所示之實線，則一產品之 變壓控制振盪器5 3可能具有圖中虛線所示之電壓頻率特 性’在此例中，控制電壓信號¥丨之下的自然頻率為f 〇 2， 且此與所設計之f 0 1不同，當其差別超過由電壓控制振盪 器53與相位比較器54所組成迴路之控制範圍時，即無法輸
$、發明說明（3) 何同相信m ’為使具此缺 i知之水平頻率自&整電路 ’製造者可使用此外部調整 、卜部調整電路使得習知之同步 寸’並會增加製造的成本，ί 的問題，但半導體積體電路裝 至這些分離的電容器，故分難; ，之產品免於遭致退貨，此 系統尚需要一外部調整電 電路來執行後續之調整，此 信號處理電路具有較大的尺 然分離之電容器可避免這樣 置則需要額外的引線以連接 之電容器其實並不可行。 自動 外的 所以’本發明之一重要目 將一輸出振盪信號 調整電路。 為達成此一目的， 壓控制振盪 近改變一電 之輪 節點 範圍 -第 器， 得知 可改 控制 控制 本發明 出信號 ;一電 ’並回 一控制 以便將 輪入信 變控制 範圍之 迴路， 提供一振盪 ’此輸入信 壓控制振盪 應於一控制 迴路，其連 輸出信號與 號是否落入 信號之一第 外時能使輸 其連接於信 與一輸 本發明 器之控 電路， 號包含器，其 電壓信 接至信 輸入信 某控制 一子信 入信號 號輸入 的係提供一振盪電路，其可 入信號同步化，且不需要額 提出在一輸入信號之頻率附 制範圍。 其可產生 與輸入 被提供以輸入信 特性位在 輸出信號 點與電壓 相互比較 電壓頻率 號以改變 號輸入節 號的頻率 範圍内， 號，以便 落入此控 節點與電 此第一控 當輪入信 制範圍； 壓控制振 信號同步 號之信號 某一控制 之頻率； 控制震盪 ，如此可 制迴路並 號位在某 及一第二 盪器，並
480827
以控制信號之一第二子信號來控制此電壓控制振盪器，以 便使輸出信號與輸入信號二者同相。 較_隹t施例之詳細 .第二圭實施例 如圖5所示，根據本發明之一較佳實施例，一自調式 振盪電路1包含一分頻器1〇、一記數器u、一開關電路 1 2、一數位類比轉換器丨3、一電壓控制振盪器丨4、一相位 比較器15、一頻率比較器16、一開關電路17、一感測器 1 8、及一正反器電路2〇，其中分頻器丨〇、開關電路 12/17、頻率比較器16、感測器18、與正反器電路2〇係新 加入至頻率調節器11/13/14/15者。
一輸入節點101被直接連接至分頻器1〇、頻率比較器 1 6、與感測器1 8之輸入節點，且透過開關電路丨7而連接』 相位比較1 5 ’ -輸入信號則持續供應至分頻器j 〇、頻$ 比較器16、與感測器18，開關電路12/17可回應一士 號1〇7以提供至記數器/相位比較器13/15之信號路徑、^ 號^記數器/相位比較器13/15中通過，此視控 ίΓΛ疋，控制信號1〇7並進一步被供應至感測器18，, 一啟動位準與一非啟動位準二者間切換變化， Ϊ = Ϊ = ί輸入信號與自發振盈信號之頻率-致，^ 信號的信號路徑：輸入開關電路17提綠 比較器，分頻』透過關電路17而傳至心 1 U返幻力開關電路1 2之信號路徑可楚
480827 五、發明說明（5> 接至記數器1 1之時鐘節點CK。 刀頻器1 0可產生與輪入信號頻率不同之脈衝信號 1 03，並將脈衝信號提供給開關電路1 2與感測器丨8， 於分頻器10之輸出節點與記數器11之-時鐘節 C1(之間，亚在啟動位準之控制信號丨〇7出現時將脈 號103傳給時鐘節點CK，若控制信號1〇7處於非啟動位。， 則開關電路1 2即會中斷脈衝信號。 。當開關電路丨2將脈衝信號103傳給時鐘節點CK，記教 器1」T增加其中所館存之二進位數字，並改變代表此二進 :哭^之輸出信號，輸出信號從記數器1 1傳至數位類比轉 广;’並被轉換成正比於現存二進位數字之一控制電壓 #唬104，且電壓控制振盪器14則以正比於控制電壓作號 1〇=、之頻率振盪’電壓控制振盪器“將一自發振“ J105傳至相位比較器15、頻率比較器16、與感測器18， :控制振盪器14之最低頻率則小於輪入信號之最低頻 相位比較器1 5比較自發振盪信號丨〇5盥輸入俨號，以 Πί:有任何相位差產生’相位比較器15依據〆發振蘯 #唬與輪入信號之比較結果來產生一控制信號1〇6，電壓 ，制振盡⑽以控制信號⑽來改變自發振盪信號之頻 率’如此即可使自發振盪信號與輸入信號一致。 ，率比較器16比較自發振盪信號與輪人㈣，以得知 2振盪信號是否與輸入信號頻率相同，當自發振盪信號 與輸入信號頻率相同時，頻率比較器16即將控制信號1〇7 第9頁 五、發明說明（6) 5:成=位準，然而，若自發振盪信號與輸入信號 =同，頻率比較器16即使控制信號107維持在非啟動狀 f測器18回應於啟動位準之控制信號1〇7以便藉由脈 =J103將其啟動延遲，在一延遲時間後，感測器㈣ =較輸入信號與自發振盪信號，以得知其中是否有相位 二：自發振盪頻恧與輸入信號同相時，感測器18即 ::號m改變成一代表鎖定狀態之高位準，然而，若相 1 8 p ^生於自發振盪信號1 05與輸入信號之間，則感測器 18即會將控制信號108保持在低位準狀態，低位準之控制 心唬1 0 8則代表非鎖定狀態。 正反器電路20有一第一節點〇N、一第二節點⑽、一資 二：fD、與一重置節點R，第一節點〇N連接至感測器以之 輸出卽點，第二節點0N則連接至記數器丨丨之一控制節點 叩，資料節點被供應一資料訊肌，重置節點R則連接至 ί數t V ’·正反斋電路2 〇在控制信號1 0 8之下降緣處鎖住 二，^號Hi，正反器2〇提供一代表漸增記數模式或漸減記 數杈式之控制信號1U至控制節點up，當記數器n到達值 〇 〇日=，記數器11即提供一重置信號丨〗2至重置節點R，而正 反器電路20即被重置。 圖6係頻率比較器丨6之電路配置，頻率比較器丨6包含 一連接至輸入節點1〇1之分頻器41、一連接至分頻器“與 相位^較^ 15之記數諸、與_連接至記數諸之比較器 43，分頻器41產生一窗口脈衝，其頻率為輸入信號頻率之 第10頁 480827
五、發明說明（7) 除以η倍，窗口脈衝信號44則被提供至記數器42，當窗口 脈衝信號44停留在啟動之高位準時，記數器42則計算自發 振盈信號105之脈衝數，當窗口脈衝信號44被改成低^"位準& 時，記數器42即提供一代表脈衝數為η2之輸出信號45至比 較器43，比較器43將脈衝數η2與約數η作比較，當脈衝數 η2等於約數11時，比較器43即將控制信號1〇7改變成代表一 一假設現在分頻器1 〇將輸入信號以8相除，則根據如圖7 所示之本發明之自調式振盪電路1，分頻器4丨被給予任意 之約數η，只要其小於或等於8，在此例中，約數η被假& 為6 〇 〇輸入信號1〇ι在時間t = 〇時出現，分頻器ίο產生脈衝信 唬103，其脈衝週期為輸入信號之脈衝的8倍，脈衝俨號 103則通過開關電路12被供應至記數器〗〗之時鐘節點°ci^以 作為脈衝信號110，在脈衝信號110之第一脈衝週期間，呓 數器11之二進位數會保持為00，脈衝信號11〇在 i 出現，記數HU則增加-記數值，其之由 〇〇變成01 ’因為分頻器16可以抻制严J 19/17 & γ ~ @厂以控制#唬1 〇7控制開關電路 17故在β己數1炚脈衝信號1 03/110增加記數之前， 分頻器41即產生窗口脈衝信號44。 ^ 如上=述^約數n46，則在等於輸入信號6個脈衝之 :間”中，3器41會使窗口脈衝信號“保持在高位 數，在此例中，4個脈衝會ζ在入 1 位準/記數器42則增加記 灯3洛入窗口脈衝信號44所定義之
480827 五、發明說明（8) 範圍中，且έ己數器4 2並增加4個脈衝之記數，所以，n 1等 於4 ,比較器43將脈衝數ni與約數n作比較，並決定脈衝數 nl是否小於约數n，然後，頻率比較器16將控制信號尸保 持在非啟動位準，正反器電路2〇提供代表漸增記數模式之 控制信號111，而記數器n則根據控制信號lu來增加一記 數值。 ° 圖8、係電壓控制振盪器〗4之狀態，當記數器丨丨將記數 值由00增為01時，數位類比轉換器1〇4則增加控制電壓作 號104之大小，且控制電壓信號1〇4被供應至電壓控制振^ 裔14，然後，電壓控制振盪器14將振盪頻率由f〇i增至 f 02，所以，當脈衝數nl小於約數11時，記數器丨丨則將並圮 數加1，而電壓控制振盪器14則增加振盪頻率。 八w 自調式振盪電路1會重覆上述之控制程序直到窗口 t信號44之脈衝數等於約數n為止，輸入信號1〇 二信號m同步，而且，如此一來，脈衝數可能會有自上振 同，此視窗口脈衝信號44出現的時機而定，這表示， 脈衝數等於約數n，頻率比較器16仍有可能
二為防止此-現象，-暫存器(I 記數W2之农大記數值上限，即使脈衝數在窗 衝^號44消失之前即已達％存器仍不允許記數器“ 增加其記數值，而比較器43則將控制信號1〇7改變二 一致的啟動位準。 風代表 圖9係感測器18之狀態，當頻率比較器⑴等控制信 7改變成代表-致之啟動位準時，開關電路12即關^ 第12頁 480827 發明說明（9) _ 另一開關電路17則開啟，開關電路12會遮 =鐘節點CK，且脈衝信號110並不 ;= 1之時鐘節點CK，記數nU則保持其記數值，p己數器 =電㈣則提供輸入信號給相位比較器15 則比較自發振盪信號1〇6與輸入信號，且 Π車父 位差之控制信號106給電壓控制振盪器14。 Μ戈表相 當f測器18接收到代表一致之控制信號1〇7時 即起始延遲時間n2，藉由脈衝信號1〇3，延遲〜^ =起始於感測謂之啟動，#延遲時間週期n2結束心2 =器1 8即被啟動以便比較自發振盪信號〗〇5 怎 立差’延遲時間之值依相二 身之反應速度而疋，延遲時間會被修正為適當值， ^相位比較器15使得輸人信號與自發振i信號同相之 J，感測器18即被啟動，當自發振盪信號1〇5與輸入信 同，時’感測器18會將控制信號1Q8改變成代表鎖定二態： f兩位準’若自發振盪信號1 〇5與輸入信號之間有相位“ ^，則感測器18即會將控制信號108保持在代表 態之低位準· 頭疋狀 Μ =10係記數器丨丨之電路狀態，現在假設在進入鎖定狀 =後輸入信號101會改變其頻率，而輸入信號與自發振盪 t 之，則有相位差存在，如此會造成控制信號108由 S 改變成低位準，正反器電路2 0則回應於控制信號 1 〇 8 ’如此可將控制信號丨丨丨改變成代表漸減記數模式之低 480827 五、發明說明（ίο) 控制信號111被供應給記數器丨丨之控制節點ud，記數 器11則回應於控制信號111，以便將操作改變成漸減記 模式，頻率比較器16會被關閉，故不會輸出控制信號 107，然後，開關電路12被啟動，且脈衝信號1〇3被傳b遞至 記數器11之時鐘節點CK，另一方面，開關電路j 7則關閉， 並阻斷輸入信號，記數器U回應於脈衝信號11〇而啟動漸 減記數操作，當記數器達〇 〇時，記數器丨丨即供應重置信號 112至正反器電路2〇之重置節點R，重置信號i 12使得正反 器電路20將控制信號丨丨！改變成代表漸增記數模式之高位 準，若脈衝信號11 〇在漸減記數模式變成漸增記數模式時 被供應至時鐘節點CK，記數器Π即回應於脈衝信號11〇而 啟，漸增記數操作，記數器丨丨會減少其中所儲存之二進位 數字以回應脈衝信號11 〇，而頻率比較器丨6並不會輸出代 表一致之控制信號1 〇 7，故感測器決不會將輸入信號與自 發振盪信號1 0 5作比較。 、 詳細地說，圖11係自調式振盪電路1之電路狀態，假 疋輸入信號101之頻率為fl，正反器電路2〇在起始狀態會 輸出高位準之控制信號丨丨丨，分頻器1〇通過開關電路^ ; ，應脈衝信號103/1 10至記數器11之時鐘節點CK，且記數 二1 1會啟動漸增記數操作以回應脈衝信號1 1 〇，記數器1 1 / 之輸出信號代表記數器隨脈衝信號丨丨〇而增加之記數，此 ^數器11之輸出信號並被供應至數位類比轉換器i 3，數位 類比轉換器1 3會增加控制電壓信號1 〇 4之大小，故電壓控 制振盪器14會增加自發振盪信號105之頻率，自發振盪信
第14頁 480827 五、發明說明（11) 1— 號1 05被供應至相位比較器1 5、頻率比較器i 6、與感測器 18° 頻率比較器1 6比較自發振盪信號1 〇 5與輸入信號，以 得知自發振盈信號105之相位是否實質上與輸入信號之相 位一致’當頻，率比較器1 6發現其一致時，其即將控制信號 1〇7改變成代表一致之高位準，並供應信號107至開關 12/17與感測器18。 +然後，開關電路12關閉，並中斷脈衝信號1〇3/11〇， 接著記數器11停止漸增記數操作，並使其二進位數字能代 表所施加之脈衝，另一方面，開關電路丨7則開啟，並將輸 入信號由輸入節點1〇1傳遞至相位比較器15，相位比較器 15啟動自發振盪信號1〇5與輸入信號之間之相位比較。 口控制信號1〇7感測器18開始計算延遲時間η2，且感測 器1 8在時間週期η2結束之後會被啟動，然後，感測器1 8比 ^自發振盪#號1 〇 5與輸入信號，以得知是否自發振盪信 號1 05之相位輸入信號之相位一致，當感測器18得知其係 ^者，感測器1 8即將控制信號丨〇 8改變成代表一致之高 位準。另一方面，若得知有相位差，則感測器丨〇會將控 制信號1G8改變成代表相位差之低位準，相位比較器…共 =制信號m以便能在延遲時㈣中改變自發振還 二=0 5之頻率，並移除自發振盪信號1 〇 5與輸入信號之間 …』位ΐ自發振盪信號1 0 5與輸入信號之相位差被移 二:淮"^2即將控制信號1 08改變成代表鎖定狀態之 间立，，藉由兩位準之控制信號丨〇 8，正反器2〇即將資料
第15頁 480827 五、發明說明（12) “號H i傳遞至控制節點u J)以作為控制信號111 一 假设輸入信號將頻率由f 1改成f 2，感測器丨8得知自發 振盪信號與輸入信號反相，並將控制信號丨〇 8改變成代表 非鎖疋狀悲之低位準，頻率比較器丨6得知自發振盪信號與 輸入信號之相位差，並將控制信號〗〇 7改變成代表反相之 未啟動位準，正反器20會回應於控制信號1〇8之延遲，以 便將控制信號1 1 1從高位準改變成代表漸減記數模式之低 位準，控制#號π 1被供應至頻率比較器1 6與記數哭丨1之 控制節點UD，控制信號1U造成頻率比較器16之關g，故 =率比較器16會將控制信號丨07修改成非啟動位準，控制 信號107被供應至開關電路12/17，開關電路12將脈^ 號103/110傳遞至記數器u之時鐘節點CK，記數器工減^ 儲存其中之二進位數字以回應於脈衝信號丨丨〇，所以， 位類比轉換器1 3會減少控制電壓信號丨〇4之大小，♦ ^ 器，時，記數器"會將重置信號112改變成啟動二己數 亚重置正反器20，然後，反器電路2〇將控制信號丨 成代表漸增記數模式之高位準，此高位準之控传^變 造成頻率比較器1 6之啟動，並且記數器丨丨合^ :〜1 1 漸增記數模式，然後，自調式振盪電路丨即9會^乍改變成 率fl而重覆上述之電路操作。 曰-口輸入頻 ,如前所述，頻率比較器16、感測器18、與正 增加記數值，所以，控制電壓信號丨〇4之大小亦备彡、时^ 直到自發振盪信號105之頻率接近輸入信號之頻加， 故相位比較器1 5會將自發振盪信號丨〇5之相盥:， 々曰仅興輸入信號
480827 五、發明說明（13) 才目 4立——* 56 ，♦争 ^ 、曰之，自調式振盪電路透過二階段之相位 自發振盪信號與輸入信號同步化，即便振盪器14之 ρ塗頻率特性隨各產品而不同，此種分散性亦可透過二階 又之相位控制而獲得補償，故不需要額外的調整器。 篇二較佳實施例 根據本發明之另一較佳實施例所提供之另一自 》電路1A ’自調式振盪電路1A類似於自調式振盪電 +之電路一配置’除了其中之開關電路⑺以外，為此，其 匕的電路元件皆以對應於自調式振盪電路1之電路元件的 相同編號表示，而不再詳加描述。 ，關電路1 9具有二輸入節點與一輸出節點。其中一 f i I卩點連接至輸入節點1 0 1，而另一輸入節點則被供應 X 、盈#號1 0 5 ’輸出節點被連接至分頻器1 0之輸入節 點。 、開關電路1 9會回應於控制信號丨丨！以改變輸入信號之 ί，，詳細地說，當控制信號111被改變成代表漸減記數 模1之低位準時，開關電路19即將自發振盪信號傳給分 頻jio’在實際的操作中，有可能輸入信號在短週期中並 =會振盪，在此情況下，感測器18會將控制信號1〇8改變 、代表▲非鎖定狀態之低位準，而正反器2 〇則將控制信號 1丨11=改變成代表漸減記數模式之低位準，記數器11需要減 少儲2其中之二進位數字以畀應時鐘節點CK之脈衝，然 而，若輸入信號被供應至分頻器1〇，記數器U並不會減少 480827 五、發明說明（14) ΐ =之：ΐ位數字’因為任何脈衝皆不會被供應至時 ^即，一較佳實施例中，開關電路i 9傳 發振盪信號1〇5而非輸入信號，分頻器m疋自 號ηο。 目應產生自自發振盪信號ι〇5之脈衝信 ^Ϊ1 # ^ ^ ^ ^
^ , y ^ 此項特徵有其必要，因為除此之外p Z 而任何其它之脈衝源，亦不需要額外的引線。 正反ίί ϋί ^施例中，頻率比較器16、感測器^、 類=器；；=之=:=7、記數器η、數位 楚-# ^T之佗唬整體構成一第一控制迴路，在 ^較^施例中，開關電路19進—部 位比較器15以及電壓控制振請4與相位比控制 口口 1 5之間之仏號線形成一第二控制迴路。 -批^如上所述’輸入信號與自發振靈信號係反相者，第 哭5 = ί改變控制電壓信號104以便使電壓控制振i 二；輸：信號之附近，並且，相位比較器 d =特性超出所設計之範圍，第-控制迴路ί 任何外部Ϊΐΐ性落在輸入信號之頻率附近，所以不需要 非將^ ί 1述，係用於方便說明本.發明之較佳實施例，而 將本务明狹義地限制於該較佳實施例。凡依本發明所做 第18頁 480827 五、發明說明（15)
之任何變更，皆屬本發明申請專利之範圍。根據 述’自調式振盪電路1/1A首先將記數減少至〇〇， 將七數增加至適合電壓控制振|器1 4之一.二進位 是0為顯示器之電晶體元件容易因電壓控制振盈 出頻率的突然改變而損壞，記數器丨丨可在振盪頻 以前透過倒數之操作而防止電晶體元件之損壞， 此問題在實際的運用上時常發生，亦可不需要 將記數器11重置為0，在此例+，控制信moM 記數器11以作為重置錢，且感測器18則會持續 較器1 6保持在啟動狀態。 ^ 另外’在上述較佳實施例中， 器1 6會被關閉’頻率比較哭i 6 到數操作時 數超過約數n時即輸出起V:準亦之可，加以改製， 改有其需要，因其在輸入信號工制k號107， 快的速度調整自發振盪信號^阿頻改變成低頻 以上所 隨後接著 數字，這 器1 4之輸 率之調整 然而，若 數操作而 被供應至 將頻率比 頻率比較 即在脈衝 如此之修 時可以較 480827 圖式簡單說明 上述本發明之目的、優點和特色由以下較佳實施例之 詳細說明、並參考圖式當可更加明白，其中·· 圖1之方塊圖係用以顯示習知之水平頻率自動調整電路之 電路配置； 圖2係用以顯示輸入頻率與控制電壓信號之關係； 圖3係用以顯示控制電壓信號與自發振盪頻率之關係； 圖4係用以顯示不同產品中之電壓控制振盪器的電壓頻率 特性； 圖5之方塊圖係用以顯示根據本發明之自調式振盪電路的 電路配置； 圖6之方塊圖係用以顯示被併入自調式振盪電路之頻率比 較器16的電路配置； 圖7之時脈圖係用以顯示併入自調式振盪電路中之一頻率 比較器的電路狀態； 圖8之時脈圖係用以顯示併入自調式振盪電路中之一電壓 控制振盪器1 4的電路狀態； 圖9之時脈圖係用以顯示併入自調式振盪電路中之一感測 器的電路狀態； 圖1 0之時脈圖係用以顯示併入自調式振盪電路中之一記數 器的電路狀態； 圖11之時脈圖係用以顯示自調式振盪電路之電路狀態；及 圖1 2之方塊圖係用以顯示根據本發明之另一自調式振盪電 路的電路配置。
第20頁 480827 圖式簡單說明 符號說明 自調式振盪電路1 自調式振盡電路1 A 輸入信號6 分頻器1 0 記數器11 開關電路12 數位類比轉換器1 3 電壓控制振盪器1 4 相位比較器1 5 頻率比較器1 6 開關電路17 感測器1 8 開關電路19 正反器電路20 分頻器41 記數器4 2 比較器43 窗口脈衝信號44 輸出信號45 記數器5 1 數位類比轉換器5 2 壓控制振盪器5 3 相位比較器5 4
第21頁 480827 圖式簡單說明 輸入節點1 0 1 脈衝信號103 控制電壓信號1 0 4 自發振盪信號105 控制信號1 0 6 控制信號1 0 7 控制信號108 脈衝信號11 0 控制信號111 重置信號11 2 控制電壓信號5 02 自發振盪頻率5 0 3
第22頁

Claims (1)

  1. 480827 六、申請專利範圍 1· 一種振盪電路，用以產生與輸入信號同步之輸出信 號，包含： 一信號輸入節點（1 0 1 )，被供應以該輸入信號； 一電壓控制振盪器（1 4 )，其電壓頻率特性位在某控制 範圍中，並回應於一控制電壓信號（1〇4/1〇6)以改變該輸 出信號之頻率； 一第一控制迴路（10/11/1 2/13/1 6/1 7/18/20; 10/11/12/13/16/17/18/19/20)，連接至該信號輸入節點 (1 0 1)與該電壓控制振盪器（丨4)以提供該控制電壓信號之 一第一子信號（104);及 一第二控制迴路，連接至該信號輸入節點（1 0 1 )與該 ，壓控制振盪器（1 4 )，並以該控制電壓信號之一第二子信 號（1 〇 6)控制該電壓控制振盪器（丨4 )，俾使該輸出信號 (105)與該輸入信號同相； 其特徵為： ^ 該第一控制迴路將該輸出信號（105)之頻率與該輸入 信，之頻率作比較，以便得知該輸入信號是否落在該某控 制範圍内’並改變該第一子信號（1 〇4)以便當該輸入信號 位在该某控制範圍外時能使該輸入信號落入該某控制範圍 内。 2·如申請專利範圍第1項之振盪電路，其中，該第一控制 迴路包含： ' 一頻率比較器（1 6 )，其將談輸出信號（丨〇 5 )之頻率與
    第23頁 480827 六、申請專利範圍 該輸入信號之頻率作比較，以便得知該輸入信號是否落在 該某控制範圍内，如此即可產生一代表比較結果之第一控 制信號（1 0 7 );及 一第一控制信號產生器（1〇/11/12/13/16/17/18/20; 10/11/12/13/16/17/18/19/20)，其連接在該頻率比較器 (1 6)與該電壓控制振盪器（丨4)之間，並回應於該第一控制 信號（1 0 7)，以便改變該第一子信號（丨〇 4)。 3·如申請專利範圍第1項之振盪電路，其中，該第二控制 迴路具有一相位比較器（1 5 )，其連接至該電壓控制振盪器 (1 4)，以便產生該第二子信號（丨〇 6 )。 4·如申請專利範圍第2項之振盪電路，其中，該第一控制 信號產生器包含： 5己數器（11) ’其依據一產生自該輸入信號之脈衝序 列而改變儲存其中之記數，而該第一控制信號係代表該輸 入信號位在該某控制範圍之外；及 一轉換器（1 3 )，其連接在該記數器（丨丨）與該電壓控制 振盈器（14)之間，並將該第一子信號（1〇4)改變成對應於 該記數之大小。 〕·如申請專利範圍第4項之振盪電路，其中，該第一控制 迴路進一步包含連接至該記數器（11)之一分頻器（10)，以 便依據該輸入信號產生該脈衝序列。
    第24頁 480827
    ，該第一控制 6 ·如申請專利範圍第5項之振盪電路，其中 信號產生器進一步包含： 〃 一第一控制#號產生器（18/2〇)，·其連接在該頻率 較器（1 6 )與該記數器（丨丨）之間，並回應於該第一控 (/07)，以便當該頻率比較器得知該輪出信號與該輸入》信〜 號反相時，能產生一代表漸減記數操作之第一位 °一 當該記數器透過該漸減記數操作而達至一預定數值 時，該第二控制信號產生器（18/20)即將該第二控制信 (111)改變成一代表漸增記數操作之第二位準，如此^ = 該轉換器（13)將該第一子信號（104)調整成一適當之于 小。 八 女如申請範圍第6項之振盪電路，其中，該第二控 產生器包含： ^ 一感測器（1 8 )，其連接至該頻率比較器（丨6 )，並 =，第一控制信號（107)以產生一代表鎖定狀態或非鎖定 狀悲之一第三控制信號（1〇8);及 一正反器電路（20)，其連接在該感測器（18)、該第二 位準（Hij之一來源、與該記數器（11)之間，並回應於該第 二控制信號以便將該第二控制信號（111)變化於該第一位 準與該第二位準之間。
    第25頁 4δϋδΖ/ 六、申請專利範圍 8 ·如申請專利範圍第7馆 -控制信號(107)開ί之之振盪電路’其中，從產生該第 即被啟動’該第一控遲時間之後，該感測器（18) 該輸入信號。 卫制4琥係代表位在該某控制範圍外之 9 · 如申請專利範圚筮β s 號（111)係代表該漸減2、之振盪電路，其中，當該控制信 被關閉。 咸°己數刼作時，該頻率比較器（1 6)即 迴im:圍第6項之振-電路，其中，該第-控 數器接在該分頻器(1°)與該記 控制範圍外之該輸^ t控制信號（1〇7)代表位在該某 脈衝序列傳輸至該記^及該第一開關電路(12)即將該 制迴路ί pg開關電4 ’其連接在信號輸人節點與該第二控 竿當該第一控制信號代表該輸入信號落在該 開關電路即將該輸入信號傳輸至 :迴；圍；電路…，該第-控 (19)且有八2 3 一第 电路(19) ’此第三開關電路 振缓^ π二別連接至處彳§號輸入節點（101)與該電壓控制 振盖器(14)之輸入節點、與一連接至該分
    第26頁 480827 六、申請專利範圍 出節點，並回應於代表該漸增記數操作之該第二控制信號 (1 1 1 )，以便將該輸入信號傳遞至該分頻器（1 0 )，該第三 開關電路（1 9 )進一步回應於代表該漸減記數操作之該第二 控制信號（111)，以便將該輸出信號（Ϊ05)傳遞至該分頻器 (10)。
    第27頁
TW089109089A 1999-05-13 2000-05-11 Self-tunable oscillator for oscillating signal synchronous with input signal TW480827B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13246499A JP3367465B2 (ja) 1999-05-13 1999-05-13 発振周波数調整装置

Publications (1)

Publication Number Publication Date
TW480827B true TW480827B (en) 2002-03-21

Family

ID=15081993

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089109089A TW480827B (en) 1999-05-13 2000-05-11 Self-tunable oscillator for oscillating signal synchronous with input signal

Country Status (4)

Country Link
US (1) US6498536B1 (zh)
JP (1) JP3367465B2 (zh)
KR (1) KR100333428B1 (zh)
TW (1) TW480827B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061330B2 (en) 2003-02-19 2006-06-13 Kabushiki Kaisha Kobe Seiko Sho Oscillator including phase frequency detectors for detecting a phase difference between two input signals and outputting a control command signal
CN113284696A (zh) * 2020-02-04 2021-08-20 株式会社村田制作所 共模扼流圈

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589736B1 (en) 2001-05-18 2009-09-15 Pixelworks, Inc. System and method for converting a pixel rate of an incoming digital image frame
US6920622B1 (en) 2002-02-28 2005-07-19 Silicon Laboratories Inc. Method and apparatus for adjusting the phase of an output of a phase-locked loop
US6741109B1 (en) * 2002-02-28 2004-05-25 Silicon Laboratories, Inc. Method and apparatus for switching between input clocks in a phase-locked loop
KR100665060B1 (ko) * 2004-12-21 2007-01-09 삼성전자주식회사 디스플레이장치 및 그 제어방법과 영상신호 처리 디바이스
CN1960183B (zh) * 2005-10-31 2010-07-28 盛群半导体股份有限公司 自动调整的高准确性振荡器
US7443250B2 (en) * 2006-09-29 2008-10-28 Silicon Laboratories Inc. Programmable phase-locked loop responsive to a selected bandwidth and a selected reference clock signal frequency to adjust circuit characteristics
US7405628B2 (en) * 2006-09-29 2008-07-29 Silicon Laboratories Inc. Technique for switching between input clocks in a phase-locked loop
JP4625494B2 (ja) * 2007-12-25 2011-02-02 日本電波工業株式会社 発振周波数制御回路
US8566891B2 (en) * 2008-03-31 2013-10-22 Verizon Patent And Licensing Inc. Systems and methods for monitoring, troubleshooting and/or controlling a digital television
DE102008001679A1 (de) * 2008-05-09 2009-11-12 Robert Bosch Gmbh Verfahren und Vorrichtung zur Verarbeitung von aufgenommenen Bildinformationen aus einem Fahrzeug
US8982099B2 (en) * 2009-06-25 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Touch panel and driving method of the same
KR101308479B1 (ko) * 2010-12-31 2013-09-16 엘지디스플레이 주식회사 입출력 동기 신호의 동기화 방법 및 회로와, 그를 이용한 액정 표시 장치의 백라이트 드라이버 및 그 구동 방법
CN104849547B (zh) * 2015-05-08 2018-12-04 中国电子科技集团公司第四十一研究所 一种提高yto预置准确度的校准方法及校准系统
KR101714485B1 (ko) 2015-09-09 2017-03-09 주식회사수산중공업 발파폭약 장진 차량
KR101730095B1 (ko) 2015-09-09 2017-05-15 주식회사수산중공업 발파폭약 장진차량

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE795045A (nl) * 1972-02-08 1973-08-06 Philips Nv Inrichting voor het naar keuze opwekken van een uit een aantal in een brede frequentieband gelegen discrete frequenties
JPH0732221B2 (ja) 1988-10-06 1995-04-10 日本電気株式会社 集積回路の冷却構造
JPH03274917A (ja) 1990-03-26 1991-12-05 Teac Corp 可変調波数発振器
JPH05268078A (ja) 1992-03-24 1993-10-15 Fujitsu Ltd 周波数監視機能を有するｐｌｌキャリブレーション回路
JPH0879069A (ja) * 1994-09-08 1996-03-22 Mitsubishi Electric Corp Ｖｃｏ回路及びｐｌｌ回路
JP2914287B2 (ja) 1996-03-08 1999-06-28 日本電気株式会社 Ｐｌｌ回路
JP2954052B2 (ja) 1996-11-28 1999-09-27 日本電気アイシーマイコンシステム株式会社 映像表示装置
JPH1139806A (ja) * 1997-07-14 1999-02-12 Oki Electric Ind Co Ltd クロック逓倍回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061330B2 (en) 2003-02-19 2006-06-13 Kabushiki Kaisha Kobe Seiko Sho Oscillator including phase frequency detectors for detecting a phase difference between two input signals and outputting a control command signal
CN113284696A (zh) * 2020-02-04 2021-08-20 株式会社村田制作所 共模扼流圈

Also Published As

Publication number Publication date
US6498536B1 (en) 2002-12-24
KR20000077256A (ko) 2000-12-26
JP3367465B2 (ja) 2003-01-14
JP2000323983A (ja) 2000-11-24
KR100333428B1 (ko) 2002-04-19

Similar Documents

Publication Publication Date Title
TW480827B (en) Self-tunable oscillator for oscillating signal synchronous with input signal
TWI404073B (zh) 數位至時間轉換器與數位至時間轉換方法
CN106708166B (zh) 信号生成器和信号生成方法
US6133770A (en) Phase locked loop circuit
JP3764785B2 (ja) Ｐｌｌ回路及びその自動調整回路並びに半導体装置
US6628171B1 (en) Method, architecture and circuit for controlling and/or operating an oscillator
US7323942B2 (en) Dual loop PLL, and multiplication clock generator using dual loop PLL
US20210126643A1 (en) Time measurement circuit, system having a pwm signal generator circuit and a time measurement circuit, and corresponding integrated circuit
TW201911754A (zh) 鎖相迴路電路
TW200428752A (en) Propagation delay compensation for improving the linearity and maximum frequency of tunable oscillators
US10812090B2 (en) Ultra-low power, real time clock generator and jitter compensation method
JP3995552B2 (ja) クロック逓倍回路
EP2329597B1 (en) Oscillating circuit, dc-dc converter, and semiconductor device
CN116015284B (zh) 一种基于参考时钟周期获得tdc延迟步进的方法及装置
JPH09162729A (ja) デジタルｐｌｌ回路
JP2005252447A (ja) ロック検出回路、ロック検出方法
EP1538451B1 (en) Phase -locked loop with a programmable frequency detector
KR20190081415A (ko) 주입 동기 주파수 체배기 및 그의 주파수 체배 방법
US4241435A (en) Electronic timepiece oscillator circuit
JP3612417B2 (ja) クロック信号制御回路
JP2001127598A (ja) 周波数逓倍回路
JP2808967B2 (ja) クロックホールドオーバ回路
US6011445A (en) Method for oscillating and start up circuit for oscillator
CN111642138B (zh) 锁频环、电子设备和频率生成方法
JPH09148922A (ja) 高速同期型水晶発振回路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees