JPH09135369A - 映像表示装置 - Google Patents

映像表示装置

Info

Publication number
JPH09135369A
JPH09135369A JP7291443A JP29144395A JPH09135369A JP H09135369 A JPH09135369 A JP H09135369A JP 7291443 A JP7291443 A JP 7291443A JP 29144395 A JP29144395 A JP 29144395A JP H09135369 A JPH09135369 A JP H09135369A
Authority
JP
Japan
Prior art keywords
frequency
circuit
input
signal
oscillation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7291443A
Other languages
English (en)
Inventor
Masanobu Kimoto
正信 木本
Shuji Horikawa
修司 堀川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7291443A priority Critical patent/JPH09135369A/ja
Publication of JPH09135369A publication Critical patent/JPH09135369A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【課題】 2種以上の周波数に対して同期可能な映像表
示装置において、発振周波数が急に低くなった時にCR
Tの偏向系、高圧系に過大な電流が流れて破壊するのを
防止すること。 【解決手段】 発振周波数が急に低くならないような回
路構成にする。具体的な回路手段としては、周波数制御
回路104によって、入力同期信号周波数の状態と発振
回路からの出力信号の周波数を監視する。同期信号が無
くなったり、所定の範囲(30kHz〜85kHz)外
になった時は、その範囲内の高めの或値(例えば65k
Hz)に近づけるように発振回路を制御するために周波
数制御回路104から周波数制御信号を出力して、同期
系102内の発振回路に印加する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、2以上の周波数に
対して同期可能な映像表示装置に関する。
【0002】
【従来の技術】従来、マルチスキャン・ディスプレイと
呼ばれる、2以上の周波数に対して同期可能な映像表示
装置がある。この映像表示装置の入力にはパソコン等が
接続され、パソコンから送られて来る入力同期信号の周
波数に同期して内部に設けた発振回路で同期信号を生成
し、これに基いて水平偏向回路、垂直偏向回路等の偏向
系の回路を動作させ、その偏向系の出力によりCRT
(陰極線管)の偏向コイルを制御している。
【0003】この種の従来のマルチスキャン・ディスプ
レイでは、入力に同期信号が与えられている時はその同
期信号に同期して内部の発振回路が発振するが、入力同
期信号が無いときは、発振回路の発振周波数に対する対
策は特別に施されていない。そのため、発振周波数は不
安定であった。
【0004】また、従来の映像表示装置においては、こ
のような場合、発振回路の構成によって、入力同期信号
が送られて来なくなった時には直前の周波数で発振を続
けるとか、できるかぎり低い周波数で発振するとかして
いた。
【0005】
【発明が解決しようとする課題】2以上の入力同期信号
に同期して動作する映像表示装置においては、例えば、
内部の水平発振回路の発振周波数は、30kHz〜85
kHzに及ぶ広い範囲で入力同期信号に同期して発振す
るようにする必要がある。
【0006】このように2以上の周波数で発振する映像
表示装置においては、発振回路が高周波数で発振してい
る時には、低周波数で発振しているときに比べて、高い
エネルギーを偏向系に供給し、また、S字コンデンサの
容量が小さく選ばれている。
【0007】この様子を図5及び図6を参照して下記に
説明する。図5の(イ)には、入力水平同期信号として
高い周波数の同期信号が与えられた場合を示し、(ハ)
は入力水平同期信号として低い周波数の同期信号が与え
られた場合を示す。今、同図(イ)に示すような高い周
波数の同期信号が入力され、この同期信号に同期して内
部の発振回路が発振し、同図(ロ)に示す鋸歯状波水平
偏向電流を作っているものとする。
【0008】この状態から(ハ)に示すような低い入力
同期信号に変わると(ニ)に示すような鋸歯状波水平偏
向電流が作られる。(ロ)の波形と(ニ)の波形を比較
すると、波高値は同じで、周期はこの例では2倍になっ
ている。
【0009】周期が2倍(即ち、周波数が1/2)にな
っても波高値が変わらないようにするには、鋸歯状波の
傾斜角を小さくしなければならない。鋸歯状波の傾斜角
を小さくするには偏向回路のコンデンサの容量を大きく
する。そのため、発振周波数が変わったときにコンデン
サを切り換えるようになっている。
【0010】図6は、水平偏向回路の概略を示したもの
で、水平出力トランスに直列にS字補正コンデンサCs
が接続されていて、このコンデンサを切換えるようにな
っている。S字補正コンデンサ自体は本発明と直接の関
係がないので、ここでは詳しい説明は省略するが、簡単
に言うと、CRTの管面の曲率半径と電子ビームの半径
が異なるため管面の隅の部分のズレを補正するために鋸
歯状波を図6(b)のように補正することである。
【0011】ところで、従来の映像表示装置は、入力同
期信号が高い周波数から低い周波数に急に変わったと
き、コンデンサの切換が間に合わず、瞬間的に前の小容
量のままとなることがあり、そのため、図5の(ロ)に
点線で示したように過大電流が流れ、水平偏向系、高圧
系が破壊される恐れがあった。また、破壊にまで到らな
くても、このことにより、同期が乱れる等の誤動作の原
因となる。
【0012】本発明は、上記の欠点を無くした映像表示
装置を提供することを課題とする。
【0013】
【課題を解決するための手段】従来のこの種の映像表示
装置においては、同期信号が無くなった時、発振周波数
が急に低くなることがあり、上述の理由により、水平偏
向系、高圧系が破壊されたり誤動作を起こしたりする可
能性があることに着目して、下記のような手段を用いて
この課題を解決している。
【0014】即ち、上記の課題を解決するために、本発
明によれば2種類以上の周波数に対して同期可能な映像
表示装置において、発振回路と、発振周波数制御回路と
を備え、該発振周波数制御回路が、入力同期信号の周波
数を定期的に監視し、該入力同期信号の周波数が上記発
振回路の同期可能範囲内の時は、上記発振回路は入力同
期信号に同期して発振し、該入力同期信号の周波数が上
記発振回路の同期可能範囲外であることを検出した時に
は、上記発振回路は該入力同期信号の如何にかかわら
ず、予め設定された周波数で発振するようにした映像表
示装置を提供する。
【0015】この映像表示装置の一具体例として、前記
発振回路は、前記周波数制御回路からの制御信号を受信
する制御端子を有し、該制御端子に供給される制御信号
に応じて発振周波数を変えることができ、上記周波数制
御回路は、上記入力同期信号と、上記発振回路の出力信
号を受信して、上記発振回路の制御端子に発振周波数制
御信号を供給するようにする。
【0016】また、他の具体例として、前記発振回路
は、入力同期信号の周波数に同期して発振する発振回路
であって、前記周波数制御回路が、入力同期信号を受信
し、該入力同期信号の周波数が上記発振回路の同期可能
範囲内にある時は、該入力同期信号を発振回路の入力に
供給し、同期可能範囲外になった時には、上記周波数制
御回路内に予め設定されたクロック信号を該発振回路の
入力に供給するようにする。
【0017】
【発明の実施の形態】本発明の映像表示装置の第1の実
施の形態について、図1及び図2を参照して説明する。
【0018】図1に示すとおり、偏向系101は電源1
05から電源供給を受け、CRT107に偏向電圧を出
力するとともに、高圧系を通してCRTに高圧を印加す
る。偏向系は同期系102を含み、入力同期信号の周波
数に同期して同期系内の発振回路が発振し、その発振回
路から出力される信号の発振周波数を基にして偏向系の
回路が動作する。
【0019】ここで、発振回路としては、VCO(電圧
制御発振器)、PLL(位相ロックループ)、その他類
似の回路を用いることができる。
【0020】図7は、PLL回路の一例を示したもの
で、入力701に送られてくる入力同期信号と電圧制御
発振器703から出力される発振周波数を位相検波器7
04で比較して、その誤差信号を低域通過フィルタ70
5に送る。低域通過フィルタ705は位相検波器704
から送られてきた信号の低周波成分(直流)を取り出し
て、電圧制御発振器の制御端子に印加する。
【0021】低域通過フィルタ705の出力は、入力同
期信号の周波数と電圧制御発振器の出力周波数の差に応
じた大きさと極性を持った信号であり、これによって、
電圧制御発振器703の発振周波数は、入力同期信号の
周波数に近づけるように制御され、入力同期信号の周波
数と一致したとき、位相検波器704からの出力はゼロ
となり、それ以上変化しない。即ち、発振器の周波数が
入力周波数にロックされる。
【0022】発振器703、位相検波器704、低域通
過フィルタ705についてはここに示す例の他に種々の
変形が考えられる。そうして、位相検波器704と低域
通過フィルタ705の部分を電圧制御発振器703に対
する制御回路706と考えて、他の回路で置き換えるこ
ともできる。
【0023】再び図1の回路に戻って、通常の場合の発
振回路の制御を説明すると、端子103には入力同期信
号が入力し、この信号は同期系102に印加される。こ
の同期系102の回路はジャングルICと呼ばれる集積
回路で構成することができる。その場合、ジャングルI
Cの水平発振周波数制御端子を使って発振周波数を制御
することができる。
【0024】入力同期信号は周波数制御回路104にも
送られる。この周波数制御回路104はマイコンを使っ
て簡単に構成することができる。ここで、入力同期信号
は水平同期信号とし、制御される発振回路は水平発振回
路として説明すると、周波数制御回路104は、入力水
平同期信号の周波数と、同期系の水平発振回路からの出
力信号の周波数を比較して、それらの間に誤差があれ
ば、水平発振回路に発振周波数制御信号を送る。入力水
平同期信号の周波数と水平発振回路からの出力周波数が
一致すると、発振周波数制御信号はゼロになり、水平発
振回路は入力同期信号周波数にロックされる。
【0025】周波数制御回路104は、入力水平同期信
号と水平発振周波数を定期的に(例えば33msに一
度)計測する。入力水平同期信号が許容範囲を越えた場
合や、入力水平同期信号が不安定な場合、(例えば、入
力水平同期信号が無くなった場合や、85kHz以上の
場合、30kHz未満の場合、4回連続計測結果不一致
の場合)、周波数制御回路は水平発振回路の周波数制御
端子に制御信号を供給して、水平発振周波数の計測値が
決められた周波数(例えば65kHz)になるように水
平発振回路を制御する。
【0026】次に、図2を参照して、図1の回路の動作
を説明する。周波数制御回路104は、ステップS1に
おきて、動作を開始すると、ステップS2に進み、スタ
ートからの経過時間が33msになったか否かを判断す
る。もし、33msに達していなければこの動作を続け
る。
【0027】経過時間が33msになると、ステップS
3に進んで入力水平同期信号の周波数fsを計測する。
引き続きステップS4において、測定した周波数fsが
30kHz〜85kHzの範囲に入っているかどうかを
調べ、入っていればステップS1に戻って上述と同様な
動作を繰り返す。
【0028】入力同期信号の周波数が、上記周波数引き
込み範囲内にあるとき、同期系102の発振回路は入力
同期信号の周波数に一致した周波数で発振するように、
入力同期信号の周波数と発振回路の出力周波数を比較し
てその誤差信号をフィードバックし、一致したところで
ロックする。
【0029】ステップS4において、入力水平同期信号
の周波数fsが上記の範囲30kHz〜85kHzに入
っていないと判断した場合は、ステップS5に進み、周
波数制御回路104から制御信号を水平発振回路の制御
入力に供給して、水平発振回路の出力周波数fhが予め
定められた値65kHzに近づく方向に発振周波数を制
御する。このステップが終了するとステップS2に戻っ
て再び前述の動作を繰り返す。
【0030】この例においては、同期系の中に設けられ
た水平発振回路の周波数引き込み範囲を30kHz〜8
5kHzとして、入力水平同期信号の周波数がこの範囲
に無いときには、該発振回路の出力周波数が固定値65
kHzになるように制御しているが、この値65kHz
は制御範囲内のやや高めの値に選ばれている。
【0031】従って、従来のこの種の映像表示装置にみ
られるように発振周波数が高い周波数から急激に低い周
波数に切り替わることはなく、それによって過大電流が
流れて回路を破壊する恐れはない。
【0032】次に、図3及び図4を参照して、本発明の
映像表示装置の第2の実施形態について説明する。図3
において、偏向系301、同期系302、入力端30
3、周波数制御回路304、電源305、高圧系30
6、CRT(陰極線管)307は図1を参照して前述し
た回路と同様の回路で構成されるので、詳しい説明は省
略する。
【0033】この実施形態において、図1に示す実施形
態と相違している点は、周波数制御回路304から出力
される周波数制御信号が同期系302の中の水平発振回
路の制御端子に印加されるのではなく、同発振回路の入
力に印加されている点である。
【0034】周波数制御回路304は、入力端に供給さ
れる入力水平同期信号の周波数を計測して、その計測結
果が予め設定された同期可能周波数範囲30kHz〜8
5kHzに入っていなければ、入力水平同期信号周波数
に代えて、周波数制御回路304から周波数が65kH
zのクロック信号を出力し、これを同期系の水平発振回
路の入力に与える。
【0035】同期系の水平発振回路は、例えば図7に示
すような回路で構成され、入力に供給される同期信号に
同期して発振するようになっている。従って、入力に上
記同期可能周波数範囲内の或周波数の信号が印加されて
いる時には、その周波数に同期して発振することはもと
より、上記65kHzのクロック信号が印加された場合
も、その65kHzに同期して発振するように自動的に
制御される。
【0036】図3において、同期系302に供給される
信号を、入力端子303に送られてくる入力信号と、周
波数制御回路304から送られてくる予め定められた周
波数(65kHz)の信号をスイッチ308によって切
り換えるように描かれているが、必ずしもこのようにす
る必要はない。
【0037】例えば、入力同期信号は周波数制御回路に
入力し、同期系への入力は周波数制御回路からのみとす
ることもできる。その場合、入力同期信号周波数が上記
引き込み範囲内にあれば、その入力同期信号を同期系3
02に送り、上記引き込み範囲外であれば、予め定めら
れた周波数の同期信号を同期系302に送るようにすれ
ばよい。
【0038】本実施形態においては、同期系302の水
平発振回路は入力同期信号の周波数に自動的に同期し、
その周波数にロックされるので、この限りにおいて、図
3に図示した、同期系302から周波数制御回路304
への信号経路は特に必要ない。
【0039】次に、図3の回路の動作を図4を参照して
説明する。周波数制御回路304は、ステップS1にお
いて動作を開始し、ステップS2に進む。ステップS2
において、動作開始又は前回動作から33ms時間経過
したか否かを判別する。33msに達していなければス
テップS2の動作を繰り返す。
【0040】時間経過が33msに達すると、ステップ
S3に進み、入力水平同期信号の周波数fsを計測す
る。引き続きステップS4に進み、この入力水平同期信
号周波数fsが定められた範囲30kHz〜85kHz
内に入っているか否かの判別が行われる。
【0041】もし、この範囲に入っていなければ、ステ
ップS5に進み、周波数制御回路304から水平発振回
路の入力に65kHzのクロック信号を送る。従って、
水平発振回路はこのクロック信号に同期して発振する。
【0042】もし、ステップS4において入力同期信号
周波数がこの範囲に入っていると判断すれば、ステップ
S6に進み、周波数制御回路から65kHzのクロック
信号を出しているか否かを調べ、出していなければステ
ップS2に戻る。
【0043】もし、ステップS6において、周波数制御
回路から65kHzのクロック信号を出していると判断
したときは、ステップS7に進み、クロック出力を停止
して、ステップS2に戻る。その後は前述と同様な動作
を繰り返し、定められた入力水平同期信号周波数範囲に
入っていれば、入力水平同期信号を水平発振回路に供給
し、発振回路はそれに同期して発振する。
【0044】
【発明の効果】本発明の映像表示装置によれば、入力同
期信号が無くなった瞬間、入力同期信号の周波数が発振
回路の周波数引き込み許容範囲を越えた瞬間、入力同期
信号が不安定になった瞬間に発振回路の発振周波数を安
定な方向に制御することによって、水平偏向系、高圧系
の破壊を防止することができる。
【0045】また、本発明の映像表示装置によれば、入
力同期信号が切り替わった時に、同期系への入力信号は
一時的に不安定になるが、この時、一旦定められた水平
発振周波数(例えば上記の65kHz)にしてから、新
しい同期周波数に変えるためのPLL動作を開始するこ
とによって、入力同期信号周波数が切り替わった時のP
LLロック時間が直前の周波数の如何にかかわらず一定
になる。
【図面の簡単な説明】
【図1】本発明の映像表示装置の一実施形態における同
期系およびその関連部分の回路ブロック部である。
【図2】図1の回路の動作フローチャートである。
【図3】本発明の映像表示装置の他の実施形態における
同期系及びその関連部分の回路ブロック図である。
【図4】図3の回路の動作フローチャートである。
【図5】水平偏向電流と水平同期信号の周波数の関係を
説明するための波形図である。
【図6】水平偏向回路の説明のための回路図である。
【図7】PLL回路、VCO(電圧制御発振器)を説明
するための回路ブロック図である。
【符号の説明】
101 偏向系回路 102 同期系回路 103 同期信号入力端 104 周波数制御回路 105 電源 106 高圧系 107 CRT

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 2種類以上の周波数に対して同期可能な
    映像表示装置において、 発振回路と、発振周波数制御回路とを備え、 該発振周波数制御回路が、入力同期信号の周波数を定期
    的に監視し、 該入力同期信号の周波数が上記発振回路の同期可能範囲
    内の時は、上記発振回路は入力同期信号に同期して発振
    し、 該入力同期信号の周波数が上記発振回路の同期可能範囲
    外であることを検出した時には、上記発振回路は該入力
    同期信号の如何にかかわらず、予め設定された周波数で
    発振するようにした映像表示装置。
  2. 【請求項2】 請求項1に記載の映像表示装置におい
    て、 前記発振回路は、前記周波数制御回路からの制御信号を
    受信する制御端子を有し、該制御端子に供給される制御
    信号に応じて発振周波数を変えることができ、 上記周波数制御回路は、上記入力同期信号と、上記発振
    回路の出力信号を受信して、上記発振回路の制御端子に
    発振周波数制御信号を供給するようになした映像表示装
    置。
  3. 【請求項3】 請求項1に記載の映像表示装置におい
    て、 前記発振回路は、入力同期信号の周波数に同期して発振
    する発振回路であって、 前記周波数制御回路が、入力同期信号を受信し、 該入力同期信号の周波数が上記発振回路の同期可能範囲
    内にある時は、該入力同期信号を発振回路の入力に供給
    し、 同期可能範囲外になった時には、上記周波数制御回路内
    に予め設定されたクロック信号を該発振回路の入力に供
    給するようにした映像表示装置。
JP7291443A 1995-11-09 1995-11-09 映像表示装置 Pending JPH09135369A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7291443A JPH09135369A (ja) 1995-11-09 1995-11-09 映像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7291443A JPH09135369A (ja) 1995-11-09 1995-11-09 映像表示装置

Publications (1)

Publication Number Publication Date
JPH09135369A true JPH09135369A (ja) 1997-05-20

Family

ID=17768942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7291443A Pending JPH09135369A (ja) 1995-11-09 1995-11-09 映像表示装置

Country Status (1)

Country Link
JP (1) JPH09135369A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001033537A1 (fr) * 1999-11-01 2001-05-10 Fujitsu Limited Tube cathodique

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001033537A1 (fr) * 1999-11-01 2001-05-10 Fujitsu Limited Tube cathodique

Similar Documents

Publication Publication Date Title
KR970006195B1 (ko) 위상동기회로
KR100333428B1 (ko) 입력 신호에 동기되는 신호를 발진하는 자기 동조 발진기
US5479073A (en) Dot clock generator for liquid crystal display device
JPH08214187A (ja) 映像表示装置
JPH09135369A (ja) 映像表示装置
EP1143622B1 (en) Phase-locked loop
KR19990030204A (ko) 디지털회로를 이용한 수평주사펄스신호제어회로
US6801093B2 (en) Frequency synchronous apparatus and frequency synchronous control method
JP2644890B2 (ja) 位相同期回路
JPH10136229A (ja) ビデオ画像の表示を制御するための方法および装置
KR970005220B1 (ko) 텔레비젼 편향 장치 및 동기 입력 신호에 동기된 출력 신호를 발생하는 텔레비젼 장치
WO1999019985A1 (en) Externally-synchronized voltage-controlled oscillator in phase locked loop
KR100335457B1 (ko) 위상동기루프회로, 편향보정회로 및 디스플레이 장치
JP3346954B2 (ja) テレビジョン信号処理回路
KR100195086B1 (ko) 위상동기 루프 주파수 신서사이저 회로
JPH09261042A (ja) 位相同期ループの引き込み方式
JPH03101311A (ja) 位相同期発振回路
JPH02217018A (ja) 位相同期発振器
JPH02134024A (ja) 自走周波数安定化方式
JPH08125529A (ja) Pll回路
JPH0530095A (ja) 位相同期発振回路
JPH0575224B2 (ja)
JPH0442617A (ja) Pll回路
JP2001024507A (ja) 周波数シンセサイザの位相雑音低減システム及び方法
JPH04274617A (ja) Pll回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040302