KR20000075825A

KR20000075825A - 자기 센서

Info

Publication number: KR20000075825A
Application number: KR1019997007899A
Authority: KR
Inventors: 가즈또시 이시바시; 이찌로 시바사끼
Original assignee: 오까다 도시; 아사히 가세이 일렉트로닉스 코포레이션; 야마모토 카즈모토; 아사히 가세이 고교 가부시키가이샤
Priority date: 1997-02-28
Filing date: 1998-02-27
Publication date: 2000-12-26
Also published as: EP0964259B1; ATE310249T1; CN1249038A; TW422994B; WO1998038519A1; EP0964259A1; EP0964259A4; CN1124494C; DE69832368D1; DE69832368T2; US6448768B1; JP3362858B2; US20020021126A1; KR100338611B1

Abstract

화합물 반도체 박막 또는 자성 박막으로 이루어지는 자기 센서부(4)와, 상기자기 센서부(4)에서 전기적 출력으로서 검출한 자기 신호를 증폭하는 신호 처리 회로(5)를 구비하고, 상기 신호 처리 회로(5)는 연산 증폭 회로(51)와 피드백용 정전류 회로(52)를 구비하는 신호 처리 회로 부착 자기 센서이다.

상기 신호 처리 회로(5) 중 정전류 회로(52)는 2 종류 이상의 상이한 온도 계수를 갖는 복수의 저항을 구비하고, 상기 정전류 회로가 출력하는 전류는 상기 복수의 저항의 합성 저항이 갖는 온도 계수에 반비례하는 온도 계수를 갖는 것을 특징으로 한다.

Description

자기 센서{MAGNETIC SENSOR}

신호 처리 회로 부착 자기 센서로는, 홀 소자를 센서에 이용한 홀 IC가 잘 알려져 있지만, 종래의 홀 IC는 실리콘(Si)을 재료로 한 홀 소자의 형태를 갖는 자기 센서부와, 이 자기 센서부에서 검출한 신호의 신호 처리 IC부로 이루어지는 Si 모노리식 홀 IC (이하, "Si 홀 IC"라 함)가 일반적이다.

Si 홀 IC는, 그 자기 센서부인 홀 소자가 Si라는, 전자 이동도가 작은 소재로 구성되어 있으므로, 자기 센서의 자계에 대한 감도가 낮고, 따라서 홀 IC로서 동작시키고자 하면, 큰 자계를 가할 필요가 있었다. 즉 자계에 대한 감도가 낮다고 하는 결점이 있었다.

또한 Si는 외부로부터 기계적 응력을 받으면, 전압을 발생시키는 것이 알려져 있다.

Si 홀 IC는, 사용시에 외부로부터의 응력에 의해 자기 센서부의 홀 소자에 생기는 이 전압에 의해, 자계에 대한 감도가 변화한다는 결점을 갖고 있었다.

이러한 결점은, Si 홀 IC를 이용하여, 고정밀도로 고신뢰성의 근접 스위치나 전류 센서, 인코더 등을 제작하고자 하는 경우에 문제가 되었다.

이 때문에, 정확한 자석의 위치 검출이나 자계 강도 검출을 할 수 있는, 고감도이고 또한 외부 응력에 의해서도 감도가 변화하지 않는, 안정된 특성의 신호 처리 회로 부착 자기 센서가 요구되고 있었다. 그러나, 그와 같은 자기 센서의 실현은, 큰 곤란이 수반하여 지금까지 실현되지 않았다.

또한, 한편으로 홀 소자 등의 자기 센서를 이용하여, 신호 처리 회로를 연산 증폭기나 저항 등의 디스크리트 부품으로 구성하여, 상기한 근접 스위치나 전류 센서, 인코더 등의 센서로서 이용하는 것이 행해지고 있으며, 자석의 위치 검출이나 자계 강도의 검출을 정밀도 좋게 행하기 위해 여러 가지 방법이 검토되고 있다.

그러나, 이 방법에서는, 사용하는 측에 센서의 특성을 이해하고, 그것에 알맞은 회로 설계를 행하고, 개별 부품을 조달하고, 조립을 행하는, 매우 전문적인 기술이 필요하고, 또한 자기 센서 소자와, 개별 부품으로 구성한 신호 처리 회로를, 기판 상에 실장하여 실현하기 때문에, 비용 상승과 함께 대형화되어, 염가와 소형화를 요구하는 센서 분야에서는 치명적인 결점을 갖고 있었다.

예를 들면, 도 12의 종래 기술 (일본 특허 공개 공보 평2-38920호)에서는 디스크리트의 자기 센서인 자기 저항 소자(60, 70)와, 저항 소자(6, 7, 7') 및 연산 증폭 회로(51)에 의한 신호 처리 회로를 이용하여, 다른 온도 계수를 갖는 저항 소자(6, 7, 7')의 합성 저항에 의해 피드백 저항을 구성하고, 연산 증폭 회로(51)의 출력단으로부터 반전 입력단으로 피드백함에 따라, 원하는 온도 특성을 갖는 자기 특성을 실현할 수 있는 기술이 개시되어 있지만, 이 회로 구성에서는 상기한 비용 상승, 대형화 등의 문제점을 안고 있다. 또한, 이 회로 구성에서는, 자기 저항 소자(60, 70)의 중점(中点) 전위의 편차에 따라, 출력 전압이 일정치 않게 되므로, 소정의 출력을 얻는 수율이 저하된다는 문제가 있다. 또한, 중점 전위는 상 온도 드리프트하므로, 그 드리프트가 회로의 출력 전압에 나타나고, 센서의 출력 신호의 온도 특성에 영향을 끼치기 때문에, 결국 원하는 온도 특성을 얻는 것이 어려워진다고 하는 결점을 갖고 있다.

또한, 도 12의 구성에서는 디스크리트의 저항 소자(6, 7, 7')에 의해 원하는 온도 특성을 갖는 자기 특성이 실현되므로, 온도 계수가 다른 저항은 임의로 이용할 수 있지만, Si 모노리식 IC와 같은 조건 하에서의 실현성에 대해 아무것도 개시되어 있지 않다.

그 밖의 문제로서, 예를 들면 도 14에 도시된 바와 같이 단순히 PN 접합으로 기판(21a)과 전기적으로 분리된 구조로 이루어지는 신호 처리 회로부(20a), 자기 센서부(30a)를 구비하는 종래의 일반적인 Si 홀 IC인 경우, 125℃를 넘는 주위 온도에서는, 동작이 불안정해지고, 또한 150℃ 이상에서는 전혀 동작하지 않게 되는 문제도 있었다.

한편, 홀 소자의 출력 저항을 슈미트 트리거 회로의 입력 저항으로서 이용함에 따라, 임계 전압에 홀 소자의 출력 저항의 온도 의존성을 반영시켜, 홀 IC로서의 온도 특성을 개선하는 기술이 알려져 있다. 즉, 도 15의 회로 구성에 있어서, 연산 증폭 회로(51)의 반전 입력단의 전위를 V1, 피드백 저항을 RF, 연산 증폭 회로(51)의 증폭 후 츨력 신호(18)의 출력 전위를 Vdo, 홀 소자(4)의 출력 저항의 1/2를 Rho라고 하면, 슈미트 트리거 회로의 임계 전압 Vth는, Vth=(Vdo-V1)·Rho/RF로 표시된다 (일본 특허 공개 공보 소61-226982호).

여기서, V1이 문제가 된다. V1은 홀 소자(4)의 출력의 전위로, 홀 소자(4)의 입력 저항 Rhi와 홀 소자 구동 전류 Ic와의 곱의 약 1/2의 값이 되지만, Rhi가 변동하면 V1의 값이 변동하게 되고, 그 결과 Vth가 편차를 가져, 설계대로의 임계 전압을 얻을 수 없게 되기 때문에, 설계치와 다른 자기 특성을 갖는 홀 IC가 되어, 수율을 저하시키는 원인이 된다.

이 홀 소자(4)의 입력 전압의 약 l/2이 되는 출력 단자의 전위를, 홀 소자의 중점 전위라고 하지만, 이 값은 홀 소자의 제조의 편차에 따라 분포를 갖는 값이 되고, 이 중점 전위의 편차도 V1의 편차가 되어, 수율 저하의 원인이 된다.

본 발명은 자기 센서에 관한 것으로, 보다 자세하게는 근접 스위치나, 전류 센서, 인코더 등의 센서로서 이용되는 신호 처리 회로 부착 자기 센서에 관한 것이다.

도 1은 본 발명의 제1 실시예를 나타내는 회로도.

도 2는 본 발명의 제6 실시예를 나타내는 회로도.

도 3은 본 발명의 제2 실시예를 나타내는 회로도.

도 4는 본 발명의 제3 실시예의 변형예를 나타내는 회로도.

도 5는 본 발명의 제4 실시예의 변형예를 나타내는 회로도.

도 6은 본 발명의 제5 실시예를 나타내는 회로도.

도 7은 본 발명의 회로와 비교를 위한 회로를 이용하여 디지탈 신호 처리를 행한 경우의 동작 자속 밀도의 온도 의존성을 비교한 결과의 그래프를 나타내는 도면.

도 8은 디지탈 변환 후의 출력 전압과 인가 자속 밀도의 관계를 나타내는 특성도.

도 9는 본 발명의 회로와 비교를 위한 회로를 이용하여 디지탈 신호 처리를 행한 경우의 동작 자계 강도의 온도 의존성을 비교한 결과의 그래프를 나타낸 도면.

도 10은 세라믹 기판 상에 본 발명에 따른 신호 처리 회로를 형성한 경우와 일반적인 Si의 집적 회로의 경우에서의 동작 자속 밀도의 온도 의존성을 비교하여 나타내는 특성도.

도 11A는 도 1 내지 도 5의 신호 처리부를 포함하는 기판 구조를 나타내는 단면도.

도 11B는 다른 기판 구조를 나타내는 단면도.

도 12는 비교를 위한 종래의 신호 처리 회로를 나타내는 도면.

도 13은 비교를 위한 다른 신호 처리 회로를 나타낸 도면.

도 14는 종래의 신호 처리 회로부의 기판 구조를 나타내는 단면도.

도 15는 비교를 위한 또 다른 종래의 신호 처리 회로를 나타내는 도면.

도 16은 본 발명에서의 신호 처리 회로 중의 증폭 회로의 상세한 구조를 나타내는 도면.

도 17은 도 16의 회로도의 상세한 구조를 나타내는 도면.

도 18은 본 발명에 있어서의 신호 처리 회로 중의 증폭 회로의 다른 상세한 구조를 나타내는 도면.

본 발명자들은 상술한 자기 센서의 문제를 해결한 실용적인 자기 센서를 예의 연구하였다.

자기 센서부와 Si IC의 신호 처리 회로를 분리한 구조로 자기 센서를 구성함에 따라, 고감도로 안정하게 동작하는 신호 처리 회로 부착 자기 센서의 제작을 도모하였다.

고감도이고 안정된 특성의 신호 처리 회로 부착 자기 센서를 실현하기 위해서는, 센서부에 Si 홀 소자보다도 자계에서의 감도가 크고, 또한 기계적 외부 응력이 가해져도 안정된 자기 센서 출력을 얻을 수 있는, 화합물 반도체 박막 또는 자성 박막으로 이루어지는 고감도 자기 센서와 신호 처리 회로를 조합한 신호 처리 회로 부착 자기 센서를 검토하였다.

그 결과, 본 발명자들은, 상기 화합물 반도체를 센서로서 이용하고, Si의 모노리식 IC와 조합하여, 하나의 패키지에 내장한 하이브리드 구조의 홀 IC를 발명하였다.

본 발명에 따라, 사용하는 측에 특별한 회로 기술 등의 전문 기술이 필요없는 범용적이고 염가이며 소형, 고성능의 신호 처리 회로 부착 자기 센서를 실현할 수 있고, 자석의 위치 검출이나 자계 강도의 검출을 용이하고 정밀하게 행하는 것이 가능해졌다.

그러나, 종래의 기술에서는 홀 소자의 제조 상 생기는 편차나, IC의 편차에 따른 홀 IC로서의 수율의 저하가 어떻게 해도 발생하고, 또한 IC 중의 회로 구성 부품의 정밀도를 높일 필요가 있는 등의 비용 상승의 문제를 해결할 수 없었다.

또한, 자기 센서인 화합물 반도체 박막이나 자성 박막은, 일반적으로 온도가 높아짐에 따라, 그 저항이 커지고, 더욱이 자기 센서 출력이 작아진다는 결점이 있고, 그대로 신호 처리의 회로와 조합하면, 온도가 높아짐에 따라, 신호 처리 회로 부착 자기 센서의 출력이 작아지는, 즉 온도 의존성이 크다고 하는 문제가 있었다. 이 때문에, 신호 처리 회로 부착 자기 센서의 일반적인 검출 대상인 자석이, 온도가 높아짐에 따라, 그 자속 밀도가 작아지는 경향을 가지므로, 정밀도가 높은 실용적인 검출에 대해 치명적인 결점이 되었다.

본 발명의 발명자들은 이 문제를 해결하도록 연구를 행하였다.

본 발명은, 이러한 문제를 해결하기 위해, 자기 센서측의 영향을 받지 않는 신호 처리 회로 부착 자기 센서를 제공하는 것을 목적으로 한다. 즉, 홀 소자의 제조 상 생기는 편차나, IC의 편차에 따른 홀 IC로서의 수율의 저하를 적게 하고, 또한 IC 회로 내의 구성 부품의 삭감이나 요구 정밀도의 완화를 가능하게 하고, 이에 따라 수율 개선이나 비용 절감을 더욱 실현하는 것에 있다.

또한, 본 발명의 다른 목적은 간단한 구성으로 자기 센서의 저항이나 감도의 온도 계수를 보정하고, 폭 넓은 온도 범위에 걸쳐 온도 의존성이 없는, 고성능의 신호 처리 회로 부착 자기 센서를 실현하는 것에 있다. 또한, 영구 자석의 자계를 검출하는 경우와 같은, 검출 자계가 온도 의존성을 갖는 경우에 대해서도, 센서 출력의 온도 의존성은 작게 할 수 있는, 고성능의 신호 처리 회로 부착 자기 센서를 실현하는 것에 있다.

본 발명의 청구항 1에 기재된 신호 처리 회로 부착 자기 센서는, 화합물 반도체 박막 또는 자성 박막으로 이루어지는 자기 센서부와, 상기 자기 센서부에서 전기적 출력으로서 검출한 자기 신호를 증폭하는 신호 처리 회로를 구비하고, 상기 신호 처리 회로는, 연산 증폭 회로와, 피드백용 정전류 회로를 구비하는 것을 특징으로 한다.

청구항 2에 기재된 발명은, 청구항 1에 있어서, 상기 정전류 회로는, 상기 연산 증폭 회로의 출력에 따른 다른 전류치를, 상기 연산 증폭 회로의 비반전 입력단에 피드백시키는 것을 특징으로 한다.

청구항 3에 기재된 발명은, 청구항 2에 있어서, 상기 정전류 회로는, 2 종류 이상의 다른 온도 계수를 갖는 복수의 저항을 구비하고, 상기 정전류 회로가 출력하는 전류는, 상기 복수의 저항의 합성 저항이 갖는 온도 계수에 반비례하는 온도 계수를 갖는 것을 특징으로 한다.

청구항 4에 기재된 발명은, 청구항 3에 있어서, 상기 복수의 저항의 합성 저항은, 상기 자기 센서부의 내부 저항의 온도 계수와 감도의 온도 계수를 보정하는 온도 계수를 갖는 것을 특징으로 한다.

청구항 5에 기재된 발명은, 청구항 4에 있어서, 상기 복수의 저항은, 상기 자기 센서부의 내부 저항의 온도 계수와 감도의 온도 계수와 더불어, 상기 자기 센서부의 검출 대상의 온도 계수도 보정하는 온도 계수를 갖는 것을 특징으로 한다.

청구항 6에 기재된 발명은, 청구항 1∼5 중의 어느 한 항에 있어서, 상기 신호 처리 회로는 모노리식 IC인 것을 특징으로 한다.

청구항 7에 기재된 발명은, 청구항 1∼5 중의 어느 한 항에 있어서, 상기 신호 처리 회로는, 절연성 기판 상, 또는 반도체 기판 상에 배치한 절연층 상에 형성되어 있는 것을 특징으로 한다.

청구항 8에 기재된 발명은, 청구항 6에 있어서, 상기 신호 처리 회로는 절연성 기판 상, 또는 반도체 기판 상에 배치한 절연층 상에 형성되어 있는 것을 특징으로 한다.

청구항 9에 기재된 발명은, 화합물 반도체 박막 또는 자성 박막으로 이루어지는 자기 센서부와, 상기 자기 센서부에서 전기적 출력으로서 검출한 자기 신호를 증폭하는 신호 처리 회로를 구비하고, 상기 신호 처리 회로는, 피드백용의 2 종류 이상의 다른 온도 계수를 갖는 복수의 저항을 구비하고, 상기 복수의 저항은, 연산 증폭 회로의 출력을 비반전 입력단에 피드백시키는 것을 특징으로 한다.

여기서 본 발명의 신호 처리 회로 부착 자기 센서에 있어서, 자기 센서부는, 화합물 반도체 박막으로 이루어지고, 홀 효과나 자기 저항 효과를 이용한 자기 센서, 또는 자성 박막으로 이루어지는 자기 저항 효과를 이용한 자기 센서이면 좋고, InAs(인듐·비소), GaAs (갈륨·비소), InGaAs (인듐·갈륨·비소), InSb (인듐. 안티몬), InGaSb (인듐·갈륨·안티몬) 등으로 이루어지는 홀 소자나 자기 저항 소자, 또는 NiFe(니켈·철), NiCo (니켈·코발트) 등으로 이루어지는 자성 박막 자기 저항 소자, 또는 이들을 조합한 자기 센서가 특히 바람직하다.

여기서, 화합물 반도체 박막이란, 기판 상에 CVD법, MBE법, 증착법, 스퍼터법과 같은 일반적인 반도체 형성 기술에 따라 형성된 박막, 또는 반도체 인고트(ingot)를 절삭법 등에 따라 작성된 박막, 또는 반도체 기판 표면에 이온 주입법이나 확산법 등에 따라 형성된 활성층을 가리킨다.

또한, 본 발명의 신호 처리 회로 부착 자기 센서의 신호 처리 회로는, 일반적으로, 미소한 구조로 제작된 회로이면 되고, Si 기판 상에 집적화된 회로가 바람직하며, 회로를 구성하는 소자는 MOS 구조를 가져도 되고, 바이폴러 구조를 가져도 되며, 또한 이들을 혼합한 회로이어도 된다. 또한, 신호 처리의 기능을 실현할 수 있다면, GaAs 기판 상에 집적화되어 제작된 회로도 바람직하고, 또한 소형화되어 제작된 세라믹 기판 상의 마이크로 구조의 회로 등도 바람직하다.

상기 복수의 저항 소자는, 상기 자기 센서부의 내부 저항의 온도 계수와 감도의 온도 계수와 더불어, 상기 자기 센서부의 검출 대상의 온도 계수도 보정하는 온도 계수를 가질 수 있다.

본 신호 처리 회로 부착 자기 센서의 신호 처리 회로부로서는, 일반적으로, 미소한 구조로 제작된 회로로서, 예를 들면 세라믹 기판 상에 형성된 회로와 같은, 절연성 기판 상에 회로가 형성된 구성으로 할 수 있다. 또는, Si 기판 상에 절연층 또는 고저항층이 형성되고, 그 층 위에 집적화된 회로에서 신호 처리 회로를 구성하거나, IC의 표면에 반도체 또는 강자성체의 센서가 제조되어 일체화된 구성의 것이어도 좋다.

여기서 말하는, 절연성 기판, 절연성 층, 또는 고저항층이란, 그 저항율이 10의 5승∼10의 7승 Ω·㎝ 이상의 기판 또는 층을 말하고, PN 접합에 의한 절연구조가 아님을 의미한다. 예를 들면, 세라믹, 실리콘 산화물, 알루미나 등의 기판 또는 층을 의미한다.

이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.

실시예 1

도 1에 도시된 실시예는, 전압 전원(1)에 의해 신호 처리 회로(5)가 구동되고, 또한 홀 소자(4)가 정전류원(50)을 통해 전압 전원(1)에 의해 구동된다. 홀 소자(4)의 2 개의 출력단은 신호 처리 회로(5) 중 연산 증폭 회로의 반전 입력단 및 비반전 입력단에 접속된다. 또한, 신호 처리 회로(5) 내의 정전류 회로(52)로부터의 정전류 if를 연산 증폭 회로의 비반전 입력단에 피드백한다. 본 실시예는, 이러한 구성에 따라, 슈미트 트리거 회로, 즉 디지탈 처리 회로를 형성하고 있다.

도 1의 실시예에서는, 저항 RF에 의한 피드백이 아니라, 정전류원으로부터의 정전류 if에 의한 피드백 구성으로 되어 있기 때문에, 디지탈 처리 회로의 임계 전압 Vth는, Vth=Rho×if가 되고 (Rho :홀 소자 출력 저항의 약 1/2), 연산 증폭 회로의 반전 입력단의 전위 V1의 영향을 받지 않게 된다. 따라서, 홀 소자(4)의 입력 저항의 편차나 중점 전위의 편차의 영향을 전혀 받지 않게 되어, 설계대로의 자기 특성을 실현할 수 있으므로, 대폭적인 수율의 개선이 가능해진다.

여기서 도 1 내지 도 5에 기재된 신호 처리 회로의 상세한 구조에 대해, 도 16 및 도 18의 각 구성을 예로 하여 설명하기로 한다.

도 16에 있어서, 참조 부호 5는 신호 처리 회로로서, 연산 증폭 회로(51)와, 정전류 회로(52)와, 버퍼 회로(53)를 구비하고 있다. 연산 증폭 회로(51)의 반전 입력단 및 비반전 입력단에는, 홀 소자(4)의 2 개의 출력단을 접속하여, 홀 소자(4)의 출력 저항을 연산 증폭 회로(51)의 입력 저항으로 하고 있다.

정전류 회로(52)는 연산 증폭 회로(51)의 출력에 응답하여 2 개의 정전류값 i1, i2 (i1〉12) 중의 어느 하나를 출력할 수 있고, 출력한 전류를 연산 증폭 회로(51)의 비반전 입력단에 피드백한다. 즉, 정전류 회로(52)로부터는, 연산 증폭 회로(51)의 출력이 High일 때 i1이 출력되고, 연산 증폭 회로(51)의 출력이 Low일 때 i2가 출력되고, 정귀환이 걸리므로, 연산 증폭 회로(51) 및 정전류 회로(52)에 의해 슈미트트리거 회로로서 동작한다. 버퍼 회로(53)는, 연산 증폭 회로(51) 및 정전류 회로(52)에 의해 구성된 슈미트 트리거 회로의 동작을 교란시키지 않고 연산 증폭 회로(51)의 출력을 외부로 추출한다. 또한, 도 18은 연산 증폭 회로(51)와, 정전류 회로(52)와, 버퍼 회로(53)를 직렬로 접속한 신호 처리 회로(5)의 다른 일례를 나타내는 것으로, 그 동작은 도 16과 동일하다.

실시예 2

도 3 내지 도 5에 본 발명의 다른 실시예를 나타낸다.

도 3은 도 1의 홀 소자 구동용 정전류원(50)을 대신하여 한 쌍의 구동용 저항(2, 3)간에 홀 소자(4)의 상하를 개재시킨 회로 구성이다. V1의 영향이 없기 때문에, 상하의 저항(2, 3)의 저항값을 매칭시켜 둘 필요가 없고, 저항의 상대 정밀도를 필요로 하지 않기 때문에, 모노리식 IC화하는 경우에 수율 저하를 막을 수 있다.

실시예 3 및 4

도 4는 구동용 저항(2)이 홀 소자(4)의 입력의 +측에만, 도 5는 구동용 저항(3)이 홀 소자(4)의 입력의 -측에만 접속된 회로 구성이고, 도 3 내지 도 5 모두 도 1과 동일한 효과를 실현할 수 있다.

실시예 5

도 6은, 본 발명의 제5 실시예를 나타내는 것으로, 출력 신호의 온도 의존성을, 폭 넓은 온도 범위에 걸쳐 거의 제로에 가까운 온도 의존성을 갖고, 안정된 출력을 얻을 수 있는, 고성능의 신호 처리 회로 부착 자기 센서를 실현하기 위한 신호 처리 회로의 일례를 나타내는 것이다. 또한, 본 발명에서는, 영구 자석에 의한 자계와 같은, 온도 의존성을 갖는 자계의 검출인 경우라도, 센서 출력으로서 온도에 의존하지 않는 출력을 얻는 것이 가능하다.

이 실시예에서는, 연산 증폭 회로(51)의 증폭 후 출력 신호와 비반전 입력단에 디지탈 신호 처리 피드백 저항으로서 저항(6, 7)을 직렬 접속한 것으로, 이에 따라 피드백량에 비례한 임계 전압을 갖는 슈미트 트리거 회로 (이하, 단순히 "디지탈 처리 회로"라고 하는 경우도 있음)가 형성되어 있다. 즉, 연산 증폭 회로(51)는, 비반전 입력단의 전압이 반전 입력단의 전압보다 높으면 출력 전압은 극대가 되고, 반대인 경우에는 출력 전압은 극소가 되므로, 비교기로서 동작한다. 즉, 도 8은 디지탈 변환 후의 출력 전압(Vdo)과 홀 소자에 대한 인가 자속 밀도와의 관계를 나타낸 도면으로서, 출력 전압이 High로부터 Low로 변화하는 자속 밀도를 동작 자속 밀도(Bop)라고 하고, 반대로 Low로부터 High로 변화하는 자속 밀도를 복귀 자속 밀도(Brp)라고 한다.

도 6에 도시된 바와 같이, 전압 전원(1)에 의해 연산 증폭 회로(51)를 구동하고, 또한 구동용 저항(2, 3)을 통해 InAs 홀 소자(4)를 구동한다. 이 InAs 홀 소자에 의해, 자기 센서부(30)가 구성된다. 또한, InAs 홀 소자(4)의 출력 저항을 연산 증폭 회로(51)의 입력 저항으로 하고, 연산 증폭 회로(51)의 비반전 입력단에 피드백되는 온도 계수가 다른 2 종류의 피드백 저항(6 및 7)(Rf1 및 Rf2)으로 슈미트 트리거 회로가 구성되어 있다. 이러한 구성으로 하면, 임계 전압 Vth = (Vdo - V1)·Rho / (Rf1 + Rf2)로 표시된다. 구동용 저항(2, 3)과 연산 증폭 회로(51)와, 저항(6, 7)에 의해 신호 처리 회로부(20)가 구성된다. 이 구성에서, V1의 영향을 무시할 수 있는 경우에는, Rf1과 Rf2의 저항치의 크기의 비율을 적당히 설정함에 따라, Vth의 온도 계수를 설정할 수 있고, 그 결과 InAs 홀 소자(4)의 내부 저항의 온도 계수와 감도의 온도 계수를 보정할 수 있다. 이에 따라 (Bop)와 (Brp)에 임의의 온도 계수를 갖게 할 수 있다. 또, 저항(6 및 7)은 병렬 접속할 수도 있다.

이와 같이, 자계에 대해 온도 의존성이 없는 센서 출력을 얻는 것이 가능하다.

또한, 검출 대상의 자계가 온도 의존성을 갖는 예를 들면 영구 자석에 의한 자계의 경우라도, 영구 자석의 온도 계수는 미리 측정 가능하므로, Rf1과 Rf2의 저항치의 크기의 비율을 적절히 설정함에 따라, 영구 자석의 온도 계수를 보정하여, 센서 출력의 온도 의존성을 없애는 것이 가능하다.

또한, 제5 실시예에서는, 자기 센서로서 InAs 홀 소자를 이용했지만, 이것을 대신하여 자성 박막 자기 저항 소자(NiFe)를 이용할 수도 있다.

실시예 6

도 2는 본 발명의 제6 실시예를 나타낸다. 도 17은 그 신호 처리 회로의 상세한 구조를 나타낸다. 2 개의 정전류값 i1, i2를 결정하기 위한 구성 요소의 일부로서, 신호 처리 회로(51) 내, 특히 정전류 회로(52) 내의 2 개의 (또는 그 이상의), 각각 다른 온도 계수를 갖는 복수의 저항 (이 경우는 R1, R2의 2 개)을 적용하고, 2 개의 정전류치 i1, i2를, 이 각각 다른 온도 계수를 갖는 저항 R1, R2의 (직렬 접속 또는 병렬 접속 또는 이들 조합에 따름) 합성 저항이 갖는 온도 계수에 반비례시킴에 따라 [i1 ∝ 1 / (R1 + R2), i2 ∝ 1 / (R1 + R2)], Vth1 = Rho × i1, Vth2 = Rho × i2로 임의의 온도 계수를 갖게 하는 것이 가능해지고, 따라서 도 6에 도시한 효과에 더해, V1의 영향을 받지 않게 할 수 있으므로, 상술한 바와 같이 신호 처리 회로(5)의 출력 신호에, 예를 들면 자기 센서부(4)의 내부 저항의 온도 계수와 감도의 온도 계수를 보정하는 온도 계수, 또는 자기 센서부의 검출 대상의 온도 계수도 보정하는 온도 계수 등의 임의의 온도 계수를 확실히 갖게 할 수 있게 된다.

이상의 각 실시예에 있어서는, 그 회로 구성의 신호 처리 회로부를 Si의 모노리식 IC로도 실현하고 있지만, 통상의 Si 모노리식 내에서 실현되는 저항은, 비교적 온도 계수가 작은 저 시트 저항의 저항과, 비교적 온도 계수가 큰 고 시트 저항의 저항이 존재한다. Si 모노리식 IC에 있어서, 통상, 이 온도 계수의 차이는 회로 기술 상 마이너스의 요인이 되어, 환영받지 않는 특성으로 인식되어 왔다. 본 발명에서는, 이 차이를 이용하여, 직렬 또는 병렬 또는 그 조합의 합성 저항으로 함에 따라 원하는 온도 계수를 만들어내고, 그 온도 계수에 반비례하는 정전류를 만들어내어 피드백함으로써, 불가능하다고 여겨졌던 Si 모노리식 IC에서의 임의의 자기 특성의 온도 계수를 실현할 수 있는 신호 처리 회로 부착 자기 센서를 실현할 수 있었다.

실시예 7

통상의 Si IC로 제작된 신호 처리 회로부의 회로 소자는, PN 접합으로 기판과 전기적으로 분리된 구조로 Si 기판 표면에 형성되어 있고, 이 분리를 위한 PN 접합의 전류 누설이 고온에서 증대하고 있는 것에 기인하여, 125℃ 이상의 고온에서의 동작이 불안정해지는 것으로 생각된다. 그래서, 기판으로의 누설 전류가 적은 회로의 구조로서, 회로 소자를 절연성 기판의 표면에 제작하고, 그 결과, 고온에서의 안정 동작에, 기판으로의 누설 전류가 큰 영향을 끼치는 것을 발견하였다.

본 실시예에서는, 그와 같은 기판으로의 누설 전류를 적게 하는 구조의 신호 처리 회로를 이용하여, 화합물 반도체 자기 센서나 자성 박막 자기 저항 소자와 조합시킴에 따라, 자기 센서를 구성한다.

도 11A는 도 1 내지 도 6의 신호 처리 회로부(20)를 포함하는 기판 구조를 나타낸다. 이 신호 처리 회로부(20)의 집적 회로는 절연성의 세라믹 기판 상에 형성된 구조로 되어 있다. 즉, 절연성 기판(21) 상에 신호 처리 회로부(20)로서의 반도체 회로 소자가 형성되어 있다. 이러한 구조에 의해, 주위 온도가 고온이라도 안정된 동작이 가능해진다.

또한, 이 도 11A에서, 신호 처리 회로부(20)가 설치된 절연 기판(21) 상에는, 자기 센서부(30)가 설치되어 있다. 또, 이 자기 센서(30)는, 신호 처리 회로부(20)의 상부에 절연층을 통해 설치하거나, 이 절연 기판(21)과는 별개의 기판 상에 설치해도 좋다.

실시예 8

도 11B는 신호 처리 회로부(20)를 포함하는 다른 기판 구조 예를 나타낸다. Si 기판(23) 상에 SiO₂와 같은 절연층(22)이 형성되고, 그 절연층(22) 상에 신호 처리 회로부(20)로서의 반도체 회로 소자가 형성되어 있다. 이 경우에도 마찬가지로, 고온에서의 안정된 동작의 효과를 얻을 수 있다.

또한, 이 도 11B에서, 신호 처리 회로부(20)가 설치된 Si 기판(23)의 절연층(22) 상에는, 자기 센서부(30)가 설치되어 있다. 또, 이 자기 센서부(30)는, 신호 처리 회로부(20)의 상부에 절연층을 통해 설치하거나, 이 Si 기판(23)과는 별개의 기판 상에 설치해도 좋다.

이상, 도 11A, 도 11B에 도시한 바와 같은 회로 구성으로 함으로써, 175℃와 같은 지금까지 실현할 수 없던 고온까지 안정된 신호 처리 동작을 행할 수 있고, 이에 따라 고정밀도이고 신뢰성이 높은 증폭 회로 부착 자기 센서를 실현하는 것이 가능해진다.

이어서, 상기한 본 발명의 실시예를 종래의 것과 비교하여 검토한 실험 결과를 나타낸다.

- 실험예 -

(실험예 1)

도 7에, Si 모노리식 IC로 실현한 도 2의 회로에서 InAs 홀 소자(4)를 센서로서 이용하여 얻어진 동작 자속 밀도(Bop)의 온도 의존성을 비교하여 그래프에 나타낸다.

여기서 한 쪽의 저항 RI의 온도 계수로서 2000ppm/℃를, 다른 쪽의 저항 R2의 온도 계수로서 7000ppm/℃를 이용하여, R1과 R2의 크기의 비를 2 : 8로 한 경우와 7 : 3으로 한 경우에 대한 결과를 나타내고 있다.

또한, 비교를 위해 도 13의 회로에서 InAs 홀 소자(4)를 센서로서 이용하여 얻을 수 있는 동작 자속 밀도(Bop)의 온도 의존성을 비교하여 그래프에 나타낸다.

본 발명의 디지탈 출력 회로를 이용하면, R1과 R2의 비가 7 : 3인 경우, 동작 자속 밀도의 온도 계수를 폭넓은 온도 범위에서 거의 제로로 할 수 있다. 또한, R1과 R2의 비가 2 : 8인 경우에, 일반적인 페라이트 자석의 온도 계수와 동일한, -0.18%/℃의 온도 계수로 할 수 있으므로, 페라이트 자석에 의한 자계를 검출하는 경우에는, R1과 R2의 비를 2 : 8로 설계함으로써, 센서 출력의 온도 의존성을 거의 제로로 할 수 있다.

또한, R1은 Si 집적 회로 중의 일반적 저항으로 시트 저항이 비교적 작은 것이며, R2는 고저항을 만들기 위한 시트 저항이 비교적 큰 것을 이용했지만, 본 발명의 회로 구성으로 함에 따라, InAs 홀 소자의 감도와 저항의 온도 계수에 맞춘, 전용 온도 계수를 갖는 저항을 새롭게 준비하지 않고, 통상 프로세스로 제작할 수 있는 2 종류의 저항의, 상수의 조합으로 실현할 수 있기 때문에, IC 제작에 특별한 프로세스를 부가하지 않고, 염가로 실현할 수 있다는 효과도 있다.

(실험예 2)

도 9에, 역시 Si 모노리식 IC로 실현한 도 2, 및 비교를 위한 도 13의 회로에서, 자성 박막 자기 저항 소자(NiFe)를 센서로서 이용하여 얻을 수 있는 동작 자계 강도(Hop)의 온도 의존성을 비교하여 그래프에 나타낸다.

동작 자계 강도의 온도 계수를 폭넓은 온도 범위에서 거의 제로로 할 수 있음을 알 수 있다.

(실험예 3)

도 10은, 세라믹 기판 상에 도 2의 신호 처리 회로를 형성한 도 11A, 도 11B에 도시한 경우의 동작 자속 밀도의 온도 의존성을, 종래의 일반적인 Si 기판 상에 집적 회로를 형성한 경우와 비교한 예를 나타낸다. 이 도 10으로부터, 주위 온도가 150℃ 이상의 고온에서도, 본 발명의 회로에서는 동작 자속 밀도가 안정된 것을 알 수 있다.

이상, 설명한 바와 같이, 자기 센서부를 화합물 반도체 박막으로 구성함과 함께, 정전류 회로에 의한 전류로 피드백하는 구성으로 했기 때문에, 홀 소자의 중점 전위의 편차나, 회로의 저항의 편차에 따른 수율의 저하를 없앨 수 있다.

또한, 정전류 회로에 의한 피드백 전류의 온도 계수를 신호 처리 회로 중의 2 종류 이상의 다른 온도 계수를 갖는 복수의 저항의 합성 저항의 온도 계수에 반비례하도록 함에 따라, 동작 자속 밀도의 온도 의존성을 거의 제로로 할 수 있고, 또한 영구 자석의 자계를 검출하는 경우와 마찬가지로, 검출 자계가 온도 의존성을 갖는 경우에 있어서도, 폭넓은 온도 범위에서 온도에 의존하지 않는 센서 출력을 얻도록 할 수 있다.

또한, 신호 처리 회로부의 집적 회로를, 절연성의 세라믹 기판 상에 형성하였기 때문에, 주위 온도가 고온의 경우라도 안정 동작을 가능하게 하였다.

Claims

화합물 반도체 박막 또는 자성 박막으로 이루어지는 자기 센서부, 및

상기 자기 센서부에서 전기적 출력으로서 검출한 자기 신호를 증폭하는 신호 처리 회로

를 구비하되,

상기 신호 처리 회로는 연산 증폭 회로 및 피드백용 정전류 회로를 구비하는 것을 특징으로 하는 신호 처리 회로 부착 자기 센서.
제1항에 있어서, 상기 정전류 회로는 상기 연산 증폭 회로의 출력에 따른 상이한 전류값을 상기 연산 증폭 회로의 비반전 입력단에 피드백시키는 것을 특징으로 하는 신호 처리 회로 부착 자기 센서.
제2항에 있어서, 상기 정전류 회로는 2 종류 이상의 상이한 온도 계수를 갖는 복수의 저항을 구비하고,

상기 정전류 회로가 출력하는 전류는 상기 복수의 저항의 합성 저항이 갖는 온도 계수에 반비례하는 온도 계수를 갖는 것을 특징으로 하는 신호 처리 회로 부착 자기 센서.
제3항에 있어서, 상기 복수의 저항의 합성 저항은 상기 자기 센서부의 내부 저항의 온도 계수와 감도의 온도 계수를 보정하는 온도 계수를 갖는 것을 특징으로 하는 신호 처리 회로 부착 자기 센서.
제4항에 있어서, 상기 복수의 저항은, 상기 자기 센서부의 내부 저항의 온도 계수와 감도의 온도 계수와 더불어, 상기 자기 센서부의 검출 대상의 온도 계수도 보정하는 온도 계수를 갖는 것을 특징으로 하는 신호 처리 회로 부착 자기 센서.
제1항 내지 제5항 중의 어느 한 항에 있어서, 상기 신호 처리 회로는 모노리식 IC인 것을 특징으로 하는 신호 처리 회로 부착 자기 센서.
제1항 내지 제5항 중의 어느 한 항에 있어서, 상기 신호 처리 회로는 절연성 기판 상 또는 반도체 기판 상에 배치한 절연층 상에 형성되어 있는 것을 특징으로 하는 신호 처리 회로 부착 자기 센서.
제6항에 있어서, 상기 신호 처리 회로는 절연성 기판 상 또는 반도체 기판 상에 배치한 절연층 상에 형성되어 있는 것을 특징으로 하는 신호 처리 회로 부착 자기 센서.
화합물 반도체 박막 또는 자성 박막으로 이루어지는 자기 센서부, 및

상기 자기 센서부에서 전기적 출력으로서 검출한 자기 신호를 증폭하는 신호 처리 회로

를 구비하되,

상기 신호 처리 회로는 피드백용의 2 종류 이상의 상이한 온도 계수를 갖는 복수의 저항을 구비하고,

상기 복수의 저항은 연산 증폭 회로의 출력을 비반전 입력단에 피드백시키는 것을 특징으로 하는 신호 처리 회로 부착 자기 센서.