JP4678085B2

JP4678085B2 - 磁性体検出器

Info

Publication number: JP4678085B2
Application number: JP2000303786A
Authority: JP
Inventors: 保南谷; 雅永西川
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2000-10-03
Filing date: 2000-10-03
Publication date: 2011-04-27
Anticipated expiration: 2020-10-03
Also published as: JP2002107346A

Description

【０００１】
【発明の属する技術分野】
この発明は、磁性体検出器に関し、特に、たとえば半導体磁気抵抗素子を用いてパチンコ玉などの鋼球を検出するために使用される磁性体検出器に関する。
【０００２】
【従来の技術】
図１０は、従来の磁性体検出器の一例を示す回路図である。磁性体検出器１は、直列に接続された抵抗２と半導体磁気抵抗素子３とを含む。さらに、磁性体検出器１は、ＮＰＮ型の増幅用トランジスタ４を含む。増幅用トランジスタ４のコレクタは、抵抗２および電源電圧Ｖｉｎに接続される。また、増幅用トランジスタ４のエミッタは、半導体磁気抵抗素子３に接続されるとともに、出力用の抵抗５を介して接地される。さらに、抵抗２と半導体磁気抵抗素子３との接続部は、増幅用トランジスタ４のベースに接続される。この磁性体検出器１においては、磁石などによって、半導体磁気抵抗素子３にバイアス磁界が印加される。
【０００３】
この磁性体検出器１において、半導体磁気抵抗素子３に磁性体が近づくと、磁石と磁性体との間に配置された半導体磁気抵抗素子に磁界が集中し、半導体磁気抵抗素子３の抵抗値が変化する。半導体磁気抵抗素子３の抵抗値が大きくなると、増幅用トランジスタ４のベースに印加される電圧が上昇し、増幅用トランジスタ４に流れる電流が大きくなり、抵抗５からの出力電圧が高くなる。したがって、抵抗５の出力電圧を測定することにより、磁性体を検出することができる。
【０００４】
ここで用いられる半導体磁気抵抗素子３としては、たとえば図１１に示すように、基板６上に蛇行するように半導体磁気抵抗パターン７が形成されたものである。半導体磁気抵抗パターン７は、たとえばＩｎＳｂ，ＩｎＡｓ，ＧａＡｓなどの化合物半導体を蒸着やスパッタリングなどによって薄膜状に形成したものであり、その表面にＡｌなどのショートバー電極８が所定の間隔で形成されている。このような半導体磁気抵抗パターン７では、印加される磁界が強くなるにしたがって抵抗値が大きくなる。
【０００５】
ところが、図１０に示すような磁性体検出器１では、電源電圧Ｖｉｎが変動すると、増幅用トランジスタ４のベース・エミッタ間電圧が変化し、誤動作をおこしてしまうため、図１２に示すように、ＦＥＴと抵抗とで構成される定電流回路８を用いた磁性体検出器１が提案されている。この磁性体検出器１では、定電流回路９によって、電源電圧Ｖｉｎの変動にかかわらず一定の電流を得ることができ、増幅用トランジスタ４のベース・エミッタ間電圧を安定化させることができる。
【０００６】
【発明が解決しようとする課題】
しかしながら、図１３に示すように、半導体磁気抵抗素子には大きい負の抵抗温度特性があり、温度が低くなるほど抵抗値が大きくなるという性質がある。なお、図１３において、縦軸は、各温度における半導体磁気抵抗素子の抵抗値Ｒ（Ｔ）と２５℃における抵抗値Ｒ（２５）との比を示す。このような特性を有するため、電源電圧Ｖｉｎが一定のとき、半導体磁気抵抗素子の両端の電圧Ｖ_MRについて調べると、図１４に示すように、磁性体検出時および非検出時におけるＶ_MRは、負の温度特性を示している。ここで、増幅用トランジスタの動作電圧、すなわちベース・エミッタ間電圧Ｖ_BEも負の温度特性を示しているが、その傾斜は半導体磁気抵抗素子の両端電圧Ｖ_MRに比べて小さい。したがって、磁性体検出器としての動作範囲は、半導体磁気抵抗素子の検出時および非検出時のＶ_MRおよび増幅用トランジスタの動作電圧Ｖ_BEが交わった部分となり、狭い温度範囲でしか動作しないことがわかる。
【０００７】
それゆえに、この発明の主たる目的は、広い温度範囲で使用可能な磁性体検出器を提供することである。
【０００８】
【課題を解決するための手段】
この発明は、少なくとも１つの半導体磁気抵抗素子を含む第１の抵抗ブロック、第２の抵抗ブロック、ＦＥＴと第１の抵抗ブロックまたは第２の抵抗ブロックの一方とで構成され、第１の抵抗ブロックまたは第２の抵抗ブロックの一方がＦＥＴのゲートとソースとの間に接続された定電流回路、および第１の抵抗ブロックまたは第２の抵抗ブロックの他方がベースとエミッタとの間に接続され、かつ定電流回路がベースとコレクタとの間に接続される増幅用トランジスタを含み、第１の抵抗ブロックおよび第２の抵抗ブロックは抵抗温度係数を有し、抵抗温度係数によって増幅用トランジスタのベース・エミッタ間電圧の温度特性と増幅用トランジスタの動作電圧の温度特性とが対応するようにした、磁性体検出器である。
このような磁性体検出器において、第１の抵抗ブロックおよび第２の抵抗ブロックの抵抗温度係数により、磁性体の検出時における増幅用トランジスタのベース・エミッタ間電圧の温度特性と増幅用トランジスタの温度特性とを対応させることが好ましい。
また、第１の抵抗ブロックおよび第２の抵抗ブロックの抵抗温度係数を増幅用トランジスタの動作電圧の温度特性に対応させることにより、磁性体の非検出時においては増幅用トランジスタのベース・エミッタ間電圧が増幅用トランジスタの動作電圧より低く、かつ磁性体の検出時においては増幅用トランジスタのベース・エミッタ間電圧が増幅用トランジスタの動作電圧より高くなるようにすることが好ましい。
さらに、第１の抵抗ブロックおよび第２の抵抗ブロックの抵抗温度係数のそれぞれを、増幅用トランジスタの動作電圧の温度特性と、半導体磁気抵抗素子の抵抗および感度の温度係数とに対応させることが好ましい。
このような磁性体検出器では、半導体磁気抵抗素子にバイアス磁界を印加するための手段が含まれる。
また、第２の抵抗ブロックを構成する少なくとも１つの抵抗素子を半導体磁気抵抗素子と同じ材料で形成することができる。
さらに、第１の抵抗ブロックを構成する少なくとも１つの抵抗素子と半導体磁気抵抗素子とを単一基板上に形成してもよい。
【０００９】
抵抗温度係数を有する第１および第２の抵抗ブロックを用い、これらの抵抗温度係数を増幅用トランジスタの動作電圧の温度係数に対応させることにより、広い温度範囲において、これらの抵抗ブロックの抵抗温度係数と増幅用トランジスタの動作電圧の温度係数とをほぼ一致させることができる。
このとき、磁性体の非検出時においては増幅用トランジスタのベース・エミッタ間電圧が増幅用トランジスタの動作電圧より低く、かつ磁性体の検出時においては増幅用トランジスタのベース・エミッタ間電圧が増幅用トランジスタの動作電圧より高くなるようにしておくことにより、磁性体の有無に応じて増幅用トランジスタを動作させることができる。
このように増幅用トランジスタを動作させるために、第１の抵抗ブロックおよび第２の抵抗ブロックの抵抗温度係数のそれぞれを、増幅用トランジスタの動作電圧の温度特性と、半導体磁気抵抗素子の抵抗および感度の温度係数とに対応させることができる。
また、磁性体が近づくことによって半導体磁気抵抗素子に印加される磁界の強さを変化させるため、予め半導体磁気抵抗素子にバイアス磁界が印加される。
第２の抵抗ブロックの少なくとも１つの抵抗素子を半導体磁気抵抗素子と同じ材料で形成することにより、第２の抵抗ブロックの抵抗温度係数を調整することができる。
さらに、第１の抵抗ブロックにおいて、１つの抵抗素子と半導体磁気抵抗素子とを単一基板上に形成することにより、部品スペースの削減を図ることができる。
【００１０】
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の発明の実施の形態の詳細な説明から一層明らかとなろう。
【００１１】
【発明の実施の形態】
図１は、この発明の磁性体検出器の一例を示す回路図である。磁性体検出器１０は、たとえばＮＰＮ型の増幅用トランジスタ１２を含む。増幅用トランジスタ１２のベースとエミッタとの間には、第１の抵抗ブロック１４が接続される。また、増幅用トランジスタ１２のコレクタとベースとの間には、定電流回路１６とチャタリング防止用の抵抗１８との直列回路が接続される。定電流回路１６は、たとえばＮチャネルのＦＥＴ２０と第２の抵抗ブロック２２とで構成される。第２の抵抗ブロック２２の一端がＦＥＴ２０のソースに接続され、第２の抵抗ブロック２２の他端がＦＥＴ２０のゲートに接続される。さらに、第２の抵抗ブロック２２の他端が、チャタリング防止用の抵抗１８に接続されている。また、増幅用トランジスタ１２のコレクタおよびＦＥＴ２０のドレインは、電源電圧Ｖｉｎに接続される。また、増幅用トランジスタ１２のエミッタは、第１の抵抗ブロック１４に接続されるとともに、出力用の抵抗２４を介して接地される。
【００１２】
この磁性体検出器１０において、第１の抵抗ブロック１４は、少なくとも１つの半導体磁気抵抗素子を含む。第１の抵抗ブロック１４としては、半導体磁気抵抗素子のみであってもよいし、他の抵抗素子との組合せであってもよい。第１の抵抗ブロック１４が半導体磁気抵抗素子と他の抵抗素子との組合せである場合、たとえば図２に示すように、１つの基板３０上に、半導体磁気抵抗パターン３２と抵抗パターン３４とが形成される。半導体磁器抵抗パターン３２は、たとえばＩｎＳｂ，ＩｎＡｓ，ＧａＡｓなどの化合物半導体を蒸着やスパッタリングなどで蛇行するように膜状に形成したものであり、Ａｌなどのショートバー電極３６が所定の間隔で形成されている。このように、１つの基板３０上に半導体磁気抵抗素子と他の抵抗素子とを形成することにより、部品数を少なくすることができ、磁性体検出器１０を小型化することができる。
【００１３】
また、第２の抵抗ブロック２２は、たとえば半導体磁気抵抗素子と同じ材料で形成された素子またはサーミスタなどの抵抗温度特性を有する素子で構成される。また、第２の抵抗ブロック２２としては、半導体磁気抵抗素子と同じ材料で形成された素子と抵抗との組合せ、またはサーミスタと抵抗との組合せによって構成してもよい。
【００１４】
この磁性体検出器１０は、たとえば鋼球検出装置などとして用いられる。鋼球検出装置４０は、図３に示すように、貫通孔４２が形成された基板４４を含み、貫通孔４２に隣接してケース部４６が形成される。このケース部４６には、貫通孔４２に対向する部分に第１の抵抗ブロック１４が配置される。さらに、第１の抵抗ブロック１４に接するように磁石４８が配置され、第１の抵抗ブロック１４内の半導体磁気抵抗素子に直流磁界が印加される。したがって、貫通孔４２を鋼球５０が通過するとき、第１の抵抗ブロック部分において磁界が集中し、半導体磁気抵抗素子の抵抗値が変わる。
【００１５】
この磁性体検出器１０では、定電流回路１６によって、電源電圧Ｖｉｎが変動しても、定電流を得ることができる。つまり、電源電圧Ｖｉｎが上昇すると、第２の抵抗ブロック２２に流れる電流が大きくなり、ＦＥＴ２０のゲートに入力される電圧が高くなる。そのため、ＦＥＴ２０のドレインとソース間の抵抗値が大きくなり、ここに流れる電流が抑えられる。逆に、電源電圧Ｖｉｎが低くなると、ＦＥＴ２０のドレインとソース間の抵抗値が小さくなり、ここに流れる電流が大きくなる。このようにして、定電流回路１６からは、電源電圧Ｖｉｎの変動にかかわらず、一定の電流が供給される。したがって、増幅用トランジスタ１２のベース・エミッタ間には、電源電圧の変動にかかわらず、一定の電圧が与えられる。
【００１６】
この状態で、貫通孔４２を鋼球５０が通過するとき、鋼球５０が第１の抵抗ブロック１４の半導体磁気抵抗素子に接近し、バイアス磁界が半導体磁気抵抗素子に集中して抵抗値が大きくなる。そのため、第１の抵抗ブロック１４の抵抗値が大きくなり、増幅用トランジスタ１２のベース・エミッタ間に印加される電圧が高くなって、増幅用トランジスタ１２から出力用の抵抗２４に流れる電流が大きくなる。そのため、抵抗２４から得られる出力電圧が高くなって、鋼球５０の通過を検出することができる。なお、ＦＥＴ２０のゲートと増幅用トランジスタ１２のベースとが短絡していると、増幅用トランジスタ１２のスイッチング動作が速くなりすぎ、第１の抵抗ブロック１４の抵抗値のチャタリングに応じて出力電圧もチャタリングをおこしてしまう。そのため、チャタリング防止用の抵抗１８を用いることにより、増幅用トランジスタ１２のスイッチング動作を適切な速さにしている。
【００１７】
この磁性体検出器１０では、第１の抵抗ブロック１４に半導体磁気抵抗素子が用いられ、第２の抵抗ブロック２２にも半導体磁気抵抗素子と同じ材料で形成された素子やサーミスタなどが用いられる。そのため、第１の抵抗ブロック１４および第２の抵抗ブロック２２は、抵抗温度特性を有する。なお、サーミスタを用いる場合、半導体磁気抵抗素子や増幅用トランジスタ１２の動作電圧の温度特性に合わせて、負の抵抗温度特性を有するサーミスタが用いられる。また、第２の抵抗ブロック２２に半導体磁気抵抗素子と同じ材料の素子を用いる場合、磁気変化によって抵抗値が変わらないように、半導体磁気抵抗パターン上の複数のショートバー電極は形成されない。
【００１８】
この磁性体検出器１０では、増幅用トランジスタ１２の動作電圧の温度特性に対応して、増幅用トランジスタ１２のベース・エミッタ間に印加される電圧が変化するように、第１の抵抗ブロック１４および第２の抵抗ブロック２２の温度係数が調整される。
【００１９】
つまり、増幅用トランジスタ１２の特性は、図４に示すように、ベース・エミッタ間の電圧Ｖ_BEが所定の値Ｖａより高いときにオンとなり、それより低いときにオフとなる。この動作電圧は温度によって変化し、負の温度特性を有している。したがって、増幅用トランジスタ１２に与えられるベース・エミッタ間電圧Ｖ_BEが、増幅用トランジスタ１２の動作電圧の温度特性に対応して変化すれば、広い温度範囲で磁性体検出器１０を使用することができる。
【００２０】
このような特性を得るために、定電流回路１６の電流調整用の第２の抵抗ブロック２２に温度特性をもたせている。図５に示すように、定電流回路１６に接続される電流調整用抵抗の抵抗値と電流値の間には、電流調整用抵抗の抵抗値が大きくなると、電流値が小さくなるという関係がある。この性質を利用して、第２の抵抗ブロック２２部分の電圧と増幅用トランジスタ１２の動作電圧の温度特性とを一致させることにより、磁性体検出器１０の動作温度範囲を広げることができる。
【００２１】
すなわち、低温で第１の抵抗ブロック１４の抵抗値が増加したとき、第２の抵抗ブロック２２の抵抗値を増加させることにより電流値を下げ、高温で第１の抵抗ブロック１４の抵抗値が減少したとき、第２の抵抗ブロック２２の抵抗値を減少させることにより電流値が増加するように第１の抵抗ブロック１４および第２の抵抗ブロック２２の抵抗温度係数を調整すればよい。このように、第１の抵抗ブロック１４および第２の抵抗ブロック２２の抵抗温度係数を調整することにより、増幅用トランジスタ１２のベース・エミッタ間に印加される電圧を増幅用トランジスタ１２の動作電圧に対応させることができる。したがって、図６に示すように、広い温度範囲において、磁性体検出時における第１の抵抗ブロック１４の電圧Ｖ_MRを増幅用トランジスタ１２の動作電圧より高くし、磁性体の非検出時における第１の抵抗ブロック１４の電圧Ｖ_MRを増幅用トランジスタ１２の動作電圧より低くすることができる。
【００２２】
実際に、従来の磁性体検出器とこの発明の磁性体検出器１０とを用いて特性を調べた。従来の磁性体検出器においては、第１の抵抗ブロックとして半導体磁気抵抗素子を用い、ＦＥＴに接続される第２の抵抗ブロックとして固定抵抗を用いた。また、この発明の磁性体検出器１０の１つとして、第２の抵抗ブロック２２に半導体磁気抵抗素子と同じ材料で形成された抵抗素子を用いた。なお、この抵抗素子は、磁界の変化によって抵抗値が変化しないものである。さらに、この発明の磁性体検出器１０の別のものとして、第２の抵抗ブロック２２を半導体磁気抵抗素子と同じ材料で形成された抵抗素子と別の抵抗素子とで複合抵抗を形成して用いた。
【００２３】
これらの磁性体検出器について、各特性を調べ、それぞれ表１、表２および表３に示した。これらの表において、ＭＲは第１の抵抗ブロックを示し、ＭＲ待機時は磁性体がないときの抵抗値、ＭＲＫ＝１．１およびＫ＝１．３は、磁性体検出器が動作するＭＲの感度を示す。また、電流値は、第２の抵抗ブロックの値で定まる定電流回路の電流値を示す。さらに、ＭＲ電圧は、第１の抵抗ブロックの抵抗値と電流値との積を示す。また、増幅用トランジスタ動作電圧Ｖ_BEは、増幅用トランジスタがオンとなる電圧を示す。さらに、Ｖ_BE／Ｖ_MRは、（増幅用トランジスタの動作電圧／待機時のＭＲ電圧）を示し、この値が動作温度範囲において１．１であることが望ましい。
【００２４】
【表１】

【００２５】
【表２】

【００２６】
【表３】

【００２７】
さらに、表１、表２および表３のそれぞれの特性を、図７、図８および図９に示した。これらの結果から、従来の磁性体検出器では、２５℃付近においては正常に動作するが、その他の温度範囲では動作が不安定となる。それに対して、第２の抵抗ブロック２２に半導体磁気抵抗素子と同じ材料で形成された抵抗素子を用いた磁性体検出器１０では、第１の抵抗ブロック１４の電圧（ＭＲ電圧）と増幅用トランジスタ１２の動作電圧（Ｖ_BE）とがほぼ平行な温度特性を示しており、測定を行った全温度範囲において正常に動作することがわかる。さらに、第２の抵抗ブロック２２を複合抵抗で調整することにより、ほぼ理想的な特性を得ることができることがわかる。
【００２８】
このように、定電流回路１６に用いられる第２の抵抗ブロック２２に抵抗温度特性をもたせることにより、第１の抵抗ブロック１４から得られる電圧と増幅用トランジスタ１２の動作電圧の温度特性を一致させることができ、磁性体検出器１０の動作温度範囲を広げることができる。つまり、低温で第１の抵抗ブロック１４の抵抗値が増加した場合、定電流回路１６に用いられる第２の抵抗ブロック２２の抵抗値を増加させ、電流値を下げることにより、増幅用トランジスタ１２のベース・エミッタ間に与えられる電圧と増幅用トランジスタ１２の動作電圧とを一致させることができる。また、高温で第１の抵抗ブロック１４の抵抗値が減少した場合、定電流回路１６に用いられる第２の抵抗ブロック２２の抵抗値を減少させ、電流値を上げることにより、増幅用トランジスタ１２のベース・エミッタ間に与えられる電圧と増幅用トランジスタ１２の動作電圧とを一致させることができる。したがって、この磁性体検出器１０は、広い温度範囲で使用することができる。
【００２９】
なお、図１に示す磁性体検出器１０では、ＮＰＮ型の増幅用トランジスタ１２とＮチャネルのＦＥＴ２０を用いた例について説明したが、ＰＮＰ型の増幅用トランジスタとＰチャネルのＦＥＴを用いても同様の効果を得ることができる。また、半導体磁気抵抗素子を含む第１の抵抗ブロック１４を定電流回路１６に用い、第２の抵抗ブロック２２を増幅用トランジスタ１２のベース・エミッタ間に接続してもよい。この場合、磁性体が接近して半導体磁気抵抗素子の抵抗値が大きくなり、それに伴って第１の抵抗ブロック１４の抵抗値が大きくなると、第２の抵抗ブロック２２に流れる電流が小さくなる。そのため、増幅用トランジスタ１２のベース・エミッタ間に印加される電圧が低くなり、増幅用トランジスタ１２から出力用の抵抗２４に流れる電流が小さくなる。したがって、このような磁性体検出器１０では、磁性体を検出したときに出力電圧が低くなり、上述の磁性体検出器とは出力波形が反転する。このような磁性体検出器１０においても、第１の抵抗ブロック１４および第２の抵抗ブロック２２に抵抗温度係数をもたせることにより、広い温度範囲で使用可能な磁性体検出器とすることができる。
【００３０】
【発明の効果】
この発明によれば、定電流回路に用いられる第２の抵抗ブロックに抵抗温度係数をもたせることにより、第１の抵抗ブロックに含まれる半導体磁気抵抗素子の抵抗温度係数および増幅用トランジスタの動作電圧の温度特性に合わせることができ、広い温度範囲において、正確に磁性体の検出を行うことができる、磁性体検出器を得ることができる。
また、半導体磁気抵抗素子にバイアス磁界を印加する手段を設けることにより、磁性体が近づいてきたときに、半導体磁気抵抗素子に磁界を集中させることができ、磁性体の検出感度を上げることができる。
さらに、第１の抵抗ブロックを構成する抵抗素子と半導体磁気抵抗素子とを同一基板上に形成することにより、素子の小型化を図ることができ、それによって磁性体検出器の小型化を図ることができる。
【図面の簡単な説明】
【図１】この発明の磁性体検出器の一例を示す回路図である。
【図２】図１に示す磁性体検出器に用いられる第１の抵抗ブロックの一例を示す平面図解図である。
【図３】この発明の磁性体検出器を鋼球検出装置に応用した例を示す図解図である。
【図４】増幅用トランジスタ動作特性を示すグラフである。
【図５】定電流回路に接続される抵抗と電流との関係を示すグラフである。
【図６】この発明の磁性体検出器における増幅用トランジスタの動作電圧と第１の抵抗ブロックから得られる電圧の温度特性を示す特性図である。
【図７】表１に示す特性を示すグラフである。
【図８】表２に示す特性を示すグラフである。
【図９】表３に示す特性を示すグラフである。
【図１０】従来の磁性体検出器の一例を示す回路図である。
【図１１】図１０に示す磁性体検出器に用いられる半導体磁気抵抗素子の一例を示す平面図解図である。
【図１２】図１０に示す磁性体検出器の問題点を解決するために提案された磁性体検出器の回路図である。
【図１３】半導体磁気抵抗素子の抵抗温度特性を示すグラフである。
【図１４】図１２に示す磁性体検出器の動作温度範囲を示すグラフである。
【符号の説明】
１０磁性体検出器
１２増幅用トランジスタ
１４第１の抵抗ブロック
１６定電流回路
１８チャタリング防止用抵抗
２０ＦＥＴ
２２第２の抵抗ブロック
２４出力用抵抗
４８磁石

Claims

少なくとも１つの半導体磁気抵抗素子を含む第１の抵抗ブロック、
第２の抵抗ブロック、
ＦＥＴと前記第１の抵抗ブロックまたは前記第２の抵抗ブロックの一方とで構成され、前記第１の抵抗ブロックまたは前記第２の抵抗ブロックの一方が前記ＦＥＴのゲートとソースとの間に接続された定電流回路、および
前記第１の抵抗ブロックまたは前記第２の抵抗ブロックの他方がベースとエミッタとの間に接続され、かつ前記定電流回路がベースとコレクタとの間に接続される増幅用トランジスタを含み、
前記第１の抵抗ブロックおよび前記第２の抵抗ブロックは抵抗温度係数を有し、前記抵抗温度係数によって前記増幅用トランジスタのベース・エミッタ間電圧の温度特性と前記増幅用トランジスタの動作電圧の温度特性とが対応するようにした、磁性体検出器。
前記第１の抵抗ブロックおよび前記第２の抵抗ブロックの抵抗温度係数により、磁性体の検出時における前記増幅用トランジスタのベース・エミッタ間電圧の温度特性と前記増幅用トランジスタの温度特性とが対応するようにした、請求項１に記載の磁性体検出器。
前記第１の抵抗ブロックおよび前記第２の抵抗ブロックの抵抗温度係数を前記増幅用トランジスタの動作電圧の温度特性に対応させることにより、磁性体の非検出時においては前記増幅用トランジスタのベース・エミッタ間電圧が前記増幅用トランジスタの動作電圧より低く、かつ磁性体の検出時においては前記増幅用トランジスタのベース・エミッタ間電圧が前記増幅用トランジスタの動作電圧より高くなるようにした、請求項１または請求項２に記載の磁性体検出器。
さらに、前記第１の抵抗ブロックおよび前記第２の抵抗ブロックのそれぞれの抵抗温度係数を、前記増幅用トランジスタの動作電圧の温度特性と、前記半導体磁気抵抗素子の抵抗および感度の温度係数とに対応させた、請求項３に記載の磁性体検出器。
前記半導体磁気抵抗素子にバイアス磁界を印加するための手段を含む、請求項１ないし請求項４のいずれかに記載の磁性体検出器。
前記第２の抵抗ブロックを構成する少なくとも１つの抵抗素子が前記半導体磁気抵抗素子と同じ材料からなる、請求項１ないし請求項５のいずれかに記載の磁性体検出器。
前記第１の抵抗ブロックを構成する少なくとも１つの抵抗素子と前記半導体磁気抵抗素子とを単一基板上に形成した、請求項１ないし請求項６のいずれかに記載の磁性体検出器。