KR101053034B1 - 집적형 세트/리세트 구동장치 및 자기저항센서 - Google Patents

Abstract

자기감지장치 및 그 제조 및 이용방법을 제공한다. 상기 감지장치는 하나 이상의 자기저항 감지요소와, 상기 자기저항 감지요소를 조정하기 위한 하나이상의 재배향(reorientation)요소와, 상기 재배향요소를 제어하기 위한 구동회로를 갖춘 반도체 회로를 구비할 수 있다. 상기 자기저항 감지요소, 상기 재배향요소 및 상기 반도체 회로는 단일 패키지에 배치되고(또는) 단일 칩 상에 모놀리식으로 형성된다. 이와 달리, 상기 반도체 회로의 일부는, 상기 자기저항 감지요소와 함께 제1 칩 상에 모놀리식으로 형성되고, 상기 반도체 회로의 다른 일부는, 제2 칩 상에 형성될 수 있다. 상기 제1 및 제2 칩은 전기적으로 상호 연결된다. 상기 제1 및 제2 칩은 고의적인 전기적 상호작용을 갖지 않을 수 있다. 구현가능한 반도체 디바이스의 예로는 이에 한정되지 않으나, 캐패시터, 인덕터, 연산증폭기, MR 센서를 위한 세트/리세트 회로, 가속계, 압력센서, 위치감지회로, 컴패싱회로 등이다.

자기저항센서(magneto-resistive sensor), 반도체 디바이스(semiconductor device), 재배향(reorientation)

Description

집적형 세트/리세트 구동장치 및 자기저항센서{Integrated Set/Reset Driver and Magneto-Resistive Sensor}

[관련 출원]

본 출원은, (1)발명자 Mark D. Amundson 및 William F. Witcraft에 의해 "자기저항 센서용 온-다이 세트/리세트 구동장치"로 2003.6.2일자에 출원된 미국 가출원 제60/475,175호, Honeywell Docket No. H0004956; (2)발명자 Lonny L. Berg 및 William F. Witcraft에 의해 "자기저항센서를 갖는 반도체 디바이스 집적"으로 2003.6.2일자에 출원된 미국 가출원 제60/475191호, Honeywell Docket No. H00046026; 및 (3)발명자 William F. Witcraft, Hong Wan, Cheisan J. Yue, 및 Tamara K. Bratland에 의해 "집적 GPS 리시버 및 자기저항 센서 디바이스"로 2003.4.15일자에 출원된 미국 가출원 제60/462872,호 Honeywell Docket No. H0004948;에 대한 우선권주장출원이다. 본 출원은 또한 여기에서 이러한 가출원들 각각의 전체를 참고자료로 포함한다.

본 출원은 또한, (1) 발명자 Lonny L. Berg 및 William F. Witcraft에 의해 "자기저항 센서를 갖는 반도체 디바이스 인티그레이션"으로 현재 출원된 미국 비가출원 제 호, Honeywell Docket No. H0004602US ; 그리고 (2)발명자 William f. Witcraft, Hong Wan, Cheisan J. Yue, 및 Tamara K. Bratland에 의해 "집적된 GPS 리시버 및 자기저항 센서 디바이스"로 현재 출원된 미국 비가출원 제 호, Honeywell Docket No. H0004948US에 관한 것이며, 참고자료로 이들을 포함한다.

본 발명은 일반적으로 자기장 및 전류 센서에 관한 것으로, 보다 상세하게는, 이에 제한됨이 없는 자기저항 센서용 신호 처리에 관한 것이다.

자기장 센서는 자기 컴패싱(magnetic compassing), 철금속 탐지 및 전류 센싱에 있어 적용되고 있다. 이들은 기계 부재, 지구 자기장, 지하 광물, 또는 전기적인 디바이스 및 라인에 있어서 자기장 변화를 탐지할 수 있다.

자기 센서,특히, 이방성 자기저항(AMR) 브릿지 센서에 있어서는, 자기저항재료의 박막이 국부적인 자기장의 강도 및/또는 방향을 정밀하게 측정하기 위하여 실리콘 기판상에 놓여 진다. 실리콘 기판상의 박막의 증착은 제조를 위하여 반도체 주물 공정을 이용할 수 있기 때문에, 인접하는 반도체회로 소자들을 형성하는 추가적인 단계가 추가될 수 있다. 이러한 반도체회로 소자들은 전통적으로 자기저항 센서와 같은 기판상에 함께 위치되지 않고 있는데, 이는 전통적인 반도체 제조공정을 갖는 센서 박막의 비양립성에 기인한다.

통상적으로, 자기저항 센서는 상기 자기저항성 재료와 같이, 퍼멀로이(Permalloy), 니켈과 철을 함유하는 강자성 합금을 사용한다. 종종, 상기 퍼멀로이는 퍼멀로이 필름으로 된 얇은 스트립으로 배열된다. 전류가 개개의 스트립을 통하여 흐를 때, 상기 스트립의 자화 방향은 전류 흐름 방향에 대하여 각도를 형성한다. 상기 자화 방향이 변함에 따라, 상기 스트립의 유효 저항도 변한다. 특히, 상 기 전류흐름 방향과 평행한 자화방향이 상기 스트립을 통한 최대 저항을 가져오며, 상기 전류흐름 방향과 직교하는 자화 방향은 상기 스트립을 통한 최소 저항을 가져 온다. 이러한 변화된 저항은, 전류가 상기 스트립을 흐를 때 그 스트립을 따라 전압 강하의 변화를 야기한다. 이러한 변화는 상기 스트립상에서 작용하는 외부 자기장의 자화 방향에 있어서 변화를 나타내는 것으로 측정될 수 있다.

자기저항 센서의 자기장 감지 구조를 형성하기 위하여, 수개의 퍼멀로이 스트립들이 전기적으로 함께 연결된다. 상기 퍼멀로이 스트립들은, 그 스트립의 긴 축에 대하여 45도의 각도로 그 스트립을 따라 전도체를 가지며, "헤링본(herringbone)" 패턴의 연속하는 레지스터로서, 또는 자기저항성 재료의 선형적인 스트립으로서 상기 자기저항 센서의 기판상에 놓여 질 수 있다. 후자의 구조는 "바버-폴 바이어싱(barber-pole biasing)"으로 알려져 있다.이는 스트립내의 전류가 그 스트립의 긴 축에 대하여 45도의 각도로 흐르도록 할 수 있는데, 이는 상기 전도체의 구조 때문이다. 이러한 센싱 구조 디자인들이 Bharat B. Pant의 미국특허 제4,847,584호(1989.7.11)에 제시되어 있으며 본 출원과 같은 출원인에게 양도되었다. 미국특허 제4,847,584호는 여기에서 참고자료로 완전하게 포함된다. 자기 센서 기술들을 기술하는 추가적인 특허와 특허출원들이 도 2의 설명과 함께, 이하에서 제시된다.

자기 센서들은 종종 감지 특성들을 제어하고 조절하기 위하여, 전류가 흐를 수 있는 수많은 재배향요소(re-orientation element) 또는 "스트랩(straps)"을 포함한다. 예를 들면, 자기 센서 디자인은 흔히 세트/리세트 및/또는 오프셋(offset) 재배향요소 또는 "스트랩"(이하, "세트/리세트 스트랩" 및 "오프셋 스트랩")를 포함한다.

오프셋 스트랩은 외부 자기장을 없애거나 정정하는 작용을 한다. 세트/리세트 스트랩은 최상의 측정 정확성을 위해 상기 자기저항 박막 결정립(grain) 구조를 재배향함에 도움을 준다. 자기저항성 필름을 재배향하는 공정은, 임의로 배향된 박막 결정립을 실질적으로 하나의 방향이 되도록 짧고, 강력한 자기장 강도를 부과하는 상기 세트/리세트 스트랩 금속화를 이용한다. 이러한 짧은 자기장 부과는 상기 막(film)을 하나의 방향으로 "세트"한다. 유사하게 강력하나 반대방향의 두 번째 짧은 자기장 부과는 상기 막의 결정립 배열을 "리세트"한다. 반복되는 세트 및/또는 리세트 자기장은 막 결정립들을 훼손되지 않게 잔류시키고 상대적으로 알려진 자기 배열이 되도록 함에 사용된다.

상시 세트/리세트 스트랩들 자체는 전형적으로 칩 상에 위치되는 반면에, 이들 스트랩을 위한 구동회로요소는 오프칩(off-chip)하여 위치되므로 공간 비효율을 초래한다. 오프칩에 대한 해결을 위하여 전형적으로 상기 자기저항성 센서 브릿지 상에 하나 이상의 스트랩(전형적으로 금속)을 통하여 전류를 펄스(pulse)하는 것이나, 외부의 보드-레벨 회로요소가 상기 전류 펄스를 스위치하고 발생시키기 위해 사용된다.

유사하게, 연산증폭기, 트랜지스터, 커패시터등과 같은 다른 부품들은 전형적으로 상기 자기 센서로부터 분리된 칩 상에 구현된다. 예를 들면, 신호조절(signal conditioning) 및 정전기 방전 회로는 통상적으로 오프칩하여 위치된다. 이는 어떤 적용에 대해서는 좋지만, 물리적인 공간이 우선적인 다른 경우에는, 상기 자기 센서와 같은 칩의 일부로서 이들 반도체 부품들 하나 이상을 갖는 것이 바람직한 것이다. 따라서, 단일칩 설계, 그리고 특히 칩 상에 위치된 세트/리세트 구동 회로를 갖는 설계가 요구된다.

자기 감지 장치, 및 그 제조방법과 사용방법이 제시된다. 상기 감지 장치는 자기장을 탐지하거나, 그렇지 않다면 측정하는 하나 이상의 자기저항 감지요소, 상기 자기저항 감지요소를 조절하는 하나 이상의 재배향요소, 및 상기 재배향요소를 제어하거나 구동하는 구동회로를 갖는 반도체 회로를 포함할 수 있다. 상기 자기저항 감지요소, 재배향 요소, 및 상기 반도체 회로는 모두 하나의 패키지 내에 배치되어 하나의 칩 상에 모놀리식으로 형성될 수 있다.

본 발명의 바람직한 실시예들을 후속하는 도면들을 참조하여 설명하며, 여기에서 같은 도면부호는 여러 도면들에서 같은 요소들을 나타낸다.

도 1은 예시적인 실시예에 따라 자기저항 센서를 갖는 하나 이상의 반도체 디바이스 부품의 집적을 설명하는 단순 블록도이다.

도 2는 예시적인 실시예에 따라 집적된 세트/리세트 구동 회로를 갖는 자기저항 센서를 설명하는 도면이다.

도 3은 예시적인 실시예에 따라 자기저항 센서와 함께 다이 상에 구현될 수있는 세트/리세트 회로를 설명하는 개략도이다.

도 4는 예시적인 실시예에 따른 반도체 소자를 갖는 자기저항 센서의 평면도이다.

도 5는 예시적인 실시예에 따른 자기저항 센서를 갖는 집적된 제1 컴패싱 회로(compassing circuit)를 설명하는 제1 단순 회로도이다.

도 6은 예시적인 실시예에 따른 자기저항 센서를 갖는 제2 컴패싱 회로를 설명하는 제2 단순 회로도이다.

본 발명의 원리가 적용될 수 있는, 넓고 다양한 실시예에 비추어 볼 때, 그 기술된 실시예들은 단지 예시적인 것으로서, 본 발명의 범위를 제한하는 것으로 취급되어서는 아니됨은 이해되어야 할 것이다.

예시적인 구조

도 1은 일실시예에 따른, 하나 이상의 자기저항 감지요소로 된 집적체를 설명하는 단순 블록도이다. 일반적으로 상기 용어, 집적(integration), 또는 집적된(integrated)은 하나 이상의 서브 시스템들이 보다 큰 시스템 내에 포함됨을 의미할 수 있다. 다른 한편으로, 인티그럴(integral)은 상기 서브 시스템, 구조 및 그들의 기능들이 보다 큰 시스템의 다른 부분과 혼합되어 있음을 의미할 수 있다. 달리 제시된 부분을 제외하고는, 본 상세한 설명을 통하여 상기 용어, 인티그럴과 집적은 그 일방 또는 양자의 정의에 따라 복합 조립체(composite assembly)를 기술함에 상호교환적으로 사용된다.

상기 디바이스(100)는 제1 및 제2 부분(102,104)을 포함한다. 상기 제1 부분(102)는 자기저항 감지요소(이하, "MR" 센서라 통칭된다)와 박막 트레이스와 같은 배선(wiring)을 포함한다. 상기 제2 부분(104)은 세트/리세트 구동 회로와 같은 하나 이상의 반도체 디바이스 부품을 포함할 수 있다. 바람직한 실시예에 있어서, 상기 제2 부분(104)은 신호 조절 회로와, 상기 제1 부분(102)내에서 상기 MR 센서를 위하여 ESD(정전기 방전) 보호용 회로를 또한 포함한다. 이하 설명하는 바와 같이, 상기 제2 부분(104)은, CMOS(Complementary Metal Oxide Semiconductor)용으로 사용되는 것들과 같은 표준 반도체 제조기술로 특별히 취급될 수 있다.

상기 제1 및 제2 부분(102,104)은 동일한 칩 내에 배치될 수 있으므로, 상기 디바이스(100)는 분리된, 하나의 칩 또는 하나의 디자인이다. 반도체 디바이스를 MR 센서로 통합하려는 종래의 시도들은 인쇄회로기판 상에서 분리되어 위치된 적어도 2개의 다이(die)를 전형적으로 포함하며, 이는 보다 큰 크기의 최종 사용자 디바이스(예컨대, 휴대폰, 휴대 장비, 시계, 자동 센서 등)와 증가된 복잡성을 초래하기 쉽다. 상기 디바이스(100)의 원-칩(one-chip) 다자인은 감소된 크기와 증가된 기능을 제공한다.

상기 제1 및 제2 부분(102,104)은, 예컨대 CMOS, 바이폴라, BiCMOS, GaAs(갈륨비소), 및 InP(인듐 포스파이드)와 같은 표준 RF/마이크로웨이브 공정들을 이용하여 제조될 수 있다. GaAs 같은 기술은 작동속도 면에서 잇점을 제공하지만, 최적으로 되어야 할 감소된 전력소모는, SOI(silicon on insulator) 또는 MOI(microwave-on-insulator), SOI의 변화를 포함하는 것들과 같은, 다른 기술들의 사용을 통하여 구현될 수 있다. 일실시예에 있어서, SOI 0.35μ 공정이 사용된다.

바람직한 실시예에 있어서, 상기 제1 부분(102)는 이하 참고자료로 포함된 특허들냐에 제시된 바와 같은, 표준 리소그래피, 금속화, 및 에칭공정을 사용하여 제조된다. 그러나 상기 MR 센서를 제조하기 위한 다른 기술들이 또한 사용될 수 있다. 상기 제2 부분(104)은, SOI 0.35μ 공정, 또는 GaAs 공정과 같은 또다른 RF/microwave 방법을 이용하여 제조됨이 바람직하다.

상기 MR 센서를 상기 하나 이상의 반도체 디바이스 부품로 집적하는 것은 적어도 2가지 방법 중 하나로 확보될 수 있다. 첫 번째 실시예에서는, 상기 MR 센서는 상기 반도체 디바이스 부품와 같은 다이 상에서 제조될 수 있으며, 신호 조절 및 ESD 보호 회로와 같은 다른 회로를 포함할 수 있다. 두 번째 실시예에서는, 상기 MR 센서는 제1 다이 상에서 제조되며, 적어도 상기 반도체 디바이스 부품의 약간은 제2 다이 상에서 제조된다.

상기 제1 및 제2 다이는 이어 상호 근접하여 놓여 지며, 하나의 집적된 ㅎ호회로칩내에 패키지될 수 있다. 어느 경우에서도, 그 특별한 적용에 따라 상기 반도체 디바이스 부품와 상기 MR 센서와의 사이에 하나 이상의 연결을 포함함이 유익할 수 있다. 예를 들면, 이러한 연결들은 피드벡(feedback)을 제공한다. 또다르게는, 상기 반도체 디바이스 부품와 MR 센서는 상호 단순히 물리적으로 가깝게 할 수 있으나, 어떠한 의도적인 전기적인 상호반응을 가지는 것은 아니다.

종래의 반도체 공정 기술이 사용될 수 있기 때문에, 상기 특정한 디바이스 회로는 플렉시블 하므로 여기에서 제시되지 않는다. 따라서 CMOS/Bipolar/BiCMOS내 에 구현할 수 있는 종래의 반도체 디자인은 여기에 제시된 실시예에 따라 이용될 수 있다. 구현될 수 있는 예시적인 반도체 디바이스는, 제한 없이, 커패시터, 인덕터, 연산증폭기, 상기 MR 센서용 세트/리세트 회로, 가속도계, 압력센서, 위치-감지 회로, 컴패싱 회로등을 포함한다.

어떤 반도체 디바이스 부품들은 상기 MR 센서의 동작에 영향을 줌에 충분할 정도로 상당한 전자기장을 발생할 수 있다. 따라서 상기 집적된 디바이스(100)의 MR 센서부(104)의 감지 부분(sensitive part)은 최적의 센서 작동을 제공하기 위하여 상기 반도체 디바이스(104)의 부분으로부터 물리적으로 분리함이 필요할 수 있다. 분리의 양은 예컨대 이론적인 또는 실험적인 수단을 이용하여 결정될 수 있다. 또 다르게는 상기 집적된 디바이스(100)의 잠재적으로 간섭하는 부분들 사이에 물리적인 분리를 도입하기 위해, 미국 가출원 제60/475191호에 나타난 바와 같이, 차폐층(shielding layer)이 제공될 수 있다.

예시적인 제조기술

도 2는 디바이스(200)의 예시적인 단면을 나타내며, 세트/리세트 구동 회로를 갖는 사용을 위한 것들과 같이, 하나 이상의 반도체 소자들이 상기 MR 센서와 함께 구현될 수 있다. 본 실시예를 위하여, CMOS/Bipolar 반도체 기술이 ㄱ고골고려될 수 있다. 상기 반도체 디바이스 부품(어떠한 신호 조절 및 상기 MR 센서부와 관련된 세트 및/또는 오프셋 스트랩을 위한 구동들을 포함하는)는 CMOS/바이폴라 하부층(210)내에 크게 제조될 수 있으며, 이에 반하여 상기 MR 센서는 그 콘택 글 래스층(208) 위의 층들(202-206)내에서 제조될 수 있다. 또한 도 2에는 다양한 콘택 V1-V3, 금속화 M1-M3, 및 NiFe 퍼멀로이 구조[제1 유전체층(206)참조]가 나타나 있다. 상기 하부층(210) 외에, 상기 콘택 글래스층(208), 상기 제1 유전체층(206), 제2 유전체층(204), 및 패시베이션층(202)이 제시되어 있다.

일시예에서, 층(202-206)들은 표준 리소그래피, 금속화, 및 에칭공정을 이용하여 형성되며, 층들(208-210)은 0.35μ 공정, 또는 GaAs와 같은 다른 RF/마이크로웨이브법을 이용하여 형성된다. 상기 MR 센서의 다른 소자(세트, 리세트, 및 오프셋 스트랩; 신호 조절 회로; 및 ESD 보호회로와 같은)들이 상기 층들(206-210)내 다양한 위치에 포함될 수 있으며, 도 2에 완전하게 제시되지 않았다.

예시적인 자기저항 디자인

MR 자기센서에 대한 추가적인 정보를 위하여, 후속하는 Honeywell 특허 및/또는 특허출원들이 참조되며, 이들 모두는 그 전체로 여기에서 참고로 포함된다.

(1) Bohlinger 등의 미국특허 제6,529,114호, "자기장 센싱 디바이스 "

본 디바이스는, 결정 이방성 장(field) 방향을 갖는 MR 재료로 부터 형성된 2개의 센서 유니트를 포함하는 자기장 측정용 2-축 집적된 디바이스를 포함한다. 상기 2개의 센서 중 첫째 소자는 상기 제1 방향에 수직한 제2 방향으로 전체적인 이방성 장을 가진다. 상기 제1 및 제2 센서 유니트의 소자에 있어서 자화의 방향을 세팅하기 위한 수단이 제공된다. 상기 제1 센서 유니트의 출력은 상기 제1 방향에 수직한 자기장 소자를 대표하며, 상기 제2 센서의 출력은 상기 제2 방향에 직교한 자기장 소자를 대표한다.

(2) 미국특허 제6,232,776호, Pant외 다수 ("Pant외 다수"), " 센서면내 입사된 자기장을 등방적으로 센싱하기 위한 자기장 센서"

Pant외 다수는 입사된 자기장을 등방적으로 센싱하는 자기장 센서를 제공한다. 이것은 상기 입사된 자기장을 센싱하기 위한 하나 이상의 원형 MR 센서 소자를 갖는 자기장 센서 디바이스를 제공함에 의하여 바람직하게 수행된다. 이용된 상기 MR 재료는 바람직하게는 등방성이며, 많은 양의 자기저항성(CMR) 재료 또는 몇몇 형태의 거대한 자기저항성(GMR) 재료일 수 있다. 상기 센서 소자가 원형이기 때문에, 형태 이방성은 최소화된다. 따라서, 상기 결과물인 자기장 센서 디바이스는 상기 센서면내 입사된 자기장의 방향에 상대적으로 독립적인 출력을 제공한다.

Pant외 다수의 하나의 실시예에서, 상기 자기장 센서는 제1 및 제2 레그를 포함한다. 상기 제1 레그는 출력 네트와 제1 전원 단자 사이를 연결한다. 상기 제2 레그는 상기 출력 네트와 제2 전원 단자 사이를 연결한다. 입사 자기장을 등방적으로 감지하기 위하여, MR 재료로부터 제조된 적어도 하나의 원형 센서 소자가 제1 및 제2 레그의 적어도 하나에 결합된다. 바람직하게는, 2개 이상의 원형 MR 센서 소자가 제1 레그 또는 제2 레그에 연결되며, 다른 레그는 비자기저항성 재료로부터 제조된다. 상기 2개 이상의 원형 센서 소자들은 바람직하게는 다수의 비자기저항성 컨넥터를 거쳐 일련의 형상에 연결되어 상기 대응하는 레그를 형성한다.

상기 자기 센서 디바이스의 민감도(sensitivity)를 최대화하기 위하여, 상기 원형의 센서 소자(elements)는 CMR 재료로부터 제조되는 것이 바람직하다. 그러나, GMR 재료가 또한 이용될 수 있음이 예상된다. 예시적인 CMR 재료는 식 (LnA)MnO₃에 의하여 일반적으로 표현되며, 여기에서 Ln=La, Nd 또는 Pr, 그리고 A=Ca, Sr, Ba 또는 Pb이다. 바람직하게는, 상기 많은 양의(colossal) MR 재료는 LaCaMnO이며, 26~32원자%의 La, 9~20원자%의 Ca 및 47~64원자%의 Mn의 농도를 갖는다.

또 다른 실시예 Pant외 다수에서, 상기 자기장 센서는 제1 레그(leg), 제2 레그, 제3 레그 및 제4 레그를 포함한다. 상기 제1 및 제2 레그는 바람직하게는 제1 출력 네트 및 제2 출력 네트 각각과, 제1 전원 단자 사이를 연결한다. 상기 제3 및 제4 레그는 상기 제1 출력 네트 및 제2 출력 네트 각각과, 제2 전원 단자 사이를 연결한다. 등방적인 입사 자기장을 감지하기 위하여, MR 재료로부터 제조된 적어도 하나의 원형 센서 소자가 제1, 제2, 제3 및 제4 레그 중 적어도 하나에 결합된다. 바람직하게는, 상기 제1 및 제4 레그가 2개 이상의 원형 MR 센서 소자로부터 각각 제조되며, 상기 제2 및 제3 레그는 비자기저항성(non-magneto-resistive) 재료로부터 제조된다. 상기 제1 및 제4 레그 각각의 경우, 대응하는 2개 이상의 원형 센서 소자가 다수의 비자기저항성 컨넥터를 거쳐 연속적인 형상으로 바람직하게 연결되어 상기 대응하는 레그를 형성한다. 상기 원형의 MR 센서 소자는 바람직하게는 상술한 것과 같이 동일한 CMR 재료로부터 제조된다.

(3) 미국특허 제5,952,825호, Wan("Wan"), "자기장을 형성하기 위한 인테그 럴 코일을 갖는 자기장 센싱 디바이스 "

완(Wan)은 세팅/리세팅 형상 및 코일의 독특한 배열을 이용하여 상기 자기 감지요소에서 알려진 자기장을 형성하는 독립 형상을 둘다 제공한다. 자기장 센서에서 2가지의 이러한 형상의 존재는 상기 2개의 형상의 각각의 기능의 합을 넘어 센서 기능성을 향상시킨다.

이를 용이하게 하기 위하여, 완은 전기적 브릿지 네트워크에 배열된 MR 센서내 상기 자기 도메인을 세팅 및 리세팅하기 위한 수단과, 배향하는 브릿지 소자내 자화 방향을 세팅하기 위한 전류 스트랩을 포함하는 매우 작은 낮은 파워 디바이스를 이용한다. 배향하는 브릿지 소자내 상기 자화의 방향은 상기 특정한 디자인에 의존하여 같은 또는 반대 방향으로 세팅될 수 있다. 상기 전류 스트랩은 상기 자기장 감지요소에서 알려진 자기장을 형성한다. 상기 알려진 자기장은 피드백 적용뿐만 아니라 테스팅(testing), 셋업(set up), 보정(compensation) 및 측정(calibration)과 같은 기능을 위하여 이용된다.

(4) 미국특허 제5,820,924호, Witcraft el al., "자기저항성 센서의 제조방법"

Witcraft외 다수는 (ⅰ) 실리콘 기판을 제공하는 단계를 포함하는 자기장 센서를 제조하는 단계; (ⅱ) 새로운 라인으로 제1 자기장을 방출하는 상기 기판상에 절연층을 형성하는 단계; (ⅲ) 상기 절연층 상에 상기 제1 자기장이 존재하는 MR 재료의 층을 형성하는 단계; (ⅳ) 상기 이방성 필드의 제1 값을 결정하는 단계; ( ⅴ) 바람직한 이방성 필드를 제공하기 위하여 선택된 온도에서 어닐링하는 단계를 포함하는 방법을 제공한다.

(5) 미국특허 제5,247,278호, Pant외 다수 ("Pant외 다수 Ⅱ"), "자기장 센 싱 디 바이스 "

Pant el al. Ⅱ는 세팅/리세팅 형상과, 상기 자기 감지요소에 알려진 자기장을 형성하는 독립 형상을 제공한다. 자기장 센서내 이러한 2가지 형상의 존재는 상기 2개의 형상의 각각의 기능의 합을 넘어 상기 센서 기능성을 향상시킨다.

하나의 관점에 있어서, Pant el al. Ⅱ는 전기적 브릿지 네트워크에 배열된 MR 감지요소내 상기 자기 도메인을 세팅 및 리세팅하기 위한 장치를 포함한다. 전류 스트랩은 상기 특정한 디자인에 의존하여 같은 방향 또는 반대방향으로 상기 배향하는 브릿지 소자 내 자화 방향을 세팅하기 위하여 제공된다. 본 발명의 또 다른 관점에서, 제 2 전류 스트랩은 상기 자기장 감지요소에 알려진 자기장을 형성한다. 상기 알려진 자기장은 테스팅, 셋업 및 측정과 같은 기능을 위하여 이용된다.

(6) 미국특허출원번호 제09/947,733호, Witcraft외 다수 (" Witcraft외 다수 Ⅱ"), "자기 센서상 셋 및 오프셋 스트랩의 효율을 향상시키기 위한 방법 및 시스템"

Witcraft외 다수 Ⅱ는 자기장 센싱 구조에 인접한 키퍼(keeper) 재료를 제공하는 단계를 포함하는 자기장 센서의 제조방법을 제공한다. 상기 센서는 기판, 전 류 스트랩 및 상기 자기장 센싱 구조를 포함한다.

Witcraft외 다수 Ⅱ는 또한 상기 전류 스트랩으로 셋-리셋 스트랩 또는 오프셋 스트랩중 하나를 제공한다. 또한, 이러한 실시예는 동일한 센서내에 셋-리셋 스트랩 및 오프셋 스트랩을 동시에 포함한다. 또 다른 실시예에서, 상기 자기장 센싱 구조는 또한 서로 서로에게, 그리고 출력 터미널에 전기적으로 연결되는 퍼멀로이(Permalloy)를 포함하며, 자기장 지시(indication)가 형성된다.

(7) 미국특허출원번호 제10/002,454호, Wan외 다수 ("Wan외 다수 Ⅱ"), "360도 로타리 위치 센서"

Wan외 다수 Ⅱ에서, 상기 360도 로타리 위치 센서는 홀 센서 및 MR 센서로 구성된다. 자석 또는 상기 360도 로타리 위치 센서중 하나가 회전하는 샤프트 상에 마운트된다. 상기 360도 로타리 위치 센서는 상기 자석에 실질적으로 근접하여 위치되며, 그 결과 상기 360도 로타리 위치 센서는 상기 자석에 의하여 형성된 자기장을 감지할 수 있다. 상기 홀 센서는 상기 자기장의 극성을 감지한다. 상기 MR 센서는 180도까지의 상기 자기장의 각 위치를 감지한다. 상기 홀 센서로부터의 출력 및 상기 MR 센서로부터의 출력의 조합은 360도까지 상기 자기장의 각 위치의 센싱을 제공한다.

(8) 미국특허 제5,521,501호, Dettmann외 다수 (" Dettmann외 다수 "), "재자화선으 로 구성된 자기장 센서와, 하나의 자기저항성 저항 또는 다수의 자기저항성 저 항들"

Dettmann외 다수는 절연 방식으로 상기 자기장의존 저항의 세로방향에 수직하게 배열된 고-전도성 박막 전도체상에 하나 또는 다수의 MR 박막을 포함하는 단독 자기장의존 저항을 제공한다. 상기 고전도성 박막 전도체 스트립은 구불구불한 구조를 가지고 제공된다. 측정된 자기장의 영향 하에서 모든 서브레인지 내 같은 방향으로 변화하는 저항을 갖는 각각에 서로 인접하여 배열된 변경되는 자기장 방향의 구불구불한 스트립에 불구하고, 전류 흐름하에서 저항을 형성하기 위하여, 상기 MR 박막 스트립은 상기 스트립의 길이방향에 배향하는 경사각을 갖는 바버폴 구조를 갖는 영역으로 분리된다.

유리하게, 상기 구불구불한 고-전도성 박막 전도체 스트립은 오직 작은 전류가 상기 자화 방향을 뒤집기 위하여 요구된다는 사실에 귀착된다. 또한, 각각에 인접하여 배열된 상기 구불구불한 스트립의 자기장이 그들의 배향하는 방향때문에 서로를 대부분 상쇄하기 때문에, 상기 센서 칩의 외부에 존재하는 벗어난 자기장은 매우 낮다. 따라서, 상기 자기장 센서는 서로에 직접 근접하여 작동될 수 있다. 같은 이유에서, 상기 재자화 전도체는 또한 매우 낮은 인덕턴스를 가지며, 상기 인덕턴스에 기인한 측정된 주파수의 제한이 더 이상 발생하지 않는다.

상기 자기장 센서가 MR 저항과 작동될 때, 상기 후자는 일정한 전류가 공급된다. 상기 MR 저항에서 전압은 출력 신호로 측정된다. 상기 고-전도성 박막 전도체 스트립을 통하여 어떠한 방향의 전류 펄스에 이어, 상기 MR 저항의 영역내 자기-자화가 어떠한 방식으로 세트된다. 이러한 상태에서, 측정된 상기 자기장은 상기 MR 저항의 저항값을 증가시키게 된다. 이것은 상기 출력 신호가 자기장이 없는 경우보다 큼을 의미한다. 만약 이전 펄스에 배향하는 방향의 전류 펄스가 상기 고전도성 박막 전도체 스트립으로 공급된다면, 상기 자기-자화의 방향은 뒤집힌다. 따라서, 측정된 상기 자기장은 상기 저항의 감소를 초래하며, 상기 출력 전압은 자기장이 없는 경우보다 작아진다. 일정하게 변하는 펄스 방향을 가지고, 진폭이 측정된 상기 자기장에 비례하는 AC 전압이 상기 출력에 존재한다. 상기 MR 박막 스트립의 저항값의 느린 드리프트를 이끄는 온도와 같은 어떠한 영향도 상기 AC 출력 전압에 영향을 미치지 않는다. 그러나, 상기 출력 AC 전압 진폭내 온도가 증가함에 따라 상기 MR 효과의 감소는 인지된다.

그러므로, 또 다른 실시예에서 추가적인 고전도성 박막 스트립이 모든 MR 박막 스트립 하부에 제공된다. 이러한 고전도성 박막 스트립을 거친 상기 전류는 상기 센서 출력 전압에 의하여 조절되어, 측정된 상기 적용된 자기장이 상기 전류에 의하여 상쇄된다. 이러한 경우, 상기 MR 자기장 센서는 제로 검출기로 작용한다. 상기 배열의 출력 양은 보상 전류의 양이며, 이는 상기 배열의 온도에 의존하지 않는다. 또한, 상기 센서는 변조되지 않기 때문에, 비선형성(non-linearities)이 더 이상 상기 센서 특성 곡선에 중요한 역할을 하지 않는다.

Dettmann외 다수의 또 다른 실시예에서, 각각의 다수의 영역을 포함하는 4개의 평행한 MR 저항이 상기 박막 재자화 전도체 및 상기 고전도성 보상 전도체 상에 제공된다. 상기 영역들은 상기 MR 박막 스트립의 길이방향으로부터 교호하는 양 및 음의 각의 바버폴 구조를 가지고 제공되며, 그들은 각각 양 및 음의 바바폴 구조 각의 교호하는 영역을 가지고 시작된다. 상기 4개의 저항들은 연결되어 휘트스톤 브릿지를 형성한다. 만약 상기 재자화 전도체가 교호하는 배향 방향의 펄스를 가지고 다시 작동된다면, AC 전압 신호는 상기 브릿지 출력에 나타난다. 상기 브리지의 가능한 비동일한 4개의 저항값으로부터 초래된 오직 하나의 다이렉트 전압 신호가 이러한 신호에 중첩된다. 그러나, 이러한 다이렉트 전압 부재(component)는 단독 저항의 이용시보다 매우 작으며, 이는 보다 단순한 평가를 허용한다. 물론, 측정된 상기 자기장의 보상은 여기에 또한 채용될 수 있다.

상기 브릿지 배열은 짝수의 영역으로부터 형성된 4개의 저항들을 포함할 수 있다. 오직 상기 바버폴 구조 각의 순서가 하나의 저항으로부터 다른 것으로 변화한다. 상기 재자화 방향은 상기 재자화 전도체를 통한 제1의 강한 전류 펄스에 의하여 상기 영역들 내에 세트된다. 따라서, 상기 센서 브릿지는 자기장에 민감하며, 추가적인 재자화없이 통상적인 방식으로 이용될 수 있다. 상기 브릿지의 모든 4개의 저항은 동일한 영역들을 포함하기 때문에, 상기 센서 배열의 온도가 변할 때 동일한 변화가 모든 저항들에서 기대될 수 있다. 또한, 이것은 가변의 층 전압때문에, 그리고 결과적으로 상기 자기변형때문에 발생하는 상기 변화 부재에 적용된다. 그러므로, 상기 센서 브릿지는 알려진 센서 브릿지 배열과 비교하여 감소된 제로 포인트를 가지며, 따라서 통상적인 작동시 보다 작은 자기장을 측정하기에 또한 적합하다. 상기 재자화 전도체를 거친 일정한 전류는 어떤 안정화 자기장을 발생시킬 수 있으며, 이를 통하여 어떤 센서 민감도가 세트된다. 그러므로, Dettmann외 다수의 배열은 자기장 측정을 위한 다른 평가 방법에 적용시 유리하게 이용될 수 있다.

MIM (Metal-Insulator-Metal) 캐패시터 집적 실시예

세트/리세트 구동 회로의 기능을 제공하기 위하여, 도 2의 장치(200)은 다수의 반도체 장치 구성요소를 포함할 수 있다. 더하여, 제1 유전체층(206)에 도시된 MIM 캐패시터(350)와 같은 하나 또는 그 이상의 전문 캐패시터가 포함될 수 있다. 도시된 바와 같이 상기 MIM 캐패시터(350)은 상기 접점 V1과 저저항 금속체 M1으로 입혀진 질소화물층 사이에 위치한다. 상기 MIM 캐패시터(350)가 상기 제1 유전체층(206)에 위치하지만, 대신에 패시베이션층(202), 제2 유전체층(204) 또는 CMOS/바이폴라 하부층(210)과 같은 다른 위치에 있을 수 있다. 상기 집적된 MIM 캐패시터는 이전의 자기저항(MR) 센서와 함께 사용하는 선형 캐패시터에 비하여 크기가 감소되었다는 점에서 개선된 것이며, 아마도 전체 패키지가 더 소형화되는 결과를 준다.

상기 장치(200)은 자기저항 센서에 바람직한 구조물이며, 상이한 퍼멀로이(Permalloy) 배치와 구조를 구비하는 다른 구조물들이 대신 사용될 수 있다. 다른 실시형태에서 상기 MIM 캐패시터(350)은 상기 장치(200)에 포함될 수 있으며, 상기 CMIS/바이폴라 하부층(210)은 생략되거나 다른 베이스 물질이나 기판 물질로 대체될 수 있다.

집적 또는 인티그랄 세트/ 리세트 회로

도 3은 실시예에 따른 자기저항 센서와 함께 다이(die) 위에 또는 모놀리식 으로 구현될 수 있는 예시적인 세트/리세트 회로(360,362)를 보여주는 개략도이다. 도 3에 도시된 회로 설계는 많은 가능한 설계 중 몇 개에 불과하며, 이에 한정되지 않는다.

예시적인 회로(360)은 상기 자기저항 센서의 신호이득을 증가시키는 증폭 회로이다. 음의 피드백 궤환을 가진 2개의 OP 앰프는 상기 자기저항 브릿지의 레그를 통해 감지되는 것과 같이 지역 자기장에서의 변화를 나타내는 상이한 전압 신호를 제공한다. 도시된 저항값은 특별히 바람직한 실시형태에 맞도록 맞추어지고, 다른 저항값들과 배치는 다른 자기저항 센서 설계에 더 적합할 수 있다. 유사하게, 회로(360)에 2개의 OP 앰프가 도시되었지만, 다른 설계에서는 더 많거나 더 적은 OP 앰프를 사용할 수 있으며, 더 많거나 더 적은 바이어스 저항들을 포함할 수 있다.

예시적인 회로(362)는 상기 브릿지 회로의 박막 자기 영역을 적절한 방향으로 적절히 향하도록 세트/리세트 스트랩을 통해 세트/리세트 전류 펄스를 발생시키는 스위칭 회로이다. 회로(362)는 세트/리세트 펄스를 제공하기 위해 ESDR 릴레이에 의해 스위치되는 보충적인 FET(Field Effect Transistor) 쌍을 포함한다. 회로(360)과 같이 특별한 자기저항 센서를 위한 설계 선택은 상기 스위칭 회로에서의 변동을 요구한다. 도시된 저항값은 바람직한 실시형태에 특정된다.

회로(364)는 모두 선택적이며, 시험 목적으로 사용될 수 있다. 이는 많은 응용분야에 특수한 특색이 본 발명의 의도되는 범위로부터 벗어나지 않고 상기 세트/리세트 구동 회로에 포함될 수 있다는 유연성을 보여준다. 도 3에 도시된 모든 회로는 다양한 수정이 이루어질 수 있다. 예를 들어, 열 변화를 방지하기 위한 열 또 는 온도 보상 회로가 포함될 수 있다.

도 4는 세트/리세트 구동 회로가 자기저항 센서와 함께 다이 위에 또는 모놀리식으로 구현되는 장치(300)의 일 실시형태를 나타내는 평면도이다. 상기 장치(300)의 예시적인 부분은 자기저항 브릿지(301), 세트/리세트 스트랩(302)와 오프셋 스트랩(304), 세트/리세트 회로(306-308), (상기 브릿지(301)의 레그의 임피던스를 정합하기 위한) 레이저 트림 사이트(310), ESD 보호 다이오드(312), MIM 캐패시터(314), OP 앰프(316), 접점(318) 및 테스트 사이트(320)을 포함한다. 상기에 통합된 특허와 특허출원이 추가적인 정보를 위하여 참조될 수 있다.

도 5 내지 도 6은 자기저항 센서와 함께 집적될 수 있는 반도체 회로의 실시예를 예시한 간소화된 회로도(500-600)이다. 이 예시적인 회로도는 상기 자기저항 센서에 또는 자기저항 센서와 함께 집적될 수 있는 회로의 소모적이고 불변의 목록이 되기 위한 것은 아니며, 결합될 수 있는 회로의 적용범위를 보여주기 위한 것이다.

도 5는 자기저항 센서와 함께 집적되는 컴패싱(compassing) 회로를 예시하는 간소화된 회로도(500)이다. 본 실시형태에서 상기 자기저항센서는 제1 및 제2 자기저항감지 요소(magneto-resistive-sensing element)(504, 506)로부터 형성될 수 있다. 상기 제1 및 제2 자기저항감지 요소(504, 506)은 직교 자기장을 감지할 수 있고, 이에 따라 제1 및 제2 출력을 제공한다. 예를 들면, 3차원 좌표계에서 상기 제1 자기저항감지 요소(504)는 "X"축 방향의 자기장을 감지할 수 있고, 제2 자기저항감지 요소(506)은 "Y"축 방향의 자기장을 감지할 수 있다. 물론, 상기 X-Y 평면은 상기 좌표계에서 회전할 수 있다.

세트/리세트 및/또는 오프셋 스트립(미도시)의 형태로, 하나 또는 그 이상의 재배향 요소가 제1 및 제2 자기저항감지 요소(504, 506) 위로 형성되거나, 그렇지 않으면, 제1 및 제2 자기저항감지 요소(504, 506)와 함께 집적될 수 있다. 상술한 바와 같이 이 재배향 요소는 제1 및 제2 자기저항감지 요소(504, 506)의 감지 특성을 제어하게나 조정하는데 사용될 수 있다.

상기 컴패싱 회로(502)는 (i) 상기 제1 및 제2 자기저항감지 요소(504, 506)의 오프셋 조정을 실현하기 위한 오프셋 스트랩 구동 회로(508); (ii) 상기 제1 및 제2 자기저항감지 요소(504, 506)의 세트/리세트 배열을 실현하기 위한 세트/리세트 스트랩 구동회로(510); 및 (iii) 상기 제1 및 제2 자기저항감지 요소(504, 506)의 출력을 기능적으로 각각 조정하는 제1 및 제2 차증폭기(difference amplifier)(512, 514)를 포함할 수 있다. 상기 스트랩 구동 회로(508), 세트/리세트 스트랩 구동 회로(510) 및 제1 및 제2 차증폭기(512, 524)는 상기 제1 및 제2 자기저항감지 요소(504, 506)와 함께 동일한 패키지에 배치될 수 있다. 이 대신에, 이 회로는 상기 제1 및 제2 자기저항감지 요소(504, 506)와 함께 동일한 다이에 집적되어 형성될 수 있다.

상기 컴패싱 회로(502)는 상기 자기저항 센서의 역 온도 영향에 대비되는 온도 보상회로를 포함할 수 있다. 예를 들면, 상기 온도 보상은 써미스터(thermister), 퍼말로이 요소 및/또는 능동 조절 회로의 형태로 될 수 있다. 상기 능동 조절 회로는 열현상에 의한 전압 또는 전류의 감소 또는 증가와 같은 변화를 감지할 수 있으며, 그에 따른 응답으로 전류 및/또는 전압의 형태로 보상을 제공할 수 있다.

상기 컴패싱 회로(502)는 물론 다른 요소들을 포함할 수 있다. 상기 컴패싱 회로(502)의 구성요소에 대한 추가 상세를 위해 본 명세서와 상기에서 통합된 특허 및 특허출원이 참조될 수 있다.

도 6은 자기저항 센서와 함께 집적되는 제2 컴패싱 회로(602)를 예시하는 간소화된 회로도(600)이다. 본 실시형태에서 상기 자기저항 센서는 3개의 직각 자기장을 감지할 수 있는 제1, 제2 및 제3 자기저항감지 요소(604-608)로 구성될 수 있다. 제1 및 제2 자기저항감지 요소(604, 606)는 제1 다이 위에 가공될 수 있고, 제3 자기저항감지 요소(608)는 제2 다이 위에 가공될 수 있다. 상기 제2 다이는 본 실시형태에서 상기 제1 및 제2 자기저항감지 요소(604, 606)와 함께 패키지 될 수 있는 반면, 상기 제2 다이는 함께 패키지되지 않는다.

3차원 좌표계에서 상기 제1 자기저항감지 요소(604)는 "X"축 방향의 자기장을 감지할 수 있고, 상기 제2 자기저항감지 요소(606)는 "Y"축 방향의 자기장을 감지할 수 있다. 상기 제3 자기저항감지 요소(608)는 "Z"축 방향의 자기장을 감지할 수 있다.

상기 컴패싱 회로(502)와 같이, 세트/리세트 및/또는 오프셋 스트립(미도시)의 형태로, 하나 또는 그 이상의 재배향 요소가 제1, 제2 및 제3 자기저항감지 요소(604-608) 위로 형성되거나, 그렇지 않으면, 제1, 제2 및 제3 자기저항감지 요소(604-608)와 함께 집적될 수 있다. 또한, 상기 컴패싱 회로(602)는 세트/리세트 스 트랩 구동 회로(610)과 제1, 제2 및 제3 차증폭기(612-616)와 함께 배치될 수 있다. 상기 세트/리세트 스트랩 구동회로(610)은 상기 제1, 제2 및/또는 제3 자기저항감지 요소(604-608)의 세트/리세트 배열을 실현할 수 있다. 상기 제1, 제2 및 제3 차증폭기(612-616)은 상기 제1 제2 및 제3 자기저항감지 요소(604-608)의 출력을 기능적으로 각각 조정할 수 있다.

본 실시형태에서 상기 세트/리세트 스트랩 구동회로(610)와 제1, 제2 및 제3 차증폭기(612-616)는 전부 제1 다이 위에 형성될 수 있다. 그러나, 제3 자기저항감지 요소(608)과 상기 세트/리세트 스트랩이 제2 다이 상에 형성되어 있다면, 상기 세트/리세트 스트랩 구동 회로(610)과 제3 차증폭기(616)는 상기 제2 다이와 상호 연결될 수 있다. 따라서, 노드(618)에서 상기 컴패싱 회로(602)에 인가되는 세트/리세트 펄스는 상기 제1 다이를 통하여, 세트/리세트 인터페이스를 경유하고, 상기 제3 자기저항감지 요소(608)의 상기 세트/리세트 배열을 수행하기 위하여 상기 제2 다이로 통과된다. 유사하게, 상기 제3 차증폭기(616)를 위해 예정된 상기 제3 자기저항감지 요소(608)의 출력 신호는 센서 인터페이스(622)를 통하여 상기 제1 다이로 통과된다.

다른 실시형태에서, 상기 세트/리세트 스트랩 구동회로(610)과 제1 제2 및 제3 차증폭기(612-616)중 일부는 제1 다이 위에 형성될 수 있다. 예를 들어, 다른 부분들은 상기 세트/리세트 스트랩 구동 회로 910과 상기 제3 차증폭기(616)가 상기 제2 다이에 형성되고, 제1 다이와 상호 연결될 수 있다. 본 발명의 기술분야에 통상의 지식을 가진 자는 컴패싱 회로(602)의 구성요소의 다른 조합들이 가능하다 는 것을 인식할 것이다.

상기 컴패싱 회로(502)과 같이, 상기 차증폭기(612-616)는 상기 자기저항요소(604-608)의 바람직하지 않은 변화를 효과적으로 보상하고 그리고/또는 부정할 수 있도록 선택적이고 조정가능한 오프셋과 함께 배치될 수 있다. 또한, 상기 컴패싱 회로(602)는 상기 자기저항 센서의 역 온도 영향에 대비하기 위하여 상술한 바와 같이 온도 보상회로를 포함할 수 있다.

자기저항 센서를 구비한 반도체 구성요소를 집적하는 예시적인 공정

아래의 표1은 자기저항센서를 구비한 세트/리세트 회로와 같은 하나 또는 그 이상의 반도체 장치 구성요소를 집적하는 간소화된 예시적인 공정을 나타낸다. 과거에는 반도체 제조회사들이 자기 센서를 생산하는데 전형적으로 사용되는 재료를 사용하는 공정의 오염을 방지하는데 철저하게 하였기 때문에 그러한 공정은 특이하게 여겨졌다. 더하여, 자기 산업에 종사하는 회사들(예를 들면 디스크 드라이브 헤드 생산업자 등)은 전자 회사들과 분리되어 왔으며, 그들의 전문 생산 기술도 서로 많이 분리되어 왔다.

제작 공정 샘플

웨이퍼 세척

산화물 및 질화물 확산, 리소그래피, 에칭, 세척 (장치-특정된 구조)

(있는 경우) 붕소/인 주입, 세척

(프론트엔드 공정 종료; 백엔드 공정 시작)

(있는 경우)콘택 글래스 증착, 리플로우

스퍼터, 에칭, NiFe 마스크, 리소그래피 (장치-특정된 구조)

건식에칭 금속화, 유전체 증착 및 조직화(예를 들어 TEOS), 평탄화(장치-특정된 구조)

검수 및 평가

바람직한 실시형태에서, 상기 반도체 장치 공정은 프론트엔드에서 수행되며, 상기 자기저항 센서를 제작하는 것과 관련되는 리소그래피와 에칭 단계는 백엔드에서 수행된다. 표 1은 일반적으로 많은 자기저항 센서 제작 공정에 응용될 수 있도록 한 것이며, 따라서, 특정 구조물을 얻을 수 있는 방법에 대한 세부사항은 포함되지 않았다. 도 2에 도시된 구조물은 복수의 유전체 및 금속층을 얻기 위해 후반부 공정을 반복하는 것을 포함할 수 있다. 물론, 추가적인 세척과 다른 단계가 적절하게 추가될 수 있다.

자기저항 센서와 함께 집적되는 세트/리세트 구동 회로를 구비한 장치와 예시적인 공정의 선택사항이 기술되었다. 그러한 집적 장치는 단일 칩형태로 제작될 수 있으며, 사용자는 다른 장점들 중에서도 감소된 크기와 증가된 활용성을 포함하는 장점들을 인식할 수 있을 것이다.

결론

전술한 상세한 설명에서, 많은 특별한 상세가 여기에 기술된 예시적인 실시형태의 철저한 이해를 제공하기 위해 기술되었다. 그러나, 상기 실시형태들은 특별한 상세 없이도 실시될 수 있다는 것을 이해해야 한다. 다른 경우에 있어서, 공지의 방법, 절차, 구성요소 및 회로는 하기의 설명을 혼란스럽게 하지 않기 위하여 상세하게 기술되지 않았다.

나아가, 공개된 실시형태들은 단지 예시적인 목적뿐이며, 다른 실시형태들은 공개된 실시형태를 대신하거나 조합하여 채용될 수 있다. 더하여, 상술한 장치와 구성요소는 상술한 기술에 추가하여 실리콘/갈륨비소(Si/GaAs), 실리콘 게르마늄(Si/Ge), 및/또는 실리콘/카바이드(Si/C) 가공 기술을 사용하여 가공될 수 있다. 이러한 기술들에 이종접합 바이폴라 트랜지스터(HBT : Heterojunction Bipolar Transistor) 가공 공정 및/또는 금속 반도체 FET(MESFET : Metal Semiconductor Field Effect Trasnsitor) 가공 공정이 포함될 수 있다.

본 명세서에 기술된 예시적인 실시형태는 다양한 장비나 다른 장치에 사용될 수 있으며, 약 0.4, 5, 10, 12, 24 및 48V DC 및 약 24 및 120V AC, 및 유사한 것과 같이 적절한 전원을 공급하는 배터리나 다른 유사한 것과 같은 적절한 전원을 포함하거나, 함께 사용할 수 있다.

본 발명의 예시적인 실시형태가 예시되어 설명되었다. 나아가, 청구범위는 특별히 언급되지 않는 한, 상기된 순서나 구성요소에 한정되어 해석되어서는 안된다. 나아가, 임의의 청구항에서 "수단"이라는 용어의 사용은 35 U,S.C §112,6에 적용받고자 하며, "수단"이라는 용어가 없는 청구항은 그러하지 아니하다.

Claims (43)

1. 적어도 하나의 자기저항 감지요소;

   상기 적어도 하나의 자기저항 감지요소를 조정하기 위한 적어도 하나의 재배향(reorientation)요소; 및

   상기 적어도 하나의 재배향요소를 제어하기 위한 구동회로를 구비한 반도체 회로를 포함하며,

   상기 적어도 하나의 자기저항 감지요소, 상기 적어도 하나의 재배향요소 및 상기 반도체 회로는 단일 패키지에 배치되며,

   상기 반도체 회로의 적어도 일부 및 상기 적어도 하나의 자기저항 감지 요소는 제1 칩 상에 모놀리식으로 형성되며,

   상기 반도체 회로의 적어도 일부는 제2 칩 상에 형성된 것

   을 특징으로 하는 감지장치.
2. 제1항에 있어서,

   상기 제1 및 제2 칩은 서로 전기적으로 연결된 것을 특징으로 하는 감지장치.
3. 제1항에 있어서,

   상기 구동회로는, 기능 조정(functional adjust) 회로, 신호조절(signal conditioning) 회로 및 정전기방전 보호회로 중 임의의 것을 포함하는 것을 특징으로 하는 감지장치.
4. 제1항에 있어서,

   상기 제1 칩은 상기 제2 칩에 직교하여 배치된 것을 특징으로 하는 감지장치.
5. 제1항에 있어서,

   상기 제2 칩은 상기 제1 칩에 근접하여 배치되는 것을 특징으로 하는 감지장치.
6. 제5항에 있어서,

   상기 제1 및 제2 칩은 서로 전기적으로 연결된 것을 특징으로 하는 감지장치.
7. 제5항에 있어서,

   상기 제1 및 제2 칩은 서로 의도적인 전기적인 상호반응을 가지지 않는 것을 특징으로 하는 감지장치.
8. 제1항에 있어서,

   제1 자기저항 감지요소 및 상기 반도체 회로의 제1 부분은 상기 제1 칩에 형성되고, 제2 자기저항 감지요소 및 상기 반도체 회로의 제2 부분은 상기 제2 칩에 형성되는 것을 특징으로 하는 감지장치.
9. 제8항에 있어서,

   상기 반도체 회로의 상기 제1 부분은 상기 제1 자기저항 감지요소를 조정하기 위하여 제1 재배향요소를 제어하기 위한 구동 회로를 포함하고, 상기 반도체 회로의 상기 제2 부분은 상기 제2 자기저항 감지요소를 조정하기 위하여 제2 재배향요소를 제어하는 구동 회로를 포함하는 것을 특징으로 하는 감지장치.
10. 제8항에 있어서,

    적어도 하나의 증폭기가 상기 반도체 회로의 상기 제1 및 제2 부분 중 적어도 하나에 포함되는 것을 특징으로 하는 감지장치.
11. 삭제
12. 삭제
13. 삭제
14. 삭제
15. 삭제
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제
21. 삭제
22. 삭제
23. 삭제
24. 삭제
25. 삭제
26. 삭제
27. 삭제
28. 삭제
29. 삭제
30. 삭제
31. 삭제
32. 삭제
33. 삭제
34. 삭제
35. 삭제
36. 삭제
37. 삭제
38. 삭제
39. 삭제
40. 삭제
41. 삭제
42. 삭제
43. 삭제

Images