CN108594920B - 一种磁传感器及其中的设置/重置电路 - Google Patents
一种磁传感器及其中的设置/重置电路 Download PDFInfo
- Publication number
- CN108594920B CN108594920B CN201810472512.6A CN201810472512A CN108594920B CN 108594920 B CN108594920 B CN 108594920B CN 201810472512 A CN201810472512 A CN 201810472512A CN 108594920 B CN108594920 B CN 108594920B
- Authority
- CN
- China
- Prior art keywords
- mos tube
- switch
- reset
- magnetic sensor
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
Abstract
本发明提供一种磁传感器及其中的设置/重置电路,其包括运算放大器、第一开关至第四开关、第一MOS管至第四MOS管和设置/重置线圈。第一MOS管一端与电源端相连,另一端与第三MOS管一端相连,第三MOS管另一端接地,第一和第三MOS管之间的节点称为第一节点;第二MOS管一端与电源端相连,另一端与第四MOS管一端相连,第四MOS管另一端接地,第二和第四MOS管之间的节点称为第二节点;运算放大器的第一输入端与参考电压相连,第二输入端经第一开关与第二节点相连、经第二开关与第一节点相连,输出端经第三开关与第三MOS管的控制端相连、经第四开关与第四MOS管的控制端相连;设置/重置线圈连接于第一和第二节点之间。与现有技术相比,本发明可以为设置/重置线圈提供恒定的设置/重置电流。
Description
【技术领域】
本发明涉及磁传感器技术领域,特别涉及一种AMR(AnisotropicMagnetoresistance,各向异性磁电阻)传感器及其中的设置/重置电路,所述设置/重置电路可以为AMR线圈提供恒定的设置/重置电流。
【背景技术】
现有设计需额外的外部引脚或者内部电荷泵提供足够的电压,给AMR传感器的线圈提供设置/重置(set/reset)的电流,但占用额外的芯片面积以及后续成本,也易受到工艺、温度和电源电压的影响,不能提供稳定可靠的设置/重置电流脉冲,去配置磁阻感测单元的初始磁化方向。
因此,有必要提供一种新的技术方案来解决上述问题。
【发明内容】
本发明的目的在于提供一种磁传感器及其中的设置/重置电路,其中,所述设置/重置电路可以为AMR线圈(即设置/重置线圈)提供恒定的设置/重置电流,从而达到正确配置磁阻感测单元初始磁化方向的目的。
为了解决上述问题,根据本发明的一个方面,本发明提供一种磁传感器的设置/重置电路,其用于配置所述磁传感器的磁阻感测单元的初始磁化方向,所述设置/重置电路包括运算放大器、第一开关、第二开关、第三开关、第四开关、第一MOS管、第二MOS管、第三MOS管、第四MOS管和设置/重置线圈。第一MOS管的第一连接端与电源端相连,其第二连接端与第三MOS管的第一连接端相连,第三MOS管的第二连接端接地,第一MOS管和第三MOS管之间的连接节点称为第一连接节点;第二MOS管的第一连接端与电源端相连,其第二连接端与第四MOS管的第一连接端相连,第四MOS管的第二连接端接地,第二MOS管和第四MOS管之间的连接节点称为第二连接节点。所述运算放大器的第一输入端与参考电压相连,其第二输入端通过第一开关与第二连接节点相连,其第二输入端通过第二开关与第一连接节点相连,其输出端通过第三开关与第三MOS管的控制端相连,其输出端通过第四开关与第四MOS管的控制端相连,设置/重置线圈连接于第一连接节点和第二连接节点之间。
进一步的,当设置/重置电路收到设置命令时,第一开关和第四开关闭合,第二开关和第三开关断开,第一MOS管和第四MOS管导通,第二MOS管和第三MOS管截止;当设置/重置电路收到重置命令时,第一开关和第四开关断开,第二开关和第三开关闭合,第一MOS管和第四MOS管截止,第二MOS管和第三MOS管导通。
进一步的,所述第一MOS管和第二MOS管均为PMOS晶体管,所述第一MOS管和第二MOS管的第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极;所述第三MOS管和第四MOS管均为NMOS晶体管,所述第三MOS管和第四MOS管的第一连接端、第二连接端和控制端分别为NMOS晶体管的漏极、源极和栅极。
进一步的,所述参考电压Vref=VDD-Vcoil,其中,VDD为所述电源端的电压值;Vcoil为初始磁化电压的电压值,其至少等于设置/重置线圈的初始磁化方向所需的最小电压值,当设置/重置线圈的电压至少等于初始磁化方向所需的最小电压值时,能正确配置磁阻感测单元的初始磁化方向。
进一步的,所述参考电压为恒定电压,其不随工艺、温度的变化而变化。
进一步的,第一开关、第二开关、第三开关和第四开关为PMOS晶体管,NMOS晶体管或TGATE。
进一步的,所述电源端为所述磁传感器所属芯片的电源引脚。
根据本发明的另一个方面,本发明提供一种磁传感器,其包括设置/重置电路,所述设置/重置电路用于配置所述磁传感器的磁阻感测单元的初始磁化方向,所述设置/重置电路包括运算放大器、第一开关、第二开关、第三开关、第四开关、第一MOS管、第二MOS管、第三MOS管、第四MOS管和设置/重置线圈。第一MOS管的第一连接端与电源端相连,其第二连接端与第三MOS管的第一连接端相连,第三MOS管的第二连接端接地,第一MOS管和第三MOS管之间的连接节点称为第一连接节点;第二MOS管的第一连接端与电源端相连,其第二连接端与第四MOS管的第一连接端相连,第四MOS管的第二连接端接地,第二MOS管和第四MOS管之间的连接节点称为第二连接节点。所述运算放大器的第一输入端与参考电压相连,其第二输入端通过第一开关与第二连接节点相连,其第二输入端通过第二开关与第一连接节点相连,其输出端通过第三开关与第三MOS管的控制端相连,其输出端通过第四开关与第四MOS管的控制端相连,设置/重置线圈连接于第一连接节点和第二连接节点之间。
与现有技术相比,本发明通过运算放大器形成调制回路,以保持设置/重置线圈两端的电压差恒定,使流过设置/重置线圈的电流保持恒定,从而达到正确配置磁阻感测单元初始磁化方向的目的。
【附图说明】
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其它的附图。其中:
图1为本发明在一个实施例中的AMR传感器中的设置/重置电路的电路示意图;
图2为图1所示的设置/重置电路中的部分物理量在一个实施例中的波形图。
【具体实施方式】
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例,也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明,本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。
请参考图1所示,其为本发明在一个实施例中的AMR传感器中的设置/重置电路的电路示意图,其用于配置AMR传感器中的磁阻感测单元(未示出)的初始磁化方向。图1所示的设置/重置电路包括运算放大器OPAMP、第一开关sws1、第二开关swr1、第三开关swr2、第四开关sws2、第一MOS管(金属(metal)—氧化物(oxide)—半导体(semiconductor)场效应晶体管)MPs、第二MOS管MPr、第三MOS管MNr、第四MOS管MNs和设置/重置线圈Rcoil。
其中,第一MOS管MPs的第一连接端与电源端VDD相连,其第二连接端与第三MOS管MNr的第一连接端相连,第三MOS管MNr的第二连接端接地,第一MOS管MPs的第二连接端与第三MOS管MNr的第一连接端之间的连接节点称为第一连接节点A;第二MOS管MPr的第一连接端与电源端VDD相连,其第二连接端与第四MOS管MNs的第一连接端相连,第四MOS管MNs的第二连接端接地,第二MOS管MPr的第二连接端与第四MOS管MNs的第一连接端之间的连接节点称为第二连接节点B。所述运算放大器OPAMP的第一输入端与参考电压Vref(即VoltageReference)相连,其第二输入端C通过第一开关sws1与第二连接节点B相连,其第二输入端C通过第二开关swr1与第一连接节点A相连,其输出端通过第三开关swr2与第三MOS管MNr的控制端相连,其输出端通过第四开关sws2与第四MOS管MNs的控制端相连。设置/重置线圈Rcoil连接于第一连接节点A和第二连接节点B之间。
在图1所示的具体实施例中,所述第一MOS管MPs和第二MOS管MPr均为PMOS(P-Metal-Oxide-Semiconductor)晶体管,所述第一MOS管MPs和第二MOS管MPr的第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极;所述第三MOS管MNr和第四MOS管MNs均为NMOS(N-Metal-Oxide-Semiconductor)晶体管,所述第三MOS管MNr和第四MOS管MNs的第一连接端、第二连接端和控制端分别为NMOS晶体管的漏极、源极和栅极。在图1所示的具体实施例中,第一MOS管MPs的控制端与设置信号set相连,第二MOS管MPr的控制端与重置信号reset相连。
为了便于理解本发明,以下具体介绍图1所示的AMR传感器中的设置/重置电路的工作过程。
假设设置/重置线圈Rcoil需要的电压至少等于初始磁化方向所需的最小电压值时,才能正确配置磁阻感测单元的初始磁化方向,参考电压Vref=VDD-Vcoil,其中,VDD为所述电源端的电压值,Vcoil为初始磁化电压的电压值,其至少等于设置/重置线圈Rcoil的初始磁化方向所需的最小电压值。
当设置/重置电路收到设置命令时,设置信号set为第一逻辑电平,重置信号reset为第二逻辑电平,此时,第一开关sws1和第四开关sws2闭合,第二开关swr1和第三开关swr2断开,第一MOS管MPs和第四MOS管MNs导通,第二MOS管MPr和第三MOS管MNr截止,电流从电源端VDD依次通过第一MOS管MPs、第一连接节点A、设置/重置线圈Rcoil、第二连接节点B和第四MOS管MNs到地GND,由于第一MOS管MPs导通,第一连接节点A的电位被拉高到VDD,由于运算放大器OPAMP的调节,第二连接节点B的电压被强制设置至参考电压Vref=VDD-Vcoil,这样保证设置/重置线圈Rcoil两端的电压差保持为初始磁化电压Vcoil。
当设置/重置电路收到重置命令时,设置信号set为第二逻辑电平,重置信号reset为第一逻辑电平,此时,第一开关sws1和第四开关sws2断开,第二开关swr1和第三开关swr2闭合,第一MOS管MPs和第四MOS管MNs截止,第二MOS管MPr和第三MOS管MNr导通,电流从电源端VDD依次通过第二MOS管MPr、第二连接节点B、设置/重置线圈Rcoil、第一连接节点A和第三MOS管MNr到地GND,由于第二MOS管MPr导通,第二连接节点B的电位被拉高到VDD,由于运算放大器OPAMP的调节,第一连接节点A的电压被强制设置至参考电压Vref=VDD-Vcoil,这样,设置/重置线圈Rcoil两端的电压差又保持为初始磁化电压Vcoil,从而实现无论是设置还是重置,都能保证有恒定电流通过AMR传感器的设置/重置线圈Rcoil。
请参考图2所示,其为图1所述的设置/重置电路中的部分物理量在一个实施例中的波形图。其中,波形A为set/reset的电流波形图;波形B为设置信号set的时序图;波形C为重置信号reset的时序图;波形D为电源端VDD的电压波形图。在图2中,设置信号set和重置信号reset的第一逻辑电平为高电平,设置信号set和重置信号reset的第二逻辑电平为低电平。
由图2所示的波形图,可得出结论:图1所示的AMR传感器中的设置/重置电路可以为设置/重置线圈Rcoil提供恒定的设置/重置(set/reset)电流,从而达到正确配置磁阻感测单元初始磁化方向的目的。
需要特别说明的是,图1的电流中可以使用PMOS晶体管,NMOS晶体管或TGATE(Transmission Gate,传输门)等器件作为第一开关sws1、第二开关swr1、第三开关swr2和第四开关sws2。引用不随工艺、温度变化的参考电压Vref,以保证运算放大器OPAMP所属的整个调整回路的稳定,以及设置/重置线圈Rcoil两端电压差的恒定,且不易受到工艺、温度、电源电压VDD的影响,从而实现设置/重置(set/reset)电流的恒定。
在一个优先的实施例中,所述电源端VDD可以为AMR传感器所属芯片的电源引脚,从而节省引脚。这样,可以直接借助芯片的电源引脚,提供特定的电压给AMR传感器的设置/重置线圈Rcoil,从而节省引脚数量。
综上所述,本发明中的AMR传感器中的设置/重置电路中,由运算放大器OPAMP形成调整回路,以保持AMR传感器的设置/重置线圈Rcoil两端的电压差恒定,因为设置/重置线圈Rcoil的电阻是一定的,所以通过设置/重置线圈Rcoil的电流就可以保持恒定,从而产生恒定可靠的、不随外界温度电压的变化的设置重置电流脉冲,达到正确配置磁阻感测单元初始磁化方向的目的。
在本发明中,“连接”、相连、“连”、“接”等表示电性相连的词语,如无特别说明,则表示直接或间接的电性连接。
需要指出的是,熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地,本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。
Claims (8)
1.一种磁传感器的设置/重置电路,其用于配置所述磁传感器的磁阻感测单元的初始磁化方向,其特征在于,其包括运算放大器、第一开关、第二开关、第三开关、第四开关、第一MOS管、第二MOS管、第三MOS管、第四MOS管和设置/重置线圈,
其中,第一MOS管的第一连接端与电源端相连,其第二连接端与第三MOS管的第一连接端相连,其控制端与设置信号相连,第三MOS管的第二连接端接地,第一MOS管和第三MOS管之间的连接节点称为第一连接节点;第二MOS管的第一连接端与电源端相连,其第二连接端与第四MOS管的第一连接端相连,其控制端与重置信号相连,第四MOS管的第二连接端接地,第二MOS管和第四MOS管之间的连接节点称为第二连接节点,
所述运算放大器的第一输入端与参考电压相连,其第二输入端通过第一开关与第二连接节点相连,其第二输入端通过第二开关与第一连接节点相连,其输出端通过第三开关与第三MOS管的控制端相连,其输出端通过第四开关与第四MOS管的控制端相连,设置/重置线圈连接于第一连接节点和第二连接节点之间。
2.根据权利要求1所述的磁传感器的设置/重置电路,其特征在于,
当设置/重置电路收到设置命令时,第一开关和第四开关闭合,第二开关和第三开关断开,第一MOS管和第四MOS管导通,第二MOS管和第三MOS管截止;
当设置/重置电路收到重置命令时,第一开关和第四开关断开,第二开关和第三开关闭合,第一MOS管和第四MOS管截止,第二MOS管和第三MOS管导通。
3.根据权利要求2所述的磁传感器的设置/重置电路,其特征在于,
所述第一MOS管和第二MOS管均为PMOS晶体管,所述第一MOS管和第二MOS管的第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极;
所述第三MOS管和第四MOS管均为NMOS晶体管,所述第三MOS管和第四MOS管的第一连接端、第二连接端和控制端分别为NMOS晶体管的漏极、源极和栅极。
4.根据权利要求2所述的磁传感器的设置/重置电路,其特征在于,
所述参考电压Vref=VDD-Vcoil,其中,VDD为所述电源端的电压值;Vcoil为初始磁化电压的电压值,其至少等于设置/重置线圈的初始磁化方向所需的最小电压值,
当设置/重置线圈的电压至少等于初始磁化方向所需的最小电压值时,能正确配置磁阻感测单元的初始磁化方向。
5.根据权利要求4所述的磁传感器的设置/重置电路,其特征在于,
所述参考电压为恒定电压,其不随工艺、温度的变化而变化。
6.根据权利要求2所述的磁传感器的设置/重置电路,其特征在于,
第一开关、第二开关、第三开关和第四开关为PMOS晶体管,NMOS晶体管或TGATE。
7.根据权利要求2所述的磁传感器的设置/重置电路,其特征在于,
所述电源端为所述磁传感器所属芯片的电源引脚。
8.一种磁传感器,其特征在于,其包括磁阻感测单元和如权利要求1-7任一所述的设置/重置电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810472512.6A CN108594920B (zh) | 2018-05-17 | 2018-05-17 | 一种磁传感器及其中的设置/重置电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810472512.6A CN108594920B (zh) | 2018-05-17 | 2018-05-17 | 一种磁传感器及其中的设置/重置电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108594920A CN108594920A (zh) | 2018-09-28 |
CN108594920B true CN108594920B (zh) | 2020-05-22 |
Family
ID=63631707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810472512.6A Active CN108594920B (zh) | 2018-05-17 | 2018-05-17 | 一种磁传感器及其中的设置/重置电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108594920B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1829913A (zh) * | 2003-06-02 | 2006-09-06 | 霍尼韦尔国际公司 | 集成的设置/复位驱动器和磁阻传感器 |
CN102401884A (zh) * | 2010-09-09 | 2012-04-04 | 意法半导体股份有限公司 | 用于磁场传感器的读取电路以及相关读取方法 |
JP2014081312A (ja) * | 2012-10-18 | 2014-05-08 | Yamaha Corp | 磁気抵抗効果素子のリセット回路 |
CN204789958U (zh) * | 2015-05-06 | 2015-11-18 | 广州番禺职业技术学院 | 一种磁阻传感器工作电路 |
CN105101553A (zh) * | 2015-08-14 | 2015-11-25 | 无锡中星微电子有限公司 | Led驱动电路及使用该驱动电路的led驱动系统 |
JP2015212643A (ja) * | 2014-05-01 | 2015-11-26 | ヤマハ株式会社 | コイル駆動回路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7755349B2 (en) * | 2008-03-03 | 2010-07-13 | Memsic, Inc. | Correcting offset in magneto-resistive devices |
-
2018
- 2018-05-17 CN CN201810472512.6A patent/CN108594920B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1829913A (zh) * | 2003-06-02 | 2006-09-06 | 霍尼韦尔国际公司 | 集成的设置/复位驱动器和磁阻传感器 |
CN102401884A (zh) * | 2010-09-09 | 2012-04-04 | 意法半导体股份有限公司 | 用于磁场传感器的读取电路以及相关读取方法 |
JP2014081312A (ja) * | 2012-10-18 | 2014-05-08 | Yamaha Corp | 磁気抵抗効果素子のリセット回路 |
JP2015212643A (ja) * | 2014-05-01 | 2015-11-26 | ヤマハ株式会社 | コイル駆動回路 |
CN204789958U (zh) * | 2015-05-06 | 2015-11-18 | 广州番禺职业技术学院 | 一种磁阻传感器工作电路 |
CN105101553A (zh) * | 2015-08-14 | 2015-11-25 | 无锡中星微电子有限公司 | Led驱动电路及使用该驱动电路的led驱动系统 |
Also Published As
Publication number | Publication date |
---|---|
CN108594920A (zh) | 2018-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100301368B1 (ko) | 파워온리셋회로 | |
US7199623B2 (en) | Method and apparatus for providing a power-on reset signal | |
US6236239B1 (en) | Output buffer circuit achieving stable operation and cost reduction | |
KR100991383B1 (ko) | 반도체 장치의 출력 드라이버 | |
CN103792977B (zh) | 具有改进唤醒时间的稳压器 | |
US20020043994A1 (en) | Resetting circuit and semiconductor device having the same | |
US20120051157A1 (en) | Semiconductor device | |
KR100813535B1 (ko) | 반도체 집적 회로의 전원 노이즈 감쇄 장치 | |
US7061322B2 (en) | Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels | |
KR100815184B1 (ko) | 반도체 소자의 파워 업 신호 생성장치 | |
JP4767608B2 (ja) | 電流駆動回路、及び電流駆動回路を用いたチャージポンプ | |
CN108594920B (zh) | 一种磁传感器及其中的设置/重置电路 | |
US8982656B2 (en) | Non-volatile semiconductor memory device and semiconductor device | |
CN107800422A (zh) | 电平转移电路和半导体装置 | |
US7432746B2 (en) | CMOS buffer with complementary outputs having reduced voltage swing | |
KR100191880B1 (ko) | 거닝 트랜시버 논리의 출력 회로 | |
JP2006146868A (ja) | 半導体装置用の内部電圧発生器 | |
KR100728557B1 (ko) | 반도체 메모리 장치의 입력 버퍼 | |
US20040057169A1 (en) | SSTL pull-up pre-driver design using regulated power supply | |
KR20080024411A (ko) | 반도체 메모리 장치의 데이터 출력 드라이버 | |
US10097170B2 (en) | Circuit and method for low power chip enable circuitry | |
US9529402B2 (en) | Data processing device and data processing system | |
US7652524B2 (en) | Voltage source for gate oxide protection | |
KR100673146B1 (ko) | 불휘발성 강유전체 메모리를 포함하는 rfid에서의파워-온 리셋 회로 | |
CN110968142B (zh) | 动态偏压电流产生器以及相关的电子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20210323 Address after: Room 4-501, financial center, 158 Xisan Road, Tianjin Binhai New Area pilot free trade zone (Airport Economic Zone) Patentee after: Meixin semiconductor (Tianjin) Co.,Ltd. Address before: 214000 No.2, Xinhui Ring Road, national high tech Industrial Development Zone, Wuxi New District, Jiangsu Province Patentee before: MEMSIC SEMICONDUCTOR (WUXI) Co.,Ltd. |
|
TR01 | Transfer of patent right |