CN105101553A - Led驱动电路及使用该驱动电路的led驱动系统 - Google Patents

Abstract

本发明提供一种LED驱动电路及使用该驱动电路的LED驱动系统，其中，LED驱动电路，其包括参考电压产生电路、驱动晶体管、第一晶体管、第一电阻、第二电阻、第一运算放大器、电容、开关S1、开关S2、开关S3、开关S4、开关S5、开关S6和开关S7。参考电压产生电路基于电压源产生并输出参考电压。占空比控制信号用于控制开关S1至S7的导通或关断，当开关S1、S2、S3和S7导通时，开关S4、S5和S6关断；当开关S4、S5和S6导通时，开关S1、S2、S3和S7关断。本发明重新对LED驱动电路的电路结构进行了设置，其导致误差的因素少，累计误差小，从而使本发明中的LED驱动电路所驱动的LED具有较高的电流精度。

Description

LED驱动电路及使用该驱动电路的LED驱动系统

【技术领域】

本发明涉及电路设计领域，特别涉及一种LED(Light-EmittingDiode，发光二极管)驱动电路及使用该驱动电路的LED驱动系统。

【背景技术】

由于LED加工制造时的特殊性，导致LED存在较大的个体差异，每个LED的导通电压不同，因此，要实现每个LED支路(或LED串)电流都相等，需要对每个LED支路进行调整。

请参考图1所示，其为现有技术中的一种LED驱动电路的电路示意图。图1中的LED驱动电路包括运算放大器OP1、OP2、OP3、OP4和OP5，NMOS晶体管MN1、MN2、MN3、MN4和MN5，PMOS晶体管MP1、MP2，电阻R1，反相器INV1。为了简化描述，图1中仅在LED驱动电路的高压电源端VH和输出端VO之间连接一个LED通道，该通道中仅示出一个LED1，实际应用中，图1中的LED驱动电路可驱动多路LED通道，例如，16路LED通道，每个LED通道中可包括多个依次串联的LED。一般电阻R1为芯片外的电阻，其用于设定LED的电流；NMOS晶体管MN5为高压NMOS晶体管，其漏极耐压较高(例如，15V)，其他器件为低压器件，其耐压一般为5V或3.3V。

接着介绍图1中的LED驱动电路的工作原理。运算放大器OP5和NMOS晶体管MN1将节点VR1的电压调整等于参考电压VA1，这样，电阻R1的电流为VA1/R1，其中，VA1为参考电压VA1的电压值，R1为电阻R1的电阻值。运算放大器OP4与PMOS晶体管MP1、MP2实现精确的电流复制，使PMOS晶体管MP2的电流精确的镜像MP1的电流，其原因在于，运算放大器OP4将PMOS晶体管MP2的漏极电压调整至等于MP1的漏极电压，同时PMOS晶体管MP1源极和MP2的源极相连(即两者的源极电压相等)，PMOS晶体管MP1的栅极与MP2的栅极相连(即两者的栅极电压相等)，根据MOS管的电流公式可知，PMOS晶体管MP1和MP2的电流之比等于两者的宽长比之比，如果设计两者的宽长比相等，则两者的电流相等，这样，PMOS晶体管MP2的电流等于PMOS晶体管MP1的电流，根据基尔霍夫定律，其也等于电阻R1的电流，也等于NMOS晶体管MN3的电流。运算放大器OP1和NMOS晶体管MN3将节点VD的电压调整等于参考电压VB1。运算放大器OP2调整使得NMOS晶体管MN3的栅极电压等于MN4的栅极电压；运算放大器OP3调整使得MN3的漏极电压等于MN4的漏极电压，这样，根据MOS管的电流公式可知，NMOS晶体管MN4的电流与NMOS晶体管MN3的电流呈镜像关系，其电流之比等于两者的宽长比之比。PWM信号用于进行占空比控制，调节LED1导通和关断的时间比例，当PWM信号为高电平时，NMOS晶体管MN2处于关断状态，反馈环路正常工作，LED1导通；当PWM信号为低电平时，NMOS晶体管MN2处于导通状体，NMOS晶体管MN5的栅极被下拉至地电平，导致NMOS晶体管MN5处于截止状态，LED1也截止。

现有技术中，当图1中的LED驱动电路处于反馈环路调整状态时，为了实现较好的LED恒流精度，需让NMOS晶体管MN4工作在饱和区，这样，NMOS晶体管MN4和MN3的电流复制比例才准确。如果NMOS晶体管MN4处于线性区，则NMOS晶体管MN3和MN4的漏极电压差异将导致较大的电流复制误差，产生NMOS晶体管MN3和MN4的漏极电压差异的主要原因是运算放大器OP3存在等效输入偏差(inputoffset)，这是集成电路中的常见现象，是由大批量生产中的器件偏差所致。NMOS晶体管MN4的漏极电压由参考电压VB1所设定(例如，参考电压VB1为0.3V)，但如果NMOS晶体管MN4上的漏极电压较高，则导致在NMOS晶体管MN4上消耗较大的功耗，NMOS晶体管MN4上的效率损耗为LED1的电流与NMOS晶体管漏极电压的乘积，因此，现有技术中的LED驱动电路的效率有待提高。

另外，图1中的LED驱动电路仍会导致大量生产中芯片之间存在较大的LED电流偏差，导致此电流偏差的因素如下：第一、运算放大器OP5的等效输入偏差会导致电阻R1的电流存在Vos5/R1的偏差，此偏差占电阻R1的电流比例为Vos5/VA1，其中，其中，Vos5为运算放大器OP5的等效输入偏差，R1为电阻R1的电阻值，VA1为参考电压VA1的电压值。假设Vos5＝20mV，VA1＝1V，则偏差比例为20mV/1V＝2％。第二、电流镜PMOS晶体管MP1和MP2的电流复制会存在失配误差，可能导致2～5％的误差。第三、运算放大器OP2的等效输入偏差会导致NMOS晶体管MN3和MN4的栅极电压不相等，从而导致NMOS晶体管MN4和MN3的电流比例发生偏差，可能导致2～5％的误差。第四、运算放大器OP3的等效输入偏差会导致NMOS晶体管MN3和MN4的漏极电压不相等，从而导致NMOS晶体管MN4和MN3的电流比例发生偏差，可能导致1％的误差。第五、NMOS晶体管MN4和MN3之间还存在制造适配误差，可能导致2～5％的误差。上述累计误差可能到达9～18％，因此，现有技术中的LED驱动电路的恒流精度也有待提高。

因此，有必要提出一种改进的技术方案来解决上述问题。

【发明内容】

本发明的目的在于提供一种LED驱动电路及使用该驱动电路的LED驱动系统，其可以提高LED恒流精度。

为了实现上述目的，根据本发明的一个方面，本发明提出一种LED驱动电路，其包括参考电压产生电路、驱动晶体管、第一晶体管、第一电阻、第二电阻、第一运算放大器、电容、开关S1、开关S2、开关S3、开关S4、开关S5、开关S6和开关S7。参考电压产生电路基于电压源产生并输出参考电压。开关S4和电容依次串联于参考电压和第一运算放大器的第一输入端之间；第一晶体管的第一连接端与电压源相连，其第二连接端经第二电阻接地，其控制端与第一运算放大器的输出端相连；驱动晶体管的第一连接端与所述LED驱动电路的输出端相连，其第二连接端经第一电阻接地；开关S1连接于参考电压和运算放大器的第一输入端之间；开关S2的一个连接端连接于开关S4和电容之间的连接节点，另一个连接端连接于第一运算放大器的第二输入端；开关S3的一个连接端连接于第一晶体管和第二电阻之间的连接节点，另一个连接端连接于第一运算放大器的第二输入端；开关S5的一个连接端连接于驱动晶体管和第一电阻之间的连接节点，另一个连接端连接于与第一运算放大器的第二输入端；开关S6连接于第一晶体管的控制端和驱动晶体管的控制端之间；开关S7的一个连接端与驱动晶体管的控制端相连，其另一连接端接地。占空比控制信号用于控制开关S1至S7的导通或关断，当开关S1、S2、S3和S7导通时，开关S4、S5和S6关断；当开关S4、S5和S6导通时，开关S1、S2、S3和S7关断。

进一步的，所述参考电压产生电路包括第二晶体管、第三电阻、第四电阻和第二运算放大器，第二晶体管的第一连接端经第三电阻与所述电源端相连，其第二连接端经第四电阻接地；第二运算放大器的第一输入端与第二晶体管和第三电阻之间的连接节点相连，其第二输入端与参考电压源相连，其输出端与第二晶体管的控制端相连，第二晶体管和第四电阻之间的连接节点的电压为所述参考电压。

进一步的，参考电压源的电压值比电压源的电压值小，电压源与参考电压源的电压差为恒定的电压。

进一步的，第一晶体管和驱动晶体管为NMOS晶体管，第一晶体管和驱动晶体管中，第一连接端为漏极、第二连接端为源极，控制端为栅极；运算放大器的第一输入端为正向输入端，其第二输入端为负向输入端。

进一步的，第二晶体管为NMOS晶体管，其第一连接端为漏极、第二连接端为源极，控制端为栅极；第二运算放大器的第一输入端为正向输入端，其第二输入端为负向输入端。

进一步的，第二晶体管、第三电阻、第四电阻和第二运算放大器、驱动晶体管、第一晶体管、第一电阻、第二电阻、第一运算放大器、电容、开关S1、开关S2、开关S3、开关S4、开关S5、开关S6和开关S7位于同一个芯片中，第三电阻位于芯片外部，所述第一电阻与第四电阻相匹配。

进一步的，所述驱动晶体管为高压器件；所述第一晶体管和第二晶体管为低压器件。

进一步的，所述第一电阻的取值在1～10欧姆。

根据本发明的另一个方面，本发明提供一种LED驱动系统，其包括LED光源和上述LED驱动电路，所述LED光源的负极与LED驱动电路的输出端VO相连，其正极与升压电压VH相连，该升压电压VH的电压值大于所述电压源VDD的电压值。

与现有技术相比，本发明重新对LED驱动电路的电路结构进行了设置，其导致误差的因素少，累计误差小，从而使本发明中的LED驱动电路所驱动的LED具有较高的电流精度。

【附图说明】

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：

图1为现有技术中的一种LED驱动电路的电路示意图；

图2为本发明在一个实施例中的LED驱动电路的电路示意图。

【具体实施方式】

本发明的详细描述主要通过程序、步骤、逻辑块、过程或其他象征性的描述来直接或间接地模拟本发明技术方案的运作。为透彻的理解本发明，在接下来的描述中陈述了很多特定细节。而在没有这些特定细节时，本发明则可能仍可实现。所属领域内的技术人员使用此处的这些描述和陈述向所属领域内的其他技术人员有效的介绍他们的工作本质。换句话说，为避免混淆本发明的目的，由于熟知的方法和程序已经容易理解，因此它们并未被详细描述。

此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。

请参考图2所示，其为本发明在一个实施例中的LED驱动电路的电路示意图。图2中的LED驱动电路包括参考电压产生电路210、NMOS(N-channelMetalOxideSemiconductor)晶体管MN7、MN6、电阻R1、R2、运算放大器OP6、电容C1、开关S1、开关S2、开关S3、开关S4、开关S5、开关S6和开关S7。

所述参考电压产生电路210基于电压源VDD产生并输出一恒定的参考电压VREF。在图2所示的实施中，所述参考电压产生电路210包括NMOS晶体管MN8、电阻R3、电阻R4和运算放大器OP7，NMOS晶体管MN8的漏极经电阻R3与所述电源端VDD相连，其源极经电阻R4接地；第二运算放大器OP7的正向输入端与NMOS晶体管MN8和电阻R3之间的连接节点相连，其负向输入端与参考电压源VX相连，其输出端与NMOS晶体管MN8的栅极相连，NMOS晶体管MN8和电阻R4之间的连接节点的电压为所述参考电压VREF。

在本发明中，参考电压源VX的电压值比电压源VDD的电压值小，且电压源VDD与参考电压源VX的电压差为准确恒定的电压VK(例如，VK＝VDD-VX＝4V)。运算放大器OP7将NMOS晶体管MN8的漏极电压调整等于参考电压源VX的电压，则电阻R3上的电压降为恒定电压VK＝VDD-VX，电阻R3的电流等于(VDD-VX)/R3，其中，VX为参考电压源VX的电压值，VDD为电压源VDD的电压值，R3为电阻R3的电阻值。在一个优选的实施例中，电阻R3为芯片外部的电阻，其电阻值一般比较准确(例如，精度为1％或0.1％)，这样，电阻R3的电流为恒定电流。根据基尔霍夫定律，电阻R3的电流等于电阻R4的电流，则电阻R4上的电压(其等于参考电压VREF)等于VK.R4/R3，这样，就可以得到恒定的参考电压VREF。需要说明的是，在其他实施例中，所述参考电压产生电路210也可以采用现有技术中的任意一种可产生恒定的参考电压的电路结构。

请继续参考图2所示，开关S4和电容C1依次串联于参考电压VREF和第一运算放大器OP6的正向输入端VP之间；NMOS晶体管MN7的漏极与电压源VDD相连，其源极经电阻R2接地，其栅极与第一运算放大器OP6的输出端相连；NMOS晶体管MN6的漏极与LED驱动电路的输出端VO相连，其源极经电阻R1接地；开关S1连接于参考电压VREF和运算放大器OP6的正向输入端VO之间；开关S2连接于开关S4和电容C1之间的连接节点与运算放大器OP6的负向输入端VN之间；开关S3连接于NMOS晶体管MN7和电阻R2之间的连接节点与运算放大器OP6的负向输入端VN之间；开关S5连接于NMOS晶体管MN6和电阻R1之间的连接节点与运算放大器OP6的负向输入端VN之间；开关S6连接于NMOS晶体管MN7的栅极和MN6的栅极之间；开关S7的一端与NMOS晶体管MN6的栅极相连，其另一端接地。

PWM(脉宽调制控制)信号与开关S4、S5和S6的控制端相连；PWM信号经反相器INV1与开关S1、S2、S3和S7的控制端相连。当PWM信号为第一逻辑电平时，控制开关S1、S2、S3和S7导通，控制开关S4、S5和S6截止；当PWM信号为第二逻辑电平时，控制开关S1、S2、S3和S7截止，控制开关S4、S5和S6导通。其中，第一逻辑电平和第二逻辑电平为PWM信号的两种逻辑状态，比如，第一逻辑电平为低电平，第二逻辑电平为高电平；或第一逻辑电平为高电平，第二逻辑电平为低电平。

为了简化描述，图2中仅在LED驱动电路的高压电源端VH和输出端VO之间连接一个LED通道，该通道中仅示出一个LED1，实际应用中，图2中的LED驱动电路可驱动多路LED通道，例如，16路LED通道，每个LED通道中可包括多个依次串联的LED。在一个实施例中，高压电源端VH的电压值大于电压源VDD的电压值。

为了便于理解本发明，以下具体介绍图2中的LED驱动电路的工作原理。

当PWM信号为低电平时，经反相器INV1输出的PWMB信号为高电平，控制开关S1、S2、S3和S7导通，控制开关S4、S5和S6截止，此时，NMOS晶体管MN6的栅极被拉低至地电平，NMOS晶体管MN6截止，LED1截止。运算放大器OP6、NMOS晶体管MN7和电阻R2构成第一负反馈环路，使运算放大器OP6的等效输入偏差电压被存储在电容C1上(即电容C1采集运算放大器OP6的等效输入偏差电压)，该等效输入偏差电压导致第一负反馈电路稳定时，运算放大器OP6的两个输入端电压不相等，即VP-VN＝VosA，则电容C1两端的电压差VC1＝VosA，其中，VN为运算放大器OP6的负向输入端电压，VP为运算放大器OP6的正向输入端电压，VosA为运算放大器OP6的等效输入偏差电压，其可为正数，也可为负数，随机分布。

当PWM信号为高电平时，经反相器INV1输出的PWMB信号为低电平，控制开关S1、S2、S3和S7截止，控制开关S4、S5和S6导通，由运算放大器OP6、NMOS晶体管MN6和电阻R3构成第二负反馈环路。此时，运算放大器OP6的正向输入端电压VP等于参考电压VREF加上电容C1上的电压，即VP＝VK.R4/R3+VC1＝VK.R4/R3+VosA，由于运算放大器OP6存在等效输入偏差电压，因此，第二负反馈电路稳定时，运算放大器OP6的负向输入端电压VN＝VP-VosA＝VK.R4/R3+VosA-VosA＝VK.R4/R3。由于运算放大器OP6将调整使得电阻R1上的电压降等于VN＝VK.R4/R3，根据基尔霍夫定律，电阻R1的电流等于图2中光源LED1的电流，因此，LED1的电流等于VN/R1＝VK.R4/(R3.R1)。结合前述可知，只要通过设计使得电阻R1和R4的阻值比例精度较高，就可提高本发明中的LED驱动电路的LED恒流精度。在一个实施例中，电阻R4和R1为芯片中的内置电阻，采用匹配设计，可以设计出电阻R4和R1的阻值比例精度为0.1％，在一个设计例子中，电阻R4＝200欧姆，电阻R1＝2欧姆，其比例为100:1。

在本发明中，电阻R4、运算放大器OP7，NMOS晶体管MN8、MN7和MN6，电阻R1和R2，运算放大器OP6，电容C1，开关S1、开关S2、开关S3、开关S4、开关S5、开关S6和开关S7都位于一个芯片内。而电阻R3位于芯片外，为外置电阻。

考虑大批量生产中导致的器件偏差，本发明中的LED驱动电路的LED1电流不受运算放大器OP6的等效输入偏差电压影响，仅受运算放大器OP7的等效输入偏差电压和电阻R4、R1的匹配误差影响，而电阻R4、R1的失配误差远小于图1所示现有技术中的LED驱动电路中的NMOS管MN4和MN3的失配误差，且运算放大器OP7的等效输入偏差电压也可设计得很小。例如，图2中运算放大器OP7的等效输入偏差电压为20mV，而VK设计为4V，其导致的偏差为20mV/4V＝0.5％，电阻R1和R4的阻值比例精度为0.1％，则累计误差为0.5％+0.1％＝0.6％。对于失配相似情况，本发明与现有技术相比，其导致误差的因素少，且累计误差小，从而使本发明中的LED驱动电路的LED电流精度存在较大提高。

此外，由于本发明中的LED1电流不受运算放大器OP6的等效输入偏差电压影响，因此，可以将电阻R1上的电压设计较小，电阻R1的阻值可以取1-10欧姆。以电阻R1＝2欧姆、电阻R4＝200欧姆、VK＝4V、电阻R3＝20K欧姆为例，本发明中LED1的电流为VK.R4/(R3.R1)＝20mA，此时电阻R1上的电压为(20mA)x(2ohm)＝40mV，与现有技术中的0.3V相比，其功率损耗被减小至40mV/0.3V＝13.3％，因此，本发明中的LED驱动电路不仅可以提高LED的电流精度，而且还可以减小系统功率损耗。

需要特别说明的是，图2中的NMOS晶体管MN6为高压NMOS晶体管(其作为驱动晶体管使用)，其漏极耐压较高(例如，15V)；其他器件为低压器件，其耐压一般为5V或3.3V。NMOS晶体管MN7和MN6可替换为PMOS晶体管，相应的，图2中的运算放大器OP6的正向输入端和负向输入端互换；NMOS晶体管MN8也可替换为PMOS晶体管，相应的，图2中的运算放大器OP7的正向输入端和负向输入端互换。

综上可知，本发明中的LED驱动电路可表述为，所述LED驱动电路包括参考电压产生电路210，驱动晶体管MN6和第一晶体管MN7，第一电阻R1和第二电阻R2，第一运算放大器OP6，电容C1，开关S1、开关S2、开关S3、开关S4、开关S5、开关S6和开关S7。开关S4和电容C1依次串联于参考电压VREF和第一运算放大器OP6的第一输入端VP之间；第一晶体管MN7的第一连接端与电压源VDD相连，其第二连接端经电阻R2接地，其控制端与第一运算放大器OP6的输出端相连；驱动晶体管MN6的第一连接端与LED驱动电路的输出端VO相连，其第二连接端经第一电阻R1接地；开关S1连接于参考电压VREF和运算放大器OP6的第一输入端VP之间；开关S2连接于开关S4和电容C1之间的连接节点与运算放大器OP6的第二输入端VN之间；开关S3连接于第一晶体管MN7和电阻R2之间的连接节点与运算放大器OP6的第二输入端VN之间；开关S5连接于驱动晶体管MN6和第一电阻R1之间的连接节点与运算放大器OP6的第二输入端VN之间；开关S6连接于第一晶体管MN7的控制端和驱动晶体管MN6的控制端之间；开关S7的一端与驱动晶体管MN6的控制端相连，其另一端接地。在一个实施例中，第一晶体管MN7和驱动晶体管MN6为NMOS晶体管，第一晶体管MN7和驱动晶体管MN6的第一连接端为漏极、第二连接端为源极，控制端为栅极；运算放大器OP6的第一输入端为正向输入端，其第二输入端为负向输入端。在另一个实施例中第一晶体管MN7和驱动晶体管MN6为PMOS晶体管，第一晶体管MN7和驱动晶体管MN6的第一连接端为源极、第二连接端为漏极，控制端为栅极；运算放大器OP6的第一输入端为负向输入端，其第二输入端为正向输入端。

同理，所述参考电压产生电路210包括第二晶体管MN8、第三电阻R3、第四电阻R4和第二运算放大器OP7，第二晶体管MN8的第一连接端经第三电阻R3与所述电源端VDD相连，其第二连接端经电阻R4接地；第二运算放大器OP7的第一输入端与第二晶体管MN8和第三电阻R3之间的连接节点相连，其第二输入端与参考电压源VX相连，其输出端与第二晶体管MN8的控制端相连，第二晶体管MN8和第四电阻R4之间的连接节点的电压为所述参考电压VREF。在一个实施例中，第二晶体管MN8为NMOS晶体管，其第一连接端为漏极、第二连接端为源极，控制端为栅极；第二运算放大器OP7的第一输入端为正向输入端，其第二输入端为负向输入端。在另一个实施例中，第二晶体管MN8为PMOS晶体管，其第一连接端为源极、第二连接端为漏极，控制端为栅极；第二运算放大器OP7的第一输入端为负向输入端，其第二输入端为正向输入端。

此外，图2中的PWM信号也可以替换为现有的其它类的占空比控制信号，在一个实施例中，所述占空比控制信号由占空比控制电路(未图示)基于升压电压端和输出端VO之间的电压或电流产生。

综上所述，本发明重新对LED驱动电路的电路结构进行了设置，以减少对运算放大器和由MOS管构成的电流镜的使用，从而减少由于大批量生产中的器件偏差导致的误差；其还通过设置相应电路采集LED驱动电路中的运算放大器的等效输入偏差，并反相叠加于此运算放大器的输入端，以抵消等效输入偏差对此运算放大器的影响，从而不仅可以提高LED恒流精度，还可以提高系统效率。

上述说明已经充分揭露了本发明的具体实施方式。需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (10)

1.一种LED驱动电路，其特征在于，其包括参考电压产生电路、驱动晶体管、第一晶体管、第一电阻、第二电阻、第一运算放大器、电容、开关S1、开关S2、开关S3、开关S4、开关S5、开关S6和开关S7，

参考电压产生电路基于电压源产生并输出参考电压；

开关S4和电容依次串联于参考电压和第一运算放大器的第一输入端之间；第一晶体管的第一连接端与电压源相连，其第二连接端经第二电阻接地，其控制端与第一运算放大器的输出端相连；驱动晶体管的第一连接端与所述LED驱动电路的输出端相连，其第二连接端经第一电阻接地；开关S1连接于参考电压和运算放大器的第一输入端之间；开关S2的一个连接端连接于开关S4和电容之间的连接节点，另一个连接端连接于第一运算放大器的第二输入端；开关S3的一个连接端连接于第一晶体管和第二电阻之间的连接节点，另一个连接端连接于第一运算放大器的第二输入端；开关S5的一个连接端连接于驱动晶体管和第一电阻之间的连接节点，另一个连接端连接于与第一运算放大器的第二输入端；开关S6连接于第一晶体管的控制端和驱动晶体管的控制端之间；开关S7的一个连接端与驱动晶体管的控制端相连，其另一连接端接地，

占空比控制信号用于控制开关S1至S7的导通或关断，当开关S1、S2、S3和S7导通时，开关S4、S5和S6关断；当开关S4、S5和S6导通时，开关S1、S2、S3和S7关断。

2.根据权利要求1所述的LED驱动电路，其特征在于，

所述参考电压产生电路包括第二晶体管、第三电阻、第四电阻和第二运算放大器，第二晶体管的第一连接端经第三电阻与所述电源端相连，其第二连接端经第四电阻接地；第二运算放大器的第一输入端与第二晶体管和第三电阻之间的连接节点相连，其第二输入端与参考电压源相连，其输出端与第二晶体管的控制端相连，第二晶体管和第四电阻之间的连接节点的电压为所述参考电压。

3.根据权利要求2所述的LED驱动电路，其特征在于，

参考电压源的电压值比电压源的电压值小，电压源与参考电压源的电压差为恒定的电压。

4.根据权利要求2所述的LED驱动电路，其特征在于，

第一晶体管和驱动晶体管为NMOS晶体管，

第一晶体管和驱动晶体管中，第一连接端为漏极、第二连接端为源极，控制端为栅极；运算放大器的第一输入端为正向输入端，其第二输入端为负向输入端。

5.根据权利要求4所述的LED驱动电路，其特征在于，

第二晶体管为NMOS晶体管，其第一连接端为漏极、第二连接端为源极，控制端为栅极；第二运算放大器的第一输入端为正向输入端，其第二输入端为负向输入端。

6.根据权利要求2所述的LED驱动电路，其特征在于，第二晶体管、第三电阻、第四电阻和第二运算放大器、驱动晶体管、第一晶体管、第一电阻、第二电阻、第一运算放大器、电容、开关S1、开关S2、开关S3、开关S4、开关S5、开关S6和开关S7位于同一个芯片中，第三电阻位于芯片外部，所述第一电阻与第四电阻相匹配。

7.根据权利要求2所述的LED驱动电路，其特征在于，

所述驱动晶体管为高压器件；

所述第一晶体管和第二晶体管为低压器件。

8.根据权利要求1所述的LED驱动电路，其特征在于，

所述第一电阻的取值在1～10欧姆。

9.一种LED驱动系统，其特征在于，其包括LED光源和如权利要求1-8任一所述的LED驱动电路，

所述LED光源的负极与LED驱动电路的输出端VO相连，其正极与升压电压VH相连，该升压电压VH的电压值大于所述电压源VDD的电压值。

10.根据权利要求9所述的LED驱动系统，其特征在于，

所述LED光源包括依次串联的多个LED灯。