JP6471113B2 - 磁気抵抗センサ、磁気センサプローブ - Google Patents

磁気抵抗センサ、磁気センサプローブ Download PDF

Info

Publication number
JP6471113B2
JP6471113B2 JP2016041359A JP2016041359A JP6471113B2 JP 6471113 B2 JP6471113 B2 JP 6471113B2 JP 2016041359 A JP2016041359 A JP 2016041359A JP 2016041359 A JP2016041359 A JP 2016041359A JP 6471113 B2 JP6471113 B2 JP 6471113B2
Authority
JP
Japan
Prior art keywords
magnetoresistive sensor
reset
power supply
voltage
positive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016041359A
Other languages
English (en)
Other versions
JP2017156279A (ja
Inventor
神鳥 明彦
明彦 神鳥
緒方 邦臣
邦臣 緒方
龍三 川畑
龍三 川畑
崇子 溝口
崇子 溝口
佑子 佐野
佑子 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Priority to JP2016041359A priority Critical patent/JP6471113B2/ja
Publication of JP2017156279A publication Critical patent/JP2017156279A/ja
Application granted granted Critical
Publication of JP6471113B2 publication Critical patent/JP6471113B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Magnetic Variables (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、磁気抵抗センサに関するものである。
下記特許文献1は、磁気抵抗センサの雑音を低減する技術について開示している。同文献においては、セット/リセット回路701から磁気抵抗センサ部105に対してセットパルス/リセットパルスを出力することにより、1/f雑音を低減させている(特許文献1、図7、0035〜0042参照)。
WO2014/033904
特許文献1に記載されているようなセット/リセット回路701は、一般に電流を多く消費する。したがって、磁気抵抗センサ部105ごとにセット/リセット回路701を設ける特許文献1のような構成は、大型の電源を必要とする。特に同文献の図7記載のように複数個の磁気抵抗センサ部105を並列接続することによって雑音を抑制する場合、この傾向はより顕著となる。
本発明は、上記のような課題に鑑みてなされたものであり、磁気抵抗センサの雑音を抑制しつつ電源が大型化することを回避することを目的とする。
本発明に係る磁気抵抗センサは、いずれかの磁気抵抗センサ部に対してセットパルスを出力するとともに、セットパルスと反対の極性を有するリセットパルスを他の磁気抵抗センサ部に対して出力する。
本発明に係る磁気抵抗センサによれば、セットパルス/リセットパルスによって雑音を抑制するとともに、反対極性のセットパルス/リセットパルスを用いることにより電源の大型化を回避することができる。
実施形態1に係る磁気抵抗センサの基本構成を示す図である。 磁気抵抗センサの全体構成を示す図である。 セット/リセット回路106が出力するセットパルス/リセットパルスの波形とスイッチ109−2の動作波形を示すタイムチャートである。 セット/リセット回路106がセットパルス/リセットパルスを出力するときの電流波形の実測結果を例示する図である。 実施形態2に係る磁気抵抗センサの構成図である。 実施形態2に係る磁気抵抗センサの別構成例を示す図である。 実施形態3に係る磁気抵抗センサの構成図である。 実施形態4に係る磁気センサプローブの構成図である。 実施形態4に係る磁気センサプローブの側断面図である。
<実施の形態1>
図1は、本発明の実施形態1に係る磁気抵抗センサの基本構成を示す図である。図1において、磁気抵抗素子101−1、101−2、101−3、101−4はブリッジ回路(磁気抵抗センサ部105)を構成し、変動磁場による微小な抵抗変化によって磁場を検出する。直流電圧端子102は、磁気抵抗センサ部105の駆動電圧として直流電圧を印加する。プリアンプ103は、磁気抵抗センサ部105の両端電圧を増幅し、出力端子104から出力する。
セット/リセット回路106は、交流電圧端子106−2から供給される交流電流を用いて磁界を発生させて磁気抵抗素子101に印加するコイル106−1を備えている。磁界が磁気抵抗素子101に印加されると、磁気抵抗素子101の磁化方向が一方向にそろうように構成されている。したがって、交流電流により磁気抵抗素子101の磁化方向がその周波数に応じて切り替わるので、磁化方向の揺らぎによる1/f雑音をキャンセルする効果を発揮することができる。
図2は、磁気抵抗センサの全体構成を示す図である。図2において、4つの磁気抵抗センサ部105の出力を検波回路110に対して並列入力している。検波回路110は、クロック108からの出力を参照信号として磁気抵抗センサ部105の出力を検波する。特許文献1記載のように、複数の磁気抵抗センサ部105の出力を並列接続することにより雑音を抑制することができる。ただし磁気抵抗センサ部105を並列接続するとセット/リセット回路106(図1記載)も並列接続されることになるので、これらが消費する電流がその個数だけ大きくなり、電源が大型化する傾向がある。そこで本実施形態においては、以下の構成により電源の大型化を抑制する。
正電源107−1は、セット/リセット回路106に対して正電圧を供給する。負電源107−2は、セット/リセット回路106に対して負電圧を供給する。これら電源は共通の基準電位(図2においてはグラウンド電位)に対して接続されている。これら電源が出力することができる電圧の定格値は、絶対値が互いに等しいものを用いることが望ましい。
スイッチ109−1は、正電源107−1と負電源107−2それぞれに接続され、クロック108からの出力に同期して、これら電源のいずれから電圧供給を受けるかを切り替える。スイッチ109−2も同様に動作するが、スイッチ109−1とは反対の電源から電圧供給を受ける点が異なる。例えばスイッチ109−1が正電源107−1から電圧供給を受けるようにセットされているとき、スイッチ109−2は負電源107−2から電圧供給を受けるようにセットされる。
スイッチ109−1は、複数のセット/リセット回路106のうちいずれか(図2においては上半分)に対して電圧を供給する。スイッチ109−2は、残りのセット/リセット回路106(図2においては下半分)に対して電圧を供給する。その結果、正電源107−1がいずれかのセット/リセット回路106に対して正電圧を供給するとき、負電源107−2は残りのセット/リセット回路106に対して負電圧を供給する。
図3は、セット/リセット回路106が出力するセットパルス/リセットパルスの波形とスイッチ109−2の動作波形を示すタイムチャートである。スイッチ109−2が負電源107−2側に接続されているとき、スイッチ109−2に接続されたセット/リセット回路106は負電源107−2から負電圧の供給を受けてこれに応じたパルスを出力する。例えばこれをセットパルスとして用いることができる。このときスイッチ109−1は正電源107−1側に接続され、スイッチ109−1に接続されたセット/リセット回路106は正電源107−1から正電圧の供給を受けてこれに応じたパルスを出力する。例えばこれをリセットパルスとして用いることができる。
図3のように、いずれかの磁気抵抗センサ部105に対してセットパルスを出力するとともに、他の磁気抵抗センサ部105に対して反対極性のリセットパルスを出力することにより、以下の利点が発揮される。
仮にこれらパルスの極性が同一であった場合、全ての磁気抵抗センサ部105に対して同一極性のセットパルス/リセットパルスが出力されることになる。磁気抵抗センサ部105は並列接続されているので、これらパルスを発生させるための電流はその個数分だけ加算されることになり、電流が瞬時的に非常に高い値となる。電源はこの高い電流値をサポートするため大型化する必要がある。
これに対し図3のように反対極性のセットパルス/リセットパルスを用いる場合、正極性のパルス電流は正電圧を供給される磁気抵抗センサ部105の個数分だけ加算され(図2においては2個)、負極性のパルス電流は負電圧を供給される磁気抵抗センサ部105の個数分だけ加算される(図2においては残りの2個)。そうすると、パルス電流の瞬時値は反対極性のセットパルス/リセットパルスを用いない場合と比較して半分となるので電源はこれをサポートできる性能を備えていれば足る。したがって電源の大型化を抑制することができる。
図4は、セット/リセット回路106がセットパルス/リセットパルスを出力するときの電流波形の実測結果を例示する図である。図4(a)は従来構成における電流波形を示す。図4(b)は本実施形態1における電流波形を示す。従来構成においては、セット電流に引きずられてリセット電流が若干流れ、同様にリセット電流に引きずられてセット電流が若干流れる。これは正電源と負電源がアースを介して干渉し合うことに起因すると考えられる。これに対し本実施形態1においては、セットパルスの極性とリセットパルスの極性が反対でありかつこれらを略同時に出力するので、このような干渉の影響を緩和し、より正確な動作が期待できる。
<実施の形態2>
図5は、本発明の実施形態2に係る磁気抵抗センサの構成図である。本実施形態2において、正電源107−1と負電源107−2は、正電圧と負電圧をともに出力することができる両電源107として構成されている。正電圧は例えば+10Vであり、負電圧は例えば−10Vである。
図5において、2つの磁気抵抗センサ部105が直列に接続されている。1つ目の磁気抵抗センサ部105の一端は両電源107の正電圧端子に対して接続され、他端は2つ目の磁気抵抗センサ部105の一端に対して接続されている。2つ目の磁気抵抗センサ部105の他端は、両電源107の負電圧端子に対して接続されている。その他構成は実施形態1と同様である。
図5における2つの磁気抵抗センサ部105の接点は、仮想的に0Vとなる。図5のような回路構成によれば、個々の磁気抵抗センサ部105を接地する必要がなくなるので、回路構成を簡易化できる利点がある。また両電源107を用いることにより、電源個数をさらに抑制できる利点がある。
図6は、本実施形態2に係る磁気抵抗センサの別構成例を示す図である。3つ以上の磁気抵抗センサ部105を直列接続することもできる。図6において、両電源107が供給する正電圧は例えば+15Vであり、負電圧は例えば−15Vである。この場合、1つ目と2つ目の磁気抵抗センサ部105の接点は仮想的に+5Vとなり、2つ目と3つ目の磁気抵抗センサ部105の接点は仮想的に−5Vとなる。その結果、各磁気抵抗センサ部105は図5と同様に動作する。
<実施の形態3>
図7は、本発明の実施形態3に係る磁気抵抗センサの構成図である。本実施形態3において、スイッチ109−1は両電源107の正電圧端子と負電圧端子いずれに対して接続するかを切り替える。スイッチ109−1は、センサユニット111に対して電圧を供給する。
センサユニット111は、複数の磁気抵抗センサ部105の出力がプリアンプ103に対して並列入力される構成を有する。セット/リセット回路106は磁気抵抗センサ部105ごとに設けられている。スイッチ109−1は、各セット/リセット回路106に対して並列接続される。あるいはこれに代えて、複数のセット/リセット回路106を直列接続することによりセット/リセット回路群を形成し、各セット/リセット回路群に対してスイッチ109−1を並列接続してもよい。図7においては後者を採用した。さらに複数のセット/リセット回路106を直列接続と並列接続とを組み合わせて、両電源107の定格電圧と定格電流内に収めることも可能である。スイッチ109−2についても同様である。
図7のように複数の磁気抵抗センサ部105を並列接続したセンサユニット111をさらに並列接続する場合、各セット/リセット回路106に対して供給する電流の合計はより大きくなる。このような構成において本発明を採用することにより、電源の大型化を抑制することができるので、図7のようなセンサユニットを複数有する磁気抵抗センサを好適に構築することができる。
<実施の形態4>
図8は、本発明の実施形態4に係る磁気センサプローブの構成図である。図8(a)は上面図を示す。図8(b)は側面図を示す。説明の便宜上、図8においては、後述の図9で説明するカバーなどの部材を取り外した状態を図示した。図8に示す磁気センサプローブは、磁気抵抗センサ部105とセット/リセット回路106をペアにしたユニット112を20個(112−1から112−20)備えている。ユニット112は基板201上に取り付けられている。基板201上にはコネクタ202が配置されている。
図9は、本実施形態4に係る磁気センサプローブの側断面図である。図8で説明した基板201には、銅箔などによって構成されたアース基板203が形成されている。放熱シート204は、熱伝達率の高い材料によって形成されたシートであり、ユニット112を覆うようにして配置されている。アース基板203と放熱シート204は接触し、または少なくとも放熱シート204の放熱効果を損なわない程度に熱的に接触している。
アース基板203の下方には、例えばアルミ板や銅板などの金属板によって形成された放熱板205が配置されている。ユニット112から発生した熱は、放熱シート204を介してアース基板203および放熱板205まで伝達し、放熱板205を介して放熱される。これにより、セット/リセット回路106を流れる大電流などによって発生した熱を効果的に放熱することができる。放熱効果を高めることにより、磁気抵抗センサの感度が熱によって低下することを抑制することができる。
磁気センサプローブ全体は、カバー207によって覆われている。カバー207と放熱シート204との間には、熱伝達率の低い材料によって形成された断熱シート206が配置されている。断熱シート206により、ユニット112から発生した熱は主に放熱板205側へ向かい、カバー207の上面の温度をある程度抑制することができる。放熱シート204や断熱シート206などを適切に構成して、カバー207上面の温度を例えば40℃程度以下とすることにより、カバー207の上面を生体に接触させて生体磁場を測定することができる。
<本発明の変形例について>
本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
以上の実施形態において、セットパルスを受け取る磁気抵抗センサ部105の個数とリセットパルスを受け取る磁気抵抗センサ部105の個数は同じであるが、必ずしもこれらは同数でなくともよい。例えば磁気抵抗センサ部105の総数が奇数である場合は、いずれかの個数が1つ多くてもよい。図7のようにスイッチ109−1と109−2がセンサユニット111に対して接続されている構成においても同様に、正電圧を受け取るセンサユニット111の個数と負電圧を受け取るセンサユニット111の個数は同じでなくともよい。
101−1〜101−4:磁気抵抗素子
102:直流電圧端子
103:プリアンプ
104:出力端子
105:磁気抵抗センサ部
106:セット/リセット回路
107−1:正電源
107−2:負電源
107:両電源
108:クロック
109−1〜109−2:スイッチ
110:検波回路
111:センサユニット
112−1〜112−20:ユニット
201:基板
202:コネクタ
203:アース基板
204:放熱シート
205:放熱板
206:断熱シート
207:カバー

Claims (11)

  1. 磁気抵抗素子をブリッジ接続した複数の磁気抵抗センサ部、
    前記磁気抵抗素子の磁化を反転させるパルス信号であるセットパルスおよびリセットパルスを発生させる複数のセット/リセット回路、
    前記セット/リセット回路が発生させる前記セットパルスおよび前記リセットパルスによって前記磁気抵抗センサ部が出力する交流信号を検波する検波回路、
    前記セット/リセット回路に対して正電圧を供給する正電源、
    前記セット/リセット回路に対して負電圧を供給する負電源、
    を備え、
    前記セットパルスと前記リセットパルスは、互いに反対の極性を有しており、
    前記セット/リセット回路は、前記正電圧が供給された場合と前記負電圧が供給された場合とで互いに反対の極性を有する前記パルス信号を発生させ、
    前記正電源は、前記複数のセット/リセット回路のうちいずれかに対して前記正電圧を供給し、
    前記負電源は、前記複数のセット/リセット回路のうち前記正電源が前記正電圧を供給していないものに対して前記負電圧を供給する
    ことを特徴とする磁気抵抗センサ。
  2. 前記正電源のアース端子と前記負電源のアース端子は、共通の基準電位に対して接続されている
    ことを特徴とする請求項1記載の磁気抵抗センサ。
  3. 前記正電源と前記負電源は、前記正電圧を出力する正端子と前記負電圧を出力する負端子を有する両電源として構成されている
    ことを特徴とする請求項2記載の磁気抵抗センサ。
  4. 前記磁気抵抗センサはさらに、前記磁気抵抗センサ部が複数直列に接続された直列回路を備え、
    前記直列回路の一端は前記正端子に接続され、他端は前記負端子に接続されている
    ことを特徴とする請求項3記載の磁気抵抗センサ。
  5. 前記磁気抵抗センサは、偶数個の前記セット/リセット回路を備え、
    前記正電源は、前記複数のセット/リセット回路のうち半分に対して前記正電圧を供給し、
    前記負電源は、前記複数のセット/リセット回路のうち残りの半分に対して前記負電圧を供給する
    ことを特徴とする請求項1記載の磁気抵抗センサ。
  6. 前記磁気抵抗センサは、奇数個の前記セット/リセット回路を備え、
    前記正電源は、前記セット/リセット回路の総数から1を減算した個数の半分に対して前記正電圧を供給し、または、前記セット/リセット回路の総数に対して1を加算した個数の半分に対して前記正電圧を供給し、
    前記負電源は、前記複数のセット/リセット回路のうち残りに対して前記負電圧を供給する
    ことを特徴とする請求項1記載の磁気抵抗センサ。
  7. 前記正電源の出力可能電圧の定格値の絶対値は、前記負電源の出力可能電圧の定格値の絶対値と同じである
    ことを特徴とする請求項1記載の磁気抵抗センサ。
  8. 磁気抵抗センサを用いて磁気を検出する磁気センサプローブであって、前記磁気抵抗センサは、
    磁気抵抗素子をブリッジ接続した複数の磁気抵抗センサ部、
    前記磁気抵抗素子の磁化を反転させるパルス信号であるセットパルスおよびリセットパルスを発生させる複数のセット/リセット回路、
    前記セット/リセット回路が発生させる前記セットパルスおよび前記リセットパルスによって前記磁気抵抗センサ部が出力する交流信号を検波する検波回路、
    前記セット/リセット回路に対して正電圧を供給する正電源、
    前記セット/リセット回路に対して負電圧を供給する負電源、
    を備え、
    前記セットパルスと前記リセットパルスは、互いに反対の極性を有しており、
    前記セット/リセット回路は、前記正電圧が供給された場合と前記負電圧が供給された場合とで互いに反対の極性を有する前記パルス信号を発生させ、
    前記正電源は、前記複数のセット/リセット回路のうちいずれかに対して前記正電圧を供給し、
    前記負電源は、前記複数のセット/リセット回路のうち前記正電源が前記正電圧を供給していないものに対して前記負電圧を供給する
    ことを特徴とする磁気センサプローブ。
  9. 前記磁気センサプローブは、
    前記磁気抵抗センサを配置する基板、
    前記基板上に形成された金属箔、
    前記磁気抵抗センサを覆うとともに前記磁気抵抗センサから生じる熱を散逸させる放熱シート、
    を備え、
    前記放熱シートは、前記金属箔と接触している
    ことを特徴とする請求項8記載の磁気センサプローブ。
  10. 前記磁気センサプローブはさらに、前記金属箔と接触した放熱板を備える
    ことを特徴とする請求項9記載の磁気センサプローブ。
  11. 前記磁気センサプローブはさらに、
    前記磁気抵抗センサと前記放熱シートを覆うカバー、
    前記カバーと前記放熱シートとの間に配置された断熱シート、
    を備えることを特徴とする請求項10記載の磁気センサプローブ。
JP2016041359A 2016-03-03 2016-03-03 磁気抵抗センサ、磁気センサプローブ Expired - Fee Related JP6471113B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016041359A JP6471113B2 (ja) 2016-03-03 2016-03-03 磁気抵抗センサ、磁気センサプローブ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016041359A JP6471113B2 (ja) 2016-03-03 2016-03-03 磁気抵抗センサ、磁気センサプローブ

Publications (2)

Publication Number Publication Date
JP2017156279A JP2017156279A (ja) 2017-09-07
JP6471113B2 true JP6471113B2 (ja) 2019-02-13

Family

ID=59808723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016041359A Expired - Fee Related JP6471113B2 (ja) 2016-03-03 2016-03-03 磁気抵抗センサ、磁気センサプローブ

Country Status (1)

Country Link
JP (1) JP6471113B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7265543B2 (en) * 2003-04-15 2007-09-04 Honeywell International Inc. Integrated set/reset driver and magneto-resistive sensor
US20150212166A1 (en) * 2012-08-31 2015-07-30 Hitachi, Ltd. Magnetoresistive sensor and gradiometer
JP6089572B2 (ja) * 2012-10-18 2017-03-08 ヤマハ株式会社 磁気抵抗効果素子のリセット回路
US9519034B2 (en) * 2014-05-15 2016-12-13 Everspin Technologies, Inc. Bipolar chopping for 1/F noise and offset reduction in magnetic field sensors

Also Published As

Publication number Publication date
JP2017156279A (ja) 2017-09-07

Similar Documents

Publication Publication Date Title
WO2009107415A1 (ja) 近接検出装置と近接検出方法
CN107112990B (zh) 电容传感器
JP5784107B2 (ja) 探知機
US20180120991A1 (en) Driving circuit and touch display device
JP2013540020A5 (ja)
JP2011003071A (ja) 近接検出装置および近接検出方法
JP2007240202A (ja) 磁気検出装置及びそれを用いた電子方位計
TW201826711A (zh) 高電壓自舉採樣電路
JP6885538B2 (ja) 磁界センサ
JP2018087782A (ja) 直流漏電検出装置、漏電検出装置
RU2011132282A (ru) Дисплейное устройство
JP2006266909A5 (ja)
JP6471113B2 (ja) 磁気抵抗センサ、磁気センサプローブ
JP2015078949A (ja) ホール起電力信号検出回路
CN109313242A (zh) 磁阻抗传感器
WO2014155680A1 (ja) 電圧測定装置
KR20100048060A (ko) 저항 측정장치 및 측정방법
DE69934016D1 (de) Durchführungselement für Mittel- und Hochspannungsanwendungen
JP6202803B2 (ja) 位置測定装置
JP2013053914A (ja) 電流測定装置
RU2447412C2 (ru) Устройство для измерения температуры
WO2017122297A1 (ja) 電子機器及びfa機器
TW201405135A (zh) 功率測試電路
JP2009133672A (ja) 磁界の検出方法、磁界検出用集積回路および磁気センサモジュール
JP6672046B2 (ja) 測定装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190121

R150 Certificate of patent or registration of utility model

Ref document number: 6471113

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees