JP2715997B2 - 磁気センサ - Google Patents
磁気センサInfo
- Publication number
- JP2715997B2 JP2715997B2 JP14930895A JP14930895A JP2715997B2 JP 2715997 B2 JP2715997 B2 JP 2715997B2 JP 14930895 A JP14930895 A JP 14930895A JP 14930895 A JP14930895 A JP 14930895A JP 2715997 B2 JP2715997 B2 JP 2715997B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- magnetic sensor
- bridge
- circuit
- duty ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Measuring Magnetic Variables (AREA)
- Geophysics And Detection Of Objects (AREA)
Description
【０００１】
【産業上の利用分野】本発明は磁気センサに関し、特に
強磁性磁気抵抗素子と波形処理回路を組み合わせた磁気
センサに関する。
強磁性磁気抵抗素子と波形処理回路を組み合わせた磁気
センサに関する。
【０００２】
【従来の技術】従来、回転検出あるいは物体の位置検出
等に用いられる検出装置等には、磁気抵抗素子を備えた
磁気センサが組み込まれている。
等に用いられる検出装置等には、磁気抵抗素子を備えた
磁気センサが組み込まれている。
【０００３】図４は従来の磁気センサの一例を示す切欠
き斜視図である。図４において、従来の磁気センサは磁
気抵抗素子回路１と信号処理回路９を基板上に搭載し、
ボンディングワイヤ１０により端子１１に接続してい
る。そして全体をパッケージ１３で覆っている。なお、
端子１１は電源（＋Ｖｃｃ）端子、ＧＮＤ端子及びセン
サ出力端子を表している。
き斜視図である。図４において、従来の磁気センサは磁
気抵抗素子回路１と信号処理回路９を基板上に搭載し、
ボンディングワイヤ１０により端子１１に接続してい
る。そして全体をパッケージ１３で覆っている。なお、
端子１１は電源（＋Ｖｃｃ）端子、ＧＮＤ端子及びセン
サ出力端子を表している。
【０００４】図５は図４における磁気抵抗素子回路のパ
ターン図である。図５において、従来の磁気センサは磁
気を有する物体より有限の距離を隔てた位置に、連続的
折り返し構造を有し、かつＮｉ−Ｆｅ、Ｎｉ−Ｃｏ、Ｎ
ｉ−Ｆｅ−Ｃｏ等からなる磁気抵抗素子Ｒ１、Ｒ２、Ｒ
３、Ｒ４を直列接続した磁気抵抗素子回路１を備えてい
る。これら磁気抵抗素子Ｒ１〜Ｒ４のそれぞれの接続部
を電源端子Ａ１，磁気抵抗素子回路出力端子Ａ２、Ａ
３、ＧＮＤ端子Ａ４としている。
ターン図である。図５において、従来の磁気センサは磁
気を有する物体より有限の距離を隔てた位置に、連続的
折り返し構造を有し、かつＮｉ−Ｆｅ、Ｎｉ−Ｃｏ、Ｎ
ｉ−Ｆｅ−Ｃｏ等からなる磁気抵抗素子Ｒ１、Ｒ２、Ｒ
３、Ｒ４を直列接続した磁気抵抗素子回路１を備えてい
る。これら磁気抵抗素子Ｒ１〜Ｒ４のそれぞれの接続部
を電源端子Ａ１，磁気抵抗素子回路出力端子Ａ２、Ａ
３、ＧＮＤ端子Ａ４としている。
【０００５】図６は図４に示す磁気センサの回路図であ
る。図６において、この磁気センサ回路は前述した磁気
抵抗素子Ｒ１〜Ｒ４からなる磁気抵抗素子回路１と、こ
の素子回路端子Ａ２、Ａ３からの信号を入力して比較す
る比較器３と、抵抗７とを有している。このように磁気
抵抗素子回路１の出力Ａ２、Ａ３端子間の電位差を増幅
し比較することにより、磁界の方向または有無について
ＯＮ／ＯＦＦ判定を行い、被測定物の移動量、回転数に
比例したパルス数を出力することができる。従って、か
かる磁気センサはカウンタを用いてパルス数等を計数す
ることにより、回転速度検知や位置検出に応用されてい
る。
る。図６において、この磁気センサ回路は前述した磁気
抵抗素子Ｒ１〜Ｒ４からなる磁気抵抗素子回路１と、こ
の素子回路端子Ａ２、Ａ３からの信号を入力して比較す
る比較器３と、抵抗７とを有している。このように磁気
抵抗素子回路１の出力Ａ２、Ａ３端子間の電位差を増幅
し比較することにより、磁界の方向または有無について
ＯＮ／ＯＦＦ判定を行い、被測定物の移動量、回転数に
比例したパルス数を出力することができる。従って、か
かる磁気センサはカウンタを用いてパルス数等を計数す
ることにより、回転速度検知や位置検出に応用されてい
る。
【０００６】
【発明が解決しようとする課題】上述した従来の磁気セ
ンサは、４つの磁気抵抗素子の初期偏差つまり製造上の
誤差によって、抵抗値にばらつきが生じ、無磁界の状態
でもＡ２−Ａ３間にオフセット電圧が生じる。また、こ
れに比較器の入力オフセット電圧が加わり、オフセット
電圧のばらつきはさらに大きくなる。このオフセットに
より、比較器の出力信号のＯＮとＯＦＦのパルス幅の比
（デューティー比）がばらつくこととなる。磁気センサ
の出力は、デジタル回路で信号処理（カウント）される
ため、デューティー比が大き過ぎるもの、あるいは小さ
過ぎるものはサンプリングできないことがあり、特に出
力の周波数が高くなると、デューティー比のばらつきは
重大な欠点となっている。
ンサは、４つの磁気抵抗素子の初期偏差つまり製造上の
誤差によって、抵抗値にばらつきが生じ、無磁界の状態
でもＡ２−Ａ３間にオフセット電圧が生じる。また、こ
れに比較器の入力オフセット電圧が加わり、オフセット
電圧のばらつきはさらに大きくなる。このオフセットに
より、比較器の出力信号のＯＮとＯＦＦのパルス幅の比
（デューティー比）がばらつくこととなる。磁気センサ
の出力は、デジタル回路で信号処理（カウント）される
ため、デューティー比が大き過ぎるもの、あるいは小さ
過ぎるものはサンプリングできないことがあり、特に出
力の周波数が高くなると、デューティー比のばらつきは
重大な欠点となっている。
【０００７】本発明の目的は、上述の欠点を除し、デュ
ーティー比のばらつきの少ない（５０％に近いデューテ
ィー比）磁気センサを提供することにある。
ーティー比のばらつきの少ない（５０％に近いデューテ
ィー比）磁気センサを提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明の磁気センサは、強磁性合金薄膜を基板上に
蒸着またはスパッタリングに堆積し、かつ特定の形状に
パターンニングして形成される複数の磁気抵抗素子から
なる磁気抵抗素子回路と、前記磁気抵抗素子のいずれか
と並列に接続されるトランジスタとの前記複数の磁気抵
抗素子及び前記トランジスタで形成されるブリッジ回路
と、前記ブリッジ回路の出力電圧を比較する増幅器と、
前記増幅器の出力信号の位相を反転させるインバータ回
路と、前記インバータの出力信号及び前記増幅器の出力
信号を積分する２つの平滑回路と前記２つの平滑回路の
出力信号を比較しその差に応じた電圧を前記トランジス
タに供給するバイアス電流調整回路とを備えている。
め、本発明の磁気センサは、強磁性合金薄膜を基板上に
蒸着またはスパッタリングに堆積し、かつ特定の形状に
パターンニングして形成される複数の磁気抵抗素子から
なる磁気抵抗素子回路と、前記磁気抵抗素子のいずれか
と並列に接続されるトランジスタとの前記複数の磁気抵
抗素子及び前記トランジスタで形成されるブリッジ回路
と、前記ブリッジ回路の出力電圧を比較する増幅器と、
前記増幅器の出力信号の位相を反転させるインバータ回
路と、前記インバータの出力信号及び前記増幅器の出力
信号を積分する２つの平滑回路と前記２つの平滑回路の
出力信号を比較しその差に応じた電圧を前記トランジス
タに供給するバイアス電流調整回路とを備えている。
【０００９】
【実施例】次に本発明の一実施例を図面を参照して説明
する。図１は本発明の一実施例を示す磁気センサの回路
図である。図１において、本実施例は、前述した図５の
従来例と同様、磁気抵抗素子（以下、ＭＲ素子と称す）
Ｒ１、Ｒ２、Ｒ３、Ｒ４を同一形状にパターンニング
し、かつタスキ掛けに配置した磁気抵抗素子回路１を有
している。ＭＲ素子のどれか１つと並列に電界効果型ト
ランジスタ（ＦＥＴ）２のソース・ドレインが接続され
ている。この実施例では、ＦＥＴ２はＲ２と並列接続し
ている。またＭＲ素子回路１のＡ２、Ａ３出力を入力し
て増幅するとともに比較する比較器３と、この増幅にヒ
ステリシス幅を与える抵抗７が設けられている。このＭ
Ｒ素子回路１は図面の横方向からの磁界（Ｒ１、Ｒ３パ
ターン幅方向）が加わると、タスキ掛けに配置されたＭ
Ｒ素子Ｒ１とＲ３が同等の抵抗値変動を生ずるという特
性を有する。
する。図１は本発明の一実施例を示す磁気センサの回路
図である。図１において、本実施例は、前述した図５の
従来例と同様、磁気抵抗素子（以下、ＭＲ素子と称す）
Ｒ１、Ｒ２、Ｒ３、Ｒ４を同一形状にパターンニング
し、かつタスキ掛けに配置した磁気抵抗素子回路１を有
している。ＭＲ素子のどれか１つと並列に電界効果型ト
ランジスタ（ＦＥＴ）２のソース・ドレインが接続され
ている。この実施例では、ＦＥＴ２はＲ２と並列接続し
ている。またＭＲ素子回路１のＡ２、Ａ３出力を入力し
て増幅するとともに比較する比較器３と、この増幅にヒ
ステリシス幅を与える抵抗７が設けられている。このＭ
Ｒ素子回路１は図面の横方向からの磁界（Ｒ１、Ｒ３パ
ターン幅方向）が加わると、タスキ掛けに配置されたＭ
Ｒ素子Ｒ１とＲ３が同等の抵抗値変動を生ずるという特
性を有する。
【００１０】また、ＭＲ素子Ｒ２とＲ４はＭＲ素子Ｒ１
とＲ３に対して垂直方向にパターンニングされているた
め、ＭＲ素子Ｒ１、Ｒ３の抵抗変化時に、ＭＲ素子Ｒ
２、Ｒ４の抵抗値は変動しない。この特性により、ＭＲ
素子Ｒ１〜Ｒ４からなるＭＲ素子回路１の出力Ａ２、Ａ
３間に電位差が生じる。
とＲ３に対して垂直方向にパターンニングされているた
め、ＭＲ素子Ｒ１、Ｒ３の抵抗変化時に、ＭＲ素子Ｒ
２、Ｒ４の抵抗値は変動しない。この特性により、ＭＲ
素子Ｒ１〜Ｒ４からなるＭＲ素子回路１の出力Ａ２、Ａ
３間に電位差が生じる。
【００１１】一方ＦＥＴ２はＭＲ素子２と並列接続され
ているため、ソース・ドレイン間のインピーダンスがゲ
ート電圧によって制御され非常に大きくなっているとき
は、ＭＲ素子Ｒ１〜Ｒ４の特性がそのままＡ２、Ａ３の
電位となって表れる。またインピーダンスを下げていく
と、分圧比が変化して、Ａ３の電位を上げることができ
る。
ているため、ソース・ドレイン間のインピーダンスがゲ
ート電圧によって制御され非常に大きくなっているとき
は、ＭＲ素子Ｒ１〜Ｒ４の特性がそのままＡ２、Ａ３の
電位となって表れる。またインピーダンスを下げていく
と、分圧比が変化して、Ａ３の電位を上げることができ
る。
【００１２】また比較器３はＡ２−Ａ３間の電位差を増
幅して、パルス信号として出力端子８に出力する。出力
されたパルス信号はインバータ４及びバッファ５を介し
て、位相が１８０°異なる２つのパルス信号となり、そ
れぞれ平滑回路１４、１５で直流信号に変換される。出
力パルス信号はＯＮ／ＯＦＦの時間の比（デューティー
比）が１：１（５０％）であることが理想である。従っ
て平滑回路の出力する直流電圧の差が小さい程、デュー
ティー比が５０％に近くなる。バイアス電流調整回路１
１はこの電圧差をゼロにするように、ＦＥＴ２のゲート
電圧を制御する。具体的には、平滑回路１４および１５
の出力を比較器で比較し、その出力によりＦＥＴ２を制
御する。すなわち、デューティー比が５０％より高い
と、インバータ４の出力がバッファ５の出力より低くな
り、比較器の出力電圧が下がる。これにより、ＦＥＴ２
のＦＥＴ２のドレイン−ソース間のインピーダンスが上
昇しＡ３の電位が差がり、デューティー比を小さくする
ようＯＮ時間が短くなる。デューティー比が下がると、
これとは逆にインピーダンスが下がり、Ａ３の電位が上
がり、ＯＮ時間が長くなる。
幅して、パルス信号として出力端子８に出力する。出力
されたパルス信号はインバータ４及びバッファ５を介し
て、位相が１８０°異なる２つのパルス信号となり、そ
れぞれ平滑回路１４、１５で直流信号に変換される。出
力パルス信号はＯＮ／ＯＦＦの時間の比（デューティー
比）が１：１（５０％）であることが理想である。従っ
て平滑回路の出力する直流電圧の差が小さい程、デュー
ティー比が５０％に近くなる。バイアス電流調整回路１
１はこの電圧差をゼロにするように、ＦＥＴ２のゲート
電圧を制御する。具体的には、平滑回路１４および１５
の出力を比較器で比較し、その出力によりＦＥＴ２を制
御する。すなわち、デューティー比が５０％より高い
と、インバータ４の出力がバッファ５の出力より低くな
り、比較器の出力電圧が下がる。これにより、ＦＥＴ２
のＦＥＴ２のドレイン−ソース間のインピーダンスが上
昇しＡ３の電位が差がり、デューティー比を小さくする
ようＯＮ時間が短くなる。デューティー比が下がると、
これとは逆にインピーダンスが下がり、Ａ３の電位が上
がり、ＯＮ時間が長くなる。
【００１３】このようにＦＥＴのゲート電圧の制御で、
ＭＲセンサの動作中、常にデューティー比を５０％に近
い値にできる。
ＭＲセンサの動作中、常にデューティー比を５０％に近
い値にできる。
【００１４】次に本発明の第２の実施例について説明す
る。図２は本発明の第２の実施例を示す磁気センサの回
路図である。第１の実施例のＲ２に付加したＦＥＴ２に
加えて、Ｒ２とタスキ掛けの位置にあるＲ４にも並列に
ＦＥＴ１６を接続する。ＦＥＴ２とＦＥＴ１６が同時に
インピーダンス変化をすることで、Ａ２−Ａ３間の電位
の可変幅が広がる。
る。図２は本発明の第２の実施例を示す磁気センサの回
路図である。第１の実施例のＲ２に付加したＦＥＴ２に
加えて、Ｒ２とタスキ掛けの位置にあるＲ４にも並列に
ＦＥＴ１６を接続する。ＦＥＴ２とＦＥＴ１６が同時に
インピーダンス変化をすることで、Ａ２−Ａ３間の電位
の可変幅が広がる。
【００１５】次に本発明の第３の実施例について説明す
る。図３は本説明の第３の実施例を示す磁気センサの回
路図である。第１の実施例の平滑回路１４または１５の
出力と比較器１８を接続し、比較器１８の他の入力端子
には基準電圧１７を入力する。比較器の出力はバイアス
電流調整回路１１ＡをＯＮ／ＯＦＦするように接続され
る。この実施例は次の機能を有する。第１の実施例で
は、出力周波数が極めて低い時に、パルス信号が平滑で
きないため、平滑回路１４、１５の出力が交互にその大
きさを入れ替えるため、バイアス電流調整回路１１もそ
れに追従して動作するため、回路全体が誤動作してしま
う。また低周波を出力している時は、サンプリングタイ
ムに余裕があるため、出力のデューティー比にばらつき
があっても、次段に接続されるデジタル回路への影響は
ない。従ってこの実施例では、低周波時にバイアス電流
調整回路をＯＦＦする機能を付加して、低周波から高周
波まで安定な動作を実現する。なお、バイアス調整回路
１１Ａは、図１、２で使用したバイアス調整回路１１と
比較器１８の出力で動作するスイッチから構成できる。
る。図３は本説明の第３の実施例を示す磁気センサの回
路図である。第１の実施例の平滑回路１４または１５の
出力と比較器１８を接続し、比較器１８の他の入力端子
には基準電圧１７を入力する。比較器の出力はバイアス
電流調整回路１１ＡをＯＮ／ＯＦＦするように接続され
る。この実施例は次の機能を有する。第１の実施例で
は、出力周波数が極めて低い時に、パルス信号が平滑で
きないため、平滑回路１４、１５の出力が交互にその大
きさを入れ替えるため、バイアス電流調整回路１１もそ
れに追従して動作するため、回路全体が誤動作してしま
う。また低周波を出力している時は、サンプリングタイ
ムに余裕があるため、出力のデューティー比にばらつき
があっても、次段に接続されるデジタル回路への影響は
ない。従ってこの実施例では、低周波時にバイアス電流
調整回路をＯＦＦする機能を付加して、低周波から高周
波まで安定な動作を実現する。なお、バイアス調整回路
１１Ａは、図１、２で使用したバイアス調整回路１１と
比較器１８の出力で動作するスイッチから構成できる。
【００１６】
【発明の効果】以上説明したように本発明は、磁気抵抗
素子回路の比較後のパルス信号のＯＮ時間とＯＦＦ時間
を平滑回路を用いることで、直流電圧として比較して、
この差が最小になるように、磁気抵抗素子と並列接続し
たトランジスタのインピーダンスをコントロールするこ
とで、後処理回路が最も読み取りやすい、デューティー
比５０％に近い出力信号を得ることが可能となる。
素子回路の比較後のパルス信号のＯＮ時間とＯＦＦ時間
を平滑回路を用いることで、直流電圧として比較して、
この差が最小になるように、磁気抵抗素子と並列接続し
たトランジスタのインピーダンスをコントロールするこ
とで、後処理回路が最も読み取りやすい、デューティー
比５０％に近い出力信号を得ることが可能となる。
【図１】本発明の第１の実施例の磁気センサの回路図。
【図２】本発明の第２の実施例の磁気センサの回路図。
【図３】本発明の第３の実施例の磁気センサの回路図。
【図４】従来例の切欠き斜視図。
【図５】磁気抵抗素子回路のパターン図。
【図６】従来例の磁気センサの回路図。
１ 磁気抵抗素子回路 ２ トランジスタ ３ 比較器 ４ インバータ ５ バッファ ６ 電源 ７ 抵抗 ８ 出力端子 ９ 信号処理回路 １０ ボンディングワイヤ １１ 端子 １２ 基板 １３ パッケージ １４ 平滑回路 １５ 平滑回路 １６ トランジスタ １７ 基準電圧 １８ 比較器
Claims (7)
- 【請求項１】 強磁性合金薄膜を基板上に堆積し、かつ
特定の形状にパターンニングして形成される複数の磁気
抵抗素子からなる磁気抵抗素子回路と、 前記磁気抵抗素子のいずれかと並列に接続されるトラン
ジスタと、 前記複数の磁気抵抗素子及び前記トランジスタで形成さ
れるブリッジ回路と、 前記ブリッジ回路の出力電圧を比較する増幅器と、 前記増幅器の出力信号の位相を反転させるインバータ回
路と、 前記インバータの出力信号及び前記増幅器の出力信号を
積分する２つの平滑回路と、 前記２つの平滑回路の出力信号を比較してその差に応じ
た電圧を前記トランジスタに供給するバイアス電流調整
回路とを備えることを特徴とする磁気センサ。 - 【請求項２】 請求項１の磁気センサにおいて、同時に
抵抗変動する同一方向にパターニングされた２ケ所の前
記磁気抵抗素子にそれぞれトランジスタを並列接続する
ことを特徴とする磁気センサ。 - 【請求項３】 磁気抵抗素子から構成されたブリッジ回
路と、このブリッジを構成する１つの素子に接続され、
制御信号に応答して前記ブリッジを構成する１つの素子
の抵抗を調整する抵抗調整手段と、前記ブリッジ出力の
デューティ比を検出し、デューティ比検出信号を前記抵
抗調整手段に前記制御信号として供給するデューティ比
制御手段とから構成されたことを特徴とする磁気セン
サ。 - 【請求項４】 前記抵抗調整手段が、ＦＥＴから構成さ
れた請求項３記載の磁気センサ。 - 【請求項５】 前記デューティ比検出手段が、前記ブリ
ッジ出力を比較する比較器から構成された請求項３記載
の磁気センサ。 - 【請求項６】 前記ブリッジを構成する素子のうち、前
記抵抗調整手段が接続されていない素子の１つに第２の
抵抗調整手段を設けるとともに前記第２の抵抗調整手段
を前記制御信号で制御することを特徴とする請求項３記
載の磁気センサ。 - 【請求項７】 前記ブリッジ出力と基準電圧とを比較す
る比較器を設け、この比較器の出力により前記デューテ
ィ比検出手段の出力をオン・オフ制御することを特徴と
する請求項３記載の磁気センサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14930895A JP2715997B2 (ja) | 1995-06-16 | 1995-06-16 | 磁気センサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14930895A JP2715997B2 (ja) | 1995-06-16 | 1995-06-16 | 磁気センサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH095413A JPH095413A (ja) | 1997-01-10 |
| JP2715997B2 true JP2715997B2 (ja) | 1998-02-18 |
Family
ID=15472297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14930895A Expired - Lifetime JP2715997B2 (ja) | 1995-06-16 | 1995-06-16 | 磁気センサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2715997B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2363462B (en) * | 2000-06-13 | 2004-12-01 | Nicholas Robert Shephard | Position location apparatus |
| JP4521808B2 (ja) | 2004-03-15 | 2010-08-11 | ハイデンハイン株式会社 | エンコーダ |
| DE102009057107B4 (de) * | 2009-12-04 | 2011-11-10 | Micronas Gmbh | Verfahren und Schaltungsanordnung zum Steuern von Schalttransistoren einer integrierten Schaltung |
| EP3467529B1 (en) | 2016-05-24 | 2021-12-01 | TDK Corporation | Magnetic sensor |
-
1995
- 1995-06-16 JP JP14930895A patent/JP2715997B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH095413A (ja) | 1997-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6169396B1 (en) | Sensing device for detecting change in an applied magnetic field achieving high accuracy by improved configuration | |
| US5844427A (en) | Monolithic integrated sensor circuit | |
| JP2574659B2 (ja) | 高出力電圧スイングを有する温度補償された磁気抵抗センサ回路 | |
| EP0539081B1 (en) | Current sensor system or a method for current detection | |
| US6107793A (en) | Magnetic sensing device unaffected by positioning error of magnetic field sensing elements | |
| US20020030487A1 (en) | Magnetic detection device | |
| US20220317210A1 (en) | Current sensor, magnetic sensor and circuit | |
| JPH03187002A (ja) | 磁気抵抗エレメントが発生する信号の増幅回路 | |
| JPH10332722A (ja) | 回転速度検出装置 | |
| US6014023A (en) | High resolution magnetoresistance sensing device with accurate placement of inducing and detecting elements | |
| JP2715997B2 (ja) | 磁気センサ | |
| JP2010223862A (ja) | 磁気センサ | |
| JPS61237062A (ja) | 感磁性センサ抵抗を有する集積化回転数センサ | |
| JP7119633B2 (ja) | 磁気センサ | |
| JPH0943327A (ja) | 磁気抵抗効果電流センサ | |
| EP0884602B1 (en) | Low noise preamplifier for a magnetoresistive data transducer | |
| JP2888074B2 (ja) | 磁気抵抗素子 | |
| JP4678085B2 (ja) | 磁性体検出器 | |
| JPH04191685A (ja) | 磁界センサ | |
| JPH03137583A (ja) | 磁場検出回路 | |
| JPH05273320A (ja) | 磁気センサ | |
| JP2685489B2 (ja) | 磁気的に位置や速度を検出する装置 | |
| Konno et al. | Integrated ferromagnetic MR sensors | |
| JP2627541B2 (ja) | 磁気抵抗素子 | |
| JP2707850B2 (ja) | 磁気抵抗素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971007 |