JPS61226982A - ハイブリツド・ホ−ルｉｃ - Google Patents
ハイブリツド・ホ−ルｉｃInfo
- Publication number
- JPS61226982A JPS61226982A JP60068672A JP6867285A JPS61226982A JP S61226982 A JPS61226982 A JP S61226982A JP 60068672 A JP60068672 A JP 60068672A JP 6867285 A JP6867285 A JP 6867285A JP S61226982 A JPS61226982 A JP S61226982A
- Authority
- JP
- Japan
- Prior art keywords
- hall element
- output
- hall
- circuit
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 150000001875 compounds Chemical class 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 230000003321 amplification Effects 0.000 claims abstract description 12
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 12
- 239000004020 conductor Substances 0.000 claims abstract description 3
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 230000035945 sensitivity Effects 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 abstract 1
- 230000004907 flux Effects 0.000 description 12
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 9
- 239000000463 material Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000005355 Hall effect Effects 0.000 description 1
- 241000283973 Oryctolagus cuniculus Species 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/101—Semiconductor Hall-effect devices
Landscapes
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、磁電変換素子としてのホール素子を有するハ
イブリッド・ホールＩＣに関するものである。
イブリッド・ホールＩＣに関するものである。
［従来の技術］
一般に、ホール効果を利用した磁電変換素子は、大別す
ると、受感部にｒｎｓｂ、ＧａＡｓ 、 ＩｎＡｓ、Ｇ
ｅ等を用いた、ディスクリートのホール素子と、Ｓｉの
受感部と増幅部等の機能回路とをＩＣ化したホールＩＣ
とに分けられる。さらに、ホールＩＣには、磁束密度に
比例した出力が得られるアナログ型と、磁束密度の増減
によって出力がオン会オフするディジタル型とがある。
ると、受感部にｒｎｓｂ、ＧａＡｓ 、 ＩｎＡｓ、Ｇ
ｅ等を用いた、ディスクリートのホール素子と、Ｓｉの
受感部と増幅部等の機能回路とをＩＣ化したホールＩＣ
とに分けられる。さらに、ホールＩＣには、磁束密度に
比例した出力が得られるアナログ型と、磁束密度の増減
によって出力がオン会オフするディジタル型とがある。
アナログ型ホールＩＣにおいては、受感部のほかに増幅
器が集積されており、他方、ディジタル型ホールＩＣに
は、受感部と増幅器に加えてシュミット・トリガ回路な
どのヒステリシス回路と出力バッファ回路が内蔵されて
いる。
器が集積されており、他方、ディジタル型ホールＩＣに
は、受感部と増幅器に加えてシュミット・トリガ回路な
どのヒステリシス回路と出力バッファ回路が内蔵されて
いる。
［発明が解決しようとする問題点］
ディジタル型の出力を得るためには、上述したようにヒ
ステリシス回路が必要であり、また、ホール素子単独で
センサを構成する場合には演算増幅器ＩＣ等が必要とな
り、いずれの場合にも２個以上の個別部品が必要となる
。したがって、以上のように２個以上の個別部品を必要
とすることにより、実装面積が拡大され、あるいは取付
は配線の煩雑さが生じる。
ステリシス回路が必要であり、また、ホール素子単独で
センサを構成する場合には演算増幅器ＩＣ等が必要とな
り、いずれの場合にも２個以上の個別部品が必要となる
。したがって、以上のように２個以上の個別部品を必要
とすることにより、実装面積が拡大され、あるいは取付
は配線の煩雑さが生じる。
また、ホールＩＣは、受感部をＳｉで構成するので、Ｉ
ｎＳｂ等の化合物半導体に比べ移動度が低く、基本的に
感度が低くなり、たとえ増幅してもＳ／Ｎ比は低い。さ
らにまた、オン会オフする動作磁束密度の温度特性は、
一般に、正の温度係数を持ち、高温になると動作磁束密
度が高くなる。−緒に用いられる磁石の磁束密度は負の
温度係数を有するので、両者を組合わせたシステムとし
ては、更に温度特性は悪くなる。そこで、ディスクリー
トのホール素子の温度特性を補償する回路を付加するこ
とが考えられるが、その場合には実装面積がさらに大き
くなる。シリコンホールＩＧのホール素子部を従来の温
度補償回路で補償する場合には、ＩＣの素子数が増え、
チップ面積が大きくなる。
ｎＳｂ等の化合物半導体に比べ移動度が低く、基本的に
感度が低くなり、たとえ増幅してもＳ／Ｎ比は低い。さ
らにまた、オン会オフする動作磁束密度の温度特性は、
一般に、正の温度係数を持ち、高温になると動作磁束密
度が高くなる。−緒に用いられる磁石の磁束密度は負の
温度係数を有するので、両者を組合わせたシステムとし
ては、更に温度特性は悪くなる。そこで、ディスクリー
トのホール素子の温度特性を補償する回路を付加するこ
とが考えられるが、その場合には実装面積がさらに大き
くなる。シリコンホールＩＧのホール素子部を従来の温
度補償回路で補償する場合には、ＩＣの素子数が増え、
チップ面積が大きくなる。
［問題点を解決するための手段］
そこで、本発明の目的は、高感度かつ高Ｓ／Ｎ比を有す
るＩｎＳｂ等の化合物半導体ホールを用い、その温度特
性の特長を適切に利用して構成したハイブリッドφホー
ルＩＣを提供することにある。
るＩｎＳｂ等の化合物半導体ホールを用い、その温度特
性の特長を適切に利用して構成したハイブリッドφホー
ルＩＣを提供することにある。
このような目的を達成するために、本発明の第１の形態
では、化合物半導体により構成したホール素子と、ホー
ル素子からの出力を処理する回路を構成した集積回路と
を基体上に共通に配置し、その基体および集積回路に対
する外部接続導体を１つのパッケージ内に収容したこと
を特徴とする。
では、化合物半導体により構成したホール素子と、ホー
ル素子からの出力を処理する回路を構成した集積回路と
を基体上に共通に配置し、その基体および集積回路に対
する外部接続導体を１つのパッケージ内に収容したこと
を特徴とする。
本発明の第２の形態では、化合物半導体により構成した
ホール素子と、ホール素子からの出力を増幅する増幅回
路を構成する集積回路とを１つのパッケージ内に収容し
、増幅回路は演算増幅器を有し、その入力端子を入力直
列抵抗ＲＳを介してホール素子に接続すると共に、演算
増幅器の出力端子と一方の入力端子との間に帰還抵抗Ｒ
Ｆを接続し、増幅回路の増幅度Ａを Ａ ＝ Ｒｐ ／ （ＲＨ十ＲＳ） ＲＨ：ホール素子の出力抵抗に定め たことを特徴とする。
ホール素子と、ホール素子からの出力を増幅する増幅回
路を構成する集積回路とを１つのパッケージ内に収容し
、増幅回路は演算増幅器を有し、その入力端子を入力直
列抵抗ＲＳを介してホール素子に接続すると共に、演算
増幅器の出力端子と一方の入力端子との間に帰還抵抗Ｒ
Ｆを接続し、増幅回路の増幅度Ａを Ａ ＝ Ｒｐ ／ （ＲＨ十ＲＳ） ＲＨ：ホール素子の出力抵抗に定め たことを特徴とする。
本発明の第３の形態では、化合物半導体により構成した
ホール素子と、ヒステリシスを有し、ホール素子からの
出力がしきい値電圧ＶＴ、を越えるか否かに応じてディ
ジタル出力に変換する変換回路を構成する集積回路とを
１つのパッケージ内に収容し、変換回路は演算増幅器を
有し、その入力端子を入力直列抵抗ＲＳを介してホール
素子に接続すると共に、演算増幅器の出力端子と一方の
入力端子との間に帰還抵抗ＲＦを接続し、しきい値電圧
ＶＴ、を ＲＨ：ホール素子の出力抵抗 に定めたことを特徴とする。
ホール素子と、ヒステリシスを有し、ホール素子からの
出力がしきい値電圧ＶＴ、を越えるか否かに応じてディ
ジタル出力に変換する変換回路を構成する集積回路とを
１つのパッケージ内に収容し、変換回路は演算増幅器を
有し、その入力端子を入力直列抵抗ＲＳを介してホール
素子に接続すると共に、演算増幅器の出力端子と一方の
入力端子との間に帰還抵抗ＲＦを接続し、しきい値電圧
ＶＴ、を ＲＨ：ホール素子の出力抵抗 に定めたことを特徴とする。
［作 用］
本発明によれば、ホール素子をＩｎＳｂなどのように高
感度かつ高ＳＮ比であり、しかも温度特性の良好な化合
物半導体で構成すると共に、増幅やＡ／Ｄ変換などの機
能回路はＩＣの形態でＳｉ基板上に形成し、両者を１つ
のアイランド上に混成した形で同一パッケージ内に収容
したので、高感度かつ高ＳＮ比のホール検出出力を良好
な温度特性で得ることができる。
感度かつ高ＳＮ比であり、しかも温度特性の良好な化合
物半導体で構成すると共に、増幅やＡ／Ｄ変換などの機
能回路はＩＣの形態でＳｉ基板上に形成し、両者を１つ
のアイランド上に混成した形で同一パッケージ内に収容
したので、高感度かつ高ＳＮ比のホール検出出力を良好
な温度特性で得ることができる。
さらに、定電流駆動の場合には、ホール素子の出力抵抗
Ｒ）ｌを機能回路の入力抵抗の一部分となし、帰還抵抗
Ｒ，との間に上述したような各式に従って適切な関係が
得られるようにすることにより温度特性を一層良好にす
ることができると共に、入力抵抗ＲＳの調節により所望
の温度特性を実現するようにすることもできる。
Ｒ）ｌを機能回路の入力抵抗の一部分となし、帰還抵抗
Ｒ，との間に上述したような各式に従って適切な関係が
得られるようにすることにより温度特性を一層良好にす
ることができると共に、入力抵抗ＲＳの調節により所望
の温度特性を実現するようにすることもできる。
［実施例］
以下に図面を参照して本発明の詳細な説明する。
化合物半導体ホール素子を定電源駆動する場合、たとえ
ばＩｎＳｂホール素子の場合には、室温付近においてす
でに真性状態にあり、ホール素子の出力抵抗値は次式の
ような温度特性を示す。
ばＩｎＳｂホール素子の場合には、室温付近においてす
でに真性状態にあり、ホール素子の出力抵抗値は次式の
ような温度特性を示す。
ＲＨｏｃＲ，ｅ＋＋ｐ（Ｅｇ／ ２ ｋＴ） ・−・（
１）ｋ：ポルツマン定数 Ｔ：温度 Ｅｇ：バンドギャップ ＲＯ：ホール素子の材料、形状により定められる定数 また、定電流駆動時の出力ホール電圧ＶＨ（Ｌ）も同様
に ＶＨ（ｚ） ６ｃＶＨＯｅｘｐ（Ｅｇ／ ２ ｋＴ）
−（２）ＶＨＱ ：定数 の温度特性を示す。この場合の本発明の回路構成の２例
を第１図および第２図に示す。
１）ｋ：ポルツマン定数 Ｔ：温度 Ｅｇ：バンドギャップ ＲＯ：ホール素子の材料、形状により定められる定数 また、定電流駆動時の出力ホール電圧ＶＨ（Ｌ）も同様
に ＶＨ（ｚ） ６ｃＶＨＯｅｘｐ（Ｅｇ／ ２ ｋＴ）
−（２）ＶＨＱ ：定数 の温度特性を示す。この場合の本発明の回路構成の２例
を第１図および第２図に示す。
第１図はホール素子出力を単に増幅する場合のハイブリ
ッドｅホールＩＣの一例を示し、ここで、旧はＩｎＳｂ
などの化合物半導体ホール素子、ＣＣＩは定電流源、Ｏ
ＰＩは演算増幅器であり、ホール素子旧の出力を入力直
列抵抗ＲＳを介して演算増幅器０Ｐ１の（＋）および（
−）入力端子に供給する。
ッドｅホールＩＣの一例を示し、ここで、旧はＩｎＳｂ
などの化合物半導体ホール素子、ＣＣＩは定電流源、Ｏ
ＰＩは演算増幅器であり、ホール素子旧の出力を入力直
列抵抗ＲＳを介して演算増幅器０Ｐ１の（＋）および（
−）入力端子に供給する。
演算増幅器ＯＰＩの出力端子Ｔ１と（−）入力端子との
間に帰還抵抗ＲＦを接続して増幅回路を構成する。実際
には、この抵抗Ｒｐはシリコンの拡散抵抗として形成で
きる。演算増幅器ＯＰ１の増幅度Ａは次式で表わされる
。
間に帰還抵抗ＲＦを接続して増幅回路を構成する。実際
には、この抵抗Ｒｐはシリコンの拡散抵抗として形成で
きる。演算増幅器ＯＰ１の増幅度Ａは次式で表わされる
。
Ａ ＝ Ｒｐ ／ （Ｒ８＋ ＲＨ） ・・・（
３）ここで、ＲＳ＝Ｏにすると、（１）式と（３）式と
から、 Ａ ｏｃＲｐ ／ Ｒｏ ｅｘｐ（Ｅｇ／ ２ ｋＴ）
・−（４）となる。（２）式と（４）式とか
ら、 ＶＨ（ｉ） ＊ Ａ■ＶＨｏ・ ＲＨ／ Ｒｏ −
（５）となり、定電流駆動時の出力ホール電圧ＶＨ（Ｌ
＞と増幅度Ａとの積、すなわち出力端子ＴＩから取り出
される増幅出力には、基本的には温度依存性がなくなる
ことがわかる。
３）ここで、ＲＳ＝Ｏにすると、（１）式と（３）式と
から、 Ａ ｏｃＲｐ ／ Ｒｏ ｅｘｐ（Ｅｇ／ ２ ｋＴ）
・−（４）となる。（２）式と（４）式とか
ら、 ＶＨ（ｉ） ＊ Ａ■ＶＨｏ・ ＲＨ／ Ｒｏ −
（５）となり、定電流駆動時の出力ホール電圧ＶＨ（Ｌ
＞と増幅度Ａとの積、すなわち出力端子ＴＩから取り出
される増幅出力には、基本的には温度依存性がなくなる
ことがわかる。
第２図はホール素子出力をヒステリシス特性をもってＡ
／Ｄ変換する場合の本発明ハイブリッド・ホールＩＣの
一例を示し、ここで第１図と同様の個所には同一符号を
付すことにする。本例では、帰還抵抗ＲＦを出力端子Ｔ
１と（＋）入力端子との間に接続して正帰還をかけるこ
とにより、ある基準電圧、すなわちしきい値電圧を中心
に不感帯をもつシュミット舎トリガ回路を構成する。か
かるしきい値電圧ＶＴＨは次式で与えられる。
／Ｄ変換する場合の本発明ハイブリッド・ホールＩＣの
一例を示し、ここで第１図と同様の個所には同一符号を
付すことにする。本例では、帰還抵抗ＲＦを出力端子Ｔ
１と（＋）入力端子との間に接続して正帰還をかけるこ
とにより、ある基準電圧、すなわちしきい値電圧を中心
に不感帯をもつシュミット舎トリガ回路を構成する。か
かるしきい値電圧ＶＴＨは次式で与えられる。
ＶＴＨＯＣ（ＲＨ＋Ｒ８） ／（ＲＨ＋Ｒ８＋ Ｒｐ
） ・”（１３）ここで、ＲＳ＝Ｏにすると、 ＶＴ）Ｉ侃ＲＨ／ （ＲＨ＋ Ｒｐ ） ・・・（
７）となり、この式に（１）式を代入すると、となる。
） ・”（１３）ここで、ＲＳ＝Ｏにすると、 ＶＴ）Ｉ侃ＲＨ／ （ＲＨ＋ Ｒｐ ） ・・・（
７）となり、この式に（１）式を代入すると、となる。
ホール素子の動作磁束密度Ｂｏｐは、Ｂｏｐ ｏｃ
ＶＴＨ／ ＶＨ（ｉ＋
・・・ （９）となるので、この（８）式に
（８）式および（２）式を代入して、 が得られる。ここで、 Ｒｐ ＞ ＲＨに定めることに
７−′ よって、 Ｂｏｐ ｃ＜ Ｒｏ ／（Ｒｐ ・Ｖ＋ｏ） （１
１）となり、Ｂｏｐの温度依存性はほぼ無視することが
でき、したがって、温度に依存しない出力を得ることが
できる。
ＶＴＨ／ ＶＨ（ｉ＋
・・・ （９）となるので、この（８）式に
（８）式および（２）式を代入して、 が得られる。ここで、 Ｒｐ ＞ ＲＨに定めることに
７−′ よって、 Ｂｏｐ ｃ＜ Ｒｏ ／（Ｒｐ ・Ｖ＋ｏ） （１
１）となり、Ｂｏｐの温度依存性はほぼ無視することが
でき、したがって、温度に依存しない出力を得ることが
できる。
以上のような定電流駆動の場合に、その電流が完全に定
電流でなくとも、温度特性は、上述したところと同様に
大きく改善できる。しかも、ホール素子の出力抵抗ＲＭ
をそのままＩＣ部分と共有することができ、その場合の
出力には温度依存性がないので、ホール素子と同一温度
特性を有する材料でＩＣ部分を形成する必要はない。た
だし、両者を同一材料で形成してもよいことは勿論であ
る。
電流でなくとも、温度特性は、上述したところと同様に
大きく改善できる。しかも、ホール素子の出力抵抗ＲＭ
をそのままＩＣ部分と共有することができ、その場合の
出力には温度依存性がないので、ホール素子と同一温度
特性を有する材料でＩＣ部分を形成する必要はない。た
だし、両者を同一材料で形成してもよいことは勿論であ
る。
また、ＩｎＳｂによるホール素子の内部抵抗はＳｉに比
べて低いので、このホール素子に定電流を供給する定電
流源ＣＣＩは簡単な回路構成とすることができる。たと
えば、直流電源に対してホール素子と直列に抵抗を接続
すればよい。
べて低いので、このホール素子に定電流を供給する定電
流源ＣＣＩは簡単な回路構成とすることができる。たと
えば、直流電源に対してホール素子と直列に抵抗を接続
すればよい。
次に、本発明における定電圧駆動の場合の実施例を第３
図および第４図に示す。第３図および第４図において、
第１図および第２図と同様の個所には同一の符号を付す
ことにする。
図および第４図に示す。第３図および第４図において、
第１図および第２図と同様の個所には同一の符号を付す
ことにする。
第３図において、Ｃｖｌは定電圧源を示し、この定電圧
源ＣＶ１による所定の一定電圧をホール素子旧に印加す
る。本例における演算増幅器ＯＰＩは抵抗ＲＳおよびＲ
Ｆと共に増幅回路を構成する。
源ＣＶ１による所定の一定電圧をホール素子旧に印加す
る。本例における演算増幅器ＯＰＩは抵抗ＲＳおよびＲ
Ｆと共に増幅回路を構成する。
定電圧駆動の場合の出力ホール電圧Ｖ Ｈｉ）は、ＶＨ
（１，） くｘ＝ ｇ ｅ Ｂ ＊ Ｖ
ｉｎ −−・ （１２）ル：移動
度 Ｂ：入力磁束密度 Ｖｉｎ ：入力電圧 となり、移動度用の温度特性にのみ依存することがわか
る。ホール素子としてＩｎＳｂなどの化合物半導体を用
いるときには、その材料の移動度ｐの温度特性は、シリ
コンの場合に比べてすぐれており、本例のようにホール
素子旧を定電圧駆動することにより、出力ホール電圧Ｖ
Ｈ（Ｖ）として、温度に対する変化の少ない値を得るこ
とができる。
（１，） くｘ＝ ｇ ｅ Ｂ ＊ Ｖ
ｉｎ −−・ （１２）ル：移動
度 Ｂ：入力磁束密度 Ｖｉｎ ：入力電圧 となり、移動度用の温度特性にのみ依存することがわか
る。ホール素子としてＩｎＳｂなどの化合物半導体を用
いるときには、その材料の移動度ｐの温度特性は、シリ
コンの場合に比べてすぐれており、本例のようにホール
素子旧を定電圧駆動することにより、出力ホール電圧Ｖ
Ｈ（Ｖ）として、温度に対する変化の少ない値を得るこ
とができる。
第４図の例では、演算増幅器ＯＰＩは抵抗ＲＳおよびＲ
，と共にシュミットΦトリガ回路を構成す１す るが、本例の場合にも（１２）式の出力ホール電圧ＶＨ
（’Ｚｌ−、ｌが得られ、したがって温度特性のすぐれ
た出力が得られる。
，と共にシュミットΦトリガ回路を構成す１す るが、本例の場合にも（１２）式の出力ホール電圧ＶＨ
（’Ｚｌ−、ｌが得られ、したがって温度特性のすぐれ
た出力が得られる。
このように、本発明では、受感部としてＩｎＳｂ等の化
合物半導体ホール素子を用い、このホール素子とＩＣ部
分とをハイブリッド構成とするので、定電流駆動あるい
は定電圧駆動のいずれかにあっても、動作磁束密度の温
度特性が改善され、回路定数に応じた所定の温度特性を
有することができる。さらに、従来のＳｉのホールＩＣ
に比べて、感度およびＳ／Ｎ比が高く、しかもまた、ホ
ール素子の感度調節により動作磁束密度のバラツキを少
なくすることもできる。
合物半導体ホール素子を用い、このホール素子とＩＣ部
分とをハイブリッド構成とするので、定電流駆動あるい
は定電圧駆動のいずれかにあっても、動作磁束密度の温
度特性が改善され、回路定数に応じた所定の温度特性を
有することができる。さらに、従来のＳｉのホールＩＣ
に比べて、感度およびＳ／Ｎ比が高く、しかもまた、ホ
ール素子の感度調節により動作磁束密度のバラツキを少
なくすることもできる。
本発明ハイブリッドホール■Ｃの具体的な製造法の一例
を第５図に示す。ここで、化合物半導体ホール素子１１
および演算増幅器などを含むＩＣ１２を基体、たとえば
１つのアイランド（台座）１３ヘグイポンドし、その後
ワイヤーボンドでホール素子１１、ＩＣ１２およびリー
ド１４を相互に接続する。ついで、これら各部１１〜１
４を公知のプロセスによりモールド成形し、モールドケ
ースなどのパッケージ１５に収容されたハイブリッド争
ホールＩＣを得る。
を第５図に示す。ここで、化合物半導体ホール素子１１
および演算増幅器などを含むＩＣ１２を基体、たとえば
１つのアイランド（台座）１３ヘグイポンドし、その後
ワイヤーボンドでホール素子１１、ＩＣ１２およびリー
ド１４を相互に接続する。ついで、これら各部１１〜１
４を公知のプロセスによりモールド成形し、モールドケ
ースなどのパッケージ１５に収容されたハイブリッド争
ホールＩＣを得る。
本発明ハイブリッド・ホールがＩＣの一例としてＩｎＳ
ｂホール素子を用いた場合の温度特性を、従来の場合と
対比して第６図に示す。ここで、曲線Ｉは従来の定電流
駆動で温度補償のない場合、曲線■は従来のＳｉによる
ホールＩＣの場合、曲線■は本発明による定電圧駆動の
場合、曲線■は本発明による定電流駆動で温度補償のあ
る場合を示す。
ｂホール素子を用いた場合の温度特性を、従来の場合と
対比して第６図に示す。ここで、曲線Ｉは従来の定電流
駆動で温度補償のない場合、曲線■は従来のＳｉによる
ホールＩＣの場合、曲線■は本発明による定電圧駆動の
場合、曲線■は本発明による定電流駆動で温度補償のあ
る場合を示す。
従来のＳｉのホールＩＣについては、動作磁束密度の温
度特性の係数が約０．５〜０．７％／℃であるのに対し
て、本発明における定電圧駆動では０．３％／℃と小さ
くなる。さらに、本発明における定電流に近い駆動では
温度補償により−０，８％／”Ｃとなり、従来の温度補
償のない定電流駆動の場合には２．０％／’０であるの
に対比して大きく改善されていることが分かる。系に用
いられる磁石の磁束密度の温度係数は、はぼ−０，３％
／°Ｃなので、システムとして温度特性が大幅に改善さ
れる。なお、第６図の曲線■および■に示した沿度特性
は、抵抗ＲＳの値を変えることにより、図示の曲線とは
異る任意所望の特性に設定することもできる。
度特性の係数が約０．５〜０．７％／℃であるのに対し
て、本発明における定電圧駆動では０．３％／℃と小さ
くなる。さらに、本発明における定電流に近い駆動では
温度補償により−０，８％／”Ｃとなり、従来の温度補
償のない定電流駆動の場合には２．０％／’０であるの
に対比して大きく改善されていることが分かる。系に用
いられる磁石の磁束密度の温度係数は、はぼ−０，３％
／°Ｃなので、システムとして温度特性が大幅に改善さ
れる。なお、第６図の曲線■および■に示した沿度特性
は、抵抗ＲＳの値を変えることにより、図示の曲線とは
異る任意所望の特性に設定することもできる。
なお、上述したところでは、抵抗ＲＳ＝ Ｏの場合に温
度依存性を無視できることを説明してきたが、実際には
、ＲＳを完全に零にしなくともよい。
度依存性を無視できることを説明してきたが、実際には
、ＲＳを完全に零にしなくともよい。
あるいはまた、上述したような定電圧駆動単独あるいは
定電圧駆動単独の場合に代えて、両駆動を組合せ、かつ
抵抗ＲＳの値を適切に変えることによって、所望の温度
特性を得るようにすることもできる。さらにまた、シュ
ミット・トリガ回路を用いる場合にも増幅回路を組合せ
ることができ、増幅を行うか否かはＩＣ出力としていか
なる形態の出力を要求されるかに応じて定めることがで
きる。
定電圧駆動単独の場合に代えて、両駆動を組合せ、かつ
抵抗ＲＳの値を適切に変えることによって、所望の温度
特性を得るようにすることもできる。さらにまた、シュ
ミット・トリガ回路を用いる場合にも増幅回路を組合せ
ることができ、増幅を行うか否かはＩＣ出力としていか
なる形態の出力を要求されるかに応じて定めることがで
きる。
なお、以上では化合物半導体としてＩｎＳｂの場合を例
にとって説明してきたが、本発明におけるホール素子は
ＩｎＳｂにのみ限られるものではなく、ＧａＡｓ、Ｉｎ
Ａｓ、ＩｎＧａＳｂ、ＩｎＡｓ、ＩｎＡｓＰなどをも用
いることができる。
にとって説明してきたが、本発明におけるホール素子は
ＩｎＳｂにのみ限られるものではなく、ＧａＡｓ、Ｉｎ
Ａｓ、ＩｎＧａＳｂ、ＩｎＡｓ、ＩｎＡｓＰなどをも用
いることができる。
［発明の効果］
以上から明らかなように、本発明によれば、ホール素子
をＩｎＳｂなどのように高感度かつ高ＳＮ比であり、し
かも温度特性の良好な化合物半導体で構成すると共に、
増幅やＡ／Ｄ変換などの機能回路はＩＣの形態でＳｉ基
板上に形成し、両者を１つのアイランド上に混成した形
で同一パッケージ内に収容したので、高感度かつ高ＳＮ
比のホール検出出力を良好な温度特性で得ることができ
る。
をＩｎＳｂなどのように高感度かつ高ＳＮ比であり、し
かも温度特性の良好な化合物半導体で構成すると共に、
増幅やＡ／Ｄ変換などの機能回路はＩＣの形態でＳｉ基
板上に形成し、両者を１つのアイランド上に混成した形
で同一パッケージ内に収容したので、高感度かつ高ＳＮ
比のホール検出出力を良好な温度特性で得ることができ
る。
さらに、定電流駆動の場合には、ホール素子の出力抵抗
ＲＨを機能回路の入力抵抗の一部分となし、帰還抵抗Ｒ
Ｆとの間に上述したような各式に従って適切な関係が得
られるようにすることによりン晶度特性を一層良好にす
ることができると共に、入力抵抗ＲＳの調節により所望
の温度特性を実現するようにすることもできる。
ＲＨを機能回路の入力抵抗の一部分となし、帰還抵抗Ｒ
Ｆとの間に上述したような各式に従って適切な関係が得
られるようにすることによりン晶度特性を一層良好にす
ることができると共に、入力抵抗ＲＳの調節により所望
の温度特性を実現するようにすることもできる。
第１図〜第４図は本発明ハイブリッド・ホールＩＣの４
実施例を示す回路図、 ｂ 第５図はその具体的構造の一例を示す線図、第６図は動
作磁束密度の温度特性を示す特性図である。 旧・・・化合物半導体ホール素子、 ＯＰＩ・・・演算増幅器、 ＣＩＩＥＩ・・・定電流源、 Ｃｖｌ・・・定電圧源、 ＲＳ・・・入力抵抗、 ＲＦ・・・帰還抵抗、 ＴＩ・・・出力端子、 １１・・・ホール素子、 １２・・・ＩＣ（機能回路）、 １３・・・アイランド、 １４ ・・・リード、 １５・・・モールドケース。 第１図 第２図 第３図 ＣＶｔ−一定竜万礫 第４図 第５図 第６図 磁 ／ 束 芸 、′ π Ａ ７７、／ 。 卯 （、ＩＬ 、、ｚ 、、、ｚ 文才 ″′−一／−
実施例を示す回路図、 ｂ 第５図はその具体的構造の一例を示す線図、第６図は動
作磁束密度の温度特性を示す特性図である。 旧・・・化合物半導体ホール素子、 ＯＰＩ・・・演算増幅器、 ＣＩＩＥＩ・・・定電流源、 Ｃｖｌ・・・定電圧源、 ＲＳ・・・入力抵抗、 ＲＦ・・・帰還抵抗、 ＴＩ・・・出力端子、 １１・・・ホール素子、 １２・・・ＩＣ（機能回路）、 １３・・・アイランド、 １４ ・・・リード、 １５・・・モールドケース。 第１図 第２図 第３図 ＣＶｔ−一定竜万礫 第４図 第５図 第６図 磁 ／ 束 芸 、′ π Ａ ７７、／ 。 卯 （、ＩＬ 、、ｚ 、、、ｚ 文才 ″′−一／−
Claims (1)
- 【特許請求の範囲】 １）化合物半導体により構成したホール素子と、該ホー
ル素子からの出力を処理する回路を構成した集積回路と
を基体上に共通に配置し、その基体および前記集積回路
に対する外部接続導体を１つのパッケージ内に収容した
ことを特徴とするハイブリッド・ホールＩＣ。 ２）化合物半導体により構成したホール素子と、該ホー
ル素子からの出力を増幅する増幅回路を構成する集積回
路とを１つのパッケージ内に収容し、前記増幅回路は演
算増幅器を有し、その入力端子を入力直列抵抗Ｒ＿Ｓを
介して前記ホール素子に接続すると共に、前記演算増幅
器の出力端子と一方の入力端子との間に帰還抵抗Ｒ＿Ｆ
を接続し、前記増幅回路の増幅度Ａを Ａ＝Ｒ＿Ｆ／（Ｒ＿Ｈ＋Ｒ＿Ｓ） Ｒ＿Ｈ：前記ホール素子の出力抵抗 に定めたことを特徴とするハイブリッド・ホールＩＣ。 ３）化合物半導体により構成したホール素子と、ヒステ
リシスを有し、前記ホール素子からの出力がしきい値電
圧Ｖ＿Ｔ＿Ｈを越えるか否かに応じてディジタル出力に
変換する変換回路を構成する集積回路とを１つのパッケ
ージ内に収容し、前記変換回路は演算増幅器を有し、そ
の入力端子を入力直列抵抗Ｒ＿Ｓを介して前記ホール素
子に接続すると共に、前記演算増幅器の出力端子と一方
の入力端子との間に帰還抵抗Ｒ＿Ｆを接続し、前記しき
い値電圧Ｖ＿Ｔ＿Ｈを Ｖ＿Ｔ＿Ｈ∝（Ｒ＿Ｈ＋Ｒ＿Ｓ）／（Ｒ＿Ｈ＋Ｒ＿Ｓ＋
Ｒ＿Ｆ）Ｒ＿Ｈ：前記ホール素子の出力抵抗 に定めたことを特徴とするハイブリッド・ホールＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60068672A JPS61226982A (ja) | 1985-04-01 | 1985-04-01 | ハイブリツド・ホ−ルｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60068672A JPS61226982A (ja) | 1985-04-01 | 1985-04-01 | ハイブリツド・ホ−ルｉｃ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61226982A true JPS61226982A (ja) | 1986-10-08 |
Family
ID=13380434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60068672A Pending JPS61226982A (ja) | 1985-04-01 | 1985-04-01 | ハイブリツド・ホ−ルｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61226982A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5005064A (en) * | 1987-08-21 | 1991-04-02 | Nippondenso Co., Ltd. | Device for detecting magnetism |
| JPH0677556A (ja) * | 1991-07-16 | 1994-03-18 | Asahi Chem Ind Co Ltd | 半導体センサおよびその製造方法 |
| US6448768B1 (en) | 1997-02-28 | 2002-09-10 | Asahi Kasei Electronics Co., Ltd. | Magnetic sensor with a signal processing circuit |
| JP2014163702A (ja) * | 2013-02-21 | 2014-09-08 | Asahi Kasei Electronics Co Ltd | 磁気センサ装置 |
-
1985
- 1985-04-01 JP JP60068672A patent/JPS61226982A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5005064A (en) * | 1987-08-21 | 1991-04-02 | Nippondenso Co., Ltd. | Device for detecting magnetism |
| JPH0677556A (ja) * | 1991-07-16 | 1994-03-18 | Asahi Chem Ind Co Ltd | 半導体センサおよびその製造方法 |
| US6448768B1 (en) | 1997-02-28 | 2002-09-10 | Asahi Kasei Electronics Co., Ltd. | Magnetic sensor with a signal processing circuit |
| JP2014163702A (ja) * | 2013-02-21 | 2014-09-08 | Asahi Kasei Electronics Co Ltd | 磁気センサ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3362858B2 (ja) | 磁気センサ | |
| US7816905B2 (en) | Arrangements for a current sensing circuit and integrated current sensor | |
| US7440861B2 (en) | Concept of compensating for piezo influences on integrated circuitry | |
| US9859489B2 (en) | Integrated circuit having first and second magnetic field sensing elements | |
| CN101672658B (zh) | 具有锁存行为的比较器电路及由其得到的数字输出传感器 | |
| US6433615B2 (en) | Semiconductor device having a sensor with the temperature compensation function | |
| US3816766A (en) | Integrated circuit with hall cell | |
| US10585152B2 (en) | Temperature-compensated magneto-resistive sensor | |
| JPH07106875A (ja) | 半導体集積回路 | |
| US4734594A (en) | Offset correction for sensor with temperature dependent sensitivity | |
| JPS61226982A (ja) | ハイブリツド・ホ−ルｉｃ | |
| US4683429A (en) | Electrical circuit which is linearly responsive to changes in magnetic field intensity | |
| US10564055B2 (en) | Circuit for determining mechanical stress levels based on current gains | |
| JPH0954149A (ja) | 半導体磁電変換装置 | |
| Gottfried-Gottfried | Thermal behaviour of CMOS Hall sensors for different operating modes | |
| JP2800888B2 (ja) | 磁気センサ | |
| JPH10239410A (ja) | 増幅回路付き磁気センサ | |
| JPS6211034Y2 (ja) | ||
| JPH021868Y2 (ja) | ||
| JPH0233946A (ja) | 半導体装置 | |
| JPH0535450B2 (ja) | ||
| JPH08114659A (ja) | 半導体磁電変換装置 | |
| JPS6276802A (ja) | 反転増幅器 | |
| JPH01280384A (ja) | 電磁変換半導体装置 | |
| JPH02271565A (ja) | 半導体装置 |