JPH08139386A - 波形整形回路 - Google Patents
波形整形回路Info
- Publication number
- JPH08139386A JPH08139386A JP6277953A JP27795394A JPH08139386A JP H08139386 A JPH08139386 A JP H08139386A JP 6277953 A JP6277953 A JP 6277953A JP 27795394 A JP27795394 A JP 27795394A JP H08139386 A JPH08139386 A JP H08139386A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- voltage
- voltage signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Measuring Magnetic Variables (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【目的】 磁電変換素子からの出力電圧信号のDCバイ
アス成分であるDCレベルをキャンセルし、検出したい
AC成分のみが取り出せるように、ダイナミックレンジ
を小さくして、S/N比が高く、検出精度の高い波形整
形回路を得る。 【構成】 磁電変換素子からの出力電圧信号に比例した
電流を出力する増幅回路20と、増幅回路20から出力
されて抵抗6に流入すべき電流の一部を吸い込むための
定電流吸い込み回路7と、定電流吸い込み回路7が吸い
込む電流の量を制御するための制御手段であるボトムホ
ールド回路8とコンデンサ9とを設け、制御手段により
吸い込む電流の量を調整して、波形整形回路の出力であ
る抵抗6の電圧降下の値を低下させ、その分、DCレベ
ルをキャンセルさせる。
アス成分であるDCレベルをキャンセルし、検出したい
AC成分のみが取り出せるように、ダイナミックレンジ
を小さくして、S/N比が高く、検出精度の高い波形整
形回路を得る。 【構成】 磁電変換素子からの出力電圧信号に比例した
電流を出力する増幅回路20と、増幅回路20から出力
されて抵抗6に流入すべき電流の一部を吸い込むための
定電流吸い込み回路7と、定電流吸い込み回路7が吸い
込む電流の量を制御するための制御手段であるボトムホ
ールド回路8とコンデンサ9とを設け、制御手段により
吸い込む電流の量を調整して、波形整形回路の出力であ
る抵抗6の電圧降下の値を低下させ、その分、DCレベ
ルをキャンセルさせる。
Description
【0001】
【産業上の利用分野】この発明は、ホール素子等の磁電
変換素子の出力信号の波形を整形する波形整形回路に関
するものである。
変換素子の出力信号の波形を整形する波形整形回路に関
するものである。
【0002】
【従来の技術】回転体や移動体等の角度検出や位置検出
のセンサとしてホール素子等の磁電変換素子が用いられ
ている。例えば、少なくとも1つの凹凸部をもつ金属の
回転体に磁石を対向させ、回転体と磁石との間にホール
素子を配置させた状態で回転体を回転させると、回転体
の凸部に磁石の磁力線が集まるので、ホール素子に印加
される磁界は、凸部では若干強く、凹部では若干弱くな
る。このようにして、回転体の凹凸部とホール素子の相
対位置に応じて磁界が変化し、ホール素子はその磁界の
変化に応じた微小な電圧を出力する。この微小な出力電
圧をホール電圧と呼ぶが、このホール素子から出力され
るホール電圧を検出することにより、回転体の変位量を
検出することができる。
のセンサとしてホール素子等の磁電変換素子が用いられ
ている。例えば、少なくとも1つの凹凸部をもつ金属の
回転体に磁石を対向させ、回転体と磁石との間にホール
素子を配置させた状態で回転体を回転させると、回転体
の凸部に磁石の磁力線が集まるので、ホール素子に印加
される磁界は、凸部では若干強く、凹部では若干弱くな
る。このようにして、回転体の凹凸部とホール素子の相
対位置に応じて磁界が変化し、ホール素子はその磁界の
変化に応じた微小な電圧を出力する。この微小な出力電
圧をホール電圧と呼ぶが、このホール素子から出力され
るホール電圧を検出することにより、回転体の変位量を
検出することができる。
【0003】上述のような検出を行う場合に、ホール素
子等の磁電変換素子に、固設された永久磁石等を用いて
一定したDCバイアス磁界を印加した状態で、上述した
ように、少なくとも1つの凹凸部をもつ金属の回転体等
の被検出体を変位させて、DCバイアス磁界に重畳する
被検出体の変位により生じるAC磁界の検出を行うこと
がある。
子等の磁電変換素子に、固設された永久磁石等を用いて
一定したDCバイアス磁界を印加した状態で、上述した
ように、少なくとも1つの凹凸部をもつ金属の回転体等
の被検出体を変位させて、DCバイアス磁界に重畳する
被検出体の変位により生じるAC磁界の検出を行うこと
がある。
【0004】図6は、そのような方法によりAC磁界の
検出を行うための従来の波形整形回路の構造の一例を示
したブロック図である。図のように、ホール素子1が設
けられており、ホール素子1には、ホール素子1に電流
を流すための電源21及びGND端子22が接続されて
いる。また、ホール素子1から出力されるホール電圧を
増幅させるための増幅器2が接続されており、また、増
幅器2には、図のように、ボトムホールド回路8とコン
パレータ10とが接続されている。ボトムホールド回路
8には、増幅器2からの出力信号Voが入力され、その
ボトムレベルを基準にして所定のしきい値を設け、その
しきい値に相当する一定の基準電圧信号Vrefを、そ
こに接続されているコンデンサ9の放電または充電によ
り調整して出力するものである。また、コンパレータ1
0は、ボトムホールド回路8にも接続されており、ボト
ムホールド回路8から出力される基準電圧信号Vref
と増幅器2からの出力信号Voとを入力し、両者を比較
して、その大小判定により比較結果信号を出力端子24
を介して外部に出力するものである。
検出を行うための従来の波形整形回路の構造の一例を示
したブロック図である。図のように、ホール素子1が設
けられており、ホール素子1には、ホール素子1に電流
を流すための電源21及びGND端子22が接続されて
いる。また、ホール素子1から出力されるホール電圧を
増幅させるための増幅器2が接続されており、また、増
幅器2には、図のように、ボトムホールド回路8とコン
パレータ10とが接続されている。ボトムホールド回路
8には、増幅器2からの出力信号Voが入力され、その
ボトムレベルを基準にして所定のしきい値を設け、その
しきい値に相当する一定の基準電圧信号Vrefを、そ
こに接続されているコンデンサ9の放電または充電によ
り調整して出力するものである。また、コンパレータ1
0は、ボトムホールド回路8にも接続されており、ボト
ムホールド回路8から出力される基準電圧信号Vref
と増幅器2からの出力信号Voとを入力し、両者を比較
して、その大小判定により比較結果信号を出力端子24
を介して外部に出力するものである。
【0005】次に動作について説明する。以上のように
構成された従来の波形整形回路において、ホール素子1
に、上述したように、永久磁石(図示せず)により一定
のDCバイアス磁界が印加されており、またそれに重畳
して、被検出体(図示せず)の変位により変動するAC
磁界が印加されている。ホール素子1に電源21により
所定の電流を流すと、ホール素子1は、DCバイアス磁
界にAC磁界を重畳させた磁界の変化に応じた微小なホ
ール電圧VH を出力する。ホール素子1から出力された
ホール電圧VH は、増幅器2で増幅され、ボトムホール
ド回路8から出力される基準電圧Vrefとコンパレー
タ10で比較され、出力端子24からその比較結果を示
すHレベルまたはLレベルの信号が出力される。
構成された従来の波形整形回路において、ホール素子1
に、上述したように、永久磁石(図示せず)により一定
のDCバイアス磁界が印加されており、またそれに重畳
して、被検出体(図示せず)の変位により変動するAC
磁界が印加されている。ホール素子1に電源21により
所定の電流を流すと、ホール素子1は、DCバイアス磁
界にAC磁界を重畳させた磁界の変化に応じた微小なホ
ール電圧VH を出力する。ホール素子1から出力された
ホール電圧VH は、増幅器2で増幅され、ボトムホール
ド回路8から出力される基準電圧Vrefとコンパレー
タ10で比較され、出力端子24からその比較結果を示
すHレベルまたはLレベルの信号が出力される。
【0006】
【発明が解決しようとする課題】ホール電圧VH は、図
3に示すように、DCバイアス磁界に対応したDC成分
を示す一定のDCレベルに、AC磁界に対応した正弦波
形のAC成分を重ねたものになる。このとき、AC成分
に対してDCレベルの比率が大きい場合、増幅回路2の
出力のダイナミックレンジ(出力の変動範囲)を大きく
とると、検出すべきAC成分の絶対量が全体に対して小
さくなってしまうので、その小さい値を検出するには、
微小なノイズの影響をも受け易くなり、S/N比が低く
なり、検出精度が低いという問題点があった。
3に示すように、DCバイアス磁界に対応したDC成分
を示す一定のDCレベルに、AC磁界に対応した正弦波
形のAC成分を重ねたものになる。このとき、AC成分
に対してDCレベルの比率が大きい場合、増幅回路2の
出力のダイナミックレンジ(出力の変動範囲)を大きく
とると、検出すべきAC成分の絶対量が全体に対して小
さくなってしまうので、その小さい値を検出するには、
微小なノイズの影響をも受け易くなり、S/N比が低く
なり、検出精度が低いという問題点があった。
【0007】また、ボトムホールド回路8は、基準電圧
Vrefを出力する際の基準としてAC成分のボトムレ
ベルを用いているため、上述のようにノイズの影響が大
きく、S/N比が低い状態においては、ボトムホールド
回路8の基準電圧Vrefの精度も低くなり、従って、
コンパレータ10の比較結果に誤差が生じ、検出精度が
低くなるという問題点があった。
Vrefを出力する際の基準としてAC成分のボトムレ
ベルを用いているため、上述のようにノイズの影響が大
きく、S/N比が低い状態においては、ボトムホールド
回路8の基準電圧Vrefの精度も低くなり、従って、
コンパレータ10の比較結果に誤差が生じ、検出精度が
低くなるという問題点があった。
【0008】この発明は、かかる問題点を解決するため
になされたものであり、増幅回路からの出力から検出す
べきAC成分だけを取り出せるようにDCレベルを一部
または全てキャンセルして、増幅回路からの出力のダイ
ナミックレンジを小さくすることにより、出力信号のS
/N比が高く、検出精度の高い波形整形回路を得ること
を目的とする。
になされたものであり、増幅回路からの出力から検出す
べきAC成分だけを取り出せるようにDCレベルを一部
または全てキャンセルして、増幅回路からの出力のダイ
ナミックレンジを小さくすることにより、出力信号のS
/N比が高く、検出精度の高い波形整形回路を得ること
を目的とする。
【0009】
【課題を解決するための手段】請求項1の発明は、DC
バイアス成分とAC成分とを有する磁電変換素子からの
出力電圧信号の波形を整形する波形整形回路であって、
磁電変換素子からの出力電圧信号のAC成分に相当する
電流を出力する電圧/電流変換手段と、電圧/電流変換
手段からの出力電流が流入され、それに比例した電圧信
号を外部に出力する電圧信号出力手段とを備えた波形整
形回路である。
バイアス成分とAC成分とを有する磁電変換素子からの
出力電圧信号の波形を整形する波形整形回路であって、
磁電変換素子からの出力電圧信号のAC成分に相当する
電流を出力する電圧/電流変換手段と、電圧/電流変換
手段からの出力電流が流入され、それに比例した電圧信
号を外部に出力する電圧信号出力手段とを備えた波形整
形回路である。
【0010】請求項2の発明は、電圧/電流変換手段
が、磁電変換素子からの出力電圧信号を増幅し、それに
比例する電流を電圧信号出力手段に出力する増幅部と、
増幅部から出力された電圧信号出力手段に流入すべき電
流の一部を吸い込むための定電流吸い込み部と、電圧信
号出力手段からの電圧信号のAC成分のボトムレベルが
所定のしきい値になるように、定電流吸い込み部が吸い
込む電流の量を制御する制御部とを備えている。
が、磁電変換素子からの出力電圧信号を増幅し、それに
比例する電流を電圧信号出力手段に出力する増幅部と、
増幅部から出力された電圧信号出力手段に流入すべき電
流の一部を吸い込むための定電流吸い込み部と、電圧信
号出力手段からの電圧信号のAC成分のボトムレベルが
所定のしきい値になるように、定電流吸い込み部が吸い
込む電流の量を制御する制御部とを備えている。
【0011】請求項3の発明は、電圧/電流変換手段
が、所定量の電流を出力する定電流出力部と、定電流出
力部からの出力電流が入力され、磁電変換素子からの出
力電圧信号を増幅し、それに比例する電流から定電流出
力部からの出力電流の分を差し引いた電流を電圧信号出
力手段に出力する増幅部と、電圧信号出力手段からの電
圧信号のAC成分のボトムレベルが所定のしきい値にな
るように、定電流出力部が出力する電流の量を制御する
制御部とを備えている。
が、所定量の電流を出力する定電流出力部と、定電流出
力部からの出力電流が入力され、磁電変換素子からの出
力電圧信号を増幅し、それに比例する電流から定電流出
力部からの出力電流の分を差し引いた電流を電圧信号出
力手段に出力する増幅部と、電圧信号出力手段からの電
圧信号のAC成分のボトムレベルが所定のしきい値にな
るように、定電流出力部が出力する電流の量を制御する
制御部とを備えている。
【0012】
【作用】請求項1の発明においては、磁電変換素子から
の出力電圧信号のDCバイアス成分を除去し、AC成分
に相当する電流を電圧/電流変換手段から出力し、電圧
信号出力手段が、その電圧/電流変換手段からの出力電
流に比例した電圧降下を発生し、その電圧降下を示す電
圧信号を出力する。
の出力電圧信号のDCバイアス成分を除去し、AC成分
に相当する電流を電圧/電流変換手段から出力し、電圧
信号出力手段が、その電圧/電流変換手段からの出力電
流に比例した電圧降下を発生し、その電圧降下を示す電
圧信号を出力する。
【0013】請求項2の発明においては、増幅手段が磁
電変換素子からのDCバイアス成分とAC成分とを有す
る出力電圧信号全体に比例した電流を出力し、増幅部か
ら出力されたその電流の一部を定電流吸い込み部が吸い
込み、残りの電流が電圧信号出力手段に流入される。こ
のとき、制御部により、電圧信号出力手段からの電圧信
号のAC成分のボトムレベルが所定の値になるように、
定電流吸い込み部が吸い込む電流の量が制御される。
電変換素子からのDCバイアス成分とAC成分とを有す
る出力電圧信号全体に比例した電流を出力し、増幅部か
ら出力されたその電流の一部を定電流吸い込み部が吸い
込み、残りの電流が電圧信号出力手段に流入される。こ
のとき、制御部により、電圧信号出力手段からの電圧信
号のAC成分のボトムレベルが所定の値になるように、
定電流吸い込み部が吸い込む電流の量が制御される。
【0014】請求項3の発明においては、定電流出力部
が所定量の電流を出力し、増幅部にその電流が入力さ
れ、磁電変換素子からのDCバイアス成分とAC成分と
を有する出力電圧信号全体に比例した電流から定電流出
力部からの出力電流の分を差し引いた電流が増幅部から
電圧信号出力手段に出力される。このとき、制御部によ
り、電圧信号出力手段からの電圧信号のAC成分のボト
ムレベルが所定の値になるように、定電流出力部が出力
する電流の量を制御される。
が所定量の電流を出力し、増幅部にその電流が入力さ
れ、磁電変換素子からのDCバイアス成分とAC成分と
を有する出力電圧信号全体に比例した電流から定電流出
力部からの出力電流の分を差し引いた電流が増幅部から
電圧信号出力手段に出力される。このとき、制御部によ
り、電圧信号出力手段からの電圧信号のAC成分のボト
ムレベルが所定の値になるように、定電流出力部が出力
する電流の量を制御される。
【0015】
実施例1.以下、この発明の実施例を図について説明す
る。図1に示すように、ホール素子1には、ホール素子
1に電流を流すための電源21およびGND端子22が
接続されている。また、ホール素子1から出力されるホ
ール電圧VH を増幅するための増幅回路20が設けられ
ている。増幅回路20は、図のように、1対のNPNト
ランジスタ14及び15、抵抗11及び12、並びに、
定電流を作るための定電流源16とを有する差動増幅回
路3と、整流器として作動する複数のバッファ4と、オ
ペアンプ5等とから構成されている。増幅回路20に
は、温度補償用抵抗である抵抗体6が接続されるととも
に、その抵抗体6に流れるべき電流Ioの一部を吸い込
むための定電流吸い込み回路7が接続されている。定電
流吸い込み回路7は、図のように、4つのNPNトラン
ジスタ7a、7b、7d及び7eと、1つのPNPトラ
ンジスタ7cと、3つの抵抗7f、7g及び7hと、電
源7i等から構成されており、また、定電流吸い込み回
路7が吸い込む電流の量を増幅回路20の出力電圧に応
じて変化させるためのボトムホールド回路18とコンデ
ンサ9とが接続されている。ここで、ボトムホールド回
路18は、例えば、図2に示すように、オペアンプ18
aと、それに定電圧VTHを出力する定電圧源18bとか
ら構成するようにすればよい。
る。図1に示すように、ホール素子1には、ホール素子
1に電流を流すための電源21およびGND端子22が
接続されている。また、ホール素子1から出力されるホ
ール電圧VH を増幅するための増幅回路20が設けられ
ている。増幅回路20は、図のように、1対のNPNト
ランジスタ14及び15、抵抗11及び12、並びに、
定電流を作るための定電流源16とを有する差動増幅回
路3と、整流器として作動する複数のバッファ4と、オ
ペアンプ5等とから構成されている。増幅回路20に
は、温度補償用抵抗である抵抗体6が接続されるととも
に、その抵抗体6に流れるべき電流Ioの一部を吸い込
むための定電流吸い込み回路7が接続されている。定電
流吸い込み回路7は、図のように、4つのNPNトラン
ジスタ7a、7b、7d及び7eと、1つのPNPトラ
ンジスタ7cと、3つの抵抗7f、7g及び7hと、電
源7i等から構成されており、また、定電流吸い込み回
路7が吸い込む電流の量を増幅回路20の出力電圧に応
じて変化させるためのボトムホールド回路18とコンデ
ンサ9とが接続されている。ここで、ボトムホールド回
路18は、例えば、図2に示すように、オペアンプ18
aと、それに定電圧VTHを出力する定電圧源18bとか
ら構成するようにすればよい。
【0016】次に動作について説明する。ホール素子1
に発生したホール電圧VH はいったん増幅回路20にお
いてその電圧信号に比例した電流Ioに変換される。具
体的にこの動作を説明すると、差動増幅回路3は、ホー
ル素子1で発生したホール電圧VH に比例してNPNト
ランジスタ14及び15のコレクタ電流I14及びI15に
差△I=I15−I14が生じるように動作する。従って、
図1において、抵抗11と抵抗12に流れる電流I14と
I15との差である△Iによって、点A及び点Bにおける
それぞれの電位VA とVB にも差が生じるが、オペアン
プ5の働きによって抵抗11に流れる電流I14が増加
し、電位VA は電位VB と等しくなる。このとき、抵抗
11において増加した電流の量は△Iであり、これは、
出力電流Ioとなって、抵抗体6に流入する。このよう
にして、ホール電圧VH はそれに比例した出力電流Io
に変換される。
に発生したホール電圧VH はいったん増幅回路20にお
いてその電圧信号に比例した電流Ioに変換される。具
体的にこの動作を説明すると、差動増幅回路3は、ホー
ル素子1で発生したホール電圧VH に比例してNPNト
ランジスタ14及び15のコレクタ電流I14及びI15に
差△I=I15−I14が生じるように動作する。従って、
図1において、抵抗11と抵抗12に流れる電流I14と
I15との差である△Iによって、点A及び点Bにおける
それぞれの電位VA とVB にも差が生じるが、オペアン
プ5の働きによって抵抗11に流れる電流I14が増加
し、電位VA は電位VB と等しくなる。このとき、抵抗
11において増加した電流の量は△Iであり、これは、
出力電流Ioとなって、抵抗体6に流入する。このよう
にして、ホール電圧VH はそれに比例した出力電流Io
に変換される。
【0017】いま、定電流吸い込み回路7及びボトムホ
ールド回路18等が設けられていないとすると、電流I
oは増幅回路20に接続されている抵抗体6にすべて流
入され、このとき抵抗体6に発生する電圧降下Voが増
幅回路20の出力となり、出力端子24から外部に出力
される。しかしながら、この実施例においては、上述し
たように、定電流吸い込み回路7を設け、本来、抵抗体
6に流れるべき電流Ioの一部である電流Isを吸い込
むことにより、抵抗体6に流れる電流を減少させて、抵
抗体6に発生する電圧降下Voを低下させる。
ールド回路18等が設けられていないとすると、電流I
oは増幅回路20に接続されている抵抗体6にすべて流
入され、このとき抵抗体6に発生する電圧降下Voが増
幅回路20の出力となり、出力端子24から外部に出力
される。しかしながら、この実施例においては、上述し
たように、定電流吸い込み回路7を設け、本来、抵抗体
6に流れるべき電流Ioの一部である電流Isを吸い込
むことにより、抵抗体6に流れる電流を減少させて、抵
抗体6に発生する電圧降下Voを低下させる。
【0018】ここで、増幅回路20の増幅率を決定する
抵抗体6の値は、出力VoのAC成分の振幅が検出でき
る程度に大きくしておく。図4に、この実施例における
出力Voを示す。定電流吸い込み回路7が吸い込む電流
Isの値は、ボトムホールド回路18に接続されたコン
デンサ9の充放電により一意に定まるように構成されて
おり、増幅回路20の出力VoのAC成分のボトムレベ
ルが所定のしきい値VTHになるようにその増減が制御さ
れる。具体的には、増幅回路20の出力Voが所定のし
きい値VTH以上になると、コンデンサ9が放電し、ボト
ムホールド回路18からの出力電圧Vcは減少し、それ
により、定電流吸い込み回路7が吸い込む電流Isを増
加させる。また逆に、増幅回路20の出力Voが所定の
しきい値VTH以下になると、コンデンサ9に充電させ
て、定電流吸い込み回路7が吸い込む電流Isを減少さ
せる。定電流吸い込み回路7の動作については後述す
る。このとき、コンデンサ9の放電を充電よりも極めて
遅くするようにしておけば、出力電圧Vcは微小変化す
るが、この変化量は非常に微小であるため、見かけ上ほ
ぼ一定となる。従って、出力電圧Vcの変化に応じて変
化する電流Isの値も見かけ上一定となって、増幅回路
20の出力電圧VoのDCレベルがほぼ一定量キャンセ
ルされ、ボトムレベルは、図4に示すように、所定のし
きい値VTHに対応するようになる。ここで、キャンセル
されるDCレベルの値も時間により微小変化している
が、測定上の影響としては無視できる程度である。
抵抗体6の値は、出力VoのAC成分の振幅が検出でき
る程度に大きくしておく。図4に、この実施例における
出力Voを示す。定電流吸い込み回路7が吸い込む電流
Isの値は、ボトムホールド回路18に接続されたコン
デンサ9の充放電により一意に定まるように構成されて
おり、増幅回路20の出力VoのAC成分のボトムレベ
ルが所定のしきい値VTHになるようにその増減が制御さ
れる。具体的には、増幅回路20の出力Voが所定のし
きい値VTH以上になると、コンデンサ9が放電し、ボト
ムホールド回路18からの出力電圧Vcは減少し、それ
により、定電流吸い込み回路7が吸い込む電流Isを増
加させる。また逆に、増幅回路20の出力Voが所定の
しきい値VTH以下になると、コンデンサ9に充電させ
て、定電流吸い込み回路7が吸い込む電流Isを減少さ
せる。定電流吸い込み回路7の動作については後述す
る。このとき、コンデンサ9の放電を充電よりも極めて
遅くするようにしておけば、出力電圧Vcは微小変化す
るが、この変化量は非常に微小であるため、見かけ上ほ
ぼ一定となる。従って、出力電圧Vcの変化に応じて変
化する電流Isの値も見かけ上一定となって、増幅回路
20の出力電圧VoのDCレベルがほぼ一定量キャンセ
ルされ、ボトムレベルは、図4に示すように、所定のし
きい値VTHに対応するようになる。ここで、キャンセル
されるDCレベルの値も時間により微小変化している
が、測定上の影響としては無視できる程度である。
【0019】定電流吸い込み回路7の動作について説明
する。まず、上述したように、増幅回路20の出力電圧
Voが、所定のしきい値VTH以上になると、コンデンサ
9が放電し、ボトムホールド回路18からの出力Vcは
減少する。今、トランジスタ7a、7b、7cのベース
電流を無視し、それらのベース・エミッタ間電圧VBEが
等しいとすると、抵抗7gとトランジスタ7cとの間の
点Rにおける電圧Vrは、 Vr=Vc−2VBE+VBE=Vc−VBE ・・・(1) となり、VrはVcに比例する。また、抵抗7gを流れ
る電流Irefは、抵抗7gの抵抗値をr7g、電源7i
からの出力をVccとすると、 Iref=(Vcc−Vr)/r7g ・・・(2) となり、トランジスタ7d及び7eが構成しているカレ
ントミラー回路の働きにより、Iref=Isとなる。
従って、以上のように、(1)式及び(2)式の関係に
より、ボトムホールド回路18からの出力Vcが減少す
ると、点Rにおける電圧Vrが減少し、電流Irefが
増加するので、定電流吸い込み回路7が吸い込む電流I
sも増加する。また、逆に、増幅回路20の出力電圧V
oが、所定のしきい値VTHよりも小さくなると、上述し
たように、コンデンサ9は充電となり、ボトムホールド
回路18からの出力Vcは増加するようになっているの
で、それにより、上述の(1)式及び(2)式の関係に
従い、点Rの電圧Vrが増加し、電流Irefが減少す
るので、定電流吸い込み回路7が吸い込む電流Isも減
少する。
する。まず、上述したように、増幅回路20の出力電圧
Voが、所定のしきい値VTH以上になると、コンデンサ
9が放電し、ボトムホールド回路18からの出力Vcは
減少する。今、トランジスタ7a、7b、7cのベース
電流を無視し、それらのベース・エミッタ間電圧VBEが
等しいとすると、抵抗7gとトランジスタ7cとの間の
点Rにおける電圧Vrは、 Vr=Vc−2VBE+VBE=Vc−VBE ・・・(1) となり、VrはVcに比例する。また、抵抗7gを流れ
る電流Irefは、抵抗7gの抵抗値をr7g、電源7i
からの出力をVccとすると、 Iref=(Vcc−Vr)/r7g ・・・(2) となり、トランジスタ7d及び7eが構成しているカレ
ントミラー回路の働きにより、Iref=Isとなる。
従って、以上のように、(1)式及び(2)式の関係に
より、ボトムホールド回路18からの出力Vcが減少す
ると、点Rにおける電圧Vrが減少し、電流Irefが
増加するので、定電流吸い込み回路7が吸い込む電流I
sも増加する。また、逆に、増幅回路20の出力電圧V
oが、所定のしきい値VTHよりも小さくなると、上述し
たように、コンデンサ9は充電となり、ボトムホールド
回路18からの出力Vcは増加するようになっているの
で、それにより、上述の(1)式及び(2)式の関係に
従い、点Rの電圧Vrが増加し、電流Irefが減少す
るので、定電流吸い込み回路7が吸い込む電流Isも減
少する。
【0020】この実施例においては、増幅回路20、定
電流吸い込み回路7、ボトムホールド回路18及びコン
デンサ9が、磁電変換素子であるホール素子1からの出
力電圧信号のAC成分に比例した電流を出力する電圧/
電流変換手段を構成しており、また、抵抗体6及び出力
端子24が、電圧/電流変換手段からの出力電流が流入
され、それに比例した電圧信号を出力する電圧信号出力
手段を構成している。さらに、細かくいえば、増幅回路
20が、ホール素子1からのDCバイアス成分とAC成
分とを有する出力電圧信号を増幅し、それに比例する電
流を出力する増幅部を構成しており、定電流吸い込み回
路7が、増幅回路20から出力されて電圧信号出力手段
に流入すべき電流の一部を吸い込むための定電流吸い込
み部を構成しており、ボトムホールド回路18及びコン
デンサ9が、電圧信号出力手段を構成している出力端子
24からの電圧信号のAC成分のボトムレベルが所定の
値になるように、定電流吸い込み回路7が吸い込む電流
の量を制御する制御部を構成している。
電流吸い込み回路7、ボトムホールド回路18及びコン
デンサ9が、磁電変換素子であるホール素子1からの出
力電圧信号のAC成分に比例した電流を出力する電圧/
電流変換手段を構成しており、また、抵抗体6及び出力
端子24が、電圧/電流変換手段からの出力電流が流入
され、それに比例した電圧信号を出力する電圧信号出力
手段を構成している。さらに、細かくいえば、増幅回路
20が、ホール素子1からのDCバイアス成分とAC成
分とを有する出力電圧信号を増幅し、それに比例する電
流を出力する増幅部を構成しており、定電流吸い込み回
路7が、増幅回路20から出力されて電圧信号出力手段
に流入すべき電流の一部を吸い込むための定電流吸い込
み部を構成しており、ボトムホールド回路18及びコン
デンサ9が、電圧信号出力手段を構成している出力端子
24からの電圧信号のAC成分のボトムレベルが所定の
値になるように、定電流吸い込み回路7が吸い込む電流
の量を制御する制御部を構成している。
【0021】以上のように、この実施例においては、抵
抗体6に流れるべき電流Ioの一部を定電流吸い込み回
路7を設けることにより吸い込み、抵抗体6に流れる電
流を減少させて、それにより、抵抗体6における電圧降
下である出力Voの値を低下させ、その結果、図4に示
すように、出力VoのDCレベルを一部キャンセルし
て、出力Voのダイナミックレンジ(変動の範囲)を狭
くし、AC成分検出時のノイズの影響を小さくすること
により、S/N比を高くし、検出精度を向上させること
が出来る。
抗体6に流れるべき電流Ioの一部を定電流吸い込み回
路7を設けることにより吸い込み、抵抗体6に流れる電
流を減少させて、それにより、抵抗体6における電圧降
下である出力Voの値を低下させ、その結果、図4に示
すように、出力VoのDCレベルを一部キャンセルし
て、出力Voのダイナミックレンジ(変動の範囲)を狭
くし、AC成分検出時のノイズの影響を小さくすること
により、S/N比を高くし、検出精度を向上させること
が出来る。
【0022】尚、この実施例においては、増幅回路20
の出力電圧Voのボトムレベルを所定のしきい値VTHに
するようにして、DCレベルの一部をキャンセルするよ
うにしたが、所定のしきい値VTHをゼロに設定して、D
Cレベルをすべてキャンセルするようにしてもよい。
の出力電圧Voのボトムレベルを所定のしきい値VTHに
するようにして、DCレベルの一部をキャンセルするよ
うにしたが、所定のしきい値VTHをゼロに設定して、D
Cレベルをすべてキャンセルするようにしてもよい。
【0023】実施例2.上記の実施例1においては、増
幅回路20の最終出力Voのダイナミックレンジを狭く
する方法を示し、最終出力Voに至るまでの途中の段階
である差動増幅回路3等においては従来例と同様にダイ
ナミックレンジは広いままであったが、この実施例にお
いては、増幅回路20の初段の差動増幅回路3において
ダイナミックレンジを狭くし、検出精度の向上および回
路構成の簡略化を実現させる方法について示す。図5
は、その構造を示したブロック図である。基本動作は実
施例1と同様であり、ホール電圧VH 及び増幅回路20
の出力Voは図3及び図4のグラフに従う。
幅回路20の最終出力Voのダイナミックレンジを狭く
する方法を示し、最終出力Voに至るまでの途中の段階
である差動増幅回路3等においては従来例と同様にダイ
ナミックレンジは広いままであったが、この実施例にお
いては、増幅回路20の初段の差動増幅回路3において
ダイナミックレンジを狭くし、検出精度の向上および回
路構成の簡略化を実現させる方法について示す。図5
は、その構造を示したブロック図である。基本動作は実
施例1と同様であり、ホール電圧VH 及び増幅回路20
の出力Voは図3及び図4のグラフに従う。
【0024】この実施例においても、図5に示されるよ
うに、ホール素子1に、差動増幅回路3及びオペアンプ
5等を有する増幅回路20が接続されている。また、こ
の実施例においては、差動増幅回路3に設けられたNP
Nトランジスタ15に一定の電流Ioffを流し込むた
めのIoff調整回路31及びPNPトランジスタ13
とが設けられており、それにより、流し込む電流Iof
fの分だけ差し引いた値の電流Ioを差動増幅回路3か
ら出力するようにして、出力Voのダイナミックレンジ
を差動増幅回路3において狭くする。尚、Ioff調整
回路31には、図のように、ボトムホールド回路10及
びコンデンサ9が接続されており、このコンデンサ9に
より電流Ioffの量が一意に決まるように構成されて
いる。ボトムホールド回路18の具体的構造は図2に示
した通りである。また差動増幅回路3とIoff調整回
路31の定電流をつくるために、定電流源33とトラン
ジスタ34とが設けられている。Ioff調整回路31
は、図のように、4つのNPNトランジスタ31a、3
1b、31c及び31d、1つのPNPトランジスタ3
1e、2つの抵抗31g及び31h、及び、電源31f
等から構成されている。他の構造については、実施例1
と同様であるため、ここでは説明を省略する。
うに、ホール素子1に、差動増幅回路3及びオペアンプ
5等を有する増幅回路20が接続されている。また、こ
の実施例においては、差動増幅回路3に設けられたNP
Nトランジスタ15に一定の電流Ioffを流し込むた
めのIoff調整回路31及びPNPトランジスタ13
とが設けられており、それにより、流し込む電流Iof
fの分だけ差し引いた値の電流Ioを差動増幅回路3か
ら出力するようにして、出力Voのダイナミックレンジ
を差動増幅回路3において狭くする。尚、Ioff調整
回路31には、図のように、ボトムホールド回路10及
びコンデンサ9が接続されており、このコンデンサ9に
より電流Ioffの量が一意に決まるように構成されて
いる。ボトムホールド回路18の具体的構造は図2に示
した通りである。また差動増幅回路3とIoff調整回
路31の定電流をつくるために、定電流源33とトラン
ジスタ34とが設けられている。Ioff調整回路31
は、図のように、4つのNPNトランジスタ31a、3
1b、31c及び31d、1つのPNPトランジスタ3
1e、2つの抵抗31g及び31h、及び、電源31f
等から構成されている。他の構造については、実施例1
と同様であるため、ここでは説明を省略する。
【0025】具体的な動作について説明する。上述の実
施例1でも説明したように、差動増幅回路3は、ホール
素子1で発生したホール電圧VH に比例してNPNトラ
ンジスタ14及び15のコレクタ電流I14及びI15に差
△I=I15−I14が生じるように動作する。従って、図
5において、Ioff調整回路31及びPNPトランジ
スタ13が無かった場合、抵抗11と抵抗12に流れる
電流I14とI15との差である△Iによって、点A及び点
Bにおけるそれぞれの電位VA とVB にも差が生じる
が、オペアンプ5の働きによって抵抗11に流れる電流
I14が増加し、電位VA は電位VB と等しくなる。抵抗
11の増加した電流は△Iであり、これは、出力電流I
oとなって、温度補償用抵抗である抵抗6に流入する。
このように、Ioff調整回路31とPNPトランジス
タ13とが無かった場合、実施例1と同様に、ホール電
圧VH に比例した出力電流Ioが生じる。
施例1でも説明したように、差動増幅回路3は、ホール
素子1で発生したホール電圧VH に比例してNPNトラ
ンジスタ14及び15のコレクタ電流I14及びI15に差
△I=I15−I14が生じるように動作する。従って、図
5において、Ioff調整回路31及びPNPトランジ
スタ13が無かった場合、抵抗11と抵抗12に流れる
電流I14とI15との差である△Iによって、点A及び点
Bにおけるそれぞれの電位VA とVB にも差が生じる
が、オペアンプ5の働きによって抵抗11に流れる電流
I14が増加し、電位VA は電位VB と等しくなる。抵抗
11の増加した電流は△Iであり、これは、出力電流I
oとなって、温度補償用抵抗である抵抗6に流入する。
このように、Ioff調整回路31とPNPトランジス
タ13とが無かった場合、実施例1と同様に、ホール電
圧VH に比例した出力電流Ioが生じる。
【0026】しかしながら、この実施例においては、I
off調整回路31により出力された所定の電流Iof
fをPNPトランジスタ13によってNPNトランジス
タ15に流し込むようにしたため、電流Ioffの分、
抵抗12に流れる電流が減少する。よって、ホール電圧
VH がゼロからある程度大きくなるまで、すなわち、ホ
ール電圧VH によって生じるNPNトランジスタ14及
び15のコレクタ電流I14とI15の差△IがIoffと
等しくなって、抵抗11と12に流れる電流が等しくな
るまで、電流Ioはゼロで、さらにホール電圧VH が大
きくなって、コレクタ電流I15とI14との差△IがIo
ff以上になると、それが出力電流Ioとなって発生す
る。従って、この電流Ioffの分だけ出力電流Ioが
相殺されるため、結果として、初段の差動増幅回路3で
出力VoのDCレベルを一部キャンセルし、ダイナミッ
クレンジを狭くしたことになる。尚、電流Ioffの量
をもっと大きくして、DCレベルをすべてキャンセルさ
せるようにしてもよい。
off調整回路31により出力された所定の電流Iof
fをPNPトランジスタ13によってNPNトランジス
タ15に流し込むようにしたため、電流Ioffの分、
抵抗12に流れる電流が減少する。よって、ホール電圧
VH がゼロからある程度大きくなるまで、すなわち、ホ
ール電圧VH によって生じるNPNトランジスタ14及
び15のコレクタ電流I14とI15の差△IがIoffと
等しくなって、抵抗11と12に流れる電流が等しくな
るまで、電流Ioはゼロで、さらにホール電圧VH が大
きくなって、コレクタ電流I15とI14との差△IがIo
ff以上になると、それが出力電流Ioとなって発生す
る。従って、この電流Ioffの分だけ出力電流Ioが
相殺されるため、結果として、初段の差動増幅回路3で
出力VoのDCレベルを一部キャンセルし、ダイナミッ
クレンジを狭くしたことになる。尚、電流Ioffの量
をもっと大きくして、DCレベルをすべてキャンセルさ
せるようにしてもよい。
【0027】次に、Ioff調整回路31の動作につい
て説明する。基本的な動作は、上述の実施例1の定電流
吸い込み回路7と同様であるため、ここでは簡単に説明
する。増幅回路20からの出力電圧Voが所定のしきい
値VTH以上になると、コンデンサ9が放電し、ボトムホ
ールド回路18からの出力電圧Vcは減少する。それに
よって、トランジスタ31bのベース電位がトランジス
タ31cのベース電位よりも小さくなるため、トランジ
スタ31cのコレクタ電流Ioff’が増加する。ここ
で、トランジスタ31eと差動増幅回路3のトランジス
タ13とから構成されるカレントミラー回路の働きによ
りトランジスタ15に流入される電流Ioffはコレク
タ電流Ioff’と等しくなるため、コレクタ電流Io
ff’とともに増加し、それにより増幅回路20からの
出力電圧Voは減少する。また、逆に、増幅回路20か
らの出力電圧Voが所定のしきい値VTHよりも小さくな
ると、コンデンサ9は充電となり、ボトムホールド回路
18からの出力電圧Vcは増加する。それにより、トラ
ンジスタ31bのベース電位がトランジスタ31cのベ
ース電位よりも大きくなるので、トランジスタ31cの
コレクタ電流Ioff’が減少し、それにより、電流I
offも減少し、増幅回路20からの出力電圧Voは増
加する。
て説明する。基本的な動作は、上述の実施例1の定電流
吸い込み回路7と同様であるため、ここでは簡単に説明
する。増幅回路20からの出力電圧Voが所定のしきい
値VTH以上になると、コンデンサ9が放電し、ボトムホ
ールド回路18からの出力電圧Vcは減少する。それに
よって、トランジスタ31bのベース電位がトランジス
タ31cのベース電位よりも小さくなるため、トランジ
スタ31cのコレクタ電流Ioff’が増加する。ここ
で、トランジスタ31eと差動増幅回路3のトランジス
タ13とから構成されるカレントミラー回路の働きによ
りトランジスタ15に流入される電流Ioffはコレク
タ電流Ioff’と等しくなるため、コレクタ電流Io
ff’とともに増加し、それにより増幅回路20からの
出力電圧Voは減少する。また、逆に、増幅回路20か
らの出力電圧Voが所定のしきい値VTHよりも小さくな
ると、コンデンサ9は充電となり、ボトムホールド回路
18からの出力電圧Vcは増加する。それにより、トラ
ンジスタ31bのベース電位がトランジスタ31cのベ
ース電位よりも大きくなるので、トランジスタ31cの
コレクタ電流Ioff’が減少し、それにより、電流I
offも減少し、増幅回路20からの出力電圧Voは増
加する。
【0028】この実施例においては、増幅回路20、I
off調整回路31、PNPトランジスタ13及びコン
デンサ9が、磁電変換素子であるホール素子1からの出
力電圧信号のAC成分に比例した電流を出力する電圧/
電流変換手段を構成している。また、Ioff調整回路
31及びPNPトランジスタ13が、所定量の電流を出
力する定電流出力部を構成しており、増幅回路20が、
ホール素子1からのDCバイアス成分とAC成分とを有
する出力電圧信号を増幅し、それに比例する電流からI
off調整回路31からの出力電流の分を差し引いた電
流を出力する増幅部を構成しており、コンデンサ9が、
この実施例における電圧信号出力手段を抵抗6とともに
構成している出力端子24からの電圧信号に応じて、そ
の電圧信号のAC成分のボトムレベルが所定の値になる
ように、Ioff調整回路31が出力する電流の量を制
御する制御部を構成している。
off調整回路31、PNPトランジスタ13及びコン
デンサ9が、磁電変換素子であるホール素子1からの出
力電圧信号のAC成分に比例した電流を出力する電圧/
電流変換手段を構成している。また、Ioff調整回路
31及びPNPトランジスタ13が、所定量の電流を出
力する定電流出力部を構成しており、増幅回路20が、
ホール素子1からのDCバイアス成分とAC成分とを有
する出力電圧信号を増幅し、それに比例する電流からI
off調整回路31からの出力電流の分を差し引いた電
流を出力する増幅部を構成しており、コンデンサ9が、
この実施例における電圧信号出力手段を抵抗6とともに
構成している出力端子24からの電圧信号に応じて、そ
の電圧信号のAC成分のボトムレベルが所定の値になる
ように、Ioff調整回路31が出力する電流の量を制
御する制御部を構成している。
【0029】以上のように、この実施例においても、抵
抗体6に本来流れるべき電流の一部をIoff調整回路
3等を設けることにより減少させ、それにより、抵抗体
6における電圧降下である出力Voの値を低下させて、
その結果、図4に示すように、出力VoのDCレベルを
キャンセルして、出力Voのダイナミックレンジ(変動
の範囲)を狭くし、AC成分検出時のノイズの影響を小
さくすることにより、S/N比を高くし、検出精度を向
上させることが出来る。
抗体6に本来流れるべき電流の一部をIoff調整回路
3等を設けることにより減少させ、それにより、抵抗体
6における電圧降下である出力Voの値を低下させて、
その結果、図4に示すように、出力VoのDCレベルを
キャンセルして、出力Voのダイナミックレンジ(変動
の範囲)を狭くし、AC成分検出時のノイズの影響を小
さくすることにより、S/N比を高くし、検出精度を向
上させることが出来る。
【0030】また、この実施例においては、点A及び点
Bの電位が等しくなるため、NPNトランジスタ14,
15、及び、抵抗11,12の各々の素子の相対性が温
度特性等の面において向上し、そのため、電圧/電流変
換時の誤差が小さくなり、検出精度をさらに向上させる
ことが出来る。
Bの電位が等しくなるため、NPNトランジスタ14,
15、及び、抵抗11,12の各々の素子の相対性が温
度特性等の面において向上し、そのため、電圧/電流変
換時の誤差が小さくなり、検出精度をさらに向上させる
ことが出来る。
【0031】
【発明の効果】請求項1の発明によれば、磁電変換素子
からの出力電圧信号のDCバイアス成分を除去し、AC
成分に相当する電流を電圧/電流変換手段から出力し、
電圧信号出力手段が、その電圧/電流変換手段からの出
力電流に比例した電圧信号を出力するようにしたので、
電圧信号出力手段から出力される電圧信号は、DCバイ
アス成分を除去された分、出力のダイナミックレンジが
狭くなり、AC成分検出時のノイズの影響を小さくする
ことが出来、S/N比及び検出精度を向上させることが
出来る。
からの出力電圧信号のDCバイアス成分を除去し、AC
成分に相当する電流を電圧/電流変換手段から出力し、
電圧信号出力手段が、その電圧/電流変換手段からの出
力電流に比例した電圧信号を出力するようにしたので、
電圧信号出力手段から出力される電圧信号は、DCバイ
アス成分を除去された分、出力のダイナミックレンジが
狭くなり、AC成分検出時のノイズの影響を小さくする
ことが出来、S/N比及び検出精度を向上させることが
出来る。
【0032】請求項2の発明によれば、増幅部から出力
され、電圧信号出力手段に流入されるべき電流の一部を
定電流吸い込み部が吸い込み、それにより、電圧信号出
力手段に流入される電流の量を減少させ、その電流の量
に比例した電圧信号出力手段からの電圧信号を低下させ
て、結果として、DCバイアス成分をキャンセルし、ダ
イナミックレンジを狭くするようにしたので、S/N比
及び検出精度を向上させることが出来る。
され、電圧信号出力手段に流入されるべき電流の一部を
定電流吸い込み部が吸い込み、それにより、電圧信号出
力手段に流入される電流の量を減少させ、その電流の量
に比例した電圧信号出力手段からの電圧信号を低下させ
て、結果として、DCバイアス成分をキャンセルし、ダ
イナミックレンジを狭くするようにしたので、S/N比
及び検出精度を向上させることが出来る。
【0033】請求項3の発明によれば、定電流出力部が
所定量の電流を出力し、増幅部にその電流が入力され、
磁電変換素子からの出力電圧信号全体に比例した電流か
ら定電流出力部からの出力電流の分を差し引いた電流を
増幅手段から出力するようにし、結果として、DCバイ
アス成分をキャンセルし、ダイナミックレンジを狭くす
るようにしたので、S/N比及び検出精度を向上させる
ことが出来る。
所定量の電流を出力し、増幅部にその電流が入力され、
磁電変換素子からの出力電圧信号全体に比例した電流か
ら定電流出力部からの出力電流の分を差し引いた電流を
増幅手段から出力するようにし、結果として、DCバイ
アス成分をキャンセルし、ダイナミックレンジを狭くす
るようにしたので、S/N比及び検出精度を向上させる
ことが出来る。
【図1】 本発明の実施例1における波形整形回路の構
造を示したブロック図である。
造を示したブロック図である。
【図2】 図1のボトムホールド回路の具体的な構造の
一例を示したブロック図である。
一例を示したブロック図である。
【図3】 図1のホール素子からの出力電圧を示した波
形図である。
形図である。
【図4】 図1の波形整形回路からの出力電圧を示した
波形図である。
波形図である。
【図5】 本発明の実施例2における波形整形回路の構
造を示したブロック図である。
造を示したブロック図である。
【図6】 従来の波形整形回路の構造を示したブロック
図である。
図である。
1 ホール素子、2 増幅器、3 差動増幅回路、5
オペアンプ、6 温度補償用抵抗、7 定電流吸い込み
回路、20 増幅回路、31 Ioff調整回路。
オペアンプ、6 温度補償用抵抗、7 定電流吸い込み
回路、20 増幅回路、31 Ioff調整回路。
Claims (3)
- 【請求項1】 DCバイアス成分とAC成分とを有する
磁電変換素子からの出力電圧信号の波形を整形する波形
整形回路であって、 上記磁電変換素子からの出力電圧信号のAC成分に相当
する電流を出力する電圧/電流変換手段と、 上記電圧/電流変換手段からの出力電流が流入され、そ
れに比例した電圧信号を外部に出力する電圧信号出力手
段と、 を備えた波形整形回路。 - 【請求項2】 上記電圧/電流変換手段が、 上記磁電変換素子からの上記出力電圧信号を増幅し、そ
れに比例する電流を上記電圧信号出力手段に出力する増
幅部と、 上記増幅部と上記電圧信号出力手段との間に接続され、
上記増幅部から出力された上記電圧信号出力手段に流入
すべき上記電流の一部を吸い込むための定電流吸い込み
部と、 上記定電流吸い込み部に接続され、上記電圧信号出力手
段からの電圧信号のAC成分のボトムレベルが所定のし
きい値になるように、上記定電流吸い込み部の吸い込む
電流の量を制御する制御部と、 を備えたことを特徴とする請求項1記載の波形整形回
路。 - 【請求項3】 上記電圧/電流変換手段が、 所定量の電流を出力する定電流出力部と、 上記磁電変換素子と上記定電流出力部とに接続され、上
記磁電変換素子からの上記出力電圧信号を増幅し、それ
に比例する電流から上記定電流出力部からの出力電流の
分を差し引いた電流を上記電圧信号出力手段に出力する
増幅部と、 上記電圧信号出力手段からの電圧信号のAC成分のボト
ムレベルが所定のしきい値になるように、上記定電流出
力部が出力する電流の量を制御する制御部と、 を備えたことを特徴とする請求項1記載の波形整形回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6277953A JPH08139386A (ja) | 1994-11-11 | 1994-11-11 | 波形整形回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6277953A JPH08139386A (ja) | 1994-11-11 | 1994-11-11 | 波形整形回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08139386A true JPH08139386A (ja) | 1996-05-31 |
Family
ID=17590579
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6277953A Pending JPH08139386A (ja) | 1994-11-11 | 1994-11-11 | 波形整形回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08139386A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998038519A1 (fr) * | 1997-02-28 | 1998-09-03 | Asahi Kasei Electronics Co., Ltd. | Detecteur magnetique |
JP2006153753A (ja) * | 2004-11-30 | 2006-06-15 | Olympus Corp | エンコーダ |
WO2016199450A1 (ja) * | 2015-06-09 | 2016-12-15 | 株式会社ヴィーネックス | 磁気センサ装置 |
-
1994
- 1994-11-11 JP JP6277953A patent/JPH08139386A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998038519A1 (fr) * | 1997-02-28 | 1998-09-03 | Asahi Kasei Electronics Co., Ltd. | Detecteur magnetique |
US6448768B1 (en) | 1997-02-28 | 2002-09-10 | Asahi Kasei Electronics Co., Ltd. | Magnetic sensor with a signal processing circuit |
JP2006153753A (ja) * | 2004-11-30 | 2006-06-15 | Olympus Corp | エンコーダ |
WO2016199450A1 (ja) * | 2015-06-09 | 2016-12-15 | 株式会社ヴィーネックス | 磁気センサ装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5231351A (en) | Magnetoresistive speed sensor processing circuit utilizing a symmetrical hysteresis signal | |
EP0774178B1 (en) | Detection circuit with hysteresis proportional to the peak input voltage | |
KR100314438B1 (ko) | 써모파일센서를이용한온도측정회로 | |
US20090115412A1 (en) | Magnetic sensing device and electronic compass using the same | |
JPH0758525B2 (ja) | 磁気記録検出回路 | |
US6957173B2 (en) | Sensor with frequency selectable operating modes | |
US6859157B1 (en) | Programmable precision current controlling apparatus | |
EP0526423B1 (en) | An integrated instrumentation amplifier with differential input and a single power supply, with integrated frequency-compensating capacitance | |
JPH08139386A (ja) | 波形整形回路 | |
US6215302B1 (en) | Preamplifier and method for measuring resistance of a resistive transducer | |
JPH07117436B2 (ja) | 感熱式流量センサ | |
JP2561023B2 (ja) | 高周波信号レベル検出回路および高周波信号レベル検出方法 | |
US5659249A (en) | Semiconductor magnetic-to-electric converter with hall device having improved temperature characteristics | |
JP3149638B2 (ja) | 物理量変換回路 | |
US5831567A (en) | Method and signal processing apparatus for generating digital signal from analog signal | |
US20240061053A1 (en) | Sensor device | |
US5889406A (en) | Inductance-change detection apparatus | |
KR100691148B1 (ko) | 지자기 센서의 신호 처리 회로 | |
JP2576414B2 (ja) | 交流レベル検出回路 | |
JP2596125Y2 (ja) | 演算増幅回路 | |
US20010005134A1 (en) | Circuit configuration compensating for disturbance variables for a measurement pickup | |
JP2722769B2 (ja) | 利得制御回路 | |
JP2644774B2 (ja) | 増幅回路 | |
JP3390474B2 (ja) | テレビジョンカメラの温度制御回路 | |
JPH05273320A (ja) | 磁気センサ |