KR20000062629A - 박막 트랜지스터 어레이 및 그 제조방법 - Google Patents

박막 트랜지스터 어레이 및 그 제조방법 Download PDF

Info

Publication number
KR20000062629A
KR20000062629A KR1020000009205A KR20000009205A KR20000062629A KR 20000062629 A KR20000062629 A KR 20000062629A KR 1020000009205 A KR1020000009205 A KR 1020000009205A KR 20000009205 A KR20000009205 A KR 20000009205A KR 20000062629 A KR20000062629 A KR 20000062629A
Authority
KR
South Korea
Prior art keywords
signal line
film
light shielding
pixel electrode
disconnection
Prior art date
Application number
KR1020000009205A
Other languages
English (en)
Other versions
KR100399256B1 (ko
Inventor
마쯔모토세이이치
Original Assignee
카네코 히사시
닛뽄덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 카네코 히사시, 닛뽄덴끼 가부시끼가이샤 filed Critical 카네코 히사시
Publication of KR20000062629A publication Critical patent/KR20000062629A/ko
Application granted granted Critical
Publication of KR100399256B1 publication Critical patent/KR100399256B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Abstract

본 발명은 공정부하의 증가나 표시의 역효과에 영향을 미치지 않으면서 신호선의 단선을 수정할 수 있는 박막 트랜지스터 어레이를 제공함을 목적으로 한다. 유리 등으로 이루어지는 투명절연기판상에 복수개의 주사선은 제1의 도전막에 의해 형성된다. 복수개의 신호선은 제2의 도전막에 의해 형성된다. 화소전극은 서로 이웃하는 주사선과 서로 이웃하는 신호선으로 둘러싸인 영역의 게이트절연막상에 형성된다. 박막 트랜지스터는 화소전극에 접속되고 차광막은 제1의 도전막에 의해 형성되어 게이트절연막을 통하여 각 화소전극의 신호선에 면한 광차광 중첩부분을 형성한다. 차광막은 신호선측을 향하여 돌출된 상기 신호선에 따른 양단 부근을 구비하여 게이트절연막을 통하여 상기 신호선을 중첩하는 수정용 중첩부분을 형성한다. 상기의 구성에 의해 신호선의 단선의 수정은 공정부하가 증가되지 않으면서 역효과도 나타내지 않으면서 가능해 진다.

Description

박막 트랜지스터 어레이 및 그 제조방법{Thin-film transistor array and method for producing the same}
본 발명은 박막 트랜지스터 어레이에 관한 것으로서, 특히 신호선의 단선불량을 수정할 수 있는 박막 트랜지스터 어레이 및 그 제조방법에 관한 것이다.
박막 트랜지스터 어레이에서는 수율을 개선하는 것이 중요한 요소의 하나이다. 특히, 단선불량이 존재하면 그 박막 트랜지스터 어레이 그 자체가 불량으로 되기 때문에 이 단선불량의 발생을 저감시키는 것이 중요하다.
또한, 주사선과 신호선을 비교하는 경우에, 주사선은 투명절연기판상에 최초로 형성되기 때문에 비교적 단선불량이 적은데 비하여 신호선은 그 하지가 되는 게이트절연막이 플라즈마 CVD 법 등에 의해 형성될 때, 형성시의 이질의 입자가 게이트절연막에 포획되거나 일단 포획된 이질의 입자가 그 후의 세정공정과 같은 차후의 공정에서 종종 제거되어, 그 결과 게이트절연막 상에 요철이 존재하여 신호선의 단선불량이 비교적 많이 발생한다.
따라서, 특히 신호선의 단선불량을 감소시키는 것이 수율의 개선에 중요한 요소가 된다.
상기 목적을 위하여, 종래부터 박막 트랜지스터 어레이에 매트릭스상으로 배치된 화소전극의 영역을 둘러싸도록 수정용 배선을 마련하는 기술이 사용되고 있다.
그러나, 상기 종래 기술에 따르면, 수정용 배선은 화소전극이 배치된 영역의 외측을 둘러싸도록 형성되어 있으므로, 따라서 주사선 및 신호선과 비교하여 배선이 길어져서 저항이 큰 배선이 된다는 문제점을 지니고 있다.
더욱이, 하나의 배선에서 복수의 단선이 생긴 경우에 수정용 배선을 사용하여 수정을 하더라도 단선부위 사이의 부분에는 신호를 공급할 수가 없기 때문에 결과적으로 단선불량이 된다는 또다른 문제점을 지니고 있다.
따라서, 예컨대 특개평2-254419호공보에는 차광막을 이용하여 배선의 단선을 수정하는 기술이 개시되어 있다. 도 1은 상기 공보에 따른 매트릭스 표시장치의 평면도이다.
도 1에 따르면, 화소전극(26)의 중앙영역을 제외하고 실질적으로 기판의 전면을 피복하는 도전성 차광막(21)을 갖추고, 상기 도전성 차광막(21)과 화소전극(26)의 외주부 및 신호선(24) 및 주사선(25)이 절연막을 사이에 두고 중첩되어 있기 때문에, 주사선이나 신호선의 단선불량이 생긴 경우에 단선부위를 가로지르는 두 부분에서 배선과 도전성 차광막(21)이 중첩된 부분에 레이저를 조사하여 배선과 도전성 차광막(21)을 도통시킴으로서 단선불량을 수정할 수가 있다.
그러나, 상기 종래의 기술에서 박막 트랜지스터(TFT)제조의 공정과 박막 트랜지스터 어레이의 표시품질이라는 점에서 추가적인 공정 부하가 부가되어 표시품질이 악화된다는 문제점이 존재한다.
즉, 우선, 도전성 차광막(21)을 형성하기 위한 공정을 추가할 필요가 있다. 도전성 차광막(21)의 형성은 포토리소그라피 또는 막의 형성시에 노광 또는 현상이라는 일련의 공정이 필요하므로 공정 부하가 증가하여 코스트나 수율이라는 점에서 단점이 된다.
더욱이, 도전성 차광막(21)과 신호선(24)이나 주사선(25) 및 화소전극(26)의 외주부가 절연막을 사이에 두고 중첩되는 면적이 크기 때문에, 주사선(25)이나 신호선(24)과 화소전극(26)이나 도전성 차광막(21) 사이의 기생용량이 커진다는 문제점을 지니고 있다. 즉, 주사선(25)이나 신호선(24)의 용량이 커짐에 따라 주사선(25)이나 신호선(24)의 배선시 시상수가 커지고 그 결과 주사신호나 데이터신호의 과도한 중복이 발생한다.
상기와 같은 이유 때문에, 전하가 화소전극(26)으로 불충분하게 기록되거나 동일한 배선에 접속되는 화소전극(26)에서도 입력신호로 부터의 거리에 따라 기입 상태가 변하여 표시에 악영향을 미치게 된다.
또한, 화소전극(26)과 신호선(24) 또는 주사선(25)의 용량결합에 의해 소정의 전하를 유지하는 화소전극(26)의 전위가 주사선(25)이나 신호선(24)에 입력되는 신호의 전위변화의 영향을 받아 변조되여 표시불량이 생긴다는 문제점이 있다.
또한, 예컨대 특개평9-325354호공보는 축적 용량 전극을 사이에 두고 주사선의 단선부위를 바이패스함으로서 주사선을 접속하는 레이저 빔 용접에 의해 단선을 수정하는 방법을 개시하고 있다.
본 발명의 목적은 공정 부하의 증가나 표시의 역효과가 없이 신호선의 단선을 수정할 수 있는 박막 트랜지스터 어레이를 제공함에 있다.
본 발명에 따른 박막 트랜지스터 어레이는 유리 등으로 이루어진 투명절연기판상에, 제1의 도전막에 의해 형성된 복수개의 주사선과, 제2의 도전막에 의해 형성된 복수개의 신호선과, 서로 이웃하는 주사선과 서로 이웃하는 신호선으로 둘러싸인 영역의 게이트 절연막상에 형성된 화소전극과, 화소전극에 접속된 박막 트랜지스터와, 제1의 도전막에 의해 형성되고 각 화소전극의 신호선에 면한 외주부와 게이트절연막을 개재하여 차광용 중첩부분을 형성하는 차광막을 포함한다. 상기 차광막은 상기 신호선측을 향하여 돌출된 상기 신호선을 따른 양단의 주위부분을 포함하는 것으로서 신호선과 게이트절연막을 통하여 중첩되는 수정용 중첩부를 형성한다.
따라서, 신호선(2)의 단선불량이 생긴 경우에 단선부위를 가로지르는 차광막(3)과 신호선(2) 사이의 수정용 중첩부분(28)에 레이저를 조사함으로서 그에 따라 신호선(2)과 차광막(3)을 전기적으로 도통시켜 단선의 수정을 유효하게 한다.
본 발명의 제1의 효과는 차광막은 주사선을 형성하는 제1의 도전막에 의해 형성되기 때문에, 새로운 공정의 추가가 필요없고 공정의 부하를 증가시키지 않고 단선불량을 수정할 수가 있고 수율을 각별히 개선시킬 수 있다.
본 발명의 제2의 효과는 레이저 조사에 의한 단선의 수정을 위한 수정용 중첩부분의 면적은 수μm각이면 유효하기 때문에 신호선과 차광막의 수정용 중첩부분의 면적을 작게 할 수가 있으므로 신호선과 화소전극 사이의 기생용량이 작게 되고 그로인해 배선시 시상수의 증가에 의한 표시품위의 저하를 회피할 수가 있다는 점이다.
본 발명의 제3의 효과는 신호선과 화소전극의 사이의 기생용량이 작아지므로 화소전극이 받는 데이터신호의 전위 변화의 영향도 작아지게 되므로 표시품위의 저하가 발생하지 않는다는 점이다.
본 발명의 제4의 효과는 새로운 공정을 추가하지 않으면서 단선불량을 수정할 수가 있고 화소전극과 차광막 사이에 게이트절연막과 보호막이 적층되어 있기 때문에 양자간의 막 두께를 두텁게 할 수가 있고, 그 결과 화소전극과 차광막 및 신호선 사이의 기생용량이 작아져서 표시품위의 저하를 더욱 줄이고 양호한 표시를 얻을 수 있다는 점이다.
도 1은 종래의 박막 트랜지스터 어레이의 구성을 도시하는 평면도.
도 2는 본 발명의 제1의 실시예의 구성을 도시하는 평면도.
도 3은 도 2의 A-A′선에 따른 단면도.
도 4는 본 발명의 제1의 실시예에 있어서 단선수정의 상태를 도시하는 도면.
도 5는 도 4의 B-B′선에 따른 단면도.
도 6은 본 발명의 제2의 실시예의 구성을 도시하는 평면도.
도 7은 도 6의 C-C′선에 따른 단면도이다.
도 8은 본 발명의 제1의 실시예의 제조방법을 도시하는 도면.
도 9는 본 발명의 제1의 실시예의 제조방법에서 도 8의 제조방법의 차후의 공정을 도시하는 도면.
도 10은 본 발명의 제1의 실시예의 제조방법에서 도 9의 제조방법의 차후의공정을 도시하는 도면.
도 11은 본 발명의 제1의 실시예의 제조방법에서 도 10의 제조방법의 차후의공정을 도시하는 도면.
도 12는 본 발명의 제1의 실시예의 제조방법에서 도 11의 제조방법의 차후의공정을 도시하는 도면.
도 13은 차광막의 역할을 도시하는 평면도.
도 14는 차광막의 역할을 도시한는 평면도.
도 15는 차광막의 역할을 도시하는 단면도.
도 16은 차광막의 역할을 도시하는 단면도.
〈도면의 주요부호에 대한 간단한 설명〉
1 : 주사선 2 : 신호선
3 : 차광막 4 : 화소전극
5 : 게이트전극 6 : 드레인전극
7 : 소스전극 8 : 반도체막(TFT)
9 : 투명절연기판 10 : 게이트절연막
11: 보호막 12 : 레이저 조사개소
13 : 단선부 15 : 개구부
17 : 컬러필터 18 : 색층 a
19 : 색층 b 20 : 색층 c
21 : 도전성차광막 27 : 차광용 중첩부분
28 : 수정용 중첩부분
본 발명에 따른 양호한 실시예는 도면을 참조하여 기술될 것이다. 도 2는 본 발명의 제1의 실시예의 구성을 도시하는 평면도이다. 도 3은 도 2의 A-A′선에 따른 단면도이다.
도 2 및 도 3에 따르면, 유리 등으로 구성된 투명절연기판(9)상에, 제1의 도전막에 의해 형성된 복수개의 주사선(1)과, 제2의 도전막에 의해 형성된 복수개의 신호선(2)과, 서로 이웃하는 주사선(1)과 서로 이웃하는 신호선(2)으로 둘러싸인 영역의 게이트 절연막(10)상에 형성된 화소전극(4)과, 상기 화소전극(4)에 접속된 박막 트랜지스터(TFT라고 한다)(8)와, 제1의 도전막에 의해 형성되어 각각의 화소전극(4)의 신호선(2)에 면한 외주부와 게이트 절연막(10)을 통하여 중첩되는 차광용 중첩부분(27)을 형성하는 차광막(3)이 형성되어 있다.
또한 본 발명의 제1의 실시예에 있어서, 제1의 도전막에 의해 형성된 차광막(3)은 화소전극(4)의 신호선(2)에 면한 외주부와 게이트 절연막(10)을 개재하여 차광용 중첩부분을 형성하고, 도면에서, 차광막(3)의 상하 양끝 주위부는 신호선(2)측을 향하여 돌출되어, 게이트 절연막(10)을 통하여 신호선(2)과 중첩되는 수정용 중첩부분(28)을 형성한다.
상기와 같은 구성에 있어서, 신호선(2)의 단선불량이 생긴 경우에 차광막(3)과 신호선(2)의 수정용 중첩부분에 레이저를 조사함으로서 신호선(2)과 차광막(3)을 전기적으로 도통시킬 수가 있다.
신호선(2)에 단선불량이 생긴 경우에, 차광막(3)과 신호선(2)의 중첩부분에 레이저를 조사하여 양자를 도통시킴으로서, 단선부보다 앞의 신호선(2)에도 데이터신호를 공급할 수가 있고 그에 따라 신호선(2)의 단선불량을 수정한다.
상기 차광막(3)의 역할에 관해서 더욱 상세히 설명한다. 차광막(3)은 두가지의 역할을 하는데, 그 하나는 박막 트랜지스터 어레이의 개구율을 개선하는 역할이고 다른 하나는 신호선(2)의 단선불량을 수정하는 역할이다.
우선, 개구율을 개선하는 역할이 기술된다. 도 13은 차광막(3)을 형성한 경우의 평면도이고, 도 14는 차광막(3)을 형성하지 않는 경우의 평면도이다. 또한, 도 15 및 도 16은 각각 도 13 및 도 14의 D-D′선 및 E-E′선에 따른 단면도이다.
도 15에 도시된 바와 같이, 보통의 박막 트랜지스터 어레이는 TFT가 형성되는 투명절연기판(9)과, 투명절연기판(9)에 대향하여 또한 색층a(18), 색층b(19) 및 색층c(20) 및 블랙 매트릭스(14)가 형성되는 컬러 필터(17)를 겹쳐서 형성되고, 상기 투명절연기판(9)과 컬러 필터(17)의 간격을 액정으로 채워서 형성된다.
박막 트랜지스터 어레이의 개구율을 개선하기 위해서 블랙 매트릭스(14)의 개구부(15)를 크게할 필요가 있다. 이상적으로는 화소전극(4)의 단부가 블랙 매트릭스 개구부(15)의 단부와 일치할 때 까지 블랙 매트릭스 개구부(15)가 연장되면 양호하다. 그러나, 실제로는 투명절연기판(9)과 컬러 필터(17)의 겹치기(superimposing) 공정에서 위상이동이 발생하기 때문에, 블랙 매트릭스 개구부(15)는 도 15에 도시된 바와 같이 겹치짐의 어긋남을 고려하여 화소전극(4)의 단부보다도 5 내지 7μm 정도 안쪽으로 형성할 필요가 있어 개구율의 관점에서는 불리하다.
또한, 개구율 개선을 위해서 화소전극(4)을 매우 넓히면 양호하지만 화소전극(4)과 신호선(2)이 같은 게이트 절연막(10)상의 동일 평면내에 형성되는 경우에, 화소전극(4)과 신호선(2)이 지나치게 근접하면 화소전극(4)이나 신호선(2)의 패턴 붕괴 또는 도전성 이질의 입자에 의해 양자간의 쇼트가 생길 가능성이 높기 때문에, 현실적으로는 양자의 공간을 4 내지 6μm 정도 확보하여야 하고, 이것도 개구율의 관점에서는 불리하다.
이에 비해, 도 13에 도시된 바와 같이, 소정의 거리만큼 신호선(2)으로부터 떨어지고 또한 게이트 절연막(10)를 통해 화소전극(4)의 단부와 중첩되는 중첩부분을 포함하는 제1의 도전막으로 이루어진 차광막(3)을 형성한 경우에, 도 15에 도시된 바와 같이 겹쳐짐의 위상이동은 차광막(3)의 신호선(2)측의 측면 단부부터의 거리에 따라 고려되면 양호하고 또한, 차광막(3)은 신호선(2)과 다른 평면상에 형성되기 때문에 양자의 스페이스를 1 내지 2μm 정도로 대단히 작게 할 수가 있기 때문에 차광막(3)이 없는 경우에 비하여, 블랙 매트릭스 개구부(15)가 증가하여 개구율이 개선되는 효과를 얻는다.
다음에, 본 발명의 1실시예에 있어서의 신호선(2)의 단선불량의 수정에 관해서 기술될 것이다.
도 4는 각각 신호선(2)에 단선부(13)가 발생하고 이것을 수정용 중첩부분(28)에 레이저를 조사함으로서 단선불량을 수정한 경우를 도시한 평면도이고, 도 5는 도 4의 B-B′선에 따른 단면도이다.
우선, 신호선(2)의 단선의 유무가 체크된다. 만일 단선이 있으면 그 위치가 식별된다. 상기과정은 박막 트랜지스터 어레이의 형성이 완료된 후의 불량검출 검사에 의해 이루어진다. 상기 검사의 목적은 박막 트랜지스터 어레이의 불량을 검출하여 수정 가능한 것은 수정하고 또한 수정 불가능한 것이 다음 공정으로 유출되는 것을 방지하기 위한 것이다.
다음에, 상기 검사에 있어서, 신호선(2)의 단선이 검출된 경우에 단선부(13)를 가로지르는 두 수정용 중첩부분(28)에 레이저를 조사함으로써 수정을 한다.
또한, 본 실시예에서는 신호선(2)의 단선부(13)가 수정용 중첩부분(28)의 사이의 영역에 존재하는 경우에만 단선의 수정이 유효해진다.
상기와 같은 단선이 존재하는 경우에, 신호선(2)에 따른 차광막(3)의 양끝 부근의 수정용 중첩부분(28)에 레이저를 조사함으로서 도 4에 도시된 바와 같이 레이저 조사위치(12)에서 제2의 도전막이 용해되고 제1의 도전막과 제2의 도전막 사이의 게이트 절연막(10)이 파괴되괴, 그 결과 제1의 도전막과 제2의 도전막이 전기적으로 도통된다.
따라서, 신호선(2)에 전해지는 데이터신호는 단선위치(12)에서 레이저 조사위치(12)를 통하여 차광막(3)으로 우회하여 전해지고, 단선 위치(13)보다도 앞의 신호선(2)에도 데이터신호를 전할 수가 있기 때문에 단선불량을 수정할 수가 있다.
더구나, 본 실시예에서는 차광막(3)은 주사선(1) 등을 형성하는 제1의 도전막에 의해 형성되기 때문에 새로운 공정의 추가가 필요없고 공정 부하가 증가하는 일이 없다.
또한, 신호선(2)과 차광막(3)의 수정용 중첩부분(28)의 면적을 작게 할 수가 있다. 즉, 레이저 조사에 의한 단선의 수정은 수정용 중첩부분(28)의 면적이 수μm각이면 가능하기 때문에, 신호선(2)과 화소전극(4) 사이의 기생용량이 작게 된다.
그 결과, 종래 기술에서 문제가 되었던 배선용량의 증가가 감소되기 때문에 배선시 시상수의 증가에 의한 표시품질의 저하가 발생하지 않는다는 효과를 얻을 수 있다.
또한, 마찬가지로, 신호선(2)과 화소전극(4) 사이의 기생용량이 작게 됨으로서, 화소전극(4)이 받는 데이터신호의 전위 변화의 영향도 작아지므로 표시품질의 저하가 발생하지 않는다.
본 실시예에 따른 박막 트랜지스터 어레이의 제조에 관해서 이하에 설명한다. 도 8 내지 도 12는 본 실시예에 따른 박막 트랜지스터 어레이의 제조방법을 도시하고 있다.
도 8에 도시된 바와 같이, 유리 등의 투명절연기판(9)상에 스퍼터링법 등에 의해 제1의 도전막을 형성하고 포토리소그라피 공정으로 주사선(1)이나 게이트전극(5) 및 차광막(3)의 소정 패턴을 형성한다.
다음에, 도 9에 도시된 바와 같이, 게이트 절연막(10)(도 3, 5 및 7을 참조) 및 반도체막(8)을 연속하여 형성하여 포토리소그라피 공정으로 TFT부 등 소정의 패턴으로 반도체막(8)을 형성한다.
계속해서 포토리소그라피에 의해 제1의 도전막과 제2의 도전막을 도통시키기 위한 콘택트 홀(도시하지 않음)을 형성한다.
그 후, 도 10에 도시된 바와 같이, 제2의 도전막을 형성하고, 포토리소그라피에 의해 신호선(2) 등의 소정 패턴을 형성한다.
또한, 도 11에 도시된 바와 같이, ITO와 같은 투명도전막을 형성하고 포토리소그라피에 의해 화소전극(4)등을 형성하고 최종적으로 보호막(11)을 형성하여 포토리소그라피 공정에 의해 화소전극(4)상과 같은 소정의 부분상의 보호막(11)을 제거하여 박막 트랜지스터의 형성을 완료한다.
다음에, 본 발명의 제2의 실시예에 관해서 도면을 참조하여 설명한다. 도 6은 본 발명의 제2의 실시예를 이루는 박막 트랜지스터 어레이의 구성을 도시하는 도면이다. 도 7은 도 6의 C-C′선에 따른 단면도이다.
상기 제1의 실시예의 박막 트랜지스터 어레이에서는 화소전극(4)이 게이트 절연막(10)상에 형성되어 있지만 이 실시예에서 본발명은 화소전극(4)이 보호막(11)상에 형성된 박막 트랜지스터 어레이에 대해 적용된 것이다.
도 6 및 도 7을 참조하면, 유리 등으로 이루어지는 투명절연기판(9)상에는 제1의 도전막에 의해 형성된 복수개의 주사선(1)과, 제2의 도전막에 의해 형성된 복수개의 신호선(2)과, 서로 이웃하는 주사선(1)과 서로 이웃하는 신호선(2)으로 둘러싸인 영역의 보호막(11)상에 형성된 화소전극(4)과, 상기 화소전극(4)에 접속된 박막 트랜지스터(8)와, 제1의 도전막에 의해 형성되고 각 화소전극(4)의 신호선(2)에 면한 외주부와 게이트 절연막(10) 및 보호막(11)을 통하여 차광용 중첩부분(27)을 형성하는 차광막(3)이 형성되어 있다.
또한, 제1의 도전막에 의해 형성된 차광막(3)이 화소전극(4)의 신호선(2)에 면한 외주부와 게이트 절연막(10) 및 보호막(11)을 통하여 차광용 중첩부분(27)을 형성하고 또한 차광막(3)의 상하 양끝 부근을 신호선(2)측으로 돌출시켜 신호선(2)과 게이트 절연막(10)을 통하여 수정용 중첩부분(28)을 형성한다.
상기와 같은 구성에 있어서, 상기 제1의 실시예와 같이 신호선(2)의 단선불량이 생긴 경우에 차광막(3)과 신호선(2)의 수정용 중첩부분(28)에 레이저를 조사함으로서 신호선(2)과 차광막(3)을 전기적으로 도통시킬 수 있다.
따라서, 신호선(2)에 단선불량이 생긴 경우에도 차광막(3)과 신호선(2)의 수정용 중첩부분(28)에 레이저를 조사하여 양자를 도통시킴으로서 단선부보다 앞의 신호선(2)에도 데이터신호를 공급할 수가 있기 때문에 신호선(2)의 단선불량을 수정할 수가 있는 효과가 생긴다.
또한, 상기 차광막(3)의 역할은 상기 제1의 실시예와 같이 박막 트랜지스터 어레이의 개구율을 개선하기 위한 역할과 신호선(2)의 단선불량을 수정하기 위한 역할 두가지이다.
또한, 본 실시예에 있어서, 화소전극(4)과 신호선(2)은 다른 평면상에 존재하기 때문에 화소전극(4)이나 신호선(2)의 패턴 붕괴나 도전성 이질의 입자에 의한 양자간의 쇼트가 발생할 가능성이 낮아진다.
또한, 화소전극(4)과 차광막(3)의 사이에는 게이트 절연막(10) 및 보호막(11)이 적층되어 있기 때문에 양자간의 막 두께를 두텁게 할 수가 있어서 그 결과 화소전극(4)과 차광막(3) 및 신호선(2) 사이의 기생용량이 작게 되어 표시품질의 저하가 감소된다.
전술한 바와 같이, 본 발명의 제2의 실시예에 있어서, 상기 제1의 실시예와 마찬가지로 새롭게 공정을 추가하는 일이 없고 단선불량을 수정할 수가 있으며 표시품질의 저하가 없는 박막 트랜지스터 어레이를 형성할 수가 있다.
또, 본 발명은 정스태거형 TFT와 역스태거형 TFT의 어느것에 대해서도 적용할 수 있는 것은 당연하다.
이상 설명한 바와 같이, 본 발명에 의하면 하기 기재의 효과를 발휘한다.
본 발명의 제1의 효과는, 차광막은 주사선등을 형성하는 제1의 도전막에 의해 형성되기 때문에 새로운 공정의 추가 등의 필요가 없고 공정 부하가 증가하는 일이 없고 단선불량을 수정할 수가 있으며 수율을 각별히 개선시킨다는 점이다.
본 발명의 제2의 효과는, 레이저 조사에 의한 단선의 수정을 위한 수정용 중첩부분의 면적은 수μm각이 있으면 가능하기 때문에 신호선과 차광막의 수정용 중첩부분의 면적을 작게 할 수가 있어서 신호선과 화소전극의 사이의 기생용량이 작게 되고 이 때문에 배선시 시상수의 증가에 의한 표시품위의 저하를 회피할 수가 있다는 점이다.
본 발명의 제3의 효과는, 신호선과 화소전극의 사이의 기생용량이 작게 됨으로서, 화소전극이 받는 데이터신호의 전위 변화의 영향도 작게 되기 때문에 표시품위의 저하가 생기는 일이 없다는 점이다.
본 발명의 제4의 효과는, 새롭게 공정을 추가하는 일이 없고 단선불량을 수정할 수가 있고 화소전극과 차광막 사이에는 게이트절연막과 보호막이 적층되어 있기 때문에 양자간의 막 두께를 두텁게 할 수가 있어서 그 결과 화소전극과 차광막 및 신호선과의 사이의 기생용량이 작게 되어 표시품위의 저하를 더욱 감소시키고 양호한 표시를 얻을 수 있다는 점이다.

Claims (5)

  1. 투명절연기판과,
    투명절연기판상에 형성된 제1의 도전막에 의해 형성된 다수의 주사선과,
    제2의 도전막에 의해 형성된 다수의 신호선과,
    서로 이웃하는 주사선과 서로 이웃하는 신호선으로 둘러싸인 영역의 게이트절연막상에 형성된 화소전극과,
    화소전극에 접속된 박막 트랜지스터와,
    제1의 도전막에 의해 형성되어 각 화소전극의 상기 신호선에 면한 외주부와 상기 게이트절연막을 통하여 차광용 중첩부분을 형성하는 차광막을 포함하는 박막 트랜지스터 어레이에 있어서,
    상기 차광막은 상기 신호선에 따른 양끝 부근에 위치하는 소정 영역이 상기 신호선측으로 돌출되고 상기 신호선과 게이트절연막을 통하여 수정용 중첩부분을 형성하는 것을 특징으로 하는 박막 트랜지스터 어레이.
  2. 투명절연기판과,
    투명절연기판상에 제1의 도전막에 의해 형성된 복수개의 주사선과,
    제2의 도전막에 의해 형성된 복수개의 신호선과,
    서로 이웃하는 주사선과 서로 이웃하는 신호선으로 둘러싸인 영역의 보호막상에 형성된 화소전극과,
    상기 화소전극에 접속된 박막 트랜지스터와,
    제1의 도전막에 의해 형성되어 각 화소전극의 신호선에 면한 외주부와 상기 게이트절연막 및 보호막을 통하여 차광용 중첩부분을 형성하는 차광막을 포함하는 박막 트랜지스터 어레이에 있어서,
    상기 차광막은 상기 신호선에 따른 양끝 부근에 위치하는 소정 영역이 상기 신호선측으로 돌출되고 상기 신호선과 상기 게이트절연막을 통하여 수정용 중첩부분을 형성하고 있는 것을 특징으로 하는 박막 트랜지스터 어레이.
  3. 기판상에 복수의 주사선과 복수의 신호선이 각각 서로 교차하도록 배선되어 있고, 상기 주사선과 상기 신호선의 교차부에 마련되어 있으며 상기 신호선과 화소전극 사이에 접속되어 게이트가 상기 주사선과 접속되어 이루어지는 박막 트랜지스터를 복수 포함하는 박막 트랜지스터 어레이에 있어서,
    상기 화소전극의 상기 신호선에 대향한 테두리부(rim portion))와 절연막을 통하여 차광용 중첩부를 형성함과 동시에, 상기 신호선에 따라 서로 간격을 띠운 복수의 위치에서 각각 상기 신호선의 한쪽에 돌출된 상기 신호선의 상기 한쪽 끝을 넘어서 넓게 연장되어 이루어지는 복수의 연장부(extentions)를 갖는 도전성 차광막을 갖추고,
    상기 차광막의 상기 각 연장부는 각각 상기 신호선과 상기 절연막을 통하여 일부 겹쳐서 수정용 중첩부분을 형성하고,
    상기 신호선에 단선이 생긴 경우에 상기 신호선의 단선부위를 바이패스하여 상기 차광막과 상기 신호선과의 상기 수정용 중첩부분을 레이저 용접에 의해 단락 도통시킴으로써 상기 단선불량을 구제 가능하도록 구성되는 것을 특징으로 하는 박막 트랜지스터 어레이.
  4. 투명절연기판과, 투명절연기판상에 제1의 도전막에 의해 형성된 복수개의 주사선과, 제2의 도전막에 의해 형성된 복수개의 신호선과, 서로 이웃하는 주사선과 서로 이웃하는 신호선으로 둘러싸인 영역의 게이트절연막상에 형성된 화소전극과, 화소전극에 접속된 박막 트랜지스터와, 제1의 도전막에 의해 형성되어 각 화소전극의 상기 신호선에 면한 외주부와 상기 게이트절연막을 통하여 차광용 중첩부분을 형성함과 동시에, 상기 신호선에 따른 양끝 부근의 소정 영역이 상기 신호선측으로 돌출되고 상기 신호선과 게이트절연막을 개재하여 수정용 중첩부분을 형성하고 있는 차광막을 갖춘 박막 트랜지스터 어레이의 제조방법에 있어서,
    상기 신호선에 단선부위가 생긴 경우에 단선 위치를 가로지르는 두 부분의 수정용 중첩부분에 레이저를 조사함으로서 레이저를 조사한 위치의 차광막과 신호선을 전기적으로 도통시켜 단선부위보다 앞선 신호선에도 데이터신호를 공급하여 상기 신호선의 단선불량을 수정하는 것을 특징으로 하는 박막 트랜지스터 어레이의 제조방법.
  5. 투명절연기판상에, 제1의 도전막에 의해 형성된 복수개의 주사선과, 제2의 도전막에 의해 형성된 복수개의 신호선과, 서로 이웃하는 주사선과 서로 이웃하는 신호선으로 둘러싸인 영역의 보호막상에 형성된 화소전극과, 상기 화소전극에 접속된 박막 트랜지스터와, 제1의 도전막에 의해 형성되어 각 화소전극의 상기 신호선에 면한 외주부와 상기 게이트절연막을 통하여 차광용 중첩부분을 형성함과 동시에, 상기 신호선에 따른 양끝 부근에 위치하는 소정 영역이 상기 신호선측으로 돌출되고, 상기 신호선과 게이트절연막을 개재하여 수정용 중첩부분을 형성하고 있는 차광막을 구비한 박막 트랜지스터 어레이의 제조방법에 있어서,
    상기 신호선에 단선부위가 생긴 경우에 단선 위치를 가로지르는 두 부분의 수정용 중첩부분에 레이저를 조사함으로서 레이저를 조사한 곳의 차광막과 신호선을 전기적으로 도통시켜, 단선부위보다 앞의 신호선에도 데이터신호를 공급함으로서 상기 신호선의 단선불량을 수정하는 것을 특징으로 하는 박막 트랜지스터 어레이의 제조방법.
KR10-2000-0009205A 1999-02-26 2000-02-24 박막 트랜지스터 어레이 및 그 제조방법 KR100399256B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11050140A JP2000250436A (ja) 1999-02-26 1999-02-26 薄膜トランジスタアレイ及びその製造方法
JPJP-P-1999-00050140 1999-02-26
JP??11?????0501 1999-02-26

Publications (2)

Publication Number Publication Date
KR20000062629A true KR20000062629A (ko) 2000-10-25
KR100399256B1 KR100399256B1 (ko) 2003-09-26

Family

ID=12850856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0009205A KR100399256B1 (ko) 1999-02-26 2000-02-24 박막 트랜지스터 어레이 및 그 제조방법

Country Status (4)

Country Link
US (2) US6249011B1 (ko)
JP (1) JP2000250436A (ko)
KR (1) KR100399256B1 (ko)
TW (1) TW561303B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761604B1 (ko) * 2001-07-31 2007-09-27 가부시끼가이샤 어드번스트 디스플레이 표시장치의 단선 수복방법
KR20150045333A (ko) * 2013-10-18 2015-04-28 삼성디스플레이 주식회사 박막트랜지스터 기판 및 기판의 신호선 리페어 방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100695299B1 (ko) * 2000-05-12 2007-03-14 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
JP2002162644A (ja) * 2000-11-27 2002-06-07 Hitachi Ltd 液晶表示装置
KR100391157B1 (ko) 2001-10-25 2003-07-16 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JP4551049B2 (ja) 2002-03-19 2010-09-22 三菱電機株式会社 表示装置
KR100456151B1 (ko) * 2002-04-17 2004-11-09 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP2004054069A (ja) 2002-07-23 2004-02-19 Advanced Display Inc 表示装置及び表示装置の断線修復方法
KR100930496B1 (ko) * 2002-10-22 2009-12-09 삼성전자주식회사 어레이 기판 및 이의 제조 방법
TWI240135B (en) * 2003-06-05 2005-09-21 Au Optronics Corp Method of stabilizing parasitic capacitance in an LCD device
JP4491205B2 (ja) * 2003-07-22 2010-06-30 Ｎｅｃ液晶テクノロジー株式会社 スイッチング素子アレイ基板の修復方法
JP2005070569A (ja) * 2003-08-27 2005-03-17 Nec Corp 移動体通信機及びそれに用いるｌｃｄモジュール実装方法
WO2005116745A1 (en) 2004-05-27 2005-12-08 Sharp Kabushiki Kaisha Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof
TWI240087B (en) * 2004-11-11 2005-09-21 Chunghwa Picture Tubes Ltd Method of aligning a TFT plate and a color filter plate
TWI405013B (zh) * 2005-06-09 2013-08-11 Sharp Kk 液晶顯示裝置
JP4543013B2 (ja) 2005-06-29 2010-09-15 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置及びその製造方法
KR101234215B1 (ko) * 2005-06-29 2013-02-18 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
WO2007114471A1 (ja) 2006-04-04 2007-10-11 Sharp Kabushiki Kaisha 液晶表示装置
JP5036354B2 (ja) * 2006-04-04 2012-09-26 東京エレクトロン株式会社 成膜装置の排気系構造、成膜装置、および排ガスの処理方法
JP4820866B2 (ja) * 2006-04-24 2011-11-24 シャープ株式会社 液晶表示装置
KR101233729B1 (ko) 2006-06-21 2013-02-18 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
WO2008007583A1 (fr) * 2006-07-14 2008-01-17 Sharp Kabushiki Kaisha Dispositif d'affichage à cristaux liquides
US7855757B2 (en) 2006-07-28 2010-12-21 Samsung Electronics Co., Ltd. Liquid crystal display, method of manufacturing the same, and method of repairing the same
CN101568875B (zh) 2006-12-05 2014-10-08 夏普株式会社 液晶显示装置
JP2008152156A (ja) 2006-12-20 2008-07-03 Sony Corp 表示装置およびその製造方法
CN102317994A (zh) * 2009-03-18 2012-01-11 夏普株式会社 有源矩阵基板和显示装置
JP5302101B2 (ja) * 2009-05-25 2013-10-02 パナソニック液晶ディスプレイ株式会社 表示装置
WO2013175926A1 (ja) * 2012-05-24 2013-11-28 シャープ株式会社 回路基板及び表示装置
KR102147520B1 (ko) 2013-07-29 2020-08-25 삼성디스플레이 주식회사 곡면표시장치

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60140926A (ja) 1983-12-27 1985-07-25 Nec Corp 論理回路
DE3514807C2 (de) * 1984-04-25 1994-12-22 Canon Kk Vorrichtung mit einer Flüssigkristallzelle, zum Ansteuern einer Transistoranordnung
JPH01134344A (ja) 1987-11-19 1989-05-26 Sharp Corp アクティブマトリクス基板
JPH0273233A (ja) 1988-09-08 1990-03-13 Sharp Corp 画像表示装置
JPH0792573B2 (ja) * 1988-12-06 1995-10-09 シャープ株式会社 表示装置
JPH02157828A (ja) 1988-12-12 1990-06-18 Hosiden Electron Co Ltd 液晶表示素子
JPH0823643B2 (ja) 1989-03-28 1996-03-06 シャープ株式会社 アクティブマトリクス表示装置
JPH02262125A (ja) 1989-03-31 1990-10-24 Sony Corp アクティブマトリクス型液晶表示装置
JPH03148636A (ja) * 1989-11-06 1991-06-25 Toshiba Corp アクティブマトリクス型液晶表示素子の製造方法
JP2502400B2 (ja) 1990-06-05 1996-05-29 シャープ株式会社 アクティブマトリクス表示装置
EP0530972B1 (en) * 1991-08-02 1997-11-05 Canon Kabushiki Kaisha Liquid crystal image display unit
JPH0713197A (ja) * 1993-06-22 1995-01-17 Asahi Glass Co Ltd マトリックス型配線基板およびそれを用いた液晶表示装置
JP2500666B2 (ja) * 1994-03-14 1996-05-29 旭硝子株式会社 薄膜能動素子基板
JPH08313933A (ja) 1995-05-19 1996-11-29 Sanyo Electric Co Ltd 液晶表示装置
JPH0961852A (ja) 1995-08-29 1997-03-07 Matsushita Electric Ind Co Ltd 液晶画像表示装置およびその断線不良救済方法
TW317643B (ko) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
JPH09325354A (ja) 1996-06-03 1997-12-16 Matsushita Electric Ind Co Ltd 液晶表示装置の製造方法及び液晶表示装置
JP3491079B2 (ja) 1996-06-05 2004-01-26 株式会社アドバンスト・ディスプレイ 液晶表示装置の修復方法
JP3097829B2 (ja) 1996-07-11 2000-10-10 日本電気株式会社 液晶表示パネルおよびその補修方法
JPH10123563A (ja) 1996-10-17 1998-05-15 Sharp Corp 液晶表示装置およびその欠陥修正方法
JP4401448B2 (ja) * 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3642546B2 (ja) * 1997-08-12 2005-04-27 株式会社東芝 多結晶半導体薄膜の製造方法
US6195196B1 (en) * 1998-03-13 2001-02-27 Fuji Photo Film Co., Ltd. Array-type exposing device and flat type display incorporating light modulator and driving method thereof
KR100603840B1 (ko) * 1999-12-27 2006-07-24 엘지.필립스 엘시디 주식회사 리페어배선을 포함하는 액정표시장치용 어레이기판 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761604B1 (ko) * 2001-07-31 2007-09-27 가부시끼가이샤 어드번스트 디스플레이 표시장치의 단선 수복방법
KR20150045333A (ko) * 2013-10-18 2015-04-28 삼성디스플레이 주식회사 박막트랜지스터 기판 및 기판의 신호선 리페어 방법

Also Published As

Publication number Publication date
JP2000250436A (ja) 2000-09-14
US6249011B1 (en) 2001-06-19
TW561303B (en) 2003-11-11
KR100399256B1 (ko) 2003-09-26
US6352911B1 (en) 2002-03-05

Similar Documents

Publication Publication Date Title
KR100399256B1 (ko) 박막 트랜지스터 어레이 및 그 제조방법
KR100278547B1 (ko) 액정표시패널, 액정표시장치 및 그 제조방법
KR100264251B1 (ko) 액정표시패널및그보수방법
JP4048225B2 (ja) 表示装置用基板、その修正方法、表示装置の修正方法及び液晶表示装置
JP3680527B2 (ja) 薄膜トランジスタマトリクス基板及びその製造方法
KR100283733B1 (ko) 액티브 매트릭스형 액정 표시 장치 및 그 단선 수정 방법
EP0461417B1 (en) Liquid crystal display element and method for treating defective pixels therein
US8294839B2 (en) Thin film transistor array panel for liquid crystal display and method of manufacturing the same
US7330222B2 (en) Display device and method for fabricating the same
US7196766B2 (en) Defect correction of pixel electrode by connection to gate line
US6191832B1 (en) Active matrix display device and methods for correcting defect thereof
US20020054037A1 (en) Matrix array substrate
US6822701B1 (en) Liquid crystal display apparatus
JP3355143B2 (ja) 液晶表示装置およびその製造方法
JP3748137B2 (ja) 液晶表示装置
JPH11190858A (ja) アクティブマトリクス型表示装置及びその製造方法
KR100488942B1 (ko) 차광 및 리페어 겸용 더미 패턴이 구비된 박막 트랜지스터액정표시장치
JP4048228B2 (ja) 表示装置用基板、その修正方法、表示装置の修正方法及び液晶表示装置
KR20010100614A (ko) 액정 표시 장치용 기판
JP3525058B2 (ja) 液晶表示装置
KR100720084B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
JP3778407B2 (ja) アクティブマトリクス基板の欠陥修正方法および液晶パネルの製造方法
JP2005173499A (ja) 液晶表示装置及びその製造方法
CN112213894A (zh) 显示面板用阵列基板的制造方法
JP2000221539A (ja) アレイ基板、アレイ基板の修正方法および液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
G170 Re-publication after modification of scope of protection [patent]
E601 Decision to refuse application
J201 Request for trial against refusal decision
N231 Notification of change of applicant
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120830

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140828

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee