JPH02262125A - アクティブマトリクス型液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アクティブマトリクス型液晶表示装置に係わ
り、特にスイッチングトランジスタの欠陥による画素欠
陥の低減に関する。

〔発明の概要〕

本発明は、アクティブマトリクス型液晶表示装置におい
て、少なくとも隣り合う画素電極間を、選択線をゲート
電極としたトランジスタにより接続することにより、画
素の開口率を下げずに、また工程数を増加することなし
に、スイッチングトランジスタの欠陥による画素欠陥を
救済し、この種の液晶表示装置の高解像度化を容易なら
しめるようにしたものである。

〔従来の技術〕

近年、１つの画素に対して１つのスイッチングトランジ
スタを配し、このスイッチングトランジスタのオン、オ
フにより液晶を駆動するアクティブマトリクス型液晶表
示装置が利用されつつある。

しかしながら、このアクティブマトリクス型液晶表示装
置においては、高解像度化にする程、スイッチングトラ
ンジスタの数が増加し、それに伴ってトランジスタの欠
陥が増加する不都合がある。

トランジスタの欠陥には、ゲー（酸化膜が絶縁破壊して
ソース−ゲート間が短絡する短絡欠陥と、ＡＩ！、と半
導体コンタクト部間或は画素電極と半導体コンタクト部
間のコンタクト不良による所謂オープン欠陥がある。そ
して、アクティブマトリクス型液晶表示装置でのスイッ
チングトランジスタの欠陥としては、−船釣に短絡欠陥
は許されるが、オープン欠陥は許されない、と云われて
いる。これは、オープン欠陥であると、その画素の色が
いつも変わらず、目立つからである。なお、短絡欠陥は
、非常に少ない場合には目立たないので問題ないが、欠
陥トランジスタの数が増えるとやはり許されなくなる。

従来、このような不良を防ぐために、１つの画素に対し
てスイッチングトランジスタを２ケ〜４ケ接続する方法
がとられている。

短絡欠陥による不良防止としては、例えば特開昭６４−
９３３号公報に示すようにダーリントン接続した２個の
スイッチングトランジスタを設け、一方のトランジスタ
に短絡欠陥が発生した場合にはそのトランジスタを切り
離す方法が提案されている。

また特開昭６３−２７６０３２号公報においては不良ト
ランジスタが発生した場合には、不良トランジスタを切
離し、その画素電極と隣接する画素電極とを導電体を介
して接続し、画素欠陥を救済する方法も提案されている
。

〔発明が解決しようとする課題〕

しかし乍ら、上述の複数のトランジスタを設ける方法で
は、トランジスタの数が増加するために、逆に短絡欠陥
が増加すること、また画素の開口率が下がってしまう等
の問題点がある。

また、短絡欠陥をレーザで切り離す方法も欠陥を見つけ
る手段が難しく、実用化されていない。

さらに、特開昭６３−２７６０３２号公報の方法では、
不良トランジスタを切り離した後に、光ＣＶＤ法又はス
パッタ法などにより導電体を形成する工程が付加され、
製造が煩雑になる。

本発明は、上述の点に鑑み、画素の開口率を下げず、工
程数を増加することなく、トランジスタの欠陥による画
素欠陥を低減することができるアクティブマトリクス型
液晶表示装置を提供するものである。

〔課題を解決するための手段〕

本発明のアクティブマトリクス型液晶表示装置は、少な
くとも隣り合う画素電極（１）間を、選択線（３）をゲ
ート電極としたトランジスタ（Ｑ）により接続して構成
する。

〔作用〕

本発明においては、少なくとも隣り合う画素電極（１）
間が一方の画素の選択線（３）をゲート電極としたトラ
ンジスタ（Ｑ）により接続されているので、他方の画素
のスイッチングトランジスタ（Ｔｒ）が例えばオープン
欠陥であれば選択線（３）を介して一方の画素が選択さ
れたとき、一方の画素電極（１）に印加される画像信号
がトランジスタ（Ｑ）を通して他方の画素電極（１）に
も印加される。次に選択線（３）を介して他方の画素が
選択されたときには画像・信号は他方の画素電極（１）
のみに印加される。

また一方の画素のスイッチングトランジスタ（Ｔｒ）が
例えばオープン欠陥であれば次のフレームの信号を書き
込むときに他方の画素電極（１）に印加されている前の
フィールドの信号がトランジスタを通して一方の画素電
極（１）に印加される。

次に、短絡欠陥の場合にはそのスイッチングトランジス
タ（Ｔ　ｒ　）を切り離すことによって上述と同様の動
作が行われる。従って、実質的に画素欠陥が回避される
。

また、トランジスタ（Ｑ）のゲート電極は選択線（３）
で兼用され、トランジスタ（Ｑ）は主として画素電極（
１）間の選択線（３）が配され部分に設けられるので、
画素の開口率は下がらない。さらに追加工程なしに画素
欠陥の救済ができる。

〔実施例〕

以下、第１図及び第２図を用いて本発明によるアクティ
ブマトリクス型液晶表示装置の実施例を説明する。

第１図において、（１）　（（１１１）、　（１１□）
、　（１，３）、（１１４）。

・・・・（１□＋）＋　（１゜、）、（１□３）、（１
□４）、・・・・〕は画素（液晶セルＬＣ）を構成する
例えばＩＴＯ（酸化インジウム錫）等よりなる透明の画
素電極を示し、夫々所定間隔を於いてマトリクス配列さ
れる。（２）（（２＋）、（２２）、・・・・〕はＡｆ
ｉよりなる信号線であり、画素電極（１）の各列に沿っ
て配される。（３）（（３，）（３□）、　（３３）　
、　（３４）・・・・〕は画素電極（１）の各行に沿っ
て配された選択線である。（Ｔｒ）　　（（Ｔｒｚ）、
（Ｔｒ＋ｚ）（Ｔｒ＋　：＋）　、　（Ｔｒ＋　４）　
、・・・・（Ｔｒｚ＋）＋　（Ｔｒｚｚ）　、（Ｔｒｚ
、）　、（Ｔｒｚｎ）　。

・・・・〕は夫々の画素電極（Ｌ＋）、（１＋□）、　
（１１３）、　（１１４）。

・・・・（１□＋）＋　（１゜Ｚ）、（１□３）　、　
（１□４）、・・・・即ち画素（ＬＣＩ＋）、（ＬＣＩ
□）　、（ＬＣ１３）　、　（ＬＣＩ４）・・・・（Ｌ
Ｃ２＋）　、　（ＬＣｚ２）　、　（ｒ、ｃｚｉ）　、
　（ＬＣ２４）　。

・・・・を駆動する薄膜トランジスタによるスイッチン
グトランジスタで、夫々信号線（２）　（（２，）、　
（２□）。

・・・・〕と選択線（３）　Ｃ（３，）、　（３□）、
　（３１）、（３４）、・・・・〕との各交点部分に対
応して配される。

薄膜トランジスタ（Ｔｒ）は、絶縁基板上に多結晶シリ
コン膜又は非晶質シリコン膜等による第１層の半導体薄
膜（１１）を形成し、この半導体薄膜（１１）のゲート
部上に例えばＳｉｎｇ等よりなるゲート絶縁膜（図示せ
ず）を介して第２層の不純物ドープの半導体層例えば不
純物ドープした多結晶シリコン層よりなるゲート電極（
１２）を形成し、半導体薄膜（１１）のゲート電極（１
２）を挾む両領域を夫々ソース領域及びドレイン領域と
して構成される。

ゲート電極（１２）に接続される選択線（３）はゲート
電極（１２）の形成と同時に同じ不純物ドープした多結
晶シリコンにて形成される。各スイッチングトランジス
タ（Ｔｒ）のドレイン領域は対応する画素電極（１）に
接続され、そのソース領域は対応する信号線（２）に接
続される。

しかして、本例においては、各列の上下２つの画素に対
応する２つのスイッチングトランジスタ（Ｔｒ）のドレ
イン電極間を薄膜トランジスタよりなる連結トランジス
タ（Ｑ）を介して接続し、その連結トランジスタ（Ｑ）
のゲートを２つのスイッチングトランジスタ（Ｔｒ）の
うち上側のスイッチングトランジスタに接続される選択
線（３）に接続するようになす。即ち、この連結トラン
ジスタ（Ｑ）は、各列の上下２つの画素電極（１，、）
と（１＋　ｇ）間、（１１３）と（１１４）間、・・・
・（１□１）と（ｌｚｇ）間、　（１！＝）と（１□４
）間、・・・・に第１層の半導体薄膜（１３）を、その
ソース領域及びドレイン領域が各対応する上側の画素電
極（１１１）、（１１３）、（１□Ｉ）、（１□３）及
び下側の画素電極（１１□）（１１４）（１□２）（１
□、）に接続されるように形成し、半導体薄膜（１３）
上にＳｉＯ□等よりなるゲート絶縁膜を介してゲート電
極となる選択線（３）を形成して構成する。連結トラン
ジスタ（Ｑ）はスイッチングトランジスタ（Ｔ　ｒ　）
の形成と同時工程で形成される。

尚、図示せざるも、かかるスイッチングトランジスタ（
Ｔｒ）、連結トランジスタ（Ｑ）及び画素電極（１）が
形成された透明の絶縁基板に対向して内面全面に透明電
極が形成された透明の絶縁基板が配され、側基板間に液
晶が充填されて目的のアクティブマトリクス型液晶表示
装置（４）が構成される。第２図にこのアクティブマト
リクス型液晶表示装置の等価回路を示す。

斯る液晶表示装置（４）においては、選択線（３，）に
選択パルスが印加されて画素（ＬＣｚ）を含む一ライン
の画素が選択され、信号線（２，）にして画像信号が印
加されると、その画像信号はスイッチングトランジスタ
（Ｔｒ＋＋）を通して画素電極（１＋＋）に印加される
と共に、連結トランジスタ（Ｑ）を通して下側の画素（
ＬＣ，□）の画素電極（１１□）にも印加されて、画素
（Ｌ　Ｃ＋＋）及び（ＬＣ＋ｚ）が同時に表示される。

同様にして順次信号線（２□）、・・・・よりの画像信
号は夫々上下側の画素（ＬＣ２１）（ＬＣ，□）、、　
　（ＬＣ３１）（ＬＣ３□）、・・・・の画素電極（１
□＋）　（１２□）、　（１３１）（１３□）、・・・
・に印加されて上下２つの画素が順次に表示される。

次に、選択線“（３゜）に選択パルスが印加されて画素
（ＬＣ，□）を含む次の一ラインの画素が選択されたと
きには、画素（ＬＣ，□）のスイッチングトランジスタ
（Ｔｒ＋□）が正常であれば、信号線（２，）よりの画
像信号はトランジスタ（Ｔｒｌ□）を通して画素電極（
Ｌ２）に印加され、画素（ＬＣ，□）は次の画像に書き
替えられて表示される。このとき、連結トランジスタ（
Ｑ）はオフ状態になっているのでこの画像信号が上側の
画素（Ｌ　Ｃ＋＋）に混じることはない。

一方、このスイッチングトランジスタ（Ｔｒ、２）がも
し、オープン欠陥であれば上側の画素（Ｌ　Ｃ＋＋）の
信号がいつも入ることになる。

上側の例えばスイッチングトランジスタ（Ｔｒ＋＋）が
オープン欠陥であるとき、スタート時点では上側の画素
（ＬＣ＋、）は救済できないが、しかし、次のフレーム
の画像信号を書き込むときには、未だオン状態にある下
側の画素（ＬＣ＋□）の画素電極（１，ｚ）に印加され
ている信号が連結トランジスタ（Ｑ）を通して上側の画
素電極（１，１）に与えられるので、上側の画素（ＬＣ
＋＋）は救済される。

また短絡欠陥の場合には、そのトランジスタをレーザ等
により切り離すようになせば、上述と同様の動作で画素
（ＬＣ）の救済がなされる。

上述せるアクティブマトリクス型液晶表示装置（４）に
よれば、上下に並ぶ２つの画素（ＬＣ）のスイッチング
トランジスタ（Ｔｒ）のドレイン電極を連結トランジス
タ（Ｑ）を介して接続し、そのゲートを上側画素のスイ
ッチングトランジスタのゲートと同一となるように、即
ち上側画素の選択線（３）に接続することにより、コン
タクト不良等のオープン欠陥のスイッチングトランジス
タ（Ｔｒ）があっても、その画素（ＬＣ）の欠陥を回避
することができるものである。従って、アクティブマト
リクス型液晶表示装置の高解像度化を容易に行うことが
できる。

また、この連結トランジスタ（Ｑ）はスイッチングトラ
ンジスタ（Ｔｒ）の形成と同時工程で形成することがで
きるので、何ら工程数を増すことなく、またオープン欠
陥を検出した後に何らの工程を施すことな（、欠陥救済
することができる。

さらに、連結トランジスタ（Ｑ）は選択線（３）が配さ
れる領域に形成され、そのソース領域及びドレイン領域
の端部が上下夫々の画素電極（１）に接続され、選択線
（３）がゲート電極を兼ねるようになされているので、
実質的に連結トランジスタ（Ｑ）は画素電極（１）の面
積に影響を与えることがなく、画素電極（１）の開口率
を減らすことがない。

尚、上側では上下隣り合う２つの画素（ＬＣ）の画素電
極（１）間を連結トランジスタ（Ｑ）を介して接続した
が、その他、上下３つ以上（１列全部も含む）画素（Ｌ
Ｃ）の画素電極（１）相互間を、上述と同様の構成をも
つ連結トランジスタ（Ｑ）を介して順次接続するように
しても欠陥救済が可能である。

次に、アクティブマトリクス液晶表示装置におけるスイ
ッチングトランジスタの欠点検出法について説明する。

アクティブマトリクス型液晶表示装置のスイッチングト
ランジスタ側基板（即ち薄膜トランジスタが形成された
側のパネル）では、液晶を封入する前において液晶に電
圧をかける画素電極側がフローティング状態になってい
る。つまり、外部から信号を入れられない。従って、各
画素のスイッチングトランジスタの特性を測定すること
ができないので、良品か不良品かの区別ができない。現
状では、液晶を封入した後、対向電極の電位を使って容
量的にスイッチングトランジスタ特性を検出するか、画
像を見て良、不良を判断するかの方法しかない。しかし
、この段階で不良と判定されても、液晶にダメージを与
えずにスイッチングトランジスタを切り離すのは非常に
難しい。

第３図及び第４図は、液晶封入前のスイッチングトラン
ジスタ側基板のみで欠陥測定ができる欠陥検出法を示す
実施例である。同図において、（Ｌｃ）　　（（Ｌｃ＋
＋）、（ｔ、ｃ、ｚ）、（ＬＣ，３）・・・・（ＬＣ＋
ｉ）　、　（ＬＣｚ＋）　、（Ｌ、Ｃｚｚ）　、（ＬＣ
２３）・・・・（ＬＣｚｉ）、・・・・〕はマトリクス
配列された画素即ち液晶セル、（Ｔｒ）　　（（Ｔｒｚ
）＋　（Ｔｒｉｚ）＋（Ｔｒｉ　３）　ｌ　’−”　（
Ｔｒｉ　ｉ）　＋　（Ｔｒｚ＋）＋　（Ｔｒｚｚ）　＋
　（’ｒｒｚ３）　ｌ　”・・（Ｔｒ２ｉ）、・・・・
〕は各画素を駆動する薄膜トランジスタよりなるスイッ
チングトランジスタ、（２）（（２，）、（２゜）、・
・・・）は信号線、（３）　（（３，）、　（３□）、
（３，）。

・・・・（３ｉ）　）は選択線を示す。各スイッチング
トランジスタ（Ｔｒ）のドレインは対応する画素電極（
１）　（（１１１）、（ＩＩ２）、・・・・（１＋　ｉ
）　、　（１２１）、（１□２）、・・・・（１２＋）
、・・・・〕に接続され、ソースは対応する信号線（２
）に接続され、ゲートは対応する選択線（３）に接続さ
れる。

そして、本例においては、信号線（２）に沿う各列のス
イッチングトランジスタ（Ｔｒ）のドレイン側を夫々ト
ランジスタ（Ｔ）Ｃ（Ｔｒｉ）、（Ｔ、□）。

・・・・（Ｔｒｉ）　、（Ｔ２１）　、（Ｔｇ□）、・
・・・（Ｔｇｉ）・・・・〕を介して互いに連結し、外
部端子（Ｃ）を導出する。各トランジスタのゲートは、
各スイッチングトランジスタ（Ｔｒ）のゲートと同一と
なるように対応する選択線（３）に接続される。端子（
Ｃ）は図示のように外で１本にまとめても良いし、各列
毎に分けて夫々導出しても良い。（Ａ）Ｃ（ＡＩ）　、
　（Ａ２）・・・・（Ａｉ）　）は各選択線（３、’）
　。

（３□）、・・・・（３１）の端子、（Ｂ）（（Ｂ＋）
、（Ｂ２）・・・・）は各信号線（２，）、　（２、）
の端子を示す。

第４図は各スイッチングトランジスタ（Ｔｒ）のドレイ
ンを、トランジスタ（Ｔ）を介して接続する画素パター
ンを示すものである。前述の第１図と同様に各上下隣り
合う画素電極（１）間に薄膜トランジスタによるトラン
ジスタ（Ｔ）が配され、そのソース領域及びドレイン領
域が上下の画素電極（１）に接続されると共にゲート絶
縁膜上にゲート電極を兼ねる選択線（３）が形成される
。

トランジスタの欠陥の有無を測定するには次のように行
う。端子（Ｂ）と端子（Ｃ）をソース及びドレインとし
てトランジスタ特性を測る。例えば端子（Ｂ１）と端子
（Ｃ）に一定電位を与えて、まず選択線（３）の端子（
Ａ１）〜（Ａｉ）に同時にゲート電位を与え、そのとき
の全電流値を測定する。次に、端子（Ａ２）〜（ＡＩ）
に同時にゲート電位を与え、そのときの全電流値を測定
する。このとき、トランジスタ（Ｔｒ＋＋）と（Ｔ１１
）のみがオフとなるので両トランジスタ（Ｔｒ＋　＋）
　（Ｔ＋　＋）が正常であれば１回目の測定よりも電流
値は少なくなる。

これによりトランジスタ（Ｔｒｌ＋）と（Ｔ＋＋）の判
定ができ、検出すべきスイッチングトランジスタ（Ｔｒ
＋＋）がオープン欠陥、短絡欠陥であれば夫々に応じて
電流値が異なって測定される。以後、順次端子（Ａ３）
〜（ＡＩ）　、端子（Ａ、）〜（Ａ　＋　）・・・・等
にゲート電位を同時印加し、上記測定をくり返えすこと
により、トランジスタ　（Ｔｒ、２）と、（Ｔ１２）。

（ＴＩ３）と（ＴＩ３）、・・・・が判定され、最後に
端子（Ａ　ｉ　）のみにゲート電位を与えるとトランジ
スタ（Ｔｒ＋ｉ）と（Ｔ＋ｉ）が判定される。次に順次
端子（Ｂ２）と端子（Ｃ）、端子（Ｂ３）と端子（Ｃ）
、・・・・に一定電位を与え、同様の測定を行う。従っ
て、これにより、全てのスイッチングトランジスタ（Ｔ
ｒ）の欠陥の有無が判定される。

実際の測定はスイッチングトランジスタ（Ｔ　ｒ　）の
オープン欠陥又は短絡欠陥を判定できればよいので、測
定時間は少なくて済む。

尚、トランジスタ（Ｔｒ）とトランジスタ（Ｔ）のどち
らが欠陥であるかが問題となる。短絡欠陥の場合はトラ
ンジスタ（Ｔｒ）とトランジスタ（Ｔ）のトランジスタ
サイズ例えばチャンネル長を一定としてチャンネル幅を
変えておけば、ある程度判断できる。即ちトランジスタ
（Ｔｒ）とトランジスタ（Ｔ）に流れる電流はチャンネ
ル幅の小さい方のトランジスタによって制限され、従っ
てチャンネル幅の小さい方のトランジスタが短絡欠陥し
ていれば流れる電流値が増すことになる。

オープン欠陥の場合はトランジスタ（Ｔｒ）とトランジ
スタ（Ｔ）のどちらが欠陥であるが判定ができない。オ
ープン欠陥の測定ではトランジスタ（Ｔ）には欠陥がな
いことが必要となる。

この様に本例の欠陥検出法によれば、スイッチングトラ
ンジスタ側基板のみで画素のスイッチングトランジスタ
（Ｔｒ）の欠陥の有無を判定する１に とができる。従ってこの判定に基づいて欠陥補正を行う
ことによりその画素欠陥を救済することができる。また
この欠陥検出法はトランジスタ（Ｔ）の形成が前述と同
様にスイッチングトランジスタ（Ｔｒ）の形成と同時工
数で行えるので、工数を追加することなく行えるもので
ある。

〔発明の効果〕

本発明のアクティブマトリクス型液晶表示装置によれば
、少なくとも隣り合う画素電極間を、選択線をゲート電
極としたトランジスタにより接続して構成することによ
り、スイッチングトランジスタの欠陥特にオープン欠陥
があっても、トランジスタを通して隣り合う画素信号が
印加され、画素欠陥を救済することができる。従ってア
クティブマトリクス型液晶表示装置の高解像度化を容易
に行うことができる。また、工程数を増加することなく
欠陥救済をすることができ、しかも画素の開口率を減少
させることがない。

【図面の簡単な説明】

第１図は本発明のアクティブマトリクス型液晶表示装置
の一例を示す構成図、第２図はその等価回路図、第３図
はアクティブマトリクス型液晶表示装置のスイッチング
トランジスタの欠陥検出法の例を示す回路図、第４図は
その構成図である。 （１）（（１□）、（１，り、・・・・〕は画素電極、
（２）（（２，）（２□）、・・・・〕は信号線、（３
）　（（３１）、　（３□）、・・・・〕は選択線、（
ＬＣ）〔（ＬＣｌ）、（ＬＣＩ□）、・・・・〕は画素
（液晶セル）、（Ｔｒ）はスイッチング１−ランジスタ
、（Ｑ）は連結トランジスタである。 代 理 人 松 隈 秀 盛

Claims (1)

【特許請求の範囲】
1. 少なくとも隣り合う画素電極間が選択線をゲート電極と
   したトランジスタにより接続されて成ることを特徴とす
   るアクティブマトリクス型液晶表示装置。