KR20000052570A - 데이터 처리장치 및 데이터 처리방법 - Google Patents

데이터 처리장치 및 데이터 처리방법 Download PDF

Info

Publication number
KR20000052570A
KR20000052570A KR1019990061838A KR19990061838A KR20000052570A KR 20000052570 A KR20000052570 A KR 20000052570A KR 1019990061838 A KR1019990061838 A KR 1019990061838A KR 19990061838 A KR19990061838 A KR 19990061838A KR 20000052570 A KR20000052570 A KR 20000052570A
Authority
KR
South Korea
Prior art keywords
data
reset
data processing
recording
storage means
Prior art date
Application number
KR1019990061838A
Other languages
English (en)
Other versions
KR100377608B1 (ko
Inventor
기따오이찌로
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20000052570A publication Critical patent/KR20000052570A/ko
Application granted granted Critical
Publication of KR100377608B1 publication Critical patent/KR100377608B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G06F21/56—Computer malware detection or handling, e.g. anti-virus arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Health & Medical Sciences (AREA)
  • Virology (AREA)
  • Health & Medical Sciences (AREA)
  • Read Only Memory (AREA)
  • Debugging And Monitoring (AREA)
  • Microcomputers (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(과제)
퍼스널 컴퓨터 등의 데이터 처리장치에 있어서, 리세트가 발생된 후 다시 기동된 때에도 발생한 리세트요인을 확인하고자 한다.
(해결수단)
복수 종류의 리세트요인의 발생에 대응하여 복수의 리세트 검지수단 (120) 이 리세트신호를 각각 송출하면 데이터 처리수단 (101) 이 리세트동작을 실행한다. 단, 복수의 리세트 검지수단 (120) 의 1 개에 의한 리세트신호의 송출에 대응하여 복수종류의 소정 데이터의 하나를 리세트 기록수단 (130) 이 데이터 기억수단 (110) 의 소정 어드레스에 데이터기록하므로, 리세트동작이 실행된 후 다시 기동되어도 발생한 리세트요인을 확인할 수 있다.

Description

데이터 처리장치 및 데이터 처리방법 {DATA PROCESSOR AND METHOD OF PROCESSING DATA}
본 발명은 데이터독서나 리세트동작을 실행하는 데이터 처리장치와, 그 데이터 처리방법에 관한 것이다.
현재, 소위 퍼스널 컴퓨터 등의 데이터 처리장치가 각종 분야의 데이터처리에 이용되고 있다. 이와 같은 데이터 처리장치는, 그 데이터처리의 내용에 의해 각종 형태로 구축되어 있는데, 일반적으로 데이터 처리수단에 상당하는 CPU (Central Processing Unit) 나 데이터 기억수단인 RAM (Random Acess Memory) 등을 구비하고 있다.
RAM 은, 각종 데이터의 데이터기록과 데이터판독을 실행하고, CPU 는 RAM 에 의한 데이터독서 등의 각종 처리를 통합제어한다. 그러나, 이와 같은 데이터 처리장치에 각종 장해가 발생하는 일이 있어, 이와 같은 경우에는 CPU 를 리세트할 필요가 있다.
따라서, 현재의 데이터 처리장치에서는, 리세트 검지수단인 리세트 검지회로도 일반적으로 설치되어 있어, 이 리세트 검지회로가 리세트 요인의 발생을 검지하여 CPU 에 리세트신호를 송출한다. CPU 는 리세트신호가 외부입력되면 리세트동작을 실행하므로, 장해가 발생한 상태에서 데이처처리가 계속되는 것을 방지할 수 있다.
상술과 같은 데이터 처리장치는, RAM 에 의한 데이터독서 등의 각종 처리를 CPU 로 통합제어할 수 있어, 리세트요인의 발생이 리세트 검지회로에 의해 검지되면 CPU 로 리세트동작이 실행된다.
그러나, 이와 같이 리세트 동작이 실행된 데이터 처리장치가 다시 기동되면, 그 데이터 처리장치는 통상의 초기상태로 복귀하므로, 발생한 리세트 요인을 확인 할 수 없다. 따라서, 동일한 리세트요인의 재발을 예방하는 것이 곤란하고, 부당한 조작의 실행을 검출하는 것 등도 곤란하다.
본 발명은 상술과 같은 과제를 감안하여 이루어진 것으로, 리세트 동작이 실행된 후 다시 기동되어도 발생한 리세트 요인을 확인할 수 있는 데이터 처리장치와, 그 데이터 처리방법을 제공하는 것을 목적으로 한다.
도 1 은 본 발명 제 1 실시형태인 데이터 처리장치의 요부를 나타낸 블록도.
도 2 는 데이터 처리장치에 의한 데이터 처리방법의 메인루틴을 나타낸 모식적인 플로우차트.
도 3 은 도 2 의 데이터 처리 스텝의 서브루틴을 나타내는 모식적인 플로우차트.
도 4 는 본 발명의 제 2 실시형태인 데이터 처리장치의 요부를 나타내는 블록도.
* 도면의 주요부분에 대한 부호의 설명 *
100, 200 : 데이터 처리장치
101 : 데이터 처리수단 및 데이터판독수단에 상당하는 마이크로컴퓨터
110 : 데이터 기억수단인 메모리셀 어레이
118 : 기록판정수단에 상당하는 기록 플래그 래치
120 : 리세트 검지수단인 리세트 검지회로
130 : 리세트 기록수단에 상당하는 리세트 기록회로
본 발명의 제 1 데이터 처리장치는, 각종 데이터의 데이터기록과 데이터판독이 실행되는 데이터 기억수단과, 이 데이터 기억수단의 데이터독서 등의 각종 처리를 통합제어함과 동시에 리세트신호가 외부입력되면 리세트동작을 실행하는 데이터 처리수단과, 각종 리세트 요인의 발생에 대응하여 상기 데이터 처리수단에 리세트 신호를 송출하는 리세트 검지수단과, 이 리세트 검지수단에 의한 리세트 신호의 송출이력을 데이터 보존하는 비휘발성의 리세트 기억수단을 구비하고 있다.
따라서, 본 발명의 데이터 처리장치의 데이터 처리방법에서는, 데이터 기억수단에 의한 데이터독서 등의 각종 처리를 데이터 처리수단이 통합제어하지만, 각종 리세트요인이 발생하면 리세트 검지수단이 데이터 처리수단에 리세트 신호를 송출하므로, 이 경우는 데이터 처리수단이 리세트동작을 실행한다. 단, 리세트 검지수단에 의한 리세트 신호의 송출이력을 비휘발성의 리세트 기억수단이 데이터 보존하므로, 리세트동작이 실행된 후 다시 기동되어도 리세트 요인이 발생한 것을 확인할 수 있다.
본 발명의 제 2 데이터 처리장치는, 각종 데이터의 데이터기록과 데이터판독이 각종 어드레스에 실행되는 비휘발성의 데이터 기억수단과, 이 데이터 기억수단의 데이터독서 등의 각종 처리를 통합제어함과 동시에 리세트신호가 외부입력되면 리세트 동작을 실행하는 데이터 처리수단과, 복수 종류의 리세트요인의 발생에 대응하여 상기 데이터 처리수단에 리세트신호를 각각 송출하는 복수의 리세트 검지수단과, 복수의 상기 리세트 검지수단의 1 개에 의한 리세트신호의 송출에 대응하여 복수 종류의 소정데이터의 하나를 상기 데이터 기억수단의 소정 어드레스에 데이터기록하는 리세트 기록수단을 구비하고 있다.
따라서, 본 발명의 데이터 처리장치의 데이터 처리방법에서는, 데이터 기억수단에 의한 각종 어드레스에서의 데이터독서 등의 각종 처리를 데이터 처리수단이 통합제어하지만, 복수 종류의 리세트요인의 발생에 대응하여 복수의 리세트 검지수단이 데이터 처리수단에 리세트신호를 각각 송출하므로, 이 경우는 데이터 처리수단이 리세트 동작을 실행한다. 단, 복수의 리세트 검지수단의 1 개에 의한 리세트신호의 송출에 대응하여 복수 종류의 소정 데이터의 하나를 리세트 기록수단이 데이터 기억수단의 소정 어드레스에 데이터기록하므로, 리세트 동작이 실행된 후 다시 재기동되어도 발생한 리세트요인을 확인할 수 있다.
본 발명의 제 3 데이터 처리장치는, 각종 데이터의 데이터기록과 데이터판독이 각종 어드레스에 실행되는 비휘발성의 데이터 기억수단과, 이 데이터 기억수단의 데이터판독 등의 각종 처리를 통합제어함과 동시에 리세트신호가 외부입력되면 리세트동작을 실행하는 데이터 처리수단과, 복수 종류의 리세트요인의 발생에 대응하여 상기 데이터 처리수단에 리세트신호를 각각 송출하는 복수의 리세트 검지수단과, 복수의 상기 리세트 검지수단의 1 개에 의한 리세트신호의 송출에 대응하여 상기 데이터 기억수단의 복수의 소정 어드레스의 하나에 소정 데이터를 데이터기록하는 리세트 기록수단을 구비하고 있다.
따라서, 본 발명의 데이터 처리장치의 데이터 처리방법에서는, 데이터 기억수단에 의한 각종 어드레스에서의 데이터독서 등의 각종 처리를 데이터 처리수단이 통합제어하지만, 복수 종류의 리세트요인의 발생에 대응하여 복수의 리세트 검지수단이 데이터 처리수단에 리세트신호를 각각 송출하므로, 이 경우에는 데이터 처리수단이 리세트 동작을 실행한다. 단, 복수의 리세트 검지수단의 1 개에 의한 리세트 신호의 송출에 대응하여 데이터 기억수단의 복수의 소정 어드레스의 하나에 리세트 기록수단이 소정 데이터를 데이터기록하므로, 리세트 동작이 실행된 후 다시 기동되어도 발생한 리세트 요인을 확인할 수 있다.
상술한 바와 같은 데이터 처리장치에 있어서, 상기 리세트 기록수단이 복수의 리세트 검지수단에 의한 리세트 신호의 송출의 유무에 의해 복수 비트의 소정 데이터를 생성하는 것도 가능하다. 이 경우, 복수의 리세트 검지수단에 의한 리세트신호의 송출의 유무에 의해 리세트 기록수단이 복수 비트의 소정 데이터를 생성하므로, 데이터 기억수단에 데이터기록되는 소정 데이터가 발생한 리세트 요인을 확인할 수 있는 형태로 생성된다.
상술과 같은 데이터 처리장치에 있어서, 상기 리세트 기록수단이 복수의 상기 리세트 검지수단에 의한 리세트신호의 송출 유무에 의해 복수 비트의 소정 어드레스를 생성하는 것도 가능하다. 이 경우, 복수의 리세트 검지수단에 의한 리세트 신호의 송출 유무에 의해 리세트 기록수단이 복수 비트의 소정 어드레스를 생성하므로, 데이터 기억수단의 리세트요인을 확인할 수 있는 소정 어드레스에 소정 데이터가 데이터기록된다.
상술과 같은 데이터 처리장치에 있어서, 상기 데이터 기억수단에 대한 상기 데이터 처리수단에 제어된 데이터기록이 한창 진행중인 것을 판정하는 기록판정수단도 구비하고 있고, 상기 데이터 처리수단은 상기 기록판정수단이 데이터기록이 한창 진행중인 것으로 판정하고 있으면 리세트동작의 실행을 보류하고, 상기 리세트 기록수단은 상기 기록판정수단이 데이터기록이 한창 진행중인 것으로 판정하고 있으면 데이터기록의 실행을 보류하는 것도 가능하다.
이 경우, 데이터 기억수단에 대한 데이터 처리수단에 제어된 데이터기록이 한창 진행중임을 기록판정수단이 판정하면, 데이터 처리수단은 리세트동작의 실행을 보류하고, 리세트 기록수단은 데이터기록의 실행을 보류한다. 따라서, 데이터 기억수단에 대한 데이터기록을 제어하고 있는 데이터 처리수단이 리세트 동작을 실행하지 않고, 데이터 처리수단에 제어된 데이터기록이 실행되고 있는 데이터 기억수단에 리세트 기록수단이 데이터기록을 실행하지 않는다.
상술과 같은 데이터 처리장치에 있어서, 상기 리세트 기록수단이 데이터기록하는 상기 데이터 기억수단의 소정 어드레스로부터 기억 데이터를 데이터판독하는 데이터판독수단을 구비하고 있는 것도 가능하다. 이 경우, 리세트 기록수단에 의해 데이터 기억수단에 데이터기록된 입력데이터가 데이터판독수단에 의해 데이터판독되므로, 이 판독 데이터에 의해 발생한 리세트 요인이 확인된다.
또한, 본 발명에서 말하는 각종 수단은, 그 기능을 실현하도록 형성되어 있으면 되고, 예를 들면, 전용의 하드웨어, 적정한 기능이 프로그램에 의해 부여된 컴퓨터, 적정한 프로그램에 의해 컴퓨터의 내부에 실현된 기능, 이들의 조합 등을 허용한다.
(발명의 실시형태)
본 발명의 실시의 제 1 형태를 도 1 내지 도 3 을 참조하여 이하에 설명한다. 또한, 도 1 은 본 발명의 실시의 제 1 형태의 데이터 처리장치의 요부를 나타낸 블록도, 도 2 는 데이터 처리장치에 의한 데이터 처리방법의 메인루틴을 나타낸 모식적인 플로우챠트, 도 3 은 도 2 의 데이터처리의 스텝의 서브루틴을 나타낸 모식적인 플로우챠트이다.
본 실시형태의 데이터 처리장치 (100) 는, 도 1 에 나타낸 바와 같이, 데이터 처리수단 및 데이터판독수단에 상당하는 마이크로컴퓨터 (101) 나 EEPROM (Electrically Erasable Programable Read Only Memory) 회로 (102) 를 구비하고 있고, 이들이 내부 버스 (103) 에 접속되어 있다.
마이크로컴퓨터 (101) 는, CPU (104), 발진회로 (105), 마스크 (ROM) 등의 프로그램메모리 (도시생략), RAM 등의 워크 메모리 (도시생략) 등을 구비하고 있고, CPU (104) 는 발진회로 (105) 가 발생하는 클럭신호에 대응하여 각종 처리를 실행한다.
EEPROM 회로 (102) 는, 비휘발성의 데이터 기억수단으로서 메모리셀 어레이 (110) 를 구비하고 있으며, 이 메모리셀 어레이 (110) 가 각종 데이터의 데이터기록과 데이터판독을 각종 어드레스로 실행한다. 이 때문에, 메모리셀 어레이 (110) 에는, 어드레스 데이터를 일시 보존하는 어드레스 데이터 래치 (111), 입력데이터를 일시 보존하는 입력데이터 래치 (112), 기억데이터를 데이터판독하는 데이터판독회로 (113), 등이 접속되어 있고, 이들의 회로 (111 ∼ 113) 가 내부 버스 (103) 에도 접속되어 있다.
또, 이 내부 버스 (103) 와 메모리셀 어레이 (110) 에는 입력제어회로 (114) 도 접속되어 있고, 이 입력제어회로 (114) 는, 링오실레이터 (115), 차지펌프 (116), 입력시간 카운터 (117), 기록판정수단에 상당하는 입력 플래그래치 (118), OR 게이트 (119) 등을 구비하고 있다.
링오실레이터 (115) 는 상술의 발진회로 (105) 와 동일하게 클럭신호를 발생하고, 차지펌프 (116) 는 메모리셀 어레이 (110) 의 데이터기록에 필요한 구동전압을 링오실레이터 (115) 의 클럭신호로부터 생성한다. 입력시간 카운터 (117) 는 메모리셀 어레이 (110) 의 데이터기록의 소용시간을 링오실레이터 (115) 의 클럭신호로 카운트하고, 입력 플래그래치 (118) 는 입력시간 카운터 (117) 에 의한 카운트 실행의 유무에 대응한 두 값의 입력플래그를 데이터 보존한다.
또한, OR 게이트 (119) 는 내부 버스 (103) 와 입력시간 카운터 (117) 에 접속되어 있고, 내부 버스 (103) 로부터 공급되는 데이터기록의 허가신호를 입력시간 카운터 (117) 에 공급한다. 이 입력시간 카운터 (117) 는 OR 게이트 (119) 로부터 허가신호가 공급된 경우에만 카운트동작을 실행하므로, 이들의 회로에 의해 기록판정수단이 실현되고 있다.
그리고, 본 실시형태의 데이터 처리장치 (100) 에서는, 리세트 검지수단으로 복수의 리세트 검지회로 (120) 가 설치되어 있고, 이들 복수의 리세트 검지회로 (12) 가 OR 게이트 (121) 를 통하여 마이크로컴퓨터 (101) 의 CPU (104) 와 발진회로 (105) 에 접속되어 있다.
복수의 리세트 검지회로 (120) 는 데이터 처리장치 (100) 의 각 부에 배치되어 있고, 본체전원 (도시생략) 의 전압이상 등의 복수 종류의 리세트요인의 발생을 각각 검지하여 리세트 신호를 송출한다. OR 게이트 (121) 는 복수 종류의 리세트 신호가 하나라도 입력되면 CPU (104) 에 통달하므로, 이 CPU (104) 는, 리세트신호가 외부입력되면 리세트동작을 실행한다.
또, EEPROM 회로 (102) 에는 리세트 기록수단인 리세트 입력회로 (130) 가 설치되어 있고, 이 리세트 입력회로 (130) 에도, 복수의 리세트 검지회로 (120) 와 OR 게이트 (121) 와 입력데이터 래치 (112) 가 각각 접속되어 있다.
이 리세트 입력회로 (130) 는, 리세트 검지회로 (120) 와 각각 동일수의 OR게이트 (131) 및 전단의 인버터소자 (132), 리세트 검지회로 (120) 와 각각 동일수의 후단의 인버터소자 (133) 및 AND 게이트 (134) 로 이루어지고, 복수의 리세트 검지회로 (120) 의 전부가 동일수의 OR 게이트 (131) 의 각각에 접속되어 있다.
단, 제 1 제 2 …의 리세트 검지회로 (120) 와 제 1 제 2 …의 OR 게이트 (131) 와의 접속배선마다 제 1 제 2 … 의 인버터소자 (132) 가 삽입되어 있으므로, 제 1 제 2 … 의 리세트 검지회로 (120) 의 1 개가 출력하는 리세트 신호는 제 1 제 2 … 의 OR 게이트 (131) 의 대응하는 1 개에서만 출력된다.
이들의 OR 게이트 (131) 의 각각의 출력단자는, 입력 데이터 래치 (112) 의 동일수의 SR (set/Reset) 회로 (135) 의 각각의 세트단자에 각각 직접 접속됨과 동시에, SR 회로 (135) 의 각각의 리세트단자에 인버터소자 (133) 와 AND 게이트 (134) 를 각각 거쳐 접속되어 있다.
이들 복수의 AND 게이트 (134) 의 타방의 입력단자에는, 복수의 리세트 검지회로 (120) 가 1 개의 AND 게이트 (121) 를 통하여 공통으로 접속되어 있으므로, 복수의 리세트 검지회로 (120) 의 1 개가 리세트 신호를 송출하면, 동일수의 비트로 대응하는 1 비트만 ON의 입력데이터가 입력데이터래치 (112) 에 세트된다.
또한, 복수의 리세트회로 (120) 는 1 개의 AND 게이트 (121) 를 통하여 어드레스 데이터 래치 (111) 의 복수의 SR 회로 (136) 에도 접속되어 있으므로, 복수의 리세트 검지회로 (120) 의 1 개가 리세트 신호를 송출하면, 소정의 어드레스 데이터가 어드레스 데이터 래치 (111) 에 세트된다.
또, 복수의 리세트 검지회로 (120) 는 AND 게이트 (121, 119) 를 통하여 입력제어회로 (114) 의 입력시간 카운터 (117) 에도 접속되어 있으므로, 복수의 리세트 검지회로 (120) 의 1 개가 리세트신호를 송출하면, 입력시간 카운터 (117) 는 메모리셀 어레이 (110) 의 입력시간을 카운트한다.
상술과 같이 각종 회로가 각종 동작을 실행하므로, 복수의 리세트 검지회로 (120) 의 1 개가 리세트 신호를 송출하면, 이것에 대응하여 복수 종류의 소정 데이터의 하나가 리세트 입력회로 (130) 에 의해 메모리셀 어레이 (110) 의 소정 어드레스에 데이터기록된다.
또, 마이크로컴퓨터 (101) 에는, 각종 기능을 발생하기 위해 각종 프로그램이 실장되어 있고, 이와 같은 각종 프로그램에 의해 각종 수단이 논리적으로 실현되어 있다. 예를 들면, 마이크로컴퓨터 (101) 는, 소정 코만드가 외부입력되면 데이터판독수단으로서 어드레스 데이터 래치 (111) 나 데이터판독회로 (113) 를 동작제어하고, 리세트 입력회로 (130) 가 데이터기록하는 메모리셀 어레이 (110) 의 소정 어드레스로부터 기억데이터를 데이터판독한다.
상술과 같은 구성에 있어서, 본 실시형태의 데이터 처리장치 (100) 에 의한 데이터 처리방법을 도 2 및 도 3 을 참조하여 이하에 설명한다. 또한, 도 2 의 플로우차트는 데이터 처리장치 (100) 의 복수 부분의 병렬 처리동작을 모식적으로 표현한 것으로, 통상과 같이 1 개 부분의 일련의 데이터처리를 시계열로 표현한 것은 아니다.
먼저, 도 2 에 나타낸 바와 같이, 본 실시형태의 데이터 처리장치 (100) 는, 통상은 사용자가 휴대하고, 예를 들면, 메이커측의 포스트머신 (도시생략) 에 접속되어 각종 데이터처리에 이용된다 (스텝 S2). 이 경우, 마이크로컴퓨터 (101) 에서는, 발진회로 (105) 가 클럭신호를 발생하므로, 이 클럭신호에 대응한 타이밍으로 CPU (104) 가 데이터 처리를 실행하고, 필요에 따라 각종 데이터가 EEPROM 회로 (102) 에 보존된다.
이 EEPROM 회로 (102) 에서는, 어드레스 데이터 래치 (111) 에 어드레스 데이터가 일시 보존됨과 동시에 입력데이터 래치 (112) 에 입력데이터가 일시 보존되고, 링오실레이터 (115) 가 발생하는 클럭신호로부터 차지펌프 (116) 가 구동전압을 생성한다.
또한, 링오실레이터 (115) 가 발생하는 클럭신호로 입력시간 카운터 (117) 가 입력시간을 카운트함으로, 일시 보존된 입력데이터가 일시 보존된 어드레스 데이터로 구동전압에 의해 메모리셀 어레이 (110) 에 입력시간까지 데이터기록된다.
상술과 같이 데이터 처리장치 (100) 가 각종 데이터 처리를 실행하고 있을 때 (스텝 S2), 복수의 리세트 검지회로 (120) 의 각각이 각종 리세트 요인의 발생을 각각 항상 감시하고 있고 (스텝 S1), 리세트요인의 발생을 검지한 리세트 검지회로 (120) 는 리세트신호를 송출한다 (스텝 S3).
그러면, 이 리세트 신호는 AND 게이트 (121) 를 통하여 마이크로컴퓨터 (101) 에도 입력되므로, 그 CPU (104) 와 발진회로 (105) 는 종래와 마찬가지로 시스템 리세트를 실행한다 (스텝 S4).
리세트신호는 AND 게이트 (121) 를 통하여 EEPROM 회로 (102) 의 입력제어회로 (114) 에 입력되므로, 이 입력시간 카운터 (117) 가 입력시간의 카운트를 개시하고 (스텝 S5), 이것이 입력시간의 카운트업까지 계속된다 (스텝 S6).
이것과 병렬하여, 리세트 입력회로 (130) 에서는, 복수의 리세트 검지회로 (120) 의 1 개에 의한 리세트신호의 송출에 대응하여 복수 종류의 입력데이터의 하나가 생성되어 입력데이터 래치 (112) 에 데이터 설정되므로 (스텝 S7), 이것이 상술과 같이 입력시간의 카운트 중에 입력데이터래치 (112) 로부터 메모리셀 어레이 (135) 에 데이터기록된다 (스텝 S8).
또, 본 실시형태의 처리장치 (100) 는, 도 3 에 나타낸 바와 같이, 상술과 같이 각종 데이터 처리를 실행하고 있을 때 (스텝 S2, T2), 예를 들면, 접속된 포스토머신에 의한 소정 코만드의 입력의 유무에 의해, 리세트요인의 입력데이터의 판독조작의 유무가 확인되고 있다 (스텝 T1).
따라서, 이 판독조작이 확인되면, 리세트요인의 발생에 대응하여 메모리셀 어레이 (110) 에 데이터기록된 기억데이터가 소정 어드레스로부터 데이터판독되고 (스텝 T3), 그 판독데이터가 포스트머신에 데이터출력된 후 데이터소거된다 (스텝 T4, T5).
본 실시형태의 데이터 처리장치 (100) 는, 상술과 같이 리세트 요인의 발생에 의해 복수의 리세트 검지회로 (120) 의 1 개가 리세트 신호를 송출하면, 종래와 마찬가지로 마이크로컴퓨터 (101) 는 시스템 리세트를 실행한다. 단, 발생한 리세트 요인에 대응한 입력데이터가 리세트 입력회로 (130) 에 의해 메모리셀 어레이 (135) 의 소정 어드레스에 데이터기록되고, 이 입력데이터를 포스트머신이 데이터판독할 수 있다.
이 때문에, 사용자가 사용하는 데이터 처리장치 (100) 에 발생한 리세트 요인을 메이커측에서 확인할 수 있고, 예컨대, 데이터 처리장치 (100) 의 문제점을 수정하여 동일한 리세트요인의 재발을 예방할 수 있고, 사용자의 부당한 조작의 실행을 검출할 수도 있다.
특히, 리세트 요인은 복수이고 리세트 검지회로 (120) 도 복수이지만, 복수의 리세트 검지회로 (120) 의 1 개의 신호송출에 대응하여 리세트 입력회로 (130) 가 복수 종류의 소정 데이터의 하나를 생성하여 메모리셀 어레이 (135) 에 데이터기록하므로, 복수의 리세트 요인으로부터 발생한 하나를 특정할 수 있다.
또한, 통상의 데이터기록은 마이크로컴퓨터 (101) 의 제어를 필요로 하지만, 리세트요인의 데이터기록은 하드웨어인 리세트 입력회로 (130) 에 의해 실행되므로, 마이크로컴퓨터 (101) 의 시스템 리세트의 실행중에 리세트요인을 메모리셀 어레이 (135) 에 데이터기록할 수 있다.
또한, 리세트요인의 데이터기록은 메모리셀 어레이 (135) 으 전용의 소정 어드레스에 실행되고, 이 어드레스에서는 통상의 데이터기록은 실행되지 않으므로, 본 실시형태의 데이터 처리장치 (100) 는, 리세트요인의 입력데이터를 간단하고 확실하게 판독할 수 있다.
또한, 본 실시형태의 데이터 처리장치 (100) 에서는, 통상 동작으로 데이터 보존에 이용하는 EEPROM 회로 (102) 에 전용의 어드레스를 할당하여 리세트요인을 데이터기록하므로, 리세트요인을 데이터 보존하기 위해 전용의 데이터 기억매체를 필요로 하지않아 회로의 구조가 간단하고 규모가 삭감되어 있다.
또한, 본 발명은 상기 형태에 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에서 각종 변형을 허용한다. 예를 들면, 상기 형태에서는 비휘발성의 데이터 기억수단으로서 EEPROM 회로 (102) 의 메모리셀 어레이 (110) 를 예시하였는데, 이것은 비휘발성의 데이터 기억매체이면 되고, 플래시 메모리나 FeRAM (Ferroelectric RAM) 등을 이용할 수 있다.
또한, 상기 형태에서 통상의 데이터 보존에 이용하는 EEPROM 회로 (102) 에 전용 어드레스를 할당하여 리세트 요인을 데이터 보존하는 것을 예시하였는데, 예를 들면, 통상의 데이터보존에 이용하는 데이터 기억매체와 리세트요인만 보존하는 전용 데이터 기억매체를 개별적으로 설치하는 것도 가능하다.
다음으로, 본 발명의 실시의 제 2 형태를 도 4 를 참조하여 이하에 설명한다. 단, 이 실시의 제 2 형태에 관하여 상술의 제 1 형태와 동일한 부분은, 동일한 명칭 및 부호를 이용하여 상세한 설명은 생략한다. 또한, 동일도면은 본 발명의 실시의 제 2 형태의 데이터 처리장치의 요부를 나타내는 블록도이다.
본 실시형태의 데이터 처리장치 (200) 에서는, 리세트 입력회로 (130) 의 4쌍의 출력배선이, 어드레스 데이터 래치 (111) 의 4 개의 SR 회로 (136) 에도 접속되어 있다. 이 때문에, 리세트 입력회로 (130) 는, 복수의 리세트 검지회로 (120) 의 1 개에 의한 신호송출에 대응하여 1 비트만 온인 복수비트의 소정 어드레스를 생성하고, 이 복수의 소정 어드레스의 하나로 메모리셀 어레이 (110) 에 데이터기록을 실행한다.
또, 본 실시형태의 데이터 처리장치 (200) 에서는, 리세트 검지회로 (120) 에 리세트 보류수단인 리세트 보류회로 (201) 가 접속되어 있고, 이 리세트 보류회로 (201) 가 EEPROM 회로 (102) 와 마이크로컴퓨터 (101) 에 접속되어 있다.
리세트 보류회로 (201) 에서는, 복수의 리세트 검지회로 (120) 에 동일수의 NAND 게이트 (202) 와 동일수의 리세트 제어회로 (203) 가 차례대로 각각 접속되어 있고, 이들 복수의 리세트 제어회로 (203) 가 1 개의 NOR 게이트 (204) 에 접속되어 있다.
이 리세트 보류회로 (201) 의 NOR 게이트 (204) 가, 상술의 데이터 처리장치 (100) 의 OR 게이트 (121) 와 동일하게, EEPROM 회로 (102) 의 리세트 입력회로 (130) 의 AND 게이트 (134) 나 입력제어회로 (114) 의 OR 게이트 (119) 등에 접속되어 있다.
또, 복수의 리세트 제어회로 (203) 는, 입력제어회로 (114) 의 입력 플래그래치 (118) 도 입력단자에 접속되어 있고, 출력단자에는 EEPROM 회로 (102) 의 리세트 입력회로 (130) 의 OR 게이트 (131) 가 인버터소자 (132) 를 통하는 등으로 접속되어 있다.
또, 복수의 리세트 검지화로 (120) 는 1 개의 OR 게이트 (205) 를 통하여 마이크로컴퓨터 (101) 의 CPU (104) 와 발진회로 (105) 에 접속되어 있고, CPU (104) 의 시스템 리세트의 출력단자는 인버터소자 (206) 를 통하여 복수의 NAND 게이트 (202) 에 병렬로 접속되어 있다.
리세트 제어회로 (203) 는, 접속되어 있는 리세트 검지회로 (120) 로부터 리세트신호가 입력되면, 이것을 EEPROM 회로 (102) 의 리세트 입력회로 (130) 에 전송한다. 단, 입력 플래그 래치 (118) 의 입력 플래그가 온이 한창일 때 리세트 신호가 입력되면, 입력 플래그가 오프로 될 때까지 리세트신호의 전송을 보류한다.
또한, OR 게이트 (205) 에는, 인버터소자 (207) 를 통하여 리세트 입력단자 (208) 도 병렬로 접속되어 있고, 이 리세트 입력단자 (208) 에는, 마이크로컴퓨터 (101) 를 강제적으로 시스템 리세트하는 리세트신호가 외부입력된다.
상술과 같은 구성에 있어서, 본 실시형태의 데이터 처리장치 (200) 의 데이터 처리방법에서는, 리세트요인이 발생하여 복수의 리세트 검지회로 (120) 의 1 개가 리세트신호를 송출하면, 이것에 대응한 어드레스 데이터를 리세트 입력회로 (130) 가 생성하여 어드레스 데이터 래치 (111) 에 데이터설정하므로, 메모리셀 어레이 (110) 에는 발생한 리세트요인에 대응한 전용의 소정 어드레스에 소정 데이터가 데이터기록된다.
또, 본 실시형태의 데이터 처리장치 (200) 의 데이터 처리방법에서는, 마이크로컴퓨터 (101) 가 통합제어하는 통상의 데이터기록이 한창 실행되고 있는 중에 리세트요인이 발생하면, 마이크로컴퓨터 (101) 는 시스템 리세트를 실행한다.
그러나, EEPROM 회로 (102) 의 입력 플래그 래치 (118) 에 의해 입력도중인 것이 리세트 제어회로 (203) 에 데이터 통지되므로, 이 리세트 제어회로 (203) 는 실행도중의 데이터기록이 완료될 때까지 리세트신호를 전송하지 않고 EEPROM 회로 (102) 의 리세트동작을 보류한다.
이 때, 마이크로컴퓨터 (101) 에 의한 데이터기록의 통합제어는 실행되지않지만, EEPROM 회로 (102) 는 입력데이터 래치 (112) 에 데이터 보존한 입력데이터는 어드레스 데이터 래치 (111) 에 데이터 보존된 어드레스 데이터로 메모리셀 어레이 (110) 에 데이터기록한다.
이 데이터기록의 완료가 입력 플래그래치 (118) 에 의해 리세트 제어회로 (203) 에 데이터 통지되면, 이 리세트 제어회로 (203) 는 EEPROM 회로 (102) 의 리세트 입력회로 (130) 에 리세트신호를 전송하므로, 상술과 같이 리세트요인의 발생이 전용의 소정 어드레스로 메모리셀 어레이 (110) 에 데이터기록된다.
본 실시형태의 데이터 처리장치 (200) 에서는, 상술과 같이 복수 종류의 리세트 요인의 하나가 발생하면, 이것에 대응하여 EEPROM 회로 (102) 의 복수의 소정 어드레스의 하나에 데이터기록이 실행되므로, 입력 데이터가 존재하는 어드레스에 의해 발생한 리세트요인을 확인할 수 있다. 또한, 이와 같이 복수 종류의 리세트요인의 데이터기록을 각각 전용의 소정 어드레스로 실행하므로, 예컨대, 복수의 리세트요인이 연속으로 발생한 경우에도, 발생한 복수의 리세트요인의 전부를 확인할 수 있다.
또한, 본 실시형태의 데이터 처리장치 (200) 에서는, 통상의 데이터기록의 실행도중에 리세트요인이 발생하면, 마이크로컴퓨터 (101) 의 시스템 리세트는 종래와 마찬가지로 즉시 실행하지만, EEPROM 회로 (102) 의 리세트동작은 실행도중의 데이터기록이 완료될 때까지 보류되므로, 입력데이터를 손실시키는 일이 없다. 또한, 이 데이터기록이 완료되면 리세트요인의 데이터기록이 실행되므로, 발생한 리세트요인도 확실하게 데이터기록된다.
또한, 본 발명은 상기 형태에 한정되는 것도 아니고, 그 요지를 일탈하지않는 범위에서 각종 변형을 허용한다. 예를 들면, 상기 형태에서는 실행 도중의 입력데이터의 손실을 방지하기 위해, 데이터기록을 실행도중의 EEPROM 회로 (102) 의 리세트동작을 리세트 제어회로 (203) 로 보류시키는 것을 예시하였는데, 예를 들면, 입력데이터 래치 (112) 를 2단으로서 통상의 입력데이터와 리세트요인의 입력데이터를 데이터 보존시키는 것도 가능하다.
또, 상기 형태에서는 발생한 리세트요인마다 전용의 소정 어드레스로 데이터기록을 실행하지만, 그 입력데이터의 데이터내용도 상술의 데이터 처리장치 (100) 와 동일하게 리세트요인에 대응하고 있으므로, 보다 확실하게 발생한 리세트요인을 확인할 수 있다. 단, 실제로는 입력데이터의 유무에 의해 어드레스로부터 리세트요인을 특정할 수 있으므로, 입력데이터의 데이터내용을 공통으로 하여 회로를 간략화하는 것도 가능하다.
본 발명은 이상 설명한 바와 같이 구성되어 있으므로, 이하에 기재하는 바와 같은 효과를 나타낸다.
본 발명의 제 1 데이터 처리장치의 데이터 처리방법에서는, 각종 리세트요인이 발생하여 리세트 검지수단이 리세트신호를 송출하면 데이터 처리수단이 리세트동작을 실행하지만, 리세트 검지수단에 의한 리세트신호의 송출이력을 비휘발성의 리세트 기억수단이 데이터 보존함으로써,
데이터 처리수단의 통합제어를 필요로 하지않고 리세트 요인의 발생이 비휘발성의 리세트 기억수단에 데이터 보존되므로, 리세트동작이 실행된 후 다시 기동되어도 리세트요인이 발생한 것을 확인할 수 있고, 예를 들면, 데이터 처리장치의 문제점을 수정하여 동일한 리세트요인의 재발을 예방하는 것이나, 사용자의 부당한 조작의 실행을 검출할 수 있다.
본 발명의 제 2 데이터 처리장치의 데이터 처리방법에서는, 복수 종류의 리세트 요인의 발생에 대응하여 복수의 리세트 검지수단이 리세트신호를 각각 송출하면 데이터 처리수단이 리세트동작을 실행하지만, 복수의 리세트 검지수단의 1 개에 의한 리세트신호의 송출에 대응하여 복수 종류의 소정 데이터의 하나를 리세트 기록수단이 데이터 기억수단의 소정 어드레스에 데이터기록함으로써,
데이터 처리수단의 통합제어를 필요로 하지않고 리세트요인의 발생이 비휘발성의 리세트 기억수단에 데이터 보존되므로, 리세트 동작이 실행된 후 다시 기동되어도 발생한 리세트요인을 확인할 수 있고, 예를 들면, 데이터 처리장치의 문제점을 수정하여 동일한 리세트요인의 재발을 방지하는 것이나, 사용자의 부당한 조작의 실행을 검출할 수 있다.
본 발명의 제 3 데이터 처리장치의 데이터 처리방법에서는, 복수 종류의 리세트요인의 발생에 대응하여 복수의 리세트 검지수단이 리세트신호를 각각 송출하면 데이터 처리수단이 리세트동작을 실행하지만, 복수의 리세트 검지수단의 1 개에 의한 리세트 신호의 송출에 대응하여 데이터 기억수단의 복수의 소정 어드레스의 하나에 리세트 기록수단이 소정 데이터를 데이터기록함으로써,
데이터 처리수단의 통합제어를 필요로 하지않고 리세트요인의 발생이 비휘발성의 리세트 기억수단에 데이터 보존되므로, 리세트 동작이 실행된 후 다시 기동되어도 발생한 리세트요인을 확인할 수 있고, 예컨대, 데이터 처리장치의 문제점을 수정하여 동일한 리세트요인의 재발을 예방하는 것이나, 사용자의 부당한 조작의 실행을 검출할 수 있다.
또, 상술과 같은 데이터 처리장치에 있어서, 복수의 리세트 검지수단에 의한 리세트신호의 송출 유무에 의해 리세트 기록수단이 복수 비트의 소정 데이터를 생성함으로써,
데이터 기억수단에 데이터기록되는 소정 데이터가 발생한 리세트요인을 확인할 수 있는 형태로 생성되므로, 발생한 리세트요인을 간단하고 확실하게 확인할 수 있다.
또, 복수의 리세트 검지수단에 의한 리세트신호의 송출 유무에 의해 리세트 기록수단이 복수비트의 소정 어드레스를 생성함으로써,
데이터 기억수단의 리세트요인을 확인할 수 있는 소정 어드레스에 소정 데이터가 데이터기록되므로, 발생한 리세트요인을 간단하고 확실하게 확인할 수 있다.
또, 데이터 기억수단에 대한 데이터 처리수단에 제어된 데이터기록이 한창 진행중인 것을 기록판정수단이 판정하면, 데이터 처리수단은 리세트동작의 실행을 보류하고, 리세트 기록수단은 데이터기록의 실행을 보류함으로써,
데이터 기억수단에 대한 데이터기록을 제어하고 있는 데이터 처리수단이 리세트동작을 실행하지 않고, 데이터 처리수단에 제어된 데이터기록이 실행되고 있는 데이터 기억수단에 리세트 기록수단이 데이터기록을 실행하지 않으므로, 입력도중의 입력데이터를 손실시키는 일이 없이 리세트요인의 데이터기록은 실행된다.
또, 리세트 기록수단에 의해 데이터 기억수단에 데이터기록된 입력데이터가 데이터판독수단에 의해 데이터판독됨으로써,
이 판독데이터에 의해 발생한 리세트요인을 간단하고 확실하게 확인할 수 있다.

Claims (9)

  1. 각종 데이터의 데이터기록과 데이터판독이 실행되는 데이터 기억수단과,
    이 데이터 기억수단의 데이터독서 등의 각종 처리를 통합제어함과 동시에 리세트신호가 외부입력되면 리세트동작을 실행하는 데이터 처리수단과,
    각종 리세트 요인의 발생에 대응하여 상기 데이터 처리수단에 리세트 신호를 송출하는 리세트 검지수단과,
    이 리세트 검지수단에 의한 리세트 신호의 송출이력을 데이터 보존하는 비휘발성의 리세트 기억수단을 구비하는 것을 특징으로 하는 데이터 처리장치.
  2. 각종 데이터의 데이터기록과 데이터판독이 각종 어드레스에 실행되는 비휘발성의 데이터 기억수단과,
    이 데이터 기억수단의 데이터독서 등의 각종 처리를 통합제어함과 동시에 리세트신호가 외부입력되면 리세트동작을 실행하는 데이터 처리수단과,
    복수 종류의 리세트요인의 발생에 대응하여 상기 데이터 처리수단에 리세트신호를 각각 송출하는 복수의 리세트 검지수단과,
    복수의 상기 리세트 검지수단의 1 개에 의한 리세트신호의 송출에 대응하여 복수 종류의 소정데이터의 하나를 상기 데이터 기억수단의 소정 어드레스에 데이터기록하는 리세트 기록수단을 구비하는 것을 특징으로 하는 데이터 처리장치.
  3. 각종 데이터의 데이터기록과 데이터판독이 각종 어드레스에 실행되는 비휘발성의 데이터 기억수단과,
    이 데이터 기억수단의 데이터독서 등의 각종 처리를 통합제어함과 동시에 리세트신호가 외부입력되면 리세트동작을 실행하는 데이터 처리수단과,
    복수 종류의 리세트요인의 발생에 대응하여 상기 데이터 처리수단에 리세트신호를 각각 송출하는 복수의 리세트 검지수단과,
    복수의 상기 리세트 검지수단의 1 개에 의한 리세트신호의 송출에 대응하여 상기 데이터 기억수단의 복수의 소정 어드레스의 하나에 소정 데이터를 데이터기록하는 리세트 기록수단을 구비하는 것을 특징으로 하는 데이터 처리장치.
  4. 제 2 항에 있어서, 상기 리세트 기록수단이 복수의 상기 리세트 검지수단에 의한 리세트신호의 송출 유무에 의해 복수 비트의 소정 데이터를 생성하는 것을 특징으로 하는 데이터 처리장치.
  5. 제 3 항에 있어서, 상기 리세트 기록수단이 복수의 상기 리세트 검지수단에 의한 리세트신호의 송출 유무에 의해 복수 비트의 소정 어드레스를 생성하는 것을 특징으로 하는 데이터 처리장치.
  6. 제 2 항 내지 제 5 항의 어느 한 항에 있어서, 상기 데이터 기억수단에 대한 상기 데이터 처리수단에 의해 제어되는 데이터기록이 한창 진행중인 것을 판정하는 기록판정수단을 더 구비하며,
    상기 데이터 처리수단은 상기 기록판정수단이 데이터기록이 한창 진행중인 것으로 판정하고 있으면 리세트동작의 실행을 보류하고,
    상기 리세트 기록수단은 상기 기록판정수단이 데이터기록이 한창 진행중인 것으로 판정하고 있으면 데이터기록의 실행을 보류하는 것을 특징으로 하는 데이터 처리장치.
  7. 제 2 항 내지 제 6 항의 어느 한 항에 있어서, 상기 리세트 기록수단이 데이터기록하는 상기 데이터 기억수단의 소정 어드레스로부터 기억 데이터를 데이터판독하는 데이터판독수단을 더 구비하는 것을 특징으로 하는 데이터 처리장치.
  8. 각종 데이터의 데이터기록과 데이터판독이 각종 어드레스에 실행되는 비휘발성의 데이터 기억수단과, 이 데이터 기억수단의 데이터판독 등의 각종 처리를 통합제어함과 동시에 리세트신호가 외부입력되면 리세트 동작을 실행하는 데이터 처리수단과, 복수 종류의 리세트요인의 발생에 대응하여 상기 데이터 처리수단에 리세트신호를 각각 송출하는 복수의 리세트 검지수단을 구비하는 데이터 처리장치의 데이터 처리방법으로서,
    복수의 상기 리세트 검지수단의 하나에 의한 리세트신호의 송출에 대응하여 복수 종류의 소정데이터의 하나를 상기 데이터 기억수단의 소정 어드레스에 데이터기록하도록 한 데이터 처리방법.
  9. 각종 데이터의 데이터기록과 데이터판독이 각종 어드레스에 실행되는 비휘발성의 데이터 기억수단과, 이 데이터 기억수단의 데이터판독 등의 각종 처리를 통합제어함과 동시에 리세트신호가 외부입력되면 리세트 동작을 실행하는 데이터 처리수단과, 복수 종류의 리세트요인의 발생에 대응하여 상기 데이터 처리수단에 리세트신호를 각각 송출하는 복수의 리세트 검지수단을 구비하고 있는 데이터 처리장치의 데이터 처리방법으로,
    복수의 상기 리세트 검지수단의 하나에 의한 리세트신호의 송출에 대응하여 상기 데이터 기억수단의 복수의 소정 어드레스의 하나에 소정 데이터를 데이터기록하도록 한 데이터 처리방법.
KR10-1999-0061838A 1998-12-25 1999-12-24 데이터 처리장치 및 데이터 처리방법 KR100377608B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP37110698A JP3376306B2 (ja) 1998-12-25 1998-12-25 データ処理装置、そのデータ処理方法
JP98-371106 1998-12-25

Publications (2)

Publication Number Publication Date
KR20000052570A true KR20000052570A (ko) 2000-08-25
KR100377608B1 KR100377608B1 (ko) 2003-03-26

Family

ID=18498156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0061838A KR100377608B1 (ko) 1998-12-25 1999-12-24 데이터 처리장치 및 데이터 처리방법

Country Status (6)

Country Link
US (1) US6694452B1 (ko)
EP (1) EP1014251B1 (ko)
JP (1) JP3376306B2 (ko)
KR (1) KR100377608B1 (ko)
CN (1) CN1172228C (ko)
DE (1) DE69927571T2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030065916A1 (en) * 2001-07-30 2003-04-03 Erickson Michael John Method and apparatus for diagnosing the cause of a processor reset
US6836420B1 (en) * 2002-03-04 2004-12-28 Synplicity, Inc. Method and apparatus for resetable memory and design approach for same
US7458040B1 (en) * 2005-09-01 2008-11-25 Synopsys, Inc. Resettable memory apparatuses and design
CN100392559C (zh) * 2005-11-01 2008-06-04 中兴通讯股份有限公司 单板复位对象控制处理方法
JP2008129669A (ja) * 2006-11-17 2008-06-05 Meidensha Corp ハードウェア異常記録装置及びハードウェア異常記録方法
EP2294526B1 (en) * 2008-05-15 2015-05-27 Nxp B.V. A method for secure data reading and a data handling system
US8756408B2 (en) * 2011-02-15 2014-06-17 Continental Automotive Systems, Inc Hardware reset reason
US8880860B2 (en) * 2011-12-02 2014-11-04 Qualcomm Incorporated Methods and apparatus for saving conditions prior to a reset for post reset evaluation
CN102591734A (zh) * 2011-12-31 2012-07-18 中兴通讯股份有限公司 检测系统复位类型的方法及装置
CN103793032B (zh) * 2012-11-02 2017-09-29 华为技术有限公司 用于确定上电复位的方法和装置
CN104991629B (zh) * 2015-07-10 2017-11-24 英业达科技有限公司 电源失效侦测系统与其方法
TWI584114B (zh) * 2015-08-04 2017-05-21 英業達股份有限公司 電源失效偵測系統與其方法
US10671763B2 (en) 2018-11-01 2020-06-02 Nvidia Corporation Protecting circuits from hacking using a digital reset detector

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02275513A (ja) 1989-04-17 1990-11-09 Nec Corp リセット回路
JPH04171516A (ja) 1990-11-06 1992-06-18 Nec Corp リセット回路
JPH05150866A (ja) 1991-11-29 1993-06-18 Toshiba Corp リセツト情報記憶回路
JPH05197451A (ja) 1992-01-17 1993-08-06 Nec Gumma Ltd 情報処理装置
JPH06187070A (ja) * 1992-12-16 1994-07-08 Tokyo Electric Co Ltd 情報処理装置のリセット制御装置
US5351216A (en) * 1993-03-05 1994-09-27 Microchip Technology Incorporated Premature termination of microcontroller EEPROM write
JPH06332577A (ja) 1993-05-21 1994-12-02 Mitsubishi Electric Corp システムのリセット要因識別方式
JPH076155A (ja) 1993-06-15 1995-01-10 Nec Ic Microcomput Syst Ltd シングルチップ・マイクロコンピュータ
DE4332769C1 (de) * 1993-09-25 1994-12-15 Bosch Gmbh Robert Mikrorechner
DE69432697T2 (de) 1993-12-01 2004-03-25 Advanced Micro Devices, Inc., Sunnyvale Stromverwaltung für Rechnersystem und Verfahren hierfür
AUPM348794A0 (en) * 1994-01-20 1994-02-17 Alcatel Australia Limited Microprocessor fault log
JP3490131B2 (ja) 1994-01-21 2004-01-26 株式会社ルネサステクノロジ データ転送制御方法、データプロセッサ及びデータ処理システム
JPH0863405A (ja) * 1994-08-23 1996-03-08 Toshiba Mec Kk 制御装置
JPH0863449A (ja) 1994-08-23 1996-03-08 Hitachi Ltd システム保護装置及びこの保護装置を使用した制御装置
US5600785A (en) * 1994-09-09 1997-02-04 Compaq Computer Corporation Computer system with error handling before reset
US5574943A (en) * 1994-12-09 1996-11-12 Ast Research, Inc. Gate-A20 and CPU reset circuit for mircroprocessor-based computer system
JPH08272478A (ja) 1995-03-28 1996-10-18 Toshiba Corp クロック制御装置
JP3529909B2 (ja) 1995-09-05 2004-05-24 株式会社ルネサステクノロジ 電源回路装置及びこの電源回路装置を内蔵したマイクロプロセッサ
JPH0981539A (ja) 1995-09-18 1997-03-28 Heiwa Corp 遊技制御用マイクロコンピュータ
DE19541734C2 (de) * 1995-11-09 1997-08-14 Bosch Gmbh Robert Schaltungsanordnung zur Durchführung eines Reset
JP3323045B2 (ja) 1995-11-20 2002-09-09 東芝マイクロエレクトロニクス株式会社 情報処理装置
US5784625A (en) * 1996-03-19 1998-07-21 Vlsi Technology, Inc. Method and apparatus for effecting a soft reset in a processor device without requiring a dedicated external pin
KR100252250B1 (ko) * 1996-06-28 2000-04-15 윤종용 시스템복구장치
JPH1063581A (ja) 1996-08-26 1998-03-06 Nec Corp メモリ書き込み制御回路
JPH1097340A (ja) 1996-09-20 1998-04-14 Toshiba Corp 携帯型情報機器
JP3114645B2 (ja) 1997-03-14 2000-12-04 日本電気株式会社 メモリセル装置のリセット制御回路
JP3056131B2 (ja) * 1997-06-25 2000-06-26 日本電気アイシーマイコンシステム株式会社 システムのリセット方式
US6058447A (en) * 1997-09-26 2000-05-02 Advanced Micro Devices, Inc. Handshake circuit and operating method for self-resetting circuits
JPH11110260A (ja) 1997-10-07 1999-04-23 Victor Co Of Japan Ltd 電子機器
US5968172A (en) * 1997-11-12 1999-10-19 Sony Corporation Of Japan Hardware and software triggered programmable reset circuitry for serial communication device

Also Published As

Publication number Publication date
JP2000194455A (ja) 2000-07-14
DE69927571D1 (de) 2006-02-16
DE69927571T2 (de) 2006-07-13
EP1014251B1 (en) 2005-10-05
CN1264083A (zh) 2000-08-23
EP1014251A1 (en) 2000-06-28
KR100377608B1 (ko) 2003-03-26
US6694452B1 (en) 2004-02-17
CN1172228C (zh) 2004-10-20
JP3376306B2 (ja) 2003-02-10

Similar Documents

Publication Publication Date Title
US4796235A (en) Write protect mechanism for non-volatile memory
US5109359A (en) Method of controlling a semiconductor integrated circuit
KR101110994B1 (ko) 에러 동작으로부터 집적 회로를 보호하는 방법 및 장치
KR100444537B1 (ko) 데이타처리장치
KR100377608B1 (ko) 데이터 처리장치 및 데이터 처리방법
JPS63133238A (ja) デジタルデータ処理システム
US6883075B2 (en) Microcontroller having embedded non-volatile memory with read protection
EP0370529B1 (en) Microcomputer having EEPROM
KR102300825B1 (ko) 반도체 기억 장치 및 플래쉬 메모리의 동작 방법
US6584540B1 (en) Flash memory rewriting circuit for microcontroller
US6813191B2 (en) Microcomputer with nonvolatile memory protected against false erasing or writing
EP0048848B1 (en) Device controlled by programmed modular controller means with selfchecking
JPH0822422A (ja) メモリ装置
JP2003271420A (ja) 電子制御装置
JP2003167649A (ja) 情報処理装置
JPH09213088A (ja) エンジン制御装置
AU640442B2 (en) Method and apparatus for controlling writing to memory
JPH11306010A (ja) コンピュータ
JPH10133958A (ja) 通信装置制御回路
JP2000020498A (ja) マイクロコンピュータおよびその復帰方法
JP2002099468A (ja) 書き込み制御回路
JP2000207235A (ja) 情報処理装置
JPH0612292A (ja) マイクロコンピュータ
JPH11272642A (ja) １チップマイクロコンピュータ及び起動アドレス設定方法
JPH01118974A (ja) カードモジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060223

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee