KR20000005834A - 관통공을갖는인쇄배선판및관통공형성방법 - Google Patents

관통공을갖는인쇄배선판및관통공형성방법 Download PDF

Info

Publication number
KR20000005834A
KR20000005834A KR1019990020202A KR19990020202A KR20000005834A KR 20000005834 A KR20000005834 A KR 20000005834A KR 1019990020202 A KR1019990020202 A KR 1019990020202A KR 19990020202 A KR19990020202 A KR 19990020202A KR 20000005834 A KR20000005834 A KR 20000005834A
Authority
KR
South Korea
Prior art keywords
copper foil
micro
hole
copper
resin
Prior art date
Application number
KR1019990020202A
Other languages
English (en)
Other versions
KR100630481B1 (ko
Inventor
가꾸모리오
이께구찌노부유끼
다나까야쓰오
Original Assignee
오히라 아끼라
미쯔비시 가스 케미칼 컴파니, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP16927098A external-priority patent/JP4078715B2/ja
Priority claimed from JP10169269A external-priority patent/JPH11346059A/ja
Priority claimed from JP22769498A external-priority patent/JP4103188B2/ja
Priority claimed from JP37534398A external-priority patent/JP4075178B2/ja
Application filed by 오히라 아끼라, 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 filed Critical 오히라 아끼라
Publication of KR20000005834A publication Critical patent/KR20000005834A/ko
Application granted granted Critical
Publication of KR100630481B1 publication Critical patent/KR100630481B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B23K26/382—Removing material by boring or cutting by boring
    • B23K26/389—Removing material by boring or cutting by boring of fluid openings, e.g. nozzles, jets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0112—Absorbing light, e.g. dielectric layer with carbon filler for laser processing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1383—Temporary protective insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laser Beam Processing (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

도전성 우수한 미세관통공을 갖는 인쇄배전판 및 미세관통공 형성방법이 제공되며, 이에 의하면, 융점이 최소 900℃이고 결합에너지가 최소 300kJ/mol인 금속화합물 파우더, 탄소파우더 혹은 금속파우더로부터 선택된 최소하나를 3-97체적% 함유한 유기물질 피막이나 시이트를 최소 2개의 구리층을 갖는 구리-크래드 라미네이트의 최외층으로서의 구리호일상에 제공하거나, 혹은 최외층으로서의 구리 호일을 산화시킨후 상기와 같은 피막이나 시이트를 제공하고, 그 피막이나 시이트를 출력 20-60mJ/펄스로 이산화탄소 가스레이져로 조사하고, 이에 의해 최외층으로서의 최소 구리호일의 미세관통공 형성부분을 제거한 다음, 나머지층의 미세관통공 형성부분을 출력 5-35mJ/펄스로 이산화탄소 가스레이져로서 조사하여 미세관통공의 저면에 있는 구리호일을 관통하지 않는 미세관통공을 만들고, 최외층으로서의 구리호일과 그 미세관통공의 저면에 있는 구리호일을 금속도금이나 전기전도성 코팅조성물로서 전기접속시킨다.

Description

관통공을 갖는 인쇄배선판 및 관통공 형성방법{PRINTED WIRING BORARD HAVING HIGHLY RELIABLY VIA HOLE AND PROCESS FOR FORMING VIA HOLE}
본 발명은 미세관통공(micro-via hole)을 갖는 인쇄배선판(printed wiring board)에 관한 것이며, 보다 상세히는 저면에 구리 호일을 관통하지 않도록 최외층, 즉 표면층 아래에 위치한 구리호일 표면부분을 제거하여 관통공을 형성하고, 표면층과 구리호일이 도금 또는 전기적으로 도전성인 코팅조성물과 전기적으로 접속되게 하여 미세관통공의 벽면을 이루게하는 구조의 인쇄배선판에 관한 것이며, 이 인쇄배선판은 그 통전성에 아주 신뢰성이 있으며 주로 소형반도체 플라스틱 패키지에 사용된다.
반도체 플라스틱 패키지에 사용하기 위한 고밀도 다층 인쇄배선판에 있어서는, 기계적 드릴을 이용하여 관통공을 직접 만들거나 혹은 에칭으로 표면층 구리호일의 구멍형성부를 제거한 다음 이산화탄소 가스레이져로 절연층내에 관통공을 만든다.
기계적드릴이 사용되는 경우는, 내부층 구리호일의 두께가 적거나 다층판의 두께가 변화되면 의도된 내부층 구리호일 중앙에서 그 두께방향으로 관통공이 불연속되게 하기가 어렵다. 몇몇 경우에는 관통공이 의도한 내부층 구리호일을 지나 내부층 구리호일 아래의 구리호일층에 도달하여 그 기능을 수행할 수 없게 된다.
이산화탄소 가스레이져가 사용되는 경우 약 1㎛의 수지층이 미세관통공의 저면을 이루는 구리호일 표면과 관통공의 벽면에 남게되어 구리도금전에 오물제거 처리를 수행하는 것이 필요하게 된다.
미세 관통공의 직경이 적거나 오염제거액이 미세관통공의 내표면에 충분히 접촉하지 않아 오염제거 처리가 불충분하게 되면 구리도금이 미세관통공 저면에 부착되어 도전성에 문제가 생기게 된다. 즉, 표면층 구리호일과 바닥에 있는 구리호일 혹은 미세관통공의 벽면 사이에 도전이 나쁘기 때문에 도전불량이 종종 발생한다. 더욱이 상기 오염제거 처리가 통상적으로 관통공의 오염제거 처리에 사용되는 시간의 2-3배 소요되기 때문에 작업성이 나쁘게 된다.
나아가, 구리 호일 표면이 이산화탄소 가스레이져로 직접 조사되면 레이져빔이 반사되어 구리호일에 구멍이 만들어지지 않는다.
따라서 통상적으로는 표면층 구리호일의 일정크기의 관통공 제조부위가 에칭으로 제거되며, 또한 노출된 수지부위가 저-출력 이산화탄소 가스레이져로 조사되어 관통공이 만들어진다.
에칭으로 구리호일에 직경 100㎛이하의 구멍이 만들어질 때 구리호일이 큰직경을 가지면 구멍의 직경정밀도가 나빠지는 문제점이 생긴다.
더욱이 내부층으로서 구리호일이 존재하면 에칭으로 표면층 구리호일의 관련부위가 제거된 후 낮은 에너지로 표면층 구리호일에 관통공이 만들어지더라도 내층 구리호일에 구멍이 만들어지지 않거나 혹은 벽표면상에 구리층을 갖는 의도한 미세관통공이 형성될 수 없게 되는 것이다.
따라서 본 발명의 목적은 최외층상의 구리호일을 미세관통공의 저면에 위치한 구리호일에 전기적으로 연결하는 신뢰도가 큰 관통공을 갖는 인쇄배선판 및 그 미세관통공 제조방법을 제공하는 데 있다.
본 발명의 다른 목적은 최외층상의 구리호일을 미세관통공의 벽표면상에 노출된 구리호일을 통해 미세관통공의 저면에 위치한 구리호일로 전기접속하는 신뢰도가 큰 미세 관통공을 갖는 인쇄배선판 및 미세관통공 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 오물처리가 없이 직경이 적은 미세관통공이 형성된 인쇄배선판 및 그같은 특성을 갖는 미세관통공 형성방법을 제공하는데 있다.
나아가 본 발명의 또다른 목적은 고속으로 형성될 수 있는 미세관통공을 갖는 인쇄배선판 및 그같은 특성을 갖는 미세관통공 형성방법을 제공하는데 있다.
도 1은 실시예 2 (1)(2) 및 (3)에서 이산화탄소가스 레이져로서 미세 관통공을 형성하는 단계를 보여주는 계통도.
도 2는 실시예 2 [SUEP(4)에 의한 깔쭉깔쭉한 것의 제거] 및 [구리도금(5)]에 있어서 이산화탄소 가스레이져로서 미세 관통공을 형성하는 단계를 보여주는 계통도
도 3은 비교예 2에서 기계드릴로서 미세 관통공을 만드는 단계를 보여주는 계통도
도 4는 비교예 4에서 이산화탄소 가스레이져로서 관통공을 만드는 단계를 보여주는 계통도
도 5는 비교예 4에서 구리도금하는 단계를 보여주는 계통도.
도 6은 실시예 5에서 이산화탄소 가스레이져로서 양면 구리크래드 라미네이트된 판에 미세관통공 형성 및 구리도금을 하는 단계를 보여주는 계통도.
도 7은 실시예 6에서 이산화탄소 가스레이져로서 다층관에 미세 관통공을 만드는 단계를 보여주는 계통도.
도 8은 실시예 6에서 이산화탄소가스레이져로서 SUEP처리하고 구리도금하는 단계를 보여주는 계통도.
도 9는 비교예 7에서 이산화탄소 가스레이져로서 관통공을 만들고 구리도금하는 단계를 보여주는 계통도.
도 10은 드릴이 최하층을 뚫는 비교예 7에서 기계적 드릴로서 미세관통공을 형성하는 단계를 보여주는 계통도이다.
* 도면의 주요부위에 대한 부호의 설명 *
a : 금속-파우더-함유 수지층(metal-powder-containing resin layer)
b : 구리 호일(copper foil)
c : 유리천 기재와 열경화수지층(layer of glass cloth substrate and thermosetting resin)
d : 고-출력 이산화탄소 가스레이져(high-output carbon dioxide gas laser)
e : 구리 호일 깎은 자리(copper foil burr)
f : 저-출력 이산화탄소 가스레이져(low-output carbon dioxide gas laser)
g : 미세관통공 저면의 구리 호일 표면층(copper foil surface in the bottom of micro-via hole)
h : 미세관통공의 구리도금부위(copper plating portion of micro-via hole)
i : 기계드릴(mechanical drill)
j : 최하부층으로서 구리호일을 관통하는 미세관통공(micro-via hole penetrating through copper foil as a lowermost layer)
k : 고-출력 이산화탄소 가스레이져로 인하여 관통공이 내부층으로서의 구리호일을 관통하는 부위
l : 이산화탄소 가스레이져로서 만들어진 미세 관통공
m : 가스상처리 및 습윤처리될 미세 관통공
n : 미세공 부위에 채워진 구리호일
o : SUEP 방법으로 에칭된 구리호일
p : 내부층을 관통하는 미세공 부위상의 구리도금
본 발명에 의하면 본 발명의 상기 목적들은 다음 (1)내지 (8)에 의해 성취된다.
(1)최외층으로서 제1구리호일을 그 아래에 위치한 구리호일에 전기적으로 연결하는 미세관통공을 갖는 인쇄배선판으로서,
상기 미세관통공은 상기 최외층을 도금 또는 전기전도성 코팅조성물로서 미세관통공의 저면에 있는 구리호일에 전기적으로 연결시키며,
상기 미세관통공은 이산화탄소 가스레이져로서 미세관통공의 저부에 있는 구리호일 부분을 제거하여 형성될 때 그 미세관통공 저면에서 구리호일을 관통하지는 않는다.
(2)인쇄배선판의 최외층으로서의 제 1구리호일을 미세관통공의 저면에 있는 구리호일에 전기적으로 연결하는 미세관통공을 이산화탄소 가스레이져를 사용하여 형성하는 방법으로서,
이 방법은, 융점이 최소 900℃이고 결합에너지가 최소 300kJ/mol인 금속화합물 파우더, 탄소 파우더 혹은 금속파우더로 부터 선택된 최소 한가지를 3-97 체적% 함유한 유기물질로된 피막이나 시이트를 최소 2개의 구리층을 갖는 구리-크래드 라미네이트로된 최외층으로서의 구리호일에 제공하는 단계,
상기 피막 또는 시이트를 출력 20-60mJ/펄스로 이산화탄소 가스레이져로 조사하여 최외층으로서 최소 구리호일의 미세관통공 형성부를 제거하는 단계,
그후 나머지층의 미세관통공 형성부위를 이산화탄소 가스레이져로서 출력 5-35mJ/펄스로 조사하여 미세관통공의 저면에 있는 구리호일을 관통하지 않는 미세관통공을 형성하는 단계; 및
최외층으로서의 구리호일과 미세관통공의 저면에 있는 구리호일을 금속도금이나 전기전도성 피막조성물로서 전기적으로 연결시키는 단계;
를 포함한다.
(3)상기 (2)의 방법에 있어서,
최외층으로서 구리호일의 관통공 형성부위를 이산화탄소 가스레이져로서 제거한 다음 그 제 1구리호일 아래의 구리호일을 이산화탄소 가스레이져로서 출력 20-35mJ/펄스로 그 두께방향으로 부분적으로 제거한다.
(4)상기 (2)의 방법에 있어서,
최외층으로서 제 1 구리호일을 표면에칭하여 제 1 구리호일의 두께방향으로 제 1구리호일을 부분적으로 감소시키고 동시에 구리호일 깎은자리(burr)를 제거한다.
(5)상기 (2)의 방법에 있어서,
미세관통공의 저면에 있는 구리호일 표면부분을 제거한 다음 미세관통공의 내부를 가스상에서 처리하여 남아있는 수지층을 제거한 다음 습윤처리한다.
(6)상기 (5)의 방법에서, 상기 남아있는 수지는 기체상에서 처리하고 습윤처리하여 제거된다.
(7)상기 (5)의 방법에서, 상기 기체상 처리는 플라즈마 처리 혹은 저압 자외선광 처리이다.
(8)상기 (2)의 방법에서, 상기 제1구리 호일과 상기 미세관통공의 저면에 있는 구리호일층은 상기 미세관통공의 최소 80체적%를 구리도금으로 채움으로서 전기 연결된다.
이하 본 발명에 대하여 상세히 설명한다.
본 발명에 의하면 최외층(이하 '표면층'이라한다)으로서 제 1구리호일을 그 하부에 위치한 구리호일에 전기연결하는 미세관통공을 갖는 인쇄배전판이 제공되며,
상기 미세관통공은 도금 또는 전기전도성 코팅조성물로 최외층을 미세관통공의 저면에 있는 구리호일로 전기접속시키며, 상기 미세관통공은 이산화탄소 가스 레이져로서 미세관통공의 저면부에 있는 구리호일 부분을 제거하여 형성시 미세관통공의 저면에 있는 구리호일을 통해 관통되지 않는다.
본 발명의 미세관통공은 다음과 같이 형성된다.
금속을 형성하기 위한 산화처리는 양면 구리-크래드 라미네이트나 다층판의 구리호일면의 최소 이산화탄소 가스레이져 조사면상에서 수행되거나, 혹은 최소한 상기 이산화탄소가스레이져 조사면에는 융점이 최소 900℃이고 결합에너지가 최소 300kJ/mol을 갖는 금속화합물, 탄소파우더 혹은 최소하나의 금속파우더와 유기물질의 혼합물로 이루어진 피막 또는 시이트가 제공되며, 관통공은 20-60mJ/펄스의 에너지로 이산화탄소 가스레이져의 펄스 발진으로 표면층으로 구리호일내에 만들어지며, 또한 상기 구리호일 바로 밑에 있는 내부층으로서의 구리호일층 부분이나 양면 구리-크래드 라미네이트의 다른 외측 구리호일 표면을 20-35mJ/펄스 에너지로 처리하여 구리호일층이 이를 통해 관통되지 않게하고, 이에 따라 새롭게 노출된 구리호일층 내부를 갖는 미세관통공이 형성된다.
그렇지 않으면 미세관통공은 다음과 같이 형성된다.
표면층으로서 구리호일의 미세관통공 형성부위를 미리 에칭하여 제거하고, 에칭에 의해 구리가 제거되는 수지층부위를 이산화탄소 가스레이져로서 처리하며, 그 처리된 부위의 하부에 위치한 구리 호일층을 구리호일층이 관통되지 않도록 20-35mJ/펄스의 출력으로 이산화탄소 가스레이져로서 처리하고, 이에따라 새롭게 노출된 구리호일층 내부를 갖는 미세관통공이 형성된다.
미세관통공의 하부에 있는 구리호일이 그 표면부위를 절단하지 않고 처리되면, 약 1㎛ 두께의 수지층이 미세관통공 저부에 남게된다. 이 경우, 바람직하게는, 그 수지층을 제거하기 위해 플라즈마 처리 혹은 저압자외선광 처리를 수행한 다음 오물제거 처리에 의한 습윤처리를 구리도금전 수행한다.
그후 구리호일표면은 기계적 연마 또는 화학용액으로 처리된다.
화학용액처리는 미세관통공이 양면 구리-크래드 라미네이트에서 만들어질때 미세관통공 부위에서의 구리호일을 용해하고 제거하지 않도록 수행된다.
이산화탄소 가스레이져로서 직접조사하여 미세관통공이 만들어질때 표면층으로서 구리호일의 미세관통공부위에는 구리호일 깎은자리(burr)가 생긴다. 이같은 깎은자리는 기계적연마로 제거하기는 어렵기 때문에 화학용액으로 제거하는 것이 바람직하다.
각 구리호일의 표면은 그 두께를 줄이기 위해 2-차원적으로 에칭되며, 이에따라 미세관통공 부위내의 구리호일 깎은자리가 제거된다.
따라서 구리호일 두께가 감소된다. 이에따라 각 표면상에 금속도금하여 얻은 구리호일상의 가는선으로된 회로를 형성함에 있어서, 회로쇼트나 패턴파괴같은 결함이 일어나지 않고 고밀도 인쇄배선판을 얻을 수 있다.
나아가 결함제거처리가 필요하지 않고 양호한 작업성이 얻어진다. 최외층 및 그 하부의 내부층이 금속도금이나 전기적으로 전도성인 코팅조성물로 접속되면 넓은 접속 면적이 확보되고 그리하여 얻은 인쇄배선판은 그 통전성이 확보되는 것이다.
본 발명은 최소 2개의 구리층이나 다층판을 갖는 양면 구리-크래드 라미네이트 및 그 내부에 형성된 미세관통공을 포함하여 이루어지는 인쇄배선판 및 미세관통공 제조방법에 관한 것이다.
미세관통공 제조방법은 다음과 같다.
표면층으로서의 구리호일을 산화처리하여 금속산화물을 만들고, 융점이 최소 900℃이고 결합에너지가 최소 300kJ/mol인 금속화합물 파우더, 탄소파우더 또는 금속파우더로 부터 선택된 최소하나를 3-97체적% 함유한 수지조성물을 표면층으로서 구리호일에 적용하거나, 이같은 조성물로된 시이트를 표면층으로서 구리호일상에 위치시키고, 금속산화물, 피막 또는 시이트를 20-60mJ/펄스 출력으로 고-출력의 이산화탄소 가스 레이져로 조사시켜 표면층으로서 구리 호일내에 구멍을 형성한 다음, 상기 구리 호일아래에 위치한 내부층 부분이나 양면 구리-크래드 라미네이트의 다른 구리 호일면을 25-35mJ/펄스 출력으로 이산화탄소 가스레이져 조사하여 미세관통공 저면에 있는 구리 호일을 관통하지 않는 미세관통공을 만들고, 이에 따라새롭게 노출된 구리 호일층 내부를 갖는 미세관통공이 형성된다.
구리 호일을 20-60mJ/펄스 에너지로 처리하고, 미세관통공 저면에 있는 구리호일을 5-35mJ/펄스에너지로 최종처리하고 나머지 수지층을 플라즈마 또는 저압자외선 처리같은 기체상 처리로 제거한 다음 습윤처리를 수행하고 구리도금을 행하는 방법을 사용할 수도 있다. 자연적으로 오물제거 처리를 행할 수 있으며, 반면 기체상 처리는 미세관통공의 직경이 작을 때 남아있는 수지를 완전히 제거하기에 보다 적합하다.
또한 구리호일은 표면층으로서의 구리호일의 미세관통공 형성부위로 부터 에칭으로 예비-처리되며, 수지는 저-출력 이산화탄소 가스레이져로 처리된다. 그후 수지하부에 위치한 구리호일을 출력 20-35mJ/펄스로 이산화탄소 가스레이져로 처리하여 구리호일이 관통되지 않게하여 구리호일의 내부가 노출된 관통공을 만든다.
그후 구리호일 표면은 기계적으로 연마되거나 화학용액 처리된다. 기계적연마를 위하여는 일반적인 연마기를 사용할 수 있다. 미세관통공부위가 꺼끌꺼끌한 부분(burr)를 갖는다면 연마처리를 여러번 행하는 것이 필요하나, 그 결과 판의 칫수변화를 초래할 수 있다.
따라서 화학용액으로의 에칭과 화학용액으로 용해시켜 꺼끌꺼끌한 부분을 제거하는 것이 동시에 이루어지는 처리방법이 바람직하다.
각 구리호일의 표면은 그 호일 두께가 3-7㎛ 되기까지 그 두께를 감소시키기 위해 2-차원적으로 에칭된다.
각 표면에 금속도금하여 얻은 구리호일상에서의 가는 선으로된 회로형성에있어서, 회로쇼트 및 패턴파괴 같은 결함이 생기지 않으며 고-밀도 인쇄배선판을 생산할 수 있다.
또한 본 발명의 관통공은 오물제거 처리를 요구하지 않고 양호한 작업성이 얻어진다.
미세관통공 저면의 구리호일은 크게 노출되며, 외층을 그 하부의 구리호일에 연결시키기 위해 미세관통공 부위를 금속으로 도금하거나 전기전도성 피막 조성물로 채워질 때는 큰 접촉면적을 얻을 수 있으며 그 미세관통공을 통한 접속의 신뢰성이 있는 인쇄배선판을 얻을 수 있는 것이다.
공지의 화학용액은 이같은 에칭을 위해 사용될 수 있다.
예컨데, 이같은 화학품들은 일본 특허출원(JPA)2-22887, 2-22896, 2-25089, 2-25090, 2-60189, 2-166789, 3-25995, 3-60183, 3-94491, 4-199592 및 4-263488에 개시되어 있다.
에칭은 금속표면이 이들 화학품에 용해되어 제거되는 방법 (소위 SUEP법)에 의해 진행된다.
에칭속도는 일반적으로 0.02-1.0㎛/초로 정해져 있다.
본 발명에 사용되는 양면 구리-크래드 라미네이트 혹은 최소 2 구리층을 갖는 다층 판은 바람직하게는 기질로서 유리천을 제공하고 열경화성수지 조성물에 염료 또는 안료를 넣어 흑색으로 만든다음 유기 절연충진제 10-60%를 수지조성물과 혼합하여 균질혼합물을 만들고, 그 혼합물을 상기 유리천에 스며들게 하여 제조된 양면 구리-크래드 라미네이트가 바람직하다.
상기 다층판을 바람직하게는 기질로서 유리천을 이용하여 상기 양면 구리-크래드 라미네이트를 처리하고, 그 처리된 라미네이트를 내부층으로 제거하고, 그 표면을 산화시켜 요구되는 구리 산화층을 이루고, 무기 또는 유기 천-기초 프리프렉, 수지시이트, 수지부착된 구리호일이나 피막을 각 표면상에 재치하고 열 및 압력하에 바람직하게는 진공하에 그 결과물을 고정하여 라미네이트-형성하여 얻은 제품이 좋다.
상기 구리-크래드 판 이외에도 폴리이미드 필름, 폴리에스테르 필름, 폴리파라핀산필름 등과 같은 일반적으로 공지된 내열성 필름을 이용한 다층판과 양면 구리 -크래드 라미네이트를 이용할 수 있다.
상기 기질은 일반적으로 알려진 무기 또는 유기 직물 및 부직포를 포함한다. 특히 무기기질은 E, S, D 및 M 유리섬유로 이루어진 직물 및 부직포로 부터 선택된다.
무기기질은 액정폴리에스테르 및 전체 방향족 폴리아미드 섬유로 이루어진 직물 및 부직포로 부터 선택된다.
본 발명에 사용되는 열경화성수지 조성물용 수지는 일반적으로 공지의 열경화성 수지로부터 선택된다.
그 특정예로서는 에폭시수지, 다기능성 시아네이트 에스테르 수지, 다기능성 말레이미드-시아네이트 에스테르 수지, 다기능성 말레이미드수지, 및 불포화기함유 폴리페닐렌 에테르수지를 포함한다. 이들 수지들은 단독으로 또는 조합하여 사용된다.
고-출력 이산화탄소 가스레이져로 처리하여 형성된 미세관통공의 형태 견지에서, 유리질 전이온도가 최소 150℃인 열경화성수지 조성물이 바람직하다.
내습성, 수분흡수후 전이방지성 및 전기특성의 견지에서는 다기능성 시아네이트 에스테르 수지조성물이 바람직하다.
본 발명에서의 열경화성수지 성분인 다기능성 시아네이트 에스테르 화합물은 최소 2개의 시아나토기를 함유한 분자를 갖는 화합물이다.
그 예로서는 1,3- 혹은 1,4-디시아나토 벤젠, 1,3,5,-트리시아나토 벤젠, 1,3-, 1,4-, 1,6-, 1,8-, 2,6-, 혹은 2,7-디시아나토 나프탈렌, 1,3,6-트리시아나토나프탈렌, 4,4-디시아나토바이페닐, 비스(4-디시아나토페닐)메탄, 2,2-비스(4-시아나토페닐)프로판, 2,2-비스(3,5-바이브로모-4-시아나토페닐)프로판, 비스(4-시아나토페닐)에테르, 비스(4-시아나토페닐)티오에테르, 비스(4-시아나토페닐)술폰, 트리스(4-시아나토페닐)포스파이트,
트리스(4-시아나토페닐)포스파이트 및 노볼락과 시안 할라이드를 반응시켜 얻은 시아네이트들을 포함한다.
또한 일본 특허공고 41-1928, 42-18468, 44-4791, 45-11712, 46-41112 및 47-26853 및 51-63149에 개시된 다기능성 시아네이트 에스테르 화합물을 사용할 수 있다. 더욱이 분자량 400-6000이고 이들 다기능성 시아네이트 에스테르 화합물중 어느 것의 시아나토기를 이합체화(dimerization)시켜 형성된 트리아진고리를 갖는 예비중합체를 사용할 수 있다. 이 예비중합체는 미네랄산이나 루이스산과 같은 산, 소디움 알콜레이트 같은 3차아민 같은 염기 혹은 소디움 카보네이트같은 염의 존재하에 상기 다기능성 시아네이트 에스테르 단량체를 중합시켜 얻는다. 상기 예비중합체는 부분적으로 미반응 단량체를 함유하며 단량체와 에비중합체의 혼합물 형태로 되어 있다. 일반적으로 이는 사용전 용해가능한 유기용매내에 용해된다.
에폭시 수지는 공지의 에폭시 수지로부터 선택된다.
그 예로서는 액체나 고체 비스페놀 A형 에폭시 수지;
비스페놀 F형 에폭시 수지; 페놀 노볼락형 에폭시수지; 크레졸 노볼락형 에폭시수지, 아크릴에폭시 수지; 부타디엔, 펜타디엔, 비닐시클로헥센이나 디시클로펜틸에테르의 이중결합을 에폭시화하여 얻은 폴리에폭시 화합물; 및 히드록실-기 함유 실리콘수지와 에포할로하이드린(epohalohydrin)사이의 반응에 의해 얻어진 폴리글리시딜 화합물등을 포함한다.
이들 수지들은 단독으로 혹은 조합하여 사용될 수 있다.
폴리이미드 수지는 공지의 폴리이미드 수지로부터 일반적으로 선택된다. 바람직하게는, 폴리이미드 수지는 특성균형의 측면에서 조합하여 사용하는 것이 좋다.
조성물의 고유특성에 해가 되지 않는한 본 발명의 열경화성수지 조성물에는 여러가지 첨가제를 첨가할 수 있다.
이들 첨가제들은 불포화 폴리에스테르 같이 중합가능한 2중결합을 갖는 단량체, 이들의 예비중합체, 폴리부타디엔, 에폭시드화 부타디엔, 말레이트화 부타디엔, 부타디엔-아크릴로니트릴 공중합체, 폴리클로로프렌, 부타디엔-스티렌 공중합체, 폴리이소프렌, 부틸고무, 플루오린고무와 천연고무, 폴리에틸렌, 폴리프로필렌, 풀리부텐, 폴리-4-메틸펜텐, 폴리스티렌, AS수지, ABS수지, MBS수지, 스티렌-이소프렌 고무, 폴리에틸렌-프로필렌 공중합체, 4-플루오로에틸렌-6-플루오로에틸렌 공중합체, 같은 고분자량을 갖는 탄성고무 혹은 저분자량의 액체 탄성고무, 폴리카보네이트, 폴리페닐렌에테르, 폴리술폰, 폴리에스테르와 폴리페닐렌 술파이드, 및 폴리우레탄 같은 고분자량 예비중합체와 올리고머를 포함한다.
이들 첨가제는 필요에 따라 사용된다. 나아가 유기충진제, 농조화제, 윤활제, 소포제, 분산제, 평준화제, 감광제, 방염제, 증백제(brightener), 중합억제제 및 요번화제(thixotropic agent)를 단독으로 또는 조합하여 사용될 수 있다. 경화제 또는 촉매를 필요에 따라 반응기를 갖는 화합물에 편입된다.
본 발명의 열경화성 수지 조성물은 가열하에 그 경화가 진행된다. 그러나 경화속도가 낮고 이에 따라 작업성과 경제성이 나쁘기 때문에 공지의 열경화 촉매를 열경화성수지에 편입된다.
열경화성수지의 100중량부당 촉매량은 0.005-10중량부, 바람직하게는 0.01-5중량부이다.
무기절연 충진제는 통상의 충진제로 부터 선택될 수 있다. 그 특정예로서는 천연실리카, 하소실리카와 비저질 실리카 같은 실리카류, 화이트카본, 티타늄 화이트, 에어로겔, 점토, 활석, 월라토나이트, 천연운모, 합성운모, 고령토, 마그네시아, 알루미나 및 펄라이트 등을 포함한다.
상기 충진제의 량은 10-60중량%, 바람직하게는 15-50중량%이다.
또한 이산화탄소 가스레이져로 조사하는 동안 레이져빔이 흩어지는 것을 막기위하여 상기 수지조성물에 흑색염료나 안료를 첨가하는 것이 바람직하다. 이들 안료 또는 염료의 입자직경은 균일분산을 위해 1㎛이하인 것이 좋다. 염료 또는 안료는 공지의 것들로 부터 선택될 수 있다. 나아가, 섬유표면이 흑색으로 염색된 유리섬유를 사용할 수 있다.
최외층으로 사용되는 구리호일은 공지의 구리호일로 부터 선택될 수 있으며, 바람직하게는 두께 3-18㎛인 전해 구리호일이 사용된다. 내부층으로 사용되는 구리호일로서는 두께 12-70㎛ 전해 구리호일을 사용하는 것이 좋다.
보강된 유리천 기질 구리-크래드 라미네이트는 유리기질을 열경화성수지 조성물로 적신다음 그 조성물을 B-스테이지로 건조하여 유리함량이 30-85중량%인 프리플렉을 얻고, 그후 그렇게 얻은 프리플렉의 일정 장수를 접합하고, 그 접합된 프리플렉의 상하면에 구리 호일을 놓고, 열 및 압력하에 고정시켜 그 결과물을 라미네이트 형성하여 양면 구리-크래드 라미네이트를 얻는다.
그렇게 얻은 구리-크래드 라미네이트는 수지와 유리가 아닌 무기충진제가 균질하게 분산되어 있는 단면을 갖고 있으며 레이져로서 관통공을 균일하게 형성시킬 수 있다.
나아가 상기 구리-크래드 라미네이트는 흑색으로 착색되어 레이져빔 산란이 방지됨으로써 불균일 벽면이 없는 균일한 관통공을 얻기가 쉬워진다.
미세 관통공은 다음과 같이 만들어 진다.
양면 구리-크래드 라미네이트 혹은 다층판에서, 이산화 탄소가스 레이져로서 조사되어 지지 않는 구리호일 표면을 산화시켜 금속산화물을 형성하거나, 혹은 융점이 최소 900℃이고 결합에너지가 최소 300kJ/mol인 금속화합물 파우더, 탄소파우더 또는 금속파우더를 3-97 체적% 함유하는 수지조성물로 이루어진 피막이나 시이트를 상기 표면에 제공하고, 미세관통공이 형성되는 부위를 이산화탄소 가스레이져로 직접조사한다.
본 발명에서 보조재로 사용되는 융점이 최소 900℃이고 결합에너지가 최소 300kJ/mol인 금속화합물은 공지의 금속화합물로부터 일반적으로 선택될 수 있다. 예컨데, 산화물이 사용된다.
산화물로서는, 티타늄 옥사이드 같은 티타니아, 마그네슘 옥사이드 같은 마그네시아, 산화철같은 철산화물, 산화니켈같은 니켈산화물, 이산화망간, 산화아연 같은 아연산화물, 이산화실리콘, 산화알루미늄, 희토류금속 산화물, 산화코발트 같은 코발트산화물, 산화주석 같은 주석산화물, 산화텅스텐 같은 텅스텐 산화물 등을 포함한다.
비산화물도 사용될 수 있다.
비산화물로서 실리콘 카바이드, 텅스텐 카바이드, 보론 나이트리드, 실리콘 나이트리드, 알루미늄 나이트리드, 바륨 술페이트 및 탄소 역시 사용될 수 있다.
또한 금속산화물 파우더의 혼합물인 여러가지 유리질을 사용할 수 있다.
나아가, 탄소파우더를 사용할 수 있다.
또한 은, 알루미늄, 비스무스, 코발트, 구리, 철, 마그네슘, 망간, 티타늄,바나듐, 텅스텐 및 아연의 단순물질 파우더나 이들의 합금 금속파우더를 이용할 수 있다. 이들은 단독으로 혹은 조합하여 사용된다. 평균직경은 5㎛이하, 바람직하게는 1㎛이하인 것이 좋다.
이산화탄소 가스레이져로 조사되는 동안 분자들은 분리되거나 분리되도록 융해된다. 따라서 바람직한 것은 관통공에 부착시 관통공의 접착성이나 반도체칩에 부작용을 주지않는 것들이다.
Na, K 또는 Cl 이온들을 함유하는 조성물은 반도체의 신뢰도에 역효과를 주기 때문에 바람직하지 않다. 상기 파우더의 량은 3-97체적%이며, 바람직하게는 5-95체적%이다. 바람직하게는 상기 파우더는 수용액에 편입되어 균질하게 분산된다.
보조재로서의 유기제는 특히 한정되지는 않으나 혼련되고, 구리호일면에 적용되고 건조될 때 구리호일면으로 부터 박리되지 않는 것들로 부터 선택된다. 바람직하게는 수지가 사용된다.
환경보호의 견지에서, 특히 폴리비닐알콜, 폴리비닐알콜 비누화산물 및 전분과 같은 수용성 혹은 분산성 수지로 부터 선택된다.
금속 화합물 분말, 탄소 분말 또는 금속 분말 및 유기 물질을 함유하는 조성물 제조 방법은 중요하지 않다. 상기 방법은 고온에서 반죽기로 물질들을 반죽한 다음 상기 반죽된 혼합물을 시이트의 형태로 압출하는 방법, 용매 또는 물에 용해가능한 수지 조성물을 제공하고, 상기 분말을 여기에 첨가하여, 교반하면서 이들을 균질하게 혼합한 다음, 코팅 조성물로서 상기 혼합물을 구리박 표면에 적용한 다음 이것을 건조하여 코팅을 형성하는 방법, 상기 수지 조성물을 열가소성 필름에 적용하여 시이트를 형성하는 방법, 및 유리 표면과 같은 것에 상기 수지 조성물을 주입시키고 이것을 건조시켜 시이트(레이저로 관통공을 만들기 위한 "보조 시이트"라고도 한다)를 얻는 방법을 포함한다. 상기 코팅물 또는 시이트의 두께는 특별히 제한되지 않으나, 그 총 두께는 30 ~ 200μm이다.
레이저로써 관통공 제작을 위한 보조 시이트는 그 상태로 사용할 수 있다. 그러나, 바람직하게는, 보다나은 형태를 갖는 미세-관통공 제작을 위해 이것을 다층판에 놓고 이것과 가능한한 밀접하게 접촉을 유지한다. 통상적으로, 시이트는 이것을 테이프와 같은 것으로 부착하는 방법에 의해 고정되어 다층판에 밀접한 접촉이 유지된다. 이것을 보다 완전하게 부착하기 위해서는 상기 얻어진 시이트를 양면 구리-피복 라미네이트 또는 그 수지 표면이 여기에 부착된 다층판에 놓고, 상기 수지를 용융시키고, 가열 및 가압하에 상기 시이트를 접착시킨다. 그렇지 않으면, 상기 수지 표면층을 물로써 3μm 이하까지 미리-습윤시킨 다음, 가압하에 실온에서 접착을 수행하여, 이로인해 구리박 표면으로의 부착이 개선되어 우수한 관통공 형태를 갖는 미세-관통공이 얻어질 수 있다.
상기 수지 조성물은 물에는 용해되지 않으나 유기 용매에는 용해가능한 수지 조성물일 수 있다. 그러나, 어떤 경우에는 이산화탄소 가스 레이저로 방사도중 수지가 미세-관통공의 근처에 부착하여, 상기 수지를 제거하기 위해 물에는 용해되지 않고 유기용매에는 용해되는 것이 필요한데, 이는 공정을 복잡하게 하고, 이후 단계에서 오염문제 등을 일으키게 된다. 따라서 유기 용매에 용해되는 수지 조성물을 사용하는 것은 바람직하지 않다.
나아가, 다른 실시예에서는, 상기 구리박의 표면이 산화된 후에 미세-관통공이 만들어질 수 있으나, 미세-관통공 형태를 위해서는 상기 보조 시이트를 사용하는 것이 바람직하다.
상기 보조 시이트가 가열 및 가압하에 구리박 표면에서 라미네이트될 경우, 이들의 적용된 수지층면이 상기 구리박 표면에 부착되고, 상기 보조 시이트는 통상적으로 40 ~ 150℃, 바람직하게는 60 ~ 120℃ 의 온도에서, 0.5 ~ 30kg, 바람직하게는 1 ~ 20kg의 선형 압력(linear pressure)하에 상기 수지층을 용융시킴으로써 로울로써 상기 구리박 표면에 밀접하게 접촉시킨다. 사용되는 온도는 선택된 수용성 수지의 용융점에 따라 다르며 또한 선택된 선형 압력과 공급 속도에 따라서 다르다. 통상적으로, 라미네이트는 상기 수용성 수지의 용융점보다 5 ~ 20℃만큼 높은 온도에서 수행된다.
상기 보조 시이트가 실온에서 구리박 표면과 밀접하게 접촉되는 경우, 상기 적용된 수지층 표면은 물로 3μm 이하의 깊이까지 습윤시켜 수용성 수지를 어느정도 용해시키고, 상기 보조 시이트는 상기 압력하에 라미네이트시킨다. 물로써 습윤시키는 방법은 특별히 제한되지 않으나, 예를들어, 롤로써 구리박 라미네이트 표면에 물을 연속적으로 적용한 다음 상기 보조 시이트를 구리박 라미네이트상으로 연속적으로 라미네이트하는 방법, 또는 적용된 수지층 표면에 물을 연속적으로 분사한 다음 상기 보조 시이트를 구리박 라미네이트상으로 연속적으로 라미네이트하는 방법이 있다.
미세-관통공은 다음과 같이 만들어진다. 용융점이 최소 900℃이며 결합에너지가 300kJ/mol인 금속 화합물 분말 3 ~ 97부피%, 바람직하게는 5 ~ 95부피%를 함유한 수지 조성물을 열가소성 필름에 부착하여 총 두께 30 ~ 200μm를 갖도록 하고, 결과물인 보조 시이트는 이산화탄소 가스 레이저로 방사될 상기 구리박 표면(전혀 처리되지 않은)의 미세-관통공-형성 위치에, 테이프로 상기 위치에 보조 시이트를 고정시키거나, 가열 및 가압하에 상기 수지를 용융시키거나, 또는 물로 수용성 수지 조성물 표면을 습윤시킴으로써, 밀접하게 접촉시키고 이것을 실온에서 부착하여 수용성 수지 표면을 용해시킨 다음, 20 ~ 60mJ/pulse에서 원하는 직경으로 맞춰진 빔 직경을 갖는 고-출력 이산화탄소로 상기 보조 시이트를 직접적으로 방사함으로써 구리박내에 관통공이 만들어진다.
이산화탄소 가스 레이저는 통상적으로 적외선 파장 영역내의 9.3 ~ 10.6μm 파장을 사용한다. 바람직하게는, 우선, 표면으로서 첫 번째 구리박을 20 ~ 60mJ/pulse의 출력으로 가공하여 관통공을 만들고, 상기 관통공이 미세-관통공의 바닥에 있는 구리박 부위에 이를때까지 이산화탄소 가스 레이저로써 방사를 계속한 다음, 상기 출력을 25 ~ 35mJ/pulse의 에너지로 감소하고, 수지층과 상기 구리박의 일부를 마지막 숏(shot)으로 가공하여 상기 구리박이 관통되지 않도록 미세-관통공의 바닥을 형성한다. 당연하게, 상기 첫 번째 구리박층을 가공후, 수지층은 5 ~ 35mJ/pulse의 에너지로 가공될 수 있으며 미세-관통공의 바닥을 형성하기 위해 구리박을 가공할 수 있다. 통상적으로, 유리 직물로부터 형성된 구리-피복 라미네이트의 절연층을 가공할 경우, 100μm 두께당 1 ~ 10 쇼트가 적용된다. 상기 방사후, 각 표면상의 구리박은 액체 화학약품으로 2차원적으로 용해되며, 미세 관통공 부분에 형성된 버어도 또한 상기 액체 화학약품으로 제거된다. 다음으로, 상기 미세 관통공의 바닥 부분과 벽 표면에 노출된 남아있는 수지는 기체상 방법에 의해 완전히 제거된다. 상기 기체상 방법은 통상적으로 알려진 방법으로부터 선택할 수 있다. 구리박이 용해되는 플라즈마 처리에서, 보다넓은 두께를 갖는 구리박들이 미리 제공되며 상기 처리 완료후 각각의 구리박은 두께가 3 ~ 7μm이다.
기체상 처리는 플라즈마 처리와 저압 자외선으로의 처리와 같은 알려진 방법으로부터 선택할 수 있다. 상기 플라즈마 처리는 고-주차 전원으로 분자들을 부분적으로 여기하고 이온화함으로써 제조한 저온 플라즈마를 사용한다. 상기 플라즈마 처리에서, 이온 충격을 사용하는 고속 처리 또는 라디칼류로써의 보통 처리가 통상적으로 사용된다. 공정 가스로서, 활성 가스 또는 비활성 가스가 사용된다. 비활성 가스로서, 아르곤 가스가 주로 사용된다. 물리적 표면 처리는 아르곤 가스와 같은 것으로 수행된다. 물리적 처리는 이온 충격으로 표면을 물리적으로 세척한다. 저압 자외선은 단파장 영역에 있는 자외선이다. 예를들어, 상기 수지층은 184.9nm 또는 253.7nm에 피크를 갖는 단파장 영역의 자외선으로 방사함으로써 분해되어 제거된다. 다음으로, 상기 수지 표면은 소수성이 된다. 바람직하게는, 습윤 처리는 따라서 관통공이 작은 직경을 가질 경우 초음파 처리와 함께 수행한 다음 구리 도금한다. 상기 습윤 처리는 특별하게 제한되지 않는다. 예를들어, 과망간 칼륨 수용액이 사용되거나, 또는 연성 식각이 사용된다.
이산화탄소 가스 레이저는 통상적으로 적외선 파장 영역의 9.3 ~ 10.6μm의 파장을 사용한다. 바람직하게는, 우선, 표면으로서 첫 번째 구리박을 26 ~60mJ/pulse의 출력에서 가공하여 관통공을 만들고, 상기 출력을 20 ~ 35mJ/pulse의 에너지로 감소한 다음, 아래에 위치한 수지층 표면은 마지막 숏으로 가공하여 미세-관통공의 바닥을 형성한다. 아래에 위치한 구리박상의 수지층이 5 ~ 35 mJ/pulse의 마지막 숏으로 제거하지 않아 미세-관통공의 바닥이 형성되지 않을 경우, 바람직하게는, 기체상 처리와 습윤 처리를 수행하여 상기 수지층을 제거한 다음, 구리 도금한다. 통상적으로, 유리 직물로부터 형성된 구리-피복 라미네이트의 절연층을 가공할 경우, 두께 100μm당 1 ~ 10 숏이 적용된다.
미세-관통공은 통상적으로 알려진 구리 도금에 의해 도금된다. 그렇지 않으면, 전기 전도성 코팅 조성물을 미세-관통공에 충진시켜 표면층상의 구리박과 아래에 위치한 구리박 사이에 전기 전도를 갖게한다. 상기 전기 전도성 코팅 조성물은 통상적으로 알려진 전기 전도성 코팅 조성물로부터 선택될 수 있다. 이들의 특정 예로는 구리 호상제, 은 호상제, 땜납 호상제 및 기타 땜납을 포함한다.
실시예>
본 발명은 이하 실시예를 참조하여 보다 명확하게 설명될 것이며, 달리 언급된 바가 없다면 "부"는 "중량부"를 나타낸다.
실시예 1
2,2-비스(4-시아나토페닐)프로판 900부 및 비스(4-말레이미드페닐)메탄 100부를 150℃에서 용융시키고 4시간동안 교반하면서 반응시켜 예비중합체를 얻었다. 상기 예비중합체를 메틸 에틸 케톤과 디메틸포름아미드의 혼합 용매에 용해시켰다.결과 용액에 비스페놀 A 타입 에폭시 수지(상표명: Epikote 1001, Yuka Shell Epoxy K.K.제공) 및 크레졸 노볼락 타입 에폭시 수지(상표명:ESCN-220F, Sumitomo Chemical Co.,Ltd.제공) 400부를 첨가하고, 이들 물질을 균질하게 용해, 혼합시켰다. 나아가 촉매로서 아연 옥틸레이트 0.4부를 첨가하고, 이들 물질을 용해, 혼합시켰다. 결과 혼합물에 무기 절연 충진제(상표명: Baked talc, 평균 입경 0.4㎛, Nippon Talc K.K.제공) 500부 및 흑색 안료 8부를 첨가하고, 이들 물질을 균질하게 교반하면서 혼합하여 바니쉬 A를 제조하였다. 100㎛ 두께 유리 부직포를 상기 바니쉬에 함침시키고, 함침된 유리 부직포를 150℃에서 건조시켜 겔화 시간이 170℃에서 120초이고 유리 직물 함량이 57중량%인 프리프렉(프리프렉 B)를 제조하였다. 18㎛ 두께 전해질 구리 호일을 상기 프리프렉 B의 일 시이트의 각 표면상에 재치하고, 결과 셋트를 30mmHg이하 진공하에서 2시간동안 20kgf/cm2에서 200℃로 라미네이트-성형시켜, 절연층 두께가 100㎛인 양면 구리-크래드 라미네이트 B를 얻었다.
이와는 별개로 평균 입경이 0.86㎛인 구리 산화물 분말 800부를 물에 부분적으로 비누화된 폴리비닐 알코올 분말을 용해시켜 제조된 바니쉬에 첨가하고, 상기 혼합물을 균질하게 교반하여 혼합하였다(바니쉬 C). 상기 바니쉬 C를 50㎛두께 폴리에틸렌 테레프탈레이트 필름에 적용하여 20㎛두께 코팅을 형성하고, 상기 코팅물을 110℃에서 30분간 건조시켜 구리 산화물 분말 함량이 20체적%인 필름을 갖는 시이트를 얻었다.
상기 시이트를 양면 구리-크래드 라미네이트 B상에 재치하고, 상기 시이트 표면을 이산화탄소 가스 레이저로 40mJ/펄스 출력으로 직접 1펄스(발) 조사하였다.그런 다음 상기 출력을 30mJ/펄스까지 감소시키고, 저부에 위치된 구리 호일의 미세-관통공 형성 부분을 가공하고, 2펄스로 제거하여 400㎛ 간격으로 직경이 100㎛인 900관통공을 제조하였다. 상기 미세-관통공은 총 70블록(63,000미세 관통공)으로 제조되었다. 그런 다음 뒷면을 에칭 레지스트로 피복하고, 전면을 SUEP법으로 완전히 처리하여 미세-관통공 부분내에 버어(burr)를 용해시킴으로써 이들을 제거함과 동시에 전면상에 구리 호일을 또한 그 두께가 7㎛가 될 때까지 용해시켰다. 에칭 레지스트가 제거된 다음, 전면을 에칭 레지스트로 완전히 피복시키고, 뒷면상에 구리 호일을 그 두께가 7㎛가 될 때까지 SUEP법으로 용해시켜 제거하였다. 에칭 레지스트가 제거된 다음, 상기 기판은 15㎛두께 구리 도금(총 두께:22㎛)을 형성하도록 구리를 재치하였다. 각 미세-관통공 부분내에 직경이 250㎛인 영역이 형성되었으며, 각 미세-관통공의 저부내 구리 호일은 볼 패드로서 사용되었으며, 900 미세-관통공은 열 사이클 시험을 수행하도록 이후에 기술될 5)"미세-관통공의 열 사이클 시험"에 기술된 바와 같이 접속시켰다. 나아가 회로(라인/공간이 50/50㎛인 200피스)가 형성되었으며, 그위에 숄더 볼 등을 위한 영역이 형성되었으며, 최소한 반도체 칩, 결합 패드 및 땜납 볼 패드를 제외한 부분에 도금 레지스트를 피복하고, 니켈 및 금으로 도금하여 인쇄된 배선반을 제조하였다. 하기표 1은 이 인쇄된 배선반의 평가 결과를 도시한 것이다.
실시예 2
에폭시 수지(상표명:Epikote 5045) 1,400부, 에폭시 수지(상표명:ESCN220F) 600부, 디시안디아미드 70부 및 2-에틸-4-메틸이미다졸 2부를 메틸 에틸 케톤과 디메틸포름아미드의 혼합 용매내에서 용해시켰다. 나아가 실시예 1에 기재된 것과 동일한 절연 무기 충진제 500부를 첨가하고, 상기 혼합물을 강압적으로 교반시켜 균질한 분산물을 형성하고, 그 결과 바니쉬 D를 얻었다. 50㎛ 두께 유리 부직포를 상기 바니쉬 D에 함침시키고, 함침된 유리 부직포를 건조시켜 겔화 시간이 150초인 유리 직물 함량이 35중량%인 프리프렉(프리프렉 E)를 제조하였다. 프리프렉의 일 시이트가 사용되었으며, 18㎛ 두께 전해질 구리 호일을 각 표면상에 재치하고, 결과 셋트를 30mmHg이하 진공하에서 2시간동안 20kgf/cm2에서 190℃로 라미네이트-성형시켜, 양면 구리-크래드 라미네이트 F를 얻었다. 상기 절연층은 두께가 100㎛였다. 회로가 각 표면상에 형성된 다음 구리의 산화를 수행하고, 프리프렉 E의 시이트를 각 표면상에 재치하고, 12㎛두께 전해질 구리 호일을 각 표면상에 재치하고, 결과 셋트를 유사하게 라미네이트 성형시켜 양면 구리-크래드 4층 기판 F를 얻었다.
별개로 평균 입경이 0.7㎛인 구리 분말을 폴리비닐 알코올 용액에 용해시켜 구리 분말 함량이 70체적%인 바니쉬 G를 제조하였다. 상기 바니쉬 G를 두께가 40㎛인 상기 양면 구리-크래드 4층 기판 F에 적용하고 적용된 바니쉬 F를 110℃에서 30분간 건조시켜 코팅을 형성하였다(도 1(1)). 상기 코팅물을 이산화탄소 가스 레이저로 40mJ/펄스의 출력으로 2펄스(발) 조사시켜 직경이 각각 100㎛인 관통공을 형성하고, 유사한 공정을 28mJ/펄스에서 2펄스 수행한 다음, 실시예 1에 상응하는 절차를 수행하여, 미세 관통공 직경이 각각 100㎛인 다층 인쇄된 배선반을 제조하였다(도 1 및 2(2),(3),(4) 및 (5)). 하기표 1은 그 평가 결과를 도시한 것이다.
비교예 1
실시예 1에서와 동일한 양면 구리-크래드 라미네이트와 실시예 2에서와 동일한 다층 기판이 사용되었고, 어떠한 표면 처리없이 혹은 표면상에 보조 시이트를 사용하지 않고 이산화탄소 가스 레이저로 미세-관통공을 유사하게 제조하려는 시도를 거쳤다. 어떠한 관통공도 생성되지 않았다.
비교예 2
실시예 2(도 3(1))에 있어서, 전면에서 하부에 위치된 구리 호일까지 도달되는 63,000관통공을 드릴 직경이 100㎛인 기계적 드릴로 유사하게 제조하였다. 모든 관통공의 단면은 총 관통공의 13%가 도 3(2)에 도시된 바와 같이 제조되는 것으로 관찰되었다. 나머지 관통공은 내부층으로서 구리 호일을 통하여 침투되어 수지층에 도달하였다. SUEP 처리를 수행하지 않고 데스미어(desmear) 처리를 한 번 수행한 다음, 인쇄된 배선반을 유사하게 제조하였다. 하기표 1은 그 평가 결과를 도시하였다.
비교예 3
실시예 2에서 사용된 것과 동일한 양면 구리-크래드 라미네이트(도 1(1))가 제공되었으며, 그 표면을 에칭하고, 이산화탄소 가스 레이저로 18mJ/펄스의 출력으로 3발 조사하여 400㎛ 간격에서 직경이 각각 100㎛인 63,000 관통공을 유사하게 제조하였다. SUEP 처리없이 공지된 데스미어 처리를 2회 수행하고, 유사하게 도금을 수행하여, 15㎛ 두께 구리 도금을 형성하고, 회로를 각 표면상에 형성하고, 결과 라미네이트를 유사하게 가공하여 인쇄된 배선반을 제조하였다. 하기표 1은 그평가 결과를 도시한 것이다.
비교예 4
실시예 2에서와 동일한 양면 구리-크래드 라미네이트에 있어서, 이산화탄소 가스 레이저로 40mJ/펄스의 출력에서 4펄스 조사함으로써 미세-관통공이 유사하게 제조되었다. 각 미세-관통공은 내부층으로서 구리 호일을 뚫고 침투하여 수지층에 도달하였다(도 4 및 5). 상기 라미네이트는 SUEP 처리를 수행하여 인쇄된 배선반을 제조하였다. 하기표 1은 그 평가 결과를 도시한 것이다.
실시예 비교예
1 2 2 3 4
미세 관통공 저부의 형태 거의 평탄 거의 평탄 내부층으로서 구리 박막을 뚫고 침투한 정공 평활 내부층으로서 구리 박막을 뚫고 침투한 정공
데스미어 처리 필요 없음 없음 있음 있음 있음
패턴 파단 및 단락 회로 0/200 0/200 54/100 55/200 0/200
유리전이온도(℃) 235 160 160 160 160
미세-광통공 열사이클 시험(%)100사이클300사이클500사이클 2.02.52.4 2.42.72.7 --- 3.08.723.7 2.95.511.3
미세-관통공 제조 시간(분) 10 12 630 - -
<측정 방법>
1) 미세-관통공 저부의 형태
저부의 단면을 육안으로 관찰하였다.
2) 미세-관통공 제조 시간
이산화탄소 가스 레이저 혹은 기계적 드릴로 63,000 미세-홀/기판을 제조하는데 필요한 시간 주기.
3) 패턴 파단 및 단락 회로
실시예 및 비교예에 있어서, 라인/공간이 50㎛/50㎛인 200 패턴을 확대경을 통하여 육안 관찰하고, 패턴 파단 및 단락 회로를 갖는 패턴을 계수하였다. 분자는 패턴 파단과 단락 회로를 갖는 패턴 수를 나타낸 것이다.
4) 유리전이온도
DMA법으로 측정함
5) 미세-관통공의 열 사이클 시험
기판의 900 미세-관통공을 다음과 같이 전기적으로 접속시켰다. 인접한 2개의 미세-관통공을 영역을 통하여 접속시켜, 접속된 인접한 2개의 미세-관통공의 450조합을 제조하였다. 그리고 예를 들면, 하나의 조합중 하나의 미세-관통공을 미세-관통공 저부내 구리 호일을 통하여 하나의 인접한 조합중 하나의 미세-관통공과 접속시켰으며, "하나의 조합"중 다른 미세-관통공은 미세-관통공 저부내 구리 호일을 통하여 다른 인접한 조합중 다른 미세-관통공에 접속시켰으며, 이와 같은 방식으로 900 미세-관통공을 미세-관통공 저부내 영역 혹은 구리 호일을 통하여 접속시켰다. 그런 다음 상기 기판을 260℃에서 30초간 땜납(solder)내에 침지시켰으며, 꺼내어 5분간 실온에서 방치하였다. 상기 30초간의 침지와 5분간의 방치를 1사이클로 설정하였으며, 상기 처리는 전체 200사이클을 반복하였다. 이후에 상기 기판을 저항값에 대하여 평가하여 최대 저항 변화값을 측정하였다.
실시예 3
실시예 1에서 사용된 50㎛ 두께 폴리에틸렌 테레프탈레이트 필름을 25㎛ 두께 폴리에틸렌 테레프탈레이트 필름으로 대체한 것을 제외하고는 실시예 1에서와 동일한 방식으로 구리 산화물 분말 함량이 20체적%이고 융점이 83℃인 필름을 갖는 시이트를 제조하였다.
상기 시이트를 90℃에서 실시예 1에서 얻어진 것과 동일한 양면 구리-크래드 라미네이트 B상에 적층시키고, 상기 시이트를 이산화탄소 가스 레이저로 40mJ/펄스의 출력에서 2발 조사하여 간격 400㎛에서 각각의 직경이 100㎛인 900 관통공을 제조하였다. 그런 다음 내부층으로서 구리 호일을 이산화탄소 가스 레이저로 감소된 출력 7mJ/펄스에서 1발을 조사하여 미세-관통공 저부를 형성하는 부분내에서 구리 호일의 표면 부분을 제거하였다. 이와 같은 방식으로, 미세-관통공을 70 블록(총 63,000 미세-관통공)으로 제조하였다. 그런 다음 기판의 전면과 뒷면을 SUEP 방법으로 완전히 처리하여 미세-관통공 부분내 버어를 제거하고 동시에 그 두께가 7㎛가 될 때까지 표면 구리 호일을 용해시켰다. 상기 기판을 플라즈마 처리기에 재치하고 산소를 흘리면서 10분간 처리하여 표면 구리 호일의 두께를 5㎛까지 감소시키고 각 미세-관통공의 저부내 구리 호일 표면에 접착한 수지층을 제거하였다. 그런 다음 데스미어 처리를 1회 수행한 다음, 기판을 구리로 도금시켜 15㎛ 두께 구리 도금을 형성하였다. 직경이 250㎛인 영역이 각각의 미세-관통공 부분내에 형성되었으며, 각 미세-관통공의 저부내 구리 호일은 볼 패드로서 사용되었다. 총 900 미세-관통공을 열 사이클 시험을 수행하도록 5)"미세-관통공의 열 사이클 시험"에 기재된 바대로 접속시켰다. 나아가 회로(라인/공간은 50/50㎛, 200패턴)를 형성하였으며, 땜납 볼을 위한 영역을 그위에 형성하였다. 최소한의 반도체 칩 부분, 결합 패드와 땜납 볼 패드를 제외한 부분을 도금 레지스트로 피복하고, 니켈 및 금으로의 도금을 수행하여 인쇄된 배선반을 제조하였다. 하기 표 2는 인쇄된 배선반의 평가 결과를 도시한 것이다.
실시예 4
100㎛ 두께 유리 부직포를 실시예 2에서 제조된 바니쉬 D에 함침시키고, 함침된 유리 부직포를 건조시켜 겔화 시간이 150초이고 유리 직물 함량이 55중량%인 프리프렉(프리프렉 H) 및 겔화 시간이 180초이고 유리 직물 함량이 44중량%인 프리프렉(프리프렉 I)를 제조하였다. 프리프렉 H의 일 시이트가 사용되었으며, 18㎛ 두께 전해질 구리 호일을 프리프렉 H 시이트의 각 표면상에 재치하고, 결과 셋트를 30mmHg이하의 진공에서 2시간동안 20kgf/cm2에서 190℃에서 라미네이트-성형하여 양면 구리-크래드 라미네이트 J를 제조하였다. 상기 절연층은 두께가 100㎛이었다. 회로는 표면 양쪽에 형성되었으며, 12㎛ 전해질 구리 호일이 각 표면상에 재치되었으며, 결과 셋트를 유사하게 라미네이트-성형시켜 양면 구리-크래드 4층 라미네이트를 얻었다.
별도로, 평균 입경이 0.7㎛인 구리 분말을 폴리비닐 알코올 용액에 용해시켜 구리 분말 함량이 70체적%인 바니쉬를 제조하였다. 상기 바니쉬는 상기 양면 구리-크래드 4층 라미네이트에 적용되었으며, 110℃에서 30분간 건조시켜 40㎛ 두께 코팅을 형성하였다. 상기 코팅물을 이산화탄소 가스 레이저로 40mJ/펄스의 출력으로 2발 조사한 다음, 유사하게 1발을 13mJ/펄스의 출력에서 적용하여 구리 호일내 직경이 100㎛인 미세-관통공을 제조하였다. 이후에 상기 기판을 실시예 3에서의 플라즈마 처리대신에 저압 자외선 처리에 의해 처리하고, 실시예 3에서와 동일한 방식으로 가공하여 미세-관통공을 갖는 다층 인쇄된 배선반을 제조하였다. 하기표 2는 그 평가 결과를 도시한 것이다.
비교예 5 및 6
실시예 3에서와 동일한 양면 구리-크래드 라미네이트와 실시예 4에서와 동일한 양면 구리-크래드 4층 라미네이트가 제공되었고, 표면 SUEP 처리 및 미세-관통공 저부의 플라즈마 혹은 저압 자외선 처리를 수행하지 않고 실시예 3 내지 4에서와 동일한 방식으로 처리하여 인쇄된 배선반을 제조하였다. 하기표 2는 그 평가 결과를 도시한 것이다.
실시예 비교예
3 4 5 6
미세 관통공 저부의 형태 거의 평탄 거의 평탄 거의 평탄 거의 평탄
패턴 파단 및 단락 회로(피스) 0/200 0/200 57/200 57/200
유리전이온도(℃) 235 160 235 160
미세-관통공 열사이클 시험(%)100사이클300사이클500사이클1,000사이클 2.02.52.42.6 2.42.72.72.9 >50--- >50---
미세-관통공 제조 시간(분) 10 10 10 10
실시예 5
100㎛두께 유리 부직포를 실시예 1에서 얻어진 것과 동일한 바니쉬 A에 함침시키고, 함침된 직물을 150℃에서 건조시켜 겔화 시간이 170℃에서 120초이고 유리 직물 함량이 53중량%인 프리프렉(프리프렉 K)를 제조하였다.
7㎛두께 전해질 구리 호일(도 6, b)을 상기 프리프렉 K의 일 시이트의 각 표면에 재치시키고, 결과 셋트를 30mmHg이하의 진공하에서 2시간동안 200℃에서 20kgf/cm2으로 라미네이트-성형시켜 절연층 두께가 100㎛인 양면 구리-크래드 라미네이트 L을 얻었다.
별개로 금속 분말로서 구리 산화물 분말(평균 입경:0.86㎛) 800부를 물에 폴리비닐 알코올 분말을 용해시켜 제조된 바니쉬에 첨가하고, 그 혼합물을 균질하게 교반하여 혼합하였다. 상기 혼합물을 25㎛두께 폴리에틸렌 테레프탈레이트 필름의 일 표면에 적용하여 60㎛두께 코팅을 형성하고, 상기 코팅물을 110℃에서 30분간 건조시켜 구리 분말 함량이 65체적%인 보조 시이트 M을 제조하였다. 상기 보조 시이트 M(도 6, a)를 상기 수지 표면이 구리 호일 측면에 향하도록(도 6(1)) 상기 양면 구리-크래드 라미네이트 L상에 재치하고, 보조 시이트 M을 셀로판 테이프로 고정시켰다. 그런 다음 상기 보조 시이트를 이산화탄소 가스 레이저로 40mJ/펄스의 출력으로 1발을 조사하여 구리 호일내 900 관통공을 제조한 다음, 30mJ/펄스의 감소된 출력으로 1발을 적용하고, 나아가 폐쇄 미세-관통공의 저부, 즉 저부에 위치된 구리 호일에 7mJ/펄스의 출력으로 1발을 조사하여 70블록 각각의 50mm×50mm 정사각형 부위(도 6, 1)내에 직경이 각각 100㎛인 폐쇄 미세-관통공 900(도 6(2))을 제조하였다. 어떠한 SUEP 처리도 수행하지 않고, 상기 기판을 플라즈마 처리 유니트에 재치하고, 10분간 산소 분위기에서 처리하고, 5분간 아르곤 분위기에서 처리하여 각 폐쇄 미세-관통공 내부의 잔부 수지층을 제거하고, 전면 및 뒷면 구리 호일의 표면층을 제거하였다. 그 결과, 각 구리 호일은 두께가 5㎛이었다. 결과 기판을 과망간산칼륨 수용액에 재치하고, 초음파로 습윤 처리하고(도 6(3)), 구리로 무전해 도금하였다. 나아가 상기 기판을 펄스 전기 도금법(Nippon Rylonal Co.,Ltd.)에 의해 구리로 도금하여 각 폐쇄 미세-관통공의 최소 90체적%를 구리 도금액으로 충진시켰다(도 6(4)). 상기 표면을 연성 에칭시키고, 회로(200피스, 라인/공간=100/100㎛), 땜납볼을 위한 영역등을 공지 방법에 의해 각 표면상에 형성하였다. 반도체 칩 부분, 결합 패드 부분 및 상기 땜납 볼 패드 부분을 제외한 부분을 도금 레지스트로 피복하고, 니켈과 금으로 피복하여 인쇄된 배선반을 얻었다. 하기표 3은 상기 인쇄된 배선반의 평가 결과를 나타낸 것이다.
실시예 6
금속 화합물 분말(SiO2:57중량%, MgO:43중량%, 평균 입경:0.4㎛)를 물에 융점이 58℃인 수용성 폴리에스테르 수용액을 용해시켜 제조된 수지 용액에 첨가하고, 이들 물질을 균질하게 교반하여 혼합하였다. 그런 다음 상기 혼합물을 50㎛ 두께 폴리에틸렌 테레프탈레이트 필름에 적용하여 15㎛ 두께 코팅을 형성하고, 상기 코팅물을 110℃에서 25분간 건조시켜, 금속 화합물 함량이 90체적%인 성막된 보조 물질 N을 제조하였다.
별개로 에폭시 수지(상표명:Epikote 5045) 700부, 에폭시 수지(상표명:ESCN220F) 300부, 디시안디아미드 35부 및 2-에틸-4-메틸이미다졸 1부를 메틸 에틸 케톤과 디메틸포름아미드의 혼합 용매에서 용해시켰다. 나아가 소성된 활석(상표명:Baked talc) 800부와 흑색 안료 8부를 첨가하고, 상기 혼합물을 강압적으로 교반시켜 균질한 분산물을 형성하고, 그 결과 바니쉬를 얻었다. 100㎛ 두께 유리 부직포를 상기 바니쉬에 함침시키고 함침된 유리 부직포를 건조시켜 겔화시간이 150초이고 유리 직물 함량이 55중량%인 프리프렉(프리프릭 O)를 얻었다. 나아가 유리 함량이 34중량%인 프리프렉 P가 또한 제조되었다.
프리프렉 O의 일 시이트가 사용되었고, 18㎛ 두께 전해질 구리 호일을 각 표면상에 재치하고, 결과 셋트를 190℃에서 20kgf/cm2에서 30mmHg이하 진공하에서 2시간동안 라미네이트-성형시켜 양면 구리-크래드 라미네이트 Q를 제조하였다. 절연층은 두께가 100℃였다.
회로는 각 표면상에 형성된 다음 구리의 산화를 수행하였으며, 프리프렉 Q의 시이트를 각 표면에 재치하고, 12㎛ 두께 전해질 구리 호일을 각 표면상에 재치하고, 결과 셋트를 유사하게 라미네이트-성형시켜 다층 기판을 얻었다.
상기 보조 물질 E(도 7,a)를 그 수지 조성물 표면이 다층 기판을 향하도록 다층 기판상에 재치하고, 상기 보조 물질 E를 100℃에서 1.5kgf의 선형 압력하에서 롤로 적층시켜 탁월한 접착 특성을 갖는 코팅을 형성하였다.
상기 코팅물을 이산화탄소 가스 레이저로 35mJ/펄스의 출력으로 1펄스 조사하고, 20mJ/펄스의 출력으로 1펄스 조사한 다음, 5mJ/펄스의 출력으로 1펄스 조사하여 직경이 각각 100㎛인 폐쇄 미세-관통공을 제조하였다(도 7(a) 및 7(2)).
표면상에 보조 시이트를 벗겨내고, 그 표면을 구리 호일의 두께가 5㎛가 될 때까지 SUEP방법으로 처리하였다(도 8(3)). 그런 다음 상기 기판을 플라즈마 처리 유니트에 재치하고, 10분간 산소 가스 흐름하에 처리하고 5분간 아르곤 가스 흐름하에 처리하고, 과망간산 칼륨 수용액으로 초음파로 습윤 처리하였다. 그런 다음 펄스 구리 도금을 유사하게 수행하여, 각 폐쇄 미세-관통공의 최소 95체적%에 구리도금액이 충진되도록 하고(도 8(5)), 인쇄된 배선반을 유사하게 제조하였다. 하기표 3은 그 평가 결과를 도시한 것이다.
비교예 7
Epikoke 5045 단독 1,000부를 에폭시 수지로서 사용한 것을 제외하고는 다층 기판을 실시예 6에서와 동일한 방법으로 제조하였다. 이산화탄소가스 레이저로 45mJ/펄스의 출력으로 1발을 조사하고 유사하게 이산화탄소 가스 레이저로 3발 조사함으로써 폐쇄 미세-관통공을 제조하려는 시도가 수행되었다. 이 경우에, 관통공은 내부층으로서 구리 호일을 뚫고 침투하였다(도 9(2)). SUEP 처리없이 데스미어 처리를 2회 처리하고(도 9(3)), 구리 도금을 통상의 방법에 의해 수행하여(도 9(4)), 인쇄된 배선반을 제조하였다.
비교예 8
실시예 6에서와 동일한 다층 기판에 드릴 직경이 150㎛인 기계적 드릴로 회전수 100,000rpm에서 공급 속도 1m/분으로 300㎛간격으로 폐쇄 미세 관통공을 제조하려는 시도가 수행되었다. 모든 미세-관통공의 단면이 육안 관찰되었으며, 미세-관통공중 13%가 도 10(2)에 도시된 대로 제조되는 것을 발견하였다. 잔부 미세-관통공은 내부층으로서 구리 호일을 뚫고 침투되어 수지층에 도달하였다. SUEP 처리를 수행하지 않고 데스미어 처리를 1회 수행하였으며, 구리 도금액은 통상의 방법에 의하여 수행되어 인쇄된 배선반을 제조하였다. 하기표 3은 그 평가 결과를 도시한 것이다.
실시예 비교예
5 6 7 8
패턴 파단 및 단락 회로(피스) 0/200 0/200 14/200 15/200
유리전이온도(℃) 235 160 139 160
미세-관통공 열사이클 시험(%)100사이클300사이클500사이클 1.21.31.4 1.41.51.6 3.57.315.7 6.07.39.9
미세-관통공 제조 시간(분) 10 10 - 630
상기한 바에 따르면, 회로 쇼트나 패턴 파괴같은 결함이 일어나지 않아 그 통전성에 매우 신뢰성이 있으며, 별도의 결함 제거 처리를 필요로 하지 않는 인쇄 배선판 제조 공정이 제공될 수 있다.

Claims (20)

  1. 최외층으로서의 제1구리호일을 그 제1구리 호일아래에 위치한 구리호일로 전기적으로 접속시키는 미세관통공(micro-via hole)을 갖고,
    상기 미세관통공은 도금 또는 전기전도성 코팅조성물로서 최외층을 미세관통공의 저면에 있는 구리호일로 전기 접속시키며,
    상기 미세관통공은 이산화탄소 가스레이져로서 미세관통공의 저면부위에 있는 구리호일 부분을 제거하여 형성시 미세관통공의 저면에 있는 구리호일을 관통하지 않는 것을 특징으로 하는, 인쇄배선판
  2. 1항에 있어서, 상기 배선판은 최소 2개의 구리호일층을 가짐을 특징으로 하는 인쇄배선판.
  3. 1항에 있어서, 최외층으로서의 제1구리호일, 미세관통공의 저면에 있는 구리호일 및 미세관통공의 벽면상에 노출된 구리호일은 상기 미세관통공을 통해 전기적으로 연결됨을 특징으로 하는 인쇄배선판.
  4. 인쇄배선판의 최외층으로서의 제1구리호일을 미세관통공의 저면에 있는 구리호일에 전기적으로 연결하는 미세관통공을 이산화탄소 가스레이져를 사용하여 형성하는 방법에 있어서,
    상기 이 방법은, 융점이 최소 900℃이고 결합에너지가 최소 300kJ/mol인 금속화합물 파우더, 탄소 파우더 혹은 금속파우더로 부터 선택된 최소 한가지를 3-97 체적% 함유한 유기물질로된 피막이나 시이트를, 최소 2개의 구리층을 갖는 구리-크래드 라미네이트로된 최외층으로서의 구리호일에 제공하는 단계,
    상기 피막 또는 시이트를 출력 20-60mJ/펄스로 이산화탄소 가스레이져로 조사하여 최외층으로서 최소 구리호일의 미세관통공 형성부를 제거하는 단계,
    그후 나머지층의 미세관통공 형성부위를 이산화탄소 가스레이져로서 출력 5--35mJ/펄스로 조사하여 미세관통공의 저면에 있는 구리호일을 관통하지 않는 미세관통공을 형성하는 단계; 및
    최외층으로서의 구리호일과 미세관통공의 저면에 있는 구리호일을 금속도금이나 전기전도성 피막조성물로서 전기적으로 연결시키는 단계;
    를 포함하는 미세관통공 형성방법.
  5. 4항에 있어서, 상기 구리-크래드 라미네이트의 제 1구리호일층은 산화되고, 상기 유기물질로된 피막 또는 시이트는 필요에 따라 그 산화된 제1구리호일면 상에 놓여지고, 상기 관통공은 이산화탄소 가스레이져로서 제조됨을 특징으로 하는 방법.
  6. 4항에 있어서, 최외층으로서의 구리호일의 미세관통공 형성부위를 이산화탄소 가스레이져로서 제거한 다음, 제 1구리호일 하부에 위치한 구리호일을 20-35mJ/펄스로서 이산화탄소 가스레이져를 이용하여 그 두께방향으로 일부 제거함을 특징으로 하는 방법.
  7. 4항에 있어서, 최외층으로서의 제 1구리호일, 미세관통공의 저면에 있는 구리호일 및 미세관통공의 벽면에 노출된 구리호일은 그 미세관통공을 통해 전기적으로 연결됨을 특징으로 하는 방법.
  8. 4항에 있어서, 최외층으로서의 제 1구리호일은 제1구리호일의 두께방향으로 제 1구리호일을 부분적으로 제거하고 동시에 구리호일 깎은자리(burr)를 제거하기 위해 표면-에칭됨을 특징으로 하는 방법.
  9. 8항에 있어서, 상기 최외층으로서의 제1구리호일은 두께 3-7㎛될때까지 에칭됨을 특징으로 하는 방법.
  10. 4항에 있어서, 상기 구리-크래드 라미네이트는 양면 구리-크래드 라미네이트 혹은 다층 라미네이트임을 특징으로 하는 방법.
  11. 10항에 있어서, 상기 양면 구리-크래드 라미네이트는 무기 또는 유기직물이나 부직포를 열가소성수지 조성물을 적셔 형성된 기질, 염료나 안료, 및 무기절연 충진재를 포함함을 특징으로 하는 방법.
  12. 11항에 있어서, 상기 열경화성 수지 조성물은 에폭시수지, 다기능성 시아네이트 에스테르 수지, 다기능성 말레이미드-시아네이트 에스테르수지, 다기능성 말레이미드 수지, 및 불포화기함유 폴리페닐렌에테르 수지로 구성되는 그룹으로 부터 선택된 최소 한가지 수지를 함유함을 특징으로 하는 방법.
  13. 4항에 있어서, 상기 미세관통공의 저면에 있는 구리호일표면 부위가 제거된 다음 남아있는 수지층을 제거하기 위하여 그 미세관통공 내부가 가스상처리된 후 습윤처리됨을 특징으로 하는 방법.
  14. 13항에 있어서, 상기 남아있는 수지는 가스상에서 처리되고 습윤처리됨으로써 제거됨을 특징으로 하는 방법.
  15. 13항에 있어서, 최외층으로서의 상기 제 1구리호일은 가스상내에서 처리되기 전에 에칭됨을 특징으로 하는 방법.
  16. 13항에 있어서, 상기 가스상에서의 처리는 플라즈마 처리 혹은 저압 자외선광 처리임을 특징으로 하는 방법.
  17. 4항에 있어서, 상기 제1구리호일과 미세관통공 저면의 구리호일층은 그 미세관통공의 최소 80체적%를 구리도금으로 충진시킴에 의해 전기적으로 연결됨을 특징으로 하는 방법.
  18. 4항에 있어서, 상기 유기물질로된 피막 또는 시이트는 금속 화합물 파우더, 탄소파우더 혹은 금속파우더와 수용성 수지의 혼합물을 함유한 코팅조성물로 이루어진 피막, 또는 그 코팅조성물을 열가소성 필름 표면에 적용하여 형성되고 전체두께가 30-200㎛인 시이트, 임을 특징으로 하는 방법.
  19. 18항에 있어서, 상기 유기물질로된 시이트는 열 및 압력하에 최외층으로서의 제 1구리호일상에 라미네이트됨을 특징으로 하는 방법.
  20. 18항에 있어서, 상기 유기물질로된 시이트는 상기 제1구리호일에 라미네이트 되기전에 3㎛이하 깊이로 습윤됨을 특징으로 하는 방법.
KR1019990020202A 1998-06-02 1999-06-02 관통공을 갖는 인쇄배선판 및 관통공 형성방법 KR100630481B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP16927098A JP4078715B2 (ja) 1998-06-02 1998-06-02 信頼性に優れたビア孔の形成方法
JP98-169269 1998-06-02
JP10169269A JPH11346059A (ja) 1998-06-02 1998-06-02 信頼性に優れたビア孔の形成されたプリント配線板
JP98-169270 1998-06-02
JP22769498A JP4103188B2 (ja) 1998-07-28 1998-07-28 信頼性に優れたビア孔の形成方法
JP98-227694 1998-07-28
JP37534398A JP4075178B2 (ja) 1998-12-14 1998-12-14 信頼性に優れたブラインドビア孔を有するプリント配線板用銅張板の製造方法
JP98-375343 1998-12-14

Publications (2)

Publication Number Publication Date
KR20000005834A true KR20000005834A (ko) 2000-01-25
KR100630481B1 KR100630481B1 (ko) 2006-10-02

Family

ID=27474253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990020202A KR100630481B1 (ko) 1998-06-02 1999-06-02 관통공을 갖는 인쇄배선판 및 관통공 형성방법

Country Status (5)

Country Link
US (1) US6280641B1 (ko)
EP (1) EP0964610B1 (ko)
KR (1) KR100630481B1 (ko)
DE (1) DE69934050T2 (ko)
TW (1) TW424244B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366284B1 (ko) * 2000-05-24 2002-12-31 대주정밀화학 주식회사 인쇄회로기판의 관통구멍 충진용 은동 페이스트 조성물
KR100572880B1 (ko) * 2000-07-14 2006-04-24 엘지전자 주식회사 플라즈마를 이용한 기판의 홀가공방법
KR100852368B1 (ko) * 2000-09-29 2008-08-14 제온 코포레이션 경화성 조성물 및 이를 이용한 회로기판의 제조방법
KR101637826B1 (ko) * 2015-04-09 2016-07-07 현대자동차주식회사 와이퍼장치용 와이퍼모터 제어 장치

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022337A (ja) * 1998-06-30 2000-01-21 Matsushita Electric Works Ltd 多層配線板及びその製造方法
US6708404B1 (en) * 1999-06-17 2004-03-23 Mitsubishi Gas Chemical Company, Inc. Method of producing high-density copper clad multi-layered printed wiring board having highly reliable through hole
US6736988B1 (en) * 1999-11-04 2004-05-18 Mitsubishi Gas Chemical Company, Inc. Copper-clad board suitable for making hole with carbon dioxide laser, method of making hole in said copper-clad board and printed wiring board comprising said copper-clad board
JP3986743B2 (ja) 2000-10-03 2007-10-03 株式会社日立製作所 配線基板とその製造方法及びそれに用いる無電解銅めっき液
JP2002232135A (ja) * 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板
US6869515B2 (en) 2001-03-30 2005-03-22 Uri Cohen Enhanced electrochemical deposition (ECD) filling of high aspect ratio openings
US7334326B1 (en) 2001-06-19 2008-02-26 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded passive components
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
EP1289354B1 (de) * 2001-09-01 2005-11-30 TRUMPF LASERTECHNIK GmbH Verfahren zum Herstellen von Löchern in einer Mehrlagenleiterplatte
US20030178388A1 (en) * 2002-03-22 2003-09-25 Phillips Kenneth L. Inverted micro-vias
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US20080043447A1 (en) * 2002-05-01 2008-02-21 Amkor Technology, Inc. Semiconductor package having laser-embedded terminals
US7670962B2 (en) 2002-05-01 2010-03-02 Amkor Technology, Inc. Substrate having stiffener fabrication method
US7399661B2 (en) * 2002-05-01 2008-07-15 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded back-side access conductors and vias
US6930257B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laminated laser-embedded circuit layers
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7028400B1 (en) * 2002-05-01 2006-04-18 Amkor Technology, Inc. Integrated circuit substrate having laser-exposed terminals
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US7288950B2 (en) * 2002-08-07 2007-10-30 Hoya Corporation Contacting component, method of producing the same, and test tool having the contacting component
US20040084318A1 (en) * 2002-11-05 2004-05-06 Uri Cohen Methods and apparatus for activating openings and for jets plating
TW200518869A (en) * 2003-10-06 2005-06-16 Shinko Electric Ind Co Method for forming via-hole in resin layer
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US7145238B1 (en) 2004-05-05 2006-12-05 Amkor Technology, Inc. Semiconductor package and substrate having multi-level vias
US8826531B1 (en) 2005-04-05 2014-09-09 Amkor Technology, Inc. Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
US20060248708A1 (en) * 2005-05-06 2006-11-09 Yung-Yu Kuo Method of forming an antenna on a circuit board
US7589398B1 (en) 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US7750250B1 (en) 2006-12-22 2010-07-06 Amkor Technology, Inc. Blind via capture pad structure
US7752752B1 (en) 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
US8323771B1 (en) 2007-08-15 2012-12-04 Amkor Technology, Inc. Straight conductor blind via capture pad structure and fabrication method
CN101453837B (zh) * 2007-11-28 2011-03-30 比亚迪股份有限公司 一种印刷电路板的孔导电化方法
US8872329B1 (en) 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
US8623753B1 (en) 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
CN102036509B (zh) * 2009-09-25 2013-03-27 北大方正集团有限公司 一种电路板通孔盲孔电镀方法
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
JP5751257B2 (ja) * 2010-12-27 2015-07-22 日本ゼオン株式会社 硬化性樹脂組成物、硬化物、表面処理硬化物、及び積層体
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US8724832B2 (en) 2011-08-30 2014-05-13 Qualcomm Mems Technologies, Inc. Piezoelectric microphone fabricated on glass
US8824706B2 (en) 2011-08-30 2014-09-02 Qualcomm Mems Technologies, Inc. Piezoelectric microphone fabricated on glass
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
US8811636B2 (en) 2011-11-29 2014-08-19 Qualcomm Mems Technologies, Inc. Microspeaker with piezoelectric, metal and dielectric membrane
CN102858081B (zh) * 2012-06-29 2015-07-01 广州杰赛科技股份有限公司 防止金属化盲槽底部镀层和基材分离pcb板及制作方法
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP2014127623A (ja) 2012-12-27 2014-07-07 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
CN104684263B (zh) * 2013-11-29 2017-12-29 深南电路有限公司 一种阴阳厚铜电路板的加工方法
CN103731992B (zh) * 2013-12-27 2017-07-04 广州兴森快捷电路科技有限公司 减少电路板镀金区域产生凹坑的方法
CN106163120A (zh) * 2016-07-26 2016-11-23 深南电路股份有限公司 控深台阶孔的加工方法和电路板
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
KR102335444B1 (ko) 2017-03-30 2021-12-03 후루카와 덴키 고교 가부시키가이샤 표면 처리 동박, 그리고 이를 이용한 동 클래드 적층판 및 프린트 배선판
KR102403998B1 (ko) * 2017-03-31 2022-05-31 미쓰이금속광업주식회사 구리 입자 및 그 제조 방법
US10381322B1 (en) 2018-04-23 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device containing self-aligned interlocking bonded structure and method of making the same
CN108882564B (zh) * 2018-08-03 2019-12-06 江苏普诺威电子股份有限公司 嵌入式芯片的6层麦克风埋容线路板制作工艺
US10716209B2 (en) * 2018-10-29 2020-07-14 Intel Corporation Fiber weave-sandwiched differential pair routing technique
CN109413894B (zh) * 2018-10-30 2022-02-08 生益电子股份有限公司 一种阶梯槽槽底图形的制作方法
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
US11600519B2 (en) * 2019-09-16 2023-03-07 International Business Machines Corporation Skip-via proximity interconnect
US11956898B2 (en) 2020-09-23 2024-04-09 Apple Inc. Three-dimensional (3D) copper in printed circuit boards
CN112616260B (zh) * 2020-11-30 2022-02-15 湖北中培电子科技有限公司 一种促使金属蚀刻且分离无效粒子的蚀刻夹持装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1450874A (fr) * 1964-10-06 1966-06-24 Lucas Industries Ltd Procédé de fabrication de circuits imprimés
US4258468A (en) 1978-12-14 1981-03-31 Western Electric Company, Inc. Forming vias through multilayer circuit boards
DE3103986A1 (de) 1981-02-05 1982-09-09 Reiner Dipl.-Phys. 8011 Vaterstetten Szepan Verfahren zur herstellung von bohrloechern zur durchkontaktierung in elektronischen leiterplatten
US4717639A (en) * 1985-12-06 1988-01-05 E. I. Du Pont De Nemours And Company Process for preparation of a stencil or resist image
US5121298A (en) * 1988-08-16 1992-06-09 Delco Electronics Corporation Controlled adhesion conductor
US5073687A (en) * 1989-06-22 1991-12-17 Canon Kabushiki Kaisha Method and apparatus for working print board by laser
US5063280A (en) 1989-07-24 1991-11-05 Canon Kabushiki Kaisha Method and apparatus for forming holes into printed circuit board
JP3136682B2 (ja) * 1991-09-09 2001-02-19 松下電器産業株式会社 多層配線基板の製造方法
CA2137861A1 (en) 1994-02-21 1995-08-22 Walter Schmidt Process for the production of structures
GB2307108A (en) 1995-11-02 1997-05-14 Marconi Gec Ltd Formation of conductive vias in printed circuit boards
US5648125A (en) * 1995-11-16 1997-07-15 Cane; Frank N. Electroless plating process for the manufacture of printed circuit boards
JP2778569B2 (ja) * 1996-01-22 1998-07-23 日立エーアイシー株式会社 多層印刷配線板およびその製造方法
JPH104272A (ja) * 1996-06-14 1998-01-06 Hitachi Aic Inc 多層プリント配線板の製造方法
JPH106298A (ja) * 1996-06-18 1998-01-13 Dai Ichi Kogyo Seiyaku Co Ltd 積層基板の孔あけ加工法およびそれに用いるシート
JPH1022644A (ja) * 1996-06-28 1998-01-23 Cmk Corp ビアホール用の孔の穿孔方法
WO1998020533A2 (en) 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. Method for using photoabsorptive coatings to enhance both blind and through micro-via entrance quality
JP3506002B2 (ja) * 1997-07-28 2004-03-15 松下電工株式会社 プリント配線板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366284B1 (ko) * 2000-05-24 2002-12-31 대주정밀화학 주식회사 인쇄회로기판의 관통구멍 충진용 은동 페이스트 조성물
KR100572880B1 (ko) * 2000-07-14 2006-04-24 엘지전자 주식회사 플라즈마를 이용한 기판의 홀가공방법
KR100852368B1 (ko) * 2000-09-29 2008-08-14 제온 코포레이션 경화성 조성물 및 이를 이용한 회로기판의 제조방법
KR101637826B1 (ko) * 2015-04-09 2016-07-07 현대자동차주식회사 와이퍼장치용 와이퍼모터 제어 장치
US9623841B2 (en) 2015-04-09 2017-04-18 Hyundai Motor Company Apparatus for controlling wiper motor for wiper system

Also Published As

Publication number Publication date
DE69934050D1 (de) 2007-01-04
US6280641B1 (en) 2001-08-28
DE69934050T2 (de) 2007-06-28
KR100630481B1 (ko) 2006-10-02
EP0964610B1 (en) 2006-11-22
TW424244B (en) 2001-03-01
EP0964610A3 (en) 2001-03-21
EP0964610A2 (en) 1999-12-15

Similar Documents

Publication Publication Date Title
KR100630481B1 (ko) 관통공을 갖는 인쇄배선판 및 관통공 형성방법
KR100630487B1 (ko) 레이저에 의한 관통홀 제조방법, 홀 제조에 적합한구리적층판 및 홀 제조를 위한 보조재
KR100630482B1 (ko) 반도체 플라스틱 패키지용 인쇄배선판
US6708404B1 (en) Method of producing high-density copper clad multi-layered printed wiring board having highly reliable through hole
JP4103188B2 (ja) 信頼性に優れたビア孔の形成方法
JP4078715B2 (ja) 信頼性に優れたビア孔の形成方法
JP4075178B2 (ja) 信頼性に優れたブラインドビア孔を有するプリント配線板用銅張板の製造方法
JPH11346059A (ja) 信頼性に優れたビア孔の形成されたプリント配線板
JP4078713B2 (ja) レーザーによる貫通孔あけ用バックアップシート
JP4727013B2 (ja) 炭酸ガスレーザー加工によるスルーホールを有する多層プリント配線板の製造方法
JP4854834B2 (ja) 炭酸ガスレーザーによる銅張板への孔形成方法
JP2001007535A (ja) 信頼性に優れたスルーホールを有する多層プリント配線板の製造方法
JPH11330310A (ja) レーザー孔あけ用銅張積層板
JP2001111233A (ja) フリップチップ搭載用高密度多層プリント配線板
JP2001156460A (ja) ビルドアップ多層プリント配線板
JP2001111235A (ja) フリップチップ搭載用高密度多層プリント配線板の製造方法
JP2003290958A (ja) レーザーによる多層両面銅張板ヘの貫通孔形成方法。
JP2003209365A (ja) レーザーによる多層両面銅張板ヘの貫通孔の形成方法。
JP2001007478A (ja) 信頼性に優れたスルーホールを有する高密度多層プリント配線板
JPH11347767A (ja) レーザーによる銅張板の貫通孔あけ方法
JP2001111228A (ja) フリップチップ搭載用高密度多層プリント配線板
JPH11330667A (ja) 炭酸ガスレーザー孔あけ用補助材料
JPH11266067A (ja) スルーホール用貫通孔の形成方法
JP2000228582A (ja) 信頼性に優れたスルーホールを有するプリント配線板の製造方法
JPH11342492A (ja) 炭酸ガスレーザー孔あけ用補助シート

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 13

EXPY Expiration of term