KR19990063412A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR19990063412A
KR19990063412A KR1019980058152A KR19980058152A KR19990063412A KR 19990063412 A KR19990063412 A KR 19990063412A KR 1019980058152 A KR1019980058152 A KR 1019980058152A KR 19980058152 A KR19980058152 A KR 19980058152A KR 19990063412 A KR19990063412 A KR 19990063412A
Authority
KR
South Korea
Prior art keywords
electrode
liquid crystal
pixel electrodes
shield
adjacent pixel
Prior art date
Application number
KR1019980058152A
Other languages
English (en)
Other versions
KR100320777B1 (ko
Inventor
야스유키 하나자와
고헤이 나가야마
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR19990063412A publication Critical patent/KR19990063412A/ko
Application granted granted Critical
Publication of KR100320777B1 publication Critical patent/KR100320777B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Abstract

본 발명의 액정표시장치는, 복수의 화소전극의 매트릭스 어레이, 이들 화소전극의 행을 따라 형성되는 복수의 주사선, 이들 화소전극의 열을 따라 형성되는 복수의 신호선 및, 각각 대응 주사선을 매개로 선택된 때에 대응 신호선을 매개로 공급되는 구동전압을 대응 화소전극에 인가하는 스위칭소자로서, 이들 주사선 및 신호선의 교차위치 근방에 형성되는 복수의 박막트랜지스터를 포함하는 어레이기판과; 복수의 화소전극에 대향하는 대향전극을 포함하는 대향기판 및; 이들 어레이기판 및 대향기판 사이에 보지(保持)되는 액정층을 구비한다. 어레이기판은 각각 2개의 인접 주사선 사이에 배치되는 2개의 인접 화소전극과, 이들 화소전극 사이에 배치되는 1개의 신호선에 용량결합하여 소정 전위로 설정되는 복수의 실드전극을 포함하고, 각 실드전극은 이들 인접 화소전극의 한쪽 및 다른 쪽에 교대로 겹치도록 이 신호선을 따라 형성된다.

Description

액정표시장치
본 발명은 복수의 화소전극이 배선에 의해 구획(區劃)되는 액정표시장치에 관한 것이다.
근래에는, 다수의 표시화소가 고밀도로 배열된 대화면을 갖고 고해상도로 고품질의 화상을 표시할 수 있는 액정표시장치를 실용화하기 위해 왕성한 기술개발이 이루어지고 있다. 특히 액티브 매트릭스(active matrix)형의 액정표시장치는 투과표시형의 대화면에 인접 화소간의 크로스토크를 저감하면서 높은 콘트라스트의 화상을 표시할 수 있다고 하는 이유에서 주목되고, 다른 방식의 액정표시장치에 비해 현저한 기술의 진보가 보인다.
액티브 매트릭스형 액정표시장치는, 일반적으로 복수의 화소전극의 매트릭스 어레이(matrix array), 이들 화소전극의 행을 따라 형성되는 복수의 주사선, 이들 화소전극의 열을 따라 형성되는 복수의 신호선 및, 각각 대응 주사선을 매개로 선택된 때에 대응 신호선을 매개로 공급되는 구동전압을 대응 화소전극에 인가하는 스위칭소자로서, 이들 주사선 및 신호선의 교차위치 근방에 형성되는 복수의 박막트랜지스터(TFT)를 포함하는 어레이기판을 구비한다. 각 화소전극은 대응 박막트랜지스터와 더불어 주사선 및 신호선으로 구획된 영역에 배치된다.
그런데, 이 액정표시장치의 화상품질은 신호선과 화소전극과의 사이의 결합용량에 의해 생기는 기생용량의 영향을 받기 쉽다. 이 영향은, 예컨대 화소전극 및 신호선에 용량결합하여 소정 전위로 설정된 보조용량선 또는 실드전극(shield electrode)을 이용함으로써 억제가능하다.
그러나, 보조용량선 및 실드전극의 이용은 다음과 같은 문제를 초래한다. 즉, 보조용량선은 상술한 기생용량의 영향을 확실히 억제할 수 있는 용량치를 얻기 위해 크게 형성되지 않으면 안되기 때문에, 이것이 화소의 개구율을 저하시키는 원인으로 된다. 또, 각 화소전극은 2개의 신호선에 의해 구획되기 때문에, 2개의 실드전극이 신호선의 용량부하를 현저히 증대시키지 않는 최소한의 면적으로 이들 신호선에 겹치도록 하여 대칭적으로 배치된다. 이 구성에서는, 각 신호선의 양측에 위치하는 2개의 실드전극을 도 2에 나타낸 바와 같이 최소배선갭(Dmin)과 거의 동등한 거리만큼 서로 떨어뜨리지 않으면 안되기 때문에, 이것이 화소의 개구율을 저하시키는 원인으로 된다.
본 발명의 목적은, 화소의 개구율의 저하 및 신호선의 용량부하의 증대를 필요로 하지 않고 표시화상의 품질을 향상시킬 수 있는 액정표시장치를 제공함에 있다.
도 1은 종래의 액티브 매트릭스형 액정표시장치에 짜 넣어지는 어레이기판의 화소배선구조를 나타낸 부분적 평면도이고,
도 2는 도 1에 나타낸 Ⅱ-Ⅱ선에 따라 전개된 어레이기판의 단면도,
도 3은 본 발명의 일실시예에 따른 액티브 매트릭스형 액정표시장치에 짜 넣어지는 어레이기판의 화소배선구조를 나타낸 부분적 평면도,
도 4는 도 3에 나타낸 Ⅳ-Ⅳ선에 따른 어레이기판의 단면도,
도 5는 도 3에 나타낸 Ⅴ-Ⅴ선에 따라 전개된 액정표시장치의 단면도,
도 6은 도 3에 나타낸 화소배선구조의 제1변형예를 나타낸 평면도,
도 7은 도 3에 나타낸 화소배선구조의 제2변형예를 나타낸 평면도,
도 8은 도 3에 나타낸 화소배선구조의 제3변형예를 나타낸 평면도,
도 9는 도 3에 나타낸 화소배선구조의 제4변형예를 나타낸 평면도,
도 10은 본 발명의 다른 실시예에 따른 액티브 매트릭스형 액정표시장치에 짜 넣어지는 어레이기판의 화소배선구조를 나타낸 부분적 평면도,
도 11은 도 10에 나타낸 ⅩⅠ-ⅩⅠ선에 따른 어레이기판의 단면도,
도 12는 도 10에 나타낸 ⅩⅡ-ⅩⅡ선에 따라 전개된 어레이기판의 단면도,
도 13은 도 10에 나타낸 화소배선구조의 제1변형예를 나타낸 평면도,
도 14는 도 10에 나타낸 화소배선구조의 제2변형예를 나타낸 평면도,
도 15는 도 10에 나타낸 화소배선구조의 제3변형예를 나타낸 평면도,
도 16은 도 10에 나타낸 화소배선구조의 제4변형예를 나타낸 평면도,
도 17은 도 10에 나타낸 ⅩⅦ-ⅩⅦ선에 따라 전개된 어레이기판의 단면도이다.
〈도면의 주요부분에 대한 부호의 설명〉
32 --- 편광판(어레이기판), 33 --- 편광판(대향기판),
50a, 50b --- 신호선(X), 51 --- 화소전극(PE),
52 --- 보조용량선, 53a, 53b --- 실드전극,
54 --- 화소전극(PE), 60 --- 절연판(어레이기판),
61 --- 게이트절연막, 62 --- 주사선(Y),
63 --- 게이트전극(TR), 64 --- 게이트전극(71),
65 --- 게이트전극(68), 66 --- 드레인영역(TR),
67 --- 소스영역(TR), 68 --- 드라이버용 박막트랜지스터,
69 --- 소스영역(68), 70 --- 드레인영역(68),
71 --- 드라이버용 박막트랜지스터,
72 --- 소스영역(71), 73 --- 드레인영역(71),
74a, 74b, 74c, 74d --- N채널형 LDD,
75 --- 층간절연막, 76 --- 접속홀(TR),
77 --- 접속홀(68,71), 78 --- 보조용량소자의 상부전극,
79 --- 보호절연막, 80 --- 접속홀(78),
81 --- 절연막, 82 --- 접속홀(78),
83 --- 어레이기판, 84 --- 절연판(대향기판),
85 --- 착색층, 86 --- 대향전극,
87 --- 대향기판, 88 --- 배향막(어레이기판),
89 --- 배향막(대향기판), 90 --- 액정층,
X --- 신호선, Y --- 주사선,
PE --- 화소전극, TR --- 박막트랜지스터(TFT),
SH --- 실드전극, DR --- 구동회로.
상기한 목적을 달성하기 위해 본 발명은, 복수의 화소전극의 매트릭스 어레이, 이들 화소전극의 행을 따라 형성되는 복수의 주사선, 이들 화소전극의 열을 따라 형성되는 복수의 신호선 및, 각각 대응 주사선을 매개로 선택된 때에 대응 신호선을 매개로 공급되는 구동전압을 대응 화소전극에 인가하는 스위칭소자로서, 이들 주사선 및 신호선의 교차위치 근방에 형성되는 복수의 박막트랜지스터를 포함하는 제1기판과; 복수의 화소전극에 대향하는 대향전극을 포함하는 제2기판 및; 이들 제1기판 및 제2기판 사이에 보지되는 액정층을 구비하고, 제1기판은 각각 2개의 인접 주사선 사이에 배치되는 2개의 인접 화소전극과 이들 화소전극 사이에 배치되는 1개의 신호선에 용량결합한 상태에서 소정 전위로 설정되는 복수의 실드전극을 포함하고, 각 실드전극은 이들 인접 화소전극의 한쪽 및 다른 쪽에 교대로 겹치도록 이 신호선을 따라 형성되는 액정표시장치에 의해 달성된다.
이 액정표시장치에서는, 단일의 실드전극이 정전차폐성을 얻기 위해 신호선과 이 신호선에 인접하는 2개의 화소전극에 겹쳐지기 때문에, 신호선의 선폭이 실드전극 간격과 같은 종래의 제약요인을 고려하지 않고 결정할 수 있다. 더욱이, 실드전극은 이 신호선을 따라 이들 2개의 화소전극의 한쪽 및 다른 쪽에 교대로 겹쳐지기 때문에, 최소배선폭으로 형성하는 것이 가능하게 된다. 따라서, 정전차폐성을 훼손하는 일없이 신호선의 용량부하의 증가를 작게 억제하고, 신호선 및 실드전극에 의해 차광되는 면적을 작게 하여 높은 개구율을 실현할 수 있다. 이 때문에, 크로스토크나 휘도얼룩이 저감된 양호한 품질의 화상을 표시할 수 있다.
(발명의 실시형태)
이하, 본 발명의 일실시예에 따른 액티브 매트릭스형 액정표시장치에 대해 도면을 참조하여 설명한다.
도 3은 액티브 매트릭스형 액정표시장치에 짜 넣어지는 어레이기판의 화소배선의 부분적 평면구조를 나타내고, 도 4는 도 3에 나타낸 Ⅳ-Ⅳ선에 따라 어레이기판의 단면구조를 나타내며, 도 5는 도 3에 나타낸 Ⅴ-Ⅴ선에 따라 전개된 액티브 매트릭스형 액정표시장치의 단면구조를 나타낸다.
도 5에 나타낸 바와 같이, 액정표시장치는 어레이기판(83)과, 이 어레이기판(83)에 대향되는 대향기판(87) 및, 이들 어레이기판(83) 및 대향기판(87) 사이에 보지(保持)되는 액정층(90)을 구비한다. 이 어레이기판(83)은 광투과성의 절연판(60)과, 이 절연판(60)상에 매트릭스모양으로 배치되는 복수의 화소전극(PE), 이들 화소전극(PE)의 행을 따라 형성되는 복수의 주사선(Y), 이들 화소전극(PE)의 열을 따라 형성되는 복수의 신호선(X), 이들 주사선(Y) 및 신호선(X)을 구동하는 구동회로(DR), 각각 대응 주사선(Y)을 매개로 선택된 때에 대응 신호선(X)을 매개로 공급되는 구동전압을 대응 화소전극(PE)에 인가하는 스위칭소자로서, 이들 주사선(Y) 및 신호선(X)의 교차위치 근방에 형성되는 복수의 박막트랜지스터(TR) 및, 복수의 화소전극(PE)을 전체적으로 피복하는 배향막(88)을 포함한다. 대향기판(87)은 광투과성의 절연판(84)과, 복수의 화소전극(PE)에 대향하도록 절연판(84)상에 배치되는 대향전극(86) 및, 대향전극(86)을 피복하는 배향막(89)을 포함한다. 액정층(90)은 이들 어레이기판(83)의 배향막(88) 및 대향기판(87)의 배향막(89)에 접촉하여 형성된다.
어레이기판(83)은 더욱이 각각 대응 행의 화소전극(PE)을 가로질러 주사선(Y)과 평행하게 연장되어 대향전극(86)의 전위와 같게 설정되는 복수의 보조용량선(52)과, 각각 이들 보조용량선(52)으로부터 뻗어 나와 대응 신호선(X) 및 이 대응 신호선(X)에 인접하는 2개의 화소전극(PE)에 용량결합되는 복수의 실드전극(SH)을 포함한다. 각 실드전극(SH)은 이들 2개의 인접 화소전극(PE)의 한쪽 및 다른 쪽에 교대로 겹치도록 이 대응 신호선에 따라 형성된다.
도 3에 있어서, 참조부호 53a, 53b는 복수의 실드전극(SH) 중의 인접하는 2개를 나타내고, 참조부호 51, 54는 복수의 화소전극(PE) 중의 인접하는 2개를 나타내며, 참조부호 50a, 50b는 복수의 신호선(X) 중의 인접하는 2개를 나타낸다. 예컨대, 실드전극(53a)은 화소전극(51)을 신호선(50a)으로부터 정전차폐하기 위해 신호선(50a)과 화소전극(51)의 주연부(周緣部)에 겹치는 제1부분과, 화소전극(54)을 신호선(50a)으로부터 정전차폐하기 위해 화소전극(54)의 주연부에 겹치는 제2부분을 포함한다. 더욱이 제1부분의 길이(L1)와 제2부분의 길이(L2)는 서로 같게 설정된다. 이에 따라, 화소전극(51) 및 신호선(50a)간의 용량결합과 화소전극(54) 및 신호선(50a)간의 용량결합을 균등하게 저감하여 이들 용량결합에 대응하는 기생용량의 영향을 최소한으로 억제할 수 있다.
도 1에 나타낸 바와 같은 종래의 구조에서는, 각 신호선에 인접하는 2개의 실드전극의 간격을 최소배선갭(Dmin)과 거의 동등한 거리만큼 떨어뜨리지 않으면 안된다. 더욱이, 신호선은 2개의 실드전극에 확실히 겹쳐져 광누설을 방지하도록 제조공정에서 생기는 위치어긋남을 고려하여 넓은 폭으로 하지 않으면 안된다. 따라서, 이것이 화소의 개구율을 저하시켜 버린다.
그에 반해 본 실시예의 액정표시장치에서는, 단일의 실드전극(SH)이 신호선(X)에 인접하는 2개의 화소전극(PE)에 겹쳐지기 때문에, 신호선(X)의 선폭이 실드전극 간격과 같은 종래의 제약요인을 고려하지 않고 결정할 수 있다. 더욱이, 실드전극(SH)은 이 신호선(X)에 따라 이들 2개의 화소전극(PE)의 한쪽 및 다른 쪽에 교대로 겹쳐지기 때문에, 최소배선폭(Wmin)으로 형성하는 것이 가능하게 된다. 따라서, 정전차폐성을 훼손하는 일없이 높은 개구율을 실현할 수 있다.
여기서, 상술한 액정표시장치의 제조방법에 대해 도 5를 참조하여 설명한다. 도 5는 도 3에 나타낸 Ⅴ-Ⅴ선에 따라 전개된 액정표시장치의 단면구조를 나타낸다.
어레이기판(83)의 제조공정에서는, 비정질 실리콘(a-Si)막이 고왜점(高歪点) 유리판이나 석영판 등의 광투과성 절연판(60)상에 CVD법 등에 의해 약 50㎚정도의 두께로 피착되고, 450℃에서 1시간 로(爐)어닐을 행한 후에 행해지는 XeCl 엑시머 레이저의 조사에 의해 다결정화된다. 이에 따라 얻어지는 다결정실리콘막은 절연판(60)의 표시영역내에 배치되는 화소용 박막트랜지스터(TR)의 반도체층 및 표시영역의 외측에 배치되는 드라이버용 박막트랜지스터(68 및 71)의 반도체층을 구성하도록 포토에칭법에 의해 패터닝된다. 이어서, 100㎚∼150㎚정도의 두께의 실리콘산화막(SiOx)이 반도체층 및 절연판(60)을 피복하는 게이트절연막(61)을 형성하기 위해 CVD법에 의해 퇴적된다.
다음에, 주사선(62; Y), 보조용량선(52), 화소용 박막트랜지스터(TR)의 게이트전극(63), 드라이버용 박막트랜지스터(68,71)의 게이트전극(64,65) 및 드라이버용 박막트랜지스터(68,71)의 배선층이 형성된다. 이들은 Ta, Cr, Al, Mo, W, Cu 등의 단체(單體) 또는 이들을 적층 혹은 합금화한 200㎚∼400㎚정도의 두께의 막으로 게이트절연막(61)을 전체적으로 피복하고, 더욱이 포토에칭법에 의해 소정의 형상으로 패터닝함으로써 얻어진다. 이 패터닝에 의해, 실드전극(53a,53b)에 대해서도 보조용량선(52)과 동시에 소정의 형상으로 형성된다.
다음에, 불순물이 게이트전극(63,64,65)을 마스크로 한 이온주입처리 혹은 이온도핑처리로 도프된다. 여기서는, 인이 PH3/H2분위기중에 있어서 예컨대 가속전압 80keV로 가속되어 5×1015atom/㎠이라고 하는 고농도의 도즈량으로 주입된다. 이에 따라, 화소용 박막트랜지스터(TR)의 드레인영역(66) 및 소스영역(67)과 N채널형의 드라이버용 박막트랜지스터(68)의 소스영역(69) 및 드레인영역(70)이 형성된다.
다음에, 화소용 박막트랜지스터(TR) 및 N채널형의 드라이버용 박막트랜지스터(68)는 불순물의 주입을 저지하기 위해 레지스트로 피복된다. 이후, 불순물이 P채널형의 드라이버용 박막트랜지스터(71)의 게이트전극(64)을 마스크로 하여 도프된다. 여기서는, 보론이 B2H6/H2분위기중에 있어서 가속전압 80keV로 가속되어 5×1015atom/㎠이라고 하는 고농도의 도즈량으로 주입된다. 이에 따라, P채널형의 드라이버용 박막트랜지스터(71)의 소스영역(72)과 드레인영역(73)이 형성된다. 이후, 더욱이 N채널형 LDD(Lightly Doped Drain; 74a,74b,74c,74d)를 형성하기 위해 불순물이 주입되어 기판어닐링에 의해 활성화된다.
더욱이, 예컨대 PECVD(Plasma Enhanced Chemical Vapor Deposition)법을 이용하여 절연판의 전면에 SiO2의 층간절연막(75)을 500㎚∼700㎚정도의 두께로 피착한다. 이어서, 화소용 박막트랜지스터(TR)의 드레인영역(66) 및 소스영역(67)을 노출시키는 접속홀(contact hole; 76)과, 드라이버용 박막트랜지스터(68,71)의 소스영역(69,72) 및 드레인영역(70,73)을 노출시키는 접속홀(77)을 형성하기 위해 포토에칭처리가 행해진다.
다음에, 신호선(50a,50b), 화소용 박막트랜지스터(TR)의 드레인영역(66) 및 신호선(50a) 사이에 접속되는 드레인전극과, 소스영역(67)에 접속되어 보조용량소자의 상부전극(78)을 구성하는 소스전극 및, 드라이버용 박막트랜지스터(71,68)의 배선층이 형성된다. 이들은 Ta, Cr, Al, Mo, W, Cu 등의 단체 또는 이들을 적층 혹은 합금화한 500㎚∼700㎚정도의 두께의 막으로 층간절연막(75)을 전체적으로 피복하고, 더욱이 포토에칭법에 의해 소정의 형상으로 패터닝함으로써 얻어진다. 이후, SiOx의 투명보호절연막(79)이 PECVD법에 의해 절연판의 전면을 피복하여 형성되고, 접속홀(80)이 포토에칭법에 의해 보조용량소자의 상부전극(78)을 노출하도록 형성된다.
다음에, 유기절연막(81)이 2㎛∼4㎛의 두께로 보호절연막(79)에 전체적으로 도포되고, 접속홀(82)이 보조용량소자의 상부전극(78)을 노출하도록 형성된다.
최후로, 스퍼터법에 의해 100㎚정도의 두께만큼 ITO와 같은 투명한 도전재료를 퇴적하고 이것을 포토에칭법에 의해 소정의 형상으로 패터닝함으로써, 화소전극(51; PE)이 보조용량소자의 상부전극(78)에 접속하여 형성된다. 어레이기판(83)은 상술한 처리를 거쳐 완성된다.
대향기판(87)의 제조공정에서는, 예컨대 안료 등을 분산시킨 착색층(85)이 예컨대 유리판과 같은 광투과성 절연판(84)상에 형성되고, 더욱이 대향전극(86)이 예컨대 ITO와 같은 투명한 도전재료를 스퍼터법으로 이 착색층(85)상에 퇴적함으로써 형성된다. 대향기판(87)은 상술한 처리를 거쳐 완성된다.
이어서, 배향막(88,89)이 어레이기판(83)의 화소전극(51) 및 대향기판(87)의 대향전극(86)을 각각 전체적으로 피복하여 저온경화형의 폴리이미드를 인쇄로 도포하고, 이들을 마주 보게 했을 때 이들의 배향축이 서로 90도의 각도를 이루도록 러빙(rubbing)처리함으로써 형성된다. 이들 기판(83,87)은 서로 이들 배향막(88,89)을 내측으로 하여 마주 보게 되고, 배향막(88,89)의 외주가 이들의 간극에 셀을 구성하도록 서로 접합되며, 더욱이 네마틱액정(90)이 이 셀에 주입된다. 이 셀의 밀봉후, 편광판(32,33)이 각각 배향막(88,89)과는 반대측으로 되는 기판(83,87)의 표면에 첩부(貼付)된다. 이에 따라, 액정표시장치가 완성된다.
이렇게 하여 얻어진 액정표시장치에서는, 단일의 실드전극(SH)이 정전차폐성을 갖도록 신호선(X)과 이 신호선(X)에 인접하는 2개의 화소전극(PE)에 겹쳐지기 때문에, 신호선(X)의 선폭을 실드전극간격과 같은 제약요인을 고려하지 않고 결정할 수 있다. 더욱이, 실드전극(SH)은 이 신호선(X)에 따라 이들 2개의 화소전극(PE)의 한쪽 및 다른 쪽에 교대로 겹쳐지기 때문에, 최소배선폭(Wmin)으로 형성하는 것이 가능하게 된다. 따라서, 정전차폐성을 훼손하는 일없이 신호선(X)의 용량부하의 증가를 작게 억제하고, 신호선(X) 및 실드전극(SH)에 의해 차광되는 면적을 작게 하여 높은 개구율을 실현할 수 있다. 이 때문에, 크로스토크나 휘도얼룩이 저감된 양호한 품질로 화상을 표시할 수 있다.
도 6은 실드전극(SH) 대신에 신호선(X)을 크랭크(crank)모양으로 형성한 변형예를 나타낸다. 이러한 구성에서도 상술한 실시예와 마찬가지의 효과가 얻어진다.
도 7은 실드전극(SH) 및 신호선(X)의 양쪽을 크랭크모양으로 형성한 변형예를 나타낸다. 이러한 구성으로 함으로써, 더 높은 개구율을 얻을 수 있다. 또, 도 8에 나타낸 바와 같이, 실드전극(SH)을 신호선(X)에 따라 보조용량선(52)의 양측으로 뻗어 나오게 해도 마찬가지의 효과가 얻어진다.
도 7은 도 3에 나타낸 실드전극(SH)을 전단의 주사선(Y; 62´)으로부터 뻗어 나오게 하여 형성한 변형예를 나타낸다. 이 주사선(Y; 62´)은 화소전극(PE; 51, 54)을 구동하는 주사선(Y; 62)에 인접하여 화소전극(PE; 51,54)의 구동시에 보조용량선으로서 대향전극(86)의 전위로 설정된다. 이러한 구성에서는, 보조용량선(52)이 불필요하게 되어 더 높은 개구율을 얻을 수 있다.
이하, 본 발명의 다른 실시예에 따른 액티브 매트릭스형 액정표시장치에 대해 도면을 참조하여 설명한다.
도 10은 이 액티브 매트릭스형 액정표시장치에 있어서 짜 넣어지는 어레이기판의 화소배선의 부분적 평면구조를 나타내고, 도 11은 도 10에 나타낸 ⅩⅠ-ⅩⅠ선에 따라 어레이기판의 단면구조를 나타내며, 도 12는 도 10에 나타낸 ⅩⅡ-ⅩⅡ선에 따라 액티브 매트릭스형 액정표시장치의 단면구조를 나타낸다. 이 액정표시장치는 다음에 설명하는 것을 제외하고 제1실시예와 마찬가지로 구성된다. 이 때문에, 마찬가지 부분을 동일 참조부호로 나타내고, 그 설명을 생략 혹은 간략화한다.
이 액정표시장치는, 제1실시예와 마찬가지로, 어레이기판(83), 대향기판(87) 및 액정층(90)을 구비한다. 어레이기판(83)은 절연판(60), 복수의 화소전극(PE), 복수의 주사선(Y), 복수의 신호선(X), 구동회로(DR), 복수의 박막트랜지스터(TR) 및 배향막(88)을 포함한다. 대향기판(87)은 절연판(84), 대향전극(86) 및 배향막(89)을 포함한다. 액정층(90)은 배향막(88) 및 배향막(89)에 접촉하여 형성된다.
어레이기판(83)은 더욱이 각각 대응 행의 화소전극(PE)을 가로질러 주사선(Y)과 평행하게 연장되어 고정되는 복수의 보조용량선(52) 및 각각 이들 보조용량선(52)으로부터 뻗어 나와 대응 신호선(X)과 이 대응 신호선(X)에 인접하는 2개의 화소전극(PE)에 용량결합되는 복수의 실드전극(SH)을 포함한다. 각 실드전극(SH)은 이들 2개의 인접 화소전극(PE)의 한쪽 및 다른 쪽에 교대로 겹치도록 이 대응 신호선에 따라 형성된다.
도 10에 있어서, 참조부호 53a, 53b는 복수의 실드전극(SH) 중의 인접하는 2개를 나타내고, 참조부호 51, 54는 복수의 화소전극(PE) 중의 인접하는 2개를 나타내며, 참조부호 50a, 50b는 복수의 신호선(X) 중의 인접하는 2개를 나타낸다. 예컨대, 실드전극(53a)은 화소전극(51)을 신호선(50a)으로부터 정전차폐하기 위해 화소전극(51)의 주연부(周緣部)에 겹치는 제1부분과, 화소전극(54)을 신호선(50a)으로부터 정전차폐하기 위해 화소전극(54)의 주연부에 겹치는 제2부분을 포함한다. 또, 제2부분은 더욱이 도 10에 화살표로 나타낸 배향막(88)의 배향방향에 대응하여 발생하는 액정의 회위(回位: disclination)영역을 피복하는 차광체로서도 사용된다. 제1부분의 길이(L1) 및 폭(b)과 제2부분의 길이(L2) 및 폭(a)은, 화소전극(51) 및 신호선(50a)간의 용량결합과 화소전극(54) 및 신호선(50a)간의 용량결합을 균등하게 저감하여 이들 용량결합에 대응하는 기생용량의 영향을 최소한으로 억제함과 더불어 액정의 회위영역을 투과하는 광을 확실히 차단하도록 조정된다.
상술한 어레이기판(83)에서는, 실드전극(SH)의 폭이 액정의 회위영역에 대응하여 부분적으로 넓게 설정되기 때문에, 액정의 회위영역을 투과하는 광을 확실히 차단하면서 화소전극(51) 및 신호선(50a)간의 기생용량, 화소전극(54) 및 신호선(50a)간의 기생용량, 및 신호선(50a)의 용량부하의 증대를 최소한으로 억제할 수 있다. 또, 신호선(50b)과 화소전극(51)간의 기생용량, 신호선(50b)과 화소전극(54)간의 기생용량이 거의 같아지기 때문에, 크로스토크나 휘도얼룩이 저감된 양호한 품질의 화상을 표시할 수 있다.
도 13은 실드전극(SH) 대신에 신호선(X)을 크랭크모양으로 형성한 변형예를 나타낸다. 이러한 구성에서도 상술한 실시예와 마찬가지의 효과가 얻어진다.
도 14는 도 3에 나타낸 실드전극(SH)을 전단의 주사선(Y; 62´)으로부터 뻗어 나오게 하여 형성한 변형예를 나타낸다. 이 주사선(Y; 62´)은 화소전극(51, 54)을 구동하는 주사선(Y; 62)에 인접하여 화소전극(PE; 51,54)의 구동시에 보조용량선으로서 대향전극(86)의 전위로 설정된다. 이러한 구성에서는, 보조용량선(52)이 불필요하게 되어 더 높은 개구율을 얻을 수 있다.
도 15는 실드전극(SH)을 신호선(X)의 일변 측에 있어서만 액정의 회위영역을 피복하도록 보조용량선(52)으로부터 뻗어 나오게 한 변형예를 나타낸다. 실드전극(SH)의 길이(L1)는 화소전극(PE; 51)에 인접하는 2개의 신호선(X; 50a,50b)의 영향이 같아지도록 조정된다. 이에 따라, 도 10에 나타낸 실시예와 마찬가지의 효과를 얻을 수 있다.
도 16은 제1 및 제2실드전극(SH; 53a,53a´)을 신호선(X)의 양변 측에 있어서 보조용량선(52)으로부터 뻗어 나오게 한 변형예를 나타낸다. 제1실드전극(SH; 53a)의 길이(L1)는 제2실드전극(SH; 53a´)의 길이(L2)와 다르다. 더욱이 도 17에 나타낸 바와 같이, 제1실드전극(SH; 53a)은 화소전극(PE; 51)에 겹치는 폭(a´)의 부분을 갖고, 제2실드전극(SH; 53a´)은 화소전극(PE; 54)에 겹치는 폭(a´)과 다른 폭(b´)의 부분을 갖는다. 이러한 구성에서도, 도 10에 나타낸 실시예와 마찬가지의 효과를 얻을 수 있다.
한편, 각 실시예의 액티브 매트릭스형 액정표시장치에서는, 박막트랜지스터가 폴리실리콘의 반도체층을 이용하여 구성된다. 본 발명은 박막트랜지스터가 예컨대 비정질 실리콘 등의 반도체층을 이용하여 구성되는 액티브 매트릭스형 액정표시장치에도 적용할 수 있고, 상술한 실시예와 마찬가지의 효과를 얻을 수 있다.
이상 설명한 바와 같이 본 발명의 액정표시장치에 의하면, 단일의 실드전극이 정전차폐성을 얻기 위해 신호선과 이 신호선에 인접하는 2개의 화소전극에 겹쳐지기 때문에, 신호선의 선폭이 실드전극 간격과 같은 종래의 제약요인을 고려하지 않고 결정할 수 있다. 더욱이, 실드전극은 이 신호선을 따라 이들 2개의 화소전극의 한쪽 및 다른 쪽에 교대로 겹쳐지기 때문에, 최소배선폭으로 형성하는 것이 가능하게 된다. 따라서, 정전차폐성을 훼손하는 일없이 신호선의 용량부하의 증가를 작게 억제하고, 신호선 및 실드전극에 의해 차광되는 면적을 작게 하여 높은 개구율을 실현할 수 있다. 이 때문에, 크로스토크나 휘도얼룩이 저감된 양호한 품질의 화상을 표시할 수 있다.

Claims (17)

  1. 복수의 화소전극의 매트릭스 어레이, 이들 화소전극의 행을 따라 형성되는 복수의 주사선, 이들 화소전극의 열을 따라 형성되는 복수의 신호선 및, 각각 대응 주사선을 매개로 선택된 때에 대응 신호선을 매개로 공급되는 구동전압을 대응 화소전극에 인가하는 스위칭소자로서, 이들 주사선 및 신호선의 교차위치 근방에 형성되는 복수의 박막트랜지스터를 포함하는 제1기판과,
    복수의 화소전극에 대향하는 대향전극을 포함하는 제2기판 및,
    이들 제1기판 및 제2기판 사이에 보지되는 액정층을 구비하고,
    제1기판은 각각 2개의 인접 주사선 사이에 배치되는 2개의 인접 화소전극과 이들 화소전극 사이에 배치되는 1개의 신호선에 용량결합하여 소정 전위로 설정되는 복수의 실드전극을 포함하고, 각 실드전극은 이들 인접 화소전극의 한쪽 및 다른 쪽에 교대로 겹치도록 이 신호선을 따라 형성되는 것을 특징으로 하는 액정표시장치.
  2. 제1항에 있어서, 상기 실드전극이 상기 인접 화소전극의 한쪽 측으로 어긋난 제1중첩부 및 상기 인접 화소전극의 다른 쪽 측으로 어긋난 제2중첩부를 갖는 비선형 형상인 것을 특징으로 하는 액정표시장치.
  3. 제1항에 있어서, 상기 신호선이 상기 인접 화소전극의 한쪽 측으로 어긋난 제1중첩부 및 상기 인접 화소전극의 다른 쪽 측으로 어긋난 제2중첩부를 갖는 비선형 형상인 것을 특징으로 하는 액정표시장치.
  4. 제2항에 있어서, 상기 신호선이 상기 실드전극의 제2중첩부와 조합되어 상기 인접 화소전극의 한쪽 측으로 어긋난 제1중첩부 및 상기 실드전극의 제1중첩부와 조합되어 상기 인접 화소전극의 다른 쪽 측으로 어긋난 제2중첩부를 갖는 비선형 형상인 것을 특징으로 하는 액정표시장치.
  5. 제1항에 있어서, 상기 실드전극은 상기 인접 화소전극에 대한 보조용량을 구성하기 위해 대향기판의 전위와 같게 설정되는 것을 특징으로 하는 액정표시장치.
  6. 제5항에 있어서, 상기 실드전극은 상기 인접 화소전극과 평행하게 배치되는 보조용량선으로부터 뻗어 나와 형성되는 것을 특징으로 하는 액정표시장치.
  7. 제5항에 있어서, 상기 실드전극은 상기 인접 화소전극이 상기 인접 주사선의 한쪽을 매개로 구동될 때에 보조용량선으로서 기능하도록 상기 대향기판의 전위로 설정되는 다른 쪽의 주사선으로부터 뻗어 나와 형성되는 것을 특징으로 하는 액정표시장치.
  8. 제1항에 있어서, 상기 신호선은 상기 실드전극과 더불어 차광체를 구성하고, 상기 차광체는 상기 인접 화소전극의 한쪽 측에 있어서 상기 액정층의 액정회위(回位)발생영역을 피복하여 형성되는 것을 특징으로 하는 액정표시장치.
  9. 제8항에 있어서, 상기 실드전극이 상기 인접 화소전극의 한쪽 측으로 어긋난 제1중첩부 및 상기 인접 화소전극의 다른 쪽 측으로 어긋난 제2중첩부를 갖는 비선형 형상이고, 상기 실드전극의 제1 및 제2중첩부의 길이 및 폭이 서로 다른 것을 특징으로 하는 액정표시장치.
  10. 제8항에 있어서, 상기 신호선이 상기 인접 화소전극의 한쪽 측으로 어긋난 제1중첩부 및 상기 인접 화소전극의 다른 쪽 측으로 어긋난 제2중첩부를 갖는 비선형 형상이고, 상기 신호선의 제1 및 제2중첩부의 길이 및 폭이 서로 다른 것을 특징으로 하는 액정표시장치.
  11. 제9항에 있어서, 상기 신호선이 상기 실드전극의 제2중첩부와 조합되어 상기 인접 화소전극의 한쪽 측으로 어긋난 제1중첩부 및 상기 실드전극의 제1중첩부와 조합되어 상기 인접 화소전극의 다른 쪽 측으로 어긋난 제2중첩부를 갖는 비선형 형상이고, 상기 신호선의 제1 및 제2중첩부의 길이 및 폭이 서로 다른 것을 특징으로 하는 액정표시장치.
  12. 제11항에 있어서, 상기 차광체는 상기 신호선 및 상기 실드전극의 조합에 의해 직선모양으로 되는 것을 특징으로 하는 액정표시장치.
  13. 제8항에 있어서, 상기 실드전극은 상기 인접 화소전극이 상기 인접 주사선의 한쪽을 매개로 구동될 때에 보조용량선으로서 기능하도록 상기 대향기판의 전위로 설정되는 다른 쪽의 주사선으로부터 뻗어 나와 형성되는 것을 특징으로 하는 액정표시장치.
  14. 복수의 화소전극의 매트릭스 어레이, 이들 화소전극의 행을 따라 형성되는 복수의 주사선, 이들 화소전극의 열을 따라 형성되는 복수의 신호선 및, 각각 대응 주사선을 매개로 선택된 때에 대응 신호선을 매개로 공급되는 구동전압을 대응 화소전극에 인가하는 스위칭소자로서, 이들 주사선 및 신호선의 교차위치 근방에 형성되는 복수의 박막트랜지스터를 포함하는 제1기판과,
    복수의 화소전극에 대향하는 대향전극을 포함하는 제2기판 및,
    이들 제1기판 및 제2기판 사이에 보지되는 액정층을 구비하고,
    제1기판은 각각 2개의 인접 주사선 사이 및 2개의 인접 화소전극 사이에 배치되는 1개의 신호선을 따라 형성되는 복수의 실드전극을 포함하고, 각 실드전극은 상기 인접 화소전극의 간극을 투과하는 누설광을 차단하는 차광체를 상기 신호선과 더불어 구성하며, 상기 실드전극은 이들 인접 화소전극의 한쪽 측에 있어서 상기 액정층의 액정회위발생영역을 피복하여 형성되는 것을 특징으로 하는 액정표시장치.
  15. 제14항에 있어서, 상기 실드전극은 상기 인접 주사선과 평행하게 배치되는 보조용량선으로부터 뻗어 나와 형성되는 것을 특징으로 하는 액정표시장치.
  16. 복수의 화소전극의 매트릭스 어레이, 이들 화소전극의 행을 따라 형성되는 복수의 주사선, 이들 화소전극의 열을 따라 형성되는 복수의 신호선 및, 각각 대응 주사선을 매개로 선택된 때에 대응 신호선을 매개로 공급되는 구동전압을 대응 화소전극에 인가하는 스위칭소자로서, 이들 주사선 및 신호선의 교차위치 근방에 형성되는 복수의 박막트랜지스터를 포함하는 제1기판과,
    복수의 화소전극에 대향하는 대향전극을 포함하는 제2기판 및,
    이들 제1기판 및 제2기판 사이에 보지되는 액정층을 구비하고,
    제1기판은 각각 2개의 인접 주사선 사이 및 2개의 인접 화소전극 사이에 배치되는 1개의 신호선을 따라 형성되는 복수쌍의 제1 및 제2실드전극을 포함하고, 각 쌍의 제1 및 제2실드전극은 상기 인접 화소전극의 간극을 투과하는 누설광을 차단하는 차광체를 상기 신호선과 더불어 구성하며, 상기 제1실드전극은 상기 인접 화소전극의 한쪽 측에 있어서 상기 액정층의 액정회위발생영역을 피복하여 형성되고, 상기 제2실드전극은 상기 인접 화소전극의 다른 쪽 측에 형성되며 제1실드전극과는 다른 폭 및 길이로 설정되는 것을 특징으로 하는 액정표시장치.
  17. 제16항에 있어서, 상기 제1 및 제2실드전극은 상기 인접 주사선과 평행하게 배치되는 보조용량선으로부터 뻗어 나와 형성되는 것을 특징으로 하는 액정표시장치.
KR1019980058152A 1997-12-25 1998-12-24 액정표시장치 KR100320777B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-356459 1997-12-25
JP35645997 1997-12-25

Publications (2)

Publication Number Publication Date
KR19990063412A true KR19990063412A (ko) 1999-07-26
KR100320777B1 KR100320777B1 (ko) 2002-10-25

Family

ID=18449122

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980058152A KR100320777B1 (ko) 1997-12-25 1998-12-24 액정표시장치

Country Status (3)

Country Link
US (1) US5953088A (ko)
KR (1) KR100320777B1 (ko)
TW (1) TW446832B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400627B1 (ko) * 1999-03-18 2003-10-08 산요덴키가부시키가이샤 액티브 매트릭스형 표시 장치
KR100939752B1 (ko) * 2000-02-22 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제작방법
US9704996B2 (en) 2000-04-12 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20190008975A (ko) * 2008-12-05 2019-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09146108A (ja) 1995-11-17 1997-06-06 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその駆動方法
JP3963974B2 (ja) * 1995-12-20 2007-08-22 株式会社半導体エネルギー研究所 液晶電気光学装置
US6697129B1 (en) * 1996-02-14 2004-02-24 Semiconductor Energy Laboratory Co., Ltd. Guest-host mode liquid crystal display device of lateral electric field driving type
JP3788649B2 (ja) 1996-11-22 2006-06-21 株式会社半導体エネルギー研究所 液晶表示装置
JPH10240162A (ja) 1997-02-28 1998-09-11 Sony Corp アクティブマトリクス表示装置
JP2000075280A (ja) * 1998-08-28 2000-03-14 Sony Corp 液晶表示装置
KR100288772B1 (ko) * 1998-11-12 2001-05-02 윤종용 액정 표시 장치 및 그 제조 방법
KR100474529B1 (ko) * 1998-11-27 2005-07-12 엘지.필립스 엘시디 주식회사 반사형액정표시장치및그제조방법
US7202924B1 (en) * 1999-03-17 2007-04-10 Lg.Philips Lcd Co., Ltd Liquid crystal display and a fabricating method thereof
KR100330363B1 (ko) 1999-03-18 2002-04-01 니시무로 타이죠 액티브 매트릭스형 액정표시장치
US6600467B1 (en) * 1999-04-28 2003-07-29 Homer L. Webb Flat panel display architecture
JP3716132B2 (ja) * 1999-06-23 2005-11-16 アルプス電気株式会社 液晶表示装置
US6654073B1 (en) * 1999-09-01 2003-11-25 Nec Lcd Technologies, Ltd. Liquid crystal display having storage capacitance electrodes and method of fabricating the same
US6633360B2 (en) * 2000-03-30 2003-10-14 Yoshihiro Okada Active matrix type liquid crystal display apparatus
KR100623989B1 (ko) * 2000-05-23 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 수리 방법
US6613620B2 (en) * 2000-07-31 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4966444B2 (ja) * 2000-11-10 2012-07-04 ゲットナー・ファンデーション・エルエルシー Ｔｆｔ液晶表示装置
KR100381868B1 (ko) * 2000-11-29 2003-05-01 삼성전자주식회사 액정 표시 장치 및 그에 사용하는 기판
JP2002319679A (ja) * 2001-04-20 2002-10-31 Semiconductor Energy Lab Co Ltd 半導体装置
US6771337B2 (en) * 2001-08-22 2004-08-03 Aurora Systems, Inc. Combined power routing and light shielding in an LCD array
JP2003066488A (ja) * 2001-08-30 2003-03-05 Hitachi Ltd 液晶表示装置
JP4031291B2 (ja) * 2001-11-14 2008-01-09 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
CN1650225A (zh) * 2002-04-26 2005-08-03 皇家飞利浦电子股份有限公司 有源矩阵显示装置
KR100862240B1 (ko) * 2002-07-31 2008-10-09 엘지디스플레이 주식회사 반사형 액정표시장치와 그 제조방법
JP2004077718A (ja) * 2002-08-15 2004-03-11 Hitachi Displays Ltd 液晶表示装置
KR100460979B1 (ko) * 2002-12-31 2004-12-09 엘지.필립스 엘시디 주식회사 반사형 액정표시장치용 어레이기판과 그 제조방법
KR100951351B1 (ko) * 2003-04-22 2010-04-08 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 전기 영동 표시장치
US7372528B2 (en) * 2003-06-09 2008-05-13 Samsung Electronics Co., Ltd. Array substrate, method of manufacturing the same and liquid crystal display apparatus having the same
JP3958306B2 (ja) * 2003-09-02 2007-08-15 シャープ株式会社 液晶表示装置
TWI319622B (en) * 2003-10-01 2010-01-11 Samsung Electronics Co Ltd Thin film transistor array panel and liquid crystal display including the same
CN100451784C (zh) * 2004-01-29 2009-01-14 夏普株式会社 显示装置
JP4276965B2 (ja) * 2004-02-04 2009-06-10 シャープ株式会社 表示装置
KR20060101944A (ko) * 2005-03-22 2006-09-27 삼성전자주식회사 액정 표시 장치
TWI325514B (en) * 2006-06-22 2010-06-01 Au Optronics Corp Liquid crystal display and tft substrate therefor
JP5075427B2 (ja) * 2007-02-21 2012-11-21 株式会社ジャパンディスプレイセントラル 液晶表示装置
KR100884463B1 (ko) * 2007-07-31 2009-02-20 삼성모바일디스플레이주식회사 발광 표시 장치 및 그의 제조 방법
KR101490478B1 (ko) * 2008-07-10 2015-02-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
BRPI0919943A2 (pt) * 2008-11-05 2016-02-16 Sharp Kk substrato de matriz, painel de cristal líquido, unidade de exibição de cristal líquido, dispositivo de exibição de cristal líquido e receptor de televisão
CN102209929B (zh) 2008-11-19 2014-09-17 夏普株式会社 有源矩阵基板及其制造方法、液晶显示面板及其制造方法和驱动方法、液晶显示装置
RU2478224C2 (ru) * 2008-12-10 2013-03-27 Шарп Кабушики Каиша Подложка активной матрицы, способ изготовления подложки активной матрицы, жидкокристаллическая панель, способ изготовления жидкокристаллической панели, жидкокристаллическое дисплейное устройство, жидкокристаллический дисплей и телевизионный приемник
KR20110024602A (ko) * 2009-09-02 2011-03-09 엘지디스플레이 주식회사 액정표시장치용 어레이 기판
US8890153B2 (en) 2009-12-08 2014-11-18 Sharp Kabushiki Kaisha Active matrix substrate and display device
KR101820428B1 (ko) * 2010-12-13 2018-01-22 삼성디스플레이 주식회사 액정 표시 장치
CN105161049B (zh) * 2015-06-30 2017-12-26 上海天马有机发光显示技术有限公司 一种有机发光显示面板及电子设备
CN204945587U (zh) * 2015-09-17 2016-01-06 京东方科技集团股份有限公司 显示面板和显示装置
CN106526992A (zh) * 2016-12-30 2017-03-22 深圳市华星光电技术有限公司 一种coa基板及液晶面板
CN207148492U (zh) * 2017-09-25 2018-03-27 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN109613777B (zh) * 2019-01-30 2021-06-04 惠科股份有限公司 显示面板和显示装置
CN113196486A (zh) 2019-11-29 2021-07-30 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN111580317A (zh) * 2020-05-22 2020-08-25 深圳市华星光电半导体显示技术有限公司 一种阵列基板和显示面板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05323370A (ja) * 1992-05-20 1993-12-07 Matsushita Electric Ind Co Ltd アクティブマトリックス型液晶表示素子
EP0592063A3 (en) * 1992-09-14 1994-07-13 Toshiba Kk Active matrix liquid crystal display device
US5822026A (en) * 1994-02-17 1998-10-13 Seiko Epson Corporation Active matrix substrate and color liquid crystal display
WO1997005505A1 (en) * 1995-07-31 1997-02-13 Litton Systems Canada Limited Flat panel detector for radiation imaging with reduced electronic noise
JP3556364B2 (ja) * 1995-12-27 2004-08-18 富士通ディスプレイテクノロジーズ株式会社 アクティブマトリクス型液晶表示パネル及び投射型表示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400627B1 (ko) * 1999-03-18 2003-10-08 산요덴키가부시키가이샤 액티브 매트릭스형 표시 장치
KR100939752B1 (ko) * 2000-02-22 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제작방법
US9869907B2 (en) 2000-02-22 2018-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US9704996B2 (en) 2000-04-12 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20190008975A (ko) * 2008-12-05 2019-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20200123071A (ko) * 2008-12-05 2020-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Also Published As

Publication number Publication date
TW446832B (en) 2001-07-21
KR100320777B1 (ko) 2002-10-25
US5953088A (en) 1999-09-14

Similar Documents

Publication Publication Date Title
KR100320777B1 (ko) 액정표시장치
KR100376080B1 (ko) 액정 표시 장치
JP4483235B2 (ja) トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
US5459595A (en) Active matrix liquid crystal display
JP4316381B2 (ja) 高開口率の液晶表示装置
KR100469310B1 (ko) 액정표시장치
US5185601A (en) Active matrix liquid crystal display apparatus and method of producing the same
KR100330363B1 (ko) 액티브 매트릭스형 액정표시장치
KR100604125B1 (ko) 액정 디스플레이 장치 및 그 제조 방법
KR19990007472A (ko) 컬러 표시 장치
KR20050001252A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR100534495B1 (ko) 액정표시장치
JPH11242244A (ja) 液晶表示装置
KR20060073370A (ko) 폴리 박막 트랜지스터 기판 및 그 제조 방법
US6268894B1 (en) LCD having capacitor lines with particular structures
KR100257244B1 (ko) 액정표시장치
KR20040027430A (ko) 전기 광학 장치 및 전자 기기
JP2000267130A (ja) アクティブマトリクス型液晶表示装置
JP2003029269A (ja) 液晶表示装置及び液晶表示装置の製造方法
KR100372530B1 (ko) 액티브 매트릭스 기판의 제조방법
JP4585071B2 (ja) アクティブマトリクス型液晶表示装置
JP4216615B2 (ja) 液晶表示装置
JP2000206560A (ja) アクティブマトリクス型液晶表示装置
JP3816623B2 (ja) アクティブマトリクス型液晶表示装置
KR100404329B1 (ko) 액정 표시장치의 데이터 패드부 및 그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131230

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141229

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20161223

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20171222

Year of fee payment: 17

EXPY Expiration of term