KR19980087219A - 반도체 집적 회로에 있어서의 출력 논리 설정 회로 - Google Patents

반도체 집적 회로에 있어서의 출력 논리 설정 회로 Download PDF

Info

Publication number
KR19980087219A
KR19980087219A KR1019980018142A KR19980018142A KR19980087219A KR 19980087219 A KR19980087219 A KR 19980087219A KR 1019980018142 A KR1019980018142 A KR 1019980018142A KR 19980018142 A KR19980018142 A KR 19980018142A KR 19980087219 A KR19980087219 A KR 19980087219A
Authority
KR
South Korea
Prior art keywords
circuit
output
output logic
fuse element
logic setting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019980018142A
Other languages
English (en)
Other versions
KR100306992B1 (ko
Inventor
히로시 마쯔시따
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19980087219A publication Critical patent/KR19980087219A/ko
Application granted granted Critical
Publication of KR100306992B1 publication Critical patent/KR100306992B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1731—Optimisation thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1735—Controllable logic circuits by wiring, e.g. uncommitted logic arrays

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

출력 논리 설정 회로는 외부 신호 조작에 의해 선택적으로 도통 또는 절단되는 용단 가능한 퓨즈 소자를 포함한다. 상기 출력 논리 설정 회로는 상기 퓨즈 소자가 도통 또는 절단되는 경우 설정되는 출력 논리를 출력 단자로부터 출력하도록 설계되어 있다. 상기 출력 논리 설정 회로는 상기 퓨즈 소자와 상기 출력 단자 사이에 배치되고, 소정값보다 큰 임계값을 갖는 인버터 회로를 포함한다.

Description

반도체 집적 회로에 있어서의 출력 논리 설정 회로
본 발명은 반도체 집적 회로에 관한 것으로, 특히 반도체 집적 회로 내에 배치되어 출력 논리 설정을 행하는 출력 논리 설정 회로에 관한 것이다.
이러한 종류의 출력 논리 설정 회로는 출력 논리 설정을 행하는 퓨즈를 포함한다. 예를 들면, 이러한 출력 논리 설정 회로는, 퓨즈를 외부로부터 선택적으로 용단(fusing)시킴으로써 디코더로부터의 필요한 트리밍 데이타를 얻기 위해 트리밍 데이타를 출력하는 디코더의 입력 단자에 접속된 퓨즈를 구비하는 정전류 발생 회로 내에 사용된다.
도 1은 종래의 반도체 집적 회로 내에 배치된 출력 논리 설정 회로를 도시하고 있다.
도 1에 도시한 바와 같이, 이 종래 회로는 파워 다운 리셋 회로(100)와, 이 파워 다운 리셋 회로(100)의 출력단에 접속된 한쪽 단자 및 상기 출력 단자에 접속된 다른쪽 단자를 갖는 인버터 회로(101)와, 파워 다운 리셋 회로(100)와 접지 전위 Vcc와의 사이에 접속되고 외부의 신호 조작에 의해 선택적으로 도통 또는 접속되는 용단 가능한 휴즈(8;fusible fuse)로 구성되어 있다.
파워 다운 리셋 회로(100)는, 게이트 단자가 리셋 단자(11)에 접속된 트랜지스터(1, 3)와, 게이트 단자가 접지 전위 Vcc에 접속된 풀업 트랜지스터(2)를 포함한다. 인버터 회로(101)는 게이트 단자가 파워 다운 리셋 회로(100)의 출력단에 접속된 트랜지스터(4, 5)를 포함하고 있다.
상기한 배치를 갖는 출력 논리 설정 회로에서 초기값이 변경될 때, 퓨즈 용단용 전압(fusing voltage)이 용단용 패드(12;fusing pad)와 접지 전위 Vcc 사이에 인가되어 퓨즈(8)를 절단한다. 이어서 액티브 로우 파워 다운 리셋 회로(100)가 동작한다. 이러한 동작으로, 후속하는 단(subsequent stage)의 인버터 회로(101)의 입력 전위는 게이트 레벨을 접지 전압으로 설정하는 풀업 트랜지스터(2)에 의해 변화되어, 출력 논리 설정을 수행한다.
일반적으로, 반도체 기판상에 제조되는 출력 논리 설정 회로에 있어서, 퓨즈 소자는 필드 산화막 상에 형성된 폴리실리콘층으로 이루어지며, 외부 신호 조작에 따라 퓨즈 소자를 선택적으로 도통 시키거나 또는 절단함으로써 출력 논리 설정이 행해진다.
그러나, 도 1에 도시된 출력 논리 설정 회로가 상기 목적을 위해 반도체 집적 회로상에 제조되었을 때, 회로의 제조 이후, 오랜 기간이 경과한 뒤의 특성의 변화에 기인하여 퓨즈 소자의 저항이 증가한다. 이 경우, 비록 퓨즈 소자가 절단된 상태로 설정되어 있어도 회로가 접속 상태를 유지하고 있을 수도 있다. 그 결과, 인버터 회로에의 입력 전압이 불안정하게 되어, 출력 논리값이 기대치에 대하여 반전되게 된다.
본 발명은 종래 기술에서의 상기 문제를 감안하여 이루어진 것으로, 그 목적은 시간에 따른 특성(quality)의 변화에 기인하는 출력 논리의 변화를 방지할 수 있는 반도체 집적 회로에 있어서의 출력 논리 설정 회로를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 주된 양상에 따르면, 외부의 신호 조작에 의해 선택적으로 도통 또는 절단되는 용단 가능한 퓨즈 소자를 포함하는 출력 논리 회로 설정 회로가 제공되며, 이 출력 논리 설정 회로는 상기 퓨즈 소자가 도통 또는 절단될 때 설정되는 출력 논리를 출력 단자로부터 출력하도록 구성되며, 상기 퓨즈 소자 및 상기 출력 단자 사이에 배치되고, 소정값보다 큰 임계값을 갖는 인버터 회로를 구비한다.
상기 주된 양상에 따른 상기 인버터 회로의 임계값은, 상기 퓨즈 소자가 접속된 상태에 있더라도 상기 퓨즈 소자의 저항이 1 ㏀ 이상이 되도록 설정된다.
상기한 배치를 갖는 가진 본 발명의 출력 논리 설정 회로에 따르면, 임계치가 소정값보다 큰 인버터 회로가 퓨즈 소자와 출력 단자 사이에 배치되어 있으므로, 파워 다운 리셋 회로 내의 풀업 트랜지스터의 게이트 레벨이 인버터 회로에 의해 제어된다. 따라서, 만일 퓨즈 소자가 접속 상태(connected state)에 있으면, 그 저항은 수 ㏀이 된다. 이 때문에, 출력 논리가 반전되지 않는다. 이와 같이 하여, 출력 논리 설정 회로가 안정화된다.
당업자라면 본 발명의 원리를 구체화하는 바람직한 실시예가 예시적으로 나타내어지는 다음의 상세한 설명과 첨부 도면을 참조함으로써 본 발명의 또 다른 목적, 특징 및 이점을 명백히 인식할 것이다.
도 1은 반도체 집적 회로 내에 배치된 종래의 출력 논리 설정 회로를 나타내는 회로도.
도 2는 반도체 집적 회로 내에 배치된 본 발명의 실시예에 따른 출력 논리 설정 회로를 나타내는 회로도.
도면의 주요 부분에 대한 부호의 설명
8 : 퓨즈
10 : 출력 단자
11 : 리셋 단자
12 : 용단용 패드(fusing pad)
100 : 파워 다운 리셋 회로
101 : 제2 인버터 회로
102 : 제1 인버터 회로
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 2는 반도체 집적 회로 내에 배치된 본 발명의 실시예에 따른 출력 논리 설정 회로를 나타내는 회로도이다.
도 2에 도시한 바와 같이, 본 실시예는 파워 다운 리셋 회로(100)와, 소정값보다 큰 임계치를 갖고 파워 다운 리셋 회로(100)의 출력단에 접속된 제1 인버터 회로(102)와, 파워 다운 리셋 회로(100) 및 제1 인버터 회로(102)의 출력단에 접속된 제2 인버터 회로(101)와, 파워 다운 리셋 회로(100) 및 접지 전위 Vcc 사이에 접속되고, 외부의 신호 조작에 의해 선택적으로 도통 또는 절단되는 용단 가능한 퓨즈(8)를 포함한다. 파워 다운 리셋 회로(100)는, 회로의 입력측에 배치되고 게이트 단자가 리셋 단자(11)에 접속된 트랜지스터(1, 3)와, 회로의 출력측에 배치되고 게이트 단자가 제1 인버터 회로(102)의 출력단 및 제2 인버터 회로(101)의 입력단에 접속된 풀업 트랜지스터(2)로 구성되어 있다. 제1 인버터 회로(102)는 게이트 단자가 파워 다운 리셋 회로(100)의 출력단에 접속된 트랜지스터(6, 7)로 구성되어 있다. 제2 인버터 회로(101)는 게이트 단자가 파워 다운 리셋 회로(100) 내의 트랜지스터(2)의 게이트 단자 및 제1 인버터 회로(102)의 출력단에 접속되는 트랜지스터(4, 5)로 구성되어 있다. 임계값은 퓨즈(8)의 저항이, 접속 상태에서는 수 ㏀ 또는 그 이상이 되는 정도로 제1 인버터 회로(102) 내에서 설정한다. 퓨즈(8)는 필드 산화막 상에 형성된 폴리실리콘층으로 이루어진다.
상기 배치를 갖는 회로의 초기값이 변경될 때, 용단용 전압이 용단용 패드(12)와 접지 전위 Vcc 사이에 인가되어, 퓨즈(8)를 절단한다.
계속하여, 로우 액티브의 파워 다운 리셋 회로(100)가 동작된다. 이 동작에 따라, 후속단의 제1 인버터 회로(102)에의 입력 전압은 자신의 게이트 레벨을 제1 인버터 회로(102)로부터의 출력 레벨로 설정하는 풀업 트랜지스터(2)에 의해 변화된다. 동시에, 다음 단의 제2 인버터 회로(101)가 출력 논리 설정을 행하도록 제어된다.
상기 설명으로부터 명백한 바와 같이, 본 발명의 출력 논리 설정 회로에 따르면, 임계치가 소정값보다 큰 인버터 회로가 퓨즈 소자와 출력 단자 사이에 배치되어 있으므로, 파워 다운 리셋 회로 내의 풀업 트랜지스터의 게이트 레벨이 인버터 회로에 의해 제어된다. 따라서, 만일 퓨즈 소자가 접속 상태에 있더라도, 그 저항은 수 ㏀이 된다. 이 때문에, 출력 논리가 반전되지 않는다. 이와 같이 하여, 출력 논리 설정 회로가 안정화된다.

Claims (7)

  1. 외부 신호 조작에 의해 선택적으로 도통 또는 절단(disconnect)되는 용단 가능한 퓨즈 소자(fusible fuse element)를 포함하고, 상기 퓨즈 소자가 도통 또는 절단될 때 설정되는 출력 논리를 출력 단자로부터 출력하는 출력 논리 설정 회로에 있어서, 상기 퓨즈 소자와 상기 출력 단자 사이에 배치되고, 소정값보다 큰 임계값을 갖는 인버터 회로를 구비하는 것을 특징으로 하는 출력 논리 설정 회로.
  2. 제1항에 있어서, 상기 인버터 회로의 임계값은, 상기 퓨즈 소자가 접속 상태에 있더라도 상기 퓨즈 소자의 저항이 1 ㏀ 이상이 되도록 설정되는 것을 특징으로 하는 출력 논리 설정 회로.
  3. 제1항에 있어서, 상기 퓨즈 소자는 필드 산화막 상에 형성된 폴리실리콘층으로 이루어지는 것을 특징으로 하는 출력 논리 설정 회로.
  4. 회로 입력측에 배치되고 게이트 단자가 리셋 단자에 접속되는 트랜지스터와, 회로의 출력측에 배치된 트랜지스터를 포함하는 파워 다운 리셋 회로와; 소정값보다 큰 임계값을 갖고 상기 파워 다운 리셋 회로의 상기 출력단에 접속된 제1 인버터 회로와; 상기 파워 다운 리셋 회로 및 상기 제1 인버터 회로의 출력단에 접속된 제2 인버터 회로; 및 상기 파워 다운 리셋 회로와 접지 전위 사이에 접속되며, 외부의 신호 조작에 의해 선택적으로 도통 또는 절단되는 용단 가능한 퓨즈를 포함하는 것을 특징으로 하는 출력 논리 설정 회로.
  5. 제4항에 있어서, 상기 제1 인버터 회로는 게이트 단자가 상기 파워 다운 리셋 회로의 출력단에 접속되는 트랜지스터를 포함하고, 상기 제2 인버터 회로는 게이트 단자가 상기 파워 다운 리셋 회로의 출력측 및 상기 파워 다운 리셋 회로의 출력단에 배치된 트랜지스터의 게이트 단자에 접속되는 트랜지스터를 포함하는 것을 특징으로 하는 출력 논리 설정 회로.
  6. 제4항에 있어서, 상기 제1 인버터 회로의 임계값은, 상기 퓨즈 소자가 접속된 상태에 있더라도 상기 퓨즈 소자의 저항이 1 ㏀ 이상이 되도록 설정되는 것을 특징으로 하는 출력 논리 설정 회로.
  7. 제4항에 있어서, 상기 퓨즈 소자는 필드 산화막 상에 형성된 폴리실리콘층으로 이루어지는 것을 특징으로 하는 출력 논리 설정 회로.
KR1019980018142A 1997-05-29 1998-05-20 반도체집적회로에있어서의출력논리설정회로 Expired - Fee Related KR100306992B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP97-140387 1997-05-29
JP97/140387 1997-05-29
JP9140387A JPH10335463A (ja) 1997-05-29 1997-05-29 半導体集積回路

Publications (2)

Publication Number Publication Date
KR19980087219A true KR19980087219A (ko) 1998-12-05
KR100306992B1 KR100306992B1 (ko) 2001-10-19

Family

ID=15267637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980018142A Expired - Fee Related KR100306992B1 (ko) 1997-05-29 1998-05-20 반도체집적회로에있어서의출력논리설정회로

Country Status (5)

Country Link
US (1) US6157240A (ko)
EP (1) EP0886381B1 (ko)
JP (1) JPH10335463A (ko)
KR (1) KR100306992B1 (ko)
DE (1) DE69809842T2 (ko)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4532607A (en) * 1981-07-22 1985-07-30 Tokyo Shibaura Denki Kabushiki Kaisha Programmable circuit including a latch to store a fuse's state
DE3232843C2 (de) * 1981-09-03 1986-07-03 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa MOS-Logikschaltung
JPS58175194A (ja) * 1982-04-05 1983-10-14 Toshiba Corp 半導体集積回路装置
JPS60201598A (ja) * 1984-03-23 1985-10-12 Fujitsu Ltd 半導体集積回路
JPS60254500A (ja) * 1984-05-31 1985-12-16 Fujitsu Ltd ヒユ−ズを有する半導体集積回路
JPS63204627A (ja) * 1987-02-19 1988-08-24 Seiko Instr & Electronics Ltd Ｉｃ用トリミング回路
JPS63268186A (ja) * 1987-04-24 1988-11-04 Hitachi Ltd 半導体集積回路装置
JPS63291298A (ja) * 1987-05-21 1988-11-29 Nec Corp プログラム回路
JPS6462898A (en) * 1987-09-01 1989-03-09 Nec Corp Program circuit
JPH0461697A (ja) * 1990-06-28 1992-02-27 Fujitsu Ltd 半導体記憶装置
JPH04358400A (ja) * 1991-06-04 1992-12-11 Toshiba Corp 半導体記憶装置の冗長回路
US5731733A (en) * 1995-09-29 1998-03-24 Intel Corporation Static, low current sensing circuit for sensing the state of a fuse device
US5801574A (en) * 1996-10-07 1998-09-01 Micron Technology, Inc. Charge sharing detection circuit for anti-fuses

Also Published As

Publication number Publication date
JPH10335463A (ja) 1998-12-18
EP0886381B1 (en) 2002-12-04
DE69809842D1 (de) 2003-01-16
KR100306992B1 (ko) 2001-10-19
DE69809842T2 (de) 2003-09-18
US6157240A (en) 2000-12-05
EP0886381A1 (en) 1998-12-23

Similar Documents

Publication Publication Date Title
US5301159A (en) Anti-fuse circuit and method wherein the read operation and programming operation are reversed
KR890008849A (ko) 퓨우즈 상태 검출회로
KR20000035735A (ko) 기동 회로 및 반도체 집적 회로 장치
JPH05136685A (ja) レベル変換回路
US5489866A (en) High speed and low noise margin schmitt trigger with controllable trip point
KR100367312B1 (ko) 지연 회로
US4698531A (en) Power-on reset circuit
US6205077B1 (en) One-time programmable logic cell
US7116127B2 (en) Circuit with fuse and semiconductor device having the same circuit
KR100306992B1 (ko) 반도체집적회로에있어서의출력논리설정회로
JP2703890B2 (ja) 半導体集積回路
EP0720296B1 (en) Buffer circuit and bias circuit
JPH0774008A (ja) コード設定回路
US6606264B2 (en) Programmable circuit and its method of operation
JP2000133778A (ja) Ｌｃｄコントローラｉｃ用フューズトリミング回路
JP3183920B2 (ja) 半導体集積回路
EP0978726A2 (en) Semiconductor device having a test circuit
JP3062471B2 (ja) 擬似ヒューズおよび擬似ヒューズを用いた回路
KR100215761B1 (ko) 반도체 메모리장치의 레벨 쉬프트회로
JP3620975B2 (ja) 半導体装置
KR100238963B1 (ko) 반도체 메모리 장치의 리페어 회로
JPH0349216B2 (ko)
JP3256689B2 (ja) 半導体集積回路
JP3123599B2 (ja) 半導体集積回路
JPH05288782A (ja) 高電位検知回路

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19980520

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19980520

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20000428

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20010625

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20010816

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20010817

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20040809

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20050809

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20060810

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20070808

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20080808

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20090807

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20100811

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20110720

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20120724

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20130719

Start annual number: 13

End annual number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150709