JPS63204627A - Ｉｃ用トリミング回路 - Google Patents
Ｉｃ用トリミング回路Info
- Publication number
- JPS63204627A JPS63204627A JP62036619A JP3661987A JPS63204627A JP S63204627 A JPS63204627 A JP S63204627A JP 62036619 A JP62036619 A JP 62036619A JP 3661987 A JP3661987 A JP 3661987A JP S63204627 A JPS63204627 A JP S63204627A
- Authority
- JP
- Japan
- Prior art keywords
- trimming
- decoder
- circuit
- switching transistors
- selectively
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009966 trimming Methods 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 abstract description 6
- 230000005669 field effect Effects 0.000 abstract description 3
- 238000002844 melting Methods 0.000 abstract 1
- 230000008018 melting Effects 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007664 blowing Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＩＣ用トリミング回路に関するものである。
本発明は、被トリミング部にトリミングデータを与える
ためのＩＣ用トリミング回路において、トリミングデー
タを出力するデコーダの入力側にフェーズを設け、この
フェーズを外部から選択的に溶断して所要のトリミング
データをデコーダから得るようにしたものである。
ためのＩＣ用トリミング回路において、トリミングデー
タを出力するデコーダの入力側にフェーズを設け、この
フェーズを外部から選択的に溶断して所要のトリミング
データをデコーダから得るようにしたものである。
所要の回路をＩＣにて構成する場合、そのＩＣ装置が所
要の仕様に合致した電気的特性となるように後から調整
し得る構成とするため、従来におけるＩＣ装置において
は、予めトリミング用のパターンを設けておき、このパ
ターンをトリミング用のマスクを用いて適宜切断するこ
とにより所望の電気的特性を得る構成となっている。
要の仕様に合致した電気的特性となるように後から調整
し得る構成とするため、従来におけるＩＣ装置において
は、予めトリミング用のパターンを設けておき、このパ
ターンをトリミング用のマスクを用いて適宜切断するこ
とにより所望の電気的特性を得る構成となっている。
しかし、この従来゛のトリミングマスクを用いる方法で
は、ウェハー内部のばらつきをおさえ込む事はできず、
十分な歩留りを得られない他、そのパターンの切断作業
等のための工程もコスト上昇の大きな要因となり、調整
工程のためのコストがかなりのウェイトを占めることに
なるという問題点を有している。
は、ウェハー内部のばらつきをおさえ込む事はできず、
十分な歩留りを得られない他、そのパターンの切断作業
等のための工程もコスト上昇の大きな要因となり、調整
工程のためのコストがかなりのウェイトを占めることに
なるという問題点を有している。
本発明の目的は、したがって、従来のトリミングマスク
を用いることなく、ＩＣの電気的特性を外部から橿めて
簡単に調整することを可能とするＩＣ用トリミング回路
を提供することにある。
を用いることなく、ＩＣの電気的特性を外部から橿めて
簡単に調整することを可能とするＩＣ用トリミング回路
を提供することにある。
上記問題点を解決するための本発明の構成は、被トリミ
ング部を所望の状態にトリミングするためのトリミング
情報を上記被トリミング部に与えるためのＩＣ用トリミ
ング回路において、外部の信号操作によって選択的に溶
断可能な複数のフェーズを含み該フェーズの状態に応じ
たコードの電気信号を出力する手段と、該電気信号に応
答し該電気信号に応じたトリミング情報を出力するデコ
ーダとを備えて成る点に特徴を有する。
ング部を所望の状態にトリミングするためのトリミング
情報を上記被トリミング部に与えるためのＩＣ用トリミ
ング回路において、外部の信号操作によって選択的に溶
断可能な複数のフェーズを含み該フェーズの状態に応じ
たコードの電気信号を出力する手段と、該電気信号に応
答し該電気信号に応じたトリミング情報を出力するデコ
ーダとを備えて成る点に特徴を有する。
被トリミング部に与えるべきトリミング情報が決定され
た場合、外部の信号操作によってフェーズを選択的に溶
断することにより、そのトリミング情報をデコーダから
出力させるのに必要なコードの電気（３号がデコーダに
与えられる。これにより所要のトリミング情報が簡単に
出力される。
た場合、外部の信号操作によってフェーズを選択的に溶
断することにより、そのトリミング情報をデコーダから
出力させるのに必要なコードの電気（３号がデコーダに
与えられる。これにより所要のトリミング情報が簡単に
出力される。
以下、図示の実施例により本発明の詳細な説明する。
図面には、本発明によるＩＣ用トリミング回路を、基準
電圧発止回路のトリミング用に用いた場合の一実施例が
示されている。ＩＣ用トリミング回路１は被トリミング
部である比較電圧発生回路２１にトリミングのためのト
リミングデータＴＤを与えるための回路であり、デコー
ダ２を有している。図示の実施例では、デコーダ２は、
３ビツトの２値信号に応答し、これをデコードしてその
８本の出力のうち該２値信号のコード内容に応じた出力
をｒＨＪレベルとする構成となっている。
電圧発止回路のトリミング用に用いた場合の一実施例が
示されている。ＩＣ用トリミング回路１は被トリミング
部である比較電圧発生回路２１にトリミングのためのト
リミングデータＴＤを与えるための回路であり、デコー
ダ２を有している。図示の実施例では、デコーダ２は、
３ビツトの２値信号に応答し、これをデコードしてその
８本の出力のうち該２値信号のコード内容に応じた出力
をｒＨＪレベルとする構成となっている。
デコーダ２の入力側には、デコーダ２から所要のトリミ
ングデータＴＤを出力するために必要なコードを内容と
する３ビツトの２値信号をデコーダ２に供給するための
データ設定回路３が設けられている。
ングデータＴＤを出力するために必要なコードを内容と
する３ビツトの２値信号をデコーダ２に供給するための
データ設定回路３が設けられている。
データ設定回路３は、デコーダ２の入力端子ａ。
ｂ、 ｃに夫々接続されているパッド４，５．６を有
している。各パッド４，５．６は、対応して設けられた
抵抗器７．８．９を介して電源＋■に接続されると共に
、対応して設けられたフェーズ１０．１１゜１２を介し
てアースに接続されている。ここで、フェーズ１０乃至
１２の各抵抗値は対応する抵抗器７乃至９のそれよりも
十分小さい値であり、且つ抵抗器７乃至９の値は対応す
るフェーズが溶断することのない程度の大きさの電流を
各フェーズに流すような値となっている。フェーズ１０
乃至１２がいずれも溶断していない場合にはパッド４乃
至６各型位はいずれもアース（すなわちｒＬＪレベル）
となっている。
している。各パッド４，５．６は、対応して設けられた
抵抗器７．８．９を介して電源＋■に接続されると共に
、対応して設けられたフェーズ１０．１１゜１２を介し
てアースに接続されている。ここで、フェーズ１０乃至
１２の各抵抗値は対応する抵抗器７乃至９のそれよりも
十分小さい値であり、且つ抵抗器７乃至９の値は対応す
るフェーズが溶断することのない程度の大きさの電流を
各フェーズに流すような値となっている。フェーズ１０
乃至１２がいずれも溶断していない場合にはパッド４乃
至６各型位はいずれもアース（すなわちｒＬＪレベル）
となっている。
ＩＣ用トリミング回路１の外部からフェーズ１０乃至１
２を選択的に溶断可能とするため、パッド４乃至６は外
部から電気的に接続可能となっており、所望のバンドを
外部の高電位に接続することにより、そのパッドに対応
したフェーズに大きな電流を流し、これにより所望のフ
ェーズを選択的に溶断することができる。
２を選択的に溶断可能とするため、パッド４乃至６は外
部から電気的に接続可能となっており、所望のバンドを
外部の高電位に接続することにより、そのパッドに対応
したフェーズに大きな電流を流し、これにより所望のフ
ェーズを選択的に溶断することができる。
デコーダ２の各入力端子のレベルは、対応フェーズが溶
断した場合には＋■電位（「Ｈ」レベル）となる。した
がって、３つのフェーズ１０． ＩＬ １２のいずれを
溶断させるのかにより、８種類のコード信号をデコーダ
２に与えることができる。
断した場合には＋■電位（「Ｈ」レベル）となる。した
がって、３つのフェーズ１０． ＩＬ １２のいずれを
溶断させるのかにより、８種類のコード信号をデコーダ
２に与えることができる。
比較電圧発生回路２１は、抵抗器３１乃至３９が直列に
接続されて成りその直列回路の一端がアースされその他
端が電源＋Ｖに接続されている抵抗分圧回路３０を有し
、接続点ｄの電圧Ｖｃと基準電圧ＶＲを電圧比較器に入
力し、予め設定した電圧を検出できる設計となっている
。しかし、Ｉｃ製造工程のばらつき等により基準電圧Ｖ
Ｒの値がばらついた場合にこれを補正することができる
ようにするため、抵抗分圧回路３０の接続点ｅ、ｒ、Ｈ
のそれぞれと電源＋Ｖとの間には、Ｐ型電界効果トラン
ジスタから成るスイッチングトランジスタ４１．４２゜
４３が設けられている。一方、抵抗分圧回路３０の接続
点り、ｉ、ｊ、にのそれぞれとアースとの間には、Ｎ型
電界効果トランジスタから成るスイッチングトランジス
タ４４乃至４７が設けられている。これらのスイッチン
グトランジスタ４１乃至４７のゲートにはデコーダ２の
出力がそれぞれ接続されており、デコーダ２からのトリ
ミングデータＴＤによりこれらのスイッチングトランジ
スタを選択的にオンとし、所望のトリミングを行なうこ
とができる構成となっている。
接続されて成りその直列回路の一端がアースされその他
端が電源＋Ｖに接続されている抵抗分圧回路３０を有し
、接続点ｄの電圧Ｖｃと基準電圧ＶＲを電圧比較器に入
力し、予め設定した電圧を検出できる設計となっている
。しかし、Ｉｃ製造工程のばらつき等により基準電圧Ｖ
Ｒの値がばらついた場合にこれを補正することができる
ようにするため、抵抗分圧回路３０の接続点ｅ、ｒ、Ｈ
のそれぞれと電源＋Ｖとの間には、Ｐ型電界効果トラン
ジスタから成るスイッチングトランジスタ４１．４２゜
４３が設けられている。一方、抵抗分圧回路３０の接続
点り、ｉ、ｊ、にのそれぞれとアースとの間には、Ｎ型
電界効果トランジスタから成るスイッチングトランジス
タ４４乃至４７が設けられている。これらのスイッチン
グトランジスタ４１乃至４７のゲートにはデコーダ２の
出力がそれぞれ接続されており、デコーダ２からのトリ
ミングデータＴＤによりこれらのスイッチングトランジ
スタを選択的にオンとし、所望のトリミングを行なうこ
とができる構成となっている。
以上の構成によると、比較電圧発生回路２１の比較電圧
Ｖｃの値が基準電圧ＶＲと等しくなるような状態を得る
為にオンとすべきトランジスタが判れば、フェーズ１０
．１１．１２をどのように溶断すればよいのかが直ちに
決定でき、パッド４−．５．６を用いて外部の信号操作
で簡単にトリミングを行なうことができる 〔発明の効果〕 本発明によれば、回路内部に予め組込まれているフェー
ズを外部から選択的に溶断し、これにより得られた入力
コードに従ってトリミング情報をデコーダから得るよう
にしたので、従来のトリミングマスクを用いた方式に比
べて歩留の向上がのぞめ、またデコーダを用いてトリミ
ング情報を得る構成であるから、トリミング箇所が多く
てもフェーズの数は少なくて済み、外部から簡単にトリ
ミングを行え、調整工程を著しく簡単化することができ
、コストの大巾な低減を期待することができるという格
別の効果を奏する。
Ｖｃの値が基準電圧ＶＲと等しくなるような状態を得る
為にオンとすべきトランジスタが判れば、フェーズ１０
．１１．１２をどのように溶断すればよいのかが直ちに
決定でき、パッド４−．５．６を用いて外部の信号操作
で簡単にトリミングを行なうことができる 〔発明の効果〕 本発明によれば、回路内部に予め組込まれているフェー
ズを外部から選択的に溶断し、これにより得られた入力
コードに従ってトリミング情報をデコーダから得るよう
にしたので、従来のトリミングマスクを用いた方式に比
べて歩留の向上がのぞめ、またデコーダを用いてトリミ
ング情報を得る構成であるから、トリミング箇所が多く
てもフェーズの数は少なくて済み、外部から簡単にトリ
ミングを行え、調整工程を著しく簡単化することができ
、コストの大巾な低減を期待することができるという格
別の効果を奏する。
図面は、本発明によるＩＣ用トリミング回路を備えた基
準電圧検出装置の一実施例を示す回路図である。 ｌ・・・・・ＩＣ用トリミング回路 ２・・・・・デコーダ ３・・・・・データ設定回路 ？、８．９ ・・・抵抗器 １０、１１．１２・・・フェーズ ２１・・・・・比較電圧発生回路 ａ、ｂ、ｃ ・・・入力端子 ＴＤ・・・・トリミングデータ ４８・・・・・電圧比較器 以上 出願人 セイコー電子工業株式会社 木′屹哨の回路図
準電圧検出装置の一実施例を示す回路図である。 ｌ・・・・・ＩＣ用トリミング回路 ２・・・・・デコーダ ３・・・・・データ設定回路 ？、８．９ ・・・抵抗器 １０、１１．１２・・・フェーズ ２１・・・・・比較電圧発生回路 ａ、ｂ、ｃ ・・・入力端子 ＴＤ・・・・トリミングデータ ４８・・・・・電圧比較器 以上 出願人 セイコー電子工業株式会社 木′屹哨の回路図
Claims (1)
- （１）被トリミング部を所望の状態にトリミングするた
めのトリミング情報を前記被トリミング部に与えるため
のＩＣ用トリミング回路において、外部の信号操作によ
って選択的に溶断可能な複雑のフェーズを含み該フェー
ズの状態に応じたコードの電気信号を出力する手段と、
該電気信号に応答し該電気信号に応じたトリミング情報
を出力するデコーダとを備えて成ることを特徴とするＩ
Ｃ用トリミング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62036619A JPS63204627A (ja) | 1987-02-19 | 1987-02-19 | Ｉｃ用トリミング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62036619A JPS63204627A (ja) | 1987-02-19 | 1987-02-19 | Ｉｃ用トリミング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63204627A true JPS63204627A (ja) | 1988-08-24 |
Family
ID=12474818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62036619A Pending JPS63204627A (ja) | 1987-02-19 | 1987-02-19 | Ｉｃ用トリミング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63204627A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5446407A (en) * | 1992-10-28 | 1995-08-29 | Kabushiki Kaisha Toshiba | Trimming circuit |
| US6157240A (en) * | 1997-05-29 | 2000-12-05 | Nec Corporation | Output logic setting circuit in semiconductor integrated circuit |
| WO2006059438A1 (ja) * | 2004-11-30 | 2006-06-08 | Rohm Co., Ltd | 電圧生成回路、定電流回路および発光ダイオード駆動回路 |
| JP2009069034A (ja) * | 2007-09-14 | 2009-04-02 | Nec Electronics Corp | 電圧センサモジュール |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6243162A (ja) * | 1985-08-20 | 1987-02-25 | Nec Corp | 集積回路のトリミング方法 |
-
1987
- 1987-02-19 JP JP62036619A patent/JPS63204627A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6243162A (ja) * | 1985-08-20 | 1987-02-25 | Nec Corp | 集積回路のトリミング方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5446407A (en) * | 1992-10-28 | 1995-08-29 | Kabushiki Kaisha Toshiba | Trimming circuit |
| US6157240A (en) * | 1997-05-29 | 2000-12-05 | Nec Corporation | Output logic setting circuit in semiconductor integrated circuit |
| WO2006059438A1 (ja) * | 2004-11-30 | 2006-06-08 | Rohm Co., Ltd | 電圧生成回路、定電流回路および発光ダイオード駆動回路 |
| JPWO2006059438A1 (ja) * | 2004-11-30 | 2008-06-05 | ローム株式会社 | 電圧生成回路、定電流回路および発光ダイオード駆動回路 |
| JP2009069034A (ja) * | 2007-09-14 | 2009-04-02 | Nec Electronics Corp | 電圧センサモジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960011261B1 (ko) | 반도체집적회로의회로소자값조정회로및방법 | |
| CN108733128A (zh) | 一种超低功耗的修调码值产生电路 | |
| JP3814019B2 (ja) | 半導体ｉｃ用のヒュージング回路 | |
| WO1984002622A1 (en) | Comparator circuit having reduced input bias current | |
| JPS63204627A (ja) | Ｉｃ用トリミング回路 | |
| JPH10506732A (ja) | プログラム可能な復号化付きのｐｃｍｃｉａ規格パワーマルチプレクサ集積回路 | |
| JPS60236585A (ja) | 電子回路の調整方法 | |
| US5729231A (en) | Digital-to-analog converter having improved resistance to variations in DC current gain | |
| US8179189B2 (en) | Trimming circuit | |
| EP0226561B1 (en) | Arrangement for adjusting an impedance network in an integrated semiconductor circuit | |
| JPH08204582A (ja) | 半導体集積回路 | |
| JPH08213855A (ja) | 差動増幅回路 | |
| EP0664503B1 (en) | Noise-insensitive device for bias current generation | |
| JPH06236966A (ja) | 集積回路 | |
| US6236547B1 (en) | Zener zapping device and zener zapping method | |
| US4703455A (en) | Bipolar programmable memory and method | |
| JPH0722937A (ja) | 半導体集積回路 | |
| JPS6237849B2 (ja) | ||
| JPH06138960A (ja) | 半導体基準電圧発生回路 | |
| JP3329132B2 (ja) | 自動車用ワイヤハーネスの電源分配装置 | |
| TWI393235B (zh) | 調整電路 | |
| GB2329289A (en) | Antifuse-controlled analogue circuit trimming with security locking antifuse | |
| KR960005319B1 (ko) | 프로그램어블 가변저항기 및 조정방법 | |
| JPH01217611A (ja) | 定電圧発生回路 | |
| GB2270795A (en) | Trimming integrated circuits |