JPH10506732A - プログラム可能な復号化付きのpcmcia規格パワーマルチプレクサ集積回路 - Google Patents

プログラム可能な復号化付きのpcmcia規格パワーマルチプレクサ集積回路

Info

Publication number
JPH10506732A
JPH10506732A JP8511833A JP51183396A JPH10506732A JP H10506732 A JPH10506732 A JP H10506732A JP 8511833 A JP8511833 A JP 8511833A JP 51183396 A JP51183396 A JP 51183396A JP H10506732 A JPH10506732 A JP H10506732A
Authority
JP
Japan
Prior art keywords
power
integrated circuit
output terminal
conductor
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8511833A
Other languages
English (en)
Inventor
シー. モイヤー,ジェイムズ
アール. サンプル,ローレンス
ピー. ウォルバート,ロバート
Original Assignee
マイクレル,インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクレル,インコーポレーテッド filed Critical マイクレル,インコーポレーテッド
Publication of JPH10506732A publication Critical patent/JPH10506732A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465Internal voltage generators for integrated circuits, e.g. step down generators
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Protection Of Static Devices (AREA)

Abstract

(57)【要約】 PCMCIAパワーマルチプレクサ集積回路(1)の複数の制御入力端子へのディジタル値が複数の電力入力端子(2および3)(例えば12ボルト,5ボルト,および3ボルト)のどれを集積回路(1)経由で電力出力端子(4)に接続するかを決める。このディジタル値を復号化するデコーダ(7)は、それら電力入力端子(2および3)のいずれか二つが電力出力端子(4)に同時に接続されるのを防止する。デコーダ(7)は、互いに異なるディジタル値を出力する多様なPCMCIAコントローラを単一のパワーマルチプレクサ集積回路の製造用型のレイアウトでサポートできるように、プログラム可能である。この集積回路は電流限界値と、パワーオン立上り時間制御値と、過熱保護とを有する。故障状態(例えば、過熱、または限界電流状態)をこの集積回路の故障出力端子に出力する。

Description

【発明の詳細な説明】 プログラム可能な復号化付きの PCMCIA規格パワーマルチプレクサ集積回路 発明の分野 この発明はPCMCIAパワーマルチプレクサ回路に関する。 発明の背景 パーソナルコンピュータメモリカード国際協会(PCMCIA)規格は小型の クレジットカード大のカード、そのカードの短辺への小型薄型コネクタ、および そのカードを他の装置(例えばパーソナルコンピュータ)にそのコネクタ経由で 接続する関連の電気的インタフェースを規定する周知の規格である。例えば、P CMCIAカードのPCMCIAコネクタがパーソナルコンピュータの対応PC Mコネクタと合致するような形でPCMCIAカードをパーソナルコンピュータ の受入れ溝穴に挿入すると、パーソナルコンピュータが規格指定の態様で電力を そのパーソナルコンピュータのPCMCIAコネクタの電力端子に供給し、その パーソナルコンピュータに接続ずみのPCMCIAカード内蔵の電子回路がその パーソナルコンピュータから電力の供給を受けるようにする。したがって、PC MCIAインタフェースは、PCMCIAカード内蔵の小型のインテリジェント デバイスをパーソナルコンピュータに容易に着脱できるようにする物理的および 電気的インタフェースを形成する。 PCMCIA電力コネクタには二つの特に重要なものがある。そのひとつは供 給電圧12、5または3ボルトでパーソナルコンピュータが駆動するものである 。もう一つは供給電圧5または3ボルトでパーソナルコンピュータが駆動するも のである。特定の駆動電圧値はPCMCIA規格の仕様書で定められる。PCM CIAカード内のデバイスがパーソナルコンピュータ内の回路にPCMCIAイ ンタフェース経由で指示してPCMCIAインタフェース電圧端子をカードに必 要な特定の電圧で駆動することもできる。通常はパーソナルコンピュータ内部の コントローラ集積回路がPCMCIAコネクタ経由でPCMCIAカードにイン タ フェースし、どの電源端子にどの電圧を供給するかを決め、パーソナルコンピュ ータ内部のパワーマルチプレクサ集積回路制御用のディジタル値を出力する。次 に、パワーマルチプレクサ集積回路は適切な電圧をPCMCIAコネクタの適切 な電源端子に接続する。現在入手可能なこの種のコントローラ集積回路は多数に のぼる。例えば、インテル、テキサス インストルメンツ、シラス ロジック、お よびデータブックなどからこの種のコントローラは市販されている。したがって 、適切なPCMCIA電源端子への互いに異なる電圧のマルチプレクス供給用の パワーマルチプレクサ集積回路であってこれらコントローラすべてと共動する集 積回路が求められている。 概要 パワーマルチプレクサ集積回路の複数の制御入力端子へのディジタル値で、複 数の電力入力端子(例えば12ボルト、5ボルトおよび3ボルト)のどれをその 集積回路経由で電力出力端子に接続するかを決める。そのディジタル値を復号化 する前記集積回路のデコーダは、互いに異なるディジタル値を出力する多様なP CMCIAコントローラを単一のパワーマルチプレクサ集積回路製造用型でサポ ートできるようにプログラム可能である。この集積回路の供給する電力は電流が 制限されており、適切な電源端子への電力供給のオン動作は緩慢であり、過熱状 態から保護されている。デコーダは前記入力端子の二つが同一の電力出力端子に 同時に接続されるのを防止する。故障状態(例えば、過熱状態または限界電流状 態)を表す信号がその集積回路の故障出力端子から出力される。 図面の簡単な説明 図1はこの発明の一実施例によるブロック図である。 図2−図4はこの発明の一実施例によるパワーマルチプレクサ集積回路の回路 図である。 好適な実施例の詳細な説明 図1は第1の電力入力端子2と、第2の電力入力端子3と、出力電力端子4と を含むPCMCIAパワーマルチプレクサ集積回路1のブロック図である。電力 出力端子に電力を供給する第1の手段5が第1の電力入力端子2と出力電力端子 4との間を制御可能な形で接続したり接続解除したりする。電力出力端子に電力 を供給する第2の手段6が第2の電力入力端子3と出力電力端子4との間を制御 可能な形で接続または接続解除する。これら第1および第2の手段を制御する制 御手段7が複数の制御入力端子8−11へのディジタル値を復号化して、一つの 入力端子と前記出力端子との間の接続用に前記第1および第2の手段のどちらを イネーブルするかを決める。一つの時点ではこれら第1および第2の手段の一方 だけがイネーブルされる。これら第1および第2の手段が両方ともイネーブルさ れない場合は、電力出力端子接地用の第3の手段12を制御手段7で制御して電 力出力端子4を接地端子13に接続するようにする。図1のブロック内の点線表 示のトランジスタはそれらブロックのパワースイッチ機能を図解するものであっ て、必ずしもそれらブロック内の回路を表すものではない。 過熱状態検出回路14は過熱状態を検出する。この過熱状態検出回路を導線1 5で制御手段7に接続しこの制御手段で過熱状態時に第1および第2の手段5お よび6をディスエーブルするようにする。過熱状態検出回路14は導線16によ りこれら第1および第2の手段5および6の両方にも接続し、これら手段をディ スエーブルするようにする。 故障出力回路17は故障信号を故障出力端子18に出力する。この故障信号は 限界電流状態や過熱状態などの故障状態を表す。図1の実施例において、故障出 力回路17は過熱状態検出回路14から導線15経由で過熱状態表示信号を受け る。また、第1および第2の手段5および6の各々は通過電流が所定値を超える ことを防止する電流制限回路を含む。限界電流に達した場合は電流制限回路が限 界電流状態表示信号を導線19、20経由で故障出力回路17に出力する。した がって、故障出力端子18に生ずる信号は第1の手段5における過熱状態および 限界電流状態、および第2の手段6における限界電流状態を表す。 これら第1および第2の手段5および6の両方が電力入力端子2および3を出 力端子4に同時に接続して二つの外部電圧源を集積回路1経由で短絡させること を防止するために、制御手段7は各時点で第1、第2および第3の手段の一つだ けをイネーブルする信号を制御導線21−23に供給する。これら第1および第 2の手段が電圧源から出力端子への接続を急速に形成して不都合な電圧遷移を発 生させることを防止するために、これら第1および第2の手段に外部電圧源と出 力端子との間の接続を緩慢に形成するオン応答の比較的遅いスイッチを含めるこ ともできる。 PCMCIAパワーマルチプレクス動作制御用のディジタル値を発生するコン トローラ集積回路には多様なものがある。同じ電圧源と同じPCMCIA端子と の間の接続を示すのにコントローラが発生するディジタル値はコントローラが異 なれば互いに異なる。一つのPCMCIAパワーマルチプレクサ集積回路の製造 用型のレイアウトをこれら多様なコントローラ全部に使えるようにするために、 制御手段7はプログラム可能なデコーダを有する。アンチヒューズ構造を含むR OM、PLAまたはPAL技術を利用できる。 図2−図4はこの発明の特定の実施例によるパワーマルチプレクサ集積回路の ブロック図である。図3の回路は図1の制御手段7に対応する。図3において符 導線15に対応する。図3において符号A−Dで示した四つの端子は図1の端子 8−11に対応する。図3において互いに直交し選ばれた位置に交点を有する導 線マトリックスはマスクプログラマブルなポリシリコンおよび金属導線のマトリ ックスである。 図2の左上部分の回路は図1の過熱状態検出回路14に対応する。過熱状態検 出回路は図2の符号NBの導線に熱的遮断温度到達まで電流を供給する電流源で ある。熱的遮断温度に達すると電流源がディスエーブルされる。トランジスタQ 6がオンになり電流源出力をディスエーブルする温度を、バイポーラトランジス タQ6のベースに正の温度係数をもつ電圧を印加することによって設定する。過 熱状態では、図2の符号/OTの導線の電圧は過熱状態検出回路によりロウにな る。図2の過熱状態検出回路は同時出願中のジェイムズ シー.マイヤー名義の 出願「熱遮断回路」にさらに説明してあり、同出願の内容をここに参照してこの 明細書に組み入れる。 図2において符号「5V」、「3V」「VCC」で示した枠は、図1における 第1の電力入力端子2、第2の電力入力端子3、および電力出力端子4にそれぞ れ対応する。トランジスタM107は5V入力端子をVCC出力電圧に接続する ように制御可能であり、図1の第1の手段5の回路に対応する。トランジスタM 211は3V入力端子をVCC出力端子に接続するように制御可能であり、図1 の第2の手段6の回路に対応する。トランジスタM400はVCC出力端子を接 地点に接続するように制御可能であり、図1の第3の手段12に対応する。 図2−図4の集積回路は5ボルトまたは3ボルトをVCC出力端子にマルチプ レクスする第1のパワーマルチプレクサを含むだけでなく、12ボルト、5ボル トまたは3ボルトを図2の枠「VPP」で示した第2の電力出力端子にマルチプ レクスする第2のパワーマルチプレクサをも含む。トランジスタM513(Pチ ャンネルFET)、M511およびM711(NチャンネルFET)は12ボル ト、5ボルトおよび3ボルトを電力出力端子VPPにそれぞれ接続するように制 御可能である。トランジスタM800(トランジスタM400に対応する)はト ランジスタM513、M511およびM711のいずれも導通状態に制御できな い場合に電力出力端子VPPを接地点に接続するよう制御可能である。 図2の多様なパワースイッチは図3の回路によりオンにできる。例えば、スイ ッチM107をオンにして出力端子VCCに5ボルトを供給する場合は、図2の 導線Vcc5にハイを加え、図2の導線/Vcc5にロウを加える。図2のこれ 以外のパワースイッチも図3のこれ以外の出力によって同様に制御される。図2 の導線Vcc5は図1の導線21に対応する。図2の導線Vcc3は図1の導線 22に対応する。図2の導線Vcc0は図1の導線23に対応する。 パワースイッチの各々は緩やかにオンになるように制御する。過熱状態検出回 路のトランジスタM4経由の電流はトランジスタM103、M204、M515 、M604およびM704経由の電流と鏡映の関係にある。トランジスタM10 3、M204、M515、M604およびM714における鏡映電流は対応スイ ッチM107、M211、M513、M511およびM711のゲートの充電に 用いられる。充電電流の大きさおよびゲート容量の大きさは適切なオン切換応答 時間を実現するように選ぶ。大きい方のスイッチM107およびM211はオン 切換応答時間が長い。スイッチM107のオン切換応答時間は250ミリ秒より も長く、スイッチM211のオン切換応答時間は350ミリ秒である。小さい方 のスイッチM513、M511およびM711のオン切換応答時間は100ミリ 秒よりも長い。これら小さいスイッチのゲート容量に追加の容量を付加して所望 のオン切換応答時間を実現する実施例もある。 これらスイッチの各々からの供給電流は限界値を有する。例えば、メインスイ ッチM107を流れる電流の一部を電流検出抵抗器R100に流す。スイッチM 107を流れる電流が過大になると電流検出抵抗器R100を流れる電流も大き くなりトランジスタQ101のベース・エミッタ接合を順方向にバイアスする。 そうすると、トランジスタQ101はスイッチM107を流れる電流を、スイッ チM107のソース・ゲート間をダイオード接続トランジスタQ100経由で互 いに接続することにより制限する。スイッチM107が限界電流状態にあるとき は、スイッチM107のゲートにかかっているロウの電圧がPチャンネルトラン ジスタM900をオンにして、図2の導線1LN5Cの電圧をハイに引き上げて 電流限界状態を表示する。トランジスタM901およびM902を含む鏡映電流 源はスイッチM107がオンのときオンとなる。したがって、スイッチM107 がオンではあるものの限界電流状態に達していない場合はトランジスタM901 およびM902はオンであり、トランジスタM900はオフである。したがって 、導線1LN5Cの電圧は非限界電流状態を表すロウになる。図2の導線1LN 5Cは図1の導線19に対応する。導線1LN3Cは図1の導線20に対応する 。 図4は図1の故障出力回路17に対応する。例えばスイッチM107が限界電 流状態にあると、導線1LN5Cはハイになる。スイッチM107が制御手段に よってイネーブルされると、イネーブル信号Vcc5はハイになる。したがって 、図4のゲートND5Fの出力はロウに、ゲートND7Fの出力はハイに、NO R のイネーブルされたことを表示するロウになる。したがって、ゲートNR2Fの 出力はハイに、インバータI1Pの出力はロウに、インバータI2Fの出力はハ イになり、トランジスタMF0はオンになり、故障端子は限界電流状態を示すロ ウになる。 ロウになる。したがって、ゲートNR2Fの出力はハイに、インバータI1Fの 出力はロウに、インバータI2Fの出力はハイになり、トランジスタMF0はオ ンになり、故障出力端子の故障信号出力は過熱状態を表すロウになる。 図2の回路には、出力電圧をモニタし、オンすべきスイッチの入力電圧よりも その電圧が必ず低くなるようにする比較器も備えてある。これら比較器は点線の 枠で囲み、符号C1−C3を付けてある。スイッチの出力電圧でなくゲート電圧 をモニタする実施例もある。 典型的な実施例に関連してこの発明を述べてきたが、この発明はこれに限定さ れない。上の説明における出力端子への供給電圧は代表的な電圧として挙げただ けである。別の電圧値も使える。鏡映電流式の過熱状態検出電流源を用いたスイ ッチのオン立上り切換時間制御方法はオン切換時間制御の一つの方法にすぎない 。これ以外の方法も採用できる。したがって、請求の範囲記載の発明の範囲を逸 脱することなく上述の実施例の態様な変形、改変および特徴組合せが可能である ことを理解されたい。
【手続補正書】特許法第184条の8 【提出日】1996年3月7日 【補正内容】 [頁第2] フェースし、どの電源端子にどの電圧を供給するかを決め、パーソナルコンピュ ータ内部のパワーマルチプレクサ集積回路制御用のディジタル値を出力する。次 に、パワーマルチプレクサ集積回路は適切な電圧をPCMCIAコネクタの適切 な電源端子に接続する。現在入手可能なこの種のコントローラ集積回路は多数に のぼる。例えば、インテル、テキサス インストルメンツ、シラス ロジック、お よびデータブックなどからこの種のコントローラは市販されている。したがって 、適切なPCMCIA電源端子への互いに異なる電圧のマルチプレクス供給用の パワーマルチプレクサ集積回路であってこれらコントローラすべてと共動する集 積回路が求められている。 概要 パワーマルチプレクサ集積回路の複数の制御入力端子へのディジタル値で、複 数の電力入力端子(例えば12ボルト、5ボルトおよび3ボルト)のどれをその 集積回路経由で電力出力端子に接続するかを決める。そのディジタル値を復号化 する前記集積回路のデコーダは、互いに異なるディジタル値を出力する多様なP CMCIAコントローラを単一のパワーマルチプレクサ集積回路製造用型でサポ ートできるようにプログラム可能である。この集積回路の供給する電力は電流が 制限されており、適切な電源端子への電力供給のオン動作は緩慢であり、過熱状 態から保護されている。デコーダは前記入力端子の二つが同一の電力出力端子に 同時に接続されるのを防止する。故障状態(例えば、過熱状態または限界電流状 態)を表す信号がその集積回路の故障出力端子から出力される。 図面の簡単な説叫 図1はこの発明の一実施例によるブロック図である。 図2−図4はこの発明の一実施例によるパワーマルチプレクサ集積回路の回路 図である。 好適な実施例の詳細な説明 図1は第1の電力入力端子2と、第2の電力入力端子3と、電力出力端子4と を含むPCMCIAパワーマルチプレクサ集積回路1のブロック図である。電力 出力端子に電力を供給する第1の手段5が第1の電力入力端子2と電力出力端子 4との間を制御可能な形で接続したり接続解除したりする。電力出力端子に電力 を供給する第2の手段6が第2の電力入力端子3と電力出力端子4との間を制御 [頁第4] PCMCIAパワーマルチプレクス動作制御用のディジタル値を発生するコン トローラ集積回路には多様なものがある。同じ電圧源と同じPCMCIA端子と の間の接続を示すのにコントローラが発生するディジタル値はコントローラが異 なれば互いに異なる。一つのPCMCIAパワーマルチプレクサ集積回路の製造 用型のレイアウトをこれら多様なコントローラ全部に使えるようにするために、 制御手段7はプログラム可能なデコーダを有する。アンチヒューズ構造を含むR OM、PLAまたはPAL技術を利用できる。 図2−図4はこの発明の特定の実施例によるパワーマルチプレクサ集積回路の ブロック図である。図3の回路は図1の制御手段7に対応する。図3において符 導線15に対応する。図3において符号A−Dで示した四つの端子は図1の端子 8−11に対応する。図3において互いに直交し選ばれた位置に交点を有する導 線マトリックスはマスクプログラマブルなポリシリコンおよび金属導線のマトリ ックスである。 図2の左上部分の回路は図1の過熱状態検出回路14に対応する。過熱状態検 出回路は図2の符号NBの導線に熱的遮断温度到達まで電流を供給する電流源で ある。熱的遮断温度に達すると電流源がディスエーブルされる。トランジスタQ 6がオンになり電流源出力をディスエーブルする温度を、バイポーラトランジス タQ6のベースに正の温度係数をもつ電圧を印加することによって設定する。過 熱状態では、図2の符号/OTの導線の電圧は過熱状態検出回路によりロウにな る。図2の過熱状態検出回路は同時出願中のジェイムズ シー.マイヤー名義の 出願番号第08/313,480号の出願「熱遮断回路」にさらに説明してあり 、同出願の内容をここに参照してこの明細書に組み入れる。 図2において符号「5V」、「3V」「VCC」で示した枠は、図1における 第1の電力入力端子2、第2の電力入力端子3、および電力出力端子4にそれぞ れ対応する。トランジスタM107は5V入力端子をVcc出力電圧に接続する ように制御可能であり、図1の第1の手段5の回路に対応する。トランジスタM 211は3V入力端子をVCC出力端子に接続するように制御可能であり、図1 の第2の手段6の回路に対応する。トランジスタM400はVCC出力端子を接 地点に接続するように制御可能であり、図1の第3の手段12に対応する。 [頁第5] 図2−図4の集積回路は5ボルトまたは3ボルトをVCC出力端子にマルチプ レクスする第1のパワーマルチプレクサを含むだけでなく、12ボルト、5ボル トまたは3ボルトを図2の枠「VPP」で示した第2の電力出力端子にマルチプ レクスする第2のパワーマルチプレクサをも含む。トランジスタM513(Pチ ャンネルFET)、M511およびM711(NチャンネルFET)は12ボル ト、5ボルトおよび3ボルトを電力出力端子VPPにそれぞれ接続するように制 御可能である。トランジスタM800(トランジスタM400に対応する)はト ランジスタM513、M511およびM711のいずれも導通状態に制御できな い場合に電力出力端子VPPを接地点に接続するよう制御可能である。 図2の多様なパワースイッチは図3の回路によりオンにできる。例えば、スイ ッチM107をオンにして出力端子VCCに5ボルトを供給する場合は、図2の 導線Vcc5にハイを加え、図2の導線/Vcc5にロウを加える。図2のこれ 以外のパワースイッチも図3のこれ以外の出力によって同様に制御される。図2 の導線Vcc5は図1の導線21に対応する。図2の導線Vcc3は図1の導線 22に対応する。図2の導線Vcc0は図1の導線23に対応する。 パワースイッチの各々は緩やかにオンになるように制御する。過熱状態検出回 路のトランジスタM4経由の電流はトランジスタM103、M204、M515 、M604およびM704経由の電流と鏡映の関係にある。トランジスタM10 3、M204、M515、M604およびM704における鏡映電流は対応スイ ッチM107、M211、M513、M511およびM711のゲートの充電に 用いられる。充電電流の大きさおよびゲート容量の大きさは適切なオン切換応答 時間を実現するように選ぶ。大きい方のスイッチM107およびM211はオン 切換応答時間が長い。スイッチM107のオン切換応答時間は250ミリ秒より も長く、スイッチM211のオン切換応答時間は350ミリ秒である。小さい方 のスイッチM513、M511およびM711のオン切換応答時間は100ミリ 秒よりも長い。これら小さいスイッチのゲート容量に追加の容量を付加して所望 のオン切換応答時間を実現する実施例もある。 これらスイッチの各々からの供給電流は限界値を有する。例えば、メインスイ ッチM107を流れる電流の一部を電流検出抵抗器R100に流す。スイッチM 107を流れる電流が過大になると電流検出抵抗器R100を流れる電流も大き [頁第6] くなりトランジスタQ101のベース・エミッタ接合を順方向にバイアスする。 そうすると、トランジスタQ101はスイッチM107を流れる電流を、スイッ チM107のソース・ゲート間をダイオード接続トランジスタQ100経由で互 いに接続することにより制限する。スイッチM107が限界電流状態にあるとき は、スイッチM107のゲートにかかっているロウの電圧がPチャンネルトラン ジスタM900をオンにして、図2の導線1LN5Cの電圧をハイに引き上げて 電流限界状態を表示する。トランジスタM901およびM902を含む鏡映電流 源はスイッチM107がオンのときオンとなる。したがって、スイッチM107 がオンではあるものの限界電流状態に達していない場合はトランジスタM901 およびM902はオンであり、トランジスタM900はオフである。したがって 、導線1LN5Cの電圧は非限界電流状態を表すロウになる。図2の導線1LN 5Cは図1の導線19に対応する。導線1LN3Cは図1の導線20に対応する 。 図4は図1の故障出力回路17に対応する。例えばスイッチM107が限界電 流状態にあると、導線1LN5Cはハイになる。スイッチM107が制御手段に よってイネーブルされると、イネーブル信号Vcc5はハイになる。したがって 、図4のゲートND5Fの出力はロウに、ゲートND7Fの出力はハイに、NO R のイネーブルされたことを表示するロウになる。したがって、ゲートNR2Fの 出力はハイに、インバータI1Fの出力はロウに、インバータI2Fの出力はハ イになり、トランジスタMF0はオンになり、故障出力端子は限界電流状態を示 すロウになる。 ロウになる。したがって、ゲートNR2Fの出力はハイに、インバータI1Fの 出力はロウに、インバータI2Fの出力はハイになり、トランジスタMF0はオ ンになり、故障出力端子の故障信号出力は過熱状態を表すロウになる。 図2の回路には、出力電圧をモニタし、オンすべきスイッチの入力電圧よりも その電圧が必ず低くなるようにする比較器も備えてある。これら比較器は点線の 枠で囲み、符号C1−C3を付けてある。スイッチの出力電圧でなくゲート電圧 をモニタする実施例もある。 【手続補正書】特許法第184条の8 【提出日】1996年8月13日 【補正内容】 [頁第8] 請求の範囲 1.集積回路であって、 前記集積回路の第1の電力入力端子を前記集積回路の電力出力端子に接続する ことによって電力をPCMCIAコネクタに供給する第1の手段と、 前記集積回路の第2の電力入力端子を前記集積回路の電力出力端子に接続する ことによって電力をPCMCIAコネクタに供給する第2の手段と、 各時点で前記第1および前記第2の電力入力端子のどちらか一方だけを前記電 力出力端子に接続するように前記第1および第2の手段を制御する手段と を含む集積回路。 3.第1の制御入力端子と第2の制御入力端子とをさらに含み、前記制御手段が 少なくとも前記第1および第2の制御入力端子へのディジタル値を復号化して前 記第1および第2の電力入力端子のどちらを前記電力出力端子に接続するかを決 める請求項1記載の集積回路。 4.第3の制御入力端子と第4の制御入力端子とをさらに含み、前記ディジタル 値が前記第1、第2、第3および第4の制御入力端子への4ビットディジタル値 である請求項3記載の集積回路。 5.故障出力端子をさらに含み、 前記集積回路のスイッチの限界電流状態を表す信号を前記故障出力端子に供給 する手段 をさらに含む請求項3記載の集積回路。 6.故障出力端子をさらに含み、 前記集積回路の過熱状態を表す信号を前記故障出力端子に供給する手段 をさらに含む請求項3記載の集積回路。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FR,GB,GR,IE,IT,LU,M C,NL,PT,SE),OA(BF,BJ,CF,CG ,CI,CM,GA,GN,ML,MR,NE,SN, TD,TG),AP(KE,MW,SD,SZ,UG), AM,AT,AU,BB,BG,BR,BY,CA,C H,CN,CZ,DE,DK,EE,ES,FI,GB ,GE,HU,IS,JP,KE,KG,KP,KR, KZ,LK,LR,LT,LU,LV,MD,MG,M K,MN,MW,MX,NO,NZ,PL,PT,RO ,RU,SD,SE,SG,SI,SK,TJ,TM, TT,UA,UG,UZ,VN (72)発明者 ウォルバート,ロバート ピー. アメリカ合衆国 カリフォルニア州 95127 サンホゼ,ボン ヴィスタ コー ト 10028

Claims (1)

  1. 【特許請求の範囲】 1.集積回路であって、 前記集積回路の第1の電力入力端子を前記集積回路の電力出力端子に接続する ことによって電力をPCMCIAコネクタに供給する第1の手段と、 前記集積回路の第2の電力入力端子を前記集積回路の電力出力端子に接続する ことによって電力をPCMCIAコネクタに供給する第2の手段と、 各時点で前記第1の電力導線および前記第2の電力入力端子のどちらか一方だ けを前記電力出力端子に接続するように前記第1および第2の手段を制御する手 段と を含む集積回路。 3.第1の制御入力端子と第2の制御入力端子とをさらに含み、前記制御手段が 少なくとも前記第1および第2の制御入力端子へのディジタル値を復号化して前 記第1および第2の電力入力端子のどちらを前記電力出力端子に接続するかを決 める請求項1記載の集積回路。 4.第3の制御入力端子と第4の制御入力端子とをさらに含み、前記ディジタル 値が前記第1、第2、第3および第4の制御入力端子への4ビットディジタル値 である請求項3記載の集積回路。 5.故障出力端子をさらに含み、 前記集積回路のスイッチの限界電流状態を表す信号を前記故障出力端子に供給 する手段 をさらに含む請求項3記載の集積回路。 6.故障出力端子をさらに含み、 前記集積回路の過熱状態を表す信号を前記故障出力端子に供給する手段 をさらに含む請求項3記載の集積回路。 7.前記制御手段がプログラム可能なデコーダを含む請求項3記載の集積回路。 8.前記第1の電力入力端子が約5ボルトの電圧の供給を受ける端子であり、前 記第2の電力入力端子が約3ボルトの電圧を受ける請求項1記載の集積回路。 9.集積回路であって、 第1の電力導線、すなわち前記集積回路の第1の電力入力端子に直接接続した 第1の電力導線を前記集積回路の電力出力端子に接続することによって電力をP CMCIAコネクタに供給する第1の手段と、 第2の電力導線、すなわち前記集積回路の第2の電力入力端子に直接接続した 第2の電力導線を前記集積回路の前記電力出力端子に接続することによって電力 をPCMCIAコネクタに供給する第2の手段と、 前記電力出力端子を接地点に接続する第3の手段と、 各時点で前記第1の電力導線および前記第2の電力導線のどちらか一方だけを 前記電力出力端子に接続するように前記第1および第2の手段を制御する手段と を含み、前記制御手段が前記第3の制御手段を制御して、前記第1および第2の 電力導線のいずれも前記電力出力端子に接続されなかった場合に前記電力出力端 子を接地させる集積回路。 10.集積回路であって、 第1の電力導線、すなわち前記集積回路の第1の電力入力端子に直接接続した 第1の電力導線を前記集積回路の電力出力端子に接続することによって電力をP CMCIAコネクタに供給する第1の手段と、 第2の電力導線、すなわち前記集積回路の第2の電力入力端子に直接接続した 第2の電力導線を前記集積回路の前記電力出力端子に接続することによって電力 をPCMCIAコネクタに供給する第2の手段と、 各時点で前記第1の電力導線および前記第2の電力導線のどちらか一方だけを 前記電力出力端子に接続するように前記第1および第2の手段を制御する手段と を含み、前記第1の手段が、 前記電力出力端子に接続したソースと前記第1の電力導線に接続したドレイン とゲートとを有する電界効果トランジスタと、 前記ソースに接続した第1の導線と第2の導線とを有する抵抗器と、 前記ソースに接続したエミッタと前記抵抗器の前記第2の導線に接続したベー スと前記ゲートに接続したコレクタとを有するバイポーラトランジスタと を含む集積回路。 11.前記バイポーラトランジスタの前記コレクタを前記電界効果トランジスタ の前記ゲートにダイオード接続のバイポーラトランジスタ経由で接続した請求項 10記載の集積回路。 12.集積回路であって、 第1の電力導線、すなわち前記集積回路の第1の電力入力端子に直接接続した 第1の電力導線を前記集積回路の電力出力端子に接続することによって電力をP CMCIAコネクタに供給する第1の手段と、 第2の電力導線、すなわち前記集積回路の第2の電力入力端子に直接接続した 第2の電力導線を前記集積回路の前記電力出力端子に接続することによって電力 をPCMCIAコネクタに供給する第2の手段と、 各時点で前記第1の電力導線および前記第2の電力導線のどちらか一方だけを 前記電力出力端子に接続するように前記第1および第2の手段を制御する手段と を含み、前記第1の手段が、 前記第1の電力導線に接続したソースと前記電力出力端子に接続したドレイン とゲートとを有する電界効果トランジスタと、 前記ソースに接続した第1の導線と第2の導線とを有する抵抗器と、 前記ソースに接続したエミッタと前記抵抗器の前記第2の導線に接続したベー スと前記ゲートに接続したコレクタとを有するバイポーラトランジスタと を含む集積回路。 13.集積回路であって、 第1の電力導線、すなわち前記集積回路の第1の電力入力端子に直接接続した 第1の電力導線を前記集積回路の電力出力端子に接続することによって電力をP CMCIAコネクタに供給する第1の手段と、 第2の電力導線、すなわち前記集積回路の第2の電力入力端子に直接接続した 第2の電力導線を前記集積回路の前記電力出力端子に接続することによって電力 をPCMCIAコネクタに供給する第2の手段と、 各時点で前記第1の電力導線および前記第2の電力導線のどちらか一方だけを 前記電力出力端子に接続するように前記第1および第2の手段を制御する手段と 、 第1の電流経路および第2の電流経路を有する電流鏡映手段であって、前記第 1の電流経路を流れる第1の電流が前記第2の電流経路を流れる第2の電流を鏡 映し、前記第1の電流がPCMカードへの前記第1の電力供給手段のトランジス タのゲートを充電し、前記第1の手段の前記トランジスタを前記第1の電力導線 および前記電力出力端子の両方に接続した電流鏡映手段と を含む集積回路。 14.前記第1の手段の前記トランジスタの前記ゲートを少なくとも200マイ クロ秒のゲート電圧立上がり時間をもつように充電する請求項13記載の集積回 路。 15.過熱保護回路であって、その保護回路内の電流経路で前記第2の電流経路 を形成し、その第2の電流経路中の前記第2の電流を過熱状態においてその過熱 保護回路によって阻止する熱保護回路 をさらに含む請求項13記載の集積回路。 16.集積回路の複数の制御端子へのディジタル値をその集積回路のプログラム 可能なデコーダにより復号化することと、 前記集積回路の第1の電力入力端子および第2の電力入力端子のいずれか一方 だけを前記集積回路の電力出力端子に接続することと を含む方法。 17.前記集積回路についての故障状態を示す出力信号を前記集積回路の故障出 力端子に生ずることをさらに含む請求項16記載の方法。 18.前記プログラム可能なデコーダがユーザプログラマブルである請求項16 記載の方法。 19.前記プログラム可能なデコーダがマスクプログラマブルである請求項16 記載の方法。 20.前記故障状態が過熱状態である請求項16記載の方法。 21.前記故障状態が限界電流状態である請求項16記載の方法。 22.集積回路の複数の制御端子へのディジタル値をその集積回路のプログラム 可能なデコーダにより復号化することと、 故障状態が限界電流状態であって、前記集積回路の第1の電力入力端子および 第2の電力入力端子のいずれか一方だけを前記集積回路の電力出力端子に接続す ることと、 前記第1の電力入力端子も前記第2の電力入力端子も前記電力出力端子に接続 されていない場合に前記電力出力端子を前記集積回路の接地端子に接続すること とを含む方法。 23.前記プログラム可能なデコーダがマスクプログラマブルである請求項7記 載の集積回路。 24.前記プログラム可能なデコーダが一つの態様では前記第1の電力入力端子 と前記電力出力端子とを接続すべくディジタル値を復号化するようにプログラム でき、前記プログラム可能なデコーダが第2の態様では前記第2の電力入力端子 と前記電力出力端子とを接続すべくディジタル値を復号化するようにプログラム できる請求項7記載の集積回路。
JP8511833A 1994-09-27 1995-09-21 プログラム可能な復号化付きのpcmcia規格パワーマルチプレクサ集積回路 Pending JPH10506732A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/313,640 US5650973A (en) 1994-09-27 1994-09-27 PCMCIA power multiplexer integrated circuit with programmable decode
US313,640 1994-09-27
PCT/US1995/011667 WO1996010258A1 (en) 1994-09-27 1995-09-21 Pcmcia power multiplexer integrated circuit with programmable decode

Publications (1)

Publication Number Publication Date
JPH10506732A true JPH10506732A (ja) 1998-06-30

Family

ID=23216511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8511833A Pending JPH10506732A (ja) 1994-09-27 1995-09-21 プログラム可能な復号化付きのpcmcia規格パワーマルチプレクサ集積回路

Country Status (5)

Country Link
US (1) US5650973A (ja)
EP (1) EP0793848A4 (ja)
JP (1) JPH10506732A (ja)
AU (1) AU3632295A (ja)
WO (1) WO1996010258A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627416A (en) * 1995-07-21 1997-05-06 Itt Corporation Multi-voltage IC card host
US6888444B1 (en) 1995-11-08 2005-05-03 Matsushita Electric Industrial Co., Ltd. Signal transmitting circuit, signal receiving circuit, signal transmitting/receiving circuit, signal transmitting method, signal receiving method, signal transmitting/receiving method, semiconductor integrated circuit, and control method thereof
KR100466457B1 (ko) 1995-11-08 2005-06-16 마츠시타 덴끼 산교 가부시키가이샤 신호전송회로,신호수신회로및신호송수신회로,신호전송방법,신호수신방법및신호송수신방법과반도체집적회로및그제어방법
FI104920B (fi) 1996-10-31 2000-04-28 Nokia Mobile Phones Ltd Elektroniikkalaite, korttiliitäntä ja laajennuskortti
US5901103A (en) * 1997-04-07 1999-05-04 Motorola, Inc. Integrated circuit having standby control for memory and method thereof
UA57087C2 (uk) 1997-05-26 2003-06-16 Басф Акцієнгезелльшафт Фунгіцидні суміші
NZ500985A (en) 1997-06-04 2002-07-26 Basf Ag Fungicidal composition comprising a synergistic mixture of a carbamate derivate and a 4,5-benzo-1-thia-2,3-diazole derivative
JP3364133B2 (ja) * 1997-10-16 2003-01-08 富士通株式会社 カード、ホスト装置、及び、ドライブ装置
US6233190B1 (en) 1999-08-30 2001-05-15 Micron Technology, Inc. Method of storing a temperature threshold in an integrated circuit, method of modifying operation of dynamic random access memory in response to temperature, programmable temperature sensing circuit and memory integrated circuit
US7106569B2 (en) * 2002-11-27 2006-09-12 Sierra Wireless, Inc. Adaptive current limiter for wireless modem
US9515655B2 (en) * 2014-03-27 2016-12-06 Texas Instruments Incorporated Multiplexing voltages on functional input pin with pass device
US9852859B2 (en) 2015-12-28 2017-12-26 Qualcomm Incorporated Adjustable power rail multiplexing
US9990022B2 (en) * 2016-06-30 2018-06-05 Qualcomm Incorporated Adaptive power multiplexing with a power distribution network

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60238920A (ja) * 1984-05-11 1985-11-27 Fanuc Ltd メモリのデ−タ保持回路
US4754160A (en) * 1984-08-23 1988-06-28 Intersil, Inc. Power supply switching circuit
US5197033A (en) * 1986-07-18 1993-03-23 Hitachi, Ltd. Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions
JPS62105293A (ja) * 1985-10-31 1987-05-15 Toshiba Corp 携帯可能記録媒体の読取・書込装置
US5300765A (en) * 1990-03-19 1994-04-05 Mitsubishi Denki Kabushiki Kaisha Memory card with latch-up protection
FR2688952B1 (fr) * 1992-03-18 1994-04-29 Sgs Thomson Microelectronics Dispositif de generation de tension de reference.

Also Published As

Publication number Publication date
WO1996010258A1 (en) 1996-04-04
AU3632295A (en) 1996-04-19
EP0793848A1 (en) 1997-09-10
EP0793848A4 (en) 2000-02-23
US5650973A (en) 1997-07-22

Similar Documents

Publication Publication Date Title
JPH10506732A (ja) プログラム可能な復号化付きのpcmcia規格パワーマルチプレクサ集積回路
US5495181A (en) Integrated circuit facilitating simultaneous programming of multiple antifuses
JP3477781B2 (ja) Icカード
TWI583177B (zh) 非揮發性記憶體裝置
US7565557B2 (en) Power control circuit for universal serial bus
EP0898786A1 (en) Method and apparatus for programming anti-fuses using internally generated programming voltage
KR101557812B1 (ko) N-웰 스위칭 회로
US5986489A (en) Slew rate control circuit for an integrated circuit
JP2000090689A (ja) アンチヒュ―ズのプログラミング回路
EP0718743A1 (en) Voltage reference circuit having a threshold voltage shift
EP0148722B1 (en) Zero power cmos redundancy circuit
JP3596637B2 (ja) 可調整電流源及びその制御方法
EP0718739B1 (en) Voltage reference circuit using an offset compensating current source
JP2000516064A (ja) 低出力装置用電源投入検出回路
US7852697B2 (en) Integrated circuit feature definition using one-time-programmable (OTP) memory
CN111585552A (zh) 输出驱动器电路
JPS6322387B2 (ja)
JP2000049291A (ja) 半導体装置のテスト回路
JP3671140B2 (ja) 電気・電子回路装置
JP2573468B2 (ja) デコード回路
US6353560B1 (en) Semiconductor memory device
JP2005252060A (ja) 半導体装置
JPH09319835A (ja) Icカード
US20080144350A1 (en) Voltage programming switch for one-time-programmable (otp) memories
GB2248352A (en) Suppressing power transients in a computer system bus