KR102637721B1 - 칩 형상 전자부품용 지그 - Google Patents
칩 형상 전자부품용 지그 Download PDFInfo
- Publication number
- KR102637721B1 KR102637721B1 KR1020227008874A KR20227008874A KR102637721B1 KR 102637721 B1 KR102637721 B1 KR 102637721B1 KR 1020227008874 A KR1020227008874 A KR 1020227008874A KR 20227008874 A KR20227008874 A KR 20227008874A KR 102637721 B1 KR102637721 B1 KR 102637721B1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- shaped electronic
- electronic components
- jig
- linear members
- Prior art date
Links
- 238000009423 ventilation Methods 0.000 claims abstract description 69
- 238000003860 storage Methods 0.000 claims abstract description 46
- 239000000919 ceramic Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000035699 permeability Effects 0.000 description 5
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- XECAHXYUAAWDEL-UHFFFAOYSA-N acrylonitrile butadiene styrene Chemical compound C=CC=C.C=CC#N.C=CC1=CC=CC=C1 XECAHXYUAAWDEL-UHFFFAOYSA-N 0.000 description 2
- 229920000122 acrylonitrile butadiene styrene Polymers 0.000 description 2
- 239000004676 acrylonitrile butadiene styrene Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- -1 polytetrafluoroethylene Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000011265 semifinished product Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/27—Work carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
- H01L21/67333—Trays for chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/0084—Containers and magazines for components, e.g. tube-like magazines
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mechanical Engineering (AREA)
- Packaging Frangible Articles (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
양호한 통기성을 가지며, 복수 단으로 겹쳐 쌓아도 통기성이 확보되는 칩 형상 전자부품용 지그를 제공한다.
X방향으로 연장되는 복수개의 X방향 선상 부재(X1~X5)와, Y방향으로 연장되는 복수개의 Y방향 선상 부재(Y1~Y6)를 포함하고, 이들 X방향 선상 부재와 Y방향 선상 부재에 의해, 복수개의 칩 수납부(13)가 구성된다. 칩 수납부(13)는 칩 형상 전자부품(12)을 받아들이기 위한 제1 개구(16)를 가진다. 칩 수납부(13)의 이웃하는 것 사이에 칩 형상 전자부품(12)을 받아들이는 것이 불가능한 제2 개구(18)를 가지는 통기 포켓(17)이 마련된다. 통기 포켓(17)은 칩 수납부(13)에 대하여 통기성을 가진다.
X방향으로 연장되는 복수개의 X방향 선상 부재(X1~X5)와, Y방향으로 연장되는 복수개의 Y방향 선상 부재(Y1~Y6)를 포함하고, 이들 X방향 선상 부재와 Y방향 선상 부재에 의해, 복수개의 칩 수납부(13)가 구성된다. 칩 수납부(13)는 칩 형상 전자부품(12)을 받아들이기 위한 제1 개구(16)를 가진다. 칩 수납부(13)의 이웃하는 것 사이에 칩 형상 전자부품(12)을 받아들이는 것이 불가능한 제2 개구(18)를 가지는 통기 포켓(17)이 마련된다. 통기 포켓(17)은 칩 수납부(13)에 대하여 통기성을 가진다.
Description
본 발명은 칩 형상 전자부품을 1개씩 수납하면서 유지하는 복수개의 칩 수납부를 가지는 칩 형상 전자부품용 지그에 관한 것으로, 특히, 칩 형상 전자부품용 지그의 형태에서의 개량에 관한 것이다.
본 발명에서 흥미 있는 칩 형상 전자부품용 지그가 예를 들면 일본 공개특허공보 특개2008-177188호(특허문헌 1)에 기재되어 있다. 특허문헌 1에 기재된 칩 형상 전자부품용 지그는 칩 형상 전자부품의 처리에 사용되는 지그이며, 지지 부재와, 수용 부재를 포함한다. 지지 부재는 금속 재료로 구성된다. 지지 부재는 전체적으로 평면 형상이며, 그 면 내에 다수개의 관통하는 칩 삽입 구멍을 가진다. 수용 부재는 금속 경선과 금속 위선을 짜 넣은 망상체(網狀體)이다. 수용 부재는 지지 부재의 일면에 접합되고, 칩 삽입 구멍의 개구면 내에 적어도 하나의 교차부를 존재하게 한다.
상기의 칩 형상 전자부품용 지그를 이용하여 복수개의 칩 형상 전자부품을 반응 가스로 처리할 때에는 칩 형상 전자부품용 지그에 형성된 복수개의 칩 삽입 구멍 각각에 칩 형상 전자부품이 1개씩 삽입된다. 칩 형상 전자부품용 지그의 수용 부재는 망상체로 이루어지기 때문에 통기성을 가진다. 따라서, 처리 공정에서 반응 가스는 칩 형상 전자부품의 주변으로 흘러 들어갈 수 있다.
그러나 처리 공정에서 복수개의 칩 형상 전자부품용 지그를 복수 단으로 겹쳐 쌓아서 사용하는 경우가 있다. 이 경우에는 칩 형상 전자부품을 수납하는 칩 삽입 구멍에 대한 통기성이 악화된다. 따라서, 통기성에 관해서는 이를 보다 향상시키기 위한 개량이 요구된다.
따라서, 본 발명의 목적은 통기성을 보다 향상시킬 수 있는 칩 형상 전자부품용 지그를 제공하고자 하는 것이다.
본 발명에 따른 칩 형상 전자부품용 지그는 X방향 및 Y방향을 서로 교차하는 방향으로 하면서 Z방향을 X방향 및 Y방향에 직교하는 방향으로 했을 때, 각각이 X방향으로 연장되는 복수개의 X방향 선상(線狀) 부재와, 각각이 Y방향으로 연장되는 복수개의 Y방향 선상 부재를 포함한다. 이들 복수개의 X방향 선상 부재와 복수개의 Y방향 선상 부재에 의해, 칩 형상 전자부품을 1개씩 수납하기 위한 것으로, X방향 및 Y방향 2방향으로 배열된 복수개의 칩 수납부가 구성된다.
각 칩 수납부는 칩 형상 전자부품을 받는 바닥벽부와, 바닥벽부로부터 Z방향으로 솟아오른 측벽부를 가지며, 측벽부는 바닥벽부와는 반대 측에서 칩 형상 전자부품을 칩 수납부에 받아들이는 제1 개구를 형성한다.
상기 제1 개구는 복수개의 X방향 선상 부재의 Y방향으로 이웃하는 것과 복수개의 Y방향 선상 부재의 X방향으로 이웃하는 것에 의해 규정되는 사각형 형상을 가진다.
상기 측벽부는 Z방향으로 배열된 복수개의 X방향 선상 부재 및 Z방향으로 배열된 복수개의 Y방향 선상 부재에 의해 형성된다.
상기 바닥벽부는 측벽부 내의 공간을 횡단하는 X방향 선상 부재 및 Y방향 선상 부재 중 적어도 하나에 의해 형성된다.
이와 같은 구성의 칩 형상 전자부품용 지그에서, 상술한 기술적 과제를 해결하기 위해, 칩 수납부의 이웃하는 것 사이에 칩 형상 전자부품을 받아들이는 것이 불가능한 제2 개구를 가지는 통기 포켓이 마련된 것을 특징으로 한다.
한편, 본 발명에 따른 칩 형상 전자부품용 지그에 의해 처리되는 칩 형상 전자부품은 완성된 칩 형상 전자부품에 한정되지 않고, 예를 들면 소성의 대상이 되는 미(未)소성의 칩 형상 전자부품과 같은 제조 도중의 반(半)제품으로서의 칩 형상 전자부품도 포함한다.
본 발명에 따르면, 칩 형상 전자부품용 지그에서 칩 수납부와는 달리 통기 포켓을 포함하므로, 통기 포켓에 의해 가스가 통과할 수 있는 공간을 보다 넓게 할 수 있다. 따라서, 처리 공정에서, 복수개의 칩 형상 전자부품용 지그를 복수 단으로 겹쳐 쌓아서 사용하는 경우이어도 복수개의 칩 형상 전자부품용 지그 전부에 걸쳐 양호한 통기성을 확보할 수 있다. 그 결과, 다수개의 칩 형상 전자부품을 고르게 단번에 처리하는 것이 가능해진다.
또한, 통기 포켓에 있는 제2 개구는 칩 형상 전자부품을 받아들일 수 없으므로, 잘못해서 통기 포켓에 칩 형상 전자부품이 끼이는 것을 방지할 수 있다.
도 1은 본 발명의 제1 실시형태에 의한 칩 형상 전자부품용 지그(11)를 모식적으로 나타내는 평면도이다.
도 2는 도 1에 나타낸 칩 형상 전자부품용 지그(11)의 일부를 확대하여 나타내는 정면도이고, 수납된 칩 형상 전자부품(12)을 함께 나타냈다.
도 3은 도 1에 나타낸 칩 형상 전자부품용 지그(11)의 일부를 확대하여 나타내는 평면도이고, 수납될 칩 형상 전자부품(12)을 점선으로 나타냈다.
도 4는 도 2에 나타낸 칩 형상 전자부품용 지그(11)의 비교예로서의 칩 형상 전자부품용 지그(11H)를 나타내는, 도 2에 상당하는 도면이다.
도 5는 도 1 내지 도 3에 나타낸 칩 형상 전자부품용 지그(11)를 복수 단으로 겹쳐 쌓은 상태를 모식적으로 나타내는 정면도이다.
도 6은 본 발명의 제2 실시형태에 의한 칩 형상 전자부품용 지그(11a)를 나타내는, 도 2에 상당하는 도면이다.
도 7은 본 발명의 제3 실시형태에 의한 칩 형상 전자부품용 지그(11b)를 나타내는, 도 2에 상당하는 도면이다.
도 8은 본 발명의 제4 실시형태에 의한 칩 형상 전자부품용 지그(11c)를 나타내는, 도 1에 상당하는 도면이다.
도 2는 도 1에 나타낸 칩 형상 전자부품용 지그(11)의 일부를 확대하여 나타내는 정면도이고, 수납된 칩 형상 전자부품(12)을 함께 나타냈다.
도 3은 도 1에 나타낸 칩 형상 전자부품용 지그(11)의 일부를 확대하여 나타내는 평면도이고, 수납될 칩 형상 전자부품(12)을 점선으로 나타냈다.
도 4는 도 2에 나타낸 칩 형상 전자부품용 지그(11)의 비교예로서의 칩 형상 전자부품용 지그(11H)를 나타내는, 도 2에 상당하는 도면이다.
도 5는 도 1 내지 도 3에 나타낸 칩 형상 전자부품용 지그(11)를 복수 단으로 겹쳐 쌓은 상태를 모식적으로 나타내는 정면도이다.
도 6은 본 발명의 제2 실시형태에 의한 칩 형상 전자부품용 지그(11a)를 나타내는, 도 2에 상당하는 도면이다.
도 7은 본 발명의 제3 실시형태에 의한 칩 형상 전자부품용 지그(11b)를 나타내는, 도 2에 상당하는 도면이다.
도 8은 본 발명의 제4 실시형태에 의한 칩 형상 전자부품용 지그(11c)를 나타내는, 도 1에 상당하는 도면이다.
도 1 내지 도 3을 참조하여 칩 형상 전자부품용 지그(11)의 기본적인 구성에 대해 설명한다. 설명에 임하여, X방향, Y방향 및 Z방향을 도 1 내지 도 3에 나타낸 바와 같이 정한다. X방향 및 Y방향은 서로 교차하고, Z방향은 X방향 및 Y방향에 직교한다. 한편, X방향 및 Y방향은 서로 직교하는 것이 바람직하다.
칩 형상 전자부품용 지그(11)는 X방향 및 Y방향에 평행한 층을 이루도록 배치되는 것으로, 서로 간격을 두면서 각각이 X방향으로 연장되는 복수개의 X방향 선상 부재(X1)를 포함한다. 칩 형상 전자부품용 지그(11)는 X방향 선상 부재(X1)의 경우와 동일한 양태로 배치된, 복수개의 X방향 선상 부재(X2), 복수개의 X방향 선상 부재(X3), 복수개의 X방향 선상 부재(X4) 및 복수개의 X방향 선상 부재(X5)를 포함한다.
또한, 칩 형상 전자부품용 지그(11)는 X방향 및 Y방향에 평행한 층을 이루도록 배치되는 것으로, 서로 간격을 두면서 각각이 Y방향으로 연장되는 복수개의 Y방향 선상 부재(Y1)를 포함한다. 칩 형상 전자부품용 지그(11)는 Y방향 선상 부재(Y1)의 경우와 동일한 양태로 배치된, 복수개의 Y방향 선상 부재(Y2), 복수개의 Y방향 선상 부재(Y3), 복수개의 Y방향 선상 부재(Y4), 복수개의 Y방향 선상 부재(Y5) 및 복수개의 Y방향 선상 부재(Y6)를 포함한다.
선상 부재(X1~X5) 각각 그리고 선상 부재(Y1~Y6) 각각에 대해, 이웃하는 것 사이의 간격, 예를 들면 X방향 선상 부재(X1)의 이웃하는 것 사이의 간격은 예를 들면 0.1㎜에서 5.0㎜의 범위로 선택된다.
복수개의 X방향 선상 부재(X1)와 복수개의 X방향 선상 부재(X2)와 복수개의 X방향 선상 부재(X3)와 복수개의 X방향 선상 부재(X4)와 복수개의 X방향 선상 부재(X5)는 도 2에 나타내는 바와 같이, 서로 다른 층을 이루도록 배치된다.
또한, 복수개의 Y방향 선상 부재(Y1)와 복수개의 Y방향 선상 부재(Y2)와 복수개의 Y방향 선상 부재(Y3)와 복수개의 Y방향 선상 부재(Y4)와 복수개의 Y방향 선상 부재(Y5)와 복수개의 Y방향 선상 부재(Y6)는 도 2에 나타내는 바와 같이, 서로 다른 층을 이루도록 배치된다. 복수개의 X방향 선상 부재(X1~X5)와 복수개의 Y방향 선상 부재(Y1~Y6)는 Z방향에서 교대로 배치된다.
도 2에 도시된 칩 형상 전자부품(12)을 1개씩 수납하기 위해, 복수개의 칩 수납부(13)가 상술한 복수개의 X방향 선상 부재(X1~X5)와 복수개의 Y방향 선상 부재(Y1~Y6)에 의해 구성된다. 복수개의 칩 수납부(13)는 도 1에 나타내는 바와 같이, X방향 및 Y방향 2방향으로 배열된다.
이 실시형태에서는 Y방향 선상 부재(Y1~Y6)에 대해 도 2에 나타내는 바와 같이, X방향 선상 부재(X1~X5) 및 Y방향 선상 부재(Y1~Y6)는 절단면이 원 형상인 봉재(棒材)의 형태를 가진다. 이로부터, 칩 수납부(13) 내의 칩 형상 전자부품(12)과 X방향 선상 부재(X1~X5) 및 Y방향 선상 부재(Y1~Y5)의 접촉 면적을 작게 할 수 있고, 칩 형상 전자부품(12)의 주변에서 가스를 원활하게 유통시킬 수 있다.
한편, 선상 부재(X1~X5 및 Y1~Y6)는 절단면이 원 형상인 봉재의 형태로서 도시되었는데, 절단면이 원 형상에 한정되지 않고, 예를 들면, 직사각형상, 타원상, 장원상, 반원상 또는 직사각형상 이외의 다각형상의 절단면을 가져도 된다. 또한, 복수개의 선상 부재(X1~X5 및 Y1~Y6)의 형태는 서로 동일해도 되고 달라도 된다.
칩 수납부(13) 각각은 칩 형상 전자부품(12)을 받는 바닥벽부(14)와, 바닥벽부(14)로부터 Z방향으로 솟아오른 측벽부(15)를 가지며, 측벽부(15)는 바닥벽부(14)와는 반대 측에서 칩 형상 전자부품(12)을 칩 수납부(13)에 받아들이는 제1 개구(16)를 형성한다.
제1 개구(16)는 도 3에 나타내는 바와 같이, 복수개의 X방향 선상 부재(X1)의 Y방향으로 이웃하는 것과 복수개의 Y방향 선상 부재(Y1)의 X방향으로 이웃하는 것에 의해 규정되는 사각형 형상을 가진다. 이 실시형태에서는 제1 개구(16)는 정방형 형상을 가진다.
제1 개구(16)의 크기는 칩 형상 전자부품(12)이 1개씩 수납되도록 선택된다. 보다 구체적으로는 제1 개구(16)는 칩 형상 전자부품(12)의 특정 단면(端面)을 받아들이지만, 상기 단면 이외의 단면을 받아들일 수 없는 크기이며, 칩 형상 전자부품(12)의 단면을 2개분 받아들이지 않는 크기로 설정된다.
측벽부(15)는 도 2에 나타내는 바와 같이, Z방향으로 배열된 복수개의 X방향 선상 부재(X1~X4)와, Z방향으로 배열된 복수개의 Y방향 선상 부재(Y1~Y5)에 의해 형성된다.
바닥벽부(14)는 도 3에서 제1 개구(16)를 통해 보이는 바와 같이, 최하층의 X방향 선상 부재(X5) 중 측벽부(15) 내의 공간을 횡단하는 것과, 최하층의 Y방향 선상 부재(Y6) 중 측벽부(15) 내의 공간을 횡단하는 것에 의해 형성된다. 측벽부(15) 내의 공간을 횡단하는 X방향 선상 부재(X5) 및 측벽부(15) 내의 공간을 횡단하는 Y방향 선상 부재(Y6)는 어느 하나가 생략되어도 된다. 이로써, 바닥벽부(14)에 마련된 관통 구멍은 칩 수납부(13)에 수납된 칩 형상 전자부품(12)의 통과를 금지하는 크기, 형상 및 배치 중 적어도 하나를 가지는 것이 된다.
한편, 바닥벽부(14)는 X방향 선상 부재(X5) 및 Y방향 선상 부재(Y6) 대신에, 통기성을 저해하지 않는 범위에서 자유로운 형상의 부재로 구성될 수 있다. 예를 들면, 바닥벽부(14)는, X방향 및 Y방향에 평행한 면을 따라 배치되고 X방향과도 Y방향과도 다른 방향으로 연장되며 서로 간격을 둔 평행한 복수개의 선상 부재에 의해 구성될 수 있다. 혹은 바닥벽부(14)는 복수개의 관통 구멍이 형성된 판상 부재에 의해 구성될 수 있다. 단, 이들에서도 바닥벽부(14)에 마련된 관통 구멍은 칩 수납부(13)에 수납된 칩 형상 전자부품(12)의 통과를 금지하는 크기, 형상 및 배치 중 적어도 하나를 가지는 것일 필요가 있다.
X방향 선상 부재(X1~X5) 및 Y방향 선상 부재(Y1~Y6)는 예를 들면, SiC, 지르코니아, 이트리아 안정화 지르코니아, 알루미나 혹은 멀라이트 등의 세라믹, 니켈, 알루미늄, 인코넬(등록상표) 혹은 스테인리스강 등의 금속, 폴리테트라플루오로에틸렌, 폴리프로필렌, 아크릴 수지, ABS(Acrylonitrile butadiene styrene) 라이크 수지 혹은 기타 내열 수지 등의 수지 재료, 카본, 또는 금속과 세라믹으로 이루어지는 복합재료로 구성될 수 있다.
X방향 선상 부재(X1~X5) 및 Y방향 선상 부재(Y1~Y6) 각각의 선 지름은 예를 들면 0.1㎜ 이상이면서 2.0㎜ 이하이다. 이들 선상 부재(X1~X5 및 Y1~Y6)의 선지름은 이 실시형태에서는 서로 동일하지만, 서로 달라도 된다.
이 실시형태에서는 X방향 선상 부재(X1~X5) 및 Y방향 선상 부재(Y1~Y6)는 세라믹으로 구성된다. 따라서, X방향 선상 부재(X1~X5) 및 Y방향 선상 부재(Y1~Y6) 각각의 서로에 접하는 것들의 접합은 바람직하게는 소결에 의해 달성된다.
또한, X방향 선상 부재(X1~X5) 및 Y방향 선상 부재(Y1~Y6) 각각의 표면은 SiC, 지르코니아, 이트리아, 이트리아 안정화 지르코니아, 알루미나 혹은 멀라이트 등의 세라믹, 또는 니켈 등의 금속에 의해 추가로 코팅되어도 된다.
상술한 바와 같은 기본적 구성을 포함하는 칩 형상 전자부품용 지그(11)는 이하와 같은 특징적 구성을 포함한다.
칩 수납부(13)의 이웃하는 것 사이에 적어도 하나의 통기 포켓(17)이 마련된다. 통기 포켓(17)은 칩 형상 전자부품(12)을 받아들이는 것이 불가능한 크기 및 형상 중 적어도 하나를 가지는 제2 개구(18)를 포함한다.
이 실시형태에서는 통기 포켓(17)은 칩 수납부(13)의 X방향으로 이웃하는 것 사이에 마련된다. 바람직하게는 도 1에 나타내는 바와 같이, 통기 포켓(17)은 모든 칩 수납부(13)의 X방향으로 이웃하는 것 사이에 마련된다.
상기의 구성에 따르면, 칩 수납부(13)와 통기 포켓(17)은 Y방향 선상 부재(Y1~Y6)에 의해 구획되고, 이들 Y방향 선상 부재(Y1~Y6)의 이웃하는 것 사이에는 X방향 선상 부재(X1~X5) 중 어느 하나가 개재하여 공간을 형성한다. 따라서, 통기 포켓(17)은 칩 수납부(13)에 대하여 통기성을 가진다.
제2 개구(18)는 도 3에 나타내는 바와 같이, 복수개의 X방향 선상 부재(X1)의 Y방향으로 이웃하는 것과 복수개의 Y방향 선상 부재(Y1)의 X방향으로 이웃하는 것에 의해 규정되는 사각형 형상을 가진다. 이 실시형태에서는 제2 개구(18)를 규정하는, Y방향 선상 부재(Y1)의 X방향으로 이웃하는 것 사이의 간격(S1)(도 2 및 도 3 참조)이 칩 형상 전자부품(12)의 통과를 금지하는 크기로 선택된다. 보다 구체적으로는 이 실시형태에서는 제2 개구(18)를 규정하는, Y방향 선상 부재(Y1)의 X방향으로 이웃하는 것의 배치 피치(P2)는, 제1 개구(16)를 규정하는, Y방향 선상 부재(Y1)의 X방향으로 이웃하는 것의 배치 피치(P1)보다 짧게 설정된다. 이로써, 제2 개구(18)는 칩 형상 전자부품(12) 중 어느 단면도 받아들일 수 없는 크기 및 형상 중 적어도 하나를 가지는 구성으로 되어 있다.
따라서, 이 실시형태에서는 칩 수납부(13)에서의 제1 개구(16)는 정방형 형상을 가지지만, 통기 포켓(17)에서의 제2 개구(18)는 장방형(정방형을 포함하지 않음) 형상을 가진다는 특징도 있다.
한편, 상기 실시형태의 변형예로서, 통기 포켓(17)은 칩 수납부(13)의 Y방향으로 이웃하는 것 사이에 마련되어도 된다. 이 경우에는 제2 개구(18)를 규정하는, X방향 선상 부재(X1)의 Y방향으로 이웃하는 것 사이의 간격이 칩 형상 전자부품(12)의 통과를 금지하는 크기로 선택된다.
도 4는 도 2에 상당하는 도면이며, 상술한 칩 형상 전자부품용 지그(11)의 비교예를 나타낸다. 도 4에서, 도 2에 나타낸 요소에 상당하는 요소에는 동일한 참조 부호를 붙이고, 중복되는 설명을 생략한다.
도 4에 나타낸 칩 형상 전자부품용 지그(11H)는 통기 포켓을 포함하지 않는다. 즉, 복수개의 칩 수납부(13)의 이웃하는 것은 Z방향으로 배열된 X방향 선상 부재(X1~X5) 및 Y방향 선상 부재(Y1~Y6)를 개재할 뿐이다. 따라서, 도 2에 나타낸 칩 형상 전자부품용 지그(11)와 비교하면, 도 4에 나타낸 칩 형상 전자부품용 지그(11H)는 통기 포켓을 포함하지 않는 점에서 통기성이 떨어진다.
도 5에는 도 1 내지 도 3을 참조하여 설명한 칩 형상 전자부품용 지그(11)를 복수 단으로 겹쳐 쌓은 상태가 모식적으로 나타나있다. 도 5로부터 알 수 있는 바와 같이, 통기 포켓(17)에 의해, 복수 단으로 겹쳐 쌓은 복수개의 칩 형상 전자부품용 지그(11) 전부에 걸쳐 양호한 통기성을 확보할 수 있다.
따라서, 다수개의 칩 형상 전자부품(12)을 고르게 단번에 처리하는 것이 가능해진다.
도 6은 본 발명의 제2 실시형태에 의한 칩 형상 전자부품용 지그(11a)를 나타내는, 도 2에 상당하는 도면이다. 도 6에서, 도 2에 나타낸 요소에 상당하는 요소에는 동일한 참조 부호를 붙이고, 중복되는 설명을 생략한다.
도 6에 나타낸 칩 형상 전자부품용 지그(11a)에서는 전술한 칩 형상 전자부품용 지그(11)의 경우와 마찬가지로 통기 포켓(17a)이 칩 수납부(13)의 X방향으로 이웃하는 것 사이에 마련되지만, 통기 포켓(17a)은 칩 수납부(13)와 동일한 용적을 가진다. 통기 포켓(17a)에서 제2 개구(18a)는 2개의 X방향 선상 부재(X1)와 2개의 Y방향 선상 부재(Y1)에 의해 규정되는 사각형 형상을, 칩 형상 전자부품(12)의 통과를 금지하는 크기가 되도록, 또 다른 Y방향 선상 부재(Ya)에 의해 복수 부분, 예를 들면 2개의 부분으로 분할된 형태를 가진다.
한편, 통기 포켓(17a)에서, 제2 개구(18a)가 가지는 사각형 형상을 칩 형상 전자부품(12)의 통과를 금지하는 크기가 되도록, 복수 부분으로 분할하기 위해, 상술한 실시형태에서는 또 다른 Y방향 선상 부재(Ya)가 배치된다. 한편, 통기 포켓이 칩 수납부의 Y방향으로 이웃하는 것 사이에 마련되는 경우에는 제2 개구를 분할하기 위해, 또 다른 X방향 선상 부재가 배치된다.
그 밖에, 임의의 부재로 제2 개구(18a)가 분할되어도 된다. 예를 들면, X방향 및 Y방향으로 평행한 면을 따라 배치되고, X방향과도 Y방향과도 다른 방향으로 연장되며, 서로 간격을 두고 평행하게 연장되는 복수개의 선상 부재에 의해, 제2 개구(18a)가 분할되어도 된다. 혹은, 제2 개구(18a) 각각에 대하여 개별적으로 선상 부재가 배치되고, 이로써, 제2 개구(18a)가 분할되어도 된다.
또한, 도 6에 나타낸 실시형태에서는 통기 포켓(17a)은 칩 수납부(13)와 동일한 용적을 가진다. 그러나 이 구성은 본질적인 것이 아니며, 통기 포켓(17a)은 칩 수납부(13)와는 다른 용적을 가져도 된다.
도 7은 본 발명의 제3 실시형태에 의한 칩 형상 전자부품용 지그(11b)를 나타내는, 도 2에 상당하는 도면이다. 도 7에서 도 2에 나타내는 요소에 상당하는 요소에는 동일한 참조 부호를 붙이고, 중복되는 설명을 생략한다.
도 7에 나타낸 칩 형상 전자부품용 지그(11b)에서는 도 6에 나타낸 칩 형상 전자부품용 지그(11a)의 경우와 마찬가지로, 통기 포켓(17b)이, 칩 수납부(13)의 X방향으로 이웃하는 것 사이에 마련되면서 칩 수납부(13)와 동일한 용적을 가진다. 또한, 도 7에 나타낸 칩 형상 전자부품용 지그(11b)에서는 도 2에 나타낸 칩 형상 전자부품용 지그(11)의 경우와 마찬가지로, 통기 포켓(17b)에서의 제2 개구(18b)는 복수개의 X방향 선상 부재(X1)의 Y방향으로 이웃하는 것과 복수개의 Y방향 선상 부재(Y1)의 X방향으로 이웃하는 것에 의해 규정되는 사각형 형상을 가진다.
또한, 제2 개구(18b)를 규정하는, Y방향 선상 부재(Y1)의 X방향으로 이웃하는 것 사이의 간격(S2)은 칩 형상 전자부품(12)의 통과를 금지하는 크기로 선택되는 것에 대해서는 도 2에 나타낸 칩 형상 전자부품용 지그(11)의 경우와 마찬가지이다. 그러나 이것을 실현하기 위한 구성이 도 2에 나타낸 칩 형상 전자부품용 지그(11)의 경우와는 다르다.
도 7에 나타낸 칩 형상 전자부품용 지그(11b)에서는 통기 포켓(17b)에서의 제2 개구(18b)를 규정하는, Y방향 선상 부재(Y1)의 X방향으로 이웃하는 것 중 적어도 하나는 다른 Y방향 선상 부재(Y2~Y6)보다 굵게 설정되고, 제2 개구(18b)를 좁히도록 내밀어서 마련된다. 도시된 실시형태에서는 제2 개구(18b)를 규정하는, Y방향 선상 부재(Y1)의 X방향으로 이웃하는 것의 양쪽이 다른 Y방향 선상 부재(Y2~Y6)보다 굵게 설정된다.
한편, 상기 실시형태의 변형예로서, 통기 포켓(17)이 칩 수납부(13)의 Y방향으로 이웃하는 것 사이에 마련되는 경우에는 제2 개구(18)를 규정하는, X방향 선상 부재(X1)의 Y방향으로 이웃하는 것 중 적어도 하나가 다른 X방향 선상 부재(X2~X5)보다 굵게 설정된다.
또한, 제2 개구(18b)를 규정하는 선상 부재는 절단면 형상이 다른 선상 부재와 동일해도 되고 달라도 된다. 제2 개구(18b)를 규정하는 선상 부재는 예를 들면, 직사각형상, 타원상, 장원상, 반원상 또는 직사각형상 이외의 다각형상의 절단면을 가져도 된다. 도 7에 나타낸 칩 형상 전자부품용 지그(11b)에서는 Y방향 선상 부재(Y1)의 폭에 맞춰, 두께도 다른 Y방향 선상 부재(Y2~Y6)보다 크게 설정되는데, Y방향 선상 부재(Y1)의 절단면 형상을 다른 Y방향 선상 부재(Y2~Y6)의 절단면 형상과 다르게 함으로써, Y방향 선상 부재(Y1)의 두께를 다른 Y방향 선상 부재(Y2~Y6)의 두께와 동등하거나 그보다도 작게 해도 된다.
도 8은 본 발명의 제4 실시형태에 의한 칩 형상 전자부품용 지그(11c)를 나타내는, 도 1에 상당하는 도면이다. 도 8에서 도 1에 나타낸 요소에 상당하는 요소에는 동일한 참조 부호를 붙이고, 중복되는 설명을 생략한다.
도 8에 나타낸 칩 형상 전자부품용 지그(11c)에서는 제1 통기 포켓(17c)이 칩 수납부(13)의 X방향으로 이웃하는 것 사이에 마련됨과 함께, 제2 통기 포켓(17d)이 칩 수납부(13)의 Y방향으로 이웃하는 것 사이에 마련된다. 또한, 바람직하게는 제1 통기 포켓(17c)은 모든 칩 수납부(13)의 X방향으로 이웃하는 것 사이에 마련되며, 제2 통기 포켓(17d)은 모든 칩 수납부(13)의 Y방향으로 이웃하는 것 사이에 마련된다. 제1 통기 포켓(17c)에 더하여, 제2 통기 포켓(17d)이 마련되면, 통기성의 추가적인 향상에 기여한다.
또한, 도 8에 나타낸 칩 형상 전자부품용 지그(11c)에서는 제1 통기 포켓(17c)의 Y방향으로 이웃하는 것 사이이며, 제2 통기 포켓(17d)의 X방향으로 이웃하는 것 사이에 제3 통기 포켓(17e)이 마련된다. 이와 같은 제3 통기 포켓(17e)의 부가는 통기성의 향상에 한층 기여한다.
한편, 제1 통기 포켓(17c), 제2 통기 포켓(17d) 및 제3 통기 포켓(17e)의 개구는 본 발명의 제1 내지 제3 실시형태에서의 제2 개구(18, 18a, 18b) 중 적어도 하나에서 채용된 구성을 가진다. 제3 통기 포켓(17e)의 개구는 칩 형상 전자부품(12) 중 어느 단면도 받아들일 수 없는 크기 및 형상 중 적어도 하나를 가지는 구성이면, 정방형이어도 된다.
이상, 본 발명을 도시한 실시형태에 관련하여 설명했는데, 본 발명의 범위 내에서 다양한 변형이 가능하다.
도시된 실시형태에서는 통기 포켓은 모든 칩 수납부의 X방향 또는 Y방향으로 이웃하는 것 사이에 마련되었지만, 일부의 칩 수납부의 X방향 또는 Y방향으로 이웃하는 것 사이에만 마련되어도 된다.
X방향 선상 부재 및 Y방향 선상 부재의 Y방향 및 X방향에서의 배열 수는 요구되는 칩 수납부의 수에 따라 임의로 변경할 수 있다. 또한, X방향 선상 부재 및 Y방향 선상 부재의 Z방향에서의 배열 수는 칩 수납부의 요구되는 깊이에 따라 임의로 변경할 수 있다.
본 발명에 따른 칩 형상 전자부품용 지그는 칩 형상 전자부품의 제조를 위한 소성 공정에서 사용되는 것 외에 도금 공정 등에서도 사용할 수 있다.
습식 도금 공정에서 사용되는 경우, 칩 형상 전자부품용 지그에는 통액성이 요구되기 때문에, 본 명세서에서 사용된 "통기성" 및 "통기 포켓"의 용어는 각각 "통액성" 및 "통액 포켓"으로 치환된다.
한편, 본 명세서에 기재된 각 실시형태는 예시적인 것이며, 다른 실시형태 간에 구성의 부분적인 치환 또는 조합이 가능하다.
X1~X5: X방향 선상 부재
Y1~Y6: Y방향 선상 부재
S1, S2: 간격
P1, P2: 배치 피치
11, 11a, 11b, 11c: 칩 형상 전자부품용 지그
12: 칩 형상 전자부품
13: 칩 수납부
14: 바닥벽부
15: 측벽부
16: 제1 개구
17, 17a, 17b, 17c, 17d, 17e: 통기 포켓
18, 18a, 18b: 제2 개구
Y1~Y6: Y방향 선상 부재
S1, S2: 간격
P1, P2: 배치 피치
11, 11a, 11b, 11c: 칩 형상 전자부품용 지그
12: 칩 형상 전자부품
13: 칩 수납부
14: 바닥벽부
15: 측벽부
16: 제1 개구
17, 17a, 17b, 17c, 17d, 17e: 통기 포켓
18, 18a, 18b: 제2 개구
Claims (15)
- X방향 및 Y방향을 서로 교차하는 방향으로 하면서 Z방향을 X방향 및 Y방향에 직교하는 방향으로 했을 때,
각각이 X방향으로 연장되는 복수개의 X방향 선상(線狀) 부재와, 각각이 Y방향으로 연장되는 복수개의 Y방향 선상 부재를 포함하고,
상기 복수개의 X방향 선상 부재와 상기 복수개의 Y방향 선상 부재에 의해, 칩 형상 전자부품을 1개씩 수납하기 위한 것으로, X방향 및 Y방향 2방향으로 배열된 복수개의 칩 수납부가 구성되며,
각 상기 칩 수납부는 칩 형상 전자부품을 받는 바닥벽부와, 상기 바닥벽부로부터 Z방향으로 솟아 오른 측벽부를 가지며,
상기 측벽부는 상기 바닥벽부와는 반대 측에서 칩 형상 전자부품을 상기 칩 수납부에 받아들이는 제1 개구를 형성하고,
상기 제1 개구는 복수개의 상기 X방향 선상 부재의 Y방향으로 이웃하는 것과 복수개의 상기 Y방향 선상 부재의 X방향으로 이웃하는 것에 의해 규정되는 사각형 형상을 가지며,
상기 측벽부는 Z방향으로 배열된 복수개의 상기 X방향 선상 부재 및 Z방향으로 배열된 복수개의 상기 Y방향 선상 부재에 의해 형성되고,
상기 바닥벽부는 상기 측벽부 내의 공간을 횡단하는 상기 X방향 선상 부재 및 상기 Y방향 선상 부재 중 적어도 하나에 의해 형성된, 칩 형상 전자부품용 지그로서,
상기 칩 수납부의 이웃하는 것 사이에 칩 형상 전자부품을 받아들이는 것이 불가능한 제2 개구를 가지는 통기 포켓이 마련되는, 칩 형상 전자부품용 지그. - 제1항에 있어서,
X방향 및 Y방향은 서로 직교하는, 칩 형상 전자부품용 지그. - 제1항에 있어서,
상기 제2 개구는 복수개의 상기 X방향 선상 부재의 Y방향으로 이웃하는 것과 복수개의 상기 Y방향 선상 부재의 X방향으로 이웃하는 것에 의해 규정되는 사각형 형상을 가지며, 상기 제2 개구를 규정하는, 상기 X방향 선상 부재의 Y방향으로 이웃하는 것 사이의 간격 또는 상기 Y방향 선상 부재의 X방향으로 이웃하는 것 사이의 간격은 칩 형상 전자부품의 통과를 금지하는 크기로 선택되는, 칩 형상 전자부품용 지그. - 제3항에 있어서,
상기 제2 개구를 규정하는, 상기 X방향 선상 부재의 Y방향으로 이웃하는 것의 배치 피치 또는 상기 Y방향 선상 부재의 X방향으로 이웃하는 것의 배치 피치는, 상기 제1 개구를 규정하는, 상기 X방향 선상 부재의 Y방향으로 이웃하는 것의 배치 피치 또는 상기 Y방향 선상 부재의 X방향으로 이웃하는 것의 배치 피치보다 짧은, 칩 형상 전자부품용 지그. - 제3항에 있어서,
상기 제2 개구를 규정하는, 상기 X방향 선상 부재의 Y방향으로 이웃하는 것 중 적어도 하나 또는 상기 Y방향 선상 부재의 X방향으로 이웃하는 것 중 적어도 하나는, 다른 상기 X방향 선상 부재 또는 다른 상기 Y방향 선상 부재보다 굵게 설정되는, 칩 형상 전자부품용 지그. - 제1항 내지 제5항 중 어느 한 항에 있어서,
상기 제1 개구는 정방형 형상을 가지며, 상기 제2 개구는 장방형 형상을 가지는, 칩 형상 전자부품용 지그. - 제1항 또는 제2항에 있어서,
상기 제2 개구는 2개의 상기 X방향 선상 부재와 2개의 상기 Y방향 선상 부재에 의해 규정되는 사각형 형상을, 칩 형상 전자부품의 통과를 금지하는 크기가 되도록, 또 다른 상기 X방향 선상 부재 또는 또 다른 상기 Y방향 선상 부재에 의해 복수 부분으로 분할된 형태를 가지는, 칩 형상 전자부품용 지그. - 제1항 내지 제5항 중 어느 한 항에 있어서,
상기 통기 포켓은 상기 칩 수납부의 X방향으로 이웃하는 것 사이에 마련되는, 칩 형상 전자부품용 지그. - 제8항에 있어서,
상기 통기 포켓은 모든 상기 칩 수납부의 X방향으로 이웃하는 것 사이에 마련되는, 칩 형상 전자부품용 지그. - 제1항 내지 제5항 중 어느 한 항에 있어서,
상기 통기 포켓은 상기 칩 수납부의 Y방향으로 이웃하는 것 사이에 마련되는, 칩 형상 전자부품용 지그. - 제10항에 있어서,
상기 통기 포켓은 모든 상기 칩 수납부의 Y방향으로 이웃하는 것 사이에 마련되는, 칩 형상 전자부품용 지그. - 제1항 내지 제5항 중 어느 한 항에 있어서,
상기 통기 포켓은 모든 상기 칩 수납부의 X방향으로 이웃하는 것 사이에 마련된 제1 통기 포켓, 및 모든 상기 칩 수납부의 Y방향으로 이웃하는 것 사이에 마련된 제2 통기 포켓을 포함하는, 칩 형상 전자부품용 지그. - 제12항에 있어서,
상기 통기 포켓은 상기 제1 통기 포켓의 Y방향으로 이웃하는 것 사이이며, 상기 제2 통기 포켓의 X방향으로 이웃하는 것 사이에 마련된 제3 통기 포켓을 추가로 포함하는, 칩 형상 전자부품용 지그. - 제1항 내지 제5항 중 어느 한 항에 있어서,
상기 X방향 선상 부재 및 상기 Y방향 선상 부재는 세라믹으로 이루어지는, 칩 형상 전자부품용 지그. - 제1항 내지 제5항 중 어느 한 항에 있어서,
상기 X방향 선상 부재 및 상기 Y방향 선상 부재는 절단면이 원형상인, 칩 형상 전자부품용 지그.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2019-191597 | 2019-10-19 | ||
| JP2019191597 | 2019-10-19 | ||
| PCT/JP2020/038224 WO2021075357A1 (ja) | 2019-10-19 | 2020-10-09 | チップ状電子部品用ジグ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220047840A KR20220047840A (ko) | 2022-04-19 |
| KR102637721B1 true KR102637721B1 (ko) | 2024-02-19 |
Family
ID=75537450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020227008874A KR102637721B1 (ko) | 2019-10-19 | 2020-10-09 | 칩 형상 전자부품용 지그 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP7226579B2 (ko) |
| KR (1) | KR102637721B1 (ko) |
| CN (1) | CN114502325A (ko) |
| WO (1) | WO2021075357A1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050072715A1 (en) | 2003-10-06 | 2005-04-07 | Pylant James D. | Self aligning tray and carrier apparatus |
| KR100573867B1 (ko) | 1997-07-10 | 2006-04-26 | 테라다인 인코퍼레이티드 | 반도체 캐리어 및 디바이스를 위한 열전달 향상기구 |
| US20070256958A1 (en) | 2007-04-30 | 2007-11-08 | Peak Plastic And Metal Products (Int'l) Ltd. | Reinforced tray for delicate devices |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3073770A (en) * | 1961-04-24 | 1963-01-15 | Bell Telephone Labor Inc | Mullite synthesis |
| CN2358983Y (zh) * | 1998-12-01 | 2000-01-19 | 唐甦 | 网状陶瓷载体 |
| US6264037B1 (en) * | 2000-04-27 | 2001-07-24 | R. H. Murphy Co., Inc. | Tray for ball grid array integrated circuit |
| JP2001326135A (ja) * | 2000-05-16 | 2001-11-22 | Taiyo Yuden Co Ltd | 積層型電子部品の製造方法及び装置 |
| JP4595199B2 (ja) * | 2000-12-19 | 2010-12-08 | 株式会社村田製作所 | 多層セラミック基板の製造方法 |
| JP3629007B2 (ja) * | 2001-06-21 | 2005-03-16 | Ｔｄｋ株式会社 | セラミック電子部品の端子電極焼付方法及び装置 |
| US6868970B2 (en) * | 2003-04-16 | 2005-03-22 | Illinois Tool Works Inc. | Stackable tray for integrated circuits with corner support elements and lateral support elements forming matrix tray capture system |
| JP4692755B2 (ja) * | 2005-03-28 | 2011-06-01 | Ｔｄｋ株式会社 | チップ状電子部品用治具 |
| JP4737440B2 (ja) * | 2007-01-16 | 2011-08-03 | Ｔｄｋ株式会社 | チップ状電子部品用冶具 |
| KR100878859B1 (ko) * | 2007-11-27 | 2009-01-15 | 주식회사 아크로이엔지 | 세라믹제품 소성용 세라믹코팅 니켈 메쉬 받침대 및 그제조방법 |
| JP2011052909A (ja) * | 2009-09-02 | 2011-03-17 | Ngk Insulators Ltd | セラミック焼成用窯道具板 |
| US9206086B2 (en) * | 2012-04-18 | 2015-12-08 | Nitto Denko Corporation | Method and apparatus for sintering flat ceramics |
| JP2012144433A (ja) * | 2012-04-20 | 2012-08-02 | Tdk Corp | 脱脂用治具 |
| CN203830731U (zh) * | 2014-04-03 | 2014-09-17 | 浙江科扬新材料科技有限公司 | 纳米金属陶瓷复合粉体制备设备 |
| CN205747995U (zh) * | 2016-05-16 | 2016-11-30 | 青岛冠鼎贸易有限公司 | 陶瓷材料电子元器件烧结用承烧板 |
| CN107344865A (zh) * | 2017-06-15 | 2017-11-14 | 上海极率科技有限公司 | 热传导各向异性陶瓷材料的制备方法 |
| CN107382284A (zh) * | 2017-06-28 | 2017-11-24 | 中国电子科技集团公司第五十五研究所 | 一种高温共烧氧化铝陶瓷的烧结方法 |
| CN207407698U (zh) * | 2017-08-30 | 2018-05-25 | 青岛冠鼎贸易有限公司 | 用于烧结陶瓷材料电子元器件的承烧板 |
| JP6462102B2 (ja) * | 2017-12-11 | 2019-01-30 | 三井金属鉱業株式会社 | セラミックス格子体 |
| JP2021089920A (ja) * | 2019-12-03 | 2021-06-10 | 株式会社村田製作所 | チップ状電子部品用ジグ |
-
2020
- 2020-10-09 JP JP2021552362A patent/JP7226579B2/ja active Active
- 2020-10-09 KR KR1020227008874A patent/KR102637721B1/ko active IP Right Grant
- 2020-10-09 CN CN202080070177.2A patent/CN114502325A/zh active Pending
- 2020-10-09 WO PCT/JP2020/038224 patent/WO2021075357A1/ja active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100573867B1 (ko) | 1997-07-10 | 2006-04-26 | 테라다인 인코퍼레이티드 | 반도체 캐리어 및 디바이스를 위한 열전달 향상기구 |
| US20050072715A1 (en) | 2003-10-06 | 2005-04-07 | Pylant James D. | Self aligning tray and carrier apparatus |
| US20070256958A1 (en) | 2007-04-30 | 2007-11-08 | Peak Plastic And Metal Products (Int'l) Ltd. | Reinforced tray for delicate devices |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20220047840A (ko) | 2022-04-19 |
| WO2021075357A1 (ja) | 2021-04-22 |
| JP7226579B2 (ja) | 2023-02-21 |
| CN114502325A (zh) | 2022-05-13 |
| JPWO2021075357A1 (ko) | 2021-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9643288B2 (en) | Heat exchange reactor using thin plate provided with flow path therein and method of manufacturing the same | |
| JP5059959B1 (ja) | ランドを有するプリント配線板 | |
| KR102554646B1 (ko) | 칩형상 전자부품용 지그 | |
| KR20140013067A (ko) | 배선기판, 다수개 취득 배선기판, 및 그 제조방법 | |
| KR102637721B1 (ko) | 칩 형상 전자부품용 지그 | |
| JP2017073494A (ja) | 積層コイル部品 | |
| JP2009119447A (ja) | 積層多孔構造体 | |
| JP4737440B2 (ja) | チップ状電子部品用冶具 | |
| JP2021089920A (ja) | チップ状電子部品用ジグ | |
| US9894759B2 (en) | Shaped substrate with arrangement of solid state light sources | |
| CN114207372A (zh) | 烧成用架及烧成用夹具 | |
| CN114503230B (zh) | 片状电子部件用设置器 | |
| JP2021068771A (ja) | チップ状電子部品用ジグ | |
| US10648708B2 (en) | Thermoelectric module | |
| WO2014174690A1 (ja) | フィルター用リテーナ及びそれを用いたフィルター | |
| KR20220027240A (ko) | 칩형상 전자부품용 지그 | |
| JP2021068769A (ja) | チップ状電子部品用ジグ | |
| JP2021068770A (ja) | チップ状電子部品用ジグ | |
| JP2021089921A (ja) | チップ状電子部品用ジグ | |
| JP2021068768A (ja) | チップ状電子部品用ジグ | |
| JP6152895B2 (ja) | 焼成用治具 | |
| JP6759302B2 (ja) | 発熱体の冷却システム | |
| JP3692920B2 (ja) | 部品選別方法、部品選別治具及び部品選別装置 | |
| JP2009079551A (ja) | 遮熱板 | |
| JP2021068767A (ja) | チップ状電子部品用ジグ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |