KR102465577B1 - 표시 장치 - Google Patents
표시 장치 Download PDFInfo
- Publication number
- KR102465577B1 KR102465577B1 KR1020220029745A KR20220029745A KR102465577B1 KR 102465577 B1 KR102465577 B1 KR 102465577B1 KR 1020220029745 A KR1020220029745 A KR 1020220029745A KR 20220029745 A KR20220029745 A KR 20220029745A KR 102465577 B1 KR102465577 B1 KR 102465577B1
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- transistor
- signal
- circuit
- gate
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 abstract description 290
- 230000002829 reductive effect Effects 0.000 abstract description 51
- 239000010410 layer Substances 0.000 description 284
- 238000010586 diagram Methods 0.000 description 93
- 239000000758 substrate Substances 0.000 description 62
- 239000010408 film Substances 0.000 description 47
- 101000739577 Homo sapiens Selenocysteine-specific elongation factor Proteins 0.000 description 42
- 102100037498 Selenocysteine-specific elongation factor Human genes 0.000 description 42
- 239000004973 liquid crystal related substance Substances 0.000 description 35
- 230000006866 deterioration Effects 0.000 description 32
- 239000003990 capacitor Substances 0.000 description 30
- 230000008859 change Effects 0.000 description 27
- 229910044991 metal oxide Inorganic materials 0.000 description 22
- 150000004706 metal oxides Chemical group 0.000 description 22
- 230000003247 decreasing effect Effects 0.000 description 21
- 239000000463 material Substances 0.000 description 20
- 238000007667 floating Methods 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 14
- 229910007541 Zn O Inorganic materials 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000013078 crystal Substances 0.000 description 9
- 239000012535 impurity Substances 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 8
- 150000001875 compounds Chemical class 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 101100392125 Caenorhabditis elegans gck-1 gene Proteins 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000004088 simulation Methods 0.000 description 7
- 230000005669 field effect Effects 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- 239000002071 nanotube Substances 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000006378 damage Effects 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000011572 manganese Substances 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 229910019092 Mg-O Inorganic materials 0.000 description 3
- 229910019395 Mg—O Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 230000033001 locomotion Effects 0.000 description 3
- 229910052748 manganese Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000010955 niobium Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- -1 polyethylene terephthalate Polymers 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910020923 Sn-O Inorganic materials 0.000 description 2
- ZGUQGPFMMTZGBQ-UHFFFAOYSA-N [Al].[Al].[Zr] Chemical compound [Al].[Al].[Zr] ZGUQGPFMMTZGBQ-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- HIPVTVNIGFETDW-UHFFFAOYSA-N aluminum cerium Chemical compound [Al].[Ce] HIPVTVNIGFETDW-UHFFFAOYSA-N 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- 239000002041 carbon nanotube Substances 0.000 description 2
- 229910021393 carbon nanotube Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- JZLMRQMUNCKZTP-UHFFFAOYSA-N molybdenum tantalum Chemical compound [Mo].[Ta] JZLMRQMUNCKZTP-UHFFFAOYSA-N 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- UWCWUCKPEYNDNV-LBPRGKRZSA-N 2,6-dimethyl-n-[[(2s)-pyrrolidin-2-yl]methyl]aniline Chemical compound CC1=CC=CC(C)=C1NC[C@H]1NCCC1 UWCWUCKPEYNDNV-LBPRGKRZSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004985 Discotic Liquid Crystal Substance Substances 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 229910019015 Mg-Ag Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 1
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 229910004286 SiNxOy Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- BZHJMEDXRYGGRV-UHFFFAOYSA-N Vinyl chloride Chemical compound ClC=C BZHJMEDXRYGGRV-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- JYJXGCDOQVBMQY-UHFFFAOYSA-N aluminum tungsten Chemical compound [Al].[W] JYJXGCDOQVBMQY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- BEQNOZDXPONEMR-UHFFFAOYSA-N cadmium;oxotin Chemical compound [Cd].[Sn]=O BEQNOZDXPONEMR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000002657 fibrous material Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- SJCKRGFTWFGHGZ-UHFFFAOYSA-N magnesium silver Chemical compound [Mg].[Ag] SJCKRGFTWFGHGZ-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- GALOTNBSUVEISR-UHFFFAOYSA-N molybdenum;silicon Chemical compound [Mo]#[Si] GALOTNBSUVEISR-UHFFFAOYSA-N 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229920002620 polyvinyl fluoride Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G3/2096—Details of the interface to the display terminal specific for a flat panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
Abstract
선택 기간에 있어서 게이트 신호선으로 출력되는 신호의 지연 또는 왜곡이 저감된 반도체 장치를 제공하는 것을 과제로 한다.
반도체 장치는 게이트 신호선과, 게이트 신호선으로 선택 신호 및 비선택 신호를 출력하는, 제 1 게이트 구동 회로 및 제 2 게이트 구동 회로와, 게이트 신호선과 전기적으로 접속되고, 선택 신호 및 비선택 신호가 입력되는 복수의 화소를 가진다. 게이트 신호선이 선택되는 기간에 있어서, 제 1 게이트 구동 회로 및 제 2 게이트 구동 회로의 쌍방은, 게이트 신호선으로 선택 신호를 출력하고, 게이트 신호선이 선택되지 않는 기간에 있어서, 제 1 게이트 구동 회로 및 제 2 게이트 구동 회로의 한쪽은, 게이트 신호선으로 비선택 신호를 출력하고, 제 1 게이트 구동 회로 및 제 2 게이트 구동 회로의 다른쪽은, 게이트 신호선으로 선택 신호 및 비선택 신호를 출력하지 않는다.
반도체 장치는 게이트 신호선과, 게이트 신호선으로 선택 신호 및 비선택 신호를 출력하는, 제 1 게이트 구동 회로 및 제 2 게이트 구동 회로와, 게이트 신호선과 전기적으로 접속되고, 선택 신호 및 비선택 신호가 입력되는 복수의 화소를 가진다. 게이트 신호선이 선택되는 기간에 있어서, 제 1 게이트 구동 회로 및 제 2 게이트 구동 회로의 쌍방은, 게이트 신호선으로 선택 신호를 출력하고, 게이트 신호선이 선택되지 않는 기간에 있어서, 제 1 게이트 구동 회로 및 제 2 게이트 구동 회로의 한쪽은, 게이트 신호선으로 비선택 신호를 출력하고, 제 1 게이트 구동 회로 및 제 2 게이트 구동 회로의 다른쪽은, 게이트 신호선으로 선택 신호 및 비선택 신호를 출력하지 않는다.
Description
기술 분야는 게이트 구동 회로를 갖는 반도체 장치에 관한 것이다.
액티브 매트릭스 방식으로 구동하는 표시 장치는, 스위치로서 기능하는 소자(트랜지스터 등)가 형성된 화소를 복수 갖는 화소부와, 소스 구동 회로 및 게이트 구동 회로를 포함하는 구동 회로를 가진다. 소스 구동 회로는, 스위치로서 기능하는 소자가 온일 때에, 상기 소자가 형성된 화소로 비디오 신호를 출력한다. 게이트 구동 회로는 스위치로서 기능하는 소자의 스위칭을 제어한다.
게이트 구동 회로는 화소부에 근접하여 형성된다. 화소부의 1변에 근접하여 게이트 구동 회로가 형성되는 경우, 화소부가 차지하는 영역이 표시 장치의 한쪽으로 치우치는 경우가 있다. 이로 인해, 게이트 구동 회로를 화소부의 좌우로 분할한 구성을 갖는 표시 장치가 제안되어 있다.
예로서, 특허문헌 1에서 개시되는 표시 장치의 구성을 도 58에 도시한다. 도 58에 도시하는 표시 장치에서는, 표시 영역의 좌우 주변 영역에, 제 1 게이트 구동 회로(5108) 및 제 2 게이트 구동 회로(5110)가 좌우 대칭으로 각각 배치된다.
제 1 게이트 구동 회로(5108)는 표시 영역의 좌측 주변 영역에 배치되어 있다. 제 1 게이트 구동 회로(5108)는 홀수번째의 게이트 라인(GL1, GL3 내지 GLn+1)에 각각의 출력 단자가 연결된 복수의 시프트 레지스터(SRC1, SRC3, 내지 SRCn+1)에 의해 구성된다. 제 2 게이트 구동 회로(5110)는 표시 영역의 우측 주변 영역에 배치되어 있다. 제 2 게이트 구동 회로(5110)는 짝수번째의 게이트 라인(GL2, GL4, …, GLn)에 각각의 출력 단자가 연결된 복수의 시프트 레지스터(SRC2, SRC4, …, SRCn)에 의해 구성된다.
제 1 게이트 구동 회로(5108)에 의해, 화소부(5102)의 홀수행에 배열된 화소와 소스 구동 회로(5112)의 전기적인 접속이 제어되고, 제 2 게이트 구동 회로(5110)에 의해, 화소부(5102)의 짝수행에 배열된 화소와 소스 구동 회로(5112)의 전기적인 접속이 제어된다.
도 58을 참조하여 설명한 표시 장치와 같이, 게이트 구동 회로를 화소부의 좌우로 분할한 구성을 갖는 표시 장치에서는, 게이트선(「게이트 신호선」이라고도 한다.)이 선택되는 기간(「선택 기간」이라고도 한다.)에 있어서, 제 1 게이트 구동 회로 및 제 2 게이트 구동 회로의 한쪽으로부터 게이트선으로 신호가 출력된다. 또한, 게이트선이 선택되지 않는 기간(「비선택 기간」이라고도 한다.)에서는, 제 1 게이트 구동 회로 및 제 2 게이트 구동 회로의 양쪽으로부터, 게이트선으로 신호가 출력되지 않는다.
본 발명의 일 형태에서는, 선택 기간에 있어서 게이트 신호선으로 출력되는 신호의 지연 또는 왜곡이 저감된 반도체 장치를 제공하는 것을 과제로 한다.
또는, 본 발명의 일 형태에서는, 제 1 게이트 구동 회로 및 제 2 게이트 구동 회로가 갖는 트랜지스터의 열화가 억제된 반도체 장치를 제공하는 것을 과제로 한다.
또는, 본 발명의 일 형태에서는, 게이트 신호선의 전위의 상승 시간 또는 하강 시간이 짧은 반도체 장치를 제공하는 것을 과제로 한다.
본 발명의 일 형태는 게이트 신호선과, 게이트 신호선으로 선택 신호 및 비선택 신호를 출력하는 제 1 게이트 구동 회로 및 제 2 게이트 구동 회로와, 게이트 신호선과 전기적으로 접속되어, 선택 신호 및 비선택 신호가 입력되는 복수의 화소를 갖는 반도체 장치이며, 게이트 신호선이 선택되는 기간에서, 제 1 게이트 구동 회로 및 제 2 게이트 구동 회로의 쌍방은, 게이트 신호선으로 선택 신호를 출력하고, 게이트 신호선이 선택되지 않는 기간에서, 제 1 게이트 구동 회로 및 제 2 게이트 구동 회로의 한쪽은, 게이트 신호선으로 비선택 신호를 출력하고, 제 1 게이트 구동 회로 및 제 2 게이트 구동 회로의 다른쪽은, 게이트 신호선으로 선택 신호 및 비선택 신호를 출력하지 않는다.
또한, 제 1 게이트 구동 회로 및 제 2 게이트 구동 회로는, 복수의 화소를 갖는 화소부를 사이에 개재하여 배치되어도 좋다.
또한, 반도체 장치는 선택 신호가 출력된 게이트 신호선에 대응하는 화소에 비디오 신호를 기록하는 소스 구동 회로를 가지고 있어도 좋다.
본 발명의 일 형태는 선택 기간에 있어서 게이트 신호선으로 출력되는 신호의 지연 또는 왜곡이 저감된 반도체 장치를 제공할 수 있다.
또는, 본 발명의 일 형태는 제 1 게이트 구동 회로 및 제 2 게이트 구동 회로가 갖는 트랜지스터의 열화가 억제된 반도체 장치를 제공할 수 있다.
또는, 본 발명의 일 형태는 게이트 신호선의 전위의 상승 시간 또는 하강 시간이 짧은 반도체 장치를 제공할 수 있다.
도 1a는 반도체 장치의 구성의 일례를 도시하는 도면이고, 도 1b는 반도체 장치의 동작의 일례를 도시하는 타이밍 차트.
도 2a 내지 도 2c는 반도체 장치의 동작의 일례를 설명하기 위한 도면.
도 3a 내지 도 3c는 반도체 장치의 동작의 일례를 설명하기 위한 도면.
도 4a는 게이트 구동 회로의 구성의 일례를 설명하기 위한 도면이고, 도 4b는 게이트 구동 회로의 동작의 일례를 설명하기 위한 도면.
도 5a 내지 도 5i는 게이트 구동 회로가 행하는 각 동작의 일례에 대응하는 모식도.
도 6a 내지 도 6l은 게이트 구동 회로의 동작의 일례를 도시하는 타이밍 차트.
도 7a 내지 도 7l은 게이트 구동 회로의 동작의 일례를 도시하는 타이밍 차트.
도 8a 내지 도 8f는 게이트 구동 회로의 동작의 일례를 도시하는 타이밍 차트.
도 9a는 게이트 구동 회로의 구성의 일례를 설명하기 위한 도면이고, 도 9b는 게이트 구동 회로의 동작의 일례를 설명하기 위한 도면.
도 10a 및 도 10b는 게이트 구동 회로의 구성의 일례를 설명하기 위한 도면이고, 도 10c는 게이트 구동 회로의 동작의 일례를 설명하기 위한 도면.
도 11a 내지 도 11c는 게이트 구동 회로의 구성의 일례를 설명하기 위한 도면.
도 12a 내지 도 12h는 게이트 구동 회로의 동작의 일례를 설명하기 위한 도면.
도 13a 내지 도 13e는 게이트 구동 회로의 동작의 일례를 설명하기 위한 도면.
도 14a는 게이트 구동 회로의 구성의 일례를 설명하기 위한 도면이고, 도 14b는 게이트 구동 회로의 동작의 일례를 설명하기 위한 도면.
도 15a 내지 도 15e는 게이트 구동 회로의 동작의 일례를 설명하기 위한 도면.
도 16a 및 도 16b는 반도체 장치의 회로도의 일례를 도시하는 도면.
도 17은 반도체 장치의 동작의 일례를 도시하는 타이밍 차트.
도 18a 및 도 18b는 반도체 장치의 동작의 일례를 설명하기 위한 도면.
도 19a 및 도 19b는 반도체 장치의 동작의 일례를 설명하기 위한 도면.
도 20a 및 도 20b는 반도체 장치의 동작의 일례를 설명하기 위한 도면.
도 21a 및 도 21b는 반도체 장치의 동작의 일례를 설명하기 위한 도면.
도 22는 반도체 장치의 동작의 일례를 도시하는 타이밍 차트.
도 23은 반도체 장치의 동작의 일례를 도시하는 타이밍 차트.
도 24a 및 도 24b는 반도체 장치의 회로도의 일례를 도시하는 도면.
도 25a 및 도 25b는 반도체 장치의 회로도의 일례를 도시하는 도면.
도 26은 반도체 장치의 회로도의 일례를 도시하는 도면.
도 27은 반도체 장치의 동작의 일례를 도시하는 타이밍 차트.
도 28a 및 도 28b는 반도체 장치의 동작의 일례를 설명하기 위한 도면.
도 29a 및 도 29b는 반도체 장치의 동작의 일례를 설명하기 위한 도면.
도 30은 반도체 장치의 동작의 일례를 도시하는 타이밍 차트.
도 31a 및 도 31b는 반도체 장치의 회로도의 일례를 도시하는 도면.
도 32a 및 도 32b는 반도체 장치의 동작의 일례를 설명하기 위한 도면.
도 33a 및 도 33b는 반도체 장치의 동작의 일례를 설명하기 위한 도면.
도 34a 및 도 34b는 반도체 장치의 동작의 일례를 설명하기 위한 도면.
도 35a 및 도 35b는 반도체 장치의 동작의 일례를 설명하기 위한 도면.
도 36a 및 도 36b는 반도체 장치의 회로도의 일례를 도시하는 도면.
도 37a 및 도 37b는 반도체 장치의 회로도의 일례를 도시하는 도면.
도 38a 및 도 38b는 반도체 장치의 회로도의 일례를 도시하는 도면.
도 39a 내지 도 39f는 반도체 장치의 회로도의 일례를 도시하는 도면.
도 40a 내지 도 40d는 반도체 장치의 회로도의 일례를 도시하는 도면.
도 41a 및 도 41b는 반도체 장치의 회로도의 일례를 도시하는 도면.
도 42a 및 도 42b는 반도체 장치의 동작의 일례를 설명하기 위한 도면.
도 43a 및 도 43b은 반도체 장치의 동작의 일례를 설명하기 위한 도면.
도 44a 및 도 44b는 반도체 장치의 동작의 일례를 설명하기 위한 도면.
도 45a 및 도 45b는 반도체 장치의 동작의 일례를 설명하기 위한 도면.
도 46a 내지 도 46d는 표시 장치의 구성의 일례 및 화소의 구성의 일례를 도시하는 도면.
도 47은 시프트 레지스터의 회로도의 일례를 도시하는 도면.
도 48은 시프트 레지스터의 회로도의 일례를 도시하는 도면.
도 49는 시프트 레지스터의 동작의 일례를 도시하는 타이밍 차트.
도 50a, 도 50c, 및 도 50d는 소스 구동 회로의 구성의 일례를 도시하는 도면이고, 도 50b는 소스 구동 회로의 동작의 일례를 도시하는 타이밍 차트.
도 51a 내지 도 51g는 보호 회로의 회로도의 일례를 도시하는 도면.
도 52a 및 도 52b는 보호 회로를 형성한 반도체 장치의 구성의 일례를 도시하는 도면.
도 53a 및 도 53b는 표시 장치의 구조의 일례, 및 트랜지스터의 구조의 일례를 도시하는 도면.
도 54a 내지 도 54c는 표시 장치의 구성의 일례를 도시하는 도면.
도 55는 반도체 장치의 레이아웃도를 도시하는 도면.
도 56a 내지 도 56h는 전자 기기의 일례를 설명하기 위한 도면.
도 57a 내지 도 57d는 전기 기기의 일례이고, 도 57e 내지 도 57h는 반도체 장치의 응용예를 설명하기 위한 도면.
도 58은 표시 장치의 구성을 도시하는 도면.
도 59는 비교예의 반도체 장치의 회로도를 도시하는 도면.
도 60a 및 도 60b는 회로 시뮬레이션에 의한 계산 결과를 도시하는 도면.
도 61은 회로 시뮬레이션에 의한 계산 결과를 도시하는 도면.
도 2a 내지 도 2c는 반도체 장치의 동작의 일례를 설명하기 위한 도면.
도 3a 내지 도 3c는 반도체 장치의 동작의 일례를 설명하기 위한 도면.
도 4a는 게이트 구동 회로의 구성의 일례를 설명하기 위한 도면이고, 도 4b는 게이트 구동 회로의 동작의 일례를 설명하기 위한 도면.
도 5a 내지 도 5i는 게이트 구동 회로가 행하는 각 동작의 일례에 대응하는 모식도.
도 6a 내지 도 6l은 게이트 구동 회로의 동작의 일례를 도시하는 타이밍 차트.
도 7a 내지 도 7l은 게이트 구동 회로의 동작의 일례를 도시하는 타이밍 차트.
도 8a 내지 도 8f는 게이트 구동 회로의 동작의 일례를 도시하는 타이밍 차트.
도 9a는 게이트 구동 회로의 구성의 일례를 설명하기 위한 도면이고, 도 9b는 게이트 구동 회로의 동작의 일례를 설명하기 위한 도면.
도 10a 및 도 10b는 게이트 구동 회로의 구성의 일례를 설명하기 위한 도면이고, 도 10c는 게이트 구동 회로의 동작의 일례를 설명하기 위한 도면.
도 11a 내지 도 11c는 게이트 구동 회로의 구성의 일례를 설명하기 위한 도면.
도 12a 내지 도 12h는 게이트 구동 회로의 동작의 일례를 설명하기 위한 도면.
도 13a 내지 도 13e는 게이트 구동 회로의 동작의 일례를 설명하기 위한 도면.
도 14a는 게이트 구동 회로의 구성의 일례를 설명하기 위한 도면이고, 도 14b는 게이트 구동 회로의 동작의 일례를 설명하기 위한 도면.
도 15a 내지 도 15e는 게이트 구동 회로의 동작의 일례를 설명하기 위한 도면.
도 16a 및 도 16b는 반도체 장치의 회로도의 일례를 도시하는 도면.
도 17은 반도체 장치의 동작의 일례를 도시하는 타이밍 차트.
도 18a 및 도 18b는 반도체 장치의 동작의 일례를 설명하기 위한 도면.
도 19a 및 도 19b는 반도체 장치의 동작의 일례를 설명하기 위한 도면.
도 20a 및 도 20b는 반도체 장치의 동작의 일례를 설명하기 위한 도면.
도 21a 및 도 21b는 반도체 장치의 동작의 일례를 설명하기 위한 도면.
도 22는 반도체 장치의 동작의 일례를 도시하는 타이밍 차트.
도 23은 반도체 장치의 동작의 일례를 도시하는 타이밍 차트.
도 24a 및 도 24b는 반도체 장치의 회로도의 일례를 도시하는 도면.
도 25a 및 도 25b는 반도체 장치의 회로도의 일례를 도시하는 도면.
도 26은 반도체 장치의 회로도의 일례를 도시하는 도면.
도 27은 반도체 장치의 동작의 일례를 도시하는 타이밍 차트.
도 28a 및 도 28b는 반도체 장치의 동작의 일례를 설명하기 위한 도면.
도 29a 및 도 29b는 반도체 장치의 동작의 일례를 설명하기 위한 도면.
도 30은 반도체 장치의 동작의 일례를 도시하는 타이밍 차트.
도 31a 및 도 31b는 반도체 장치의 회로도의 일례를 도시하는 도면.
도 32a 및 도 32b는 반도체 장치의 동작의 일례를 설명하기 위한 도면.
도 33a 및 도 33b는 반도체 장치의 동작의 일례를 설명하기 위한 도면.
도 34a 및 도 34b는 반도체 장치의 동작의 일례를 설명하기 위한 도면.
도 35a 및 도 35b는 반도체 장치의 동작의 일례를 설명하기 위한 도면.
도 36a 및 도 36b는 반도체 장치의 회로도의 일례를 도시하는 도면.
도 37a 및 도 37b는 반도체 장치의 회로도의 일례를 도시하는 도면.
도 38a 및 도 38b는 반도체 장치의 회로도의 일례를 도시하는 도면.
도 39a 내지 도 39f는 반도체 장치의 회로도의 일례를 도시하는 도면.
도 40a 내지 도 40d는 반도체 장치의 회로도의 일례를 도시하는 도면.
도 41a 및 도 41b는 반도체 장치의 회로도의 일례를 도시하는 도면.
도 42a 및 도 42b는 반도체 장치의 동작의 일례를 설명하기 위한 도면.
도 43a 및 도 43b은 반도체 장치의 동작의 일례를 설명하기 위한 도면.
도 44a 및 도 44b는 반도체 장치의 동작의 일례를 설명하기 위한 도면.
도 45a 및 도 45b는 반도체 장치의 동작의 일례를 설명하기 위한 도면.
도 46a 내지 도 46d는 표시 장치의 구성의 일례 및 화소의 구성의 일례를 도시하는 도면.
도 47은 시프트 레지스터의 회로도의 일례를 도시하는 도면.
도 48은 시프트 레지스터의 회로도의 일례를 도시하는 도면.
도 49는 시프트 레지스터의 동작의 일례를 도시하는 타이밍 차트.
도 50a, 도 50c, 및 도 50d는 소스 구동 회로의 구성의 일례를 도시하는 도면이고, 도 50b는 소스 구동 회로의 동작의 일례를 도시하는 타이밍 차트.
도 51a 내지 도 51g는 보호 회로의 회로도의 일례를 도시하는 도면.
도 52a 및 도 52b는 보호 회로를 형성한 반도체 장치의 구성의 일례를 도시하는 도면.
도 53a 및 도 53b는 표시 장치의 구조의 일례, 및 트랜지스터의 구조의 일례를 도시하는 도면.
도 54a 내지 도 54c는 표시 장치의 구성의 일례를 도시하는 도면.
도 55는 반도체 장치의 레이아웃도를 도시하는 도면.
도 56a 내지 도 56h는 전자 기기의 일례를 설명하기 위한 도면.
도 57a 내지 도 57d는 전기 기기의 일례이고, 도 57e 내지 도 57h는 반도체 장치의 응용예를 설명하기 위한 도면.
도 58은 표시 장치의 구성을 도시하는 도면.
도 59는 비교예의 반도체 장치의 회로도를 도시하는 도면.
도 60a 및 도 60b는 회로 시뮬레이션에 의한 계산 결과를 도시하는 도면.
도 61은 회로 시뮬레이션에 의한 계산 결과를 도시하는 도면.
본 발명을 설명하기 위한 실시형태의 일례에 관해서, 도면을 참조하여 이하에 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않으며, 본 발명의 취지 및 그 범위에서 일탈하지 않고 그 형태 및 상세를 다양하게 변경할 수 있는 것은, 당업자라면 용이하게 이해된다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용으로 한정하여 해석되는 것이 아닌 것으로 한다. 또한, 도면을 참조함에 있어서, 상이한 도면간에 있어서, 동일한 것을 가리키는 부호를 공통적으로 사용하는 경우가 있다. 또한, 상이한 도면간에 있어서, 같은 것을 가리킬 때에는 동일한 해치 패턴을 사용하여, 부호를 붙이지 않는 경우가 있다.
또한, 각 실시형태의 내용을 서로 적절히 조합할 수 있다. 또한, 각 실시형태의 내용을 서로 적절히 치환한 수 있다.
또한, 본 명세서에 있어서 사용하는 「제 k」(k는 자연수)라는 용어는, 구성 요소의 혼동을 피하기 위해서 붙인 것이며, 수적으로 한정하는 것이 아니다.
또한, 일반적으로, 2점간에 있어서의 전위의 차(전위차라고도 한다.)를 전압이라고 한다. 그러나, 전자 회로에서는 회로도 등에 있어서, 어떤 1점의 전위와 기준이 되는 전위(기준 전위라고도 한다.)의 전위차를 사용하는 경우가 있다. 또한, 전압과 전위는 모두, 단위로서 볼트(V)를 사용하는 경우가 있다. 그래서, 본 명세서에서는 특별히 지정하는 경우를 제외하고, 어떤 1점의 전위와 기준 전위의 전위차를, 상기 1점의 전압으로서 사용하는 경우가 있다.
또한, 본 명세서에 있어서, 트랜지스터는 적어도 3개의 단자(소스, 드레인, 및 게이트)를 가지며, 1개의 단자의 전위에 의해 다른 2개의 단자간의 도통이 제어되는 구성을 가진다. 또한, 트랜지스터의 구조나 동작 조건 등에 의해, 트랜지스터의 소스와 드레인이 서로 교체되는 경우가 있다.
또한, 소스란, 소스 전극의 일부 또는 전부, 또는 소스 배선의 일부 또는 전부를 말한다. 또한, 소스 전극과 소스 배선을 구별하지 않고, 소스 전극 및 소스 배선의 양쪽 기능을 갖는 도전층을 소스라고 하는 경우가 있다. 또한, 드레인이란, 드레인 전극의 일부 또는 전부, 또는 드레인 배선의 일부 또는 전부를 말한다. 또한, 드레인 전극과 드레인 배선을 구별하지 않고, 드레인 전극 및 드레인 배선의 양쪽 기능을 갖는 도전층을 드레인이라고 하는 경우가 있다. 또한, 게이트란, 게이트 전극의 일부 또는 전부, 또는 게이트 배선의 일부 또는 전부를 말한다. 또한, 게이트 전극과 게이트 배선을 구별하지 않고, 게이트 전극 및 게이트 배선의 양쪽의 기능을 갖는 도전층을 게이트라고 하는 경우가 있다.
또한, 본 명세서에 있어서, 「A와 B가 접속되어 있다」란, A와 B가 직접 접속되어 있는 것 이외에, 전기적으로 접속되어 있는 것을 포함하는 것으로 한다. 구체적으로는, 트랜지스터 등의 스위치로서 기능하는 소자를 개재하여 A와 B가 접속되고, 상기 스위치로서 기능하는 소자가 도통 상태일 때에 A와 B가 개략 동전위인 경우나, 저항 소자를 개재하여 A와 B가 접속되어 상기 저항 소자의 양단에 발생하는 전위차가, A와 B를 포함하는 회로의 소정의 동작에 영향을 주지 않는 정도인 경우 등, 회로의 동작을 설명하는데 있어서, A와 B 사이의 부분이 동일한 노드라고 파악해도 지장이 없는 상태에 있는 경우에, A와 B가 접속되어 있다고 한다.
또한, 본 명세서에 있어서, 「대략」이란, 노이즈에 의한 오차, 프로세스의 편차에 의한 오차, 소자의 제작 공정의 편차에 의한 오차, 또는 측정 오차 등의, 다양한 오차를 포함하는 것으로 한다.
또한, 본 명세서에 있어서, L 레벨의 신호(「L 신호」라고도 한다.)의 전위를 V1로 하고, H 레벨의 신호(「H 신호」라고도 한다.)의 전위를 V2(V2>V1)로 한다. 또한, 「L 신호의 전위」, 「L 레벨의 전위」, 또는 「전압(V1)」이라고 기재하는 경우는, 이들 전위가 대략 V1인 것으로 하고, 「H 신호의 전위」, 「H 레벨의 전위」, 또는 「전압(V2)」이라고 기재하는 경우는, 이들 전위가 대략 V2인 것으로 한다.
(실시형태 1)
본 실시형태에서는 게이트 구동 회로(「게이트 구동」라고도 한다.)를 갖는 반도체 장치에 관해서, 도 1a 내지 도 3c를 참조하여 설명한다.
도 1a에, 게이트 구동 회로를 갖는 반도체 장치의 구성의 일례를 도시한다. 또한, 도 1b는 반도체 장치의 동작의 일례를 도시하는 타이밍 차트이다. 또한, 반도체 장치는 게이트 구동 회로 이외에도, 소스 구동 회로(「소스 구동」라고도 한다.), 제어 회로 등을 가지고 있어도 좋다.
도 1a에 있어서, 반도체 장치는 화소부(50)와, 제 1 게이트 구동 회로(51)와, 제 2 게이트 구동 회로(52)와, 제 1 게이트 구동 회로(51) 및 제 2 게이트 구동 회로(52)에 접속된 게이트선(54)(「게이트 신호선」이라고도 한다.)을 가진다. 도 1a에서는, 반도체 장치가 갖는 복수의 게이트선(G1) 내지 게이트선(Gm)(m은 자연수) 중, 게이트선(Gi) 내지 게이트선(Gi+2)(i는 1 내지 m-2 중 어느 하나)을 도시하고 있다.
게이트선(54)이 선택되는 경우, 게이트 구동 회로(51) 및 게이트 구동 회로(52)로부터 게이트선(54)으로 H 신호가 입력된다. 이와 같이, 게이트 구동 회로(51) 및 게이트 구동 회로(52)의 양쪽으로부터 H 신호가 입력됨으로써, 게이트선(54)의 전위의 상승 시간 또는 하강 시간을 짧게 할 수 있고, 또한, 게이트선(54)으로 출력되는 신호의 지연 또는 왜곡을 저감시킬 수 있다.
한편, 게이트선(54)이 선택되지 않는 경우, 게이트 구동 회로(51) 및 게이트 구동 회로(52)의 한쪽으로부터, 게이트선(54)으로 L 신호가 출력되고, 다른쪽으로부터는 게이트선(54)으로 신호가 출력되지 않는다. 따라서, 상기 다른쪽의 게이트 구동 회로가 갖는 트랜지스터의 일부 또는 전부를 오프로 할 수 있다.
또한, 도 1a에 도시하는 반도체 장치의 동작의 일례에 관해서, 이하에 설명한다. 도 2a 내지 도 2c는 k번째 프레임, 도 3a 내지 도 3c는 k+1번째 프레임에 있어서의 반도체 장치의 동작의 일례를 도시한다.
또한, 도 2a 내지 도 3c에 있어서, 화살표는 게이트 구동 회로(제 1 게이트 구동 회로(51) 또는 제 2 게이트 구동 회로(52))가 게이트선(54)으로 신호를 출력하는 것을 의미하고, × 표시는 게이트 구동 회로가 게이트선(54)으로 신호를 출력하지 않는 것을 의미한다.
여기서, 게이트 구동 회로가 게이트선(54)으로 출력하는 신호의 종류에 따라, 화살표 방향을 구분하여 사용한다. 게이트 구동 회로가 게이트선(54)으로, 신호(예를 들면, 비선택 신호)를 출력하는 경우는, 화살표 방향을 게이트선(54)으로부터 게이트 구동 회로로의 방향으로 한다. 한편, 게이트 구동 회로가 게이트선(54)으로, 상기 신호(예를 들면, 비선택 신호)와는 다른 신호(예를 들면, 선택 신호)를 출력하는 경우는, 화살표 방향을 게이트 구동 회로로부터 게이트선(54)으로의 방향으로 한다.
도 2a에 도시하는 바와 같이, k번째 프레임에 있어서, 게이트선(Gi)이 선택되고, 게이트선(Gi+1) 및 게이트선(Gi+2)이 선택되지 않는 경우(도 1b의 기간(k-i)에 대응), 게이트 구동 회로(51) 및 게이트 구동 회로(52)로부터 게이트선(Gi)으로 H 신호가 출력된다. 또한, 게이트 구동 회로(51)로부터 게이트선(Gi+1) 및 게이트선(Gi+2)으로 L 신호가 출력되고, 게이트 구동 회로(52)로부터 게이트선(Gi+1) 및 게이트선(Gi+2)으로 신호가 출력되지 않는다. 따라서, 게이트 구동 회로(52)가 갖는 트랜지스터의 일부 또는 전부를 오프로 할 수 있다.
다음에, 도 3a에 도시하는 바와 같이, k+1번째 프레임에 있어서, 게이트선(Gi)이 선택되고, 게이트선(Gi+1) 및 게이트선(Gi+2)이 선택되지 않는 경우(도 1b의 기간(k+1-i)에 대응), 게이트 구동 회로(51) 및 게이트 구동 회로(52)로부터 게이트선(Gi)으로 H 신호가 출력된다. 또한, 게이트 구동 회로(51)로부터 게이트선(Gi+1) 및 게이트선(Gi+2)으로 신호가 출력되지 않고, 게이트 구동 회로(52)로부터 게이트선(Gi+1) 및 게이트선(Gi+2)으로 L 신호가 출력된다. 따라서, 게이트 구동 회로(51)가 갖는 트랜지스터의 일부 또는 전부를 오프로 할 수 있다.
마찬가지로, 도 2b에 도시하는 바와 같이, k번째 프레임에 있어서, 게이트선(Gi+1)이 선택되고, 게이트선(Gi) 및 게이트선(Gi+2)이 선택되지 않는 경우, 게이트 구동 회로(51) 및 게이트 구동 회로(52)로부터 게이트선(Gi+1)으로 H 신호가 출력된다. 또한, 게이트 구동 회로(51)로부터 게이트선(Gi) 및 게이트선(Gi+2)으로 L 신호가 출력되고, 게이트 구동 회로(52)로부터 게이트선(Gi) 및 게이트선(Gi+2)으로 신호가 출력되지 않는다. 따라서, 게이트 구동 회로(52)가 갖는 트랜지스터의 일부 또는 전부를 오프로 할 수 있다.
다음에, 도 3b에 도시하는 바와 같이, k+1번째 프레임에 있어서, 게이트선(Gi+1)이 선택되고, 게이트선(Gi) 및 게이트선(Gi+2)이 선택되지 않는 경우, 게이트 구동 회로(51) 및 게이트 구동 회로(52)로부터 게이트선(Gi+1)으로 H 신호가 출력된다. 또한, 게이트 구동 회로(51)로부터 게이트선(Gi) 및 게이트선(Gi+2)으로 신호가 출력되지 않고, 게이트 구동 회로(52)로부터 게이트선(Gi) 및 게이트선(Gi+2)으로 L 신호가 출력된다. 따라서, 게이트 구동 회로(51)가 갖는 트랜지스터의 일부 또는 전부를 오프로 할 수 있다.
마찬가지로, 도 2c에 도시하는 바와 같이, k번째 프레임에 있어서, 게이트선(Gi+2)이 선택되고, 게이트선(Gi) 및 게이트선(Gi+1)이 선택되지 않는 경우, 게이트 구동 회로(51) 및 게이트 구동 회로(52)로부터 게이트선(Gi+2)으로 H 신호가 출력된다. 또한, 게이트 구동 회로(51)로부터 게이트선(Gi) 및 게이트선(Gi+1)으로 L 신호가 출력되고, 게이트 구동 회로(52)로부터 게이트선(Gi) 및 게이트선(Gi+1)으로 신호가 출력되지 않는다. 따라서, 게이트 구동 회로(52)가 갖는 트랜지스터의 일부 또는 전부를 오프로 할 수 있다.
다음에, 도 3c에 도시하는 바와 같이, k+1번째 프레임에 있어서, 게이트선(Gi+2)이 선택되고, 게이트선(Gi) 및 게이트선(Gi+1)이 선택되지 않는 경우, 게이트 구동 회로(51) 및 게이트 구동 회로(52)로부터 게이트선(Gi+2)으로 H 신호가 출력된다. 또한, 게이트 구동 회로(51)로부터 게이트선(Gi) 및 게이트선(Gi+1)으로 신호가 출력되지 않고, 게이트 구동 회로(52)로부터 게이트선(Gi) 및 게이트선(Gi+1)으로 L 신호가 출력된다. 따라서, 게이트 구동 회로(51)가 갖는 트랜지스터의 일부 또는 전부를 오프로 할 수 있다.
이와 같이 하여, 선택되지 않은 게이트선(54)에는, 게이트 구동 회로(51) 및 게이트 구동 회로(52)의 한쪽으로부터는 신호가 출력되지 않기 때문에, 상기 한쪽의 게이트 구동 회로가 갖는 트랜지스터의 일부 또는 전부를 오프로 할 수 있다. 따라서, 상기 트랜지스터의 열화를 억제할 수 있다.
(실시형태 2)
본 실시형태에서는 게이트 구동 회로의 구성 및 동작에 관해서 설명한다.
<게이트 구동 회로의 구성>
게이트 구동 회로의 구성에 관해서, 도 4a를 참조하여 설명한다.
도 4a에 게이트 구동 회로의 구성의 일례를 도시한다. 게이트 구동 회로는 회로(10A)와 회로(10B)를 가진다. 또한, 도 4a에서는, 게이트 구동 회로가 회로(10A)와 회로(10B)의 2개의 회로를 갖는 경우를 도시하고 있지만, 게이트 구동 회로가 회로(10A)와 회로(10B)를 포함하는 3개 이상의 회로를 가지고 있어도 좋다.
회로(10A)는 배선(11)과 접속되고, 회로(10B)는 배선(11)과 접속된다.
배선(11)에 회로(10A) 또는 회로(10B)로부터 신호가 입력되고, 배선(11)은 신호선으로서의 기능을 가진다. 또한, 회로(10A) 및 회로(10B)와는 다른 회로로부터 배선(11)으로 신호가 입력되어도 좋다.
또한, 도 4a의 게이트 구동 회로를, 화소부를 갖는 표시 장치에 사용하는 경우, 배선(11)은 화소부로 연신되어 배치되고, 화소부를 구성하는 화소의 트랜지스터(예를 들면, 스위칭 트랜지스터, 선택 트랜지스터 등)의 게이트와 접속된다. 이 경우, 배선(11)은 게이트선(「게이트 신호선」이라고도 한다.), 주사선, 또는 전원선으로서의 기능을 가진다.
또는, 배선(11)에 회로(10A) 또는 회로(10B)로부터 일정한 전압이 공급되고, 배선(11)은 전원선으로서의 기능을 가진다. 또한, 회로(10A) 및 회로(10B)는 다른 회로로부터 배선(11)으로 전압이 입력되어도 좋다.
다음에, 회로(10A)와 회로(10B)의 기능에 관해서 설명한다.
회로(10A)는 배선(11)으로 신호(예를 들면, 선택 신호 또는 비선택 신호)를 출력하는 타이밍을 제어하는 기능을 가진다. 또는, 회로(10A)는 배선(11)으로 신호를 출력하지 않는 타이밍을 제어하는 기능을 가진다. 또는, 회로(10A)는 어떤 기간에 있어서 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력하고, 다른 기간에서는 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력하는 기능을 가진다. 또는, 회로(10A)는 어떤 기간에 있어서 배선(11)으로 신호(예를 들면, 선택 신호 또는 비선택 신호)를 출력하고, 다른 기간에 있어서 배선(11)으로 신호를 출력하지 않는 기능을 가진다.
이와 같이 회로(10A)는 구동 회로 또는 제어 회로로서의 기능을 가진다. 또한, 회로(10A)는 배선(11)으로 또 다른 신호를 출력해도 좋다. 이 경우, 회로(10A)는 배선(11)으로 3종류 이상의 신호를 출력할 수 있다.
회로(10B)는 배선(11)으로 신호(예를 들면, 선택 신호 또는 비선택 신호)를 출력하는 타이밍을 제어하는 기능을 가진다. 또는, 회로(10B)는 배선(11)으로 신호를 출력하지 않는 타이밍을 제어하는 기능을 가진다. 또는, 회로(10B)는 어떤 기간에 있어서 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력하고, 다른 기간에서는 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력하는 기능을 가진다. 또는, 회로(10B)는 어떤 기간에 있어서 배선(11)으로 신호(예를 들면, 선택 신호 또는 비선택 신호)를 출력하고, 다른 기간에 있어서 배선(11)으로 신호를 출력하지 않는 기능을 가진다.
이와 같이, 회로(10B)는 구동 회로, 또는 제어 회로로서의 기능을 가진다. 또한, 회로(10B)는 배선(11)으로 또 다른 신호를 출력해도 좋다. 이 경우, 회로(10B)는 배선(11)으로 3종류 이상의 신호를 출력할 수 있다.
<게이트 구동 회로의 동작>
도 4a의 게이트 구동 회로의 동작에 관해서, 도 4b 및 도 5a 내지 도 5i를 참조하여 설명한다.
도 4b에 게이트 구동 회로의 동작의 일례를 도시한다. 도 4b에서는, 게이트 구동 회로가 행하는 각 동작에 있어서의, 회로(10A)의 출력 신호(OUTA) 및 회로(10B)의 출력 신호(OUTB)를 도시하고 있다. 도 5a 내지 도 5i는 도 4a의 게이트 구동 회로가 행하는 각 동작의 일례에 대응하는 모식도이다.
또한, 도 4a의 게이트 구동 회로는 회로(10A)와 회로(10B)의 각각이 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력하는 경우와, 회로(10A)와 회로(10B)의 각각이, 배선(11)으로 상기 신호와는 다른 신호(예를 들면, 선택 신호)를 출력하는 경우와, 회로(10A)와 회로(10B)의 각각이, 배선(11)으로 신호(예를 들면, 비선택 신호 및 선택 신호)를 출력하지 않는 경우를 적절히 조합함으로써, 도 4b에 도시하는 9개의 동작을 행할 수 있다.
본 실시형태에서는 상기 9개의 동작에 관해서 설명한다. 또한, 도 4a의 게이트 구동 회로는, 9개의 동작 전부를 행할 필요는 없으며, 9개 동작의 일부를 선택하여 행할 수 있다. 또한, 도 4a의 게이트 구동 회로는, 이 9개의 동작 이외의 동작을 행해도 좋다.
또한, 도 4b에 있어서, 「○」는, 회로(회로(10A) 또는 회로(10B))가 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력하는 것을 의미한다. 「◎」은, 회로가 배선(11)으로 상기 신호와는 다른 신호(예를 들면, 선택 신호)를 출력하는 것을 의미한다. 「×」는 회로가 배선(11)으로 신호(예를 들면, 비선택 신호 및 선택 신호)를 출력하지 않는 것을 의미한다.
또한, 도 5a 내지 도 5i의 모식도에 있어서, 화살표는 회로(회로(10A) 또는 회로(10B))가 배선(11)으로 신호를 출력하는 것을 의미하고, × 표시는, 회로가 배선(11)으로 신호를 출력하지 않는 것을 의미한다. 여기에서, 회로가 배선(11)으로 출력하는 신호의 종류에 따라, 화살표 방향을 구분하여 사용한다. 회로가 배선(11)으로, 신호(예를 들면, 비선택 신호)를 출력하는 경우는, 화살표 방향을 배선(11)으로부터 회로로의 방향으로 한다. 한편, 회로가 배선(11)으로, 상기 신호(예를 들면, 비선택 신호)와는 다른 신호(예를 들면, 선택 신호)를 출력하는 경우는, 화살표 방향을 회로로부터 배선(11)으로의 방향으로 한다.
또한, 도 5a 내지 도 5i의 모식도에 있어서, 화살표 방향은 전류의 방향 및 전류가 발생하는 것을 나타내는 것이 아니며, 회로(회로(10A) 또는 회로(10B))로부터 배선(11)으로 신호가 출력되는 것을 의미한다. 또한, 전류의 방향은 배선(11)의 전위에 의해 결정된다. 또한, 회로로부터 출력되는 신호의 전위와 배선(11)의 전위가 대략 동일하면, 전류가 발생하지 않거나 또는 전류가 미소해지는 경우가 있다.
도 4a의 게이트 구동 회로의 동작의 일례에 관해서, 이하에 설명한다.
도 5a의 동작(1)에서는, 회로(10A)는 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력하고, 회로(10B)는 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력한다. 도 5b의 동작(2)에서는, 회로(10A)는 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력하고, 회로(10B)는 배선(11)으로 신호를 출력하지 않는다. 도 5c의 동작(3)에서는, 회로(10A)는 배선(11)으로 신호를 출력하지 않고, 회로(10B)는 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력한다. 도 5d의 동작(4)에서는, 회로(10A)는 배선(11)으로 신호를 출력하지 않고, 회로(10B)는 배선(11)으로 신호를 출력하지 않는다.
도 5e의 동작(5)에서는, 회로(10A)는 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력하고, 회로(10B)는 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력한다. 도 5f의 동작(6)에서는, 회로(10A)는 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력하고, 회로(10B)는 배선(11)으로 신호를 출력하지 않는다. 도 5g의 동작(7)에서는, 회로(10A)는 배선(11)으로 신호를 출력하지 않고, 회로(10B)는 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력한다. 도 5h의 동작(8)에서는, 회로(10A)는 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력하고, 회로(10B)는 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력한다. 도 5i의 동작(9)에서는, 회로(10A)는 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력하고, 회로(10B)는 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력한다.
이상과 같이, 도 4a의 게이트 구동 회로는 다양한 동작을 행할 수 있다. 다음에, 각각의 동작에 있어서의 이점에 관해서 설명한다.
동작(1) 및 동작(5)에 있어서, 회로(10A)와 회로(10B)가 배선(11)에 동일한 신호를 출력함으로써, 배선(11)의 전위를 노이즈가 적어 안정된 값으로 할 수 있다. 예를 들면, 배선(11)과 접속된 화소에 본래 기록되어서는 안되는 신호(예를 들면, 다른 행의 화소에 입력되는 비디오 신호)가 기록되는 것을 방지할 수 있다. 또는, 배선(11)과 접속된 화소가 유지하는 비디오 신호의 전위가 변화되는 것을 방지할 수 있다. 이러한 결과, 표시 장치의 표시 품위의 향상을 도모할 수 있다.
또한, 동작(1) 및 동작(5)에 있어서, 회로(10A)와 회로(10B)가 배선(11)으로 동일한 신호를 출력함으로써, 배선(11)의 전위 변화를 급준하게 할(예를 들면, 상승 시간을 짧게 하거나 또는 하강 시간을 짧게 할)수 있다. 따라서, 배선(11)의 전위의 왜곡을 저감시킬 수 있다. 예를 들면, 배선(11)과 접속된 화소에 본래 기록되어서는 안되는 신호(예를 들면, 전행(前行)의 화소에 입력되는 비디오 신호)가 기록되는 것을 방지할 수 있다. 이 결과, 크로스토크를 저감할 수 있기 때문에, 표시 장치의 표시 품위의 향상을 도모할 수 있다.
동작(8) 및 동작(9)에 있어서, 회로(10A)와 회로(10B)가 배선(11)으로 개별적인 신호(예를 들면, 선택 신호 및 비선택 신호)를 출력함으로써, 배선(11)의 전위를, 회로(10A)가 출력하는 신호의 전위와, 회로(10B)가 출력하는 신호의 전위 사이의 전위로 할 수 있다. 이로 인해, 배선(11)의 전위를 정밀하게 제어할 수 있다.
동작(2), 동작(3), 동작(6), 및 동작(7)에 있어서, 회로(10A) 및 회로(10B)의 한쪽으로부터 배선(11)으로 신호를 출력함으로써, 회로(10A)와 회로(10B)의 다른쪽은 신호를 출력하지 않기 때문에, 상기 신호를 출력하지 않는 회로가 갖는 트랜지스터를 오프로 할 수 있다. 따라서, 상기 트랜지스터의 열화를 억제할 수 있다.
동작(4)에 있어서, 회로(10A) 및 회로(10B)로부터 배선(11)으로 신호를 출력하지 않기 때문에, 회로(10A)와 회로(10B)가 갖는 트랜지스터를 오프로 할 수 있다. 따라서, 상기 트랜지스터의 열화를 억제할 수 있다.
상기한 바와 같이, 동작(2), 동작(3), 동작(4), 동작(6), 동작(7)에 있어서, 트랜지스터의 열화를 억제할 수 있기 때문에, 트랜지스터의 반도체층으로서, 비정질 반도체 또는 미결정 반도체 등의 비단결정 반도체, 유기 반도체, 또는 산화물 반도체 등의 열화되기 쉬운 재료를 사용할 수 있다. 따라서, 반도체 장치를 제작할 때에, 공정수를 삭감하여 제조 수율을 높게 하고, 또는 비용을 삭감할 수 있다. 또한, 반도체 장치의 제작 방법이 용이해지기 때문에, 표시 장치를 대형으로 할 수 있다.
또한, 동작(2), 동작(3), 동작(4), 동작(6), 동작(7)에 있어서, 트랜지스터의 열화를 억제할 수 있기 때문에, 트랜지스터의 열화를 고려하여 트랜지스터의 채널 폭을 크게 할 필요가 없다. 이로 인해, 트랜지스터의 채널 폭을 작게 할 수 있기 때문에, 레이아웃 면적을 작게 할 수 있다. 특히, 본 실시형태의 게이트 구동 회로를 표시 장치에 사용하는 경우, 게이트 구동 회로의 레이아웃 면적을 작게 할 수 있기 때문에, 화소의 해상도를 높게 할 수 있다.
또한, 상기한 바와 같이, 동작(2), 동작(3), 동작(4), 동작(6), 동작(7)에 있어서, 트랜지스터의 채널 폭을 작게 할 수 있기 때문에, 게이트 구동 회로의 부하를 작게 할 수 있다. 이로 인해, 본 실시형태의 게이트 구동 회로에 신호 등을 공급하는 회로(예를 들면, 외부 회로)의 전류 공급 능력을 작게 할 수 있다. 이 결과, 상기 신호 등을 공급하는 회로의 규모를 작게 하는 것, 또는 상기 신호 등을 공급하는 회로로서 사용되는 IC 칩의 수를 감소시킬 수 있다. 또한, 게이트 구동 회로의 부하를 작게 할 수 있기 때문에, 게이트 구동 회로의 소비 전력을 저감할 수 있다.
다음에, 도 4a의 게이트 구동 회로의 동작이, 도 5a 내지 도 5i에서 도시하는 동작(1) 내지 동작(9) 중 몇개를 조합하여 이루어지는 경우의, 타이밍 차트에 관해서 이하에 설명한다.
여기서, 도 4a의 게이트 구동 회로의 동작을 도시하는 타이밍 차트는, 복수의 기간을 가진다. 각 기간, 또는 어떤 기간으로부터 다른 기간으로 이행하는 기간에 있어서, 도 4a의 게이트 구동 회로는, 도 5a 내지 도 5i에서 도시하는 동작(1) 내지 동작(9) 중 어느 하나를 행할 수 있다. 또한, 도 4a의 게이트 구동 회로는, 도 5a 내지 도 5i에서 도시하는 동작(1) 내지 동작(9) 이외의 동작을 행해도 좋다.
도 6a 내지 도 6l은 게이트 구동 회로의 동작의 일례를 도시하는 타이밍 차트이다. 도 6a 내지 도 6l의 타이밍 차트에서는, 기간(a)과 기간(b)과 기간(c)을 순차적으로 가지며, 그 이외에 기간(d)을 가진다. 또한, 도 6a 내지 도 6l에서는, 기간(a) 내지 기간(d)이 이 순서대로 배치되어 있지만, 기간(a) 내지 기간(d)의 배치 순서는 이것으로 한정되지 않는다. 또한, 타이밍 차트는 기간(a) 내지 기간(d) 이외의 기간을 가지고 있어도 좋다.
또한, 도 6a 내지 도 6l의 타이밍 차트에 있어서, 실선은 회로(회로(10A) 또는 회로(10B))가 배선(11)으로 신호를 출력하고 있는 것을 의미하고, 점선은 회로가 배선(11)으로 신호를 출력하지 않고 있는 것을 의미한다.
도 6a에 도시하는 타이밍 차트를 참조하여, 기간(a), 기간(a)으로부터 기간(b)으로 이행하는 기간, 기간(b), 기간(b)으로부터 기간(c)으로 이행하는 기간, 기간(c), 및 기간(d)에 있어서의, 도 4a의 게이트 구동 회로의 동작에 관해서 설명한다.
기간(a), 기간(b)으로부터 기간(c)으로 이행하는 기간, 기간(c), 및 기간(d)에 있어서, 도 4a의 게이트 구동 회로는 도 5b의 동작(2)을 행한다. 즉, 기간(a), 기간(b)으로부터 기간(c)으로 이행하는 기간, 기간(c), 및 기간(d)에 있어서, 회로(10A)는 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력하고, 회로(10B)는 배선(11)으로 신호를 출력하지 않는다.
기간(a)으로부터 기간(b)으로 이행하는 기간, 및 기간(b)에 있어서, 도 4a의 게이트 구동 회로는 도 5f의 동작(6)을 행한다. 즉, 기간(a)으로부터 기간(b)으로 이행하는 기간, 및 기간(b)에 있어서, 회로(10A)는 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력하고, 회로(10B)는 배선(11)으로 신호를 출력하지 않는다.
이와 같이, 기간(a), 기간(a)으로부터 기간(b)으로 이행하는 기간, 기간(b), 기간(b)으로부터 기간(c)으로 이행하는 기간, 기간(c), 및 기간(d)에 있어서, 회로(10B)는 배선(11)으로 신호를 출력하지 않는다. 이로 인해, 회로(10B)가 갖는 트랜지스터의 열화를 억제할 수 있다. 또한, 회로(10B)에 있어서, 신호를 출력하지 않기 위한 스위치를 설치하거나 또는 트랜지스터를 오프로 하는 등, 간단한 회로 설계에 의해, 회로(10B)의 소비 전력을 저감할 수 있다.
또한, 도 6a에 도시하는 타이밍 차트에 있어서, 기간(a), 기간(a)으로부터 기간(b)으로 이행하는 기간, 기간(b), 기간(b)으로부터 기간(c)으로 이행하는 기간, 기간(c), 및 기간(d) 중 적어도 하나에 있어서, 회로(10A)는 배선(11)으로 신호를 출력하지 않아도 좋다.
또한, 도 6b에 도시하는 바와 같이, 회로(10B)는 기간(a)으로부터 기간(b)으로 이행하는 기간에 있어서, 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력해도 좋다. 이것에 의해, 배선(11)의 전위 변화를 급준하게 할 수 있다.
또한, 도 6c에 도시하는 바와 같이, 회로(10B)는 기간(a)에 있어서, 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력하고, 기간(a)으로부터 기간(b)으로 이행하는 기간에 있어서, 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력해도 좋다. 이것에 의해, 배선(11)의 전위 변화를 급준하게 할 수 있다.
또한, 도 6d에 도시하는 바와 같이, 회로(10B)는 기간(a)으로부터 기간(b)으로 이행하는 기간, 및 기간(b)에 있어서, 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력해도 좋다. 이것에 의해, 배선(11)의 전위 변화를 급준하게 할 수 있다.
또한, 도 6e에 도시하는 바와 같이, 회로(10B)는 기간(a)에 있어서, 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력하고, 기간(a)으로부터 기간(b)으로 이행하는 기간, 및 기간(b)에 있어서, 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력해도 좋다. 이것에 의해, 배선(11)의 전위 변화를 급준하게 할 수 있다.
또한, 도 6f에 도시하는 바와 같이, 회로(10B)는 기간(b)으로부터 기간(c)으로 이행하는 기간에 있어서, 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력해도 좋다. 이것에 의해, 배선(11)의 전위 변화를 급준하게 할 수 있다.
또한, 도 6g에 도시하는 바와 같이, 회로(10B)는 기간(b)으로부터 기간(c)으로 이행하는 기간에 있어서, 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력하고, 기간(b)에 있어서, 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력해도 좋다. 이것에 의해, 배선(11)의 전위 변화를 급준하게 할 수 있다.
또한, 도 6h에 도시하는 바와 같이, 회로(10B)는 기간(b)으로부터 기간(c)으로 이행하는 기간, 및 기간(c)에 있어서, 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력해도 좋다. 이것에 의해, 배선(11)의 전위 변화를 급준하게 할 수 있다.
또한, 도 6i에 도시하는 바와 같이, 회로(10B)는 기간(b)으로부터 기간(c)으로 이행하는 기간, 및 기간(c)에 있어서, 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력하고, 기간(b)에 있어서, 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력해도 좋다. 이것에 의해, 배선(11)의 전위 변화를 급준하게 할 수 있다.
또한, 도 6j에 도시하는 바와 같이, 회로(10B)는 기간(a)으로부터 기간(b)으로 이행하는 기간에 있어서, 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력하고, 기간(b)으로부터 기간(c)으로 이행하는 기간에 있어서, 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력해도 좋다. 이것에 의해, 배선(11)의 전위 변화를 급준하게 할 수 있다.
또한, 도 6k에 도시하는 바와 같이, 회로(10B)는 기간(a), 및 기간(b)으로부터 기간(c)으로 이행하는 기간에 있어서, 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력하고, 기간(a)으로부터 기간(b)으로 이행하는 기간, 및 기간(b)에 있어서, 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력해도 좋다. 이것에 의해, 배선(11)의 전위 변화를 급준하게 할 수 있다.
또한, 도 6l에 도시하는 바와 같이, 회로(10B)는 기간(a), 기간(b)으로부터 기간(c)으로 이행하는 기간, 및 기간(c)에 있어서, 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력하고, 기간(a)으로부터 기간(b)으로 이행하는 기간, 및 기간(b)에 있어서, 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력해도 좋다. 이것에 의해, 배선(11)의 전위 변화를 급준하게 할 수 있다.
또한, 상기의 설명에 있어서, 선택 신호 및 비선택 신호는 회로(10A) 및 회로(10B)가 출력하는 신호의 일례이며, 서로 상이한 신호이면 좋다.
다음에, 도 4a의 게이트 구동 회로의 동작이, 도 5a 내지 도 5i에서 도시하는 동작(1) 내지 동작(9) 중 몇개를 조합하여 이루어지는 경우의, 도 6a 내지 도 6l과는 상이한 타이밍 차트에 관해서 이하에 설명한다.
도 7a 내지 도 7l은 게이트 구동 회로의 동작의 일례를 도시하는 타이밍 차트이다.
도 7a에 도시하는 타이밍 차트를 참조하여, 기간(a), 기간(a)으로부터 기간(b)으로 이행하는 기간, 기간(b), 기간(b)으로부터 기간(c)으로 이행하는 기간, 기간(c), 및 기간(d)에 있어서의, 도 4a의 게이트 구동 회로의 동작에 관해서 설명한다.
기간(a), 기간(b)으로부터 기간(c)으로 이행하는 기간, 기간(c), 및 기간(d)에 있어서, 도 4a의 게이트 구동 회로는 도 5c의 동작(3)을 행한다. 즉, 기간(a), 기간(b)으로부터 기간(c)으로 이행하는 기간, 기간(c), 및 기간(d)에 있어서, 회로(10A)는 배선(11)으로 신호를 출력하지 않고, 회로(10B)는 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력한다.
기간(a)으로부터 기간(b)으로 이행하는 기간, 및 기간(b)에 있어서, 도 4a의 게이트 구동 회로는 도 5g의 동작(7)을 행한다. 즉, 기간(a)으로부터 기간(b)으로 이행하는 기간, 및 기간(b)에 있어서, 회로(10A)는 배선(11)으로 신호를 출력하지 않고, 회로(10B)는 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력한다.
이와 같이, 기간(a), 기간(a)으로부터 기간(b)으로 이행하는 기간, 기간(b), 기간(b)으로부터 기간(c)으로 이행하는 기간, 기간(c), 및 기간(d)에 있어서, 회로(10A)는 배선(11)으로 신호를 출력하지 않는다. 이로 인해, 회로(10A)가 갖는 트랜지스터의 열화를 억제할 수 있다. 또한, 회로(10A)에 있어서, 신호를 출력하지 않기 위한 스위치를 설치하거나 또는 트랜지스터를 오프로 하는 등, 간단한 회로 설계에 의해, 회로(10A)의 소비 전력을 저감할 수 있다.
또한, 도 7a에 도시하는 타이밍 차트에 있어서, 기간(a), 기간(a)으로부터 기간(b)으로 이행하는 기간, 기간(b), 기간(b)으로부터 기간(c)으로 이행하는 기간, 기간(c), 및 기간(d) 중 적어도 하나에 있어서, 회로(10B)는 배선(11)으로 신호를 출력하지 않아도 좋다.
또한, 도 7b에 도시하는 바와 같이, 회로(10A)는 기간(a)으로부터 기간(b)으로 이행하는 기간에 있어서, 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력해도 좋다. 이것에 의해, 배선(11)의 전위 변화를 급준하게 할 수 있다.
또한, 도 7c에 도시하는 바와 같이, 회로(10A)는 기간(a)에 있어서, 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력하고, 기간(a)으로부터 기간(b)으로 이행하는 기간에 있어서, 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력해도 좋다. 이것에 의해, 배선(11)의 전위 변화를 급준하게 할 수 있다.
또한, 도 7d에 도시하는 바와 같이, 회로(10A)는 기간(a)으로부터 기간(b)으로 이행하는 기간, 및 기간(b)에 있어서, 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력해도 좋다. 이것에 의해, 배선(11)의 전위 변화를 급준하게 할 수 있다.
또한, 도 7e에 도시하는 바와 같이, 회로(10A)는 기간(a)에 있어서, 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력하고, 기간(a)으로부터 기간(b)으로 이행하는 기간, 및 기간(b)에 있어서, 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력해도 좋다. 이것에 의해, 배선(11)의 전위 변화를 급준하게 할 수 있다.
또한, 도 7f에 도시하는 바와 같이, 회로(10A)는 기간(b)으로부터 기간(c)으로 이행하는 기간에 있어서, 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력해도 좋다. 이것에 의해, 배선(11)의 전위 변화를 급준하게 할 수 있다.
또한, 도 7g에 도시하는 바와 같이, 회로(10A)는 기간(b)으로부터 기간(c)으로 이행하는 기간에 있어서, 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력하고, 기간(b)에 있어서, 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력해도 좋다. 이것에 의해, 배선(11)의 전위 변화를 급준하게 할 수 있다.
또한, 도 7h에 도시하는 바와 같이, 회로(10A)는 기간(b)으로부터 기간(c)으로 이행하는 기간, 및 기간(c)에 있어서, 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력해도 좋다. 이것에 의해, 배선(11)의 전위 변화를 급준하게 할 수 있다.
또한, 도 7i에 도시하는 바와 같이, 회로(10A)는 기간(b)으로부터 기간(c)으로 이행하는 기간, 및 기간(c)에 있어서, 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력하고, 기간(b)에 있어서, 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력해도 좋다. 이것에 의해, 배선(11)의 전위 변화를 급준하게 할 수 있다.
또한, 도 7j에 도시하는 바와 같이, 회로(10A)는 기간(a)으로부터 기간(b)으로 이행하는 기간에 있어서, 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력하고, 기간(b)으로부터 기간(c)으로 이행하는 기간에 있어서, 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력해도 좋다. 이것에 의해, 배선(11)의 전위 변화를 급준하게 할 수 있다.
또한, 도 7k에 도시하는 바와 같이, 회로(10A)는 기간(a), 및 기간(b)으로부터 기간(c)으로 이행하는 기간에 있어서, 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력하고, 기간(a)으로부터 기간(b)으로 이행하는 기간, 및 기간(b)에 있어서, 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력해도 좋다. 이것에 의해, 배선(11)의 전위 변화를 급준하게 할 수 있다.
또한, 도 7l에 도시하는 바와 같이, 회로(10A)는 기간(a), 기간(b)으로부터 기간(c)으로 이행하는 기간, 및 기간(c)에 있어서, 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력하고, 기간(a)으로부터 기간(b)으로 이행하는 기간, 및 기간(b)에 있어서, 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력해도 좋다. 이것에 의해, 배선(11)의 전위 변화를 급준하게 할 수 있다.
또한, 상기의 설명에 있어서, 선택 신호 및 비선택 신호는 회로(10A) 및 회로(10B)가 출력하는 신호의 일례이며, 서로 상이한 신호이면 좋다.
다음에, 도 4a의 게이트 구동 회로의 동작이, 도 5a 내지 도 5i에서 도시하는 동작(1) 내지 동작(9) 중 몇개를 조합하여 이루어지는 경우의, 도 6a 내지 도 6l 및 도 7a 내지 도 7l과는 상이한 타이밍 차트에 관해서 이하에 설명한다.
도 8a 내지 도 8e는 게이트 구동 회로의 동작의 일례를 도시하는 타이밍 차트이다.
도 8a 내지 도 8c의 타이밍 차트는, 기간(T1)과 기간(T2)을 가진다. 또한, 도 8a 및 도 8c에서는, 기간(T1)과 기간(T2)이 교대로 배치되어 있지만, 도 8b에 도시하는 바와 같이, 복수의 기간(T1)과 복수의 기간(T2)이 교대로 배치되어 있어도 좋다. 또한, 기간(T1) 및 기간(T2) 이외의 기간을 가지고 있어도 좋다.
도 8a의 타이밍 차트를 참조하여, 기간(T1)과 기간(T2)에 있어서의, 도 4a의 게이트 구동 회로의 동작에 관해서 설명한다.
기간(T1)에서는, 도 6a에 도시하는 타이밍 차트를 사용하고 있다. 이로 인해, 기간(T1)에서는, 회로(10B)가 갖는 트랜지스터의 열화를 억제할 수 있다. 또한, 기간(T2)에서는, 도 7a에 도시하는 타이밍 차트를 사용하고 있다. 이로 인해, 기간(T2)에서는, 회로(10A)가 갖는 트랜지스터의 열화를 억제할 수 있다.
이와 같이, 도 8a에서는, 회로(10B)가 갖는 트랜지스터의 열화를 억제할 수 있는 기간(T1)과, 회로(10A)가 갖는 트랜지스터의 열화를 억제할 수 있는 기간(T2)이 교대로 배치되어 있다.
여기서, 회로(10A)와 회로(10B)가 같은 구성을 갖는 경우, 기간(T1)과 기간(T2)의 길이를 대략 동일하게 함으로써, 회로(10A)가 갖는 트랜지스터와 회로(10B)가 갖는 트랜지스터의 열화의 정도를 대략 동일하게 할 수 있다. 이것에 의해, 기간(T1)과 기간(T2)을 교대로 배치함으로써 회로(10A)와 회로(10B)의 동작이 전환되어도 배선(11)의 전위 변화를 대략 동일하게 할 수 있다.
따라서, 도 4a의 게이트 구동 회로를, 비디오 신호를 유지하는 화소를 갖는 표시 장치에 사용하고, 배선(11)의 전위에 의해 비디오 신호가 변화되는 경우 (예를 들면, 피드스루(feedthrough), 용량 결합 등), 회로(10A)와 회로(10B)의 동작이 전환되어도, 배선(11)에 접속된 화소가 유지하는 비디오 신호의 변화를 대략 동일하게 할 수 있다. 따라서, 화소의 휘도 또는 투과율 등을 대략 동일하게 할 수 있기 때문에, 표시 품위의 향상을 도모할 수 있다.
또한, 기간(T1)에서는 도 6a 내지 도 6l에 도시하는 타이밍 차트 중 어느 것을 사용해도 좋고, 기간(T2)에서는 도 7a 내지 도 7l에 도시하는 타이밍 차트 중 어느 것을 사용해도 좋다. 예를 들면, 도 8c에 도시하는 바와 같이, 기간(T1)에서는 도 6k의 타이밍 차트를 사용하고, 기간(T2)에서는 도 7k의 타이밍 차트를 사용해도 좋다.
다음에, 도 6a 내지 도 6l, 도 7a 내지 도 7l, 도 8a, 및 도 8c에 도시하는 기간(d)에 있어서의, 도 4a의 게이트 구동 회로의 동작의 일례를 도시하는 타이밍 차트에 관해서, 도 8d를 참조하여 설명한다.
도 8d는 기간(d)에 있어서의 게이트 구동 회로의 동작의 일례를 도시하는 타이밍 차트이다.
도 6a 내지 도 6l, 도 7a 내지 도 7l, 도 8a, 및 도 8c에 도시하는 타이밍 차트에 있어서, 기간(d)을 복수의 기간으로 분할한다. 예를 들면, 도 8d에 도시하는 바와 같이, 기간(d)을, 기간(d1)과 기간(d2)의 2개의 기간으로 분할한다. 단, 기간(d)의 분할수 등은 이것에 한정되지 않으며, 기간(d)을 3개 이상의 기간으로 분할해도 좋다. 또한, 도 8d에서는, 기간(d1)과 기간(d2)이 교대로 배치되어 있지만, 복수의 기간(d1)과 복수의 기간(d2)이 교대로 배치되어 있어도 좋다.
도 8d의 타이밍 차트를 참조하여, 기간(d1)과 기간(d2)에 있어서의, 도 4a의 게이트 구동 회로의 동작에 관해서 설명한다.
기간(d1)에 있어서, 게이트 구동 회로는 도 5b의 동작(2)을 행한다. 즉, 기간(d1)에 있어서, 회로(10A)는 배선(11)으로 신호를 출력하고, 회로(10B)는 배선(11)으로 신호를 출력하지 않는다. 또한, 기간(d2)에 있어서, 게이트 구동 회로는 도 5c의 동작(3)을 행한다. 즉, 기간(d2)에 있어서, 회로(10A)는 배선(11)으로 신호를 출력하지 않고, 회로(10B)는 배선(11)으로 신호를 출력한다.
이와 같이, 회로(10A)와 회로(10B)의 각각이 갖는 트랜지스터의 게이트에 신호를 입력할 수 있기 때문에, 각각의 트랜지스터의 열화를 억제할 수 있다. 따라서, 회로(10A)와 회로(10B)의 동작이 전환되어도, 배선(11)의 전위 변화를 대략 동일하게 할 수 있다.
따라서, 도 4a의 게이트 구동 회로를, 비디오 신호를 유지하는 화소를 갖는 표시 장치에 사용하고, 배선(11)의 전위에 의해 비디오 신호가 변화되는 경우 (예를 들면, 피드스루, 용량 결합 등), 회로(10A)와 회로(10B)의 동작이 전환되어도, 배선(11)에 접속된 화소가 유지하는 비디오 신호의 변화를 대략 동일하게 할 수 있다. 따라서, 화소의 휘도 또는 투과율 등을 대략 동일하게 할 수 있기 때문에, 표시 품위의 향상을 도모할 수 있다.
다음에, 도 4a의 게이트 구동 회로의 동작의 다른 일례를 도시하는 타이밍 차트에 관해서 설명한다.
도 6a 내지 도 6l, 도 7a 내지 도 7l, 도 8a, 도 8c, 및 도 8d에 있어서, 회로(10A)의 출력 신호(OUTA)의 전위 및 회로(10B)의 출력 신호(OUTB)의 전위는, 각각의 기간에 있어서 일정하다. 또는, 어떤 기간에 있어서, 출력 신호의 전위가 복수의 값을 가지고 있어도 좋다. 예를 들면, 도 8e에 도시하는 바와 같이, 기간(d)에 있어서, 회로(10A)의 출력 신호(OUTA)의 전위 및 회로(10B)의 출력 신호(OUTB)의 전위의 각각이, 교대로 반복되는 두개의 값을 가지고 있어도 좋다.
또한, 기간(d)에 있어서의 출력 신호(OUTA)의 전위 및 출력 신호(OUTB)의 전위의 각각을, 아날로그적으로 변화시켜도 좋다.
이상과 같이, 도 4a의 게이트 구동 회로는, 다양한 동작을 행할 수 있다.
<게이트 구동 회로의 다른 구성>
다음에, 도 4a와는 상이한 게이트 구동 회로의 구성에 관해서, 도 9a를 참조하여 설명한다.
도 9a에 게이트 구동 회로의 구성의 일례를 도시한다. 게이트 구동 회로는, 회로(10A)와, 회로(10B)와, 회로(10C)와, 회로(10D)를 가진다. 회로(10C) 및 회로(10D)는 각각, 회로(10A) 또는 회로(10B)와 같은 기능을 가지고 있어도 좋다.
또한, 도 9a의 게이트 구동 회로는, 회로(10A) 내지 회로(10D)가 각각, 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력하는 경우와, 회로(10A) 내지 회로(10D)가 각각, 배선(11)에 상기 신호와는 다른 신호(예를 들면, 선택 신호)를 출력하는 경우와, 회로(10A) 내지 회로(10D)가 각각, 배선(11)으로 신호(예를 들면, 비선택 신호 및 선택 신호)를 출력하지 않는 경우를 적절히 조합함으로써, 다양한 동작을 행할 수 있다.
또한, 도 9a에서는, 게이트 구동 회로가 배선(11)과 접속되는 4개의 회로(회로(10A) 내지 회로(10D))를 갖는 경우에 관해서 설명했지만, 본 실시형태의 게이트 구동 회로의 구성은, 이것에 한정되지 않는다. 본 실시형태의 게이트 구동 회로가 N(N은 자연수)개의 회로를 가지고 있어도 좋다. 또한, N개의 회로의 각각은, 회로(10A) 또는 회로(10B)와 같은 기능을 가지고 있어도 좋다.
<게이트 구동 회로의 동작>
도 9a의 게이트 구동 회로의 동작에 관해서, 도 9b를 참조하여 설명한다. 도 9b에 게이트 구동 회로의 동작의 일례를 도시한다.
동작(1)에서는, 회로(10A)는 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력하고, 회로(10B), 회로(10C), 및 회로(10D)는 배선(11)으로 신호를 출력하지 않는다. 동작(2)에서는, 회로(10B)는 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력하고, 회로(10A), 회로(10C), 및 회로(10D)는 배선(11)으로 신호를 출력하지 않는다. 동작(3)에서는, 회로(10C)는 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력하고, 회로(10A), 회로(10B), 및 회로(10D)는 배선(11)으로 신호를 출력하지 않는다. 동작(4)에서는, 회로(10D)는 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력하고, 회로(10A), 회로(10B), 및 회로(10C)는 배선(11)으로 신호를 출력하지 않는다.
동작(5)에서는, 회로(10A) 및 회로(10C)는 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력하고, 회로(10B) 및 회로(10D)는 배선(11)으로 신호를 출력하지 않는다. 동작(6)에서는, 회로(10B) 및 회로(10D)는 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력하고, 회로(10A) 및 회로(10C)는 배선(11)으로 신호를 출력하지 않는다. 동작(7)에서는, 회로(10A), 회로(10B), 회로(10C), 및 회로(10D)는 배선(11)으로 신호(예를 들면, 비선택 신호)를 출력한다. 동작(8)에서는, 회로(10A), 회로(10B), 회로(10C), 및 회로(10D)는 배선(11)으로 신호를 출력하지 않는다.
동작(9)에서는, 회로(10A)는 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력하고, 회로(10B), 회로(10C), 및 회로(10D)는 배선(11)으로 신호를 출력하지 않는다. 동작(10)에서는, 회로(10B)는 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력하고, 회로(10A), 회로(10C), 및 회로(10D)는 배선(11)으로 신호를 출력하지 않는다. 동작(11)에서는, 회로(10C)는 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력하고, 회로(10A), 회로(10B), 및 회로(10D)는 배선(11)으로 신호를 출력하지 않는다. 동작(12)에서는, 회로(10D)는 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력하고, 회로(10A), 회로(10B), 및 회로(10C)는 배선(11)으로 신호를 출력하지 않는다.
동작(13)에서는, 회로(10A) 및 회로(10C)는 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력하고, 회로(10B) 및 회로(10D)는 배선(11)으로 신호를 출력하지 않는다. 동작(14)에서는, 회로(10B) 및 회로(10D)는 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력하고, 회로(10A) 및 회로(10C)는 배선(11)으로 신호를 출력하지 않는다. 동작(15)에서는, 회로(10A), 회로(10B), 회로(10C), 및 회로(10D)는 배선(11)으로 다른 신호(예를 들면, 선택 신호)를 출력한다.
이상과 같이, 도 9a의 게이트 구동 회로는 다양한 동작을 행할 수 있다.
또한, 본 실시형태의 게이트 구동 회로가 갖는 회로(회로(10A), 회로(10B) 등)의 수가 많을수록, 즉, 회로의 개수를 나타내는 N이 클수록, 각 회로가 신호를 출력하는 회수를 감소시킬 수 있다. 따라서, 각 회로가 갖는 트랜지스터의 열화를 억제할 수 있다. 단, N이 지나치게 크면 회로 규모가 커져 버리기 때문에, N을 6보다도 작게 하고, 바람직하게는 N을 4보다도 작게 하고, 더욱 바람직하게는 N=2로 하면 좋다.
또한, 본 실시형태의 게이트 구동 회로를 표시 장치에 사용하는 경우, 표시 장치의 액연(picture frame)을 좌우에서 대략 동일하게 하기 위해서, N이 짝수인 것이 바람직하다. 또한, 화소부를 사이에 개재하여 양측에 배치되는 회로의 수를 동일하게 하기 위해, N이 짝수인 것이 바람직하다.
(실시형태 3)
본 실시형태에서는 게이트 구동 회로의 구성 및 동작에 관해서 설명한다.
<게이트 구동 회로의 구성>
게이트 구동 회로의 구성에 관해서, 이하에 설명한다.
도 10a, 도 10b, 도 11a, 및 도 11b에, 게이트 구동 회로의 구성의 일례를 도시한다. 게이트 구동 회로는 회로(100A)와 회로(100B)를 가진다.
회로(100A)는 스위치(101A) 및 스위치(102A)를 가진다. 스위치(101A)는 배선(112A)과 배선(111) 사이에 접속된다. 스위치(102A)는 배선(113A)과 배선(111) 사이에 접속된다.
회로(100B)는 스위치(101B) 및 스위치(102B)를 가진다. 스위치(101B)는 배선(112B)과 배선(111) 사이에 접속된다. 스위치(102B)는 배선(113B)과 배선(111) 사이에 접속된다.
여기서, 도 10b 및 도 11b에 도시하는 바와 같이, 배선(112A)과 배선(111) 사이의 경로를 경로(121A), 배선(113A)과 배선(111) 사이의 경로를 경로(122A), 배선(112B)과 배선(111) 사이의 경로를 경로(121B), 배선(113B)과 배선(111) 사이의 경로를 경로(122B)로 한다.
또한, A와 B간의 경로라고 기재하는 경우, A와 B 사이에는 스위치가 접속되어도 좋다. 또한, A와 B 사이에는 스위치 이외에도, 소자(예를 들면, 트랜지스터, 다이오드, 저항 소자, 또는 용량 소자 등), 또는 회로(예를 들면, 버퍼 회로, 인버터 회로, 또는 시프트 레지스터 회로 등)가 접속되어도 좋다. 또는, A와 B 사이에는 스위치와 직렬로, 또는 스위치와 병렬로, 소자(예를 들면, 저항 소자, 또는 트랜지스터 등)가 접속되어도 좋다.
또한, 회로(100A), 회로(100B), 및 배선(111)은 각각, 실시형태 2의 회로(10A), 회로(10B), 및 배선(11)에 대응하고, 같은 기능을 가진다.
다음에, 배선(112A), 배선(113A), 배선(112B), 및 배선(113B)에 관해서 설명한다.
배선(112A) 및 배선(112B)에 클록 신호(CK1)가 입력되는 경우, 배선(112A) 및 배선(112B)은 신호선 또는 클록 신호선(「클록선」, 「클록 공급선」이라고도 한다.)으로서의 기능을 가진다. 또는, 배선(112A) 및 배선(112B)에 일정한 전압이 공급되는 경우, 배선(112A) 및 배선(112B)은 전원선으로서의 기능을 가진다.
또한, 배선(112A)과 배선(112B)에 동일한 신호 또는 동일한 전압이 입력되는 경우, 배선(112A)과 배선(112B)을 접속해도 좋다. 또한, 이 경우, 도 11a에 도시하는 바와 같이, 배선(112A)과 배선(112B)에 동일한 배선(112)을 사용해도 좋다. 또는, 배선(112A)과 배선(112B)에는 개별적인 신호 또는 개별적인 전압이 공급되어도 좋다.
배선(113A) 및 배선(113B)에 전원 전압, 기준 전압, 그라운드 전압, 어스, 또는 음전원 전위 등의 기능을 갖는 전압(V1)이 공급되는 경우, 배선(113A) 및 배선(113B)은 전원선 또는 그라운드로서의 기능을 가진다. 또는, 배선(113A) 및 배선(113B)에 신호가 입력되는 경우, 배선(113A) 및 배선(113B)은 신호선으로서의 기능을 가진다.
또한, 배선(113A)과 배선(113B)에 동일한 신호 또는 동일한 전압이 공급되는 경우, 배선(113A)과 배선(113B)을 접속해도 좋다. 또한, 이 경우, 도 11a에 도시하는 바와 같이, 배선(113A)과 배선(113B)에 동일한 배선(113)을 사용해도 좋다. 또는, 배선(113A)과 배선(113B)에는 개별적인 신호 또는 개별적인 전압이 공급되어도 좋다.
다음에, 스위치(101A), 스위치(102A), 스위치(101B), 및 스위치(102B)에 관해서 설명한다.
스위치(101A)는 배선(112A)과 배선(111)이 도통하는 타이밍을 제어하는 기능을 가진다. 또는, 스위치(101A)는 배선(112A)의 전위를 배선(111)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 스위치(101A)는 배선(112A)에 공급되는 신호 또는 전압 등(예를 들면, 클록 신호(CK1), 클록 신호(CK2), 또는 전압(V2))을 배선(111)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 스위치(101A)는 신호 또는 전압 등을 배선(111)에 공급하지 않는 타이밍을 제어하는 기능을 가진다. 또는, 스위치(101A)는 H 신호(예를 들면, 클록 신호(CK1))를 배선(111)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 스위치(101A)는 L 신호(예를 들면, 클록 신호(CK1))를 배선(111)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 스위치(101A)는 배선(111)의 전위를 상승시키는 타이밍을 제어하는 기능을 가진다. 또는, 스위치(101A)는 배선(111)의 전위를 감소시키는 타이밍을 제어하는 기능을 가진다. 또는, 스위치(101A)는 배선(111)의 전위를 유지하는 타이밍을 제어하는 기능을 가진다.
또한, 클록 신호(CK2)가 클록 신호(CK1)의 반전 신호에 상당하는 경우, 클록 신호(CK1)와 클록 신호(CK2)는 서로 반전된 신호, 또는 위상이 대략 180° 어긋난 신호로 하면 좋다.
또한, 클록 신호(CK1) 또는 클록 신호(CK2)는 평형이라도 비평형(「불평형」이라고도 한다.)이라도 좋다. 평형이란, 1주기 중, H 레벨이 되는 기간과 L 레벨이 되는 기간이 대략 동일한 것을 말한다. 비평형이란, H 레벨이 되는 기간과 L 레벨이 되는 기간이 상이한 것을 말한다.
또한, 클록 신호(CK1) 및 클록 신호(CK2)가 비평형이며, 또한 클록 신호(CK2)가 클록 신호(CK1)의 반전 신호가 아닌 경우는, 클록 신호(CK1)의 H 레벨이 되는 기간과 클록 신호(CK2)가 H 레벨이 되는 기간의 길이를, 대략 동일하게 해도 좋다.
스위치(102A)는 배선(113A)과 배선(111)이 도통하는 타이밍을 제어하는 기능을 가진다. 또는, 스위치(102A)는 배선(113A)의 전위를 배선(111)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 스위치(102A)는 배선(113A)에 공급되는 신호 또는 전압 등(예를 들면, 클록 신호(CK2), 또는 전압(V1))을 배선(111)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 스위치(102A)는 신호 또는 전압 등을 배선(111)에 공급하지 않는 타이밍을 제어하는 기능을 가진다. 또는, 스위치(102A)는 전압(V1)을 배선(111)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 스위치(102A)는 배선(111)의 전위를 감소시키는 타이밍을 제어하는 기능을 가진다. 또는, 스위치(102A)는 배선(111)의 전위를 유지하는 타이밍을 제어하는 기능을 가진다.
스위치(101B)는 배선(112B)과 배선(111)이 도통하는 타이밍을 제어하는 기능을 가진다. 또는, 스위치(101B)는 배선(112B)의 전위를 배선(111)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 스위치(101B)는 배선(112B)에 공급되는 신호 또는 전압 등(예를 들면, 클록 신호(CK1), 클록 신호(CK2), 또는 전압(V2))을 배선(111)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 스위치(101B)는 신호 또는 전압 등을 배선(111)에 공급하지 않는 타이밍을 제어하는 기능을 가진다. 또는, 스위치(101B)는 H 신호(예를 들면, 클록 신호(CK1))를 배선(111)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 스위치(101B)는 L 신호(예를 들면, 클록 신호(CK1))를 배선(111)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 스위치(101B)는 배선(111)의 전위를 상승시키는 타이밍을 제어하는 기능을 가진다. 또는, 스위치(101B)는 배선(111)의 전위를 감소시키는 타이밍을 제어하는 기능을 가진다. 또는, 스위치(101B)는 배선(111)의 전위를 유지하는 타이밍을 제어하는 기능을 가진다.
스위치(102B)는 배선(113B)과 배선(111)이 도통하는 타이밍을 제어하는 기능을 가진다. 또는, 스위치(102B)는 배선(113B)의 전위를 배선(111)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 스위치(102B)는 배선(113B)에 공급되는 신호 또는 전압 등(예를 들면, 클록 신호(CK2), 또는 전압(V1))을 배선(111)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 스위치(102B)는 신호 또는 전압 등을 배선(111)에 공급하지 않는 타이밍을 제어하는 기능을 가진다. 또는, 스위치(102B)는 전압(V1)을 배선(111)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 스위치(102B)는 배선(111)의 전위를 감소시키는 타이밍을 제어하는 기능을 가진다. 또는, 스위치(102B)는 배선(111)의 전위를 유지하는 타이밍을 제어하는 기능을 가진다.
<게이트 구동 회로의 동작>
다음에, 도 10a의 게이트 구동 회로의 동작에 관해서, 이하에 설명한다.
도 10c에, 도 10a의 게이트 구동 회로가 행하는 동작의 일례를 도시한다. 도 10c에서는, 게이트 구동 회로가 행하는 각 동작에 있어서의, 스위치(101A), 스위치(102A), 스위치(101B), 및 스위치(102B)의 상태(온 또는 오프)를 도시한다. 이러한 스위치의 온과 오프를 조합함으로써, 도 10a의 게이트 구동 회로는, 다양한 동작을 행할 수 있다.
도 10a의 게이트 구동 회로의 각 동작에 관해서, 도 10c, 및 도 12a 내지 도 13e를 참조하여 설명한다. 여기에서는, 실시형태 2에서 설명한 도 5a 내지 도 5g에서 도시하는 동작(1) 내지 동작(7)을 실현하기 위한, 도 10a의 게이트 구동 회로의 동작에 관해서 설명한다.
우선, 도 5a의 동작(1)을 실현하기 위한, 도 10a의 게이트 구동 회로의 동작에 관해서 설명한다.
도 12a의 동작(1a)에 도시하는 바와 같이, 스위치(101A)는 온이 되기 때문에, 배선(112A)과 배선(111)은 도통 상태가 된다. 따라서, 배선(112A)의 전위(예를 들면, 클록 신호(CK1))는 배선(111)에 공급된다. 스위치(102A)는 온이 되기 때문에, 배선(113A)과 배선(111)은 도통 상태가 된다. 따라서, 배선(113A)의 전위(예를 들면, 전압(V1))는 배선(111)에 공급된다. 스위치(101B)는 온이 되기 때문에, 배선(112B)과 배선(111)은 도통 상태가 된다. 따라서, 배선(112B)의 전위(예를 들면, 클록 신호(CK1))는 배선(111)에 공급된다. 또한, 스위치(102B)는 온이 되기 때문에, 배선(113B)과 배선(111)은 도통 상태가 된다. 따라서, 배선(113B)의 전위(예를 들면, 전압(V1))는 배선(111)에 공급된다.
따라서, 회로(100A) 및 회로(100B)로부터 배선(111)으로 전위가 공급됨으로써, 도 5a의 동작(1)을 실현할 수 있다.
또한, 도 12a의 동작(1a)에 있어서, 도 12b의 동작(1b)에 도시하는 바와 같이, 스위치(101A) 및 스위치(101B)를 오프로 해도 좋다. 또는, 도 12a의 동작(1a)에 있어서, 도 12c의 동작(1c)에 도시하는 바와 같이, 스위치(102A) 및 스위치(102B)를 오프로 해도 좋다. 또는, 도 12a의 동작(1a)에 있어서, 스위치(101A), 스위치(102A), 스위치(101B), 및 스위치(102B) 중 어느 하나를 오프로 해도 좋다. 또는, 도 12a의 동작(1a)에 있어서, 스위치(101A) 및 스위치(102B)를 오프로 해도 좋다. 또는, 도 12a의 동작(1a)에 있어서, 스위치(101B) 및 스위치(102A)를 오프로 해도 좋다.
다음에, 도 5b의 동작(2)을 실현하기 위한, 도 10a의 게이트 구동 회로의 동작에 관해서 설명한다.
도 12d의 동작(2a)에 도시하는 바와 같이, 스위치(101A)는 온이 되기 때문에, 배선(112A)과 배선(111)은 도통 상태가 된다. 따라서, 배선(112A)의 전위(예를 들면, 클록 신호(CK1))는 배선(111)에 공급된다. 스위치(102A)는 온이 되기 때문에, 배선(113A)과 배선(111)은 도통 상태가 된다. 따라서, 배선(113A)의 전위(예를 들면, 전압(V1))는 배선(111)에 공급된다. 스위치(101B)는 오프가 되기 때문에, 배선(112B)과 배선(111)은 비도통 상태가 된다. 또한, 스위치(102B)는 오프가 되기 때문에, 배선(113B)과 배선(111)은 비도통 상태가 된다.
따라서, 회로(100A)로부터 배선(111)으로 전위가 공급되고, 회로(100B)로부터 배선(111)으로 전위가 공급되지 않음으로써, 도 5b의 동작(2)을 실현할 수 있다.
또한, 도 12d의 동작(2a)에 있어서, 도 12e의 동작(2b)에 도시하는 바와 같이, 스위치(102A)를 오프로 해도 좋다. 또는, 도 12d의 동작(2a)에 있어서, 도 12f의 동작(2c)에 도시하는 바와 같이, 스위치(101A)를 오프로 해도 좋다.
다음에, 도 5c의 동작(3)을 실현하기 위한, 도 10a의 게이트 구동 회로의 동작에 관해서 설명한다.
도 12g의 동작(3a)에 도시하는 바와 같이, 스위치(101A)는 오프가 되기 때문에, 배선(112A)과 배선(111)은 비도통 상태가 된다. 스위치(102A)는 오프가 되기 때문에, 배선(113A)과 배선(111)은 비도통 상태가 된다. 스위치(101B)는 온이 되기 때문에, 배선(112B)과 배선(111)은 도통 상태가 된다. 따라서, 배선(112B)의 전위(예를 들면, 클록 신호(CK1))는 배선(111)에 공급된다. 또한, 스위치(102B)는 온이 되기 때문에, 배선(113B)과 배선(111)은 도통 상태가 된다. 따라서, 배선(113B)의 전위(예를 들면, 전압(V1))는 배선(111)에 공급된다.
따라서, 회로(100A)로부터 배선(111)으로 전위가 공급되지 않고, 회로(100B)로부터 배선(111)으로 전위가 공급됨으로써, 도 5c의 동작(3)을 실현할 수 있다.
또한, 도 12g의 동작(3a)에 있어서, 도 12h의 동작(3b)에 도시하는 바와 같이, 스위치(102B)를 오프로 해도 좋다. 또는, 도 12g의 동작(3a)에 있어서, 도 13a의 동작(3c)에 도시하는 바와 같이, 스위치(101B)를 오프로 해도 좋다.
다음에, 도 5d의 동작(4)을 실현하기 위한, 도 10a의 게이트 구동 회로의 동작에 관해서 설명한다.
도 13b의 동작(4a)에 도시하는 바와 같이, 스위치(101A)는 오프가 되기 때문에, 배선(112A)과 배선(111)은 비도통 상태가 된다. 스위치(102A)는 오프가 되기 때문에, 배선(113A)과 배선(111)은 비도통 상태가 된다. 스위치(101B)는 오프가 되기 때문에, 배선(112B)과 배선(111)은 비도통 상태가 된다. 또한, 스위치(102B)는 오프가 되기 때문에, 배선(113B)과 배선(111)은 비도통 상태가 된다.
따라서, 회로(100A) 및 회로(100B)로부터 배선(111)으로 전위가 공급되지 않음으로써, 도 5d의 동작(4)을 실현할 수 있다.
다음에, 도 5e의 동작(5)을 실현하기 위한, 도 10a의 게이트 구동 회로의 동작에 관해서 설명한다.
도 13c의 동작(5a)에 도시하는 바와 같이, 스위치(101A)는 온이 되기 때문에, 배선(112A)과 배선(111)은 도통 상태가 된다. 따라서, 배선(112A)의 다른 전위(예를 들면, 클록 신호(CK2))는 배선(111)에 공급된다. 스위치(102A)는 오프가 되기 때문에, 배선(113A)과 배선(111)은 비도통 상태가 된다. 스위치(101B)는 온이 되기 때문에, 배선(112B)과 배선(111)은 도통 상태가 된다. 따라서, 배선(112B)의 다른 전위(예를 들면, 클록 신호(CK2))는 배선(111)에 공급된다. 또한, 스위치(102B)는 오프가 되기 때문에, 배선(113B)과 배선(111)은 비도통 상태가 된다.
따라서, 회로(100A) 및 회로(100B)로부터 배선(111)으로 다른 전위가 공급됨으로써, 도 5e의 동작(5)을 실현할 수 있다.
다음에, 도 5f의 동작(6)을 실현하기 위한, 도 10a의 게이트 구동 회로의 동작에 관해서 설명한다.
도 13d의 동작(6a)에 도시하는 바와 같이, 스위치(101A)는 온이 되기 때문에, 배선(112A)과 배선(111)은 도통 상태가 된다. 따라서, 배선(112A)의 다른 전위(예를 들면, 클록 신호(CK2))는 배선(111)에 공급된다. 스위치(102A)는 오프가 되기 때문에, 배선(113A)과 배선(111)은 비도통 상태가 된다. 스위치(101B)는 오프가 되기 때문에, 배선(112B)과 배선(111)은 비도통 상태가 된다. 또한, 스위치(102B)는 오프가 되기 때문에, 배선(113B)과 배선(111)은 비도통 상태가 된다.
따라서, 회로(100A)로부터 배선(111)으로 다른 전위가 공급되고, 회로(100B)로부터 배선(111)으로 전위가 출력되지 않음으로써, 도 5f의 동작(6)을 실현할 수 있다.
다음에, 도 5g의 동작(7)을 실현하기 위한, 도 10a의 게이트 구동 회로의 동작에 관해서 설명한다.
도 13e의 동작(7a)에 도시하는 바와 같이, 스위치(101A)는 오프가 되기 때문에, 배선(112A)과 배선(111)은 비도통 상태가 된다. 스위치(102A)는 오프가 되기 때문에, 배선(113A)과 배선(111)은 비도통 상태가 된다. 스위치(101B)는 온이 되기 때문에, 배선(112B)과 배선(111)은 도통 상태가 된다. 따라서, 배선(112B)의 다른 전위(예를 들면, 클록 신호(CK2))는 배선(111)에 공급된다. 또한, 스위치(102B)는 오프가 되기 때문에, 배선(113B)과 배선(111)은 비도통 상태가 된다.
따라서, 회로(100A)로부터 배선(111)으로 전위가 공급되지 않고, 회로(100B)로부터 배선(111)으로 다른 전위가 공급됨으로써, 도 5g의 동작(7)을 실현할 수 있다.
이상과 같이, 스위치(101A), 스위치(102A), 스위치(101B), 및 스위치(102B)의 온과 오프를 제어함으로써, 실시형태 2의 도 5a 내지 도 5g를 참조하여 설명한 게이트 구동 회로의 동작을 실현할 수 있다.
또한, 도 12a의 동작(1a), 도 12d의 동작(2a), 및 도 12g의 동작(3a)에 있어서, 배선(112A) 및 배선(112B)의 전위는, 대략 동일한 것이 바람직하다. 또한, 배선(113A) 및 배선(113B)의 전위는 대략 동일한 것이 바람직하다. 예를 들면, 배선(113A) 및 배선(113B)에 전압(V1)이 공급되는 경우, 클록 신호(CK1)는 L 레벨인 것이 바람직하다.
또한, 도 13c의 동작(5a), 도 13d의 동작(6a), 및 도 13e의 동작(7a)에 있어서, 배선(113A) 및 배선(113B)의 전위가 V1인 경우, 배선(112A) 및 배선(112B)의 전위는, 대략 V2인 것이 바람직하다. 예를 들면, 배선(112A) 및 배선(112B)으로 입력되는 클록 신호(CK2)는 H 레벨인 것이 바람직하다.
다음에, 실시형태 2에서 설명한 도 6a 내지 도 6l, 및 도 7a 내지 도 7l에 도시하는 타이밍 차트를 실현하기 위한, 도 10a의 게이트 구동 회로의 동작에 관해서 설명한다.
또한, 실시형태 2에서는, 임의의 기간에 있어서의 도 4a의 게이트 구동 회로의 동작에 관해서 도 5a 내지 도 5i를 참조하여 설명했지만, 상기 동작을 실현하기 위해서, 도 10a의 게이트 구동 회로는, 상기 임의의 기간에 있어서 도 10c에 도시하는 동작 중 어느 하나를 행할 수 있다. 예를 들면, 도 5a에 도시하는 동작(1)을 실현하기 위해서, 도 10a의 게이트 구동 회로는, 도 10c에 도시하는 동작(1a), 동작(1b), 및 동작(1c)(도 12a, 도 12b, 및 도 12c에 대응) 중 어느 하나를 행할 수 있다.
우선, 도 6a에 도시하는 타이밍 차트를 실현하기 위한, 도 10a의 게이트 구동 회로의 동작에 관해서 설명한다.
실시형태 2에서 설명한 바와 같이, 기간(a), 기간(b)으로부터 기간(c)으로 이행하는 기간, 기간(c), 및 기간(d)에 있어서, 도 10a의 게이트 구동 회로는 도 5b에 도시하는 동작(2)을 행한다. 따라서, 상기 동작(2)을 실현하기 위해서, 기간(a), 기간(b)으로부터 기간(c)으로 이행하는 기간, 기간(c), 및 기간(d)에 있어서, 도 10a의 게이트 구동 회로는, 예를 들면, 도 10c에 도시하는 동작(2a), 동작(2b), 및 동작(2c)(도 12d, 도 12e, 및 도 12f에 대응) 중 어느 하나를 행할 수 있다.
또한, 기간(a)으로부터 기간(b)으로 이행하는 기간, 및 기간(b)에 있어서, 도 10a의 게이트 구동 회로는 도 5f의 동작(6)을 행한다. 따라서, 상기 동작(6)을 실현하기 위해서, 기간(a)으로부터 기간(b)으로 이행하는 기간, 및 기간(b)에 있어서, 도 10a의 게이트 구동 회로는, 예를 들면, 도 10c에 도시하는 동작(6a)(도 13d에 대응)을 행할 수 있다.
이와 같이 하여, 도 10a의 게이트 구동 회로가, 도 6a에 도시하는 타이밍 차트에 대응하는 동작을 행할 수 있다.
또한, 도 6a의 타이밍 차트에 있어서, 기간(a), 및 기간(b)으로부터 기간(c)으로 이행하는 기간에 있어서, 회로(100B)가 배선(111)으로 신호(예를 들면, 비선택 신호)를 출력하는 경우, 도 10a의 게이트 구동 회로는, 예를 들면, 도 10c에 도시하는 동작(1a), 동작(1b), 및 동작(1c)(도 12a, 도 12b, 및 도 12c에 대응) 중 어느 하나를 행할 수 있다.
또한, 도 6a의 타이밍 차트에 있어서, 기간(a)으로부터 기간(b)으로 이행하는 기간, 및 기간(b)에 있어서, 회로(100B)가, 배선(111)으로 다른 신호(예를 들면, 선택 신호)를 출력하는 경우, 도 10a의 게이트 구동 회로는, 예를 들면, 도 10c에 도시하는 동작(5a)(도 13c에 대응)을 행할 수 있다.
이와 같이 하여, 도 10a의 게이트 구동 회로가, 도 6k에 도시하는 타이밍 차트에 대응하는 동작을 행할 수 있다.
마찬가지로 하여, 도 10a의 게이트 구동 회로는, 도 10c에서 설명한 동작 중 어느 하나를 행함으로써, 도 6b 내지 도 6j, 및 도 6l에 도시하는 타이밍 차트를 실현할 수 있다.
다음에, 도 7a에 도시하는 타이밍 차트를 실현하기 위한, 도 10a의 게이트 구동 회로의 동작에 관해서 설명한다.
실시형태 2에서 설명한 바와 같이, 기간(a), 기간(b)으로부터 기간(c)으로 이행하는 기간, 기간(c), 및 기간(d)에 있어서, 도 10a의 게이트 구동 회로는 도 5c에 도시하는 동작(3)을 행한다. 따라서, 상기 동작(3)을 실현하기 위해서, 기간(a), 기간(b)으로부터 기간(c)으로 이행하는 기간, 기간(c), 및 기간(d)에 있어서, 도 10a의 게이트 구동 회로는, 예를 들면, 도 10c에 도시하는 동작(3a), 동작(3b), 및 동작(3c)(도 12g, 도 12h, 및 도 13a에 대응) 중 어느 하나를 행할 수 있다.
또한, 기간(a)으로부터 기간(b)으로 이행하는 기간, 및 기간(b)에 있어서, 도 10a의 게이트 구동 회로는 도 5g의 동작(7)을 행한다. 따라서, 상기 동작(7)을 실현하기 위해서, 기간(a)으로부터 기간(b)으로 이행하는 기간, 및 기간(b)에 있어서, 도 10a의 게이트 구동 회로는, 예를 들면, 도 10c에 도시하는 동작(7a)(도 13e에 대응)을 행할 수 있다.
이와 같이 하여, 도 10a의 게이트 구동 회로가, 도 7a에 도시하는 타이밍 차트에 대응하는 동작을 행할 수 있다.
또한, 도 7a의 타이밍 차트에 있어서, 기간(a), 및 기간(b)으로부터 기간(c)으로 이행하는 기간에 있어서, 회로(100A)가, 배선(111)으로 신호(예를 들면, 비선택 신호)를 출력하는 경우, 도 10a의 게이트 구동 회로는, 예를 들면, 도 10c에 도시하는 동작(1a), 동작(1b), 및 동작(1c)(도 12a, 도 12b, 및 도 12c에 대응) 중 어느 하나를 행할 수 있다.
또한, 도 7a의 타이밍 차트에 있어서, 기간(a)으로부터 기간(b)으로 이행하는 기간, 및 기간(b)에 있어서, 회로(100A)가, 배선(111)으로 다른 신호(예를 들면, 선택 신호)를 출력하는 경우, 도 10a의 게이트 구동 회로는, 예를 들면, 도 10c에 도시하는 동작(5a)(도 13c에 대응)을 행할 수 있다.
이와 같이 하여, 도 10a의 게이트 구동 회로가, 도 7k에 도시하는 타이밍 차트에 대응하는 동작을 행할 수 있다.
마찬가지로 하여, 도 10a의 게이트 구동 회로는, 도 10c에서 설명한 동작 중 어느 하나를 행함으로써, 도 7b 내지 도 7j, 및 도 7l에 도시하는 타이밍 차트를 실현할 수 있다.
이상과 같이, 도 10a의 게이트 구동 회로는, 도 10c에 도시하는 동작을 조합함으로써, 도 6a 내지 도 6l, 및 도 7a 내지 도 7l에 도시하는 타이밍 차트를 실현할 수 있다.
<게이트 구동 회로의 구성>
다음에, 도 10a와는 상이한 게이트 구동 회로의 구성에 관해서, 이하에 설명한다. 여기에서는, 게이트 구동 회로가 회로(100A) 또는 회로(100B)와 같은 기능을 갖는 N(N은 자연수)개의 회로를 갖는 경우에 관해서 설명한다.
도 11c에, 게이트 구동 회로의 구성의 일례를 도시한다. 게이트 구동 회로는, 회로(100A), 회로(100B), 회로(100C), 및 회로(100D)를 가진다. 회로(100C) 및 회로(100D)는 회로(100A) 또는 회로(100B)와 같은 기능을 가진다.
회로(100C)는 스위치(101C) 및 스위치(102C)를 가진다. 그리고, 스위치(101C)는 배선(112C)과 배선(111) 사이에 접속되고, 스위치(102C)는 배선(113C)과 배선(111) 사이에 접속된다. 스위치(101C)는 스위치(101A) 또는 스위치(101B)와 같은 기능을 가진다. 스위치(102C)는 스위치(102A) 또는 스위치(102B)와 같은 기능을 가진다. 배선(112C)은 배선(112A) 또는 배선(112B)과 같은 기능을 가지며, 같은 신호 또는 전압이 입력된다. 배선(113C)은 배선(113A) 또는 배선(113B)과 같은 기능을 가지며, 같은 신호 또는 전압이 입력된다.
회로(100D)는 스위치(101D) 및 스위치(102D)를 가진다. 그리고, 스위치(101D)는 배선(112D)과 배선(111) 사이에 접속되고, 스위치(102D)는 배선(113D)과 배선(111) 사이에 접속된다. 스위치(101D)는 스위치(101A) 또는 스위치(101B)와 같은 기능을 가진다. 스위치(102D)는 스위치(102A) 또는 스위치(102B)와 같은 기능을 가진다. 배선(112D)은 배선(112A) 또는 배선(112B)과 같은 기능을 가지며, 같은 신호 또는 전압이 입력된다. 배선(113D)은 배선(113A) 또는 배선(113B)과 같은 기능을 가지며, 같은 신호 또는 전압이 입력된다.
도 14a에, 게이트 구동 회로의 다른 구성의 일례를 도시한다. 게이트 구동 회로는 회로(100A) 및 회로(100B)를 가진다.
회로(100A)는 스위치(101A) 및 스위치(102A) 외에, 스위치(103A)를 가진다. 스위치(103A)는 배선(113A)과 배선(111) 사이에 접속된다. 스위치(103A)는 스위치(102A)와 같은 동작을 행할 수 있다.
회로(100B)는 스위치(101B) 및 스위치(102B) 외에, 스위치(103B)를 가진다. 스위치(103B)는 배선(113B)과 배선(111) 사이에 접속된다. 스위치(103B)는 스위치(102B)와 같은 동작을 행할 수 있다.
<게이트 구동 회로의 동작>
도 14a의 게이트 구동 회로의 동작에 관해서, 도 14b, 및 도 15a 내지 도 15e를 참조하여 설명한다. 여기에서는, 실시형태 2에서 설명한 도 5a 내지 도 5g에서 도시하는 동작(1) 내지 동작(7)을 실현하기 위한, 도 14a의 게이트 구동 회로의 동작에 관해서 설명한다.
우선, 도 5a의 동작(1)을 실현하기 위한, 도 14a의 게이트 구동 회로의 동작에 관해서 설명한다.
도 14b의 동작(1d)에 도시하는 바와 같이, 스위치(101A)는 오프가 되기 때문에, 배선(112A)과 배선(111)은 비도통 상태가 된다. 스위치(102A) 및 스위치(103A)는 온이 되기 때문에, 배선(113A)과 배선(111)은 도통 상태가 된다. 따라서, 배선(113A)의 전위(예를 들면, 전압(V1))는 배선(111)에 공급된다. 스위치(101B)는 오프가 되기 때문에, 배선(112B)과 배선(111)은 비도통 상태가 된다. 스위치(102B) 및 스위치(103B)는 온이 되기 때문에, 배선(113B)과 배선(111)은 도통 상태가 된다. 따라서, 배선(113B)의 전위(예를 들면, 전압(V1))는 배선(111)에 공급된다.
또한, 도 14b의 동작(1d)에 있어서, 도 14b의 동작(1e)에 도시하는 바와 같이, 스위치(103A) 및 스위치(103B)를 오프로 해도 좋다. 또는, 도 14b의 동작(1d)에 있어서, 도 14b의 동작(1f)에 도시하는 바와 같이, 스위치(102A) 및 스위치(102B)를 오프로 해도 좋다. 또는, 도 14b의 동작(1d), 동작(1e), 및 동작(1f)에 있어서, 스위치(101A) 또는 스위치(101B)를 온으로 해도 좋다.
다음에, 도 5b의 동작(2)을 실현하기 위한, 도 14a의 게이트 구동 회로의 동작에 관해서 설명한다.
도 14b의 동작(2d)에 도시하는 바와 같이, 스위치(101A)는 오프가 되기 때문에, 배선(112A)과 배선(111)은 비도통 상태가 된다. 스위치(102A) 및 스위치(103A)는 온이 되기 때문에, 배선(113A)과 배선(111)은 도통 상태가 된다. 따라서, 배선(113A)의 전위(예를 들면, 전압(V1))는 배선(111)에 공급된다. 스위치(101B)는 오프가 되기 때문에, 배선(112B)과 배선(111)은 비도통 상태가 된다. 스위치(102B) 및 스위치(103B)는 오프가 되기 때문에, 배선(113B)과 배선(111)은 비도통 상태가 된다.
또한, 도 14b의 동작(2d)에 있어서, 도 14b의 동작(2e)(도 15a에 대응)에 도시하는 바와 같이, 스위치(103A)를 오프로 해도 좋다. 또는, 도 14b의 동작(2d)에 있어서, 도 14b의 동작(2f)(도 15b에 대응)에 도시하는 바와 같이, 스위치(102A)를 오프로 해도 좋다. 또는, 도 14b의 동작(2d), 동작(2e), 및 동작(2f)에 있어서, 스위치(101A)를 온으로 해도 좋다.
다음에, 도 5c의 동작(3)을 실현하기 위한, 도 14a의 게이트 구동 회로의 동작에 관해서 설명한다.
도 14b의 동작(3d)에 도시하는 바와 같이, 스위치(101A)는 오프가 되기 때문에, 배선(112A)과 배선(111)은 비도통 상태가 된다. 스위치(102A) 및 스위치(103A)는 오프가 되기 때문에, 배선(113A)과 배선(111)은 비도통 상태가 된다. 스위치(101B)는 오프가 되기 때문에, 배선(112B)과 배선(111)은 비도통 상태가 된다. 스위치(102B) 및 스위치(103B)는 온이 되기 때문에, 배선(113B)과 배선(111)은 도통 상태가 된다. 따라서, 배선(113B)의 전위(예를 들면, 전압(V1))는 배선(111)에 공급된다.
또한, 도 14b의 동작(3d)에 있어서, 도 14b의 동작(3e)(도 15c에 대응)에 도시하는 바와 같이, 스위치(103B)를 오프로 해도 좋다. 또는, 도 14b의 동작(3d)에 있어서, 도 14b의 동작(3f)(도 15d에 대응)에 도시하는 바와 같이, 스위치(102B)를 오프로 해도 좋다. 또는, 도 14b의 동작(3d), 동작(3e), 및 동작(3f)에 있어서, 스위치(101B)를 온으로 해도 좋다.
다음에, 도 5d의 동작(4)을 실현하기 위한, 도 14a의 게이트 구동 회로의 동작에 관해서 설명한다.
도 14b의 동작(4b)에 도시하는 바와 같이, 스위치(101A)는 오프가 되기 때문에, 배선(112A)과 배선(111)은 비도통 상태가 된다. 스위치(102A) 및 스위치(103A)는 오프가 되기 때문에, 배선(113A)과 배선(111)은 비도통 상태가 된다. 스위치(101B)는 오프가 되기 때문에, 배선(112B)과 배선(111)은 비도통 상태가 된다. 스위치(102B) 및 스위치(103B)는 오프가 되기 때문에, 배선(113B)과 배선(111)은 비도통 상태가 된다.
다음에, 도 5e의 동작(5)을 실현하기 위한, 도 14a의 게이트 구동 회로의 동작에 관해서 설명한다.
도 14b의 동작(5b)(도 15e에 대응)에 도시하는 바와 같이, 스위치(101A)는 온이 되기 때문에, 배선(112A)과 배선(111)은 도통 상태가 된다. 따라서, 배선(112A)의 전위(예를 들면, 클록 신호(CK1))는 배선(111)에 공급된다. 스위치(102A) 및 스위치(103A)는 오프가 되기 때문에, 배선(113A)과 배선(111)은 비도통 상태가 된다. 스위치(101B)는 온이 되기 때문에, 배선(112B)과 배선(111)은 도통 상태가 된다. 따라서, 배선(112B)의 전위(예를 들면, 클록 신호(CK1))는 배선(111)에 공급된다. 스위치(102B) 및 스위치(103B)는 오프가 되기 때문에, 배선(113B)과 배선(111)은 비도통 상태가 된다.
다음에, 도 5f의 동작(6)을 실현하기 위한, 도 14a의 게이트 구동 회로의 동작에 관해서 설명한다.
도 14b의 동작(6b)에 도시하는 바와 같이, 스위치(101A)는 온이 되기 때문에, 배선(112A)과 배선(111)은 도통 상태가 된다. 따라서, 배선(112A)의 전위(예를 들면, 클록 신호(CK1))는 배선(111)에 공급된다. 스위치(102A) 및 스위치(103A)는 오프가 되기 때문에, 배선(113A)과 배선(111)은 비도통 상태가 된다. 스위치(101B)는 오프가 되기 때문에, 배선(112B)과 배선(111)은 비도통 상태가 된다. 스위치(102B) 및 스위치(103B)는 오프가 되기 때문에, 배선(113B)과 배선(111)은 비도통 상태가 된다.
다음에, 도 5g의 동작(7)을 실현하기 위한, 도 14a의 게이트 구동 회로의 동작에 관해서 설명한다.
도 14b의 동작(7b)에 도시하는 바와 같이, 스위치(101A)는 오프가 되기 때문에, 배선(112A)과 배선(111)은 비도통 상태가 된다. 스위치(102A) 및 스위치(103A)는 오프가 되기 때문에, 배선(113A)과 배선(111)은 비도통 상태가 된다. 스위치(101B)는 온이 되기 때문에, 배선(112B)과 배선(111)은 도통 상태가 된다. 따라서, 배선(112B)의 전위(예를 들면, 클록 신호(CK1))는 배선(111)에 공급된다. 스위치(102B) 및 스위치(103B)는 오프가 되기 때문에, 배선(113B)과 배선(111)은 비도통 상태가 된다.
이상과 같이, 스위치(101A), 스위치(102A), 스위치(103A), 스위치(101B), 스위치(102B), 및 스위치(103B)의 온과 오프를 제어함으로써, 실시형태 2의 도 5a 내지 도 5g를 참조하여 설명한 게이트 구동 회로의 동작을 실현할 수 있다.
(실시형태 4)
본 실시형태에서는 상기 실시형태에서 설명한 게이트 구동 회로를 갖는 반도체 장치에 관해서 설명한다.
<반도체 장치의 구성>
본 실시형태의 반도체 장치의 구성의 일례에 관해서, 도 16a를 참조하여 설명한다. 도 16a에, 반도체 장치의 회로도의 일례를 도시한다. 도 16a의 반도체 장치는 게이트 구동을 구성하는 회로(200A) 및 회로(200B)를 가진다.
회로(200A)는 트랜지스터(201A), 트랜지스터(202A), 및 회로(300A)를 가진다. 회로(200B)는 트랜지스터(201B), 트랜지스터(202B), 및 회로(300B)를 가진다.
또한, 도 16a에 있어서, 트랜지스터(201A), 트랜지스터(202A), 트랜지스터(201B), 및 트랜지스터(202B)는 N 채널형 트랜지스터로서 설명한다. N 채널형의 트랜지스터는, 게이트와 소스간의 전위차(Vgs)가 임계값 전압(Vth)을 상회한 경우에 온이 된다.
또한, 이러한 트랜지스터는, P 채널형 트랜지스터라도 좋다. P 채널형 트랜지스터는 게이트와 소스간의 전위차(Vgs)가 임계값 전압(Vth)을 하회한 경우에 온이 된다.
트랜지스터(201A)는 제 1 단자가 배선(112A)과 접속되고, 제 2 단자가 배선(111)과 접속된다. 트랜지스터(202A)는 제 1 단자가 배선(113A)과 접속되고, 제 2 단자가 배선(111)과 접속된다. 회로(300A)는 배선(113A), 배선(114A), 배선(115A), 배선(116A), 트랜지스터(201A)의 게이트, 및 트랜지스터(202A)의 게이트와 접속된다. 또한, 회로(300A)는 배선(113A) 내지 배선(116A) 모두와 접속될 필요는 없으며, 배선(113A) 내지 배선(116A) 중 어느 하나와 접속되지 않는 구성으로 해도 좋다.
또한, 트랜지스터(201A)의 게이트와 회로(300A)의 접속 개소를 노드(A1), 트랜지스터(202A)의 게이트와 회로(300A)의 접속 개소를 노드(A2)로 나타낸다. 또한, 노드(A1)의 전위를 전위(Va1), 노드(A2)의 전위를 전위(Va2)로도 나타낸다.
트랜지스터(201B)는 제 1 단자가 배선(112B)과 접속되고, 제 2 단자가 배선(111)과 접속된다. 트랜지스터(202B)는 제 1 단자가 배선(113B)과 접속되고, 제 2 단자가 배선(111)과 접속된다. 회로(300B)는 배선(113B), 배선(114B), 배선(115B), 배선(116B), 트랜지스터(201B)의 게이트, 및 트랜지스터(202B)의 게이트와 접속된다. 또한, 회로(300B)는 배선(113B) 내지 배선(116B) 모두와 접속될 필요는 없으며, 배선(113B) 내지 배선(116B) 중 어느 하나와 접속되지 않는 구성으로 해도 좋다.
또한, 트랜지스터(201B)의 게이트와 회로(300B)의 접속 개소를 노드(B1), 트랜지스터(202B)의 게이트와 회로(300B)의 접속 개소를 노드(B2)로 나타낸다. 또한, 노드(B1)의 전위를 전위(Vb1), 노드(B2)의 전위를 전위(Vb2)로도 나타낸다.
다음에, 배선(111), 배선(114A), 배선(115A), 배선(116A), 배선(114B), 배선(115B), 및 배선(116B)에 관해서 설명한다.
배선(111)에는 회로(200A)로부터 신호(OUTA)가 출력되고, 회로(200B)로부터 신호(OUTB)가 출력된다.
배선(111)은 화소부로 연신되어 배치되고, 게이트 신호선(「게이트선」이라고도 한다.), 주사선, 또는 신호선으로서의 기능을 가진다. 따라서, 신호(OUTA) 및 신호(OUTB)는 게이트 신호, 주사 신호, 또는 선택 신호에 상당한다.
또한, 반도체 장치가 회로(200A)를 복수 갖는 경우, 배선(111)은 다른 단(예를 들면, 다음 단)의 회로(200A)의 배선(114A)과 접속되어도 좋다. 이 경우, 신호(OUTA)는 전송용 신호 또는 스타트 신호에 상당한다. 또한, 반도체 장치가 회로(200A)를 복수 갖는 경우, 배선(111)은 다른 단(예를 들면, 전단)의 회로(200A)의 배선(116A)과 접속되어도 좋다. 이 경우, 신호(OUTA)는 리셋 신호에 상당한다.
또한, 반도체 장치가 회로(200B)를 복수 갖는 경우, 배선(111)은 다른 단(예를 들면, 다음 단)의 회로(200B)의 배선(114B)과 접속되어도 좋다. 이 경우, 신호(OUTB)는 전송용 신호 또는 스타트 신호에 상당한다. 또한, 반도체 장치가 회로(200B)를 복수 갖는 경우, 배선(111)은 다른 단(예를 들면, 전단)의 회로(200B)의 배선(116B)과 접속되어도 좋다. 이 경우, 신호(OUTB)는 리셋 신호에 상당한다.
배선(114A) 및 배선(114B)에는 스타트 신호(SP)가 입력된다. 따라서, 배선(114A) 및 배선(114B)은 신호선으로서의 기능을 가진다.
또한, 반도체 장치가 회로(200A)를 복수 갖는 경우, 배선(114A)은 다른 단(예를 들면, 전단)의 회로(200A)의 배선(111)과 접속되어도 좋다. 이 경우, 배선(114A)은 게이트 신호선(「게이트선」이라고도 한다.), 주사선, 또는 신호선으로서의 기능을 가진다. 따라서, 스타트 신호(SP)는 게이트 신호, 주사 신호, 또는 선택 신호에 상당한다.
또한, 반도체 장치가 회로(200B)를 복수 갖는 경우, 배선(114B)은 다른 단(예를 들면, 전단)의 회로(200B)의 배선(111)과 접속되어도 좋다. 이 경우, 배선(114B)은 게이트 신호선(「게이트선」이라고도 한다.), 신호선, 또는 주사선으로서의 기능을 가진다. 따라서, 스타트 신호(SP)는 게이트 신호, 선택 신호, 또는 주사 신호에 상당한다.
또한, 배선(114A)과 배선(114B)에 동일한 신호가 입력되는 경우, 배선(114A)과 배선(114B)이 접속되어도 좋다. 또한, 이 경우, 배선(114A)과 배선(114B)에 동일한 배선을 사용해도 좋다. 또는, 배선(114A)과 배선(114B)에, 개별적인 신호가 입력되어도 좋다.
배선(115A)에는 신호(SELA)가 입력되고, 배선(115B)에는 신호(SELB)가 입력된다.
신호(SELA)와 신호(SELB)는 서로 반전된 신호, 또는 위상이 대략 180° 어긋난 신호로 하면 좋다. 그리고, 신호(SELA) 및 신호(SELB)가, 어떤 기간마다(예를 들면, 프레임 기간마다) H 레벨과 L 레벨을 반복하는 경우, 신호(SELA) 및 신호(SELB)는 제어 신호, 클록 신호, 또는 클록 제어 신호에 상당한다. 따라서, 배선(115A) 및 배선(115B)은 신호선, 제어선, 또는 클록 신호선(「클록선」, 「클록 공급선」이라고도 한다.)으로서의 기능을 가진다. 또한, 신호(SELA) 및 신호(SELB)는 수 프레임마다, 전원이 투입될 때마다, 또는 랜덤으로 H 레벨과 L 레벨을 반복해도 좋다. 또한, 동일한 기간에, 신호(SELA)와 신호(SELB)의 양쪽을, H 레벨 또는 L 레벨로 해도 좋다.
배선(116A) 및 배선(116B)에는 리셋 신호(RE)가 입력된다. 따라서, 배선(116A) 및 배선(116B)은 신호선으로서의 기능을 가진다.
또한, 반도체 장치가 회로(200A)를 복수 갖는 경우, 배선(116A)은 다른 단(예를 들면, 다음 단)의 회로(200A)의 배선(111)과 접속되어도 좋다. 이 경우, 배선(116A)은 게이트 신호선(「게이트선」이라고도 한다.), 신호선, 또는 주사선으로서의 기능을 가진다. 따라서, 리셋 신호(RE)는 게이트 신호, 선택 신호, 또는 주사 신호에 상당한다.
또한, 반도체 장치가 회로(200B)를 복수 갖는 경우, 배선(116B)은 다른 단(예를 들면, 다음 단)의 회로(200B)의 배선(111)과 접속되어도 좋다. 이 경우, 배선(116B)은 게이트 신호선(「게이트선」이라고도 한다.), 신호선, 또는 주사선으로서의 기능을 가진다. 따라서, 리셋 신호(RE)는 게이트 신호, 선택 신호, 또는 주사 신호에 상당한다.
또한, 배선(116A)과 배선(116B)에 동일한 신호가 입력되는 경우, 배선(116A)과 배선(116B)이 접속되어도 좋다. 또한, 이 경우, 배선(116A)과 배선(116B)에 동일한 배선을 사용해도 좋다. 또는, 배선(116A)과 배선(116B)에, 개별적인 신호가 입력되어도 좋다.
다음에, 트랜지스터(201A), 트랜지스터(202A), 회로(300A), 트랜지스터(201B), 트랜지스터(202B), 및 회로(300B)에 관해서 설명한다.
트랜지스터(201A)는 실시형태 3에서 설명한 스위치(101A)와 같은 기능을 가진다. 또는, 트랜지스터(201A)는 부트스트랩 동작을 행하는 기능을 가지고 있어도 좋다. 또는, 트랜지스터(201A)는 노드(A1)의 전위를 부트스트랩 동작에 의해 상승시키는 기능을 가지고 있어도 좋다.
이와 같이, 트랜지스터(201A)는 스위치로서의 기능, 또는 버퍼로서의 기능 등을 가진다. 또한, 트랜지스터(201A)는 노드(A1)의 전위에 따라서 제어되어도 좋다.
트랜지스터(202A)는 실시형태 3에서 설명한 스위치(102A)와 같은 기능을 가진다. 또한, 트랜지스터(202A)는 노드(A2)의 전위에 따라서 제어되어도 좋다.
회로(300A)는 노드(A1)의 전위 또는 노드(A2)의 전위를 제어하는 기능을 가진다. 또는, 회로(300A)는 노드(A1) 또는 노드(A2)에, 신호 또는 전압 등을 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 회로(300A)는 노드(A1) 또는 노드(A2)에, 신호 또는 전압 등을 공급하지 않는 타이밍을 제어하는 기능을 가진다. 또는, 회로(300A)는 노드(A1) 또는 노드(A2)에, H 신호 또는 전압(V2)을 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 회로(300A)는 노드(A1) 또는 노드(A2)에, L 신호 또는 전압(V1)을 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 회로(300A)는 노드(A1)의 전위 또는 노드(A2)의 전위를 상승시키는 타이밍을 제어하는 기능을 가진다. 또는, 회로(300A)는 노드(A1)의 전위 또는 노드(A2)의 전위를 감소시키는 타이밍을 제어하는 기능을 가진다. 또는, 회로(300A)는 노드(A1)의 전위 또는 노드(A2)의 전위를 유지하는 타이밍을 제어하는 기능을 가진다. 또는, 회로(300A)는 노드(A1) 또는 노드(A2)를 부유 상태로 하는 타이밍을 제어하는 기능을 가진다.
또한, 회로(300A)는 스타트 신호(SP), 신호(SELA), 또는 리셋 신호(RE)에 따라서 제어되어도 좋다. 또는, 회로(300A)는 상기의 신호(스타트 신호(SP), 신호(SELA), 및 리셋 신호(RE))와는 다른 신호(예를 들면, 신호(OUTA), 클록 신호(CK1), 또는 클록 신호(CK2) 등)에 따라서 제어되어도 좋다.
트랜지스터(201B)는 실시형태 3에서 설명한 스위치(101B)와 같은 기능을 가진다. 또는, 트랜지스터(201B)는 부트스트랩 동작을 행하는 기능을 가지고 있어도 좋다. 또는, 트랜지스터(201B)는 노드(B1)의 전위를 부트스트랩 동작에 의해 상승시키는 기능을 가지고 있어도 좋다.
이와 같이, 트랜지스터(201B)는 스위치로서의 기능, 또는 버퍼로서의 기능 등을 가진다. 또한, 트랜지스터(201B)는 노드(B1)의 전위에 따라서 제어되어도 좋다.
트랜지스터(202B)는 실시형태 3에서 설명한 스위치(102B)와 같은 기능을 가진다. 또한, 트랜지스터(202B)는 노드(B2)의 전위에 따라서 제어되어도 좋다.
회로(300B)는 노드(B1)의 전위 또는 노드(B2)의 전위를 제어하는 기능을 가진다. 또는, 회로(300B)는 노드(B1) 또는 노드(B2)에, 신호 또는 전압 등을 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 회로(300B)는 노드(B1) 또는 노드(B2)에, 신호 또는 전압 등을 공급하지 않는 타이밍을 제어하는 기능을 가진다. 또는, 회로(300B)는 노드(B1) 또는 노드(B2)에, H 신호 또는 전압(V2)을 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 회로(300B)는 노드(B1) 또는 노드(B2)에, L 신호 또는 전압(V1)을 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 회로(300B)는 노드(B1)의 전위 또는 노드(B2)의 전위를 상승시키는 타이밍을 제어하는 기능을 가진다. 또는, 회로(300B)는 노드(B1)의 전위 또는 노드(B2)의 전위를 감소시키는 타이밍을 제어하는 기능을 가진다. 또는, 회로(300B)는 노드(B1)의 전위 또는 노드(B2)의 전위를 유지하는 타이밍을 제어하는 기능을 가진다. 또는, 회로(300B)는 노드(B1) 또는 노드(B2)를 부유 상태로 하는 타이밍을 제어하는 기능을 가진다.
또한, 회로(300B)는 스타트 신호(SP), 신호(SELB), 또는 리셋 신호(RE)에 따라서 제어되어도 좋다. 또는, 회로(300B)는 상기의 신호(스타트 신호(SP), 신호(SELB) 및 리셋 신호(RE))와는 다른 신호(예를 들면, 신호(OUTB), 클록 신호(CK1), 또는 클록 신호(CK2) 등)에 따라서 제어되어도 좋다.
<반도체 장치의 동작>
도 16a의 반도체 장치의 동작의 일례에 관해서, 도 17에 도시하는 타이밍 차트를 참조하여 설명한다. 또한, 도 18a 내지 도 23은 각각, 도 16a의 반도체 장치의 동작의 일례를 설명하기 위한 도 및 동작의 일례를 도시하는 타이밍 차트이다. 또한, 상기 실시형태에서 설명한 내용과 공통되는 부분은, 그 설명을 생략한다.
우선, 기간(a1)에 있어서, 도 18a에 도시하는 바와 같이, 스타트 신호(SP)가 H 레벨이 된다. 이 스타트 신호(SP)가 H 레벨이 되는 타이밍에서, 회로(300A)는 H 신호 또는 전압(V2)을 노드(A1)에 공급하기 시작한다. 따라서, 노드(A1)의 전위는 상승한다. 이 때, 노드(A1)의 전위가 상승하기 때문에, 회로(300A)는 L 신호 또는 전압(V1)을 노드(A2)에 공급한다. 따라서, 노드(A2)의 전위는 감소되고, L 레벨이 된다. 그러면, 트랜지스터(202A)는 오프가 되기 때문에, 배선(113A)과 배선(111)은 비도통 상태가 된다.
그 후, 노드(A1)의 전위는 계속해서 상승한다. 이어서, 노드(A1)의 전위가 V1+Vth201A(Vth201A: 트랜지스터(201A)의 임계값 전압)까지 상승하면, 트랜지스터(201A)는 온이 되기 때문에, 배선(112A)과 배선(111)은 도통 상태가 된다. 그러면, L 레벨의 클록 신호(CK1)가 트랜지스터(201A)를 개재하여 배선(111)에 공급된다. 이 결과, 신호(OUTA)는 L 레벨이 된다.
그 후, 노드(A1)의 전위는 더욱 상승한다. 결국에, 회로(300A)는 노드(A1)로의 신호 또는 전압의 공급을 멈추기 때문에, 회로(300A)와 노드(A1)는 비도통 상태가 된다. 이 결과, 노드(A1)는 부유 상태가 되고, 노드(A1)의 전위는 V1+Vth201A+Vx(Vx은 양의 수)로 유지된다.
또한, 기간(a1)에 있어서, 회로(300A)는 노드(A1)로의 신호 도는 전압의 공급을 멈추는 대신에, V1+Vth201A+Vx의 전압을 노드(A1)에 계속해서 공급해도 좋다.
한편, 기간(a1)에 있어서, 스타트 신호(SP)가 H 레벨이 되는 타이밍에서, 회로(300B)는 H 신호 또는 전압(V2)을 노드(B1)에 공급하기 시작한다. 따라서, 노드(B1)의 전위는 상승한다. 이 때, 신호(SELB)가 L 레벨이기 때문에, 또는 노드(B1)의 전위가 상승하기 때문에, 회로(300B)는 L 신호 또는 전압(V1)을 노드(B2)에 공급한다. 따라서, 노드(B2)의 전위는 감소되고, L 레벨이 된다. 그러면, 트랜지스터(202B)는 오프가 되기 때문에, 배선(113B)과 배선(111)은 비도통 상태가 된다.
그 후, 노드(B1)의 전위는 계속해서 상승한다. 이어서, 노드(B1)의 전위가 V1+Vth201B(Vth201B: 트랜지스터(201B)의 임계값 전압)까지 상승하면, 트랜지스터(201B)는 온이 되기 때문에, 배선(112B)과 배선(111)은 도통 상태가 된다. 그러면, L 레벨의 클록 신호(CK1)가, 트랜지스터(201B)를 개재하여 배선(111)에 공급된다. 이 결과, 신호(OUTB)는 L 레벨이 된다.
그 후, 노드(B1)의 전위는 더욱 상승한다. 이어서, 회로(300B)는 노드(B1)로의 신호 또는 전압의 공급을 멈추기 때문에, 회로(300B)와 노드(B1)는 비도통 상태가 된다. 이 결과, 노드(B1)는 부유 상태가 되고, 노드(B1)의 전위는, V1+Vth201B+Vx로 유지된다.
또한, 기간(a1)에 있어서, 회로(300B)는 노드(B1)로의 신호 또는 전압의 공급을 멈추는 대신에, V1+Vth201B+Vx의 전압을 노드(B1)에 계속해서 공급해도 좋다.
다음에, 기간(b1)에 있어서, 도 18b에 도시하는 바와 같이, 스타트 신호(SP)가 L 레벨이 된다. 따라서, 회로(300A)는 신호 또는 전압을 노드(A1)에 공급하지 않는 상태로 유지된다. 따라서, 노드(A1)는 부유 상태를 유지하고 있기 때문에, 노드(A1)의 전위는, V1+Vth201A+Vx로 유지된다. 즉, 트랜지스터(201A)는 온 상태를 유지하기 때문에, 배선(112A)과 배선(111)은 도통 상태를 유지한다.
또한, 노드(A1)의 전위가 기간(a1)에 있어서 상승된 값으로 유지되기 때문에, 회로(300A)는 L 신호 또는 전압(V1)을 노드(A2)에 공급하는 상태로 유지된다. 따라서, 트랜지스터(202A)는 오프 상태를 유지하기 때문에, 배선(113A)과 배선(111)은 비도통 상태를 유지한다.
이 때, 클록 신호(CK1)는 L 레벨로부터 H 레벨로 상승한다. 그러면, H 레벨의 클록 신호(CK1)가, 트랜지스터(201A)를 개재하여 배선(111)에 공급되기 때문에, 배선(111)의 전위가 상승한다. 그러면, 노드(A1)는 부유 상태를 유지하고 있기 때문에, 노드(A1)의 전위는 트랜지스터(201A)의 게이트와 제 2 단자 사이의 기생 용량에 의해, V2+Vth202A+Vx(Vth202A: 트랜지스터(202A)의 임계값 전압)까지 상승한다. 소위, 부트스트랩 동작이다. 이와 같이 하여, 배선(111)의 전위는 V2까지 상승하기 때문에, 신호(OUTA)는 H 레벨이 된다.
한편, 기간(b1)에 있어서, 스타트 신호(SP)가 L 레벨이 되기 때문에, 회로(300B)는 신호 또는 전압을 노드(B1)에 공급하지 않는 상태로 유지된다. 따라서, 노드(B1)는 부유 상태를 유지하고 있기 때문에, 노드(B1)의 전위는, V1+Vth201B+Vx로 유지된다. 즉, 트랜지스터(201B)는 온 상태를 유지하기 때문에, 배선(112B)과 배선(111)은 도통 상태를 유지한다.
또한, 신호(SELB)가 L 레벨이기 때문에, 또는 노드(B1)의 전위가 기간(a1)에 있어서 상승된 값으로 유지되기 때문에, 회로(300B)는 L 신호 또는 전압(V1)을 노드(B2)에 공급하는 상태로 유지된다. 따라서, 트랜지스터(202B)는 오프 상태를 유지하기 때문에, 배선(113B)과 배선(111)은 비도통 상태를 유지한다.
이 때, 클록 신호(CK1)는 L 레벨로부터 H 레벨로 상승한다. 그러면, H 레벨의 클록 신호(CK1)가, 트랜지스터(201B)를 개재하여 배선(111)에 공급되기 때문에, 배선(111)의 전위가 상승한다. 그러면, 노드(B1)는 부유 상태를 유지하고 있기 때문에, 노드(B1)의 전위는 트랜지스터(201B)의 게이트와 제 2 단자 사이의 기생 용량에 의해, V2+Vth202B+Vx(Vth202B: 트랜지스터(202B)의 임계값 전압)까지 상승한다. 소위, 부트스트랩 동작이다. 이와 같이 하여, 배선(111)의 전위는 V2까지 상승하기 때문에, 신호(OUTB)는 H 레벨이 된다.
다음에, 기간(c1)에 있어서, 도 19a에 도시하는 바와 같이, 리셋 신호(RE)가 H 레벨이 된다. 이 리셋 신호(RE)가 H 레벨이 되는 타이밍에서, 회로(300A)는 L 신호 또는 전압(V1)을 노드(A1)에 공급한다. 따라서, 노드(A1)의 전위는 전압(V1)이 되도록 감소된다. 그러면, 트랜지스터(201A)는 오프가 되기 때문에, 배선(112A)과 배선(111)은 비도통 상태가 된다. 한편, 노드(A1)의 전위가 감소되기 때문에, 회로(300A)는 H 신호 또는 전압(V2)을 노드(A2)에 공급한다. 따라서, 노드(A2)의 전위는 상승한다. 그러면, 트랜지스터(202A)는 온이 되기 때문에, 배선(113A)과 배선(111)은 도통 상태가 된다. 이 결과, 전압(V1)은 트랜지스터(202A)를 개재하여 배선(111)에 공급된다. 이와 같이 하여, 배선(111)의 전위는 감소되기 때문에, 신호(OUTA)는 L 레벨이 된다.
또한, 기간(c1)에 있어서, 클록 신호(CK1)가 L 레벨이 되는 타이밍은, 트랜지스터(201A)가 오프가 되는 타이밍보다도 빠른 경우가 있다. 이로 인해, 트랜지스터(201A)가 오프가 될 때까지는, L 레벨의 클록 신호(CK1)가, 트랜지스터(201A)를 개재하여 배선(111)에 공급되면 좋다. 또한, 트랜지스터(201A)의 채널 폭을 크게 하면, 신호(OUTA)의 하강 시간을 짧게 할 수 있다.
기간(c1)에 있어서, 배선(111)에 관해서는, 전압(V1)이 트랜지스터(202A)를 개재하여 배선(111)에 공급되는 경우와, L 레벨의 클록 신호(CK1)가 트랜지스터(201A)를 개재하여 배선(111)에 공급되는 경우와, 전압(V1)이 트랜지스터(202A)를 개재하여 배선(111)에 공급되고, 또한 L 레벨의 클록 신호(CK1)가 트랜지스터(201A)를 개재하여 배선(111)에 공급되는 경우의 3개의 패턴이 있다.
한편, 기간(c1)에 있어서, 리셋 신호(RE)가 H 레벨이 되는 타이밍에서, 회로(300B)는 L 신호 또는 전압(V1)을 노드(B1)에 공급한다. 따라서, 노드(B1)의 전위는 전압(V1)이 되도록 감소된다. 그러면, 트랜지스터(201B)는 오프가 되기 때문에, 배선(112B)과 배선(111)은 비도통 상태가 된다. 한편, 신호(SELB)는 L 레벨로 유지되고 있기 때문에, 회로(300B)는 L 신호 또는 전압(V1)을 노드(B2)에 공급하는 상태로 유지된다. 따라서, 노드(B2)의 전위는 L 레벨로 유지된다. 그러면, 트랜지스터(202B)는 오프 상태를 유지하기 때문에, 배선(113B)과 배선(111)은 비도통 상태를 유지한다.
또한, 기간(c1)에 있어서, 클록 신호(CK1)가 L 레벨이 되는 타이밍은, 트랜지스터(201B)가 오프가 되는 타이밍보다도 빠른 경우가 있다. 이로 인해, 트랜지스터(201B)가 오프가 될 때까지는, L 레벨의 클록 신호(CK1)가, 트랜지스터(201B)를 개재하여 배선(111)에 공급되면 좋다. 또한, 트랜지스터(201B)의 채널 폭을 크게 하면, 신호(OUTB)의 하강 시간을 짧게 할 수 있다.
다음에, 기간(d1)에 있어서, 도 19b에 도시하는 바와 같이, 회로(300A)는 L 신호 또는 전압(V1)을 노드(A1)에 공급하는 상태로 유지된다. 따라서, 노드(A1)의 전위는 L 레벨로 유지된다. 그러면, 트랜지스터(201A)는 오프 상태로 유지되기 때문에, 배선(112A)과 배선(111)은 비도통 상태를 유지한다.
또한, 회로(300A)는 H 신호 또는 전압(V2)을 노드(A2)에 공급하는 상태로 유지된다. 따라서, 노드(A2)의 전위는 H 레벨로 유지된다. 그러면, 트랜지스터(202A)는 온 상태로 유지되기 때문에, 배선(113A)과 배선(111)은 도통 상태를 유지한다. 이 결과, 전압(V1)이 트랜지스터(202A)를 개재하여 배선(111)에 공급되는 상태로 유지된다.
한편, 기간(d1)에 있어서, 회로(300B)는 L 신호 또는 전압(V1)을 노드(B1)에 공급하는 상태로 유지된다. 따라서, 노드(B1)의 전위는 L 레벨로 유지된다. 그러면, 트랜지스터(201B)는 오프 상태로 유지되기 때문에, 배선(112B)과 배선(111)은 비도통 상태를 유지한다.
또한, 회로(300B)는 L 신호 또는 전압(V1)을 노드(B2)에 공급하는 상태로 유지된다. 따라서, 노드(B2)의 전위는 L 레벨로 유지된다. 그러면, 트랜지스터(202B)는 오프 상태로 유지되기 때문에, 배선(113B)과 배선(111)은 비도통 상태를 유지한다.
다음에, 기간(a2)에 있어서의 반도체 장치의 동작은, 도 20a에 도시하는 바와 같이, 기간(a1)에 있어서의 반도체 장치의 동작과 같다. 단, 신호(SELA)가 L 레벨이 되고, 신호(SELB)가 H 레벨이 되는 점이 상이하다.
다음에, 기간(b2)에 있어서의 반도체 장치의 동작은, 도 20b에 도시하는 바와 같이, 기간(b1)에 있어서의 반도체 장치의 동작과 같다. 단, 신호(SELA)가 L 레벨이 되고, 신호(SELB)가 H 레벨이 되는 점이 상이하다.
다음에, 기간(c2)에 있어서의 반도체 장치의 동작에 관해서, 도 21a를 참조하여 설명한다. 기간(c1)에 있어서의 반도체 장치의 동작과는, 신호(SELA)가 L 레벨이 되고, 신호(SELB)가 H 레벨이 되는 점이 상이하다.
신호(SELA)가 L 레벨이 되기 때문에, 회로(300A)는 L 신호 또는 전압(V1)을 노드(A2)에 공급한다. 따라서, 트랜지스터(202A)는 오프가 되기 때문에, 배선(113A)과 배선(111)은 비도통 상태가 된다.
한편, 신호(SELB)가 H 레벨이 되기 때문에, 회로(300B)는 H 신호 또는 전압(V2)을 노드(B2)에 공급한다. 따라서, 트랜지스터(202B)는 온이 되기 때문에, 배선(113B)과 배선(111)은 도통 상태가 된다. 그러면, 전압(V1)이 트랜지스터(202B)를 개재하여 배선(111)에 공급된다.
또한, 기간(c2)에 있어서, 클록 신호(CK1)가 L 레벨이 되는 타이밍은, 트랜지스터(201A)가 오프가 되는 타이밍보다도 빠른 경우가 있다. 이로 인해, 트랜지스터(201A)가 오프가 될 때까지는, L 레벨의 클록 신호(CK1)가, 트랜지스터(201A)를 개재하여 배선(111)에 공급되면 좋다. 또한, 트랜지스터(201A)의 채널 폭을 크게 하면, 신호(OUTA)의 하강 시간을 짧게 할 수 있다.
또한, 기간(c2)에 있어서, 클록 신호(CK1)가 L 레벨이 되는 타이밍은, 트랜지스터(201B)가 오프가 되는 타이밍보다도 빠른 경우가 있다. 이로 인해, 트랜지스터(201B)가 오프가 될 때까지는, L 레벨의 클록 신호(CK1)가, 트랜지스터(201B)를 개재하여 배선(111)에 공급되면 좋다. 또한, 트랜지스터(201B)의 채널 폭을 크게 하면, 신호(OUTB)의 하강 시간을 짧게 할 수 있다.
기간(c2)에 있어서, 배선(111)에 관해서는, 전압(V1)이 트랜지스터(202B)를 개재하여 배선(111)에 공급되는 경우와, L 레벨의 클록 신호(CK1)가 트랜지스터(201B)를 개재하여 배선(111)에 공급되는 경우와, 전압(V1)이 트랜지스터(202B)를 개재하여 배선(111)에 공급되고, 또한 L 레벨의 클록 신호(CK1)가 트랜지스터(201B)를 개재하여 배선(111)에 공급되는 경우의 3개의 패턴이 있다.
다음에, 기간(d2)에 있어서의 반도체 장치의 동작에 관해서, 도 21b를 참조하여 설명한다. 기간(d1)에 있어서의 반도체 장치의 동작과는, 신호(SELA)가 L 레벨이 되고, 신호(SELB)가 H 레벨이 되는 점이 상이하다.
신호(SELA)가 L 레벨이 되기 때문에, 회로(300A)는 L 신호 또는 전압(V1)을 노드(A2)에 공급한다. 따라서, 트랜지스터(202A)는 오프가 되기 때문에, 배선(113A)과 배선(111)은 비도통 상태가 된다.
한편, 신호(SELB)가 H 레벨이 되기 때문에, 회로(300B)는 H 신호 또는 전압(V2)을 노드(B2)에 공급한다. 따라서, 트랜지스터(202B)는 온이 되기 때문에, 배선(113B)과 배선(111)은 도통 상태가 된다. 그러면, 전압(V1)이 트랜지스터(202B)를 개재하여 배선(111)에 공급된다.
이상과 같이, 트랜지스터(202A)와 트랜지스터(202B) 중, 교대로 온으로 함으로써, 각각의 트랜지스터의 특성 열화를 억제할 수 있다. 이로 인해, 트랜지스터의 반도체층으로서, 비정질 반도체 또는 미결정 반도체 등의 비단결정 반도체, 유기 반도체, 또는 산화물 반도체 등의 열화되기 쉬운 재료를 사용할 수 있다. 따라서, 반도체 장치를 제작할 때에, 공정수를 삭감하여 제조 수율을 높게 하고, 또는 비용을 삭감할 수 있다. 또한, 본 실시형태의 반도체 장치를 표시 장치에 사용하는 경우, 반도체 장치의 제작 방법이 용이해지기 때문에, 표시 장치를 대형으로 할 수 있다.
또한, 트랜지스터의 특성 열화를 억제할 수 있기 때문에, 트랜지스터의 열화를 고려하여 트랜지스터의 채널 폭을 크게 할 필요가 없다. 이로 인해, 트랜지스터의 채널 폭을 작게 할 수 있기 때문에, 레이아웃 면적을 작게 할 수 있다. 특히, 본 실시형태의 반도체 장치를 표시 장치에 사용하는 경우, 게이트 구동 회로의 레이아웃 면적을 작게 할 수 있기 때문에, 화소의 해상도를 높게 할 수 있다. 또한, 트랜지스터의 채널 폭을 작게 할 수 있기 때문에, 게이트 구동 회로의 부하를 작게 할 수 있다. 이로 인해, 게이트 구동 회로를 갖는 구동 회로의 소비 전력을 저감할 수 있다.
또한, 기간(b1)과 기간(b2)에 있어서, H 레벨의 클록 신호(CK1)가, 트랜지스터(201A)와 트랜지스터(201B)를 개재하여 배선(111)에 공급되기 때문에, 배선(111)에 공급되는 신호의 상승 시간 또는 하강 시간을 짧게 할 수 있다. 따라서, 선택된 행에 속하는 화소에, 다른 행에 속하는 화소로의 비디오 신호가 기록되는 것을 방지할 수 있다. 이 결과, 크로스토크를 저감할 수 있기 때문에, 표시 장치의 표시 품위의 향상을 도모할 수 있다.
또한, 배선(111)에 공급되는 신호의 상승 시간 또는 하강 시간을 짧게 할 수 있기 때문에, 주사 신호가 스타트 신호 등에 상당하는 경우, 게이트 구동 회로의 구동 주파수를 높게 할 수 있다. 따라서, 본 실시형태의 반도체 장치를 표시 장치에 사용하는 경우, 표시 장치를 대형으로 할 수 있고, 또는 화소의 해상도를 높게 할 수 있다.
또한, 기간(T1)에 있어서의 신호(OUTA) 및 신호(OUTB)의 파형은, 도 6k의 타이밍 차트에 대응한다. 또한, 기간(T1)에 있어서의 신호(OUTA) 및 신호(OUTB)의 파형으로서는, 도 6a 내지 도 6l을 사용할 수 있다.
또한, 기간(T2)에 있어서의 신호(OUTA) 및 신호(OUTB)의 파형은, 도 7k의 타이밍 차트에 대응한다. 또한, 기간(T2)에 있어서의 신호(OUTA) 및 신호(OUTB)의 파형으로서는, 도 7a 내지 도 7l을 사용할 수 있다.
또한, 클록 신호(CK1)를 비평형으로 할 수 있다. 도 22는 1주기 중, H 레벨이 되는 기간이 L 레벨이 되는 기간보다도 짧은 경우의, 반도체 장치의 동작의 일례를 도시하는 타이밍 차트이다. 도 22의 타이밍 차트에서는, 기간(c1) 또는 기간(c2)에 있어서, L 레벨의 클록 신호(CK1)를 배선(111)에 공급할 수 있기 때문에, 신호(OUTA) 및 신호(OUTB)의 하강 시간을 짧게 할 수 있다. 특히, 배선(111)이 화소부로 연신하여 형성되는 경우, 화소로의 본래 기록되어서는 안되는 비디오 신호의 기입을 방지할 수 있다. 또한, 1주기 중, H 레벨이 되는 기간을 L 레벨이 되는 기간보다도 길게 해도 좋다.
또한, 반도체 장치에는 다상(多相)의 클록 신호를 사용할 수 있다. 예를 들면, 반도체 장치에는 n(n은 자연수)상의 클록 신호를 사용할 수 있다. n상의 클록 신호란, 주기가 각각 1/n주기씩 어긋난 n개의 클록 신호를 가리킨다. 도 23은 반도체 장치에 3상의 클록 신호를 사용하는 경우의, 반도체 장치의 동작의 일례를 도시하는 타이밍 차트이다.
또한, n이 클수록, 클록 주파수가 낮아지기 때문에, 소비 전력의 저감을 도모할 수 있다. 단, n이 지나치게 크면, 신호의 수가 증가하기 때문에, 레이아웃 면적이 커지거나, 또는 외부 회로의 규모가 커진다. 따라서, n을 8보다도 작게 하고, 바람직하게는 n을 6보다도 작게, 더욱 바람직하게는 n=4 또는 n=3으로 한다.
또한, 기간(c1), 기간(d1), 기간(c2), 또는 기간(d2)에 있어서, 트랜지스터(202A)와 트랜지스터(202B)를 동시에 온으로 할 수 있다. 이로 인해, 전압(V1)을 트랜지스터(202A)와 트랜지스터(202B)를 개재하여 배선(111)에 공급하면, 배선(111)의 노이즈를 저감할 수 있기 때문에, 노이즈의 영향을 받기 어려운 반도체 장치를 얻을 수 있다.
또한, 기간(a1), 기간(b1), 기간(a2), 또는 기간(b2)에 있어서, 트랜지스터(201A) 및 트랜지스터(201B)의 한쪽을 온으로 할 수 있다. 예를 들면, 기간(a1) 및 기간(b1)에 있어서, 트랜지스터(201A)를 온으로 하고, 트랜지스터(201B)를 오프로 할 수 있다. 또는, 기간(a2) 및 기간(b2)에 있어서, 트랜지스터(201A)를 오프로 하고, 트랜지스터(201B)를 온으로 할 수 있다. 따라서, 트랜지스터(201A)와 트랜지스터(201B)가, 각각 온이 되는 회수가 적어지기 때문에, 각각의 트랜지스터의 열화를 억제할 수 있다.
이러한 구동 방법을 실현하기 위해서, 예를 들면, 기간(T1)에 있어서, 배선(114B)에 입력되는 신호를 L 레벨로 유지하고, 기간(T2)에 있어서, 배선(114A)에 입력되는 신호를 L 레벨로 유지하면 좋다. 다른 예로서, 회로(200A)에는, 기간(T1)에 있어서, 신호(SELA)에 따라서 노드(A1)의 전위를 L 레벨로 유지하는 기능을 갖는 회로를 형성하고, 회로(200B)에는, 기간(T2)에 있어서, 신호(SELB)에 따라서 노드(B1)의 전위를 L 레벨로 유지하는 기능을 갖는 회로를 형성하면 좋다.
<트랜지스터의 사이즈>
다음에, 트랜지스터의 채널 폭, 채널 길이 등의 트랜지스터의 사이즈에 관해서 설명한다. 또한, 트랜지스터의 채널 폭이라고 기재하는 경우, 트랜지스터의 W/L(W는 채널 폭, L은 채널 길이)비라고 바꿔 말하는 경우가 있다.
트랜지스터(201A)의 채널 폭과, 트랜지스터(201B)의 채널 폭은, 대략 동일한 것이 바람직하다. 또는, 트랜지스터(202A)의 채널 폭과, 트랜지스터(202B)의 채널 폭은, 대략 동일한 것이 바람직하다.
이와 같이, 트랜지스터의 채널 폭을 대략 동일하게 함으로써, 전류 공급 능력을 대략 동일하게 하고, 또는 트랜지스터의 열화의 정도를 대략 동일하게 할 수 있다. 따라서, 선택되는 트랜지스터가 전환되어도, 출력되는 신호(OUT)의 파형을 대략 동일하게 할 수 있다.
또한, 같은 이유에서, 트랜지스터(201A)의 채널 길이와, 트랜지스터(201B)의 채널 길이는, 대략 동일한 것이 바람직하다. 또는, 트랜지스터(202A)의 채널 길이와, 트랜지스터(202B)의 채널 길이는, 대략 동일한 것이 바람직하다.
또한, 트랜지스터(201A) 또는 트랜지스터(201B)에 접속되는 게이트 신호선의 부하가 큰 경우, 회로(200A)에 있어서, 회로(200A)가 갖는 다른 트랜지스터보다도 트랜지스터(201A)의 채널 폭을 크게 하고, 또는 회로(200B)에 있어서, 회로(200B)가 갖는 다른 트랜지스터보다도 트랜지스터(201B)의 채널 폭을 크게 하는 것이 바람직하다.
또한, 트랜지스터(201A) 또는 트랜지스터(201B)가 구동하는 게이트 신호선의 부하가 큰 경우, 트랜지스터(201A) 또는 트랜지스터(201B)의 채널 폭을 크게 하는 것이 바람직하다. 구체적으로는, 트랜지스터(201A)의 채널 폭 및 트랜지스터(201B)의 채널 폭을, 바람직하게는 1000㎛ 내지 30000㎛, 보다 바람직하게는 2000㎛ 내지 20000㎛, 더욱 바람직하게는 3000㎛ 내지 8000㎛ 또는 10000㎛ 내지 18000㎛으로 하면 좋다.
<반도체 장치의 구성>
다음에, 본 실시형태의 반도체 장치의 구성의 일례에 관해서, 도 16a와는 상이한 반도체 장치의 회로도의 일례를, 도 16b, 및 도 24a 내지 도 25b를 참조하여 설명한다.
도 16b, 및 도 24a 내지 도 25b에, 반도체 장치의 회로도의 일례를 도시한다.
도 16b에 도시하는 반도체 장치는 도 16a에 도시하는 반도체 장치가 갖는 트랜지스터(201A)의 게이트와 제 2 단자 사이에 용량 소자(203A)를 접속한 구성에 대응한다. 또는, 트랜지스터(201B)의 게이트와 제 2 단자 사이에 용량 소자(203B)를 접속한 구성에 대응한다.
이러한 구성으로 함으로써, 부트스트랩 동작시에, 노드(A1)의 전위 또는 노드(B1)의 전위가 상승하기 쉬워진다. 따라서, 트랜지스터(201A)의 게이트와 소스간의 전위차(Vgs) 또는 트랜지스터(201B)의 게이트와 소스간의 전위차(Vgs)를 크게 할 수 있다. 이 결과, 트랜지스터(201A) 또는 트랜지스터(201B)의 채널 폭을 작게 할 수 있다. 또는, 신호(OUTA) 또는 신호(OUTB)의 하강 시간 또는 상승 시간을 짧게 할 수 있다.
용량 소자(203A) 및 용량 소자(203B)로서는, 예를 들면 MOS 용량을 사용할 수 있다. 또한, 용량 소자(203A) 및 용량 소자(203B)의 한쪽 전극 재료는, 트랜지스터(201A) 및 트랜지스터(201B)의 게이트와 각각 같은 재료인 것이 바람직하다. 또는, 용량 소자(203A) 및 용량 소자(203B)의 다른쪽 전극 재료는, 트랜지스터(201A) 및 트랜지스터(201B)의 소스 또는 드레인과 각각 같은 재료인 것이 바람직하다. 이러한 재료를 사용함으로써, 레이아웃 면적을 작게 할 수 있고, 또는 용량값을 크게 할 수 있다.
또한, 용량 소자(203A)의 용량값과 용량 소자(203B)의 용량값은, 대략 동일한 것이 바람직하다. 또는, 용량 소자(203A)와 용량 소자(203B)에 있어서, 한쪽의 전극과 다른쪽의 전극이 중첩되는 면적은, 대략 동일한 것이 바람직하다. 이러한 구성으로 함으로써, 회로(200A)로부터 배선(111)으로 신호가 입력되는 경우와, 회로(200B)로부터 배선(111)으로 신호가 입력되는 경우에, 배선(111)에 입력되는 신호의 파장을 대략 동일하게 할 수 있다.
또한, 도 16a 및 도 16b에 도시하는 반도체 장치에 있어서, 도 24a에 도시하는 바와 같이, 트랜지스터(201A)를, 한쪽의 전극(예를 들면, 양극)이 노드(A1)와 접속되고, 다른쪽의 전극(예를 들면, 음극)이 배선(111)과 접속되는 다이오드(211A)와 치환해도 좋다. 또는, 트랜지스터(202A)를, 한쪽의 전극(예를 들면, 양극)이 배선(111)과 접속되고, 다른쪽의 전극(예를 들면, 음극)이 노드(A2)와 접속되는 다이오드(212A)와 치환해도 좋다.
또한, 트랜지스터(201B)를, 한쪽의 전극(예를 들면, 양극)이 노드(B1)와 접속되고, 다른쪽의 전극(예를 들면, 음극)이 배선(111)과 접속되는 다이오드(211B)와 치환해도 좋다. 또는, 트랜지스터(202B)를, 한쪽의 전극(예를 들면, 양극)이 배선(111)과 접속되고, 다른쪽의 전극(예를 들면, 음극)이 노드(B2)와 접속되는 다이오드(212B)와 치환해도 좋다.
또한, 도 16a 및 도 16b에 도시하는 반도체 장치에 있어서, 도 24b에 도시하는 바와 같이, 트랜지스터(201A)의 제 1 단자는, 노드(A1)에 접속되어도 좋다. 또한, 트랜지스터(202A)의 제 1 단자는 노드(A2)에 접속되고, 트랜지스터(202A)의 게이트는 배선(111)과 접속되어도 좋다.
또는, 트랜지스터(201B)의 제 1 단자는 노드(B1)에 접속되어도 좋다. 또한, 트랜지스터(202B)의 제 1 단자는 노드(B2)에 접속되고, 트랜지스터(202B)의 게이트는 배선(111)과 접속되어도 좋다.
다음에, 신호(OUTA)와는 별도로 전송용 신호를 생성하는 구성을 가지거나, 또는 신호(OUTB)와는 별도로 전송용 신호를 생성하는 구성을 갖는 반도체 장치의 일례를, 도 25a 및 도 25b를 참조하여 설명한다.
반도체 장치가 복수의 회로(회로(200A) 및 회로(200B)를 포함)를 갖는 경우, 전송용 신호를 배선(111)으로 입력하지 않고, 다음 단의 회로에 스타트 신호로서 입력함으로써, 전송용 신호의 지연 또는 왜곡을, 신호(OUTA) 또는 신호(OUTB)보다도 작게 할 수 있다. 따라서, 지연 또는 왜곡이 저감된 신호를 사용하여 반도체 장치를 구동할 수 있기 때문에, 반도체 장치의 출력 신호의 지연을 저감시킬 수 있다. 또는, 노드(A1) 또는 노드(B1)를 충전하는 타이밍을 빨리 할 수 있기 때문에, 동작 범위를 넓게 할 수 있다. 또한, 전송용 신호를 배선(111)으로 출력해도 좋다.
이로 인해, 도 16a, 도 16b, 도 24a, 및 도 24b에 도시하는 반도체 장치에 있어서, 도 25a에 도시하는 바와 같이, 회로(200A)에, 제 1 단자가 배선(112A)과 접속되고, 제 2 단자가 배선(117A)과 접속되고, 게이트가 노드(A1)와 접속되는, 트랜지스터(204A)를 형성해도 좋다. 또한, 회로(200B)에, 제 1 단자가 배선(112B)과 접속되고, 제 2 단자가 배선(117B)과 접속되고, 게이트가 노드(B1)와 접속되는, 트랜지스터(204B)를 형성해도 좋다.
또는, 도 16a, 도 16b, 도 24a, 및 도 24b에 도시하는 반도체 장치에 있어서, 도 25b에 도시하는 바와 같이, 회로(200A)에, 제 1 단자가 배선(113A)과 접속되고, 제 2 단자가 배선(117A)과 접속되고, 게이트가 노드(A2)와 접속되는, 트랜지스터(205A)를 형성해도 좋다. 또한, 회로(200B)에, 제 1 단자가 배선(113B)과 접속되고, 제 2 단자가 배선(117B)과 접속되고, 게이트가 노드(B2)와 접속되는, 트랜지스터(205B)를 형성해도 좋다.
또한, 트랜지스터(204A)는 트랜지스터(201A)와 같은 기능을 가지며, 동일한 극성을 갖는 것이 바람직하다. 또한, 트랜지스터(205A)는 트랜지스터(202A)와 같은 기능을 가지며, 동일한 극성을 갖는 것이 바람직하다. 또한, 트랜지스터(204B)는 트랜지스터(201B)와 같은 기능을 가지며, 동일한 극성을 갖는 것이 바람직하다. 또한, 트랜지스터(205B)는 트랜지스터(202B)와 같은 기능을 가지며, 동일한 극성을 갖는 것이 바람직하다. 또한, 트랜지스터(204A), 트랜지스터(204B), 트랜지스터(205A), 및 트랜지스터(205B)는 N 채널형 트랜지스터 및 P 채널형 트랜지스터 중 어느 것을 사용해도 좋다.
또한, 반도체 장치가 갖는 복수의 회로가 접속되는 경우, 배선(117A)은 다른 단(예를 들면, 다음 단)의 반도체 장치의 배선(114A)과 접속되어도 좋다. 또한, 배선(117B)은 다른 단(예를 들면, 다음 단)의 반도체 장치의 배선(114B)과 접속되어도 좋다. 이러한 구성을 가짐으로써, 배선(117A) 및 배선(117B)은 신호선으로서의 기능을 가진다.
또한, 반도체 장치가 갖는 복수의 회로가 접속되는 경우, 배선(117A)은 다른 단(예를 들면, 전단)의 반도체 장치의 배선(116A)과 접속되어도 좋다. 또한, 배선(117B)은 다른 단(예를 들면, 전단)의 반도체 장치의 배선(116B)과 접속되어도 좋다. 또한, 배선(117A)은 화소부로 연신되어 배치되어도 좋다. 또한, 배선(117B)은 화소부로 연신되어 배치되어도 좋다. 이러한 구성을 가짐으로써, 배선(117A) 및 배선(117B)은 게이트 신호선 또는 주사선으로서의 기능을 가진다.
<반도체 장치의 구성>
다음에, 본 실시형태의 반도체 장치의 구성의 일례에 관해서, 도 16a, 도 16b, 및 도 24a 내지 도 25b와는 상이한 반도체 장치의 회로도의 일례에 관해서, 도 26을 참조하여 설명한다.
도 26에 도시하는 반도체 장치는 도 16a에 도시하는 반도체 장치에 있어서, 트랜지스터(207A)와 트랜지스터(207B)를 형성한 구성에 대응한다.
트랜지스터(207A)는 제 1 단자가 배선(113A)과 접속되고, 제 2 단자가 배선(111)과 접속되고, 게이트가 회로(300A)와 접속되어 있다. 또한, 트랜지스터(207B)는 제 1 단자가 배선(113B)과 접속되고, 제 2 단자가 배선(111)과 접속되고, 게이트가 회로(300B)와 접속되어 있다.
또한, 트랜지스터(207A)의 게이트와 회로(300A)의 접속 개소를 노드(A3), 트랜지스터(207B)의 게이트와 회로(300B)의 접속 개소를 노드(B3)로 나타낸다.
또한, 트랜지스터(207A)는 트랜지스터(202A)와 같은 기능을 갖는 것이 바람직하다. 또한, 트랜지스터(207B)는 트랜지스터(202B)와 같은 기능을 갖는 것이 바람직하다.
<반도체 장치의 동작>
도 26의 반도체 장치의 동작의 일례에 관해서, 도 27에 도시하는 타이밍 차트를 참조하여 설명한다. 또한, 도 28a 내지 도 29b는, 도 26의 반도체 장치의 동작의 일례를 설명하기 위한 도면이다.
트랜지스터(202A)와 트랜지스터(207A)는 기간(T1)에 있어서, 1 게이트 선택 기간마다, 또는 클록 신호(CK1)의 반주기마다 교대로 온이 된다. 예를 들면, 기간(d1) 중 클록 신호(CK1)가 H 레벨이 되는 기간에서는, 도 28a에 도시하는 바와 같이, 트랜지스터(202A)가 온이 되고, 트랜지스터(207A)가 오프가 된다. 한편, 기간(d1) 중 클록 신호(CK1)가 L 레벨이 되는 기간에서는, 도 28b에 도시하는 바와 같이, 트랜지스터(202A)가 오프가 되고, 트랜지스터(207A)가 온이 된다.
또한, 트랜지스터(202B)와 트랜지스터(207B)는 기간(T2)에 있어서, 1 게이트 선택 기간마다, 또는 클록 신호(CK1)의 반주기마다, 교대로 온이 된다. 예를 들면, 기간(d2) 중 클록 신호(CK1)가 H 레벨이 되는 기간에서는, 도 29a에 도시하는 바와 같이, 트랜지스터(202B)가 온이 되고, 트랜지스터(207B)가 오프가 된다. 한편, 기간(d2) 중 클록 신호(CK1)가 L 레벨이 되는 기간에서는, 도 29b에 도시하는 바와 같이, 트랜지스터(202B)가 오프가 되고, 트랜지스터(207B)가 온이 된다.
이와 같이, 기간(T1)에 있어서, 트랜지스터(202A)와 트랜지스터(207A)가 교대로 온이 되고, 기간(T2)에 있어서, 트랜지스터(202B)와 트랜지스터(207B)가 교대로 온이 된다. 이것에 의해, 각 트랜지스터가 온이 되는 시간을 짧게 할 수 있기 때문에, 각 트랜지스터의 열화를 억제할 수 있다.
또는, 노드(A2) 및 노드(A3)의 한쪽에, 클록 신호(CK2)(예를 들면, 클록 신호(CK1)의 반전 신호)가 입력되는 배선이 접속되어 있어도 좋다. 또한, 노드(B2) 및 노드(B3)의 한쪽에, 클록 신호(CK2)가 입력되는 배선이 접속되어 있어도 좋다.
또는, 동일한 기간(예를 들면, 기간(b1) 또는 기간(b2))에 있어서, 트랜지스터(202A), 트랜지스터(207A), 트랜지스터(202B), 및 트랜지스터(207B)는 오프라도 좋다. 또는, 동일한 기간(예를 들면, 기간(a1) 또는 기간(a2))에 있어서, 트랜지스터(202A), 트랜지스터(207A), 트랜지스터(202B), 및 트랜지스터(207B)의 2개 이상의 트랜지스터가 온이라도 좋다.
또는, 트랜지스터(202A)와 트랜지스터(207A)가 온이 되는 순서는 임의로 설정해도 좋고, 또한, 트랜지스터(202B)와 트랜지스터(207B)가 온이 되는 순서는 임의로 설정해도 좋다.
다음에, 도 26의 반도체 장치의 동작의 일례에 관해서, 도 27과는 상이한 타이밍 차트에 관해서, 도 30을 참조하여 설명한다.
트랜지스터(202A), 트랜지스터(207A), 트랜지스터(202B), 및 트랜지스터(207B)는 1프레임 기간마다 온이라도 좋다. 도 30에 있어서, 기간(T1) 중, 트랜지스터(202A)가 온이 되는 기간을 기간(T1a), 트랜지스터(207A)가 온이 되는 기간을 기간(T1b)으로 나타낸다. 또한, 기간(T2) 중, 트랜지스터(202B)가 온이 되는 기간을 기간(T2a), 트랜지스터(207B)가 온이 되는 기간을 기간(T2b)으로 나타낸다.
또한, 도 30의 타이밍 차트에서는, 기간(T1a), 기간(T2a), 기간(T1b), 및 기간(T2b)이 순차적으로 배치되는 경우에 관해서 도시하고 있지만, 이러한 기간의 순서는 임의로 설정해도 좋다. 예를 들면, 기간(T1a), 기간(T1b), 기간(T2a), 기간(T2b)의 순서대로 배치, 복수 기간씩 배치, 또는 랜덤으로 배치되어도 좋다.
기간(T1a)의 기간(d1)에서는, 노드(A2)의 전위는 H 레벨이 되고, 노드(A3)의 전위(노드(A3)의 전위를 전위 Va3으로도 나타낸다), 노드(B2)의 전위, 및 노드(B3)의 전위(노드(B3)의 전위를 전위 Vb3으로 나타낸다)는 L 레벨이 된다. 따라서, 도 28a에 도시하는 바와 같이, 트랜지스터(202A)가 온이 되고, 트랜지스터(207A), 트랜지스터(202B), 및 트랜지스터(207B)가 오프가 된다.
기간(T1b)의 기간(d1)에서는, 노드(A3)의 전위는 H 레벨이 되고, 노드(A2)의 전위, 노드(B2)의 전위, 및 노드(B3)의 전위는 L 레벨이 된다. 따라서, 도 28b에 도시하는 바와 같이, 트랜지스터(207A)가 온이 되고, 트랜지스터(202A), 트랜지스터(202B), 및 트랜지스터(207B)가 오프가 된다.
기간(T2a)의 기간(d2)에서는, 노드(B2)의 전위는 H 레벨이 되고, 노드(A2)의 전위, 노드(A3)의 전위, 및 노드(B3)의 전위는 L 레벨이 된다. 따라서, 도 29a에 도시하는 바와 같이, 트랜지스터(202B)가 온이 되고, 트랜지스터(202A), 트랜지스터(207A), 및 트랜지스터(207B)가 오프가 된다.
기간(T2b)의 기간(d2)에서는, 노드(B3)의 전위는 H 레벨이 되고, 노드(A2)의 전위, 노드(A3)의 전위, 및 노드(B2)의 전위는 L 레벨이 된다. 따라서, 도 29b에 도시하는 바와 같이, 트랜지스터(207B)가 온이 되고, 트랜지스터(202A), 트랜지스터(207A), 및 트랜지스터(202B)가 오프가 된다.
도 26에 도시하는 반도체 장치가 상기의 동작을 행함으로써, 트랜지스터가 온이 되는 시간을 짧게 할 수 있다. 또는, 트랜지스터의 도통 상태를 제어하기 위한 신호의 주파수를 낮게 할 수 있기 때문에, 소비 전력을 작게 할 수 있다.
또는, 제 1 단자가 배선(113A)과 접속되고, 제 2 단자가 배선(111)과 접속되는 트랜지스터를 복수 형성해도 좋다. 상기 복수의 트랜지스터는 트랜지스터(202A) 또는 트랜지스터(207A)와 같은 기능을 가진다. 그리고, 이들 복수의 트랜지스터를, 1 게이트 선택 기간마다, 또는 1 프레임마다 등으로, 순차적으로 온으로 하면 좋다.
또한, 제 1 단자가 배선(113B)과 접속되고, 제 2 단자가 배선(111)과 접속되는 트랜지스터를 복수 형성해도 좋다. 상기 복수의 트랜지스터는 트랜지스터(202B) 또는 트랜지스터(207B)와 같은 기능을 가진다. 그리고, 이들 복수의 트랜지스터를, 1 게이트 선택 기간마다, 또는 1 프레임마다 등으로, 순차적으로 온으로 하면 좋다.
이러한 복수 트랜지스터를 형성함으로써, 각각의 트랜지스터가 온이 되는 시간을 짧게 할 수 있기 때문에, 각각의 트랜지스터의 열화를 억제할 수 있다.
(실시형태 5)
본 실시형태에서는 상기 실시형태에서 설명한 게이트 구동 회로를 갖는 반도체 장치에 관해서 설명한다.
<반도체 장치의 구성>
본 실시형태의 반도체 장치의 구성에 관해서, 도 31a 및 도 31b를 참조하여 설명한다. 도 31a 및 도 31b에, 반도체 장치의 회로도의 일례를 도시한다.
도 31a에 있어서, 회로(300A)는 트랜지스터(301A), 트랜지스터(302A), 및 회로(400A)를 가진다. 회로(300B)는 트랜지스터(301B), 트랜지스터(302B), 및 회로(400B)를 가진다.
트랜지스터(301A), 트랜지스터(302A), 회로(400A), 트랜지스터(301B), 트랜지스터(302B), 및 회로(400B)의 구성의 일례에 관해서, 도 31a를 참조하여 설명한다. 여기에서, 트랜지스터(301A), 트랜지스터(302A), 트랜지스터(301B), 및 트랜지스터(302B)는 N 채널형 트랜지스터로서 설명한다. 또한, 이들 트랜지스터는 P 채널형 트랜지스터라도 좋다.
트랜지스터(301A)는 제 1 단자가 배선(114A)과 접속되고, 제 2 단자가 노드(A1)와 접속되고, 게이트가 배선(114A)과 접속된다. 트랜지스터(302A)는 제 1 단자가 배선(113A)과 접속되고, 제 2 단자가 노드(A1)와 접속되고, 게이트가 배선(116A)과 접속된다. 회로(400A)는 배선(115A), 노드(A1), 배선(113A), 및 노드(A2)와 접속된다.
트랜지스터(301B)는 제 1 단자가 배선(114B)과 접속되고, 제 2 단자가 노드(B1)와 접속되고, 게이트가 배선(114B)과 접속된다. 트랜지스터(302B)는 제 1 단자가 배선(113B)과 접속되고, 제 2 단자가 노드(B1)와 접속되고, 게이트가 배선(116B)과 접속된다. 회로(400B)는 배선(115B), 노드(B1), 배선(113B), 및 노드(B2)와 접속된다.
다음에, 트랜지스터(301A), 트랜지스터(302A), 회로(400A), 트랜지스터(301B), 트랜지스터(302B), 및 회로(400B)의 기능의 일례에 관해서 설명한다.
트랜지스터(301A)는 배선(114A)과 노드(A1)가 도통하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(301A)는 배선(114A)의 전위를 노드(A1)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(301A)는 배선(114A)에 공급되는 신호 또는 전압 등(예를 들면, 스타트 신호(SP), 클록 신호(CK1), 클록 신호(CK2), 신호(SELA), 신호(SELB), 또는 전압(V2))을 노드(A1)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(301A)는 신호 또는 전압 등을 노드(A1)에 공급하지 않는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(301A)는 H 신호 또는 전압(V2)을 노드(A1)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(301A)는 노드(A1)의 전위를 상승시키는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(301A)는 노드(A1)를 부유 상태로 하는 타이밍을 제어하는 기능을 가진다.
이와 같이, 트랜지스터(301A)는 스위치, 정류 소자, 다이오드, 또는 다이오드 접속의 트랜지스터 등으로서의 기능을 가진다. 또한, 트랜지스터(301A)는 스타트 신호(SP)에 따라서 제어되어도 좋다.
트랜지스터(302A)는 배선(113A)과 노드(A1)가 도통하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(302A)는 배선(113A)의 전위를 노드(A1)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(302A)는 배선(113A)에 공급되는 신호 또는 전압 등(예를 들면, 클록 신호(CK2), 또는 전압(V1))을 노드(A1)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(302A)는 전압(V1)을 노드(A1)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(302A)는 노드(A1)의 전위를 감소시키는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(302A)는 노드(A1)의 전위를 유지하는 타이밍을 제어하는 기능을 가진다.
이와 같이, 트랜지스터(302A)는 스위치로서의 기능을 가진다. 또한, 트랜지스터(302A)는 리셋 신호(RE)에 따라서 제어되어도 좋다.
회로(400A)는 노드(A2)의 전위를 제어하는 기능을 가진다. 또는, 회로(400A)는 신호 또는 전압 등을 노드(A2)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 회로(400A)는 신호 또는 전압 등을 노드(A2)에 공급하지 않는 타이밍을 제어하는 기능을 가진다. 또는, 회로(400A)는 H 신호 또는 전압(V2)을 노드(A2)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 회로(400A)는 L 신호 또는 전압(V1)을 노드(A2)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 회로(400A)는 노드(A2)의 전위를 상승시키는 타이밍을 제어하는 기능을 가진다. 또는, 회로(400A)는 노드(A2)의 전위를 감소시키는 타이밍을 제어하는 기능을 가진다. 또는, 회로(400A)는 노드(A2)의 전위를 유지하는 타이밍을 제어하는 기능을 가진다.
이와 같이, 회로(400A)는 제어 회로로서의 기능을 가진다. 또한, 회로(400A)는 신호(SELA), 또는 노드(A1)의 전위에 따라서 제어되어도 좋다.
트랜지스터(301B)는 배선(114B)과 노드(B1)가 도통하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(301B)는 배선(114B)의 전위를 노드(B1)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(301B)는 배선(114B)에 공급되는 신호 또는 전압 등(예를 들면, 스타트 신호(SP), 클록 신호(CK1), 클록 신호(CK2), 신호(SELA), 신호(SELB), 또는 전압(V2))을 노드(B1)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(301B)는 신호 또는 전압 등을 노드(B1)에 공급하지 않는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(301B)는 H 신호 또는 전압(V2)을 노드(B1)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(301B)는 노드(B1)의 전위를 상승시키는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(301B)는 노드(B1)를 부유 상태로 하는 타이밍을 제어하는 기능을 가진다.
이와 같이, 트랜지스터(301B)는 스위치, 정류 소자, 다이오드, 또는 다이오드 접속의 트랜지스터 등으로서의 기능을 가진다. 또한, 트랜지스터(301B)는 스타트 신호(SP)에 따라서 제어되어도 좋다.
트랜지스터(302B)는 배선(113B)과 노드(B1)가 도통하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(302B)는 배선(113B)의 전위를 노드(B1)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(302B)는 배선(113B)에 공급되는 신호 또는 전압 등(예를 들면, 클록 신호(CK2), 또는 전압(V1))을 노드(B1)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(302B)는 전압(V1)을 노드(B1)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(302B)는 노드(B1)의 전위를 감소시키는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(302B)는 노드(B1)의 전위를 유지하는 타이밍을 제어하는 기능을 가진다.
이와 같이, 트랜지스터(302B)는 스위치로서의 기능을 가진다. 또한, 트랜지스터(302B)는 리셋 신호(RE)에 따라서 제어되어도 좋다.
회로(400B)는 노드(B2)의 전위를 제어하는 기능을 가진다. 또는, 회로(400B)는 신호 또는 전압 등을 노드(B2)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 회로(400B)는 신호 또는 전압 등을 노드(B2)에 공급하지 않는 타이밍을 제어하는 기능을 가진다. 또는, 회로(400B)는 H 신호 또는 전압(V2)을 노드(B2)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 회로(400B)는 L 신호 또는 전압(V1)을 노드(B2)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 회로(400B)는 노드(B2)의 전위를 상승시키는 타이밍을 제어하는 기능을 가진다. 또는, 회로(400B)는 노드(B2)의 전위를 감소시키는 타이밍을 제어하는 기능을 가진다. 또는, 회로(400B)는 노드(B2)의 전위를 유지하는 타이밍을 제어하는 기능을 가진다.
이와 같이, 회로(400B)는 제어 회로로서의 기능을 가진다. 또한, 회로(400B)는 신호(SELB), 또는 노드(B1)의 전위에 따라서 제어되어도 좋다.
다음에, 회로(400A) 및 회로(400B)의 구성의 일례에 관해서, 도 31b를 참조하여 설명한다.
회로(400A)는 트랜지스터(401A) 및 트랜지스터(402A)를 가진다. 회로(400B)는 트랜지스터(401B) 및 트랜지스터(402B)를 가진다.
트랜지스터(401A), 트랜지스터(402A), 트랜지스터(401B), 및 트랜지스터(402B)의 구성의 일례에 관해서, 도 31b를 참조하여 설명한다. 여기에서, 트랜지스터(401A), 트랜지스터(402A), 트랜지스터(401B), 및 트랜지스터(402B)는 N 채널형 트랜지스터로서 설명한다. 또한, 이들 트랜지스터는 P 채널형 트랜지스터라도 좋다.
트랜지스터(401A)는 제 1 단자가 배선(115A)과 접속되고, 제 2 단자가 노드(A2)와 접속되고, 게이트가 배선(115A)과 접속된다. 트랜지스터(402A)는 제 1 단자가 배선(113A)과 접속되고, 제 2 단자가 노드(A2)와 접속되고, 게이트가 노드(A1)와 접속된다.
트랜지스터(401B)는 제 1 단자가 배선(115B)과 접속되고, 제 2 단자가 노드(B2)와 접속되고, 게이트가 배선(115B)과 접속된다. 트랜지스터(402B)는 제 1 단자가 배선(113B)과 접속되고, 제 2 단자가 노드(B2)와 접속되고, 게이트가 노드(B1)와 접속된다.
다음에, 트랜지스터(401A), 트랜지스터(402A), 트랜지스터(401B), 및 트랜지스터(402B)의 기능의 일례에 관해서 설명한다.
트랜지스터(401A)는 배선(115A)과 노드(A2)가 도통하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(401A)는 배선(115A)의 전위를 노드(A2)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(401A)는 배선(115A)에 공급되는 신호 또는 전압 등(예를 들면, 신호(SELA), 또는 전압(V2))을 노드(A2)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(401A)는 신호 또는 전압을 노드(A2)에 공급하지 않는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(401A)는 H 신호 또는 전압(V2) 등을 노드(A2)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(401A)는 노드(A2)의 전위를 상승시키는 타이밍을 제어하는 기능을 가진다.
이와 같이, 트랜지스터(401A)는 스위치, 정류 소자, 다이오드, 또는 다이오드 접속의 트랜지스터 등으로서의 기능을 가진다. 또한, 트랜지스터(401A)는 신호(SELA)에 따라서 제어되어도 좋다.
트랜지스터(402A)는 배선(113A)과 노드(A2)가 도통하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(402A)는 배선(113A)의 전위를 노드(A2)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(402A)는 배선(113A)에 공급되는 신호 또는 전압 등(예를 들면, 클록 신호(CK2), 또는 전압(V1))을 노드(A2)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(402A)는 전압(V1)을 노드(A2)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(402A)는 노드(A2)의 전위를 감소시키는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(402A)는 노드(A2)의 전위를 유지하는 타이밍을 제어하는 기능을 가진다.
이와 같이, 트랜지스터(402A)는 스위치로서의 기능을 가진다. 또한, 트랜지스터(402A)는 노드(A1)의 전위 또는 배선(111)의 전위에 따라서 제어되어도 좋다.
트랜지스터(401B)는 배선(115B)과 노드(B2)가 도통하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(401B)는 배선(115B)의 전위를 노드(B2)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(401B)는 배선(115B)에 공급되는 신호 또는 전압 등(예를 들면, 신호(SELB), 또는 전압(V2))을 노드(B2)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(401B)는 신호 또는 전압을 노드(B2)에 공급하지 않는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(401B)는 H 신호 또는 전압(V2) 등을 노드(B2)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(401B)는 노드(B2)의 전위를 상승시키는 타이밍을 제어하는 기능을 가진다.
이와 같이, 트랜지스터(401B)는 스위치, 정류 소자, 다이오드, 또는 다이오드 접속의 트랜지스터 등으로서의 기능을 가진다. 또한, 트랜지스터(401B)는 신호(SELB)에 따라서 제어되어도 좋다.
트랜지스터(402B)는 배선(113B)과 노드(B2)가 도통하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(402B)는 배선(113B)의 전위를 노드(B2)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(402B)는 배선(113B)에 공급되는 신호 또는 전압 등(예를 들면, 클록 신호(CK2), 또는 전압(V1))을 노드(B2)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(402B)는 전압(V1)을 노드(B2)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(402B)는 노드(B2)의 전위를 감소시키는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(402B)는 노드(B2)의 전위를 유지하는 타이밍을 제어하는 기능을 가진다.
이와 같이, 트랜지스터(402B)는 스위치로서의 기능을 가진다. 또한, 트랜지스터(402B)는 노드(B1)의 전위 또는 배선(111)의 전위에 따라서 제어되어도 좋다.
<반도체 장치의 동작>
다음에, 도 31b의 반도체 장치의 동작의 일례에 관해서, 도 32a 내지 도 35b를 참조하여 설명한다. 도 32a 내지 도 35b는, 순차적으로, 실시형태 4에서 설명한 기간(a1), 기간(b1), 기간(c1), 기간(d1), 기간(a2), 기간(b2), 기간(c2), 기간(d2)에 있어서의 반도체 장치의 모식도에 상당한다.
또한, 도 31b의 반도체 장치 중, 도 16a의 반도체 장치와 공통되는 부분에 있어서의 동작에 관해서는, 도 17의 타이밍 차트를 참조하여 설명한다.
우선, 도 32a에 도시하는 바와 같이, 기간(a1)에 있어서, 스타트 신호(SP)가 H 레벨이 된다. 따라서, 트랜지스터(301A)는 온이 되기 때문에, 배선(114A)과 노드(A1)는 도통 상태가 된다. 그러면, H 레벨의 스타트 신호(SP)는 트랜지스터(301A)를 개재하여 노드(A1)에 공급되기 때문에, 노드(A1)의 전위가 상승한다.
이어서, 노드(A1)의 전위가, 트랜지스터(301A)의 게이트의 전위(예를 들면, 전압(V2))로부터, 트랜지스터(301A)의 임계값 전압(Vth301A)을 뺀 값(V2-Vth301A)이 된 시점에서, 트랜지스터(301A)는 오프가 된다. 따라서, 배선(114A)과 노드(A1)는 비도통 상태가 되기 때문에, 노드(A1)의 전위가 상승한다. 노드(A1)의 전위가 상승하면, 트랜지스터(402A)는 온이 되기 때문에, 배선(113A)과 노드(A2)는 도통 상태가 된다. 그러면, 전압(V1)은 트랜지스터(402A)를 개재하여 노드(A2)에 공급된다.
또한, 기간(a1)에 있어서, 신호(SELA)는 H 레벨이 된다. 따라서, 트랜지스터(401A)는 온이 되기 때문에, 배선(115A)과 노드(A2)는 도통 상태가 된다. 이 결과, H 레벨의 신호(SELA)는 트랜지스터(401A)를 개재하여 노드(A2)에 공급된다. 여기에서, 트랜지스터(402A)의 전류 공급 능력을 트랜지스터(401A)의 전류 공급 능력보다도 크게 하는(예를 들면, 트랜지스터(402A)의 채널 폭을 트랜지스터(401A)의 채널 폭보다도 크게 하는) 것에 의해, 노드(A2)의 전위는 L 레벨이 된다.
또한, 기간(a1)에 있어서, 리셋 신호(RE)는 L 레벨이 된다. 따라서, 트랜지스터(302A)는 오프가 되기 때문에, 배선(113A)과 노드(A1)는 비도통 상태가 된다.
한편, 기간(a1)에 있어서, 스타트 신호(SP)가 H 레벨이 된다. 따라서, 트랜지스터(301B)는 온이 되기 때문에, 배선(114B)과 노드(B1)는 도통 상태가 된다. 그러면, H 레벨의 스타트 신호(SP)는 트랜지스터(301B)를 개재하여 노드(B1)에 공급되기 때문에, 노드(B1)의 전위가 상승한다.
이어서, 노드(B1)의 전위가, 트랜지스터(301B)의 게이트의 전위(예를 들면, 전압(V2))로부터, 트랜지스터(301B)의 임계값 전압(Vth301B)을 뺀 값(V2-Vth301B)이 된 시점에서, 트랜지스터(301B)는 오프가 된다. 따라서, 배선(114B)과 노드(B1)는 비도통 상태가 되기 때문에, 노드(B1)의 전위가 상승한다. 노드(B1)의 전위가 상승하면, 트랜지스터(402B)는 온이 되기 때문에, 배선(113B)과 노드(B2)는 도통 상태가 된다. 그러면, 전압(V1)은 트랜지스터(402B)를 개재하여 노드(B2)에 공급된다.
또한, 기간(a1)에 있어서, 신호(SELB)는 L 레벨이 된다. 따라서, 트랜지스터(401B)는 오프가 되기 때문에, 배선(115B)과 노드(B2)는 비도통 상태가 된다. 이 결과, 노드(B2)의 전위는 L 레벨이 된다.
또한, 기간(a1)에 있어서, 리셋 신호(RE)는 L 레벨이 된다. 따라서, 트랜지스터(302B)는 오프가 되기 때문에, 배선(113B)과 노드(B1)는 비도통 상태가 된다.
다음에, 도 32b에 도시하는 바와 같이, 기간(b1)에 있어서, 스타트 신호(SP)는 L 레벨이 된다. 따라서, 트랜지스터(301A)는 오프 상태를 유지하기 때문에, 배선(114A)과 노드(A1)는 비도통 상태를 유지한다.
또한, 기간(b1)에 있어서, 리셋 신호(RE)는 L 레벨로 유지되고 있다. 따라서, 트랜지스터(302A)는 오프 상태를 유지하기 때문에, 배선(113A)과 노드(A1)는 비도통 상태를 유지한다. 노드(A1)의 전위는 부트스트랩 동작에 의해 상승한다. 따라서, 트랜지스터(402A)는 온 상태를 유지하기 때문에, 배선(113A)과 노드(A2)는 도통 상태를 유지한다.
또한, 기간(b1)에 있어서, 신호(SELA)는 H 레벨로 유지되고 있다. 따라서, 트랜지스터(401A)는 온 상태를 유지하기 때문에, 배선(115A)과 노드(A2)는 도통 상태를 유지한다. 이 결과, 노드(A2)의 전위는 L 레벨로 유지된다.
한편, 기간(b1)에 있어서, 스타트 신호(SP)가 L 레벨이 되면, 트랜지스터(301B)는 오프 상태를 유지하기 때문에, 배선(114B)과 노드(B1)는 비도통 상태를 유지한다.
또한, 기간(b1)에 있어서, 리셋 신호(RE)는 L 레벨로 유지되고 있다. 따라서, 트랜지스터(302B)는 오프 상태를 유지하기 때문에, 배선(113B)과 노드(B1)는 비도통 상태를 유지한다. 노드(B1)의 전위는 부트스트랩 동작에 의해 상승한다. 따라서, 트랜지스터(402B)는 온 상태를 유지하기 때문에, 배선(113B)과 노드(B2)는 도통 상태를 유지한다.
또한, 기간(b1)에 있어서, 신호(SELB)는 L 레벨로 유지되고 있다. 따라서, 트랜지스터(401B)는 오프 상태를 유지하기 때문에, 배선(115B)과 노드(B2)는 비도통 상태를 유지한다. 이 결과, 노드(B2)의 전위는 L 레벨로 유지된다.
다음에, 도 33a에 도시하는 바와 같이, 기간(c1)에 있어서, 스타트 신호(SP)는 L 레벨로 유지되고 있다. 따라서, 트랜지스터(301A)는 오프 상태를 유지하기 때문에, 배선(114A)과 노드(A1)는 비도통 상태를 유지한다.
또한, 기간(c1)에 있어서, 리셋 신호(RE)는 H 레벨이 된다. 따라서, 트랜지스터(302A)는 온이 되기 때문에, 배선(113A)과 노드(A1)는 도통 상태가 된다. 그러면, 전압(V1)은 트랜지스터(302A)를 개재하여 노드(A1)에 공급되기 때문에, 노드(A1)의 전위는 감소되고, L 레벨이 된다. 노드(A1)의 전위가 L 레벨이 되면, 트랜지스터(402A)는 오프가 되기 때문에, 배선(113A)과 노드(A2)는 비도통 상태가 된다.
또한, 기간(c1)에 있어서, 신호(SELA)는 H 레벨로 유지되고 있다. 따라서, 트랜지스터(401A)는 온 상태를 유지하기 때문에, 배선(115A)과 노드(A2)는 도통 상태를 유지한다. 그러면, H 레벨의 신호(SELA)는 트랜지스터(401A)를 개재하여 노드(A2)에 공급되기 때문에, 노드(A2)의 전위는 상승하고, H 레벨이 된다.
한편, 기간(c1)에 있어서, 스타트 신호(SP)는 L 레벨로 유지되고 있다. 따라서, 트랜지스터(301B)는 오프 상태를 유지하기 때문에, 배선(114B)과 노드(B1)는 비도통 상태를 유지한다.
또한, 기간(c1)에 있어서, 리셋 신호(RE)는 H 레벨이 된다. 따라서, 트랜지스터(302B)는 온이 되기 때문에, 배선(113B)과 노드(B1)는 도통 상태가 된다. 그러면, 전압(V1)은 트랜지스터(302B)를 개재하여 노드(B1)에 공급되기 때문에, 노드(B1)의 전위는 감소되고, L 레벨이 된다. 노드(B1)의 전위가 L 레벨이 되면, 트랜지스터(402B)는 오프가 되기 때문에, 배선(113B)과 노드(B2)는 비도통 상태가 된다.
또한, 기간(c1)에 있어서, 신호(SELB)는 L 레벨로 유지되고 있다. 따라서, 트랜지스터(401B)는 오프 상태를 유지하기 때문에, 배선(115B)과 노드(B2)는 비도통 상태를 유지한다. 이 결과, 노드(B2)는 부유 상태가 되기 때문에, 노드(B2)의 전위는 L 레벨로 유지된다.
다음에, 도 33b에 도시하는 바와 같이, 기간(d1)에 있어서, 스타트 신호(SP)는 L 레벨로 유지되고 있다. 따라서, 트랜지스터(301A)는 오프 상태를 유지하기 때문에, 배선(114A)과 노드(A1)는 비도통 상태를 유지한다.
또한, 기간(d1)에 있어서, 리셋 신호(RE)는 L 레벨이 된다. 따라서, 트랜지스터(302A)는 오프가 되기 때문에, 배선(113A)과 노드(A1)는 비도통 상태가 된다. 그러면, 노드(A1)는 부유 상태가 되고, 노드(A1)의 전위는 L 레벨로 유지된다. 따라서, 트랜지스터(402A)는 오프 상태를 유지하기 때문에, 배선(113A)과 노드(A2)는 비도통 상태를 유지한다.
또한, 기간(d1)에 있어서, 신호(SELA)는 H 레벨로 유지되고 있다. 따라서, 트랜지스터(401A)는 온 상태를 유지하기 때문에, 배선(115A)과 노드(A2)는 도통 상태를 유지한다. 그러면, H 레벨의 신호(SELA)는 트랜지스터(401A)를 개재하여 노드(A2)에 공급되기 때문에, 노드(A2)의 전위는 상승하고, H 레벨이 된다.
한편, 기간(d1)에 있어서, 스타트 신호(SP)는 L 레벨로 유지되고 있다. 따라서, 트랜지스터(301B)는 오프 상태를 유지하기 때문에, 배선(114B)과 노드(B1)는 비도통 상태를 유지한다.
또한, 기간(d1)에 있어서, 리셋 신호(RE)는 L 레벨이 된다. 따라서, 트랜지스터(302B)는 오프가 되기 때문에, 배선(113B)과 노드(B1)는 비도통 상태가 된다. 그러면, 노드(B1)는 부유 상태가 되고, 노드(B1)의 전위는 L 레벨로 유지된다. 따라서, 트랜지스터(402B)는 오프 상태를 유지하기 때문에, 배선(113B)과 노드(B2)는 비도통 상태를 유지한다.
또한, 기간(d1)에 있어서, 신호(SELB)는 L 레벨로 유지되고 있다. 따라서, 트랜지스터(401B)는 오프 상태를 유지하기 때문에, 배선(115B)과 노드(B2)는 비도통 상태를 유지한다. 이 결과, 노드(A2)는 부유 상태를 유지하기 때문에, 노드(B2)의 전위는 L 레벨로 유지된다.
다음에, 기간(a2)에 있어서의 반도체 장치의 동작에 관해서, 도 34a를 참조하여 설명한다. 도 32a에 도시하는 기간(a1)에 있어서의 반도체 장치와 동작과 상이한 점은, 신호(SELA)가 L 레벨이 되고, 신호(SELB)가 H 레벨이 되는 점이다.
따라서, 트랜지스터(401A)는 오프가 되기 때문에, 배선(115A)과 노드(A2)는 비도통 상태가 된다.
한편, 트랜지스터(401B)는 온이 되기 때문에, 배선(115B)과 노드(B2)는 도통 상태가 된다. 따라서, H 레벨의 신호(SELB)가, 트랜지스터(401B)를 개재하여 노드(B2)에 공급된다. 여기에서, 트랜지스터(402B)의 전류 공급 능력을 트랜지스터(401B)의 전류 공급 능력보다도 크게 하는(예를 들면, 트랜지스터(402B)의 채널 폭을 트랜지스터(401B)의 채널 폭보다도 크게 하는) 것에 의해, 노드(B2)의 전위는 L 레벨이 된다.
다음에, 기간(b2)에 있어서의 반도체 장치의 동작에 관해서, 도 34b를 참조하여 설명한다. 도 32b에 도시하는 기간(b1)에 있어서의 반도체 장치와 동작과 상이한 점은, 신호(SELA)가 L 레벨이 되고, 신호(SELB)가 H 레벨이 되는 점이다.
따라서, 트랜지스터(401A)는 오프 상태를 유지하기 때문에, 배선(115A)과 노드(A2)는 비도통 상태가 된다.
한편, 트랜지스터(401B)는 온 상태를 유지하기 때문에, 배선(115B)과 노드(B2)는 도통 상태를 유지한다.
다음에, 기간(c2)에 있어서의 반도체 장치의 동작에 관해서, 도 35a를 참조하여 설명한다. 도 33a에 도시하는 기간(c1)에 있어서의 반도체 장치와 동작과 상이한 점은, 신호(SELA)가 L 레벨이 되고, 신호(SELB)가 H 레벨이 되는 점이다.
따라서, 트랜지스터(401A)는 오프 상태를 유지하기 때문에, 배선(115A)과 노드(A2)는 비도통 상태가 된다. 그러면, 노드(A2)는 부유 상태가 되기 때문에, 그 전위는 L 레벨로 유지된다.
한편, 트랜지스터(401B)는 온 상태를 유지하기 때문에, 배선(115B)과 노드(B2)는 도통 상태를 유지한다. 따라서, H 레벨의 신호(SELB)가 트랜지스터(401B)를 개재하여 노드(B2)에 공급되기 때문에, 노드(B2)의 전위는 상승한다.
다음에, 기간(d2)에 있어서의 반도체 장치의 동작에 관해서, 도 35b를 참조하여 설명한다. 도 33b에 도시하는 기간(d1)에 있어서의 반도체 장치와 동작과 상이한 점은, 신호(SELA)가 L 레벨이 되고, 신호(SELB)가 H 레벨이 되는 점이다.
따라서, 트랜지스터(401A)는 오프 상태를 유지하기 때문에, 배선(115A)과 노드(A2)는 비도통 상태가 된다. 그러면, 노드(A2)는 부유 상태가 되기 때문에, 그 전위는 L 레벨로 유지된다.
한편, 트랜지스터(401B)는 온 상태를 유지하기 때문에, 배선(115B)과 노드(B2)는 도통 상태를 유지한다. 따라서, H 레벨의 신호(SELB)는 트랜지스터(401B)를 개재하여 노드(B2)에 공급되기 때문에, 노드(B2)의 전위는 H 레벨로 유지된다.
<트랜지스터의 사이즈>
다음에, 트랜지스터의, 채널 폭, 채널 길이 등의 트랜지스터의 사이즈에 관해서 설명한다.
트랜지스터(301A)의 채널 폭과, 트랜지스터(301B)의 채널 폭은, 대략 동일한 것이 바람직하다. 또는, 트랜지스터(302A)의 채널 폭과, 트랜지스터(302B)의 채널 폭은, 대략 동일한 것이 바람직하다. 또는, 트랜지스터(401A)의 채널 폭과, 트랜지스터(401B)의 채널 폭은, 대략 동일한 것이 바람직하다. 또는, 트랜지스터(402A)의 채널 폭과, 트랜지스터(402B)의 채널 폭은, 대략 동일한 것이 바람직하다.
이와 같이, 트랜지스터의 채널 폭을 대략 동일하게 함으로써, 전류 공급 능력을 대략 동일하게 하고, 또는, 트랜지스터의 열화의 정도를 대략 동일하게 할 수 있다. 따라서, 선택되는 트랜지스터가 전환되어도, 출력되는 신호(OUT)의 파형을 대략 동일하게 할 수 있다.
또한, 같은 이유에서, 트랜지스터(301A)의 채널 길이와, 트랜지스터(301B)의 채널 길이는, 대략 동일한 것이 바람직하다. 또는, 트랜지스터(302A)의 채널 길이와, 트랜지스터(302B)의 채널 길이는, 대략 동일한 것이 바람직하다. 또는, 트랜지스터(401A)의 채널 길이와, 트랜지스터(401B)의 채널 길이는, 대략 동일한 것이 바람직하다. 또는, 트랜지스터(402A)의 채널 길이와, 트랜지스터(402B)의 채널 길이는, 대략 동일한 것이 바람직하다.
구체적으로는, 트랜지스터(301A)의 채널 폭 및 트랜지스터(301B)의 채널 폭을, 바람직하게는 500㎛ 내지 3000㎛, 보다 바람직하게는 800㎛ 내지 2500㎛, 더욱 바람직하게는 1000㎛ 내지 2000㎛으로 하면 좋다.
또한, 트랜지스터(302A)의 채널 폭 및 트랜지스터(302B)의 채널 폭을, 바람직하게는 100㎛ 내지 3000㎛, 보다 바람직하게는 300㎛ 내지 2000㎛, 더욱 바람직하게는 300㎛ 내지 1000㎛으로 하면 좋다.
또한, 트랜지스터(401A)의 채널 폭 및 트랜지스터(401B)의 채널 폭을, 바람직하게는 100㎛ 내지 2000㎛, 보다 바람직하게는 200㎛ 내지 1500㎛, 더욱 바람직하게는 300㎛ 내지 700㎛으로 하면 좋다.
또한, 트랜지스터(402A)의 채널 폭 및 트랜지스터(402B)의 채널 폭은, 바람직하게는 300㎛ 내지 3000㎛, 보다 바람직하게는 500㎛ 내지 2000㎛, 더욱 바람직하게는 700㎛ 내지 1500㎛으로 하면 좋다.
<반도체 장치의 구성>
다음에, 본 실시형태의 반도체 장치의 회로의 일례에 관해서, 도 31b와는 상이한 반도체 장치의 회로도의 일례를, 도 36a 내지 도 41b를 참조하여 설명한다.
도 36a 내지 도 41b에 반도체 장치의 회로도의 일례를 도시한다.
도 36a에 도시하는 반도체 장치는 도 31b에 도시하는 반도체 장치가 갖는 트랜지스터(202A)의 제 1 단자와 트랜지스터(302A)의 제 1 단자와 트랜지스터(402A)의 제 1 단자가, 개별적인 배선과 접속된 구성에 대응한다. 또는, 도 31b에 도시하는 반도체 장치가 갖는 트랜지스터(202B)의 제 1 단자와 트랜지스터(302B)의 제 1 단자와 트랜지스터(402B)의 제 1 단자가, 개별적인 배선과 접속된 구성에 대응한다.
도 36a에서는, 배선(113A)은 배선(113A_1) 내지 배선(113A_3)이라는 복수의 배선으로 분할된다. 배선(113B)은 배선(113B_1) 내지 배선(113B_3)이라는 복수의 배선으로 분할된다. 트랜지스터(202A)의 제 1 단자는 배선(113A_1)과 접속되고, 트랜지스터(302A)의 제 1 단자는 배선(113A_2)과 접속되고, 트랜지스터(402A)의 제 1 단자는 배선(113A_3)과 접속된다. 트랜지스터(202B)의 제 1 단자는 배선(113B_1)과 접속되고, 트랜지스터(302B)의 제 1 단자는 배선(113B_2)과 접속되고, 트랜지스터(402B)의 제 1 단자는 배선(113B_3)과 접속된다.
또한, 배선(113A_1) 내지 배선(113A_3)은 배선(113A)과 같은 기능을 가지며, 배선(113B_1) 내지 배선(113B_3)은 배선(113B)과 같은 기능을 가진다. 일례로서, 배선(113A_1) 내지 배선(113A_3) 및 배선(113B_1) 내지 배선(113B_3)에는, 전압(V1) 등의 전압을 공급할 수 있다. 또는, 배선(113A_1) 내지 배선(113A_3)에는, 개별적인 전압 또는 개별적인 신호를 공급해도 좋다. 또는, 배선(113B_1) 내지 배선(113B_3)에는 개별적인 전압 또는 개별적인 신호를 공급해도 좋다.
또한, 도 31b 및 도 36a에 도시하는 구성에 있어서, 도 37a에 도시하는 바와 같이, 트랜지스터(302A)를, 한쪽의 전극(예를 들면, 양극)이 노드(A1)와 접속되고, 다른쪽의 전극(예를 들면, 음극)이 배선(116A)과 접속되는 다이오드(312A)와 치환해도 좋다. 또는, 트랜지스터(402A)를, 한쪽의 전극(예를 들면, 양극)이 노드(A2)와 접속되고, 다른쪽의 전극(예를 들면, 음극)이 노드(A1)와 접속되는 다이오드(412A)와 치환해도 좋다.
또한, 트랜지스터(302B)를, 한쪽의 전극(예를 들면, 양극)이 노드(B1)와 접속되고, 다른쪽의 전극(예를 들면, 음극)이 배선(116B)과 접속되는 다이오드(312B)와 치환해도 좋다. 또는, 트랜지스터(402B)를, 한쪽의 전극(예를 들면, 양극)이 노드(B2)와 접속되고, 다른쪽의 전극(예를 들면, 음극)이 노드(B1)와 접속되는 다이오드(412B)와 치환해도 좋다.
또한, 도 31b 및 도 36a에 도시하는 구성에 있어서, 도 37b에 도시하는 바와 같이, 트랜지스터(302A)의 제 1 단자가 배선(116A)과 접속되고, 트랜지스터(302A)의 게이트가 노드(A1)와 접속되어도 좋다. 또는, 트랜지스터(402A)의 제 1 단자가 노드(A1)와 접속되고, 트랜지스터(402A)의 게이트가 노드(A2)와 접속되어도 좋다.
또한, 트랜지스터(302B)의 제 1 단자가 배선(116B)과 접속되고, 트랜지스터(302B)의 게이트가 노드(B1)와 접속되어도 좋다. 또는, 트랜지스터(402B)의 제 1 단자가 노드(B1)와 접속되고, 트랜지스터(402B)의 게이트가 노드(B2)와 접속되어도 좋다.
또한, 도 31b, 도 36a, 도 37a, 및 도 37b에 도시하는 구성에 있어서, 도 38a에 도시하는 바와 같이, 트랜지스터(402A)의 게이트가 배선(111)과 접속되어도 좋다. 또한, 트랜지스터(402B)의 게이트가 배선(111)과 접속되어도 좋다.
또한, 도 31b, 도 36a, 및 도 37a 내지 도 38a에 도시하는 구성에 있어서, 도 38b에 도시하는 바와 같이, 트랜지스터(301A)의 제 1 단자가 배선(118A)과 접속되고, 트랜지스터(301A)의 게이트가 배선(114A)과 접속되어도 좋다. 또한, 트랜지스터(301B)의 제 1 단자가 배선(118B)과 접속되고, 트랜지스터(301B)의 게이트가 배선(114B)과 접속되어도 좋다.
또는, 트랜지스터(301A)의 제 1 단자는 배선(114A)과 접속되고, 트랜지스터(301A)의 게이트는 배선(118A)과 접속되어도 좋다. 또한, 트랜지스터(301B)의 제 1 단자는 배선(114B)과 접속되고, 트랜지스터(301B)의 게이트는 배선(118B)과 접속되어도 좋다.
또한, 배선(118A) 및 배선(118B)에 전압(V2)이 공급되는 경우, 배선(118A) 및 배선(118B)은 전원선으로서의 기능을 가진다. 또는, 배선(118A) 및 배선(118B)에는, 클록 신호(CK2)가 입력되어도 좋다. 또는, 배선(118A)과 배선(118B)에, 개별적인 전압 또는 개별적인 신호가 공급되어도 좋다.
또한, 배선(118A)과 배선(118B)에 동일한 전압이 입력되는 경우, 배선(118A)과 배선(118B)이 접속되어도 좋다. 또한, 이 경우, 배선(118A)과 배선(118B)에 동일한 배선을 사용해도 좋다.
또한, 도 31b, 도 36a, 및 도 37a 내지 도 38b에 도시하는 구성에 있어서, 도 39a에 도시하는 바와 같이, 트랜지스터(401A)를 저항 소자(403A)와 치환해도 좋다. 저항 소자(403A)는 배선(115A)과 노드(A2) 사이에 접속된다. 또한, 도 39b에 도시하는 바와 같이, 트랜지스터(401B)를 저항 소자(403B)와 치환해도 좋다. 저항 소자(403B)는 배선(115B)과 노드(B2) 사이에 접속된다.
도 39a 및 도 39b에 도시하는 구성으로 함으로써, 기간(c1) 및 기간(d1)에 있어서, 노드(B2)에, L 레벨의 신호(SELB)를 공급할 수 있다. 또는, 기간(c2) 및 기간(d2)에 있어서, 노드(A2)에 L 레벨의 신호(SELA)를 공급할 수 있다. 따라서, 노드(A2)의 전위 및 노드(B2)의 전위를 고정할 수 있기 때문에, 노이즈의 영향을 받기 어려운 반도체 장치를 얻을 수 있다.
또한, 도 31b, 도 36a, 및 도 37a 내지 도 38b에 도시하는 구성에 있어서, 도 39c에 도시하는 바와 같이, 제 1 단자가 배선(115A)과 접속되고, 제 2 단자가 노드(A2)와 접속되고, 게이트가 노드(A2)와 접속되는 트랜지스터(404A)를 형성해도 좋다. 또한, 도 39d에 도시하는 바와 같이, 제 1 단자가 배선(115B)과 접속되고, 제 2 단자가 노드(B2)와 접속되고, 게이트가 노드(B2)와 접속되는 트랜지스터(404B)를 형성해도 좋다.
도 39c 및 도 39d에 도시하는 구성으로 함으로써, 도 39a 및 도 39b의 경우와 같이, 노드(A2)의 전위 및 노드(B2)의 전위를 고정할 수 있기 때문에, 노이즈의 영향을 받기 어려운 반도체 장치를 얻을 수 있다.
또한, 도 31b, 도 36a, 및 도 37a 내지 도 39d에 도시하는 구성에 있어서, 도 39e에 도시하는 바와 같이, 회로(400A)는 제 1 단자가 배선(115A)과 접속되고, 제 2 단자가 노드(A2)와 접속되고, 게이트가 트랜지스터(401A)의 제 2 단자와 트랜지스터(402A)의 제 2 단자와의 접속 개소와 접속되는 트랜지스터(405A)와, 제 1 단자가 배선(113A)과 접속되고, 제 2 단자가 노드(A2)와 접속되고, 게이트가 노드(A1)와 접속되는 트랜지스터(406A)를 가지고 있어도 좋다.
또한, 도 39f에 도시하는 바와 같이, 회로(400B)는 제 1 단자가 배선(115B)과 접속되고, 제 2 단자가 노드(B2)와 접속되고, 게이트가 트랜지스터(401B)의 제 2 단자와 트랜지스터(402B)의 제 2 단자의 접속 개소와 접속되는 트랜지스터(405B)와, 제 1 단자가 배선(113B)과 접속되고, 제 2 단자가 노드(B2)와 접속되고, 게이트가 노드(B1)와 접속되는 트랜지스터(406B)를 가지고 있어도 좋다.
도 39e 및 도 39f에 도시하는 구성으로 함으로써, 노드(A2)의 전위 또는 노드(B2)의 전위를 V2로 할 수 있기 때문에, 신호의 진폭을 크게 할 수 있다.
또는, 트랜지스터(401A)의 제 1 단자와, 트랜지스터(405A)의 제 1 단자는, 개별적인 배선과 접속되어도 좋다. 일례로서, 도 40a에 있어서, 배선(115A)이 배선(115A_1) 및 배선(115A_2)이라는 복수의 배선으로 분할되어, 트랜지스터(401A)의 제 1 단자가 배선(115A_1)과 접속되고, 트랜지스터(405A)의 제 1 단자가 배선(115A_2)과 접속된다. 이 경우, 배선(115A_1) 및 배선(115A_2)의 한쪽에 신호(SELA)를 입력하고, 다른쪽에 전압(V2)을 공급하면 좋다.
또는, 트랜지스터(401B)의 제 1 단자와, 트랜지스터(405B)의 제 1 단자는, 개별적인 배선과 접속되어도 좋다. 일례로서, 도 40b에 있어서, 배선(115B)이 배선(115B_1) 및 배선(115B_2)이라는 복수의 배선으로 분할되어, 트랜지스터(401B)의 제 1 단자가 배선(115B_1)과 접속되고, 트랜지스터(405B)의 제 1 단자가 배선(115B_2)과 접속된다. 이 경우, 배선(115B_1) 및 배선(115B_2)의 한쪽에 신호(SELB)를 입력하고, 다른쪽에 전압(V2)을 공급하면 좋다.
도 40a 및 도 40b에 도시하는 구성으로 함으로써, 기간(c1) 및 기간(d1)에 있어서, 노드(B2)에 L 레벨의 신호(SELB)를 공급할 수 있다. 또는, 기간(c2) 및 기간(d2)에 있어서, 노드(A2)에 L 레벨의 신호(SELA)를 공급할 수 있다. 따라서, 노드(A2)의 전위 및 노드(B2)의 전위를 고정할 수 있기 때문에, 노이즈의 영향을 받기 어려운 반도체 장치를 얻을 수 있다.
또한, 도 31b, 도 36a, 및 도 37a 내지 도 39d에 도시하는 구성에 있어서, 도 40c에 도시하는 바와 같이, 회로(400A)는 제 1 단자가 배선(118A)과 접속되고, 제 2 단자가 노드(A2)와 접속되고, 게이트가 배선(118A)과 접속되는 트랜지스터(407A)와, 제 1 단자가 배선(113A)과 접속되고, 제 2 단자가 노드(A2)와 접속되고, 게이트가 노드(A1)와 접속되는 트랜지스터(408A)와, 제 1 단자가 배선(113A)과 접속되고, 제 2 단자가 노드(A2)와 접속되고, 게이트가 배선(115A)과 접속되는 트랜지스터(409A)를 가지고 있어도 좋다.
또한, 도 40d에 도시하는 바와 같이, 회로(400B)는 제 1 단자가 배선(118B)과 접속되고, 제 2 단자가 노드(B2)와 접속되고, 게이트가 배선(118B)과 접속되는 트랜지스터(407B)와, 제 1 단자가 배선(113B)과 접속되고, 제 2 단자가 노드(B2)와 접속되고, 게이트가 노드(B1)와 접속되는 트랜지스터(408B)와, 제 1 단자가 배선(113B)과 접속되고, 제 2 단자가 노드(B2)와 접속되고, 게이트가 배선(115B)과 접속되는 트랜지스터(409B)를 가지고 있어도 좋다.
도 40c 및 도 40d에 도시하는 구성으로 함으로써, 기간(c1) 및 기간(d1)에 있어서, 노드(B2)에 L 레벨의 신호(SELB)를 공급할 수 있다. 또는, 기간(c2) 및 기간(d2)에 있어서, 노드(A2)에 L 레벨의 신호(SELA)를 공급할 수 있다. 따라서, 노드(A2)의 전위 및 노드(B2)의 전위를 고정할 수 있기 때문에, 노이즈의 영향을 받기 어려운 반도체 장치를 얻을 수 있다.
또한, 도 31b, 도 36a, 및 도 37a 내지 도 40d에 도시하는 구성에 있어서, 도 41a에 도시하는 바와 같이, 트랜지스터(206A) 및 회로(500A)를 형성해도 좋다. 회로(500A)는 트랜지스터(501A) 및 트랜지스터(502A)를 가진다.
트랜지스터(206A)는 제 1 단자가 배선(113A)과 접속되고, 제 2 단자가 노드(A1)와 접속된다. 트랜지스터(501A)는 제 1 단자가 배선(118A)과 접속되고, 제 2 단자가 트랜지스터(206A)의 게이트와 접속되고, 게이트가 배선(118A)과 접속된다. 트랜지스터(502A)는 제 1 단자가 배선(113A)과 접속되고, 제 2 단자가 트랜지스터(206A)의 게이트와 접속되고, 게이트가 노드(A1)와 접속된다.
또한, 도 41a에 도시하는 바와 같이, 트랜지스터(206B) 및 회로(500B)를 형성해도 좋다. 회로(500B)는 트랜지스터(501B) 및 트랜지스터(502B)를 가진다.
트랜지스터(206B)는 제 1 단자가 배선(113B)과 접속되고, 제 2 단자가 노드(B1)와 접속된다. 트랜지스터(501B)는 제 1 단자가 배선(118B)과 접속되고, 제 2 단자가 트랜지스터(206B)의 게이트와 접속되고, 게이트가 배선(118B)과 접속된다. 트랜지스터(502B)는 제 1 단자가 배선(113B)과 접속되고, 제 2 단자가 트랜지스터(206B)의 게이트와 접속되고, 게이트가 노드(B1)와 접속된다.
또한, 도 41a에 있어서, 트랜지스터(206A)의 게이트와, 트랜지스터(501A)의 제 2 단자와, 트랜지스터(502A)의 제 2 단자의 접속 개소를 노드(A3)로 나타낸다. 또한, 트랜지스터(206B)의 게이트와, 트랜지스터(501B)의 제 2 단자와, 트랜지스터(502B)의 제 2 단자의 접속 개소를 노드(B3)로 나타낸다.
또한, 트랜지스터(502A)의 게이트는, 배선(111)과 접속되어도 좋다. 또한, 트랜지스터(502B)의 게이트는, 배선(111)과 접속되어도 좋다.
다른 예로서, 도 41b에 도시하는 바와 같이, 회로(500A)를 생략하고, 트랜지스터(206A)의 게이트가 노드(A2)와 접속되어도 좋다. 또한, 회로(500B)를 생략하고, 트랜지스터(206B)의 게이트가 노드(B2)와 접속되어도 좋다. 도 41b에 도시하는 구성으로 함으로써, 회로 규모를 작게 할 수 있기 때문에, 레이아웃 면적을 작게 하는 것, 또는 소비 전력을 삭감할 수 있다.
다음에, 트랜지스터(206A), 회로(500A), 트랜지스터(501A), 트랜지스터(502A), 트랜지스터(206B), 회로(500B), 트랜지스터(501B), 트랜지스터(502B)의 기능의 일례에 관해서, 도 41a 및 도 41b를 참조하여 설명한다.
트랜지스터(206A)는 배선(113A)과 노드(A1)가 도통하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(206A)는 배선(113A)의 전위를 노드(A1)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(206A)는 배선(113A)에 공급되는 신호 또는 전압 등(예를 들면, 클록 신호(CK2), 또는 전압(V1))을 노드(A1)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(206A)는 전압(V1)을 노드(A1)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(206A)는 노드(A1)의 전위를 감소시키는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(206A)는 노드(A1)의 전위를 유지하는 타이밍을 제어하는 기능을 가진다.
이와 같이, 트랜지스터(206A)는 스위치로서의 기능을 가진다. 또한, 트랜지스터(206A)는 노드(A3)의 전위에 따라서 제어되어도 좋다.
회로(500A)는 노드(A3)의 전위를 제어하는 기능을 가진다. 또는, 회로(500A)는 신호 또는 전압 등을 노드(A3)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 회로(500A)는 신호 또는 전압 등을 노드(A3)에 공급하지 않는 타이밍을 제어하는 기능을 가진다. 또는, 회로(500A)는 H 신호 또는 전압(V2)을 노드(A3)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 회로(500A)는 L 신호 또는 전압(V1)을 노드(A3)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 회로(500A)는 노드(A3)의 전위를 상승시키는 타이밍을 제어하는 기능을 가진다. 또는, 회로(500A)는 노드(A3)의 전위를 감소시키는 타이밍을 제어하는 기능을 가진다. 또는, 회로(500A)는 노드(A3)의 전위를 유지하는 타이밍을 제어하는 기능을 가진다. 또는, 회로(500A)는 노드(A1)의 전위를 반전하여 노드(A3)로 출력하는 타이밍을 제어하는 기능을 가진다.
이와 같이, 회로(500A)는 제어 회로, 또는 인버터 회로로서의 기능을 가진다. 또한, 회로(500A)는 노드(A1)의 전위에 따라서 제어되어도 좋다.
트랜지스터(501A)는 배선(118A)과 노드(A3)가 도통하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(501A)는 배선(118A)의 전위를 노드(A3)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(501A)는 배선(118A)에 공급되는 신호 또는 전압 등(예를 들면, 전압(V2))을 노드(A3)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(501A)는 신호 또는 전압 등을 노드(A3)에 공급하지 않는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(501A)는 H 신호 또는 전압(V2)을 노드(A3)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(501A)는 노드(A3)의 전위를 상승시키는 타이밍을 제어하는 기능을 가진다.
이와 같이, 트랜지스터(501A)는 스위치, 정류 소자, 다이오드, 또는 다이오드 접속의 트랜지스터 등으로서의 기능을 가진다.
트랜지스터(502A)는 배선(113A)과 노드(A3)가 도통하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(502A)는 배선(113A)의 전위를 노드(A3)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(502A)는 배선(113A)에 공급되는 신호 또는 전압 등(예를 들면, 클록 신호(CK2), 또는 전압(V1))을 노드(A3)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(502A)는 전압(V1)을 노드(A3)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(502A)는 노드(A3)의 전위를 감소시키는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(502A)는 노드(A3)의 전위를 유지하는 타이밍을 제어하는 기능을 가진다.
이와 같이, 트랜지스터(502A)는 스위치로서의 기능을 가진다.
트랜지스터(206B)는 배선(113B)과 노드(B1)가 도통하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(206B)는 배선(113B)의 전위를 노드(B1)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(206B)는 배선(113B)에 공급되는 신호 또는 전압 등(예를 들면, 클록 신호(CK2), 또는 전압(V1))을 노드(B1)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(206B)는 전압(V1)을 노드(B1)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(206B)는 노드(B1)의 전위를 감소시키는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(206B)는 노드(B1)의 전위를 유지하는 타이밍을 제어하는 기능을 가진다.
이와 같이, 트랜지스터(206B)는 스위치로서의 기능을 가진다. 또한, 트랜지스터(206B)는 노드(B3)의 전위에 따라서 제어되어도 좋다.
회로(500B)는 노드(B3)의 전위를 제어하는 기능을 가진다. 또는, 회로(500B)는 신호 또는 전압 등을 노드(B3)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 회로(500B)는 신호 또는 전압 등을 노드(B3)에 공급하지 않는 타이밍을 제어하는 기능을 가진다. 또는, 회로(500B)는 H 신호 또는 전압(V2)을 노드(B3)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 회로(500B)는 L 신호 또는 전압(V1)을 노드(B3)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 회로(500B)는 노드(B3)의 전위를 상승시키는 타이밍을 제어하는 기능을 가진다. 또는, 회로(500B)는 노드(B3)의 전위를 감소시키는 타이밍을 제어하는 기능을 가진다. 또는, 회로(500B)는 노드(B3)의 전위를 유지하는 타이밍을 제어하는 기능을 가진다. 또는, 회로(500B)는 노드(B1)의 전위를 반전하여 노드(B3)로 출력하는 타이밍을 제어하는 기능을 가진다.
이와 같이, 회로(500B)는 제어 회로, 또는 인버터 회로로서의 기능을 가진다. 또한, 회로(500B)는 노드(B1)의 전위에 따라서 제어되어도 좋다.
트랜지스터(501B)는 배선(118B)과 노드(B3)가 도통하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(501B)는 배선(118B)의 전위를 노드(B3)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(501B)는 배선(118B)에 공급되는 신호 또는 전압 등(예를 들면, 전압(V2))을 노드(B3)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(501B)는 신호 또는 전압 등을 노드(B3)에 공급하지 않는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(501B)는 H 신호 또는 전압(V2)을 노드(B3)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(501B)는 노드(B3)의 전위를 상승시키는 타이밍을 제어하는 기능을 가진다.
이와 같이, 트랜지스터(501B)는 스위치, 정류 소자, 다이오드, 또는 다이오드 접속의 트랜지스터 등으로서의 기능을 가진다.
트랜지스터(502B)는 배선(113B)과 노드(B3)가 도통하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(502B)는 배선(113B)의 전위를 노드(B3)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(502B)는 배선(113B)에 공급되는 신호 또는 전압 등(예를 들면, 클록 신호(CK2), 또는 전압(V1))을 노드(B3)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(502B)는 전압(V1)을 노드(B3)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(502B)는 노드(B3)의 전위를 감소시키는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(502B)는 노드(B3)의 전위를 유지하는 타이밍을 제어하는 기능을 가진다.
이와 같이, 트랜지스터(502B)는 스위치로서의 기능을 가진다.
<반도체 장치의 동작>
다음에, 도 41a의 반도체 장치의 동작에 관해서, 도 42a 내지 도 45b를 참조하여 설명한다. 도 42a 내지 도 45b는, 순서대로, 기간(a1), 기간(b1), 기간(c1), 기간(d1), 기간(a2), 기간(b2), 기간(c2), 기간(d2)에 있어서의 반도체 장치의 모식도에 상당한다.
기간(a1), 기간(b1), 기간(a2), 및 기간(b2)에서는, 노드(A1)는 H 레벨의 전위가 된다. 따라서, 회로(500A)는 회로(400A)와 같이, 노드(A3)로 L 신호를 출력한다. 그러면, 트랜지스터(206A)는 오프가 되기 때문에, 배선(113A)과 노드(A1)는 비도통 상태가 된다.
구체적으로는, 기간(a1), 기간(b1), 기간(a2), 및 기간(b2)에 있어서, 트랜지스터(502A)는 온이 되기 때문에, 배선(113A)과 노드(A3)는 도통 상태가 된다. 따라서, 전압(V1)은 트랜지스터(502A)를 개재하여 노드(A3)에 공급된다. 이 때, 트랜지스터(501A)는 온이 되기 때문에, 배선(118A)과 노드(A3)는 도통 상태가 된다. 따라서, 전압(V2)은 트랜지스터(501A)를 개재하여 노드(A3)에 공급된다.
여기서, 트랜지스터(502A)의 전류 공급 능력을 트랜지스터(501A)의 전류 공급 능력보다도 크게 하는(예를 들면, 트랜지스터(502A)의 채널 폭을 트랜지스터(501A)의 채널 폭보다도 크게 하는) 것에 의해, 노드(A3)의 전위는 L 레벨이 된다.
또한, 기간(a1), 기간(b1), 기간(a2), 및 기간(b2)에서는, 노드(B1)는 H 레벨의 전위가 된다. 따라서, 회로(500B)는 회로(400B)와 같이, 노드(B3)로 L 신호를 출력한다. 그러면, 트랜지스터(206B)는 오프가 되기 때문에, 배선(113B)과 노드(B1)는 비도통 상태가 된다.
구체적으로는, 기간(a1), 기간(b1), 기간(a2), 및 기간(b2)에 있어서, 트랜지스터(502B)는 온이 되기 때문에, 배선(113B)과 노드(B3)는 도통 상태가 된다. 따라서, 전압(V1)은 트랜지스터(502B)를 개재하여 노드(B3)에 공급된다. 이 때, 트랜지스터(501B)는 온이 되기 때문에, 배선(118B)과 노드(B3)는 도통 상태가 된다. 따라서, 전압(V2)은 트랜지스터(501B)를 개재하여 노드(B3)에 공급된다.
여기서, 트랜지스터(502B)의 전류 공급 능력을 트랜지스터(501B)의 전류 공급 능력보다도 크게 하는(예를 들면, 트랜지스터(502B)의 채널 폭을 트랜지스터(501B)의 채널 폭보다도 크게 하는) 것에 의해, 노드(B3)의 전위는 L 레벨이 된다.
기간(c1), 기간(d1), 기간(c2), 및 기간(d2)에서는, 노드(A1)는 L 레벨의 전위가 된다. 따라서, 회로(500A)는 회로(400A)와 같이, 노드(A3)로 H 신호를 출력한다. 그러면, 트랜지스터(206A)는 온이 되기 때문에, 배선(113A)과 노드(A1)는 도통 상태가 된다. 그러면, 전압(V1)은 트랜지스터(206A)를 개재하여 노드(A1)에 공급된다.
구체적으로는, 기간(c1), 기간(d1), 기간(c2), 및 기간(d2)에 있어서, 트랜지스터(502A)는 오프가 되기 때문에, 배선(113A)과 노드(A3)는 비도통 상태가 된다. 이 때, 트랜지스터(501A)는 온이 되기 때문에, 배선(118A)과 노드(A3)는 도통 상태가 된다. 따라서, 전압(V2)은 트랜지스터(501A)를 개재하여 노드(A3)에 공급된다.
또한, 기간(c1), 기간(d1), 기간(c2), 및 기간(d2)에서는, 노드(B1)는 L 레벨의 전위가 된다. 따라서, 회로(500B)는 회로(400B)와 같이, 노드(B3)로 H 신호를 출력한다. 그러면, 트랜지스터(206B)는 온이 되기 때문에, 배선(113B)과 노드(B1)는 도통 상태가 된다. 그러면, 전압(V1)은 트랜지스터(206B)를 개재하여 노드(B1)에 공급된다.
구체적으로는, 기간(c1), 기간(d1), 기간(c2), 및 기간(d2)에 있어서, 트랜지스터(502B)는 오프가 되기 때문에, 배선(113B)과 노드(B3)는 비도통 상태가 된다. 이 때, 트랜지스터(501B)는 온이 되기 때문에, 배선(118B)과 노드(B3)는 도통 상태가 된다. 따라서, 전압(V2)은 트랜지스터(501B)를 개재하여 노드(B3)에 공급된다.
이와 같이, 기간(c1) 및 기간(d1)에 있어서, 트랜지스터(206A)는 온이 되기 때문에, 배선(113A)과 노드(A1)는 도통 상태가 된다. 그러면, 전압(V1)은 트랜지스터(206A)를 개재하여 노드(A1)에 공급된다. 따라서, 노드(A1)의 전위를 고정할 수 있기 때문에, 노이즈의 영향을 받기 어려운 반도체 장치를 얻을 수 있다.
또한, 기간(c2) 및 기간(d2)에 있어서, 트랜지스터(206B)는 온이 되기 때문에, 배선(113B)과 노드(B1)는 도통 상태가 된다. 그러면, 전압(V1)은 트랜지스터(206B)를 개재하여 노드(B1)에 공급된다. 따라서, 노드(B1)의 전위를 고정할 수 있기 때문에, 노이즈의 영향을 받기 어려운 반도체 장치를 얻을 수 있다.
<트랜지스터의 사이즈>
다음에, 트랜지스터의 채널 폭, 채널 길이 등의 트랜지스터의 사이즈에 관해서 설명한다.
트랜지스터(501A)의 채널 폭과 트랜지스터(501B)의 채널 폭은, 대략 동일한 것이 바람직하다. 또는, 트랜지스터(502A)의 채널 폭과 트랜지스터(502B)의 채널 폭은, 대략 동일한 것이 바람직하다.
이와 같이, 트랜지스터의 채널 폭을 대략 동일하게 함으로써, 전류 공급 능력을 대략 동일하게 하고, 또는, 트랜지스터의 열화의 정도를 대략 동일하게 할 수 있다. 따라서, 선택되는 트랜지스터가 전환되어도, 출력되는 신호(OUT)의 파형을 대략 동일하게 할 수 있다.
또한, 같은 이유에서, 트랜지스터(501A)의 채널 길이와 트랜지스터(501B)의 채널 길이는 대략 동일한 것이 바람직하다. 또는, 트랜지스터(502A)의 채널 길이와 트랜지스터(502B)의 채널 길이는 대략 동일한 것이 바람직하다.
구체적으로는, 트랜지스터(501A)의 채널 폭 및 트랜지스터(501B)의 채널 폭은, 바람직하게는 100㎛ 내지 2000㎛, 보다 바람직하게는 200㎛ 내지 1500㎛, 더욱 바람직하게는 300㎛ 내지 700㎛으로 하면 좋다.
또한, 트랜지스터(502A)의 채널 폭 및 트랜지스터(502B)의 채널 폭은, 바람직하게는 300㎛ 내지 3000㎛, 보다 바람직하게는 500㎛ 내지 2000㎛, 더욱 바람직하게는 700㎛ 내지 1500㎛으로 하면 좋다.
또한, 도 31b, 도 36a, 및 도 37a 내지 도 41b에 도시하는 구성에 있어서, 트랜지스터(302A)의 제 2 단자는 배선(111)과 접속되어도 좋고, 트랜지스터(302B)의 제 2 단자는, 배선(111)과 접속되어도 좋다. 또는, 이러한 접속 관계를 실현하기 위한 트랜지스터를 형성해도 좋다. 이러한 구성으로 함으로써, 신호(OUTA)의 하강 시간, 및 신호(OUTB)의 하강 시간을 짧게 할 수 있다.
또는, 도 31b, 도 36a, 및 도 37a 내지 도 41b에 도시하는 구성에 있어서, 트랜지스터(302A)의 제 1 단자는 배선(118A)과 접속되고, 트랜지스터(302A)의 제 2 단자는 노드(A2)와 접속되고, 트랜지스터(302A)의 게이트는 배선(116A)과 접속되어 있어도 좋다. 또한, 트랜지스터(302B)의 제 1 단자는 배선(118B)과 접속되고, 트랜지스터(302B)의 제 2 단자는 노드(B2)와 접속되고, 트랜지스터(302B)의 게이트는 배선(116B)과 접속되어 있어도 좋다. 또는, 이러한 접속 관계를 실현하기 위한 트랜지스터를 형성해도 좋다. 이러한 구성으로 함으로써, 트랜지스터(302A)와 트랜지스터(302B)에 역바이어스를 인가할 수 있기 때문에, 각각의 트랜지스터의 열화를 억제할 수 있다.
또한, 도 31b, 도 36a, 및 도 37a 내지 도 41b에 도시하는 구성에 있어서, 도 36b에 도시하는 바와 같이, 트랜지스터로서, P 채널형 트랜지스터를 사용해도 좋다.
도 36b에 있어서, 트랜지스터(201pA), 트랜지스터(202pA), 트랜지스터(301pA), 트랜지스터(302pA), 트랜지스터(401pA), 및 트랜지스터(402pA)는 P 채널형 트랜지스터이며, 각각, 도 36a에 있어서의 트랜지스터(201A), 트랜지스터(202A), 트랜지스터(301A), 트랜지스터(302A), 트랜지스터(401A), 및 트랜지스터(402A)와 같은 기능을 가진다.
또한, 도 36b에 있어서, 트랜지스터(201pB), 트랜지스터(202pB), 트랜지스터(301pB), 트랜지스터(302pB), 트랜지스터(401pB), 및 트랜지스터(402pB)는 P 채널형 트랜지스터이며, 각각, 도 36a에 있어서의 트랜지스터(201B), 트랜지스터(202B), 트랜지스터(301B), 트랜지스터(302B), 트랜지스터(401B), 및 트랜지스터(402B)와 같은 기능을 가진다.
또한, 트랜지스터가 P 채널형 트랜지스터인 경우, 배선(113A) 및 배선(113B)에는, 전압(V1)이 공급되고 있다. 또한, 이 경우, 신호(OUTA), 신호(OUTB), 클록 신호(CK1), 스타트 신호(SP), 리셋 신호(RE), 신호(SELA), 신호(SELB), 노드(A1)의 전위, 노드(A2)의 전위, 노드(B1)의 전위, 및 노드(B2)의 전위를 나타내는 타이밍 차트는, 도 17의 타이밍 차트를 반전한 것에 대응한다.
(실시형태 6)
본 실시형태에서는 게이트 구동 회로(「게이트 구동」이라고도 한다.), 및 게이트 구동 회로를 갖는 표시 장치에 관해서, 도 46a 내지 도 49를 참조하여 설명한다.
<표시 장치의 구성>
표시 장치의 구성의 일례에 관해서, 도 46a 내지 도 46d를 참조하여 설명한다. 도 46a 내지 도 46d의 표시 장치는 회로(1001), 회로(1002), 회로(1003_1), 회로(1003_2), 화소부(1004), 및 단자(1005)를 가진다.
화소부(1004)에는, 회로(1003_1) 및 회로(1003_2)로부터 연신된 복수의 배선이 배치된다. 상기 복수의 배선은 게이트선(「게이트 신호선」이라고도 한다.), 주사선, 또는 신호선으로서의 기능을 가진다. 또한, 화소부(1004)에는, 회로(1002)로부터 연신된 복수의 배선이 배치된다. 상기 복수의 배선은 비디오 신호선, 데이터선, 신호선, 또는 소스선(「소스 신호선」이라고도 한다.)으로서의 기능을 가진다. 그리고, 화소부(1004)에는, 회로(1003_1) 및 회로(1003_2)로부터 연신된 복수의 배선과, 회로(1002)로부터 연신된 복수의 배선에 대응하여, 복수의 화소가 배치된다.
또한, 화소부(1004)에는, 상기의 배선 이외에도, 전원선, 또는 용량선 등의 기능을 갖는 배선이 배치되어도 좋다.
회로(1001)는 회로(1002), 회로(1003_1), 및 회로(1003_2)에, 신호, 전압, 또는 전류 등을 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 회로(1001)는 회로(1002), 회로(1003_1), 및 회로(1003_2)를 제어하는 기능을 가진다. 이와 같이, 회로(1001)는 컨트롤러, 제어 회로, 타이밍 제너레이터, 전원 회로, 또는 레귤레이터로서의 기능을 가진다.
회로(1002)는 비디오 신호를 화소부(1004)에 공급하는 타이밍을 제어하는 기능을 가진다. 또는, 회로(1002)는 화소부(1004)가 갖는 화소의 휘도 또는 투과율 등을 제어하는 기능을 가진다. 이와 같이, 회로(1002)는 소스 구동 회로, 또는 신호선 구동 회로로서의 기능을 가진다.
회로(1003_1)는 상기 실시형태에서 설명한 회로(10A), 회로(100A), 또는 회로(200A)와 같은 기능을 가진다. 또한, 회로(1003_2)는 상기 실시형태에서 설명한 회로(10B), 회로(100B), 또는 회로(200B)와 같은 기능을 가진다. 이와 같이, 회로(1003_1) 및 회로(1003_2)는 각각, 게이트 구동 회로로서의 기능을 가진다.
또한, 도 46a 및 도 46b에 도시하는 바와 같이, 회로(1001) 및 회로(1002)를, 화소부(1004)가 형성된 기판(1006)과는 다른 기판(예를 들면, 반도체 기판, 또는 SOI 기판)에 형성해도 좋다. 또한, 회로(1003_1) 및 회로(1003_2)를, 화소부(1004)와 동일한 기판에 형성해도 좋다.
회로(1003_1) 및 회로(1003_2)의 구동 주파수가, 회로(1001) 및 회로(1002)와 비교하여 낮은 경우에는, 회로(1003_1) 및 회로(1003_2)를 구성하는 트랜지스터로서 이동도가 낮은 트랜지스터를 사용해도 좋다. 이로 인해, 회로(1003_1) 및 회로(1003_2)를 구성하는 트랜지스터의 반도체층으로서, 비정질 반도체 또는 미결정 반도체 등의 비단결정 반도체, 유기 반도체, 또는 산화물 반도체 등을 사용할 수 있다. 따라서, 반도체 장치를 제작할 때에, 공정수를 삭감하여, 제조 수율을 높게 하고, 또는 비용을 삭감할 수 있다. 또한, 반도체 장치의 제작 방법이 용이해지기 때문에, 표시 장치를 대형으로 할 수 있다.
또한, 도 46a, 도 46c, 및 도 46d에 도시하는 바와 같이, 회로(1003_1)와 회로(1003_2)를, 화소부(1004)를 사이에 개재하여 배치해도 좋다. 예를 들면, 도 46a에 도시하는 바와 같이, 회로(1003_1)는 화소부(1004)의 좌측에 배치되고, 회로(1003_2)는 화소부(1004)의 우측에 배치된다. 또는, 도 46b에 도시하는 바와 같이, 회로(1003_1)와 회로(1003_2)는 화소부(1004)에 대해 동일한 측(예를 들면 좌측 또는 우측)에 배치해도 좋다.
또한, 도 46a 및 도 46b에 도시하는 구성에 있어서, 도 46c에 도시하는 바와 같이, 회로(1002)를 화소부(1004)와 동일한 기판(1006)에 형성해도 좋다.
또한, 도 46a 내지 도 46c에 도시하는 구성에 있어서, 도 46d에 도시하는 바와 같이, 회로(1002)의 일부(예를 들면, 회로(1002a))를 화소부(1004)가 형성된 기판(1006)에 형성하고, 회로(1002)의 다른 일부(예를 들면, 회로(1002)b)를 기판(1006)과는 다른 기판에 형성해도 좋다. 이 경우, 회로(1002a)로서, 스위치, 시프트 레지스터, 또는 셀렉터 등의, 비교적 구동 주파수가 낮은 회로를 사용하는 것이 바람직하다.
다음에, 표시 장치의 화소부가 갖는 화소에 관해서, 도 46e를 참조하여 설명한다. 도 46e에 화소의 구성의 일례를 도시한다.
화소(3020)는 트랜지스터(3021), 액정 소자(3022), 및 용량 소자(3023)를 가진다. 트랜지스터(3021)는 제 1 단자가 배선(3031)과 접속되고, 제 2 단자가 액정 소자(3022)의 한쪽 전극 및 용량 소자(3023)의 한쪽 전극과 접속되고, 게이트가 배선(3032)과 접속된다. 액정 소자(3022)의 다른쪽 전극은, 전극(3034)과 접속된다. 용량 소자(3023)의 다른쪽 전극은 배선(3033)과 접속된다.
배선(3031)에는, 도 46a 내지 도 46d에 도시하는 회로(1002)로부터 비디오 신호가 입력된다. 따라서, 배선(3031)은 신호선, 비디오 신호선, 또는 소스선(「소스 신호선」이라고도 한다.)으로서의 기능을 가진다.
배선(3032)에는, 도 46a 내지 도 46d에 도시하는 회로(1003_1) 및 회로(1003_2)로부터, 게이트 신호, 주사 신호, 또는 선택 신호가 입력된다. 따라서, 배선(3032)은 게이트선(「게이트 신호선」이라고도 한다.), 주사선, 또는 신호선으로서의 기능을 가진다.
배선(3033) 및 전극(3034)에는, 도 46a 내지 도 46d에 도시하는 회로(1001)로부터 일정한 전압이 공급된다. 따라서, 배선(3033)은 전원선, 또는 용량선으로서의 기능을 가진다. 또한, 전극(3034)은 공통 전극, 또는 대향 전극으로서의 기능을 가진다.
또한, 배선(3031)에는 프리차지 전압이 공급되어도 좋다. 프리차지 전압은 전극(3034)에 공급되는 전압과 대략 동일한 값으로 설정하면 좋다. 또는, 배선(3033)에는 신호가 입력되어도 좋다. 이와 같이, 액정 소자(3022)에 인가되는 전압을 제어함으로써, 비디오 신호의 진폭을 작게 할 수 있고, 또한, 반전 구동을 실현할 수 있다. 또는, 전극(3034)에 신호가 입력됨으로써, 프레임 반전 구동을 실현할 수 있다.
트랜지스터(3021)는 배선(3031)과, 액정 소자(3022)의 한쪽 전극이 도통하는 타이밍을 제어하는 기능을 가진다. 또는, 화소에 비디오 신호를 기록하는 타이밍을 제어하는 기능을 가진다. 이와 같이, 트랜지스터(3021)는 스위치로서의 기능을 가진다.
용량 소자(3023)는 액정 소자(3022)의 한쪽 전극의 전위와, 배선(3033)의 전위와의 전위차를 유지하는 기능을 가진다. 또는, 액정 소자(3022)에 인가되는 전압이 일정해지도록 유지하는 기능을 가진다. 이와 같이, 용량 소자(3023)는 유지 용량으로서의 기능을 가진다.
<시프트 레지스터의 구성>
다음에, 표시 장치가 갖는 게이트 구동 회로의 구성에 관해서, 이하에 설명한다. 구체적으로는, 게이트 구동 회로가 갖는 시프트 레지스터의 구성에 관해서, 도 47 및 도 48을 참조하여 설명한다. 도 47 및 도 48은 시프트 레지스터의 회로도의 일례이다.
도 47에 있어서, 시프트 레지스터(1100A)는 플립 플롭(1101A_1) 내지 플립플롭(1101A_N)(N은 자연수)이라는 복수의 플립 플롭을 가진다. 도 47에 도시하는 플립 플롭(1101A_1) 내지 플립 플롭(1101A_N)으로서, 각각, 도 16a에 도시하는 반도체 장치가 갖는 회로(200A)를 사용할 수 있다.
또한, 시프트 레지스터(1100B)는 플립 플롭(1101B_1) 내지 플립 플롭(1101B_N)(N은 자연수)이라는 복수의 플립 플롭을 가진다. 도 47에 도시하는 플립 플롭(1101B_1) 내지 플립 플롭(1101B_N)으로서, 각각, 도 16a에 도시하는 반도체 장치가 갖는 회로(200B)를 사용할 수 있다.
시프트 레지스터(1100A)는 배선(1111_1) 내지 배선(1111_N), 배선(1112A), 배선(1113A), 배선(1114A), 배선(1115A), 배선(1116A), 및 배선(1119A)과 접속된다. 그리고, 플립 플롭(1101A_i)(i는, 1 내지 N 중 어느 하나)에 있어서, 배선(111), 배선(112A), 배선(113A), 배선(114A), 배선(115A), 및 배선(116A)는 각각, 배선(1111_i), 배선(1112A), 배선(1113A), 배선(1111_i-1), 배선(1115A), 배선(1111_i+1)과 접속된다.
또한, 배선(112A)을 배선(1112A)과 배선(1119A)의 한쪽과 접속시킬 때에, 홀수단째의 플립 플롭과, 짝수단째의 플립 플롭에서, 배선(112A)의 접속처를 달리 해도 좋다.
또한, 시프트 레지스터(1100B)는 배선(1111_1) 내지 배선(1111_N), 배선(1112B), 배선(1113B), 배선(1114B), 배선(1115B), 배선(1116B), 및 배선(1119B)과 접속된다. 그리고, 플립 플롭(1101B_i)(i는, 1 내지 N 중 어느 하나)에 있어서, 배선(111), 배선(112B), 배선(113B), 배선(114B), 배선(115B), 및 배선(116B)은 각각, 배선(1111_i), 배선(1112B), 배선(1113B), 배선(1111_i-1), 배선(1115B), 배선(1111_i+1)과 접속된다.
또한, 배선(112B)을 배선(1112B)과 배선(1119B)의 한쪽과 접속시킬 때에, 홀수단째의 플립 플롭과, 짝수단째의 플립 플롭에서, 배선(112B)의 접속처를 달리 해도 좋다.
시프트 레지스터(1100A)는 신호(GOUTA_1) 내지 신호(GOUTA_N)를 배선(1111_1) 내지 배선(1111_N)으로 출력한다. 신호(GOUTA_1) 내지 신호(GOUTA_N)는 각각, 플립 플롭(1101A_1) 내지 플립 플롭(1101A_N)의 출력 신호이며, 신호(OUTA)에 대응한다. 또한, 시프트 레지스터(1100B)는 신호(GOUTB_1) 내지 신호(GOUTB_N)를 배선(1111_1) 내지 배선(1111_N)으로 출력한다. 신호(GOUTB_1) 내지 신호(GOUTB_N)는 각각, 플립 플롭(1101B_1) 내지 플립 플롭(1101B_N)의 출력 신호이며, 신호(OUTB)에 대응한다. 따라서, 배선(1111_1) 내지 배선(1111_N)은 배선(111)과 같은 기능을 가진다.
배선(1112A) 및 배선(1112B)에는 신호(GCK1)가 입력되고, 배선(1119A) 및 배선(1119B)에는 신호(GCK2)가 입력된다. 신호(GCK1)와 신호(GCK2)는 각각, 클록 신호(CK1)와 클록 신호(CK2)에 대응한다. 따라서, 배선(1112A) 및 배선(1119A)은 배선(112A)과 같은 기능을 가지며, 배선(1112B) 및 배선(1119B)은 배선(112B)과 같은 기능을 가진다.
배선(1113A) 및 배선(1113B)에는 전압(V1)이 공급된다. 따라서, 배선(1113A)은 배선(113A)과 같은 기능을 가지며, 배선(1113B)은 배선(113B)과 같은 기능을 가진다.
배선(1114A) 및 배선(1114B)에는, 신호(GSP)가 입력된다. 신호(GSP)는 스타트 신호(SP)에 대응한다. 따라서, 배선(1114A)은 배선(114A)과 같은 기능을 가지며, 배선(1114B)은 배선(114B)과 같은 기능을 가진다.
배선(1115A)에는 신호(SELA)가 입력되고, 배선(1115B)에는 신호(SELB)가 입력된다. 따라서, 배선(1115A)은 배선(115A)과 같은 기능을 가지며, 배선(1115B)은 배선(115B)과 같은 기능을 가진다.
배선(1116A) 및 배선(1116B)에는 신호(GRE)가 입력된다. 신호(GRE)는 리셋 신호(RE)에 대응한다. 따라서, 배선(1116A)은 배선(116A)과 같은 기능을 가지며, 배선(1116B)은 배선(116B)과 같은 기능을 가진다.
또한, 배선(1112A)과 배선(1112B)에 동일한 신호가 입력되는 경우, 배선(1112A)과 배선(1112B)이 접속되어도 좋다. 또는, 이 경우, 도 48에 도시하는 바와 같이, 배선(1112A)과 배선(1112B)에 동일한 배선(배선(111)2)을 사용해도 좋다. 또는, 배선(1112A)과 배선(1112B)에, 개별적인 신호 또는 개별적인 전압을 입력해도 좋다.
또한, 배선(1113A)과 배선(1113B)에 동일한 신호가 입력되는 경우, 배선(1113A)과 배선(1113B)이 접속되어도 좋다. 또는, 이 경우, 도 48에 도시하는 바와 같이, 배선(1113A)과 배선(1113B)에 동일한 배선(배선(1113))을 사용해도 좋다. 또는, 배선(1113A)과 배선(1113B)에, 개별적인 신호 또는 개별적인 전압을 입력해도 좋다.
또한, 배선(1114A)과 배선(1114B)에 동일한 신호가 입력되는 경우, 배선(1114A)과 배선(1114B)이 접속되어도 좋다. 또는, 이 경우, 도 48에 도시하는 바와 같이, 배선(1114A)과 배선(1114B)에 동일한 배선(배선(1114))을 사용해도 좋다. 또는, 배선(1114A)과 배선(1114B)에, 개별적인 신호 또는 개별적인 전압을 입력해도 좋다.
또한, 배선(1116A)과 배선(1116B)에 동일한 신호가 입력되는 경우, 배선(1116A)과 배선(1116B)이 접속되어도 좋다. 또는, 이 경우, 도 48에 도시하는 바와 같이, 배선(1116A)과 배선(1116B)에 동일한 배선(배선(1116))을 사용해도 좋다. 또는, 배선(1116A)과 배선(1116B)에 개별적인 신호 또는 개별적인 전압을 입력해도 좋다.
또한, 배선(1119A)과 배선(1119B)에 동일한 신호가 입력되는 경우, 배선(1119A)과 배선(1119B)이 접속되어도 좋다. 또는, 이 경우, 도 48에 도시하는 바와 같이, 배선(1119A)과 배선(1119B)에 동일한 배선(배선(1119))을 사용해도 좋다. 또는, 배선(1119A)과 배선(1119B)에, 개별적인 신호 또는 개별적인 전압을 입력해도 좋다.
<시프트 레지스터의 동작>
시프트 레지스터의 동작의 일례에 관해서, 도 49를 참조하여 설명한다. 도 49는 시프트 레지스터의 동작의 일례를 도시하는 타이밍 차트이다. 도 49에서는, 신호(GCK1), 신호(GCK2), 신호(GSP), 신호(GRE), 신호(SELA), 신호(SELB), 신호(GOUTA_1) 내지 신호(GOUTA_N), 및 신호(GOUTB_1) 내지 신호(GOUTB_N)를 나타낸다.
우선, k(k는 자연수)번째 프레임에 있어서의 플립 플롭(1101A_i)의 동작과, k-1번째 프레임에 있어서의 플립 플롭(1101B_i)의 동작을 설명한다.
우선, 신호(GOUTA_i-1) 및 신호(GOUTB_i)가 H 레벨이 된다. 그러면, 플립 플롭(1101A_i) 및 플립 플롭(1101B_i)은 실시형태 4에서 설명한 기간(a1)에 있어서의 동작을 개시한다. 따라서, 플립 플롭(1101A_i)은 배선(1111_i)으로 L 신호를 출력하고, 플립 플롭(1101B_i)은 배선(1111_i)으로 L 신호를 출력한다.
그 후, 신호(GCK1) 및 신호(GCK2)가 반전되면, 플립 플롭(1101A-i) 및 플립 플롭(1101B_i)은 실시형태 4에서 설명한 기간(b1)에 있어서의 동작을 개시한다. 따라서, 플립 플롭(1101A_i)은 배선(1111_i)으로 H 신호를 출력하고, 플립 플롭(1101B_i)은 배선(1111_i)에 H 신호를 출력한다.
그 후, 신호(GCK1) 및 신호(GCK2)가 다시 반전하면, 신호(GOUTA_i+1) 및 신호(GOUTB_i+1)는 H 레벨이 된다. 그러면, 플립 플롭(1101A_i) 및 플립 플롭(1101B_i)은 실시형태 4에서 설명한 기간(c1)에 있어서의 동작을 개시한다. 따라서, 플립 플롭(1101A_i)은 배선(1111_i)으로 L 신호를 출력하고, 플립 플롭(1101B_i)은 배선(1111_i)으로 신호를 출력하지 않는다.
그 후, 다시, 신호(GOUTA_i-1) 및 신호(GOUTB_i)가 H 레벨이 될 때까지, 플립 플롭(1101A_i) 및 플립 플롭(1101B_i)은 실시형태 4에서 설명한 기간(d1)에 있어서의 동작을 행한다. 따라서, 플립 플롭(1101A_i)은 배선(1111_i)으로 L 신호를 출력하고, 플립 플롭(1101B_i)은 배선(1111_i)으로 신호를 출력하지 않는다.
다음에, k+1번째 프레임에 있어서의 플립 플롭(1101A_i)의 동작과, k번째 프레임에 있어서의 플립 플롭(1101B_i)의 동작을 설명한다.
우선, 신호(GOUTA_i-1) 및 신호(GOUTB_i)가 H 레벨이 된다. 그러면, 플립 플롭(1101A_i) 및 플립 플롭(1101B_i)은 실시형태 4에서 설명한 기간(a2)에 있어서의 동작을 개시한다. 따라서, 플립 플롭(1101A_i)은 배선(1111_i)으로 L 신호를 출력하고, 플립 플롭(1101B_i)은 배선(1111_i)으로 L 신호를 출력한다.
그 후, 신호(GCK1) 및 신호(GCK2)가 반전되면, 플립 플롭(1101A_i) 및 플립 플롭(1101B_i)은 실시형태 4에서 설명한 기간(b2)에 있어서의 동작을 개시한다. 따라서, 플립 플롭(1101A_i)은 배선(1111_i)에 H 신호를 출력하고, 플립 플롭(1101B_i)은 배선(1111_i)에 H 신호를 출력한다.
그 후, 신호(GCK1) 및 신호(GCK2)가 다시 반전되면, 신호(GOUTA_i+1) 및 신호(GOUTB_i+1)는 H 레벨이 된다. 그러면, 플립 플롭(1101A_i) 및 플립 플롭(1101B_i)은 실시형태 4에서 설명한 기간(c2)에 있어서의 동작을 시작한다. 따라서, 플립 플롭(1101A_i)은 배선(1111_i)으로 신호를 출력하지 않고, 플립 플롭(1101B_i)은 배선(1111_i)으로 L 신호를 출력한다.
그 후, 다시, 신호(GOUTA_i-1) 및 신호(GOUTB_i)가 H 레벨이 될 때까지, 플립 플롭(1101A_i) 및 플립 플롭(1101B_i)은 실시형태 4에서 설명한 기간(d2)에 있어서의 동작을 행한다. 따라서, 플립 플롭(1101A_i)은 배선(1111_i)으로 신호를 출력하지 않고, 플립 플롭(1101B_i)은 배선(1111_i)으로 L 신호를 출력한다.
(실시형태 7)
본 실시형태에서는 소스 구동 회로(「소스 구동」라고도 한다.)에 관해서, 도 50a 내지 도 50d를 참조하여 설명한다.
도 50a에, 소스 구동 회로의 구성의 일례를 도시한다. 소스 구동 회로는, 회로(2001) 및 회로(2002)를 가진다. 회로(2002)는 회로(2002_1) 내지 회로(2002_N)(N은 자연수)라는 복수의 회로를 가진다. 회로(2002_1) 내지 회로(2002_N)는 각각, 트랜지스터(2003_1) 내지 트랜지스터(2003_k)(k는 자연수)라는 복수의 트랜지스터를 가진다. 트랜지스터(2003_1) 내지 트랜지스터(2003_k)로서, N 채널형 트랜지스터 또는 P 채널형 트랜지스터를 사용할 수 있다. 또한, 트랜지스터(2003_1) 내지 트랜지스터(2003_k)를 CMOS형의 스위치로서 사용할 수 있다.
소스 구동 회로가 갖는 회로(2002_1) 내지 회로(2002_N)의 접속 관계에 관해서, 회로(2002_1)를 예로 하여 설명한다. 회로(2002_1)가 갖는 트랜지스터(2003_1) 내지 트랜지스터(2003_k)는 제 1 단자가 각각, 배선(2004_1) 내지 배선(2004_k)과 접속되고, 제 2 단자가 각각, 소스선(2008_1) 내지 소스선(2008_k)(도 50b에 있어서, S1, S2, 및 Sk라고 나타낸다.)과 접속되고, 게이트가 배선(2005_1)과 접속된다.
회로(2001)는 배선(2005_1) 내지 배선(2005_N)으로 순차적으로 H 신호를 출력하는 타이밍을 제어하는 기능을 가진다. 또는, 회로(2002_1) 내지 회로(2002_N)를 순차적으로 선택하는 기능을 가진다. 이와 같이, 회로(2001)는 시프트 레지스터로서의 기능을 가진다.
또는, 회로(2001)는 배선(2005_1) 내지 배선(2005_N)으로 다양한 순서로 H 신호를 출력할 수 있다. 또는, 회로(2002_1) 내지 회로(2002_N)를 다양한 순서로 선택할 수 있다. 이와 같이, 회로(2001)는 디코더로서의 기능을 가진다.
회로(2002_1)는 배선(2004_1) 내지 배선(2004_k)과 소스선(2008_1) 내지 소스선(2008_k)이 각각 도통하는 타이밍을 제어하는 기능을 가진다. 또는, 회로(2002_1)는, 배선(2004_1) 내지 배선(2004_k)의 전위를 소스선(2008_1) 내지 소스선(2008_k)에 공급하는 타이밍을 제어하는 기능을 가진다. 이와 같이, 회로(2002_1)는 셀렉터로서의 기능을 가진다. 또한, 회로(2002_2) 내지 회로(2002_N)는 회로(2002_1)와 같은 기능을 가진다.
트랜지스터(2003_1) 내지 트랜지스터(2003_N)는, 각각, 배선(2004_1) 내지 배선(2004_k)과 소스선(2008_1) 내지 소스선(2008_k)이 도통하는 타이밍을 제어하는 기능을 가진다. 예를 들면, 트랜지스터(2003_1)는 배선(2004_1)과 소스선(2008_1)이 도통하는 타이밍을 제어하는 기능을 가진다. 또는, 트랜지스터(2003_1) 내지 트랜지스터(2003_N)는, 각각, 배선(2004_1) 내지 배선(2004_k)의 전위를 소스선(2008_1) 내지 소스선(2008_k)에 공급하는 타이밍을 제어하는 기능을 가진다. 예를 들면, 트랜지스터(2003_1)는 배선(2004_1)의 전위를 소스선(2008_1)에 공급하는 타이밍을 제어하는 기능을 가진다. 이와 같이, 트랜지스터(2003_1) 내지 트랜지스터(2003_N)는 각각, 스위치로서의 기능을 가진다.
또한, 배선(2004_1) 내지 배선(2004_k)의 각각에, 비디오 신호에 따른 아날로그 신호 등의, 비디오 신호에 대응하는 신호가 입력되는 경우, 배선(2004_1) 내지 배선(2004_k)은, 신호선으로서의 기능을 가진다. 또는, 배선(2004_1) 내지 배선(2004_k)의 각각에는, 디지털 신호, 아날로그 전압, 또는 아날로그 전류가 입력되어도 좋다.
다음에, 도 50a에 도시하는 소스 구동 회로의 동작의 일례에 관해서, 도 50b의 타이밍 차트를 참조하여 설명한다.
도 50b에, 신호(2015_1) 내지 신호(2015_N), 및 신호(2014_1) 내지 신호 (2014_k)를 도시한다. 신호(2015_1) 내지 신호(2015_N)는 각각, 회로(2001)의 출력 신호이며, 신호(2014_1) 내지 신호(2014_k)는 각각, 배선(2004_1) 내지 배선(2004_k)으로 입력되는 신호이다.
또한, 소스 구동 회로의 1 동작 기간은, 표시 장치에 있어서의 1 게이트 선택 기간에 대응한다. 1 게이트 선택 기간은, 예를 들면, 기간(T0), 및 기간(T1) 내지 기간(TN)으로 분할된다. 기간(T0)은 선택된 행에 속하는 화소에 프리차지용 전압을 동시에 인가하기 위한 기간이며, 프리차지 기간이라고도 한다. 기간(T1) 내지 기간(TN)은 각각, 선택된 행에 속하는 화소에 비디오 신호를 기록하기 위한 기간이며, 기록 기간이라고도 한다.
우선, 기간(T0)에 있어서, 회로(2001)는 H 신호를 배선(2005_1) 내지 배선(2005_N)으로 출력한다. 그러면, 회로(2002_1)에 있어서, 트랜지스터(2003_1) 내지 트랜지스터(2003_k)가 온이 되기 때문에, 배선(2004_1) 내지 배선(2004_k)과, 소스선(2008_1) 내지 소스선(2008_k)이 각각 도통 상태가 된다. 이 때, 배선(2004_1) 내지 배선(2004_k)에는, 프리차지 전압(Vp)이 공급된다. 따라서, 프리차지 전압(Vp)은 트랜지스터(2003_1) 내지 트랜지스터(2003_k)를 개재하여, 소스선(2008_1) 내지 소스선(2008_k)으로 각각 출력된다. 프리차지 전압(Vp)은 선택된 행에 속하는 화소에 기록되기 때문에, 선택된 행에 속하는 화소가 프리차지된다.
기간(T1) 내지 기간(TN)에 있어서, 회로(2001)는 H 신호를 배선(2005_1) 내지 배선(2005_N)으로 순차적으로 출력한다. 예를 들면, 기간(T1)에 있어서, 회로(2001)는 H 신호를 배선(2005_1)으로 출력한다. 그러면, 트랜지스터(2003_1) 내지 트랜지스터(2003_k)는 온이 되기 때문에, 배선(2004_1) 내지 배선(2004_k)과, 소스선(2008_1) 내지 소스선(2008_k)이 도통 상태가 된다. 이 때, 배선(2004_1) 내지 배선(2004_k)에는, Data(S1) 내지 Data(Sk)가 입력된다. Data(S1) 내지 Data(Sk)는 각각, 트랜지스터(2003_1) 내지 트랜지스터(2003_k)를 개재하여, 선택된 행에 속하는 화소 중, 1번째 열 내지 k번째 열의 화소에 기록된다. 이와 같이 하여, 기간(T1) 내지 기간(TN)에 있어서, 선택된 행에 속하는 화소에, k열씩 순차적으로 비디오 신호가 기록된다.
이상과 같이, 비디오 신호가 복수의 열씩 화소에 기록됨으로써, 비디오 신호의 수, 또는 비디오 신호를 화소에 기록하는데 필요한 배선의 수를 감소시킬 수 있다. 따라서, 화소부가 형성되는 기판과 외부 회로의 접속수를 감소시킬 수 있기 때문에, 제조 수율의 향상, 신뢰성의 향상, 부품수의 삭감, 또는 비용의 삭감을 도모할 수 있다.
또한, 비디오 신호가 복수의 열씩 화소에 기록됨으로써, 기록 시간을 길게 할 수 있다. 따라서, 비디오 신호의 기록 부족을 방지할 수 있기 때문에, 표시 품위의 향상을 도모할 수 있다.
또한, k를 크게 함으로써, 외부 회로와의 접속수를 감소시킬 수 있다. 단, k가 지나치게 크면, 화소로의 기록 시간이 짧아진다. 따라서, 바람직하게는 k가 6이상, 보다 바람직하게는 k가 3 이상, 더욱 바람직하게는 k=2로 한다.
특히, 화소의 색 요소가 n(n은 자연수)개인 경우, k=n, 또는 k=n×d(d는 자연수)인 것이 바람직하다. 예를 들면, 화소의 색 요소가 적색(R)과 녹색(G)과 청색(B)의 세개로 분할되는 경우, k=3, 또는 k=3×d인 것이 바람직하다.
또한, 화소가 m(m은 자연수)개인 서브 화소(서브 화소를 서브 픽셀 또는 부화소라고도 한다.)로 분할되는 경우, k=m, 또는 k=m×d인 것이 바람직하다. 예를 들면, 화소가 2개의 서브 화소로 분할되는 경우, k=2인 것이 바람직하다. 또는, 화소의 색 요소가 n개인 경우, k=m×n, 또는 k=m×n×d인 것이 바람직하다.
또한, 소스 구동 회로의 구성의 다른 일례를, 도 50c를 참조하여 설명한다. 회로(2001)의 구동 주파수 및 회로(2002)의 구동 주파수가 낮은 경우는, 회로(2001) 및 회로(2002)를 단결정 반도체로 형성해도 좋기 때문에, 도 50c에 도시하는 바와 같이, 회로(2001) 및 회로(2002)를 화소부(2007)와 동일한 기판에 형성할 수 있다. 이 구성에 의해, 화소부가 형성되는 기판과 외부 회로의 접속수를 감소시킬 수 있기 때문에, 제조 수율의 향상, 신뢰성의 향상, 부품수의 삭감, 또는 비용의 삭감을 도모할 수 있다.
또한, 게이트 구동 회로(2006A) 및 게이트 구동 회로(2006B)도 화소부(2007)와 동일한 기판에 형성함으로써, 외부 회로와의 접속수를 더욱 감소시킬 수 있다. 또한, 게이트 구동 회로(2006A)는 상기 실시형태에서 설명한 회로(10A), 회로(100A), 또는 회로(200A)에 대응하고, 게이트 구동 회로(2006B)는 상기 실시형태에서 설명한 회로(10B), 회로(100B), 또는 회로(200B)에 대응한다.
또한, 소스 구동 회로의 구성의 다른 일례를, 도 50d를 참조하여 설명한다. 도 50d에 도시하는 바와 같이, 회로(2001)를 화소부(2007)와는 다른 기판에 형성하고, 회로(2002)를 화소부(2007)와 동일한 기판에 형성해도 좋다. 이 구성에 의해, 화소부가 형성되는 기판과 외부 회로의 접속수를 감소시킬 수 있기 때문에, 제조 수율의 향상, 신뢰성의 향상, 부품수의 삭감, 또는 비용의 삭감을 도모할 수 있다. 또한, 화소부(2007)와 동일한 기판에 형성하는 회로가 적어지기 때문에, 프레임을 작게 할 수 있다.
(실시형태 8)
표시 장치에 있어서, 화소에 형성된 소자(예를 들면, 트랜지스터, 표시 소자, 용량 소자)가 정전기 방전(ESD: Electrostatic Discharge)이나 노이즈 등에 의해 파괴되는 것을 방지하기 위해서, 게이트선 또는 소스선에 보호 회로를 형성하는 경우가 있다.
본 실시형태에서는 보호 회로의 구성, 및 상기 보호 회로를 사용한 반도체 장치의 구성에 관해서 설명한다.
보호 회로의 회로도의 일례에 관해서, 도 51a 내지 도 51g를 참조하여 설명한다.
보호 회로로서, 도 51a에 도시하는 보호 회로(3000)를 사용해도 좋다. 도 51a에 도시하는 보호 회로(3000)는, 배선(3011)에 접속되는 화소에 형성된 소자가 정전기 파괴나 노이즈 등에 의해 파괴되는 것을 방지하기 위해서 형성되어 있다. 보호 회로(3000)는 트랜지스터(3001) 및 트랜지스터(3002)를 가진다. 트랜지스터(3001) 및 트랜지스터(3002)에는, N 채널형 트랜지스터 또는 P 채널형 트랜지스터를 사용할 수 있다.
트랜지스터(3001)는 제 1 단자가 배선(3012)과 접속되고, 제 2 단자가 배선(3011)과 접속되고, 게이트가 배선(3011)과 접속된다. 트랜지스터(3002)는 제 1 단자가 배선(3013)과 접속되고, 제 2 단자가 배선(3011)과 접속되고, 게이트가 배선(3013)과 접속된다.
배선(3011)에는, 신호(예를 들면, 주사 신호, 비디오 신호, 클록 신호, 스타트 신호, 리셋 신호, 또는 선택 신호 등), 및 전압(예를 들면, 음전원 전위, 그라운드 전압, 또는 양전원 전위 등)이 공급된다. 배선(3012)에는 고전원 전위(VDD)가 공급되고, 배선(3013)에는 저전원 전위(VSS)(또는, 그라운드 전압)가 공급된다.
배선(3011)의 전위가 저전원 전위(VSS) 내지 고전원 전위(VDD) 사이의 값이면, 트랜지스터(3001) 및 트랜지스터(3002)는 오프가 된다. 따라서, 배선(3011)에 공급되는 신호 또는 전압은, 배선(3011)과 접속되는 화소에 공급된다.
한편, 정전기 등의 영향에 의해, 배선(3011)에 고전원 전위(VDD)보다도 높은 전위 또는 저전원 전위(VSS)보다도 낮은 전위가 공급되는 경우가 있다. 이 경우, 이 고전원 전위(VDD)보다도 높은 전위 또는 저전원 전위(VSS)보다도 낮은 전위에 의해, 배선(3011)과 접속되는 화소에 형성된 소자가 파괴되는 경우가 있다.
이러한 정전 파괴를 방지하기 위해서, 정전기 등의 영향에 의해, 배선(3011)에 고전원 전위(VDD)보다도 높은 전위가 공급되는 경우, 트랜지스터(3001)가 온이 된다. 그러면, 배선(3011)의 전하는 트랜지스터(3001)를 개재하여 배선(3012)으로 이동하기 때문에, 배선(3011)의 전위가 감소된다.
또한, 정전기 등의 영향에 의해, 배선(3011)에 저전원 전위(VSS)보다도 낮은 전위가 공급되는 경우, 트랜지스터(3002)가 온이 된다. 그러면, 배선(3011)의 전하는, 트랜지스터(3002)를 개재하여 배선(3013)으로 이동하기 때문에, 배선(3011)의 전위가 상승한다.
이상과 같이, 보호 회로(3000)를 형성함으로써, 배선(3011)과 접속되는 화소가 갖는 소자의 정전기 등에 의한 파괴를 방지할 수 있다.
또한, 보호 회로로서, 도 51b 또는 도 51c에 도시하는 보호 회로(3000)를 사용해도 좋다. 도 51b에 도시하는 구성은, 도 51a에 도시하는 구성에 있어서 트랜지스터(3002) 및 배선(3013)을 생략한 것에 대응한다. 도 51c에 도시하는 구성은, 도 51a에 도시하는 구성에 있어서 트랜지스터(3001) 및 배선(3012)을 생략한 것에 대응한다.
또한, 보호 회로로서, 도 51d에 도시하는 보호 회로(3000)를 사용해도 좋다. 도 51d에 도시하는 구성은, 도 51a에 도시하는 구성에 있어서, 배선(3011)과 배선(3012) 사이에 트랜지스터(3003)가 직렬로 접속되고, 배선(3011)과 배선(3013) 사이에 트랜지스터(3004)가 직렬로 접속된 것에 대응한다.
도 51d에 있어서, 트랜지스터(3003)는 제 1 단자가 배선(3012)과 접속되고, 제 2 단자가 트랜지스터(3001)의 제 1 단자와 접속되고, 게이트가 트랜지스터(3001)의 제 1 단자와 접속되어 있다. 트랜지스터(3004)는 제 1 단자가 배선(3013)과 접속되고, 제 2 단자가 트랜지스터(3002)의 제 1 단자와 접속되고, 게이트가 배선(3013)과 접속되어 있다.
또한, 보호 회로로서, 도 51e에 도시하는 보호 회로(3000)를 사용해도 좋다. 도 51e에 도시하는 구성은, 도 51d에 도시하는 구성에 있어서, 트랜지스터(3001)의 게이트가 트랜지스터(3003)의 게이트와 접속되고, 트랜지스터(3002)의 게이트가 트랜지스터(3004)의 게이트와 접속된 것에 대응한다.
또한, 보호 회로로서, 도 51f에 도시하는 보호 회로(3000)를 사용해도 좋다. 도 51f에 도시하는 구성은, 도 51a에 도시하는 구성에 있어서, 배선(3011)과 배선(3012) 사이에 트랜지스터(3001)와 트랜지스터(3003)가 병렬로 접속되고, 배선(3011)과 배선(3013) 사이에 트랜지스터(3002)와 트랜지스터(3004)가 병렬로 접속된 것에 대응한다.
도 51f에 있어서, 트랜지스터(3003)는 제 1 단자가 배선(3012)과 접속되고, 제 2 단자가 배선(3011)과 접속되고, 게이트가 배선(3011)과 접속되어 있다. 또한, 트랜지스터(3004)는 제 1 단자가 배선(3013)과 접속되고, 제 2 단자가 배선(3011)과 접속되고, 게이트가 배선(3013)과 접속되어 있다.
또한, 보호 회로로서, 도 51g에 도시하는 보호 회로(3000)를 사용해도 좋다. 도 51g에 도시하는 구성은, 도 51a에 도시하는 구성에 있어서, 트랜지스터(3001)의 게이트와 제 1 단자 사이에, 용량 소자(3005)와 저항 소자(3006)를 병렬로 접속하고, 트랜지스터(3002)의 게이트와 제 1 단자 사이에, 용량 소자(3007)와 저항 소자(3008)를 병렬로 접속한 것에 대응한다.
도 51g의 구성을 적용함으로써, 보호 회로(3000) 자체의 파괴 또는 열화를 방지할 수 있다.
예를 들면, 배선(3011)에 전원 전위보다도 높은 전압이 공급되는 경우, 트랜지스터(3001)의 게이트와 소스간의 전위차(Vgs)가 커진다. 따라서, 트랜지스터(3001)가 온 상태가 되기 때문에, 배선(3011)의 전압이 감소된다. 그러나, 트랜지스터(3001)의 게이트와 제 2 단자 사이에 큰 전압이 인가되기 때문에, 트랜지스터(3001)가 파괴 또는 열화되는 경우가 있다. 이것을 방지하기 위해서, 용량 소자(3005)를 사용하여 트랜지스터(3001)의 게이트 전압을 상승시키고, 트랜지스터(3001)의 게이트와 소스간의 전위차(Vgs)를 작게 한다.
구체적으로는, 트랜지스터(3001)가 온 상태가 되면, 트랜지스터(3001)의 제 1 단자의 전압이 순간적으로 상승한다. 그리고, 용량 소자(3005)의 용량 결합에 의해, 트랜지스터(3001)의 게이트 전압이 상승한다. 이와 같이 하여, 트랜지스터(3001)의 게이트와 소스간의 전위차(Vgs)를 작게 할 수 있기 때문에, 트랜지스터(3001)의 파괴 또는 열화를 억제할 수 있다.
마찬가지로, 배선(3011)으로 전원 전위보다도 낮은 전압이 공급되는 경우, 트랜지스터(3002)의 제 1 단자의 전압이 순간적으로 감소된다. 그리고, 용량 소자(3007)의 용량 결합에 의해, 트랜지스터(3002)의 게이트 전압이 감소된다. 이와 같이 하여, 트랜지스터(3002)의 게이트와 소스간의 전위차(Vgs)를 작게 할 수 있기 때문에, 트랜지스터(3002)의 파괴 또는 열화를 억제할 수 있다.
다음에, 보호 회로를 형성한 반도체 장치의 구성에 관해서, 도 52a 및 도 52b를 사용하여 설명한다.
도 52a에, 게이트선에 보호 회로를 형성한 반도체 장치의 구성의 일례를 도시한다. 도 52a에 있어서, 게이트선(3102_1) 및 게이트선(3102_2)은 각각, 도 51a 내지 도 51g의 배선(3011)에 대응한다.
배선(3012) 및 배선(3013)은 게이트 구동 회로(3100)에 접속되는 배선 중 어느 하나와 접속된다. 이러한 구성으로 함으로써, 보호 회로(3000)를 동작시키기 위한 전원 전압으로서 게이트 구동 회로의 전원 전압을 사용할 수 있기 때문에, 전원 전압의 종류, 및 보호 회로(3000)에 전원 전압을 공급하기 위한 배선의 수를 감소시킬 수 있다.
도 52b에, FPC 등의 외부로부터 신호 또는 전압이 공급되는 단자에 보호 회로를 형성한 반도체 장치의 구성의 일례를 도시한다. 도 52b에 있어서, 배선(3012) 및 배선(3013)은 외부 단자 중 어느 하나와 접속된다. 예를 들면, 배선(3012)이 단자(3101a)와 접속되는 경우, 단자(3101a)에 형성되는 보호 회로에 있어서, 트랜지스터(3001)를 생략할 수 있다. 마찬가지로, 배선(3013)이 단자(3101b)와 접속되는 경우, 단자(3101b)에 형성되는 보호 회로에 있어서, 트랜지스터(3002)를 생략할 수 있다. 또한, 단자(3101c), 단자(3101d)에 형성되는 보호 회로에 있어서도 마찬가지이다.
이러한 구성으로 함으로써, 트랜지스터의 수를 감소시킬 수 있기 때문에, 레이아웃 면적의 축소를 도모할 수 있다.
(실시형태 9)
본 실시형태에서는 트랜지스터와 표시 소자를 갖는 표시 장치의 구조, 및 트랜지스터의 구조에 관해서, 도 53a 내지 도 53c를 참조하여 설명한다.
트랜지스터로서, 예를 들면 전계 효과 트랜지스터 또는 바이폴라 트랜지스터를 들 수 있다. 전계 효과 트랜지스터로서, 박막 트랜지스터(「TFT」라고도 한다.)를 사용해도 좋다. 또한, 전계 효과 트랜지스터로서, 톱 게이트형의 트랜지스터, 또는 보텀 게이트형의 트랜지스터를 사용해도 좋다. 또한, 보텀 게이트형의 트랜지스터로서는, 채널에치형의 트랜지스터 또는 보텀 콘택트형(「역코플레이너(inverted coplanar)형」이라고도 한다.)의 트랜지스터를 들 수 있다. 또한, 전계 효과 트랜지스터는, N형 또는 P형 도전형으로 해도 좋다.
또한, 전계 효과 트랜지스터는, 예를 들면, 게이트 전극과, 소스 영역, 채널 영역, 및 드레인 영역을 갖는 반도체층과, 단면시에 있어서 게이트 전극과 반도체층 사이에 형성된 게이트 절연층에 의해 구성된다. 반도체층은 반도체막 또는 반도체 기판을 사용하여 형성된다.
반도체막 또는 반도체 기판에 적용되는 반도체 재료로서는, 비정질 반도체, 미결정 반도체, 단결정 반도체, 및 다결정 반도체를 들 수 있다. 또한, 반도체 재료로서 산화물 반도체를 사용해도 좋다.
산화물 반도체로서는, 4원계 금속 산화물(In-Sn-Ga-Zn-O계 금속 산화물 등), 3원계 금속 산화물(In-Ga-Zn-O계 금속 산화물, In-Sn-Zn-O계 금속 산화물, In-Al-Zn-O계 금속 산화물, Sn-Ga-Zn-O계 금속 산화물, Al-Ga-Zn-O계 금속 산화물, Sn-Al-Zn-O계 금속 산화물 등), 및 2원계 금속 산화물 등(In-Zn-O계 금속 산화물, Sn-Zn-O계 금속 산화물, Al-Zn-O계 금속 산화물, Zn-Mg-O계 금속 산화물, Sn-Mg-O계 금속 산화물, In-Mg-O계 금속 산화물, In-Ga-O계 금속 산화물, In-Sn-O계 금속 산화물 등)을 들 수 있다. 또한, 산화물 반도체로서, In-O계 금속 산화물, Sn-O계 금속 산화물, Zn-O계 금속 산화물 등을 사용할 수도 있다. 또한, 산화물 반도체로서, 상기 산화물 반도체로서 사용할 수 있는 금속 산화물에 SiO2를 함유시킨 산화물 반도체를 사용할 수도 있다.
또한, 산화물 반도체로서, InMO3(ZnO)m(m>0)로 표기되는 재료를 사용할 수 있다. 여기에서, M은, Ga, Al, Mn, 및, Co로부터 선택된 하나 또는 복수의 금속 원소를 나타낸다. 예를 들면, M으로서는, Ga, Ga 및 Al, Ga 및 Mn, Ga 및 Co 등을 들 수 있다.
도 53a 및 도 53b에, 트랜지스터와 표시 소자를 갖는 표시 장치의 구조의 일례를 도시한다. 트랜지스터로서, 도 53a에서는 톱 게이트형 트랜지스터, 도 53b에서는 보텀 게이트형 트랜지스터를 사용하고 있다.
도 53a에 있어서, 기판(5260)과, 기판(5260) 위에 형성된 절연층(5261)과, 절연층(5261) 위에 형성되고, 영역(5262a) 내지 영역(5262e)을 갖는 반도체층(5262)과, 반도체층(5262)을 피복하도록 형성된 절연층(5263)과, 반도체층(5262) 및 절연층(5263) 위에 형성된 도전층(5264)과, 절연층(5263) 및 도전층(5264) 위에 형성되고, 개구부를 갖는 절연층(5265)과, 절연층(5265) 위 및 절연층(5265)의 개구부에 형성된 도전층(5266)을 도시한다.
도 53b에 있어서, 기판(5300)과, 기판(5300) 위에 형성된 도전층(5301)과, 도전층(5301)을 피복하도록 형성된 절연층(5302)과, 도전층(5301) 및 절연층(5302) 위에 형성된 반도체층(5303a)과, 반도체층(5303a) 위에 형성된 반도체층(5303b)과, 반도체층(5303b) 및 절연층(5302) 위에 형성된 도전층(5304)과, 절연층(5302) 및 도전층(5304) 위에 형성되고, 개구부를 갖는 절연층(5305)과, 절연층(5305) 위 및 절연층(5305)의 개구부에 형성된 도전층(5306)을 도시한다.
또한, 도 53c에, 트랜지스터의 구조의 다른 일례를 도시한다. 도 53c에 있어서, 영역(5353) 및 영역(5355)을 갖는 반도체 기판(5352)과, 반도체 기판(5352) 위에 형성된 절연층(5356)과, 반도체 기판(5352) 위에 형성된 절연층(5354)과, 절연층(5356) 위에 형성된 도전층(5357)과, 절연층(5354), 절연층(5356), 및 도전층(5357) 위에 형성되고, 개구부를 갖는 절연층(5358)과, 절연층(5358) 위 및 절연층(5358)의 개구부에 형성된 도전층(5359)을 도시한다. 도 53c에서는, 영역(5350)과 영역(5351)의 각각에 트랜지스터가 형성된다. 도 53c에 도시하는 트랜지스터의 구조를, 도 53a 및 도 53b에 도시하는 트랜지스터에 적용해도 좋다.
또한, 도 53a에 도시하는 바와 같이, 도전층(5266) 및 절연층(5265) 위에 형성되고, 개구부를 갖는 절연층(5267)과, 절연층(5267) 및 절연층(5267)의 개구부에 형성된 도전층(5268)과, 절연층(5267) 및 도전층(5268) 위에 형성되고, 개구부를 갖는 절연층(5269)과, 절연층(5269) 위 및 절연층(5269)의 개구부에 형성된 EL층(5270)과, 절연층(5269) 및 EL층(5270) 위에 형성된 도전층(5271)을 표시 장치가 가지고 있어도 좋다. 도 53b의 표시 장치에 관해서도 마찬가지이다.
또한, 도 53b에 도시하는 바와 같이, 절연층(5305) 및 도전층(5306) 위에 배치되는 액정층(5307)과, 액정층(5307) 위에 형성된 도전층(5308)을 표시 장치가 가지고 있어도 좋다. 도 53a의 표시 장치에 관해서도 마찬가지이다.
절연층(5261)은 하지막으로서 기능한다. 절연층(5354)은 소자간 분리층(예를 들면, 필드 산화막)으로서 기능한다. 절연층(5263), 절연층(5302), 및 절연층(5356)은 게이트 절연막으로서 기능한다. 도전층(5264), 도전층(5301), 및 도전층(5357)은 게이트 전극으로서 기능한다. 절연층(5265), 절연층(5267), 절연층(5305), 및 절연층(5358)은 층간막 또는 평탄화막으로서 기능한다. 도전층(5266), 도전층(5304), 및 도전층(5359)은 배선, 트랜지스터의 전극, 또는 용량 소자의 전극으로서 기능한다. 도전층(5268) 및 도전층(5306)은 화소 전극 또는 반사 전극으로서 기능한다. 절연층(5269)은 격벽으로서 기능한다. 도전층(5271) 및 도전층(5308)은 대향 전극 또는 공통 전극으로서 기능한다.
기판(5260) 및 기판(5300)으로서는, 유리 기판, 석영 기판, 반도체 기판(예를 들면, 실리콘 기판, 또는 단결정 기판), SOI 기판, 플라스틱 기판, 금속 기판, 스테인리스 기판, 스테인리스·스틸·포일을 갖는 기판, 텅스텐 기판, 텅스텐·포일을 갖는 기판, 또는 가요성 기판 등을 사용해도 좋다.
유리 기판으로서, 바륨보로실리케이트 유리, 알루미노보로실리케이트 유리 등을 사용해도 좋다. 가요성 기판으로서는, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리에테르설폰(PES)으로 대표되는 플라스틱, 또는 아크릴 등의 가요성을 갖는 합성 수지 등을 사용해도 좋다. 그 외에도, 접합 필름(폴리프로필렌, 폴리에스테르, 비닐, 폴리불화비닐, 염화비닐 등), 섬유상 재료를 함유하는 종이, 기재 필름(base material film)(폴리에스테르, 폴리아미드, 폴리이미드, 무기 증착 필름, 종이류 등) 등을 사용해도 좋다.
반도체 기판(5352)으로서는, n형 또는 p형의 도전형을 갖는 단결정 실리콘 기판을 사용해도 좋다. 또는, 상기 단결정 실리콘 기판의 일부 또는 전부를 반도체 기판(5352)으로서 사용해도 좋다. 영역(5353)은 불순물 원소가 반도체 기판(5352)에 첨가된 영역이며, 웰로서 기능한다. 예를 들면, 반도체 기판(5352)이 p형의 도전형을 갖는 경우, 영역(5353)은 n형의 도전형을 가지며, n웰로서 기능한다. 또한, 반도체 기판(5352)이 n형의 도전형을 갖는 경우, 영역(5353)은 p형의 도전형을 가지며, p웰로서 기능한다. 영역(5355)은 불순물 원소가 반도체 기판(5352)에 첨가된 영역이며, 소스 영역 또는 드레인 영역으로서 기능한다. 또한, 반도체 기판(5352)에, LDD(Lightly Doped Drain) 영역을 형성해도 좋다.
절연층(5261)으로서는, 산화규소막, 질화규소막, 산화질화규소(SiOxNy)(x>y>0)막, 질화산화규소(SiNxOy)(x>y>0)막 등의, 산소 또는 질소를 갖는 막, 또는 이들의 적층 구조 등이 있다. 절연층(5261)이 2층 구조로 형성되는 경우의 예로서는, 1번째 층의 절연층으로서 질화규소막, 2번째 층의 절연층으로서 산화규소막을 형성한 절연층을 들 수 있다. 절연층(5261)이 3층 구조로 형성되는 경우의 예로서는, 1번째 층의 절연층으로서 산화규소막, 2번째 층의 절연층으로서 질화규소막, 3번째 층의 절연층으로서 산화규소막을 형성한 절연층을 들 수 있다.
반도체층(5262), 반도체층(5303a), 및 반도체층(5303b)으로서는, 비단결정 반도체(예를 들면, 비정질(아모르포스) 실리콘, 다결정 실리콘, 미결정 실리콘 등), 단결정 반도체, 화합물 반도체 또는 산화물 반도체(예를 들면, ZnO, InGaZnO, SiGe, GaAs, IZO(인듐아연 산화물), ITO(인듐주석 산화물), SnO, TiO, AlZnSnO(AZTO)), 유기 반도체, 또는 카본 나노 튜브 등을 사용할 수 있다.
또한, 영역(5262a)은 불순물 원소가 반도체층(5262)에 첨가되지 않은 진성의 상태이며, 채널 영역으로서 기능한다. 또한, 영역(5262a)에 불순물 원소를 첨가되어도 좋다. 영역(5262a)에 첨가되는 불순물 원소는, 영역(5262b), 영역(5262c), 영역(5262d), 또는 영역(5262e)에 첨가되는 불순물 원소의 농도보다도 낮은 것이 바람직하다. 영역(5262b) 및 영역(5262d)은, 영역(5262c) 및 영역(5262e)보다도 저농도의 불순물 원소가 반도체층(5262)에 첨가된 영역이며, LDD(Lightly Doped Drain) 영역으로서 기능한다. 또한, 영역(5262b) 및 영역(5262d)은 생략해도 좋다. 영역(5262c) 및 영역(5262e)은, 고농도의 불순물 원소가 반도체층(5262)에 첨가된 영역이며, 소스 영역 또는 드레인 영역으로서 기능한다.
또한, 반도체층(5303b)은 불순물 원소로서 인 등이 첨가된 반도체층이며, n형의 도전형을 가진다. 또한, 반도체층(5303a)으로서, 산화물 반도체 또는 화합물반도체가 사용되는 경우, 반도체층(5303b)을 생략해도 좋다.
절연층(5263) 및 절연층(5356)으로서, 산화규소막, 질화규소막, 산화질화규소(SiOxNy)(x>y>0)막, 질화산화규소(SiNxOy)(x>y>0)막 등의, 산소 또는 질소를 갖는 막, 또는 이들의 적층 구조를 사용하면 좋다.
도전층(5264), 도전층(5266), 도전층(5268), 도전층(5271), 도전층(5301), 도전층(5304), 도전층(5306), 도전층(5308), 도전층(5357), 및 도전층(5359)으로서, 단층 구조의 도전막, 또는 이들의 적층 구조 등을 사용하면 좋다. 상기 도전막으로서, 알루미늄(Al), 탄탈(Ta), 티탄(Ti), 몰리브덴(Mo), 텅스텐(W), 네오디뮴(Nd), 크롬(Cr), 니켈(Ni), 백금(Pt), 금(Au), 은(Ag), 구리(Cu), 망간(Mn), 코발트(Co), 니오브(Nb), 실리콘(Si), 철(Fe), 팔라듐(Pd), 탄소(C), 스칸듐(Sc), 아연(Zn), 갈륨(Ga), 인듐(In), 주석(Sn), 지르코늄(Zr), 세륨(Ce)에 의해 구성되는 그룹, 이 그룹으로부터 선택된 하나의 원소의 단체막, 또는, 이 그룹으로부터 선택된 하나의 원소 또는 복수의 원소를 함유하는 화합물로 이루어지는 막 등을 사용하면 좋다. 또한, 상기 단체막 또는 상기 화합물은, 인(P), 보론(B), 비소(As), 또는 산소(O) 등을 함유해도 좋다.
상기 화합물로서는, 상기한 복수의 원소로부터 선택된 하나의 원소 또는 복수의 원소를 함유하는 화합물(예를 들면, 합금), 상기한 복수의 원소로부터 선택된 하나의 원소 또는 복수의 원소와 질소의 화합물(예를 들면, 질화막), 상기한 복수의 원소로부터 선택된 하나의 원소 또는 복수의 원소와 실리콘의 화합물(예를 들면 실리사이드 막), 또는 나노 튜브 재료 등이 있다. 합금으로서는, 인듐주석 산화물(ITO), 인듐 아연 산화물(IZO), 산화규소를 함유하는 인듐주석 산화물(ITSO), 산화아연(ZnO), 산화주석(SnO), 산화주석카드뮴(CTO), 알루미늄네오디뮴(Al-Nd), 알루미늄텅스텐(Al-W), 알루미늄지르코늄(Al-Zr), 알루미늄티탄(Al-Ti), 알루미늄세륨(Al-Ce), 마그네슘은(Mg-Ag), 몰리브덴니오브(Mo-Nb), 몰리브덴텅스텐(Mo-W), 또는 몰리브덴탄탈(Mo-Ta) 등이 있다. 질화막으로서는, 질화티탄, 질화탄탈, 질화몰리브덴 등이 있다. 실리사이드막으로서는, 텅스텐실리사이드, 티탄실리사이드, 니켈실리사이드, 알루미늄실리콘, 또는 몰리브덴실리콘 등이 있다. 나노 튜브 재료로서는, 카본 나노 튜브, 유기 나노 튜브, 무기 나노 튜브, 또는 금속 나노 튜브 등이 있다.
절연층(5265), 절연층(5267), 절연층(5269), 절연층(5305), 및 절연층(5358)으로서는, 단층 구조의 절연층, 또는 이들의 적층 구조 등을 사용하면 좋다. 상기 절연층으로서는, 산화규소막, 질화규소막, 또는 산화질화규소(SiOxNy)(x>y>0)막, 질화산화규소(SiNxOy)(x>y>0)막 등의 산소 또는 질소를 함유하는 막, DLC(다이아몬드라이크카본) 등의 탄소를 함유하는 막, 또는, 실록산 수지, 에폭시, 폴리이미드, 폴리아미드, 폴리비닐페놀, 벤조사이클로부텐, 또는 아크릴 등의 유기재로 이루어지는 막 등이 있다.
EL층(5270)은 발광 재료로 이루어지는 발광층을 가진다. 발광층 이외에도, 정공 주입 재료로 이루어지는 정공 주입층, 정공 수송 재료로 이루어지는 정공 수송층, 전자 수송 재료로 이루어지는 전자 수송층, 전자 주입 재료로 이루어지는 전자 주입층, 또는 이들의 재료 중 복수의 재료를 혼합한 층 등을 포함하고 있어도 좋다. 도전층(5268)과, EL층(5270)과, 도전층(5271)으로, 유기 EL 소자가 구성된다.
액정층(5307)은 복수의 액정 분자를 함유하는 액정을 가진다. 액정 분자의 상태는 주로, 화소 전극과 대향 전극 사이에 인가되는 전압에 의해 결정되고, 액정의 광의 투과율이 변화된다. 액정으로서, 예를 들면, 전기 제어 복굴절형 액정(ECB형 액정이라고도 한다.), 2색성 색소를 첨가한 액정(GH 액정이라고도 한다.), 고분자 분산형 액정, 디스코틱 액정 등을 사용할 수 있다. 또한, 액정으로서, 블루상을 나타내는 액정을 사용해도 좋다. 블루상을 나타내는 액정은, 예를 들면, 블루상을 나타내는 액정과 카이랄제를 함유하는 액정 조성물에 의해 구성된다. 블루상을 나타내는 액정은, 응답 속도가 1msec 이하로 짧고, 광학적 등방성이기 때문에, 배향 처리가 불필요하며 시야각 의존성이 작다. 따라서, 블루상을 나타내는 액정을 사용함으로써, 동작 속도를 향상시킬 수 있다.
또한, 절연층(5305) 위 및 도전층(5306) 위에는, 배향막으로서 기능하는 절연층, 돌기부로서 기능하는 절연층 등을 형성해도 좋다.
또한, 도전층(5308) 위에는, 컬러 필터, 블랙 매트릭스, 또는 돌기부로서 기능하는 절연층 등을 형성해도 좋다. 도전층(5308) 아래에는, 배향막으로서 기능하는 절연층을 형성해도 좋다.
본 실시형태의 표시 장치에 대해, 상기 실시형태에서 설명한 게이트 구동 회로 및 반도체 장치를 적용할 수 있다. 또한, 본 실시형태에서 설명한 트랜지스터를, 상기 실시형태에서 설명한 게이트 구동 회로 및 반도체 장치에 사용할 수 있다. 특히, 트랜지스터의 반도체층으로서, 비정질 반도체 또는 미결정 반도체 등의 비단결정 반도체, 유기 반도체, 또는 산화물 반도체 등을 사용하는 경우라도, 상기 실시형태에서 설명한 게이트 구동 회로 및 반도체 장치의 구성을 가짐으로써, 트랜지스터의 열화의 억제 등의 효과를 얻을 수 있다.
(실시형태 10)
본 실시형태에서는 표시 장치의 구성에 관해서, 도 54a 내지 도 54c를 참조하여 설명한다. 표시 장치의 구성의 일례로서, 도 54a에는, 표시 장치의 상면도, 도 54b 및 도 54c에는, 도 54a의 A-B의 단면도를 각각 도시한다.
도 54a에 있어서, 기판(5400)에, 구동 회로(5392)와 화소부(5393)가 형성되어 있다. 구동 회로(5392)는 게이트 구동 회로, 또는 소스 구동 회로 등을 가진다.
도 54b에는, 기판(5400)과, 기판(5400) 위에 형성된 도전층(5401)과, 도전층(5401)을 피복하도록 형성된 절연층(5402)과, 도전층(5401) 및 절연층(5402) 위에 형성된 반도체층(5403a)과, 반도체층(5403a) 위에 형성된 반도체층(5403b)과, 반도체층(5403b) 및 절연층(5402) 위에 형성된 도전층(5404)과, 절연층(5402) 및 도전층(5404) 위에 형성되고, 개구부를 갖는 절연층(5405)과, 절연층(5405) 위 및 절연층(5405)의 개구부에 형성된 도전층(5406)과, 절연층(5405) 및 도전층(5406) 위에 배치되는 절연층(5408)과, 절연층(5405) 위에 형성된 액정층(5407)과, 액정층(5407) 및 절연층(5408) 위에 형성한 도전층(5409)과, 도전층(5409) 위에 형성된 기판(5410)을 도시한다.
도전층(5401)은 게이트 전극으로서 기능한다. 절연층(5402)은 게이트 절연막으로서 기능한다. 도전층(5404)은 배선, 트랜지스터의 전극, 또는 용량 소자의 전극으로서 기능한다. 절연층(5405)은 층간막, 또는 평탄화막으로서 기능한다. 도전층(5406)은 배선, 화소 전극, 또는 반사 전극으로서 기능한다. 절연층(5408)은 씰재로서 기능한다. 도전층(5409)은 대향 전극, 또는 공통 전극으로서 기능한다.
여기서, 구동 회로(5392)와 도전층(5409) 사이에는, 기생 용량이 발생하는 경우가 있다. 이 결과, 구동 회로(5392)의 출력 신호 또는 각 노드의 전위에, 왜곡, 또는 지연 등이 생겨버린다. 또한, 구동 회로(5392)의 소비 전력이 커져버린다.
한편, 도 54b에 도시하는 바와 같이, 구동 회로(5392) 위에, 씰재로서 기능하고, 또한 액정층의 유전율보다도 낮은 절연층(5408)을 형성함으로써, 구동 회로(5392)와 도전층(5409) 사이에 발생하는 기생 용량을 저감시킬 수 있다. 따라서, 구동 회로(5392)의 출력 신호 또는 각 노드의 전위의, 왜곡, 또는 지연 등을 저감할 수 있다. 또는, 구동 회로(5392)의 소비 전력을 저감시킬 수 있다.
또한, 도 54c에 도시하는 바와 같이, 구동 회로(5392)의 일부 위에, 씰재로서 기능하는 절연층(5408)을 형성함으로써도, 같은 효과가 얻어진다. 또한, 기생 용량의 영향이 우려되지 않는 경우는, 절연층(5408)은 형성하지 않아도 좋다.
또한, 본 실시형태에서는 액정층을 갖는 액정 소자를 형성한 표시 장치에 관해서 설명하고 있지만, 표시 장치의 표시 소자에는, 액정 소자 이외에도, EL 소자 또는 전기 영동 소자 등을 사용할 수 있다.
본 실시형태의 표시 장치에서는, 구동 회로의 기생 용량을 작게 할 수 있기 때문에, 출력 신호 또는 각 노드의 전위의, 지연 또는 왜곡을 저감할 수 있다. 따라서, 트랜지스터의 전류 공급 능력을 높게 할 필요가 없기 때문에, 트랜지스터의 채널 폭을 작게 할 수 있다. 따라서, 구동 회로의 레이아웃 면적을 작게 하여, 표시 장치를 협액연화 또는 고세밀화를 도모할 수 있다.
(실시형태 11)
본 실시형태에서는 반도체 장치의 레이아웃도(상면도라고도 한다.)에 관해서 설명한다. 일례로서, 도 55에, 도 31b에 도시하는 반도체 장치의 레이아웃도를 도시한다.
도 55에 도시하는 반도체 장치는 도전층(901), 반도체층(902), 도전층(903), 도전층(904), 및 콘택트 홀(905)을 가진다. 또한, 다른 도전층 또는 콘택트 홀, 또는 절연막 등을 가지고 있어도 좋다. 예를 들면, 도전층(901)과 도전층(903)을 접속하기 위한 콘택트 홀을 형성해도 좋다.
도전층(901)은 게이트 전극 또는 배선으로서 기능하는 부분을 포함한다. 반도체층(902)은 트랜지스터의 반도체층으로서 기능하는 부분을 포함한다. 도전층(903)은 배선, 소스, 또는 드레인으로서 기능하는 부분을 포함한다. 도전층(904)은 투명 전극, 화소 전극, 또는 배선으로서 기능하는 부분을 포함한다. 콘택트 홀(905)을 개재하여, 도전층(901)과 도전층(904)을 접속하거나, 또는 도전층(903)과 도전층(904)을 접속할 수 있다.
또한, 도전층(901)과 도전층(903)이 중첩되는 부분에 반도체층(902)을 형성함으로써, 도전층(901)과 도전층(903) 사이의 기생 용량을 작게 할 수 있기 때문에, 노이즈의 저감을 도모할 수 있다. 같은 이유에서, 도전층(901)과 도전층(904)이 중첩되는 부분, 또는 도전층(903)과 도전층(904)이 중첩되는 부분에, 반도체층(902)을 형성해도 좋다.
또한, 도전층(901)의 일부 위에 도전층(904)을 형성하고, 콘택트 홀(905)을 개재하여, 도전층(901)과 도전층(904)이 접속됨으로써, 배선 저항을 낮출 수 있다.
또한, 도전층(901)의 일부 위에 도전층(903) 및 도전층(904)을 형성하고, 콘택트 홀(905)을 개재하여, 도전층(901)과 도전층(904)이 접속되고, 다른 콘택트 홀(905)을 개재하여, 도전층(903)과 도전층(904)이 접속됨으로써, 배선 저항을 더욱 낮출 수 있다.
또한, 도전층(903)의 일부 위에 도전층(904)을 형성하고, 콘택트 홀(905)을 개재하여, 도전층(903)과 도전층(904)이 접속됨으로써, 배선 저항을 낮출 수 있다.
또한, 도전층(904)의 일부 아래에 도전층(901) 또는 도전층(903)을 형성하고, 콘택트 홀(905)을 개재하여, 도전층(904)과, 도전층(901) 또는 도전층(903)이 접속됨으로써, 배선 저항을 낮출 수 있다.
(실시형태 12)
본 실시형태에 있어서, 상기 실시형태에서 설명한 게이트 구동 회로, 반도체 장치, 또는 표시 장치를 사용한 전자 기기의 일례, 및 반도체 장치의 응용예에 관해서, 도 56a 내지 도 57h를 참조하여 설명한다.
도 56a 내지 도 56h, 및 도 57a 내지 도 57d는 전자 기기의 일례를 도시하는 도면이다. 이들 전자 기기는 케이스(5000), 표시부(5001), 스피커(5003), LED 램프(5004), 조작 키(5005), 접속 단자(5006), 센서(5007), 마이크로폰(5008) 등을 가진다. 또한, 조작 키(5005)는 전원 스위치 또는 조작 스위치를 포함한다. 또한, 센서(5007)는 힘, 변위, 위치, 속도, 가속도, 각 속도, 회전수, 거리, 광, 액, 자기, 온도, 화학 물질, 음성, 시간, 경도, 전장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 가진다.
도 56a는 모바일 컴퓨터이며, 상기한 것 이외에, 스위치(5009), 적외선 포트(5010) 등을 가진다. 도 56b는 기록 매체를 구비한 휴대형의 화상 재생 장치(예를 들면, DVD 재생 장치)이며, 상기한 것 이외에, 표시부(5002), 기록 매체 판독부(5011) 등을 가진다. 도 56c는 고글형 디스플레이이며, 상기한 것 이외에, 표시부(5002), 지지부(5012), 이어폰(5013) 등을 가진다. 도 56d는 휴대형 게임기이며, 상기한 것 이외에, 기록 매체 판독부(5011) 등을 가진다.
도 56e는 프로젝터이며, 상기한 것 이외에, 광원(5033), 투사 렌즈(5034) 등을 가진다. 도 56f는 휴대형 게임기이며, 상기한 것 이외에, 표시부(5002), 기록 매체 판독부(5011) 등을 가진다. 도 56g는 텔레비전 수상기이며, 상기한 것 이외에, 튜너, 화상 처리부 등을 가진다. 도 56h는 휴대형 텔레비전 수상기이며, 상기한 것 이외에, 신호의 송수신이 가능한 충전기(5017) 등을 가진다.
도 57a는 디스플레이이며, 상기한 것 이외에, 지지대(5018) 등을 가진다. 도 57b는 카메라이며, 상기한 것 이외에, 외부 접속 포트(5019), 셔터 버튼(5015), 수상부(5016) 등을 가진다. 도 57c는 컴퓨터이며, 상기한 것 이외에, 포인팅 디바이스(5020), 외부 접속 포트(5019), 리더/라이터(5021) 등을 가진다. 도 57d는 휴대 전화기이며, 상기한 것 이외에, 안테나, 휴대 전화·이동 단말용 1세그먼트 부분 수신 서비스용 튜너 등을 가진다.
또한, 도 56a 내지 도 56h, 및 도 57a 내지 도 57d에 도시하는 전자 기기는, 상기 이외에 다양한 기능을 가지고 있어도 좋다.
예를 들면, 정보(정지 화상, 동영상, 텍스트 화상 등)을 표시부에 표시하는 기능, 터치 패널 기능, 캘린더, 날짜, 또는 시각 등을 표시하는 기능, 소프트웨어(프로그램 등)에 의해 처리를 제어하는 기능, 무선 통신 기능, 무선 통신 기능을 사용하여 컴퓨터 네트워크에 접속하는 기능, 무선 통신 기능을 사용하여 데이터의 송신 또는 수신을 행하는 기능, 기록 매체에 기록되어 있는 프로그램 또는 데이터를 판독하여 표시부에 표시하는 기능 등을 가지고 있어도 좋다.
또한, 복수의 표시부를 갖는 전자 기기에 있어서는, 하나의 표시부에 주로 영상 정보를 표시하고, 다른 하나의 표시부에 주로 문자 정보를 표시하는 기능, 또는, 복수의 표시부에 시차(視差)를 고려한 화상을 표시함으로써 입체적인 화상을 표시하는 기능 등을 가지고 있어도 좋다.
또한, 수상부를 갖는 전자 기기에 있어서는, 정지 화상을 촬영하는 기능, 동영상을 촬영하는 기능, 촬영한 화상을 자동 또는 수동으로 보정하는 기능, 촬영한 화상을 기록 매체(외부에 설치, 또는 전자 기기에 내장)에 보존하는 기능, 촬영한 화상을 표시부에 표시하는 기능 등을 가지고 있어도 좋다.
본 실시형태에 있어서 설명한 전자 기기는, 어떠한 정보를 표시하기 위한 표시부를 가진다. 본 실시형태의 전자 기기의 표시부에, 상기 실시형태에서 설명한 게이트 구동 회로, 반도체 장치, 또는 표시 장치를 적용함으로써, 신뢰성의 향상, 제조 수율의 향상, 비용의 삭감, 표시부의 대형화, 표시부의 고세밀화 등을 도모할 수 있다.
다음에, 반도체 장치의 응용예를, 도 57e 내지 도 57h를 참조하여 설명한다.
반도체 장치를, 건조물에 설치한 예에 관해서, 도 57e 및 도 57f를 참조하여 설명한다. 또한, 반도체 장치를, 이동체와 일체적으로 설치한 예에 관해서, 도 57g 및 도 57h를 참조하여 설명한다.
도 57e에 있어서, 반도체 장치는 건조물인 벽과 일체적으로 형성하고 있다. 도 57e에 있어서, 반도체 장치는 케이스(5022), 표시부(50)23, 조작부인 리모트 컨트롤 장치(5024), 스피커(5025) 등을 포함한다. 반도체 장치는 건물의 벽과 일체로 되어 있기 때문에, 반도체 장치를 형성하기 위한 스페이스를 넓게 필요로 하지 않고 설치할 수 있다.
도 57f에 있어서, 반도체 장치는 건조물인 유닛 배스(5027)와 일체적으로 형성되어 있다. 반도체 장치를 구성하는 표시 패널(5026)은, 유닛 배스(5027)와 일체적으로 장착되어 있어, 입욕자는 표시 패널(5026)의 시청이 가능하게 된다.
또한, 도 57e 및 도 57f에서는, 건조물로서 벽 및 유닛 배스를 들었지만, 그 외에도 다양한 건조물에 반도체 장치를 설치할 수 있다.
도 57g에 있어서, 반도체 장치는 자동차 차체(5029)의 표시 패널(5028)에 설치되고, 차체의 동작 또는 차체 내외로부터 입력되는 정보를 온디맨드에 표시할 수 있다. 또한, 반도체 장치는 네비게이션 기능을 가지고 있어도 좋다.
도 57h에 있어서, 반도체 장치는 여객용 비행기와 일체적으로 형성되어 있다. 도 57h는 여객용 비행기의 좌석 상부의 천장(5030)에 표시 패널(5031)을 설치했을 때의, 사용시의 형상에 관해서 도시한 도면이다. 표시 패널(5031)은 힌지부(5032)를 개재하여 천장(5030)과 일체로 설치되고, 힌지부(5032)의 신축에 의해 승객은 표시 패널(5031)의 시청이 가능하게 된다. 표시 패널(5031)은 승객이 조작함으로써 정보를 표시하는 기능을 가진다.
또한, 도 57g 및 도 57h에서는, 이동체로서 자동차, 비행기를 도시하였지만, 그 외에도 자동 이륜차, 자동 사륜차(자동차, 버스 등을 포함), 전차(모노 레일, 철도 등을 포함), 선박 등의 다양한 이동체에 반도체 장치를 설치할 수 있다.
(실시예 1)
본 실시예에서는 2개의 게이트 구동 회로를 갖는 반도체 장치에 있어서, 게이트 신호선으로 출력되는 신호의 지연 또는 왜곡이 저감되는 것을, 회로 시뮬레이션에 의해 검증한다.
회로 시뮬레이션에서는, 상기 실시형태 5의 도 31b에서 설명한 반도체 장치를 사용하였다. 도 31b에 도시하는 반도체 장치에 있어서, 배선(111)은 게이트 신호선, 회로(200A) 및 회로(200B)는 각각 게이트 구동 회로에 대응한다.
또한, 도 59는 비교예로서 사용한 반도체 장치의 회로도이다. 도 59에 있어서, 회로(6200)는 트랜지스터(6201), 트랜지스터(6202), 트랜지스터(6301), 트랜지스터(6302), 트랜지스터(6401), 및 트랜지스터(6402)를 가진다.
트랜지스터(6201)는 제 1 단자가 배선(6112)과 접속되고, 제 2 단자가 배선(6111)과 접속되고, 게이트가 노드(C1)와 접속된다. 트랜지스터(6202)는 제 1 단자가 배선(6113)과 접속되고, 제 2 단자가 배선(6111)과 접속되고, 게이트가 노드(C2)와 접속된다.
트랜지스터(6301)는 제 1 단자가 배선(6114)과 접속되고, 제 2 단자가 노드(C1)와 접속되고, 게이트가 배선(6114)과 접속된다. 트랜지스터(6302)는 제 1 단자가 배선(6113)과 접속되고, 제 2 단자가 노드(C1)와 접속되고, 게이트가 배선(6116)과 접속된다. 트랜지스터(6401)는 제 1 단자가 배선(6115)과 접속되고, 제 2 단자가 노드(C2)와 접속되고, 게이트가 배선(6115)과 접속된다. 트랜지스터(6402)는 제 1 단자가 배선(6113)과 접속되고, 제 2 단자가 노드(C2)와 접속되고, 게이트가 트랜지스터(6201)의 게이트와 접속된다.
도 60a 내지 도 61에, 회로 시뮬레이션에 의한 계산 결과를 도시한다. 또한, 계산 소프트에는, PSpice를 사용하였다. 또한, 트랜지스터의 임계값 전압을 5V, 전계 효과 이동도를 1㎠/Vs로 가정하였다. 또한, 클록 신호(CK1)의 전압 진폭을 30V(H 레벨의 전위를 30V, L 레벨의 전위를 0V), 접지 전위를 0V로 가정하였다.
여기서, 도 31b에 있어서의 트랜지스터(201A) 및 트랜지스터(201B)와, 도 59에 있어서의 트랜지스터(6201)는, 동일한 특성의 것을 사용하였다. 마찬가지로, 트랜지스터(202A)와 트랜지스터(202B)와 트랜지스터(6202), 트랜지스터(301A)와 트랜지스터(301B)와 트랜지스터(6301), 트랜지스터(302A)와 트랜지스터(302B)와 트랜지스터(6302), 트랜지스터(401A)와 트랜지스터(401B)와 트랜지스터(6401), 트랜지스터(402A)와 트랜지스터(402B)와 트랜지스터(6402)는 각각 동일한 특성의 것을 사용하였다.
또한, 도 31b에 있어서의 배선(113A) 및 배선(113B)과, 도 59에 있어서의 배선(6113)에는, 동일한 전압을 입력하였다. 마찬가지로, 배선(114A)과 배선(114B)과 배선(6114)에는, 동일한 스타트 펄스(SP)를 입력하고, 배선(116A)과 배선(116B)과 배선(6116)에는, 동일한 리셋 신호(RE)를 입력하였다. 또한, 배선(115A)에는 신호(SELA)를 입력하고, 배선(115B)에는 신호(SELB)를 입력하였다. 배선(6115)에는 일정한 전압을 입력하였다.
도 60a는 도 31b에 도시하는 회로도를 사용한 회로 시뮬레이션에 의한 계산 결과이며, 도 60b는 도 59에 도시하는 회로도를 사용한 회로 시뮬레이션에 의한 계산 결과이다. 도 60a에 있어서, 노드(A1)의 전위(Va1), 노드(A2)의 전위(Va2), 노드(B1)의 전위(Vb1), 노드(B2)의 전위(Vb2), 배선(111)의 출력 신호(OUT)의 전위를 도시한다. 또한, 도 60b에 있어서, 노드(C1)의 전위(Vc1), 노드(C2)의 전위(Vc2), 신호선(6111)의 출력 신호(OUT)의 전위를 나타낸다.
또한, 도 61을 사용하여, 도 60a에 있어서의 배선(111)의 출력 신호(OUT)의 전위와, 도 60b에 있어서의 신호선(6111)의 출력 신호(OUT)의 전위를 비교한다.
도 61에 도시하는 바와 같이, 도 60a의 배선(111)으로 출력되는 출력 신호(OUT)쪽이, 도 60b의 신호선(6111)으로 출력되는 출력 신호(OUT)보다도, 지연이 저감되는 것이 확인되었다.
10A : 회로 10B : 회로
10C : 회로 10D : 회로
11 : 배선 50 : 화소부
51 : 게이트 구동 회로 52 : 게이트 구동 회로
54 : 게이트선 100A : 회로
100B : 회로 100C : 회로
100D : 회로 101A : 스위치
101B : 스위치 101C : 스위치
101D : 스위치 102A : 스위치
102B : 스위치 102C : 스위치
102D : 스위치 103A : 스위치
103B : 스위치 111 : 배선
112 : 배선 112A : 배선
112B : 배선 112C : 배선
112D : 배선 113 : 배선
113A : 배선 113B : 배선
113C : 배선 113D : 배선
114A : 배선 114B : 배선
115A : 배선 115B : 배선
116A : 배선 116B : 배선
117A : 배선 117B : 배선
118A : 배선 118B : 배선
121A : 경로 121B : 경로
122A : 경로 122B : 경로
200A : 회로 200B : 회로
201A : 트랜지스터 201B : 트랜지스터
201pA : 트랜지스터 201pB : 트랜지스터
202A : 트랜지스터 202B : 트랜지스터
202pA : 트랜지스터 202pB : 트랜지스터
203A : 용량 소자 203B : 용량 소자
204A : 트랜지스터 204B : 트랜지스터
205A : 트랜지스터 205B : 트랜지스터
206A : 트랜지스터 206B : 트랜지스터
207A : 트랜지스터 207B : 트랜지스터
211A : 다이오드 211B : 다이오드
212A : 다이오드 212B : 다이오드
300A : 회로 300B : 회로
301A : 트랜지스터 301B : 트랜지스터
301pA : 트랜지스터 301pB : 트랜지스터
302A : 트랜지스터 302B : 트랜지스터
302pA : 트랜지스터 302pB : 트랜지스터
312A : 다이오드 312B : 다이오드
400A : 회로 400B : 회로
401A : 트랜지스터 401B : 트랜지스터
401pA : 트랜지스터 401pB : 트랜지스터
402A : 트랜지스터 402B : 트랜지스터
402pA : 트랜지스터 402pB : 트랜지스터
403A : 저항 소자 403B : 저항 소자
404A : 트랜지스터 404B : 트랜지스터
405A : 트랜지스터 405B : 트랜지스터
406A : 트랜지스터 406B : 트랜지스터
407A : 트랜지스터 407B : 트랜지스터
408A : 트랜지스터 408B : 트랜지스터
409A : 트랜지스터 409B : 트랜지스터
412A : 다이오드 412B : 다이오드
500A : 회로 500B : 회로
501A : 트랜지스터 501B : 트랜지스터
502A : 트랜지스터 502B : 트랜지스터
901 : 도전층 902 : 반도체층
903 : 도전층 904 : 도전층
905 : 콘택트홀 1001 : 회로
1002 : 회로 1002a : 회로
1002b : 회로 1003 : 회로
1004 : 화소부 1005 : 단자
1006 : 기판 1100A : 시프트 레지스터
1100B : 시프트 레지스터 1101A : 플립 플롭
1101B : 플립 플롭 1111 : 배선
1112 : 배선 1112A : 배선
1112B : 배선 1113 : 배선
1113A : 배선 1113B : 배선
1114 : 배선 1114A : 배선
1114B : 배선 1115A : 배선
1115B : 배선 1116 : 배선
1116A : 배선 1116B : 배선
1119 : 배선 1119A : 배선
1119B : 배선 2001 : 회로
2002 : 회로 2003 : 트랜지스터
2004 : 배선 2005 : 배선
2006A : 게이트 구동 회로 2006B : 게이트 구동 회로
2007 : 화소부 2008 : 소스선
2014 : 신호 2015 : 신호
3000 : 보호 회로 3001 : 트랜지스터
3002 : 트랜지스터 3003 : 트랜지스터
3004 : 트랜지스터 3005 : 용량 소자
3006 : 저항 소자 3007 : 용량 소자
3008 : 저항 소자 3011 : 배선
3012 : 배선 3013 : 배선
3020 : 화소 3021 : 트랜지스터
3022 : 액정 소자 3023 : 용량 소자
3031 : 배선 3032 : 배선
3033 : 배선 3034 : 전극
3100 : 게이트 구동 회로 3101a : 단자
3101b : 단자 3101c : 단자
3101d : 단자 3102 : 게이트선
5000 : 케이스 5001 : 표시부
5002 : 표시부 5003 : 스피커
5004 : LED 램프 5005 : 조작 키
5006 : 접속 단자 5007 : 센서
5008 : 마이크로폰 5009 : 스위치
5010 : 적외선 포트 5011 : 기록 매체 판독부
5012 : 지지부 5013 : 이어폰
5015 : 셔터 버튼 5016 : 수상부
5017 : 충전기 5018 : 지지대
5019 : 외부 접속 포트 5020 : 포인팅 디바이스
5021 : 리터/라이터 5022 : 케이스
5023 : 표시부 5024 : 리모트 컨트롤 장치
5025 : 스피커 5026 : 표시 패널
5027 : 유닛 배스 5028 : 표시 패널
5029 : 차체 5030 : 천장
5031 : 표시 패널 5032 : 힌지부
5033 : 광원 5034 : 투사 렌즈
5102 : 화소부 5108 : 게이트 구동 회로
5110 : 게이트 구동 회로 5112 : 소스 구동 회로
5260 : 기판 5261 : 절연층
5262 : 반도체층 5262a : 영역
5262b : 영역 5262c : 영역
5262d : 영역 5262e : 영역
5263 : 절연층 5264 : 도전층
5265 : 절연층 5266 : 도전층
5267 : 절연층 5268 : 도전층
5269 : 절연층 5270 : EL층
5271 : 도전층 5300 : 기판
5301 : 도전층 5302 : 절연층
5303a : 반도체층 5303b : 반도체층
5304 : 도전층 5305 : 절연층
5306 : 도전층 5307 : 액정층
5308 : 도전층 5350 : 영역
5351 : 영역 5352 : 반도체 기판
5353 : 영역 5354 : 절연층
5355 : 영역 5356 : 절연층
5357 : 도전층 5358 : 절연층
5359 : 도전층 5392 : 구동 회로
5393 : 화소부 5400 : 기판
5401 : 도전층 5402 : 절연층
5403a : 반도체층 5403b : 반도체층
5404 : 도전층 5405 : 절연층
5406 : 도전층 5407 : 액정층
5408 : 절연층 5409 : 도전층
5410 : 기판 6111 : 배선
6112 : 배선 6113 : 배선
6114 : 배선 6115 : 배선
6116 : 배선 6200 : 회로
6201 : 트랜지스터 6202 : 트랜지스터
6301 : 트랜지스터 6302 : 트랜지스터
6401 : 트랜지스터 6402 : 트랜지스터
10C : 회로 10D : 회로
11 : 배선 50 : 화소부
51 : 게이트 구동 회로 52 : 게이트 구동 회로
54 : 게이트선 100A : 회로
100B : 회로 100C : 회로
100D : 회로 101A : 스위치
101B : 스위치 101C : 스위치
101D : 스위치 102A : 스위치
102B : 스위치 102C : 스위치
102D : 스위치 103A : 스위치
103B : 스위치 111 : 배선
112 : 배선 112A : 배선
112B : 배선 112C : 배선
112D : 배선 113 : 배선
113A : 배선 113B : 배선
113C : 배선 113D : 배선
114A : 배선 114B : 배선
115A : 배선 115B : 배선
116A : 배선 116B : 배선
117A : 배선 117B : 배선
118A : 배선 118B : 배선
121A : 경로 121B : 경로
122A : 경로 122B : 경로
200A : 회로 200B : 회로
201A : 트랜지스터 201B : 트랜지스터
201pA : 트랜지스터 201pB : 트랜지스터
202A : 트랜지스터 202B : 트랜지스터
202pA : 트랜지스터 202pB : 트랜지스터
203A : 용량 소자 203B : 용량 소자
204A : 트랜지스터 204B : 트랜지스터
205A : 트랜지스터 205B : 트랜지스터
206A : 트랜지스터 206B : 트랜지스터
207A : 트랜지스터 207B : 트랜지스터
211A : 다이오드 211B : 다이오드
212A : 다이오드 212B : 다이오드
300A : 회로 300B : 회로
301A : 트랜지스터 301B : 트랜지스터
301pA : 트랜지스터 301pB : 트랜지스터
302A : 트랜지스터 302B : 트랜지스터
302pA : 트랜지스터 302pB : 트랜지스터
312A : 다이오드 312B : 다이오드
400A : 회로 400B : 회로
401A : 트랜지스터 401B : 트랜지스터
401pA : 트랜지스터 401pB : 트랜지스터
402A : 트랜지스터 402B : 트랜지스터
402pA : 트랜지스터 402pB : 트랜지스터
403A : 저항 소자 403B : 저항 소자
404A : 트랜지스터 404B : 트랜지스터
405A : 트랜지스터 405B : 트랜지스터
406A : 트랜지스터 406B : 트랜지스터
407A : 트랜지스터 407B : 트랜지스터
408A : 트랜지스터 408B : 트랜지스터
409A : 트랜지스터 409B : 트랜지스터
412A : 다이오드 412B : 다이오드
500A : 회로 500B : 회로
501A : 트랜지스터 501B : 트랜지스터
502A : 트랜지스터 502B : 트랜지스터
901 : 도전층 902 : 반도체층
903 : 도전층 904 : 도전층
905 : 콘택트홀 1001 : 회로
1002 : 회로 1002a : 회로
1002b : 회로 1003 : 회로
1004 : 화소부 1005 : 단자
1006 : 기판 1100A : 시프트 레지스터
1100B : 시프트 레지스터 1101A : 플립 플롭
1101B : 플립 플롭 1111 : 배선
1112 : 배선 1112A : 배선
1112B : 배선 1113 : 배선
1113A : 배선 1113B : 배선
1114 : 배선 1114A : 배선
1114B : 배선 1115A : 배선
1115B : 배선 1116 : 배선
1116A : 배선 1116B : 배선
1119 : 배선 1119A : 배선
1119B : 배선 2001 : 회로
2002 : 회로 2003 : 트랜지스터
2004 : 배선 2005 : 배선
2006A : 게이트 구동 회로 2006B : 게이트 구동 회로
2007 : 화소부 2008 : 소스선
2014 : 신호 2015 : 신호
3000 : 보호 회로 3001 : 트랜지스터
3002 : 트랜지스터 3003 : 트랜지스터
3004 : 트랜지스터 3005 : 용량 소자
3006 : 저항 소자 3007 : 용량 소자
3008 : 저항 소자 3011 : 배선
3012 : 배선 3013 : 배선
3020 : 화소 3021 : 트랜지스터
3022 : 액정 소자 3023 : 용량 소자
3031 : 배선 3032 : 배선
3033 : 배선 3034 : 전극
3100 : 게이트 구동 회로 3101a : 단자
3101b : 단자 3101c : 단자
3101d : 단자 3102 : 게이트선
5000 : 케이스 5001 : 표시부
5002 : 표시부 5003 : 스피커
5004 : LED 램프 5005 : 조작 키
5006 : 접속 단자 5007 : 센서
5008 : 마이크로폰 5009 : 스위치
5010 : 적외선 포트 5011 : 기록 매체 판독부
5012 : 지지부 5013 : 이어폰
5015 : 셔터 버튼 5016 : 수상부
5017 : 충전기 5018 : 지지대
5019 : 외부 접속 포트 5020 : 포인팅 디바이스
5021 : 리터/라이터 5022 : 케이스
5023 : 표시부 5024 : 리모트 컨트롤 장치
5025 : 스피커 5026 : 표시 패널
5027 : 유닛 배스 5028 : 표시 패널
5029 : 차체 5030 : 천장
5031 : 표시 패널 5032 : 힌지부
5033 : 광원 5034 : 투사 렌즈
5102 : 화소부 5108 : 게이트 구동 회로
5110 : 게이트 구동 회로 5112 : 소스 구동 회로
5260 : 기판 5261 : 절연층
5262 : 반도체층 5262a : 영역
5262b : 영역 5262c : 영역
5262d : 영역 5262e : 영역
5263 : 절연층 5264 : 도전층
5265 : 절연층 5266 : 도전층
5267 : 절연층 5268 : 도전층
5269 : 절연층 5270 : EL층
5271 : 도전층 5300 : 기판
5301 : 도전층 5302 : 절연층
5303a : 반도체층 5303b : 반도체층
5304 : 도전층 5305 : 절연층
5306 : 도전층 5307 : 액정층
5308 : 도전층 5350 : 영역
5351 : 영역 5352 : 반도체 기판
5353 : 영역 5354 : 절연층
5355 : 영역 5356 : 절연층
5357 : 도전층 5358 : 절연층
5359 : 도전층 5392 : 구동 회로
5393 : 화소부 5400 : 기판
5401 : 도전층 5402 : 절연층
5403a : 반도체층 5403b : 반도체층
5404 : 도전층 5405 : 절연층
5406 : 도전층 5407 : 액정층
5408 : 절연층 5409 : 도전층
5410 : 기판 6111 : 배선
6112 : 배선 6113 : 배선
6114 : 배선 6115 : 배선
6116 : 배선 6200 : 회로
6201 : 트랜지스터 6202 : 트랜지스터
6301 : 트랜지스터 6302 : 트랜지스터
6401 : 트랜지스터 6402 : 트랜지스터
Claims (5)
- 제 1 게이트 구동 회로와, 제 2 게이트 구동 회로와, 상기 제 1 게이트 구동 회로와 상기 제 2 게이트 구동 회로 사이의 화소부를 갖고,
상기 제 1 게이트 구동 회로는 제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 제 4 트랜지스터, 제 5 트랜지스터, 제 6 트랜지스터, 제 7 트랜지스터, 제 8 트랜지스터, 제 9 트랜지스터, 및 제 10 트랜지스터를 갖고,
상기 제 2 게이트 구동 회로는 제 11 트랜지스터, 제 12 트랜지스터, 제 13 트랜지스터, 제 14 트랜지스터, 제 15 트랜지스터, 제 16 트랜지스터, 제 17 트랜지스터, 제 18 트랜지스터, 제 19 트랜지스터, 및 제 20 트랜지스터를 갖고,
상기 제 1 트랜지스터는, 소스 및 드레인 중 한쪽이 게이트선과 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 제 1 배선과 전기적으로 접속되고,
상기 제 2 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 게이트선과 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 제 2 배선과 전기적으로 접속되고,
상기 제 3 트랜지스터는, 소스 및 드레인 중 한쪽이 제 3 배선과 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 상기 제 1 배선과 전기적으로 접속되고, 게이트가 상기 제 1 트랜지스터의 게이트와 전기적으로 접속되고,
상기 제 4 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 제 3 배선과 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 상기 제 2 배선과 전기적으로 접속되고, 게이트가 상기 제 2 트랜지스터의 게이트와 전기적으로 접속되고,
상기 제 5 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 제 1 트랜지스터의 게이트와 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 제 4 배선과 전기적으로 접속되고, 게이트가 상기 제 4 배선과 전기적으로 접속되고,
상기 제 6 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 제 1 트랜지스터의 게이트와 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 상기 제 2 배선과 전기적으로 접속되고, 게이트가 상기 제 2 트랜지스터의 게이트와 전기적으로 접속되고,
상기 제 7 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 제 2 트랜지스터의 게이트와 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 상기 제 2 배선과 전기적으로 접속되고, 게이트가 제 5 배선과 전기적으로 접속되고,
상기 제 8 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 제 2 트랜지스터의 게이트와 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 제 6 배선과 전기적으로 접속되고, 게이트가 상기 제 6 배선과 전기적으로 접속되고,
상기 제 9 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 제 2 트랜지스터의 게이트와 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 상기 제 2 배선과 전기적으로 접속되고, 게이트가 상기 제 1 트랜지스터의 게이트와 전기적으로 접속되고,
상기 제 10 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 제 1 트랜지스터의 게이트와 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 상기 제 2 배선과 전기적으로 접속되고, 게이트가 제 7 배선과 전기적으로 접속되고,
상기 제 11 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 게이트선과 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 제 8 배선과 전기적으로 접속되고,
상기 제 12 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 게이트선과 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 제 9 배선과 전기적으로 접속되고,
상기 제 13 트랜지스터는, 소스 및 드레인 중 한쪽이 제 10 배선과 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 상기 제 8 배선과 전기적으로 접속되고, 게이트가 상기 제 11 트랜지스터의 게이트와 전기적으로 접속되고,
상기 제 14 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 제 10 배선과 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 상기 제 9 배선과 전기적으로 접속되고, 게이트가 상기 제 12 트랜지스터의 게이트와 전기적으로 접속되고,
상기 제 15 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 제 11 트랜지스터의 게이트와 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 제 11 배선과 전기적으로 접속되고, 게이트가 상기 제 11 배선과 전기적으로 접속되고,
상기 제 16 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 제 11 트랜지스터의 게이트와 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 상기 제 9 배선과 전기적으로 접속되고, 게이트가 상기 제 12 트랜지스터의 게이트와 전기적으로 접속되고,
상기 제 17 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 제 12 트랜지스터의 게이트와 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 상기 제 9 배선과 전기적으로 접속되고, 게이트가 제 12 배선과 전기적으로 접속되고,
상기 제 18 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 제 12 트랜지스터의 게이트와 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 제 13 배선과 전기적으로 접속되고, 게이트가 상기 제 13 배선과 전기적으로 접속되고,
상기 제 19 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 제 12 트랜지스터의 게이트와 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 상기 제 9 배선과 전기적으로 접속되고, 게이트가 상기 제 11 트랜지스터의 게이트와 전기적으로 접속되고,
상기 제 20 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 제 11 트랜지스터의 게이트와 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 상기 제 9 배선과 전기적으로 접속되고, 게이트가 제 14 배선과 전기적으로 접속되는, 표시 장치. - 제 1 게이트 구동 회로와, 제 2 게이트 구동 회로와, 상기 제 1 게이트 구동 회로와 상기 제 2 게이트 구동 회로 사이의 화소부를 갖고,
상기 제 1 게이트 구동 회로는 제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 제 4 트랜지스터, 제 5 트랜지스터, 제 6 트랜지스터, 제 7 트랜지스터, 제 8 트랜지스터, 제 9 트랜지스터, 및 제 10 트랜지스터를 갖고,
상기 제 2 게이트 구동 회로는 제 11 트랜지스터, 제 12 트랜지스터, 제 13 트랜지스터, 제 14 트랜지스터, 제 15 트랜지스터, 제 16 트랜지스터, 제 17 트랜지스터, 제 18 트랜지스터, 제 19 트랜지스터, 및 제 20 트랜지스터를 갖고,
상기 제 1 트랜지스터는, 소스 및 드레인 중 한쪽이 게이트선과 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 제 1 배선과 전기적으로 접속되고,
상기 제 2 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 게이트선과 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 제 2 배선과 전기적으로 접속되고,
상기 제 3 트랜지스터는, 소스 및 드레인 중 한쪽이 제 3 배선과 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 상기 제 1 배선과 전기적으로 접속되고, 게이트가 상기 제 1 트랜지스터의 게이트와 전기적으로 접속되고,
상기 제 4 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 제 3 배선과 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 상기 제 2 배선과 전기적으로 접속되고, 게이트가 상기 제 2 트랜지스터의 게이트와 전기적으로 접속되고,
상기 제 5 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 제 1 트랜지스터의 게이트와 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 제 4 배선과 전기적으로 접속되고, 게이트가 상기 제 4 배선과 전기적으로 접속되고,
상기 제 6 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 제 1 트랜지스터의 게이트와 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 상기 제 2 배선과 전기적으로 접속되고, 게이트가 상기 제 2 트랜지스터의 게이트와 전기적으로 접속되고,
상기 제 7 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 제 2 트랜지스터의 게이트와 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 상기 제 2 배선과 전기적으로 접속되고, 게이트가 제 5 배선과 전기적으로 접속되고,
상기 제 8 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 제 2 트랜지스터의 게이트와 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 제 6 배선과 전기적으로 접속되고, 게이트가 상기 제 6 배선과 전기적으로 접속되고,
상기 제 9 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 제 2 트랜지스터의 게이트와 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 상기 제 2 배선과 전기적으로 접속되고, 게이트가 상기 제 1 트랜지스터의 게이트와 전기적으로 접속되고,
상기 제 10 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 제 1 트랜지스터의 게이트와 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 상기 제 2 배선과 전기적으로 접속되고, 게이트가 제 7 배선과 전기적으로 접속되고,
상기 제 11 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 게이트선과 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 제 8 배선과 전기적으로 접속되고,
상기 제 12 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 게이트선과 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 제 9 배선과 전기적으로 접속되고,
상기 제 13 트랜지스터는, 소스 및 드레인 중 한쪽이 제 10 배선과 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 상기 제 8 배선과 전기적으로 접속되고, 게이트가 상기 제 11 트랜지스터의 게이트와 전기적으로 접속되고,
상기 제 14 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 제 10 배선과 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 상기 제 9 배선과 전기적으로 접속되고, 게이트가 상기 제 12 트랜지스터의 게이트와 전기적으로 접속되고,
상기 제 15 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 제 11 트랜지스터의 게이트와 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 제 11 배선과 전기적으로 접속되고, 게이트가 상기 제 11 배선과 전기적으로 접속되고,
상기 제 16 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 제 11 트랜지스터의 게이트와 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 상기 제 9 배선과 전기적으로 접속되고, 게이트가 상기 제 12 트랜지스터의 게이트와 전기적으로 접속되고,
상기 제 17 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 제 12 트랜지스터의 게이트와 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 상기 제 9 배선과 전기적으로 접속되고, 게이트가 제 12 배선과 전기적으로 접속되고,
상기 제 18 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 제 12 트랜지스터의 게이트와 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 제 13 배선과 전기적으로 접속되고, 게이트가 상기 제 13 배선과 전기적으로 접속되고,
상기 제 19 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 제 12 트랜지스터의 게이트와 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 상기 제 9 배선과 전기적으로 접속되고, 게이트가 상기 제 11 트랜지스터의 게이트와 전기적으로 접속되고,
상기 제 20 트랜지스터는, 소스 및 드레인 중 한쪽이 상기 제 11 트랜지스터의 게이트와 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽이 상기 제 9 배선과 전기적으로 접속되고, 게이트가 제 14 배선과 전기적으로 접속되고,
상기 제 1 배선에는 제 1 클록 신호가 입력되고,
상기 제 2 배선에는 전원 전위가 입력되고,
상기 제 3 배선으로부터는 제 1 신호가 출력되는, 표시 장치. - 제 2 항에 있어서,
상기 제 8 배선에는 상기 제 1 클록 신호가 입력되는, 표시 장치. - 제 1 항 또는 제 2 항에 있어서,
상기 제 1 배선은 상기 제 8 배선과 전기적으로 접속되는, 표시 장치. - 제 1 항 또는 제 2 항에 있어서,
상기 제 2 배선은 상기 제 9 배선과 전기적으로 접속되는, 표시 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220145010A KR102580713B1 (ko) | 2010-09-09 | 2022-11-03 | 반도체 장치 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010201621 | 2010-09-09 | ||
| JPJP-P-2010-201621 | 2010-09-09 | ||
| KR1020210065177A KR102374792B1 (ko) | 2010-09-09 | 2021-05-21 | 표시 장치 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210065177A Division KR102374792B1 (ko) | 2010-09-09 | 2021-05-21 | 표시 장치 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220145010A Division KR102580713B1 (ko) | 2010-09-09 | 2022-11-03 | 반도체 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220038027A KR20220038027A (ko) | 2022-03-25 |
| KR102465577B1 true KR102465577B1 (ko) | 2022-11-10 |
Family
ID=45806224
Family Applications (7)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110091007A KR101931929B1 (ko) | 2010-09-09 | 2011-09-08 | 반도체 장치 |
| KR1020180160700A KR102061050B1 (ko) | 2010-09-09 | 2018-12-13 | 반도체 장치 |
| KR1020190173703A KR102257153B1 (ko) | 2010-09-09 | 2019-12-24 | 표시 장치 |
| KR1020210065177A KR102374792B1 (ko) | 2010-09-09 | 2021-05-21 | 표시 장치 |
| KR1020220029745A KR102465577B1 (ko) | 2010-09-09 | 2022-03-10 | 표시 장치 |
| KR1020220145010A KR102580713B1 (ko) | 2010-09-09 | 2022-11-03 | 반도체 장치 |
| KR1020230122885A KR20230141665A (ko) | 2010-09-09 | 2023-09-15 | 반도체 장치 |
Family Applications Before (4)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110091007A KR101931929B1 (ko) | 2010-09-09 | 2011-09-08 | 반도체 장치 |
| KR1020180160700A KR102061050B1 (ko) | 2010-09-09 | 2018-12-13 | 반도체 장치 |
| KR1020190173703A KR102257153B1 (ko) | 2010-09-09 | 2019-12-24 | 표시 장치 |
| KR1020210065177A KR102374792B1 (ko) | 2010-09-09 | 2021-05-21 | 표시 장치 |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220145010A KR102580713B1 (ko) | 2010-09-09 | 2022-11-03 | 반도체 장치 |
| KR1020230122885A KR20230141665A (ko) | 2010-09-09 | 2023-09-15 | 반도체 장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (10) | US9035923B2 (ko) |
| JP (14) | JP5839896B2 (ko) |
| KR (7) | KR101931929B1 (ko) |
| CN (2) | CN102402933B (ko) |
| TW (9) | TWI663590B (ko) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8736315B2 (en) * | 2011-09-30 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US20140218274A1 (en) * | 2013-02-07 | 2014-08-07 | Innolux Corporation | Display panel |
| US9583063B2 (en) | 2013-09-12 | 2017-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2015187672A (ja) * | 2014-03-27 | 2015-10-29 | ソニー株式会社 | 表示装置、表示装置の駆動方法、及び、電子機器 |
| US10235956B2 (en) | 2014-04-22 | 2019-03-19 | Sharp Kabushiki Kaisha | Active-matrix substrate and display device including the same |
| JP6521794B2 (ja) | 2014-09-03 | 2019-05-29 | 株式会社半導体エネルギー研究所 | 半導体装置、及び電子機器 |
| US9940866B2 (en) * | 2015-06-01 | 2018-04-10 | Apple Inc. | Electronic device having display with curved edges |
| CN105161066B (zh) * | 2015-10-10 | 2018-11-23 | 深圳市华星光电技术有限公司 | Goa驱动电路及其驱动方法 |
| CN105528987B (zh) * | 2016-02-04 | 2018-03-27 | 重庆京东方光电科技有限公司 | 栅极驱动电路及其驱动方法和显示装置 |
| KR20180004370A (ko) | 2016-07-01 | 2018-01-11 | 삼성디스플레이 주식회사 | 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치 |
| CN106531100B (zh) * | 2016-12-15 | 2019-04-02 | 昆山龙腾光电有限公司 | 显示装置及驱动方法 |
| WO2018148556A1 (en) * | 2017-02-09 | 2018-08-16 | L3 Technologies, Inc. | Fault-tolerant liquid crystal displays for avionics systems |
| CN106652881B (zh) * | 2017-03-14 | 2019-11-22 | 中山东颐光电科技有限公司 | 一种显示模组及其驱动方法 |
| US10803824B2 (en) * | 2017-04-11 | 2020-10-13 | Sharp Kabushiki Kaisha | Driving circuit for non-rectangular display unit |
| CN106950775A (zh) * | 2017-05-16 | 2017-07-14 | 京东方科技集团股份有限公司 | 一种阵列基板和显示装置 |
| US11328681B2 (en) * | 2017-07-24 | 2022-05-10 | Sharp Kabushiki Kaisha | Display device and drive method thereof |
| CN107634072B (zh) * | 2017-10-25 | 2020-04-03 | 厦门天马微电子有限公司 | 阵列基板及显示面板 |
| KR102559086B1 (ko) * | 2017-12-12 | 2023-07-24 | 엘지디스플레이 주식회사 | 게이트 드라이버와 이를 포함한 표시장치 |
| CN108535924B (zh) * | 2018-04-19 | 2019-05-31 | 深圳市华星光电技术有限公司 | 液晶显示装置及其驱动方法 |
| CN111223459B (zh) * | 2018-11-27 | 2022-03-08 | 元太科技工业股份有限公司 | 移位寄存器以及栅极驱动电路 |
| CN109445137B (zh) * | 2018-12-25 | 2020-04-14 | 惠科股份有限公司 | 一种显示装置的制造方法、修复方法和显示装置 |
| TWI682379B (zh) * | 2018-12-25 | 2020-01-11 | 友達光電股份有限公司 | 閘極驅動電路及其顯示面板 |
| CN111708230B (zh) * | 2020-06-30 | 2022-09-30 | 厦门天马微电子有限公司 | 一种显示面板及显示装置 |
| TWI763235B (zh) | 2021-01-06 | 2022-05-01 | 友達光電股份有限公司 | 顯示面板 |
| US11699391B2 (en) | 2021-05-13 | 2023-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display apparatus, and electronic device |
| CN115762419A (zh) * | 2021-09-03 | 2023-03-07 | 乐金显示有限公司 | 栅极驱动器以及包括栅极驱动器的显示装置 |
| CN116564217A (zh) * | 2022-01-28 | 2023-08-08 | 群创光电股份有限公司 | 电子装置 |
| TWI831343B (zh) * | 2022-08-25 | 2024-02-01 | 聚積科技股份有限公司 | 發光二極體顯示裝置 |
Family Cites Families (94)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02214817A (ja) | 1989-02-16 | 1990-08-27 | Hitachi Ltd | 液晶表示装置およびその駆動方法 |
| JPH02253232A (ja) | 1989-03-28 | 1990-10-12 | Toshiba Corp | マトリクス形表示パネルの駆動回路 |
| JP3240837B2 (ja) | 1994-05-24 | 2001-12-25 | ソニー株式会社 | 表示用半導体装置 |
| TW581906B (en) | 1995-10-14 | 2004-04-01 | Semiconductor Energy Lab | Display apparatus and method |
| JP3800863B2 (ja) | 1999-06-02 | 2006-07-26 | カシオ計算機株式会社 | 表示装置 |
| JP2001100696A (ja) * | 1999-09-29 | 2001-04-13 | Sanyo Electric Co Ltd | アクティブマトリックス型ｅｌ表示装置 |
| US6856307B2 (en) * | 2000-02-01 | 2005-02-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and method of driving the same |
| US7129918B2 (en) * | 2000-03-10 | 2006-10-31 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and method of driving electronic device |
| TWI267049B (en) | 2000-05-09 | 2006-11-21 | Sharp Kk | Image display device, and electronic apparatus using the same |
| JP2002032048A (ja) * | 2000-05-09 | 2002-01-31 | Sharp Corp | 画像表示装置およびそれを用いた電子機器 |
| SG114502A1 (en) | 2000-10-24 | 2005-09-28 | Semiconductor Energy Lab | Light emitting device and method of driving the same |
| KR100733879B1 (ko) * | 2000-12-30 | 2007-07-02 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| JP4310939B2 (ja) | 2001-06-29 | 2009-08-12 | カシオ計算機株式会社 | シフトレジスタ及び電子装置 |
| JP2003114646A (ja) | 2001-08-03 | 2003-04-18 | Semiconductor Energy Lab Co Ltd | 表示装置及びその駆動方法。 |
| KR100803163B1 (ko) | 2001-09-03 | 2008-02-14 | 삼성전자주식회사 | 액정표시장치 |
| AU2003214699A1 (en) * | 2002-04-08 | 2003-10-27 | Samsung Electronics Co., Ltd. | Liquid crystal display device |
| KR100796298B1 (ko) * | 2002-08-30 | 2008-01-21 | 삼성전자주식회사 | 액정표시장치 |
| EP1575019B1 (en) | 2002-12-19 | 2013-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Driving method for light emitting device, and electronic equipment |
| US7369111B2 (en) * | 2003-04-29 | 2008-05-06 | Samsung Electronics Co., Ltd. | Gate driving circuit and display apparatus having the same |
| TWI277934B (en) * | 2003-10-28 | 2007-04-01 | Novatek Microelectronics Corp | Liquid crystal display panel and driving circuit thereof |
| KR100583318B1 (ko) * | 2003-12-17 | 2006-05-25 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 게이트 구동장치 및 방법 |
| US8144146B2 (en) * | 2004-05-21 | 2012-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| US7332742B2 (en) | 2004-06-29 | 2008-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic apparatus |
| WO2006062212A1 (en) * | 2004-12-06 | 2006-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic apparatus using the same |
| KR101137880B1 (ko) | 2004-12-31 | 2012-04-20 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 및 그 구동 방법 |
| KR100674976B1 (ko) | 2005-06-03 | 2007-01-29 | 삼성전자주식회사 | 공유 회로를 이용하는 평판 표시 장치의 게이트 라인 구동장치 및 방법 |
| KR20060134758A (ko) * | 2005-06-23 | 2006-12-28 | 엘지.필립스 엘시디 주식회사 | 쉬프트 레지스터와 이를 이용한 액정표시장치 |
| KR101166819B1 (ko) * | 2005-06-30 | 2012-07-19 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
| KR20070013013A (ko) * | 2005-07-25 | 2007-01-30 | 삼성전자주식회사 | 표시 장치 |
| JP5291874B2 (ja) * | 2005-10-18 | 2013-09-18 | 株式会社半導体エネルギー研究所 | 半導体装置、シフトレジスタ、表示装置 |
| US9153341B2 (en) | 2005-10-18 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
| KR101157940B1 (ko) * | 2005-12-08 | 2012-06-25 | 엘지디스플레이 주식회사 | 게이트 구동회로 및 이의 리페어방법 |
| KR20070070928A (ko) * | 2005-12-29 | 2007-07-04 | 삼성전자주식회사 | 구동 장치 및 이를 포함하는 액정 표시 장치 |
| KR101197058B1 (ko) | 2006-02-20 | 2012-11-06 | 삼성디스플레이 주식회사 | 표시 장치의 구동 장치 |
| JP4997795B2 (ja) * | 2006-03-10 | 2012-08-08 | カシオ計算機株式会社 | マトリックス表示装置の駆動回路及びそれを備えたマトリックス表示装置 |
| US8330492B2 (en) | 2006-06-02 | 2012-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| JP5386069B2 (ja) | 2006-06-02 | 2014-01-15 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器 |
| EP1895545B1 (en) | 2006-08-31 | 2014-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| KR100912294B1 (ko) | 2006-09-01 | 2009-08-17 | 인터내쇼널 렉티파이어 코포레이션 | 다중 기능의 게이팅을 갖는 고전압 게이트 드라이버 ｉｃ |
| KR101272337B1 (ko) | 2006-09-01 | 2013-06-07 | 삼성디스플레이 주식회사 | 부분 화면 표시가 가능한 표시장치 및 그 구동방법 |
| US20080055200A1 (en) | 2006-09-01 | 2008-03-06 | Dong Young Lee | High voltage gate driver ic with multi-function gating |
| JP3950912B2 (ja) * | 2006-09-21 | 2007-08-01 | 株式会社日立製作所 | 表示装置 |
| JP4932415B2 (ja) | 2006-09-29 | 2012-05-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP5116277B2 (ja) | 2006-09-29 | 2013-01-09 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器 |
| TWI444951B (zh) | 2006-09-29 | 2014-07-11 | Semiconductor Energy Lab | 顯示裝置和電子裝置 |
| TWI346929B (en) * | 2006-10-13 | 2011-08-11 | Au Optronics Corp | Gate driver and driving method of liquid crystal display device |
| JP2008129289A (ja) * | 2006-11-20 | 2008-06-05 | Sharp Corp | 液晶表示装置および液晶駆動方法 |
| JP2008140490A (ja) * | 2006-12-04 | 2008-06-19 | Seiko Epson Corp | シフトレジスタ、走査線駆動回路、電気光学装置及び電子機器 |
| US20080211760A1 (en) * | 2006-12-11 | 2008-09-04 | Seung-Soo Baek | Liquid Crystal Display and Gate Driving Circuit Thereof |
| TWI354262B (en) * | 2006-12-14 | 2011-12-11 | Au Optronics Corp | Gate driving circuit and driving circuit unit ther |
| KR101326075B1 (ko) * | 2007-01-12 | 2013-11-07 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 이의 구동 방법 |
| US8405596B2 (en) * | 2007-01-31 | 2013-03-26 | Sharp Kabushiki Kaisha | Display device having dual scanning signal line driver circuits |
| KR101337256B1 (ko) * | 2007-02-14 | 2013-12-05 | 삼성디스플레이 주식회사 | 표시 장치의 구동 장치 및 이를 포함하는 표시 장치 |
| US7814345B2 (en) | 2007-02-28 | 2010-10-12 | Hewlett-Packard Development Company, L.P. | Gate drive voltage selection for a voltage regulator |
| JP4912186B2 (ja) | 2007-03-05 | 2012-04-11 | 三菱電機株式会社 | シフトレジスタ回路およびそれを備える画像表示装置 |
| JP2008251094A (ja) | 2007-03-30 | 2008-10-16 | Mitsubishi Electric Corp | シフトレジスタ回路およびそれを備える画像表示装置 |
| KR101307414B1 (ko) * | 2007-04-27 | 2013-09-12 | 삼성디스플레이 주식회사 | 게이트 구동 회로 및 이를 포함하는 액정 표시 장치 |
| JP2008276849A (ja) | 2007-04-27 | 2008-11-13 | Mitsubishi Electric Corp | 画像表示装置および半導体装置 |
| KR101493276B1 (ko) * | 2007-05-09 | 2015-02-16 | 삼성디스플레이 주식회사 | 타이밍 컨트롤러, 액정 표시 장치 및 액정 표시 장치의구동 방법 |
| JP4968681B2 (ja) | 2007-07-17 | 2012-07-04 | Ｎｌｔテクノロジー株式会社 | 半導体回路とそれを用いた表示装置並びにその駆動方法 |
| TW200905436A (en) * | 2007-07-27 | 2009-02-01 | Niko Semiconductor Co Ltd | Gate electrode driving circuit with active voltage clamp |
| TWI357531B (en) * | 2007-09-19 | 2012-02-01 | Au Optronics Corp | Gate-driving type liquid crystal display and pixel |
| US8937614B2 (en) | 2007-11-06 | 2015-01-20 | Nlt Technologies, Ltd. | Bidirectional shift register and display device using the same |
| JP5224241B2 (ja) * | 2007-11-06 | 2013-07-03 | Ｎｌｔテクノロジー株式会社 | 双方向シフトレジスタ、それを用いた表示装置 |
| TWI370438B (en) | 2007-12-14 | 2012-08-11 | Novatek Microelectronics Corp | Pixel driving method and circuit |
| JP4981928B2 (ja) * | 2007-12-28 | 2012-07-25 | シャープ株式会社 | 表示駆動回路及び表示装置 |
| JP4902750B2 (ja) | 2007-12-28 | 2012-03-21 | シャープ株式会社 | 半導体装置及び表示装置 |
| JP2009205706A (ja) | 2008-02-26 | 2009-09-10 | Sony Corp | シフトレジスタ回路および表示装置ならびに電子機器 |
| TWI374510B (en) * | 2008-04-18 | 2012-10-11 | Au Optronics Corp | Gate driver on array of a display and method of making device of a display |
| KR101366851B1 (ko) * | 2008-04-25 | 2014-02-24 | 엘지디스플레이 주식회사 | 액정표시장치 |
| US8248352B2 (en) | 2008-04-25 | 2012-08-21 | Lg Display Co., Ltd. | Driving circuit of liquid crystal display |
| KR101408260B1 (ko) | 2008-04-25 | 2014-06-18 | 엘지디스플레이 주식회사 | 액정표시장치의 게이트 구동 회로 |
| US9129576B2 (en) * | 2008-05-06 | 2015-09-08 | Himax Technologies Limited | Gate driving waveform control |
| JP5527647B2 (ja) | 2008-05-26 | 2014-06-18 | Ｎｌｔテクノロジー株式会社 | シフトレジスタ |
| JP2010033038A (ja) * | 2008-06-30 | 2010-02-12 | Nec Electronics Corp | 表示パネル駆動方法及び表示装置 |
| CN101620841A (zh) | 2008-06-30 | 2010-01-06 | 恩益禧电子股份有限公司 | 显示面板驱动方法及显示装置 |
| JP5434007B2 (ja) | 2008-08-01 | 2014-03-05 | カシオ計算機株式会社 | フリップフロップ回路、シフトレジスタ及び電子機器 |
| KR101493491B1 (ko) | 2008-09-03 | 2015-03-05 | 삼성디스플레이 주식회사 | 표시장치 및 이의 구동방법 |
| JP2010086640A (ja) | 2008-10-03 | 2010-04-15 | Mitsubishi Electric Corp | シフトレジスタ回路 |
| US8232947B2 (en) * | 2008-11-14 | 2012-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| KR102025505B1 (ko) | 2008-11-21 | 2019-09-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR101020627B1 (ko) | 2008-12-18 | 2011-03-09 | 하이디스 테크놀로지 주식회사 | 액정표시장치의 구동회로 |
| TWI398838B (zh) * | 2008-12-31 | 2013-06-11 | Innolux Corp | 移位暫存單元、掃描驅動電路、顯示裝置及移位暫存單元之控制方法 |
| KR101544052B1 (ko) | 2009-02-11 | 2015-08-13 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 구비한 표시 장치 |
| TWI386742B (zh) * | 2009-04-14 | 2013-02-21 | Au Optronics Corp | 液晶顯示器及其液晶顯示面板的驅動方法 |
| JP2010266490A (ja) * | 2009-05-12 | 2010-11-25 | Sony Corp | 表示装置 |
| KR101702635B1 (ko) | 2009-06-25 | 2017-02-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 장치 |
| JP5299776B2 (ja) * | 2009-06-30 | 2013-09-25 | Ｎｌｔテクノロジー株式会社 | 液晶表示素子、表示装置及びその駆動方法 |
| CN101609718B (zh) | 2009-07-20 | 2012-06-27 | 友达光电股份有限公司 | 移位寄存器 |
| KR101590945B1 (ko) * | 2009-11-17 | 2016-02-19 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR101752834B1 (ko) * | 2009-12-29 | 2017-07-03 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 포함하는 표시장치 |
| KR20120075166A (ko) | 2010-12-28 | 2012-07-06 | 삼성모바일디스플레이주식회사 | 액정표시장치 및 그의 구동 방법 |
| US9029794B2 (en) * | 2012-03-15 | 2015-05-12 | Varian Medical Systems, Inc. | X-ray matrix imager based on a multiple-gate-line driving scheme and a shared-gate-line driving scheme |
| KR101744598B1 (ko) | 2014-12-31 | 2017-06-13 | 엔에이치엔엔터테인먼트 주식회사 | 통합 결제 서비스를 제공하는 클라우드 서비스 방법 및 시스템 |
-
2011
- 2011-09-02 JP JP2011191370A patent/JP5839896B2/ja not_active Expired - Fee Related
- 2011-09-06 TW TW106143221A patent/TWI663590B/zh active
- 2011-09-06 US US13/225,856 patent/US9035923B2/en active Active
- 2011-09-06 TW TW109145808A patent/TWI746326B/zh active
- 2011-09-06 TW TW105142501A patent/TWI614743B/zh active
- 2011-09-06 TW TW100132083A patent/TWI537925B/zh active
- 2011-09-06 TW TW110124130A patent/TWI810597B/zh active
- 2011-09-06 TW TW105109499A patent/TWI575502B/zh active
- 2011-09-06 TW TW106124161A patent/TWI615832B/zh active
- 2011-09-06 TW TW112118789A patent/TW202336720A/zh unknown
- 2011-09-06 TW TW108111827A patent/TWI715956B/zh active
- 2011-09-08 KR KR1020110091007A patent/KR101931929B1/ko active IP Right Grant
- 2011-09-09 CN CN201110278110.0A patent/CN102402933B/zh active Active
- 2011-09-09 CN CN201610335245.9A patent/CN105845093B/zh active Active
-
2015
- 2015-05-18 US US14/714,395 patent/US9552761B2/en active Active
- 2015-11-10 JP JP2015220048A patent/JP6110462B2/ja active Active
-
2017
- 2017-01-03 US US15/396,862 patent/US9990894B2/en active Active
- 2017-01-27 JP JP2017012979A patent/JP2017107221A/ja not_active Withdrawn
- 2017-05-19 JP JP2017099390A patent/JP6259148B2/ja active Active
-
2018
- 2018-06-01 US US15/995,210 patent/US10140942B2/en active Active
- 2018-11-26 US US16/199,567 patent/US10304402B2/en active Active
- 2018-12-13 KR KR1020180160700A patent/KR102061050B1/ko active IP Right Grant
-
2019
- 2019-04-29 JP JP2019086996A patent/JP6559924B1/ja active Active
- 2019-05-24 US US16/421,661 patent/US10510310B2/en active Active
- 2019-07-17 JP JP2019131660A patent/JP2019207418A/ja not_active Withdrawn
- 2019-12-12 US US16/711,621 patent/US10957267B2/en active Active
- 2019-12-24 KR KR1020190173703A patent/KR102257153B1/ko active IP Right Grant
-
2020
- 2020-10-14 JP JP2020173130A patent/JP6811890B1/ja active Active
- 2020-12-15 JP JP2020207770A patent/JP6960514B2/ja active Active
-
2021
- 2021-03-19 US US17/206,746 patent/US11501728B2/en active Active
- 2021-05-21 KR KR1020210065177A patent/KR102374792B1/ko active IP Right Grant
- 2021-10-11 JP JP2021166736A patent/JP7015409B2/ja active Active
-
2022
- 2022-01-21 JP JP2022007580A patent/JP2022064931A/ja not_active Withdrawn
- 2022-03-10 KR KR1020220029745A patent/KR102465577B1/ko active IP Right Grant
- 2022-06-03 JP JP2022091009A patent/JP7124243B1/ja active Active
- 2022-08-10 JP JP2022127921A patent/JP7196354B2/ja active Active
- 2022-11-03 KR KR1020220145010A patent/KR102580713B1/ko active IP Right Grant
- 2022-11-03 US US17/979,836 patent/US11688358B2/en active Active
- 2022-12-14 JP JP2022199093A patent/JP7441929B2/ja active Active
-
2023
- 2023-06-22 US US18/212,752 patent/US20230335073A1/en active Pending
- 2023-09-15 KR KR1020230122885A patent/KR20230141665A/ko not_active Application Discontinuation
-
2024
- 2024-02-19 JP JP2024022825A patent/JP2024059742A/ja active Pending
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102465577B1 (ko) | 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |